JP2011187710A - Inductor device - Google Patents
Inductor device Download PDFInfo
- Publication number
- JP2011187710A JP2011187710A JP2010051797A JP2010051797A JP2011187710A JP 2011187710 A JP2011187710 A JP 2011187710A JP 2010051797 A JP2010051797 A JP 2010051797A JP 2010051797 A JP2010051797 A JP 2010051797A JP 2011187710 A JP2011187710 A JP 2011187710A
- Authority
- JP
- Japan
- Prior art keywords
- end region
- conductive layer
- inductor
- region
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
Description
本発明は、インダクタ素子が形成されたインダクタ装置に関する。 The present invention relates to an inductor device in which an inductor element is formed.
特許文献1には、スパイラル型のインダクタ素子が形成されたインダクタ装置が開示されている。特許文献1のインダクタ素子は、1本の導電層(配線)を渦巻状(スパイラル状)に配置することでインダクタ素子を形成する。スパイラル型のインダクタ素子は、複数の導電パターンを用いてインダクタ素子を形成する積層型のインダクタ素子に比べて、インダクタ素子を形成するのに必要な導電層を減らすことができる。 Patent Document 1 discloses an inductor device in which a spiral type inductor element is formed. The inductor element of Patent Document 1 forms an inductor element by arranging one conductive layer (wiring) in a spiral shape. The spiral type inductor element can reduce the number of conductive layers required to form the inductor element, compared to the multilayer type inductor element that forms the inductor element using a plurality of conductive patterns.
上記のインダクタ素子は、渦巻状に配置した配線の両端を外部回路(例えば、送信回路又は受信回路)に接続して用いられる。従来のスパイラル型のインダクタ素子では、その一端がスパイラル状に配置された配線の中心に位置している。このため、スパイラル状の配線と、インダクタ素子の一端と外部回路とを接続する引出線を、同一の導電層に形成することができない。そのため、特許文献1に示すインダクタ装置では、インダクタ素子が形成される導電層の上側又は下側に別の導電層を形成し、その導電層に引出線を形成する必要があった。 The inductor element is used by connecting both ends of wiring arranged in a spiral shape to an external circuit (for example, a transmission circuit or a reception circuit). In the conventional spiral type inductor element, one end thereof is located at the center of the wiring arranged in a spiral shape. For this reason, it is not possible to form the spiral wiring and the lead line connecting one end of the inductor element and the external circuit in the same conductive layer. Therefore, in the inductor device disclosed in Patent Document 1, it is necessary to form another conductive layer on the upper side or the lower side of the conductive layer on which the inductor element is formed, and to form a lead line in the conductive layer.
本発明は、上記課題に鑑みて創作された。本発明は、インダクタ素子と引出線とを同一の導電層に形成することを可能とする技術を提供することを目的としている。 The present invention has been created in view of the above problems. An object of the present invention is to provide a technique that makes it possible to form an inductor element and a lead line in the same conductive layer.
本明細書が開示するインダクタ装置は、基板と、基板に支持されると共に基板から絶縁されている導電層を備えている。導電層は、インダクタとして機能する配線領域と、配線領域の一端が接続される第1端部領域と、配線領域の他端が接続される第2端部領域を備えている。そして、導電層を平面視したときに、第1端部領域の周囲が配線領域によって取囲まれておらず、かつ、第2端部領域の周囲が配線領域によって取囲まれていない。 The inductor device disclosed in the present specification includes a substrate and a conductive layer supported by the substrate and insulated from the substrate. The conductive layer includes a wiring region that functions as an inductor, a first end region to which one end of the wiring region is connected, and a second end region to which the other end of the wiring region is connected. When the conductive layer is viewed in plan, the periphery of the first end region is not surrounded by the wiring region, and the periphery of the second end region is not surrounded by the wiring region.
このインダクタ装置では、配線領域の一端が接続される第1端部領域と、配線領域の他端が接続される第2端部領域のいずれもが、インダクタとなる配線領域によって取囲まれていない。このため、第1端部領域と外部回路を接続するための引出線と、第2端部領域と外部回路を接続するための引出線とを、インダクタとなる配線領域と同一の導電層に形成することができる。
なお、「端部領域の周囲が配線領域によって取囲まれていない」とは、端部領域の全周の少なくとも一部に配線領域が配されていない状態をいう。このため、端部領域の全周の一部が配線領域によって取囲まれていても、上記の「端部領域の周囲が配線領域によって取囲まれていない」こととなる。
In this inductor device, neither the first end region to which one end of the wiring region is connected nor the second end region to which the other end of the wiring region is connected is surrounded by the wiring region serving as an inductor. . For this reason, a lead line for connecting the first end region and the external circuit and a lead line for connecting the second end region and the external circuit are formed in the same conductive layer as the wiring region serving as the inductor. can do.
Note that “the periphery of the end region is not surrounded by the wiring region” means that the wiring region is not arranged on at least a part of the entire circumference of the end region. For this reason, even if a part of the entire circumference of the end region is surrounded by the wiring region, the above-mentioned “the periphery of the end region is not surrounded by the wiring region”.
上記のインダクタ装置の一態様では、配線領域は、第1端部領域と第2端部領域を接続する複数の配線を備えることができる。かかる構成を採る場合、導電層を平面視したときに、第1端部領域と第2端部領域は、間隔を空けて配置することができる。また、複数の配線の各々は、第1端部領域及び第2端部領域の外部であって第1端部領域と第2端部領域に挟まれた領域以外の位置に設定された中心点を囲むように同心状に配置され、かつ、第1端部領域及び第2端部領域を取囲まないように配置されていることが好ましい。 In one aspect of the above inductor device, the wiring region can include a plurality of wirings that connect the first end region and the second end region. In the case of adopting such a configuration, when the conductive layer is viewed in plan, the first end region and the second end region can be arranged with a space therebetween. Each of the plurality of wirings has a center point set outside the first end region and the second end region and at a position other than the region sandwiched between the first end region and the second end region. It is preferable that they are disposed concentrically so as to surround the first end region and the second end region so as not to surround the first end region and the second end region.
このインダクタ装置では、第1端部領域と第2端部領域を接続する複数の配線が中心点を囲むように同心状に配置される。そのため、これらの配線をインダクタとして好適に機能させることができる。また、配線の本数を調整することで、所望のインダクタ値を実現することもできる。一方、これらの配線は第1端部領域及び第2端部領域を取囲んでいないため、これらの配線と同一の導電層内に、各端部領域と外部回路とを接続する引出線を形成することができる。 In this inductor device, a plurality of wires connecting the first end region and the second end region are concentrically arranged so as to surround the center point. Therefore, these wirings can be suitably functioned as inductors. In addition, a desired inductor value can be realized by adjusting the number of wirings. On the other hand, since these wirings do not surround the first end region and the second end region, lead lines for connecting each end region and an external circuit are formed in the same conductive layer as these wirings. can do.
実施例1のインダクタ装置10を説明する。図1に示すように、インダクタ装置10は、インダクタ素子(コイル)20を有している。インダクタ素子20は、引出線12、14を介して、図示しない外部回路(送信回路又は受信回路)に接続される。インダクタ素子20は、第1端部領域22と第2端部領域24と配線領域26から構成されている。
The
第1端部領域22は、第1引出線12に接続されており、第1引出線12を介して外部回路に接続される。第2端部領域24は、第2引出線14に接続されており、第2引出線14を介して外部回路に接続される。第1端部領域22と第2端部領域24とは並んで配置されており、両者の間には隙間23が設けられている。
The
配線領域26は、第1端部領域22と第2端部領域24を接続する3本の配線28a、28b、28cを備えている。配線28a、28b、28cは、互いに並行かつ等間隔に配置されており、第1端部領域22と第2端部領域24の間において、互いに接続されていない。また、配線28a、28b、28cは、インダクタ装置10を平面視したときに、中心点16を方形状に取囲むように同心状に配置されており、中心点16をほぼ周回している。ここで、中心点16は、第1端部領域22及び第2端部領域24の外部であって第1端部領域22と第2端部領域24で挟まれた領域以外の位置に設定される。さらに、配線28a、28b、28cは、インダクタ装置10の平面視したときに、第1端部領域22及び第2端部領域24を周回しないように配置される。すなわち、第1端部領域22及び第2端部領域24の周囲は、配線28a、28b、28cによって取囲まれていない。インダクタ素子20では、中心点16周りに配置された配線28a、28b、28cがインダクタとして機能する。配線28の寸法や数等を調整することで、所望のインダクタンスを得ることができる。
The
図2,3に示すように、インダクタ装置10は、基板30と、その基板30の表面側に積層された絶縁層32を備えている。基板30は、Si,SiC,GaAsなどの材料で形成された半導体基板を用いることができる。ただし、半導体基板以外にも、インダクタ素子(コイル)20を支持する機能を有する基板を用いることができる。
As shown in FIGS. 2 and 3, the
絶縁層32の内部には導電層34が設けられている。導電層34は、絶縁層32によって基板30から絶縁されている。インダクタ素子20と第1引出線と第2引出線は、導電層34をパターニングすることで形成されている。すなわち、インダクタ素子20と第1引出線12と第2引出線14は、同一の導電層34から形成されている。
A
上記のインダクタ装置10において、インダクタ素子20を送信コイルとして用いるときは、インダクタ素子20を送信回路と接続し、インダクタ素子20の第1端部領域22と第2端部領域24の間に電流を流す。すなわち、中心点16を周回するように配置された配線28a、28b、28cのそれぞれに電流を流す。これによって、インダクタ素子20と対になっている受信コイルに誘導起電力による電流が発生し、送信回路側から受信回路側に信号が伝達される。逆に、インダクタ素子20を受信コイルとして用いるときは、インダクタ素子20を受信回路と接続し、インダクタ素子20と対になっている送信コイルに電流を流す。これによって、インダクタ素子20に誘導起電力による電流が発生し、送信回路側から受信回路側に信号が伝達される。
In the
本実施例のインダクタ装置10は、第1端部領域22と第2端部領域24の周囲が配線28によって取囲まれていないため、インダクタ素子20と第1引出線12と第2引出線14を同一の導電層34に形成することができる。このため、インダクタ素子20の上側又は下側に引出線用の導電層を形成する必要はなく、また、その導電層をインダクタ素子20と絶縁するための絶縁層を形成する必要もない。このため、本実施例のインダクタ装置10によれば、従来必要とされた構成及びそのための製造工程を無くすことができ、製造コストを低減することができる。
In the
次に、実施例2のインダクタ装置40を説明する。図4に示すように、インダクタ装置40は、マイクロトランス素子50を備えている。マイクロトランス素子とは、一対のインダクタ素子を用いて、入力された信号を変換し、変換した信号を出力するための素子である。インダクタ装置40は、第1チップ52と第2チップ62の2チップから構成されている。第1チップ52には、第1パッド54と第2パッド56と受信回路58が設けられている。第1パッド54及び第2パッド56は、第1チップ52内において受信回路58に接続されている。
Next, the
第2チップ62は、第1導電層66と第2導電層76と送信回路64を備えており、第1導電層66の上方に第2導電層76が配置されている。第1導電層66は、基板から絶縁されている。第1導電層66と第2導電層76は、その間に形成された層間膜(図示省略)によって絶縁されている。第1導電層66には、実施例1のインダクタ素子20と引出線12、14が形成されている。第1導電層66のインダクタ素子20の各端部領域22,24は、引出線12,14によって送信回路64に接続されている。
The
第2導電層76には、インダクタ素子70が形成されている。インダクタ素子70は、インダクタ素子20に対向する位置に配置されている。インダクタ素子70は、第3端部領域72と第4端部領域74と配線78を備えている。第3端部領域72は、ボンディングワイヤ80によって第1チップ52の第1パッド54に接続されている。第4端部領域74は、ボンディングワイヤ82によって第2パッド56に接続されている。配線78は、第3端部領域72と第4端部領域74を接続しており、第4端部領域74を中心として第4端部領域74を周回するように配置されている(すなわち、第4端部領域74の周りにスパイラル状に配置されている)。インダクタ素子70は、平面視したときに、第4端部領域74とインダクタ素子20の中心点16とが重なるように配置される。
An
マイクロトランス素子50を用いて信号を変換する際は、送信回路64がインダクタ素子20に対して送信信号に対応した電流を流す。これによって、インダクタ素子20と磁気的に結合するインダクタ素子70に誘導起電力が発生し、第3端部領域72と第4端部領域74とを接続する配線78に電流が流れる。受信回路58は、インダクタ素子70に発生した電流から、その電流に対応した信号を検出する。これによって、送信回路64と受信回路58の間で信号が伝達される。
When the signal is converted using the
実施例2のインダクタ装置40では、下側に配置される第1導電層66に、実施例1と同様のインダクタ素子20及び引出線12,14が形成されている。そのため、インダクタ素子20と引出線12、14が同一の導電層(第1導電層66)に形成され、インダクタ装置40の製造コストを低減することができる。また、上側に配置されるインダクタ素子70の第4端部領域74は配線78によって取囲まれるが、第4端部領域74と受信回路58とはボンディングワイヤ82によって接続することができる。このため、インダクタ素子70の上側又は下側に引出線用の導電層を形成する必要はない。
In the
次に、実施例3のインダクタ装置140を説明する。図5に示すように、インダクタ装置140は、マイクロトランス素子150を備えている。実施例3のマイクロトランス素子150は、単一のチップ162に形成されている点で、実施例2のマイクロトランス素子50と異なる。すなわち、マイクロトランス素子150では、異なるチップ間を接続するためのボンディングワイヤが不要となる。
Next, the
第3チップ162は、第1導電層166と第2導電層176を備えており、第1導電層166の上方に第2導電層176が配置されている。第1導電層166及び第2導電層176には、実施例1のインダクタ素子と同一構成のインダクタ素子20,120が形成されている。ただし、第1導電層166に形成されたインダクタ素子20と、第2導電層176に形成されたインダクタ素子120は、逆向きに配置されている。以後の説明では、インダクタ素子120の各部の番号を、インダクタ素子20の対応する部分の番号に100を加えた番号をつけて図示する。
The
インダクタ素子20とインダクタ素子120は、平面視したときに、その中心点16、116が重なるように配置される。チップ62には、送信回路164と受信回路158が設けられている。送信回路164は、引出線12、14によってインダクタ素子20に接続されている。また、受信回路158は、引出線112、114によってインダクタ素子120に接続されている。
図6は、インダクタ装置10のVI−VI断面を示している。図6に示すように、インダクタ装置140は、半導体基板130に形成されている。半導体基板130は、支持基板135と、支持基板135の上面に積層された絶縁層136(以下、BOX層136と呼ぶ)と、絶縁層の上面に積層された活性層137から構成されている。半導体基板130の上面には絶縁層132が積層されている。絶縁層132の内部には、半導体基板130側から第1導電層166と第2導電層176が設けられている。第1導電層166は絶縁層132によって、半導体基板130から絶縁されている。また、第1導電層166と第2導電層176は絶縁層132によってお互いに絶縁されている。
FIG. 6 shows a VI-VI cross section of the
また、半導体基板130には、送信回路164と受信回路158が形成されている。絶縁層132には、スルーホール180a,182aが形成され、スルーホール180a,182a内に配線180,182がそれぞれ形成されている。送信回路164は、配線180及び引出線12、14を介してインダクタ素子20に接続している。受信回路158は、配線182及び引出線112、114を介してインダクタ素子120に接続している。また、送信回路164と受信回路158の間の活性層137には、複数のトレンチ184aが形成されている。トレンチ184aは、活性層137を貫通してBOX層136に達しており、その内部に絶縁層184が充填されている。トレンチ184a内の絶縁層184によって、送信回路164側と受信回路158側が分離される。なお、トレンチ184aの本数及び寸法は、送信回路164側と受信回路158側の基準電位差に応じて適宜設定される。
In addition, a
上述したインダクタ装置140では、第1導電層166にインダクタ素子20と引出線12、14が形成されるとともに、第2導電層176にインダクタ素子120と引出線112、114が形成される。そのため、インダクタ素子20と送信回路164との接続構造を簡易にでき、また、インダクタ素子120と受信回路158との接続構造を簡易にすることができる。さらに、インダクタ素子20,120と送信回路164と受信回路158を1チップに形成しているため、ワイヤボンディングを用いる必要もない。これらによって、製造コストをより削減することができる。
In the
以上、本発明のいくつかの実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、インダクタとして機能する配線28の形状は方形状に限られるものではなく、円形状、楕円形状、多角形状に配置されていてもよい。また、基板や導電層の材質も特に限定されない。
Although several embodiments of the present invention have been described in detail above, these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. For example, the shape of the
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
10、40、140 インダクタ装置
12、14、112、114 引出線
16 中心点
20、70、120 インダクタ素子
22、122 第1端部領域
24、124 第2端部領域
26 配線領域
28 配線
30 基板
32、132 絶縁層
34、66、76、166、176 導電層
52、62、162 チップ
50、150 マイクロトランス素子
54、56 パッド
58、158 受信回路
64、164 送信回路
72 第3端部領域
74 第4端部領域
78 配線
80、82 ボンディングワイヤ
10, 40, 140
Claims (2)
基板と、
基板に支持されると共に基板から絶縁されている導電層と、を備えており、
導電層は、インダクタとして機能する配線領域と、配線領域の一端が接続される第1端部領域と、配線領域の他端が接続される第2端部領域と、を備えており、
導電層を平面視したときに、第1端部領域の周囲が配線領域によって取囲まれておらず、かつ、第2端部領域の周囲が配線領域によって取囲まれていないことを特徴とするインダクタ装置。 An inductor device in which an inductor element is formed,
A substrate,
A conductive layer supported by the substrate and insulated from the substrate,
The conductive layer includes a wiring region that functions as an inductor, a first end region to which one end of the wiring region is connected, and a second end region to which the other end of the wiring region is connected,
When the conductive layer is viewed in plan, the periphery of the first end region is not surrounded by the wiring region, and the periphery of the second end region is not surrounded by the wiring region. Inductor device.
導電層を平面視したときに、
第1端部領域と第2端部領域は、間隔を空けて配置されており、
前記複数の配線の各々は、第1端部領域及び第2端部領域の外部であって第1端部領域と第2端部領域に挟まれた領域以外の位置に設定された中心点を囲むように同心状に配置され、かつ、第1端部領域及び第2端部領域を取囲まないように配置されていることを特徴とする請求項1に記載のインダクタ装置。 The wiring region includes a plurality of wirings connecting the first end region and the second end region,
When the conductive layer is viewed in plan,
The first end region and the second end region are spaced apart from each other,
Each of the plurality of wirings has a center point set outside the first end region and the second end region and at a position other than the region sandwiched between the first end region and the second end region. 2. The inductor device according to claim 1, wherein the inductor device is concentrically disposed so as to surround and is disposed so as not to surround the first end region and the second end region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010051797A JP2011187710A (en) | 2010-03-09 | 2010-03-09 | Inductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010051797A JP2011187710A (en) | 2010-03-09 | 2010-03-09 | Inductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011187710A true JP2011187710A (en) | 2011-09-22 |
Family
ID=44793640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010051797A Pending JP2011187710A (en) | 2010-03-09 | 2010-03-09 | Inductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011187710A (en) |
-
2010
- 2010-03-09 JP JP2010051797A patent/JP2011187710A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5658429B2 (en) | Circuit equipment | |
JP5435029B2 (en) | Semiconductor device and signal transmission method | |
CN110603635B (en) | Semiconductor device with backside coil for wireless signal and power coupling | |
JP2009295804A (en) | Semiconductor device | |
JP5486376B2 (en) | Semiconductor device | |
TWI652514B (en) | Waveguide structure and manufacturing method thereof | |
JP2014183071A (en) | Semiconductor device | |
JP2007318003A (en) | Semiconductor device | |
JP2015043426A (en) | Antenna for wireless power transmission between chips | |
TWI590269B (en) | Three-dimension symmetrical vertical transformer | |
JP2011082212A (en) | Micro-transformer element, signal transmission circuit and semiconductor device | |
WO2012169242A1 (en) | Multi-channel type dc/dc converter | |
JP6764252B2 (en) | Electronic components and their manufacturing methods | |
JP2011181914A (en) | Multi-chip package | |
JP6030107B2 (en) | Circuit equipment | |
US20200082977A1 (en) | Transformer and signal transmission system | |
JP6517442B1 (en) | Electronic module | |
JP2011003584A5 (en) | Semiconductor device and multilayer wiring board | |
JP2009021495A (en) | Semiconductor device and its manufacturing method | |
JP2011187710A (en) | Inductor device | |
JP6005438B2 (en) | Stacked integrated circuit | |
JP5610099B2 (en) | High frequency switch module | |
JP2006339257A (en) | Magnetic coupling element and transceiver | |
JP2007318045A (en) | Semiconductor device and semiconductor package | |
JP2010251641A (en) | Semiconductor device |