JP2011176924A - Digital protective relay device - Google Patents
Digital protective relay device Download PDFInfo
- Publication number
- JP2011176924A JP2011176924A JP2010038179A JP2010038179A JP2011176924A JP 2011176924 A JP2011176924 A JP 2011176924A JP 2010038179 A JP2010038179 A JP 2010038179A JP 2010038179 A JP2010038179 A JP 2010038179A JP 2011176924 A JP2011176924 A JP 2011176924A
- Authority
- JP
- Japan
- Prior art keywords
- input
- board
- output
- address
- relay device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、電力系統を保護・制御するディジタル保護継電装置に係り、特に装置内基板間でデータ通信する場合の設定及び実装配置に工夫されたディジタル保護継電装置に関する。 The present invention relates to a digital protection relay device that protects and controls a power system, and more particularly to a digital protection relay device that is devised for setting and mounting arrangement when data communication is performed between boards in the device.
電力系統を保護・制御するディジタル保護継電装置は、機能的にはアナログ入力部、ディジタル保護演算処理部、整定部、出力部などで構成され、ハード的には機能ごとに適宜の単位で基板に搭載されている。また、ディジタル保護継電装置内で取り扱う信号には、アナログ信号とディジタル信号とがある。 The digital protection relay device that protects and controls the power system is functionally composed of an analog input unit, digital protection arithmetic processing unit, settling unit, output unit, etc. It is mounted on. The signals handled in the digital protection relay device include analog signals and digital signals.
このうち、アナログ信号を取り扱う回路部分としては、アナログ入力部がある。アナログ入力部は、通常は1つの基板で構成され、ここには、折り返し誤差防止用のアナログフィルタ、サンプリングホールド回路、マルチプレクサ、A/D変換器、バッファを備えたディジタル信号処理装置が搭載されている。なお、アナログ入力部以外の回路部分は、ディジタル信号を取り扱う回路部分である。 Among these, an analog input unit is a circuit part that handles analog signals. The analog input section is usually composed of a single board, which is equipped with a digital signal processing device equipped with an analog filter for preventing folding error, a sampling hold circuit, a multiplexer, an A / D converter, and a buffer. Yes. The circuit parts other than the analog input part are circuit parts that handle digital signals.
ディジタル保護継電装置の中枢であるディジタル保護演算処理部は、通常は複数基板で構成され、アナログ入力部からディジタル信号化された電力系統の信号を取り込んで、保護継電演算を実行する。また、ディジタル保護演算処理部は、システムバスを介して他の基板と結合されており、システムバスを駆動してシステムバスに接続される各種入出力基板や演算基板へのデータ転送、データ監視などの処理を実行する。 The digital protection arithmetic processing unit, which is the center of the digital protection relay device, is usually composed of a plurality of boards, and takes in the signal of the power system converted into a digital signal from the analog input unit and executes the protective relay operation. The digital protection arithmetic processing unit is coupled to another board via a system bus, and drives the system bus to transfer data to various input / output boards and arithmetic boards connected to the system bus, data monitoring, etc. Execute the process.
システムバス制御のために、ディジタル保護演算処理部は、一般的に内部CPUがシステムバスに所望のアドレス信号を送出し、このシステムバスに接続される各種入出力基板においては、自己基板がアクセスされていることを認識し、データの入出力を実施している。 In order to control the system bus, the digital protection arithmetic processing unit generally sends a desired address signal from the internal CPU to the system bus, and the self-board is accessed in various input / output boards connected to the system bus. And input / output data.
システムバスを利用した上記データ通信を行なうために、非特許文献1においては、システムバスに接続される各入出力基板は、ディジタル保護演算処理部の内部CPUのメモリマップ上にアドレスが割付けられている。このアドレス割付作業は、ディジタル保護継電装置の製作時に、作業者がそのアドレス値を各入出力基板において手作業で設定している。
In order to perform the data communication using the system bus, in Non-Patent
この結果、この作業時に入出力基板に対するアドレス設定を誤ると、ディジタル保護演算処理部のCPUは、アクセスした基板の応答が受け取れない為、入出力処理ができない不具合が発生する。 As a result, if the address setting for the input / output board is mistaken during this operation, the CPU of the digital protection arithmetic processing unit cannot receive the response of the accessed board, resulting in a problem that input / output processing cannot be performed.
さらに複数枚接続されている基板の内、アドレス設定を間違えている基板を特定することが出来ない為、復旧作業に多くの時間を要する。また、複数の入出力基板において、基板毎に割付けられたアドレス設定を手作業で行う場合、人為的なケアレスミスで設定不良が発生するため、設定の確認などの作業時間に多くの労力が費やされていた。 Furthermore, since it is not possible to specify a board having a wrong address setting among a plurality of boards connected, it takes a lot of time for recovery work. In addition, when manually setting addresses assigned to each board on multiple I / O boards, a setting failure occurs due to human careless mistakes, so a lot of labor is spent on work time such as setting confirmation. It was done.
このように、ディジタル保護継電装置製作時の作業者負担を軽減し、確実なアドレス設定を行なう目的で、特許文献1においては、アドレスの一致回路、コントロール回路、基板の種類をコード化した回路を基板に設け、基板が挿入されたときに制御装置のCPUが、基板に対して指定のアドレスでアクセスし、アドレスが一致したときに基板がコードを上記バスに出力することで、基板を識別している。
Thus, for the purpose of reducing the burden on the operator at the time of manufacturing the digital protective relay device and performing reliable address setting,
また、特許文献2においては、複数の基板を挿入するバックボード側にスロット番号設定回路を設けることで挿入基板のアドレスを決定し、各挿入基板から識別IDをシステムバスに転送することで、制御装置のCPUが基板を識別している。
Further, in
これに対し、近年、制御装置のCPUと各入出力基板間のデータ入出力においては、上記に示すパラレル接続のシステムバスに替わり、シリアル接続のシリアル通信で省配線化することが多くなってきているが、シリアル通信においても同様に基板識別のアドレスを設定する必要がある。 On the other hand, in recent years, in the data input / output between the CPU of the control device and each input / output board, the number of wires has been reduced by serial connection serial communication instead of the parallel connection system bus described above. However, it is necessary to set the board identification address in serial communication as well.
然るに,上記した従来技術をそのままにシリアル通信に適用することはできず、結局のところ基板毎に割付けられたアドレス設定を手作業で行うことになるが、人為的なケアレスミスで設定不良が発生するため、設定の確認などの作業時間などに多くの労力が費やされることになる。 However, the above-mentioned conventional technology cannot be applied to serial communication as it is, and after all, address setting assigned to each board is manually performed, but a setting failure occurs due to human careless mistakes. Therefore, a lot of labor is spent on work time such as confirmation of settings.
さらに、シリアル通信化で少ない配線でのデータ入出力が可能にはなったが、各入出力基板は、複数の制御装置及びCPU間で、複数のシリアル通信系統によるデータ入出力を行なうために、複数のシリアル通信系統毎にそれぞれにアドレス設定が必要となり、手作業でのアドレス設定がさらに複雑化し、困難化している。 Furthermore, serial communication enables data input / output with less wiring, but each input / output board can perform data input / output by multiple serial communication systems between multiple control devices and CPUs. Address setting is required for each of a plurality of serial communication systems, and manual address setting is further complicated and difficult.
以上のことから、本発明の課題は、内部でシリアル通信を実行するディジタル保護継電装置製作時における基板毎に割付けられた複数のアドレス設定作業を、簡単、確実に行なえ、作業時間を短縮することにある。 In view of the above, the object of the present invention is to easily and reliably perform a plurality of address setting operations assigned to each board at the time of manufacturing a digital protection relay device that executes serial communication internally, and shortens the operation time. There is.
本発明は、電力系統からアナログ入力される値を用いて演算制御する保護演算制御手段を搭載した複数の演算制御基板と、電力系統機器からの状態情報取込又は電力系統機器に対して操作出力を与える入出力手段を搭載した複数の入出力基板と、複数の入出力基板と複数の演算制御基板との間に設けられたシリアル通信手段とを備え、入出力基板が同一方向に並べて配置され、シリアル通信手段は複数のシリアル通信系統を含むディジタル保護継電装置において、
入出力基板に複数のシリアル通信系統別にアドレスを決定するアドレス決定手段を設け、アドレス決定手段の実装位置は、複数の入出力基板の配置方向と交差する方向に、複数のシリアル通信系統別に設けられる。
The present invention provides a plurality of calculation control boards equipped with protection calculation control means for calculating and controlling using an analog input value from a power system, fetching status information from power system equipment, or operating output to power system equipment. A plurality of input / output boards having input / output means mounted thereon and serial communication means provided between the plurality of input / output boards and the plurality of operation control boards, and the input / output boards are arranged in the same direction. The serial communication means is a digital protective relay including a plurality of serial communication systems.
Address determining means for determining addresses for a plurality of serial communication systems is provided on the input / output board, and the mounting position of the address determining means is provided for each of the plurality of serial communication systems in a direction intersecting with the arrangement direction of the plurality of input / output boards. .
また、並列配置された複数の入出力基板の一端から他端に向けて、同一実装位置に設けられた複数のアドレス決定手段に順次規則的番号を付与するのがよい。 Further, it is preferable that regular numbers are sequentially assigned to a plurality of address determination means provided at the same mounting position from one end to the other end of a plurality of input / output boards arranged in parallel.
また、シリアル通信手段と、前記複数のアドレス決定手段は、異なる面の上に装備されるのがよい。 The serial communication means and the plurality of address determination means may be provided on different surfaces.
また、アドレス決定手段が、シリアル通信の系統毎に色分けされるのがよい。 The address determining means may be color-coded for each serial communication system.
本発明は、電力系統からアナログ入力される値を用いて主検出演算制御する保護演算制御手段を搭載した主検出演算制御基板と、電力系統からアナログ入力される値を用いて保護検出演算制御する保護演算制御手段を搭載した保護検出演算制御基板と、保護検出演算制御基板と主検出演算制御基板からの信号を得て、電力系統の遮断器のトリップ信号を与える回路を搭載した複数のトリップ基板と、保護検出演算制御基板あるいは主検出演算制御基板との間で入出力信号のやり取りを行う入出力回路を備えた複数の入出力基板と、各基板の間に設けられたシリアル伝送用のフラットケーブルとからなり、各基板が配電盤上所定高さ位置に並列配置されると共に、基板の第1の高さ位置に、主検出演算制御基板とトリップ基板の間のシリアル伝送を行なうための第1のアドレス設定手段をトリップ基板に設け、基板の第2の高さ位置に、保護検出演算制御基板とトリップ基板の間のシリアル伝送を行なうための第2のアドレス設定手段をトリップ基板に設け、基板の第3の高さ位置に、保護検出演算制御基板あるいは主検出演算制御基板と複数の入出力基板の間のシリアル伝送を行なうための第3のアドレス設定手段を入出力基板に設けた。 The present invention includes a main detection calculation control board equipped with a protection calculation control means for performing main detection calculation control using a value analog input from the power system, and protection detection calculation control using a value analog input from the power system. Protection trip calculation control board with protection calculation control means, and multiple trip boards with a circuit that obtains signals from protection detection calculation control board and main detection calculation control board and gives trip signal of power system circuit breaker A plurality of input / output boards having input / output circuits for exchanging input / output signals with the protection detection calculation control board or the main detection calculation control control board, and a serial transmission flat provided between the boards. Each board is arranged in parallel at a predetermined height position on the switchboard, and serial transmission between the main detection calculation control board and the trip board is made at the first height position of the board. The first address setting means for performing the transmission is provided on the trip board, and the second address setting means for performing serial transmission between the protection detection calculation control board and the trip board is provided at the second height position of the board. Input / output third address setting means for serial transmission between the protection detection calculation control board or the main detection calculation control board and the plurality of input / output boards at the third height position of the board provided on the trip board It was provided on the substrate.
また、基板の第1、第2、第3の高さ位置は、フラットケーブルによって第1、第2、第3のアドレス設定手段の視認、操作が妨げられない高さ位置とされるのがよい。 Further, the first, second and third height positions of the substrate should be set to height positions where the visual recognition and operation of the first, second and third address setting means are not hindered by the flat cable. .
また、基板の第1、第2の高さ位置と、第3の高さ位置の間の高さ位置に、識別段を設けるのがよい。 Moreover, it is preferable to provide an identification step at a height position between the first and second height positions of the substrate and the third height position.
また、トリップ基板あるいは入出力基板は、保護検出演算制御基板と主検出演算制御基板とは離れた位置に纏めて配置されると共に、所定高さ位置の複数のアドレス設定手段に設定するアドレスとして、トリップ基板と入出力基板の一方端から他方端に向けた規則的番号を順次付与するのがよい。 Further, the trip board or the input / output board is arranged at a position apart from the protection detection calculation control board and the main detection calculation control board, and as an address to be set in a plurality of address setting means at a predetermined height position, It is preferable to sequentially assign regular numbers from one end to the other end of the trip board and the input / output board.
本発明によれば、各入出力基板で複数系統のシリアル通信によるデータ入出力するためのアドレス設定の作業を容易化できる。 According to the present invention, it is possible to facilitate an address setting operation for data input / output by serial communication of a plurality of systems on each input / output board.
図1は、本発明に係るディジタル保護継電装置の盤面裏の構成図である。ディジタル保護継電装置Ryは、入力変換器1、主検出用の演算制御基板2、保護検出用の演算制御基板3から構成される制御装置10と、トリップ基板4、入出力基板5、入力専用基板6を複数枚格納した入出力装置20から構成される。なお、入出力装置20に格納された基板には、幾つかの種別があるが、これを総称するときには単に入出力基板と呼ぶ。
FIG. 1 is a configuration diagram of the back side of a digital protective relay device according to the present invention. The digital protection relay device Ry is composed of an
上記のディジタル保護継電装置Ry内の各基板2〜6は、フラットケーブル15で接続される。また、制御装置10の内部では、各基板1〜3の間にフラットケーブル11が設けられており、入力変換器1で取り込んだ電力系統のアナログ値が、フラットケーブル11を介して主検出用の演算制御基板2と保護検出用の演算制御基板3へ入力されている。
Each board 2-6 in said digital protection relay apparatus Ry is connected by the
主検出用の演算制御基板2と保護検出用の演算制御基板3は、それぞれ電力系統から入力変換器1を介して入力されたアナログ値をディジタル化して、保護継電演算及び制御を実施し、フラットケーブル15を介して、入出力装置20内の入出力基板4〜6との間で、シリアル通信によるディジタルデータ通信を制御実行する。なお、ここではシリアル通信によるディジタルデータ通信伝送路として、フラットケーブル15を使用しているが、シリアル通信伝送路であれば何を使用しても良い。
The
フラットケーブル15には、以下の4系統のシリアル通信配線が含まれている。
・主検出の演算制御基板2から複数のトリップ基板4に対してデータ入出力するシリアル通信系統A
・保護検出用の演算制御基板3から複数のトリップ基板4に対してデータ入出力するシリアル通信系統B
・主検出の演算制御基板2から複数の入出力基板5及び入力専用基板6に対してデータ入出力するシリアル通信系統C
・保護検出用の演算制御基板3から複数の入出力基板5及び入力専用基板6に対してデータ入出力するシリアル通信系統D
なお、以上の4系統のシリアル通信系統のうち、AとBは、基板2,3から基板4に遮断器の引きはずし信号を伝達するものであることから、通信系統CとDよりも高速回線とされる必要がある。このためシリアル通信系統AとBを高速回線、通信系統CとDを一般回線と呼ぶことがある。
The
A serial communication system A for inputting / outputting data from / to the
A serial communication system B for inputting / outputting data to / from a plurality of
A serial communication system C for inputting / outputting data from / to the plurality of input /
A serial communication system D for inputting / outputting data to / from the plurality of input /
Of the four serial communication systems described above, A and B transmit a circuit breaker trip signal from the
また、入出力装置20内の各基板4〜6には、シリアル通信用にアドレス設定するためのロータリスイッチ11〜13が系統毎に設けられており、ロータリスイッチ11の配電盤上の実装位置は系統毎に高さ位置が揃えられている。ここで、ロータリスイッチは、アドレス設定手段の一例であり、他にはディジィスイッチなどが使用できる。
Each
実装位置21の高さに揃えられたロータリスイッチ11は、主検出の演算制御基板2から複数のトリップ基板4に対してデータ入出力するシリアル通信系統Aのアドレス設定を行なうロータリスイッチを意味する。
The
実装位置22の高さに揃えられたロータリスイッチ12は、保護検出用の演算制御基板3から複数のトリップ基板4に対してデータ入出力するシリアル通信系統Bのアドレス設定を行なうロータリスイッチを意味する。
The
実装位置23の高さに揃えられたロータリスイッチ13は、主検出の演算制御基板2及び保護検出用の演算制御基板3から複数の入出力基板5及び入力専用基板6に対してデータ入出力するシリアル通信する2系統(C,D)に対し、共通に使用してアドレス設定を行なうロータリスイッチを意味する。
The
本発明では、図2の高さ位置21、22、23でロータリスイッチ11,12,13を揃えているが、上2つの高さ位置のロータリスイッチ11,12が高速回線用であり、高さ位置23のロータリスイッチ13が一般回線用である。本発明では、高速回線と一般回線のロータリスイッチの中間段(高さ位置22と23の間)に、識別段24を設けることで、両回線の違いを一層明確にしている。識別段24は、単なる区切りであってもよいが、ロータリスイッチの設定内容を確認するためのチェック端子14とするのが良い。識別段を設けることで、種別の回線の相違を際立たせることができるために、アドレス設定の際の誤りが防止できる効果を奏する。
In the present invention, the rotary switches 11, 12, and 13 are arranged at the height positions 21, 22, and 23 in FIG. 2, but the rotary switches 11 and 12 at the upper two height positions are for high-speed lines. The
更に、本発明では、シリアル通信系統ごとに、高さ位置21、22、23で揃えた実装位置のロータリスイッチ11,12,13は、それぞれ左側もしくは右側からアドレスが重複しないように0、1、2というように単純に+1ずつ変更したアドレスを設定する。このように、アドレスを簡便化し、かつ規則番号化することで、整定作業を容易にし、誤りにくいものにできる。つまり、アドレスが多数桁であるより、1桁の方が識別しやすいし、規則化されていることで、規則性がないものを誤りと認識しやすい効果を奏する。 Furthermore, in the present invention, for each serial communication system, the rotary switches 11, 12, 13 at the mounting positions aligned at the height positions 21, 22, 23 are set to 0, 1, An address that is simply changed by +1, such as 2, is set. In this way, by simplifying the address and making it a rule number, the settling operation can be facilitated and errors can be made difficult. That is, one address is easier to identify than a large number of addresses, and because it is regularized, it has the effect of easily recognizing an error with no regularity.
このように、シリアル通信系統毎に各基板4〜6のロータリスイッチの高さ実装位置を揃え、左側もしくは右側からアドレスが重複しないように単純に+1ずつ変更したアドレスを設定させることにより、手作業による複数のシリアル通信系統のアドレス設定を間違えることが無くなる。
As described above, the height mounting positions of the rotary switches of the
また、図1の例では、ロータリスイッチ11〜13は、フラットケーブル15の上部に配置され、かつ外部から見える基板端に実装されることから、入出力装置20から取り外さなくてもアドレス設定値が確認できる。同様に、入出力装置20から取り外さなくてもアドレス設定作業が行なえる。
In the example of FIG. 1, the rotary switches 11 to 13 are arranged on the upper end of the
図2に、主検出の演算制御基板2から複数のトリップ基板4に対してシリアル通信するためのアドレス構成とスイッチ設定例を示す。主検出の演算制御基板2内には、アドレスメモリAM2が備えられている。アドレスメモリAM2は、アドレスADと、データDTと、スイッチ設定STが組になって記憶される。
FIG. 2 shows an address configuration and switch setting examples for serial communication from the main detection
主検出の演算制御基板2内部のCPU(図示せず)は、アドレスメモリAM2のアドレスADとして、例えば0から9までの10個と、AからFまでの6個の合計16個のアドレス設定が可能である。このうちアドレス0〜7に対応するデータ領域DTを入力データの読み込み用に使用し、8〜Fに対応するデータ領域DTを出力データの書き込みに使用することで、最大8枚のトリップ基板4とシリアル通信による入出力データ制御が可能である。
The CPU (not shown) in the
複数のトリップ基板4は、系統毎に揃えられた位置21のロータリスイッチ11を左側の基板から0、1、2と設定する。これは、アドレスメモリAM2のスイッチ設定STの欄を順次0、1、2と設定することで実現される。例えば、ロータリスイッチ11−1でアドレス0を設定したトリップ基板4−1からの入力データは、アドレス0の入力データエリアに反映され、主検出の演算制御基板2内部のCPUは、アドレス0の入力データを読み込むことで、トリップ基板4−1からの入力データが分かる。
The plurality of
データ出力する場合には、主検出の演算制御基板2内部のCPUがアドレス0を設定したトリップ基板4−1への出力データをアドレス8に書き込みする。トリップ基板4−1は、ロータリスイッチ11−1でアドレス0を設定した値に8を加算したアドレス8に書き込まれたデータを、演算制御基板2の出力として内部に取り込む。
In the case of data output, the CPU in the main detection
同様にして、他のトリップ基板4−2でもデータのやり取りが行なえる。ロータリスイッチ11−2でアドレス1を設定したトリップ基板4−2の入力データはアドレス1のデータエリアに反映され、主検出の演算制御基板2内のCPUは、アドレス1のデータを読み込むことで、トリップ基板4−2の入力データが分かる。
Similarly, data can be exchanged with other trip boards 4-2. The input data of the trip board 4-2 for which the
データ出力の場合には、主検出の演算制御基板2内部のCPUがアドレス1を設定したトリップ基板4−2への出力データをアドレス9に書き込む。トリップ基板4−2は、ロータリスイッチ11−2でアドレス1を設定した値に8を加算したアドレス9に書き込まれたデータを出力として内部に取り込む。なお、データ出力において、ロータリスイッチで設定するアドレスに加算する値は、シリアル通信に接続可能なトリップ基板の最大基板枚数8とする。
In the case of data output, the CPU in the main detection
以上のように、ロータリスイッチ11でトリップ基板4のシリアル通信アドレスを+1ずつ、順に設定することにより、主検出の演算制御基板2は、複数枚のトリップ基板4のデータ入出力ができる。
As described above, by setting the serial communication address of the
なお、ディジタル保護継電装置Ryは、主検出の演算制御基板2と保護検出用の演算制御基板3でトリップ制御を二重化する構成となるため、トリップ基板4へのシリアル通信も二重化され、ロータリスイッチの実装位置は21と22で区別されているが、保護検出の演算制御基板3から複数のトリップ基板4に対してシリアル通信するためのアドレス構成とスイッチ設定に関しては図2の例と同様に行なえばよい。
Since the digital protective relay Ry has a configuration in which trip control is duplicated by the main detection
図3は保護検出用の演算制御基板3から複数のトリップ基板4に対してシリアル通信するためのアドレス構成とスイッチ設定例を示している。なお、保護検出の演算制御基板3内には、アドレスメモリAM3が備えられているが、アドレスメモリAM3は、図2のアドレスメモリAM2と同様に、アドレスADと、データDTと、スイッチ設定STが組になって記憶され、かつその使用についてはアドレスメモリAM2と同様であるので、ここでの説明を省略する。図3が図2と相違するのは、図から明らかなように、演算制御基板が保護検出用の演算制御基板3になっている点と、実装高さ位置が22であって、ロータリスイッチが12になっている点である。
FIG. 3 shows an address configuration and a switch setting example for serial communication from the
図4に、主検出の演算制御基板2及び保護検出用の演算制御基板3から、入出力基板5、入力専用基板6にシリアル通信するためのアドレス構成とスイッチ設定例を示す。なお、演算制御基板2または3のいずれかの内部には、アドレスメモリAM23が備えられているが、アドレスメモリAM32は、図2のアドレスメモリAM2あるいは図3のアドレスメモリAM3と同様に、アドレスADと、データDTと、スイッチ設定STが組になって記憶されている。
FIG. 4 shows an address configuration and switch setting example for serial communication from the main detection
この場合には、主検出の演算制御基板2と保護検出用の演算制御基板3からの制御でシリアル通信は2系統であるが、実装位置23にある1個のロータリスイッチ13でアドレス設定値を共用する。
In this case, serial communication has two systems under the control of the main detection
主検出用の演算制御基板2及び保護検出用の演算制御基板3の内部のCPU(図示せず)は、アドレスメモリAM23のアドレスADとして、例えば0から9までの10個と、AからFまでの6個の合計16個のアドレス設定と、10から19までの10個と、1Aから1Fまでの6個の合計16個のアドレス設定とから構成される合計32個のアドレス設定が可能である。このうちアドレス0〜Fに対応するデータ領域DTまでを入力データを読み込むために使用し、10〜1Fに対応するデータ領域DTまでを出力データを書き込むために使用し、最大16枚の入出力基板5又は入力専用基板6のシリアル通信による入出力データ制御が可能である。
The CPU (not shown) inside the
複数の入出力基板5及び入力専用基板6は、系統毎に揃えられた位置23のロータリスイッチ13を左側の基板から0、1、2と順次設定する。これは、アドレスメモリAM23のスイッチ設定STの欄を順次0、1、2と設定することで実現される。例えば、ロータリスイッチ13−1でアドレス0を設定した入出力基板5−1の入力データは、アドレス0のデータエリアに反映され、主検出の演算制御基板2及び保護検出用の演算制御基板3の内部CPU(図示せず)は、アドレス0のデータを読み込むことで、入出力基板5−1の入力データが分かる。
The plurality of input /
主検出の演算制御基板2及び保護検出用の演算制御基板3からデータ出力を行なう場合には、主検出の演算制御基板2及び保護検出用の演算制御基板3のCPUがアドレス0を設定した入出力基板5−1への出力データをアドレス10に書き込む。入出力基板5−1は、ロータリスイッチ13−1でアドレス0を設定した値から10を加算したアドレス10に書き込まれたデータを、主検出の演算制御基板2及び保護検出用の演算制御基板3からの出力として内部に取り込むことができる。この動作は、ロータリスイッチ13−4でアドレス3を設定した入出力基板5−2の場合にも、同様に行なわれる。
When data is output from the main detection
なお、ロータリスイッチ13−2あるいは13−3でアドレス1あるいは2を設定した入力専用基板6−1あるいは、6−2の場合には、多少相違する。主検出の演算制御基板2及び保護検出用の演算制御基板3に入力を取り込む場合にはまったく同じ考え方の設定とされ動作をするが、主検出の演算制御基板2及び保護検出用の演算制御基板3から出力をする場合には、入力専用基板6には出力が無いので、ロータリスイッチ13−2あるいは13−3で設定した値1あるいは2に10を加算したアドレス11あるいは12は未使用で空エリアとされる。
In the case of the input-only board 6-1 or 6-2 in which the
なお、データ出力において、ロータリスイッチ13で設定するアドレスに加算する値は、シリアル通信に接続可能な入出力基板5及び入力専用基板6の最大基板枚数16枚なので、16進表現で10とする。
In the data output, the value added to the address set by the
なお、複数枚の基板を組込時、複数のシリアル通信個別にアドレスを決定するスイッチがシリアル通信の系統毎に色分けされると作業が行ないやすい。これは例えば、図2の実装位置21に設置するロータリスイッチ11は黄色、図3の実装位置22に設置するロータリスイッチ12は青色、図4の実装位置23に設置するロータリスイッチ13は緑色といった具合である。
Note that when a plurality of boards are assembled, it is easy to perform work if switches for determining addresses for a plurality of serial communications are color-coded for each serial communication system. For example, the
以上のように、ロータリスイッチで入出力基板5及び入力専用基板6のシリアル通信アドレスを+1ずつ、順に設定することにより、主検出用の演算制御基板2及び保護検出用の演算制御基板2は、複数枚の入出力基板5と入力専用基板6のデータ入出力ができる。
As described above, by setting the serial communication addresses of the input /
本発明によれば、簡単な操作でディジタル保護継電装置の基板間のアドレス設定を確実に行うことができるので、広く適用することができる。 According to the present invention, since the address setting between the substrates of the digital protection relay device can be reliably performed with a simple operation, the present invention can be widely applied.
1:入力変換器
2:主検出演算制御基板
3:保護検出演算制御基板
4:トリップ基板
5:入出力基板
6:入力専用基板
10:制御装置
11,12,13:ロータリスイッチ
14:チェック端子
20:入出力装置
11、15:フラットケーブル
21:トリップ基板ロータリスイッチ実装位置(主検出用)
22:トリップ基板ロータリスイッチ実装位置(保護検出用)
23:入出力基板及び入力専用基板のロータリスイッチ実装位置(主検出、保護検出共用)
24:識別段
A,B,C,D:シリアル通信系統
1: Input converter 2: Main detection calculation control board 3: Protection detection calculation control board 4: Trip board 5: Input / output board 6: Input dedicated board 10:
22: Trip board rotary switch mounting position (for protection detection)
23: Rotary switch mounting position on I / O board and input-only board (shared with main detection and protection detection)
24: Identification stages A, B, C, D: Serial communication system
Claims (8)
前記入出力基板に前記複数のシリアル通信系統別にアドレスを決定するアドレス決定手段を設け、アドレス決定手段の実装位置は、複数の入出力基板の配置方向である第1の方向と交差する第2の方向に、前記複数のシリアル通信系統別に設けられることを特徴とするディジタル保護継電装置。 A plurality of operation control boards equipped with protection operation control means that performs operation control using analog input values from the power system, and input / output that captures status information from the power system equipment or provides operation output to the power system equipment A plurality of input / output boards mounted with the means, and serial communication means provided between the plurality of input / output boards and the plurality of operation control boards, wherein the input / output boards are arranged in the same first direction. In the digital protection relay device, wherein the serial communication means includes a plurality of serial communication systems,
Address determining means for determining an address for each of the plurality of serial communication systems is provided on the input / output board, and a mounting position of the address determining means is a second direction that intersects a first direction that is an arrangement direction of the plurality of input / output boards. A digital protection relay device provided in the direction for each of the plurality of serial communication systems.
並列配置された複数の入出力基板の一端から他端に向けて、前記第2の方向の同一実装位置に設けられた複数のアドレス決定手段に順次規則的番号を付与することを特徴とするディジタル保護継電装置。 The digital protection relay device according to claim 1,
A digital number that sequentially assigns a regular number to a plurality of address determination means provided at the same mounting position in the second direction from one end to the other end of a plurality of input / output boards arranged in parallel Protective relay device.
前記アドレス決定手段が、シリアル通信の系統毎に色分けされることを特徴とするディジタル保護継電装置。 In the digital protection relay device according to any one of claims 1, 2 and 3,
The digital protection relay device, wherein the address determination means is color-coded for each serial communication system.
基板の第1、第2、第3の高さ位置は、前記のフラットケーブルによって第1、第2、第3のアドレス設定手段の視認、操作が妨げられない高さ位置とされることを特徴とするディジタル保護継電装置。 In the digital protective relay device according to item 5,
The first, second, and third height positions of the substrate are height positions that do not hinder the visual recognition and operation of the first, second, and third address setting means by the flat cable. Digital protective relay device.
基板の第1、第2の高さ位置と、第3の高さ位置の間の高さ位置に、識別段を設けたことを特徴とするディジタル保護継電装置。 In the digital protective relay device according to item 5,
A digital protective relay device, characterized in that an identification stage is provided at a height position between the first and second height positions of the substrate and the third height position.
前記トリップ基板あるいは前記入出力基板は、前記保護検出演算制御基板と前記主検出演算制御基板とは離れた位置に纏めて配置されると共に、所定高さ位置の複数のアドレス設定手段に設定するアドレスとして、前記トリップ基板と前記入出力基板の一方端から他方端に向けた規則的番号を順次付与することを特徴とするディジタル保護継電装置。 In the digital protective relay device according to item 5,
The trip board or the input / output board is arranged at a position where the protection detection calculation control board and the main detection calculation control board are separated from each other, and addresses set in a plurality of address setting means at predetermined height positions The digital protection relay device is characterized by sequentially assigning regular numbers from one end to the other end of the trip board and the input / output board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010038179A JP5475500B2 (en) | 2010-02-24 | 2010-02-24 | Digital protective relay device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010038179A JP5475500B2 (en) | 2010-02-24 | 2010-02-24 | Digital protective relay device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011176924A true JP2011176924A (en) | 2011-09-08 |
JP5475500B2 JP5475500B2 (en) | 2014-04-16 |
Family
ID=44689242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010038179A Active JP5475500B2 (en) | 2010-02-24 | 2010-02-24 | Digital protective relay device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5475500B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2651200B1 (en) * | 2012-04-09 | 2019-11-20 | LSIS Co., Ltd. | Digital protective relay |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005304149A (en) * | 2004-04-09 | 2005-10-27 | Meidensha Corp | Signal input-output system for digital protective controller |
-
2010
- 2010-02-24 JP JP2010038179A patent/JP5475500B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005304149A (en) * | 2004-04-09 | 2005-10-27 | Meidensha Corp | Signal input-output system for digital protective controller |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2651200B1 (en) * | 2012-04-09 | 2019-11-20 | LSIS Co., Ltd. | Digital protective relay |
Also Published As
Publication number | Publication date |
---|---|
JP5475500B2 (en) | 2014-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6928189B2 (en) | Storage device operating in multiple mode and system including it | |
JP6799706B2 (en) | Storage and computing systems that support multiple protocol I / O interfaces | |
EP2146286B1 (en) | Converter and control system | |
TWI437426B (en) | Rack server system | |
JP2021077407A (en) | Apparatus to communicatively couple three-wire field devices to controllers in process control system | |
JP6058649B2 (en) | Dynamically reconfigurable electrical interface | |
US20080034122A1 (en) | Apparatus and Method to Detect Miscabling in a Storage Area Network | |
CN101436170A (en) | SPI equipment communication circuit | |
JP4784759B2 (en) | PLC equipment | |
JP5475500B2 (en) | Digital protective relay device | |
CN114338493A (en) | NCSI test method, system, device and storage medium based on network protocol stack | |
CN112600745B (en) | Data transmission method between peripheral equipment and data acquisition unit, peripheral equipment and data acquisition unit | |
JP2007188446A (en) | Information processor, signal transmission method, and bridge | |
US6855001B2 (en) | Modular system | |
CN103220827A (en) | Wireless fidelity (WiFi) adapter chip | |
JP4659467B2 (en) | Control device update method | |
CA2436395A1 (en) | Ethernet addressing via physical location for massively parallel systems | |
EP2725499A1 (en) | Method for assigning dynamically an identifier to a slave device in I2C data bus | |
JP2022104861A (en) | Switching matrix system for measuring semiconductor characteristics and operation method therefor | |
JPH11272601A (en) | Cascade-connected card, id allocation method in system constituted of the card and bus using right priority judgement method for common bus | |
KR101649824B1 (en) | System for emc test | |
US8081652B2 (en) | Integrated universal input-output interface circuit | |
CN104424137B (en) | Server unit and virtual media device and its access method data | |
CN108181861A (en) | A kind of control system | |
JPH10338133A (en) | Signal safety control device for train |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5475500 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |