JP2011146579A

JP2011146579A - Solid-state image pickup device

Info

Publication number: JP2011146579A
Application number: JP2010006940A
Authority: JP
Inventors: Shinko Oda; 真弘小田
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2010-01-15
Filing date: 2010-01-15
Publication date: 2011-07-28

Abstract

<P>PROBLEM TO BE SOLVED: To reduce smear components, in a solid-state image pickup device. <P>SOLUTION: A solid-state image pickup device includes a first photoelectric conversion region 101 and second photoelectric conversion region 102, formed at the lower part of a semiconductor substrate 151, respectively, which lies mutually adjacent to a first direction parallel to the surface of the substrate; a perpendicular transfer region 153, formed at the upper part of the semiconductor substrate along a second direction that intersects the first direction, lying across the upper part of the first photoelectric conversion region and the upper part of the second photoelectric conversion region; a first transfer electrode 154 and second transfer electrode 155, formed on the perpendicular transfer region, lying across the upper part of the first photoelectric conversion region and the upper part of the second photoelectric conversion region, which mutually adjoin in the second direction; a first read-out region 161, formed between the first photoelectric conversion region and vertical transfer region at the lower part of the first transfer electrode; and a second read-out region 162, formed between the second photoelectric transfer region and vertical transfer region at the lower part of the second transfer electrode. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、固体撮像装置に関し、特に裏面光入射型の固体撮像装置に関する。 The present invention relates to a solid-state imaging device, and more particularly to a back-light incident type solid-state imaging device.

近年、急速に普及してきたデジタルスチルカメラに代表される電荷結合素子（charge coupled device：ＣＣＤ）イメージセンサ（以下、ＣＣＤと称する）には、多画素化、高性能化及び小型化等が求められている。特に、多画素化に対する市場の要望は非常に強く、ＣＣＤのセルの微細化は必要不可欠となってきている。 In recent years, a charge coupled device (CCD) image sensor (hereinafter referred to as a CCD) typified by a digital still camera that has been rapidly spread is required to have a large number of pixels, a high performance, and a small size. ing. In particular, market demand for increasing the number of pixels is very strong, and miniaturization of CCD cells has become indispensable.

デジタルスチルカメラに用いられる一般的なＣＣＤについて図１６を参照しながら説明する。 A general CCD used in a digital still camera will be described with reference to FIG.

図１６に示すように、ＣＣＤの画素領域１１には、入射した光を信号電荷に変換して蓄積する光電変換領域（Photo Diode：ＰＤ）１４と、該ＰＤ１４に蓄積された信号電荷を読み出して垂直方向に転送する垂直転送レジスタ（ＶＣＣＤ）１５とから構成された単位セル１６が形成されている。この単位セル１６が垂直方向及び水平方向のそれぞれに２次元状に配列されている。また、複数のＶＣＣＤ１５と接続するように水平転送レジスタ（ＨＣＣＤ）１２が形成され、該ＨＣＣＤ１２と接続するように電荷電圧変換部（Floating Diffusion Amplifier：ＦＤＡ）１３が形成されている。ＰＤ１４から読み出された信号電荷は、ＶＣＣＤ１５及びＨＣＣＤ１２を介してＦＤＡ１３に転送され、出力信号電圧に変換される。 As shown in FIG. 16, in the pixel area 11 of the CCD, a photoelectric conversion area (Photo Diode: PD) 14 that converts incident light into signal charges and accumulates them, and the signal charges accumulated in the PD 14 are read out. A unit cell 16 composed of a vertical transfer register (VCCD) 15 for transferring in the vertical direction is formed. The unit cells 16 are two-dimensionally arranged in the vertical direction and the horizontal direction. Further, a horizontal transfer register (HCCD) 12 is formed so as to be connected to a plurality of VCCDs 15, and a charge voltage conversion unit (Floating Diffusion Amplifier: FDA) 13 is formed so as to be connected to the HCCD 12. The signal charge read from the PD 14 is transferred to the FDA 13 via the VCCD 15 and the HCCD 12 and converted into an output signal voltage.

セルの微細化には、必然的にＰＤ及びＶＣＣＤの面積の縮小が必要となる。ＰＤの面積の縮小は、ＣＣＤの感度の低下を招き、画質を低下させる。感度の低下を抑制するために、半導体基板の一方の面にＶＣＣＤを形成し、半導体基板の他方の面にＰＤを形成する裏面光入射型のＣＣＤが、例えば特許文献１等に提示されている。 For cell miniaturization, it is necessary to reduce the area of the PD and VCCD. The reduction in the area of the PD causes a reduction in the sensitivity of the CCD, thereby degrading the image quality. In order to suppress a decrease in sensitivity, a back light incident type CCD in which a VCCD is formed on one surface of a semiconductor substrate and a PD is formed on the other surface of the semiconductor substrate is disclosed in Patent Document 1, for example. .

以下、従来の裏面光入射型ＣＣＤについて図１７〜図１９を参照しながら説明する。図１７（ａ）及び（ｂ）において、図１６に示すＣＣＤと同一の部材には同一の符号を付すことにより重複する説明を省略する。 A conventional backside light incident type CCD will be described below with reference to FIGS. In FIGS. 17A and 17B, the same members as those of the CCD shown in FIG.

図１７（ａ）、（ｂ）及び図１８（ａ）、（ｂ）に示すように、ｐ型半導体基板２１の上（表面側）には、ゲート電極２２が形成され、ｐ型半導体基板２１の上部におけるゲート電極２２の下には、ＶＣＣＤ側ｎ型不純物領域２４が形成され、これらにより、ＶＣＣＤが構成されている。また、ｐ型半導体基板２１の下部（裏面側）には、高濃度ｐ型不純物領域２３が形成され、高濃度ｐ型不純物領域２３の上側には、ＰＤ側ｎ型不純物領域２５が形成され、これらにより、ＰＤが構成されている。この従来の裏面光入射型ＣＣＤにおいて、ＰＤに信号電荷を蓄積するときには、ゲート電極２２にゲート電圧ＶＭ（例えば０Ｖ）が印加される一方、ＰＤに蓄積された信号電荷を読み出すときには、ゲート電極２２にゲート電圧ＶＨ（例えば１５Ｖ）が印加される。これにより、信号電荷を読み出すときには、図１９（ａ）及び（ｂ）に示すように、ＶＣＣＤとＰＤとの間のポテンシャルバリアが解消されるため、ＰＤに蓄えられた信号電荷はＶＣＣＤへと転送される。なお、ＶＣＣＤに読み出された信号電荷は、図１６に示す従来のＣＣＤの場合と同様に、ＨＣＣＤ１２を介してＦＤＡ１３へと転送され、出力信号電圧に変換される。このように、裏面光入射型ＣＣＤにおいては、従来構造ではＶＣＣＤが設けられていた領域にもＰＤを配置できるため、感度の低下に起因するＣＣＤの画質低下を抑制することができる。 As shown in FIGS. 17A, 17B, 18A, and 18B, a gate electrode 22 is formed on the p-type semiconductor substrate 21 (on the front surface side). A VCCD-side n-type impurity region 24 is formed below the gate electrode 22 in the upper portion of the electrode, and thereby a VCCD is configured. Further, a high concentration p-type impurity region 23 is formed below the p-type semiconductor substrate 21 (on the back surface side), and a PD-side n-type impurity region 25 is formed above the high concentration p-type impurity region 23. Thus, the PD is configured. In this conventional backside light incident type CCD, when a signal charge is stored in the PD, a gate voltage VM (for example, 0 V) is applied to the gate electrode 22, while when a signal charge stored in the PD is read out, the gate electrode 22 is read. A gate voltage VH (for example, 15 V) is applied to. Thus, when reading out the signal charge, as shown in FIGS. 19A and 19B, the potential barrier between VCCD and PD is eliminated, so that the signal charge stored in PD is transferred to VCCD. Is done. Note that the signal charge read to the VCCD is transferred to the FDA 13 via the HCCD 12 and converted into an output signal voltage, as in the case of the conventional CCD shown in FIG. As described above, in the backside light incident type CCD, since the PD can be arranged also in the region where the VCCD is provided in the conventional structure, it is possible to suppress the deterioration in the image quality of the CCD due to the reduction in sensitivity.

特開平５−２４３５５０号公報JP-A-5-243550

しかしながら、従来の裏面光入射型ＣＣＤは、入射した光をＰＤ領域（ｐ型半導体基板２１とＰＤ側ｎ型不純物領域２５とのｐｎ接合から基板内部に向けて形成される空乏層を含む）内において、全て光電変換して信号電荷に変換することは困難であり、ＰＤ領域よりもさらに深い領域（表面側の領域）において光電変換される光が必ず存在する。特に、吸収係数の違いにより、長波長の光ほどＰＤ領域よりも深い領域において光電変換される。従って、従来の裏面光入射型ＣＣＤでは、その構造上、ＰＤ領域内において光電変換されずにＰＤ領域を通過した光は、ＶＣＣＤ領域のおいて光電変換されて電荷を生成する。このＶＣＣＤ領域において光電変換されて生じた電荷は、偽信号（スミア成分）となって、画質を劣化させるという問題を生じさせる。特に、ＶＣＣＤにおける電荷の転送中に発生するスミア成分は、画面において線状に発生するノイズとなるため、画質を劣化させてしまう。 However, the conventional backside light incident type CCD has incident light in the PD region (including a depletion layer formed from the pn junction between the p-type semiconductor substrate 21 and the PD-side n-type impurity region 25 toward the inside of the substrate). In this case, it is difficult to photoelectrically convert all signals into signal charges, and there is always light that is photoelectrically converted in a deeper region (surface side region) than the PD region. In particular, due to the difference in absorption coefficient, photoelectric conversion is performed in a region deeper than the PD region as light having a longer wavelength. Therefore, in the conventional backside light incident type CCD, light that has passed through the PD region without being subjected to photoelectric conversion in the PD region is photoelectrically converted in the VCCD region to generate charges. The charge generated by photoelectric conversion in the VCCD area becomes a false signal (smear component), which causes a problem of degrading the image quality. In particular, a smear component generated during charge transfer in the VCCD becomes noise generated in a line shape on the screen, which deteriorates the image quality.

従来の裏面光入射型ＣＣＤの問題点について図２０を参照しながら説明する。図２０（ａ）に示すように、ＶＣＣＤにおける電荷の転送の際にもＶＣＣＤにおいて光電変換された電荷が転送中の信号電荷に付加される。特に、図２０（ｂ）に示すように、高輝度の光が入射している場合、高輝度の光が入射している部分を通過する信号電荷のすべてに対して、スミア成分が発生するため、ＶＣＣＤの転送方向に線状のノイズが発生してしまう。 Problems of the conventional backside light incident type CCD will be described with reference to FIG. As shown in FIG. 20A, when the charge is transferred in the VCCD, the charge photoelectrically converted in the VCCD is added to the signal charge being transferred. In particular, as shown in FIG. 20B, when high-intensity light is incident, smear components are generated for all signal charges that pass through the portion where the high-intensity light is incident. , Linear noise is generated in the transfer direction of the VCCD.

スミア成分をできるだけ少なくするためには、ＶＣＣＤにおける信号の転送周波数を大きくして、高輝度の光が入射している部分を信号電荷が通過する時間をできるだけ短くすることが有効である。しかし、画素を縮小することによりＶＣＣＤの水平方向の幅が縮小し、ＶＣＣＤを分離するｐ型層とのカップリングが大きくなり、ゲート電圧制御による転送方向の電界形成が妨げられるため、転送周波数を大きくすることが困難となる。 In order to reduce the smear component as much as possible, it is effective to increase the signal transfer frequency in the VCCD and to shorten the time required for the signal charge to pass through the portion where the high-intensity light is incident. However, by reducing the pixels, the horizontal width of the VCCD is reduced, coupling with the p-type layer separating the VCCD is increased, and formation of an electric field in the transfer direction by gate voltage control is hindered. It becomes difficult to enlarge.

本発明は、前記の問題に鑑み、その目的は、スミア成分を低減できる固体撮像装置を得られるようにすることにある。 In view of the above problems, an object of the present invention is to provide a solid-state imaging device capable of reducing smear components.

前記の目的を達成するために、本発明は、固体撮像装置を、垂直転送領域が信号電荷の転送方向と垂直な方向の複数の光電変換領域に跨るように配置される構成とする。 In order to achieve the above object, the present invention is configured such that the solid-state imaging device is arranged so that the vertical transfer region extends over a plurality of photoelectric conversion regions in a direction perpendicular to the signal charge transfer direction.

具体的に、本発明に係る固体撮像装置は、半導体基板の下部にそれぞれ形成され、基板面に平行な第１の方向に互いに隣接する第１の光電変換領域及び第２の光電変換領域と、半導体基板の上部であって、第１の光電変換領域の上方と第２の光電変換領域の上方とに跨り、第１の方向と交差する第２の方向に沿って形成された垂直転送領域と、垂直転送領域の上であって、第１の光電変換領域の上方と第２の光電変換領域の上方とに跨るようにそれぞれ形成され、第２の方向に互いに隣接する第１の転送電極及び第２の転送電極と、第１の転送電極の下方であって、第１の光電変換領域と垂直転送領域との間に形成された第１の読み出し領域と、第２の転送電極の下方であって、第２の光電変換領域と垂直転送領域との間に形成された第２の読み出し領域とを備えている。 Specifically, the solid-state imaging device according to the present invention includes a first photoelectric conversion region and a second photoelectric conversion region, which are respectively formed below the semiconductor substrate and adjacent to each other in a first direction parallel to the substrate surface. A vertical transfer region formed along a second direction that is above the semiconductor substrate and extends above the first photoelectric conversion region and above the second photoelectric conversion region and intersects the first direction; A first transfer electrode formed on the vertical transfer region so as to straddle the first photoelectric conversion region and the second photoelectric conversion region, and adjacent to each other in the second direction; Below the second transfer electrode and the first transfer electrode, below the first transfer region and the first transfer region formed between the first photoelectric conversion region and the vertical transfer region. A second photoelectric conversion region formed between the second photoelectric conversion region and the vertical transfer region. And a look out area.

本発明に係る固体撮像装置によると、第１の方向に互いに隣接する第１の光電変換領域及び第２の光電変換領域の上に跨るように垂直転送領域が形成され、垂直転送領域の第１の方向の幅を大きくすることができるため、転送周波数を大きくすることができるので、スミア成分を低減することが可能となる。 According to the solid-state imaging device of the present invention, the vertical transfer region is formed so as to straddle the first photoelectric conversion region and the second photoelectric conversion region that are adjacent to each other in the first direction. Since the transfer frequency can be increased, the smear component can be reduced.

本発明に係る固体撮像装置において、第１の光電変換領域の上方における第１の転送電極の第２の方向の長さは、第２の光電変換領域の上方における第１の転送電極の第２の方向の長さよりも長く、第２の光電変換領域の上方における第２の転送電極の第２の方向の長さは、第１の光電変換領域の上方における第２の転送電極の第２の方向の長さよりも長いことが好ましい。 In the solid-state imaging device according to the present invention, the length in the second direction of the first transfer electrode above the first photoelectric conversion region is equal to the second length of the first transfer electrode above the second photoelectric conversion region. The length of the second transfer electrode in the second direction above the second photoelectric conversion region is longer than the length of the second transfer electrode above the first photoelectric conversion region. It is preferably longer than the length in the direction.

本発明に係る半導体装置において、第１の読み出し領域及び第２の読み出し領域は、垂直転送領域における第１の方向の側方にまで形成されていることが好ましい。 In the semiconductor device according to the present invention, it is preferable that the first readout region and the second readout region are formed to the side in the first direction in the vertical transfer region.

本発明に係る半導体装置において、垂直転送領域における第１の方向の側方に形成されたドレイン領域をさらに備えていることが好ましい。 The semiconductor device according to the present invention preferably further includes a drain region formed laterally in the first direction in the vertical transfer region.

本発明に係る固体撮像装置によると、垂直転送領域の第１の方向の幅を大きくし、転送周波数を大きくすることが可能となり、垂直転送領域における信号電荷の保持時間が減少するため、信号電荷に付加されるスミア成分を低減できるので、スミア成分の少ない高品質な画像を得ることができる。 According to the solid-state imaging device of the present invention, the width of the vertical transfer region in the first direction can be increased, the transfer frequency can be increased, and the signal charge holding time in the vertical transfer region is reduced. Since the smear component added to the image can be reduced, a high-quality image with less smear components can be obtained.

（ａ）及び（ｂ）は本発明の一実施形態に係る固体撮像装置を示し、（ａ）は平面図であり、（ｂ）は底面図である。(A) And (b) shows the solid-state imaging device concerning one embodiment of the present invention, (a) is a top view and (b) is a bottom view. （ａ）〜（ｄ）は本発明の一実施形態に係る固体撮像装置を示し、（ａ）は図１（ａ）のＡ−Ａ線における断面図であり、（ｂ）は図１（ａ）のＢ−Ｂ線における断面図であり、（ｃ）は図１（ａ）のＣ−Ｃ線における断面図であり、（ｄ）は図１（ａ）のＤ−Ｄ線における断面図である。(A)-(d) shows the solid-state imaging device which concerns on one Embodiment of this invention, (a) is sectional drawing in the AA of FIG. 1 (a), (b) is FIG. ) Is a cross-sectional view taken along the line BB in FIG. 1C, FIG. 1C is a cross-sectional view taken along the line CC in FIG. 1A, and FIG. is there. （ａ）〜（ｄ）は、図２（ａ）のＥ−Ｆ１線及びＥ−Ｆ２線並びに図２（ｃ）のＧ−Ｈ１線及びＧ−Ｈ２線における単位セル（第１ＰＤ１０１、第２ＰＤ１０２及びＶＣＣＤ１０３）のポテンシャル分布を示す図である。(A) to (d) are the unit cells (first PD 101, second PD 102 and the second PD 102) in the E-F1 line and E-F2 line in FIG. 2 (a) and the G-H1 line and G-H2 line in FIG. 2 (c). It is a figure which shows the potential distribution of VCCD103). 転送領域の水平方向の幅とゲート変調による転送領域の転送電界の関係を示すグラフである。It is a graph which shows the relationship between the horizontal width of a transfer area, and the transfer electric field of the transfer area by gate modulation. スミア成分がＶＣＣＤ１０３に発生する過程を示す模式図である。6 is a schematic diagram showing a process in which a smear component is generated in the VCCD 103. FIG. 本発明の一実施形態の第１の変形例に係る固体撮像装置を示す平面図である。It is a top view which shows the solid-state imaging device which concerns on the 1st modification of one Embodiment of this invention. 本発明の一実施形態の第２の変形例に係る固体撮像装置を示し、（ａ）は図１（ａ）のＡ−Ａ線における断面図であり、（ｂ）は図１（ａ）のＢ−Ｂ線における断面図であり、（ｃ）は図１（ａ）のＣ−Ｃ線における断面図であり、（ｄ）は図１（ａ）のＤ−Ｄ線における断面図である。The solid-state imaging device which concerns on the 2nd modification of one Embodiment of this invention is shown, (a) is sectional drawing in the AA of FIG. 1 (a), (b) is FIG. 1 (a). It is sectional drawing in the BB line, (c) is sectional drawing in CC line of Fig.1 (a), (d) is sectional drawing in the DD line of Fig.1 (a). 本発明の一実施形態の第３の変形例に係る固体撮像装置を示す断面図である。It is sectional drawing which shows the solid-state imaging device which concerns on the 3rd modification of one Embodiment of this invention. （ａ）〜（ｄ）は本発明の一実施形態に係る固体撮像装置の製造方法の一工程を示し、（ａ）は図１（ａ）のＡ−Ａ線における断面図であり、（ｂ）は図１（ａ）のＢ−Ｂ線における断面図であり、（ｃ）は図１（ａ）のＣ−Ｃ線における断面図であり、（ｄ）は図１（ａ）のＤ−Ｄ線における断面図である。(A)-(d) shows one process of the manufacturing method of the solid-state imaging device concerning one embodiment of the present invention, (a) is a sectional view in the AA line of Drawing 1 (a), (b ) Is a cross-sectional view taken along line BB in FIG. 1A, FIG. 1C is a cross-sectional view taken along line CC in FIG. 1A, and FIG. It is sectional drawing in the D line. （ａ）〜（ｄ）は本発明の一実施形態に係る固体撮像装置の製造方法の一工程を示し、（ａ）は図１（ａ）のＡ−Ａ線における断面図であり、（ｂ）は図１（ａ）のＢ−Ｂ線における断面図であり、（ｃ）は図１（ａ）のＣ−Ｃ線における断面図であり、（ｄ）は図１（ａ）のＤ−Ｄ線における断面図である。(A)-(d) shows one process of the manufacturing method of the solid-state imaging device concerning one embodiment of the present invention, (a) is a sectional view in the AA line of Drawing 1 (a), (b ) Is a cross-sectional view taken along line BB in FIG. 1A, FIG. 1C is a cross-sectional view taken along line CC in FIG. 1A, and FIG. It is sectional drawing in the D line. （ａ）〜（ｄ）は本発明の一実施形態に係る固体撮像装置の製造方法の一工程を示し、（ａ）は図１（ａ）のＡ−Ａ線における断面図であり、（ｂ）は図１（ａ）のＢ−Ｂ線における断面図であり、（ｃ）は図１（ａ）のＣ−Ｃ線における断面図であり、（ｄ）は図１（ａ）のＤ−Ｄ線における断面図である。(A)-(d) shows one process of the manufacturing method of the solid-state imaging device concerning one embodiment of the present invention, (a) is a sectional view in the AA line of Drawing 1 (a), (b ) Is a cross-sectional view taken along line BB in FIG. 1A, FIG. 1C is a cross-sectional view taken along line CC in FIG. 1A, and FIG. It is sectional drawing in the D line. （ａ）〜（ｄ）は本発明の一実施形態に係る固体撮像装置の製造方法の一工程を示し、（ａ）は図１（ａ）のＡ−Ａ線における断面図であり、（ｂ）は図１（ａ）のＢ−Ｂ線における断面図であり、（ｃ）は図１（ａ）のＣ−Ｃ線における断面図であり、（ｄ）は図１（ａ）のＤ−Ｄ線における断面図である。(A)-(d) shows one process of the manufacturing method of the solid-state imaging device concerning one embodiment of the present invention, (a) is a sectional view in the AA line of Drawing 1 (a), (b ) Is a cross-sectional view taken along line BB in FIG. 1A, FIG. 1C is a cross-sectional view taken along line CC in FIG. 1A, and FIG. It is sectional drawing in the D line. （ａ）〜（ｄ）は本発明の一実施形態に係る固体撮像装置の製造方法の一工程を示し、（ａ）は図１（ａ）のＡ−Ａ線における断面図であり、（ｂ）は図１（ａ）のＢ−Ｂ線における断面図であり、（ｃ）は図１（ａ）のＣ−Ｃ線における断面図であり、（ｄ）は図１（ａ）のＤ−Ｄ線における断面図である。(A)-(d) shows one process of the manufacturing method of the solid-state imaging device concerning one embodiment of the present invention, (a) is a sectional view in the AA line of Drawing 1 (a), (b ) Is a cross-sectional view taken along line BB in FIG. 1A, FIG. 1C is a cross-sectional view taken along line CC in FIG. 1A, and FIG. It is sectional drawing in the D line. （ａ）〜（ｄ）は本発明の一実施形態に係る固体撮像装置の製造方法の一工程を示し、（ａ）は図１（ａ）のＡ−Ａ線における断面図であり、（ｂ）は図１（ａ）のＢ−Ｂ線における断面図であり、（ｃ）は図１（ａ）のＣ−Ｃ線における断面図であり、（ｄ）は図１（ａ）のＤ−Ｄ線における断面図である。(A)-(d) shows one process of the manufacturing method of the solid-state imaging device concerning one embodiment of the present invention, (a) is a sectional view in the AA line of Drawing 1 (a), (b ) Is a cross-sectional view taken along line BB in FIG. 1A, FIG. 1C is a cross-sectional view taken along line CC in FIG. 1A, and FIG. It is sectional drawing in the D line. （ａ）〜（ｄ）は本発明の一実施形態に係る固体撮像装置の製造方法の一工程を示し、（ａ）は図１（ａ）のＡ−Ａ線における断面図であり、（ｂ）は図１（ａ）のＢ−Ｂ線における断面図であり、（ｃ）は図１（ａ）のＣ−Ｃ線における断面図であり、（ｄ）は図１（ａ）のＤ−Ｄ線における断面図である。(A)-(d) shows one process of the manufacturing method of the solid-state imaging device concerning one embodiment of the present invention, (a) is a sectional view in the AA line of Drawing 1 (a), (b ) Is a cross-sectional view taken along line BB in FIG. 1A, FIG. 1C is a cross-sectional view taken along line CC in FIG. 1A, and FIG. It is sectional drawing in the D line. 従来のＣＣＤイメージセンサを示す平面図である。It is a top view which shows the conventional CCD image sensor. （ａ）及び（ｂ）は従来の裏面光入射型ＣＣＤを示し、（ａ）は平面図であり、（ｂ）は底面図である。(A) And (b) shows the conventional back surface light incidence type CCD, (a) is a top view, (b) is a bottom view. （ａ）及び（ｂ）は従来の裏面光入射型ＣＣＤを示し、（ａ）は図１７（ａ）のＸ−Ｘ線における断面図であり、（ｂ）は図１７（ａ）のＹ−Ｙ線における断面図である。(A) And (b) shows the conventional back light incidence type CCD, (a) is sectional drawing in the XX line of Fig.17 (a), (b) is Y- of Fig.17 (a). It is sectional drawing in a Y line. （ａ）及び（ｂ）は図１８（ａ）のＺ−Ｚ線における単位セルのポテンシャル分布であって、（ａ）は信号電荷蓄積電圧の印加時のポテンシャル分布であり、（ｂ）は信号電荷読み出し電圧の印加時のポテンシャル分布を示すグラフである。(A) and (b) are the potential distribution of the unit cell in the ZZ line of FIG. 18 (a), (a) is the potential distribution when the signal charge storage voltage is applied, and (b) is the signal distribution. It is a graph which shows potential distribution at the time of application of an electric charge read-out voltage. （ａ）及び（ｂ）は従来の裏面光入射型ＣＣＤの問題点を示す図であって、（ａ）はＶＣＣＤにおける電荷の転送の際のポテンシャル分布を示すグラフであり、（ｂ）は電荷の転送の際にスミア成分が付加される様子を示す図である。(A) And (b) is a figure which shows the problem of the conventional back light incidence type CCD, (a) is a graph which shows the potential distribution at the time of the charge transfer in VCCD, (b) is a charge. It is a figure which shows a mode that a smear component is added in the case of transfer of this.

本発明の一実施形態に係る固体撮像装置について図１及び図２を参照しながら説明する。 A solid-state imaging device according to an embodiment of the present invention will be described with reference to FIGS. 1 and 2.

以下に説明する一実施形態は、本発明に係る固体撮像装置を分かりやすく説明するための一例であって、本発明は、その要旨とする部分についてこれらに限定されない。 One embodiment described below is an example for easily explaining the solid-state imaging device according to the present invention, and the present invention is not limited to the gist of the present invention.

図１（ｂ）に示すように、半導体基板に形成された画素領域１０５の裏面（下面）側には、入射した光を信号電荷に変換して蓄積する第１の光電変換領域（ＰＤ）１０１及び第２のＰＤ１０２が基板面に平行な第１の方向である水平方向に互いに隣接するようにそれぞれ行列状に複数設けられている。一方、図１（ａ）に示すように、画素領域１０５の表面（上面）側には、裏面側の第１のＰＤ１０１及び第２のＰＤ１０２の上に跨り、且つ、第１の方向と交差する第２の方向である垂直方向に沿って垂直転送レジスタ（ＶＣＣＤ）１０３が設けられている。ＶＣＣＤ１０３は、第１のＰＤ１０１及び第２のＰＤ１０２に蓄積された信号電荷を読み出して転送する垂直転送領域を有する。ＶＣＣＤ１０３の水平方向の幅は、例えば１．５μｍである。水平方向に互いに隣接する第１のＰＤ１０１及び第２のＰＤ１０２と、それらの上に跨るＶＣＣＤ１０３とによって単位セル１０４が構成されている。すなわち、単位セル１０４は垂直方向及び水平方向のそれぞれに２次元状に配列されて画素領域１０５を形成している。また、画素領域１０５と接続するように蓄積ＶＣＣＤ１０８が形成され、蓄積ＶＣＣＤ１０８と接続するように水平転送レジスタ（ＨＣＣＤ）１０６が形成され、ＨＣＣＤ１０６と接続するように電荷電圧変換部（ＦＤＡ）１０７が形成されている。ＶＣＣＤ１０３から転送される電荷は、蓄積ＶＣＣＤ１０８及びＨＣＣＤ１０６を介してＦＤＡ１０７に転送され、出力信号電圧に変換される。 As shown in FIG. 1B, on the back surface (lower surface) side of the pixel region 105 formed on the semiconductor substrate, a first photoelectric conversion region (PD) 101 that converts incident light into signal charge and accumulates it. A plurality of second PDs 102 are provided in a matrix so as to be adjacent to each other in the horizontal direction, which is the first direction parallel to the substrate surface. On the other hand, as shown in FIG. 1A, the front surface (upper surface) side of the pixel region 105 straddles the first PD 101 and the second PD 102 on the rear surface side and intersects the first direction. A vertical transfer register (VCCD) 103 is provided along the vertical direction which is the second direction. The VCCD 103 has a vertical transfer region that reads and transfers signal charges accumulated in the first PD 101 and the second PD 102. The horizontal width of the VCCD 103 is, for example, 1.5 μm. A unit cell 104 is composed of a first PD 101 and a second PD 102 that are adjacent to each other in the horizontal direction, and a VCCD 103 straddling them. That is, the unit cells 104 are two-dimensionally arranged in the vertical direction and the horizontal direction to form the pixel region 105. Further, an accumulation VCCD 108 is formed so as to be connected to the pixel region 105, a horizontal transfer register (HCCD) 106 is formed so as to be connected to the accumulation VCCD 108, and a charge voltage conversion unit (FDA) 107 is formed so as to be connected to the HCCD 106. Has been. The charge transferred from the VCCD 103 is transferred to the FDA 107 via the storage VCCD 108 and the HCCD 106 and converted into an output signal voltage.

本実施形態に係る固体撮像装置について、さらに具体的に説明する。図１（ａ）に示すＶＣＣＤ１０３において、図２（ａ）〜図２（ｄ）に示すように、ｐ型半導体基板１５１の表面側（上部）に第１のｎ型不純物領域（垂直転送領域）１５３が形成され、第１のｎ型不純物領域１５３の上には、ゲート絶縁膜１５２が形成されている。ゲート絶縁膜１５２の上には、第１のゲート電極（第１の転送電極）１５４及び第２のゲート電極（第２の転送電極）１５５が形成されている。これらにより、ＶＣＣＤ１０３が構成されている。また、第１のゲート電極１５４及び第２のゲート電極１５５を覆うように絶縁膜１５６が形成され、絶縁膜１５６の上には、支持基板１５７が形成されている。 The solid-state imaging device according to this embodiment will be described more specifically. In the VCCD 103 shown in FIG. 1A, as shown in FIGS. 2A to 2D, a first n-type impurity region (vertical transfer region) is formed on the surface side (upper part) of the p-type semiconductor substrate 151. 153 is formed, and a gate insulating film 152 is formed on the first n-type impurity region 153. A first gate electrode (first transfer electrode) 154 and a second gate electrode (second transfer electrode) 155 are formed on the gate insulating film 152. Thus, the VCCD 103 is configured. In addition, an insulating film 156 is formed so as to cover the first gate electrode 154 and the second gate electrode 155, and a support substrate 157 is formed over the insulating film 156.

また、図１（ｂ）に示す第１のＰＤ１０１及び第２のＰＤ１０２において、ｐ型半導体基板１５１の裏面側（下部）に高濃度ｐ型不純物領域１５９が形成され、高濃度ｐ型不純物領域１５９の上側には、第２のｎ型不純物領域１６０が形成されている。これらにより、第１のＰＤ１０１及び第２のＰＤ１０２が構成されている。さらに、第１のＰＤ１０１における第２のｎ型不純物領域１６０の上側に第５のｎ型不純物領域１６３が形成され、第２のＰＤ１０２における第２のｎ型不純物領域１６０の上側に第６のｎ型不純物領域１６４が形成されている。また、第５のｎ型不純物領域１６３の上側で且つ第１のゲート電極１５４の下方に、第１の読み出し領域である第３のｎ型不純物領域１６１が形成され、第６のｎ型不純物領域１６４の上側で且つ第２のゲート電極１５５の下方に、第２の読み出し領域である第４のｎ型不純物領域１６２が形成されている。なお、ｐ型半導体基板の裏面上には絶縁膜１５８が形成されている。 Further, in the first PD 101 and the second PD 102 shown in FIG. 1B, a high-concentration p-type impurity region 159 is formed on the back side (lower part) of the p-type semiconductor substrate 151, and the high-concentration p-type impurity region 159 is formed. A second n-type impurity region 160 is formed on the upper side of the first n-type impurity region 160. Thus, the first PD 101 and the second PD 102 are configured. Further, a fifth n-type impurity region 163 is formed above the second n-type impurity region 160 in the first PD 101, and a sixth n-type impurity region 160 is formed above the second n-type impurity region 160 in the second PD 102. A type impurity region 164 is formed. In addition, a third n-type impurity region 161 serving as a first readout region is formed above the fifth n-type impurity region 163 and below the first gate electrode 154, so that a sixth n-type impurity region is formed. A fourth n-type impurity region 162 that is a second readout region is formed above 164 and below the second gate electrode 155. An insulating film 158 is formed on the back surface of the p-type semiconductor substrate.

次に、本発明の一実施形態に係る固体撮像装置の一連の動作について、図３〜図５を参照しながら説明する。なお、図３（ａ）〜（ｄ）は、図２（ａ）のＥ−Ｆ１線及びＥ−Ｆ２線、及び、図２（ｃ）のＧ−Ｈ１線及びＧ−Ｈ２線に対応する単位セル（第１のＰＤ１０１、第２のＰＤ１０２及びＶＣＣＤ１０３）のポテンシャル分布を示す図である。 Next, a series of operations of the solid-state imaging device according to the embodiment of the present invention will be described with reference to FIGS. 3A to 3D are units corresponding to the E-F1 line and the E-F2 line in FIG. 2A and the G-H1 line and the G-H2 line in FIG. It is a figure which shows the potential distribution of a cell (1st PD101, 2nd PD102, and VCCD103).

まず、図３（ａ）は、本実施形態に係る固体撮像装置の裏面側に光の入射が無く、第１のＰＤ１０１、第２のＰＤ１０２及びＶＣＣＤ１０３に信号電荷が蓄積されていない状態のポテンシャル分布を示している。このとき、第１のゲート電極１５４及び第２のゲート電極１５５にはそれぞれ信号電荷蓄積電圧ＶＭ（例えば０Ｖ）が印加されている。 First, FIG. 3A shows a potential distribution in a state where no light is incident on the back side of the solid-state imaging device according to the present embodiment and no signal charge is accumulated in the first PD 101, the second PD 102, and the VCCD 103. Is shown. At this time, a signal charge storage voltage VM (for example, 0 V) is applied to each of the first gate electrode 154 and the second gate electrode 155.

次に、図３（ｂ）は、本実施形態に係る固体撮像装置の裏面側から第１のＰＤ１０１及び第２のＰＤ１０２に光が入射したときのポテンシャル分布を示している。すなわち、第１のＰＤ１０１及び第２のＰＤ１０２に入射した光は、光電変換されて信号電荷となり、第１のＰＤ１０１及び第２のＰＤ１０２にそれぞれ蓄積される。ここで、本実施形態に係る固体撮像装置のような裏面光入射型の固体撮像装置においては、その構造上、第１のＰＤ１０１及び第２のＰＤ１０２よりも深い領域（表面側に近い領域）において光電変換された信号電荷がＶＣＣＤ１０３に蓄積されて偽信号（スミア成分）となる。 Next, FIG. 3B shows a potential distribution when light is incident on the first PD 101 and the second PD 102 from the back side of the solid-state imaging device according to the present embodiment. That is, light incident on the first PD 101 and the second PD 102 is photoelectrically converted into signal charges, and is accumulated in the first PD 101 and the second PD 102, respectively. Here, in the back light incident type solid-state imaging device such as the solid-state imaging device according to the present embodiment, in the structure, in a region deeper than the first PD 101 and the second PD 102 (region closer to the front side). The photoelectrically converted signal charge is accumulated in the VCCD 103 and becomes a false signal (smear component).

次に、第１のＰＤ１０１及び第２のＰＤ１０２における信号電荷の蓄積が完了し、第１のＰＤ１０１及び第２のＰＤ１０２に蓄積された信号電荷をＶＣＣＤ１０３に転送する動作について説明する。図３（ｃ）は、第１のＰＤ１０１に蓄積された信号電荷をＶＣＣＤ１０３に転送する際の（読み出し動作の際の）ポテンシャル分布を示している。本実施形態では第１のゲート電極１５４に信号読み出し電圧ＶＨ（例えば１５Ｖ）を印加することによって、第１のＰＤ１０１からＶＣＣＤ１０３に信号電荷が転送される。このとき、第２のゲート電極１５５には信号電荷蓄積電圧ＶＭが印加された状態である。 Next, an operation for transferring the signal charges accumulated in the first PD 101 and the second PD 102 to the VCCD 103 after the accumulation of the signal charges in the first PD 101 and the second PD 102 is completed will be described. FIG. 3C shows a potential distribution when the signal charge accumulated in the first PD 101 is transferred to the VCCD 103 (during a read operation). In this embodiment, the signal charge is transferred from the first PD 101 to the VCCD 103 by applying a signal read voltage VH (for example, 15 V) to the first gate electrode 154. At this time, the signal charge storage voltage VM is applied to the second gate electrode 155.

次に、図３（ｄ）は、読み出し動作完了後のポテンシャル分布を示している。すなわち、第１のゲート電極１５４に印加されていた信号電荷読み出し電圧ＶＨを信号電荷蓄積電圧ＶＭに戻すことによって読み出し動作は完了する。 Next, FIG. 3D shows a potential distribution after completion of the read operation. That is, the read operation is completed by returning the signal charge read voltage VH applied to the first gate electrode 154 to the signal charge storage voltage VM.

次に、ゲート電極に転送パルスを印加し、信号電荷を高速に転送する。このとき、例えば従来のＶＣＣＤの水平方向の幅が０．５μｍである場合に、本実施形態ではＶＣＣＤの幅が１．５μｍと広いため、図４に示すように、転送電界の強さが従来に対して２倍となる。転送周波数は転送電界の強さに比例するため、転送周波数の大きさを従来に対して２倍とすることが可能となる。 Next, a transfer pulse is applied to the gate electrode to transfer the signal charge at high speed. At this time, for example, when the horizontal width of the conventional VCCD is 0.5 μm, the width of the VCCD is as large as 1.5 μm in the present embodiment. Twice as much. Since the transfer frequency is proportional to the strength of the transfer electric field, the size of the transfer frequency can be doubled compared to the conventional case.

図５はスミア成分がＶＣＣＤ１０３において発生する過程を示した模式図である。簡単のために、スミア成分は転送ゲート２０１においてのみ発生しているとする。転送周波数がｆの場合、転送ゲート２０１の下を信号電荷が通過するために必要な時間は１／ｆに比例するため、発生するスミアの量はα×（１／ｆ）（αはある定数）となる。ＶＣＣＤの水平方向の幅が０．５μｍである従来のｆをｆＡ、ＶＣＣＤの水平方向の幅が１．５μｍである本実施形態のｆをｆＢとすると、
ｆＢ＝ｆＡ×２
となる。したがって、本実施形態におけるスミアの発生量は、
本実施形態のスミアの発生量＝α×（１／ｆＢ）
＝α×（１／（ｆＡ×２））
＝（α×（１／ｆＡ））／２
＝（従来のスミアの発生量）／２
となる。つまり、本実施形態においては、スミア成分を２分の１に低減できるためスミア成分の低減された高品質な画像を得ることができる。 FIG. 5 is a schematic diagram showing a process in which a smear component is generated in the VCCD 103. For simplicity, it is assumed that the smear component is generated only in the transfer gate 201. When the transfer frequency is f, the time required for the signal charge to pass under the transfer gate 201 is proportional to 1 / f, so the amount of smear generated is α × (1 / f) (α is a constant) ) If fA is the conventional f in which the horizontal width of the VCCD is 0.5 μm, and fB in the present embodiment in which the horizontal width of the VCCD is 1.5 μm,
fB = fA × 2
It becomes. Therefore, the amount of smear generated in this embodiment is
Generation amount of smear of this embodiment = α × (1 / fB)
= Α × (1 / (fA × 2))
= (Α × (1 / fA)) / 2
= (Conventional amount of smear) / 2
It becomes. That is, in the present embodiment, since the smear component can be reduced by half, a high-quality image with a reduced smear component can be obtained.

第１のＰＤ１０１からの信号電荷を転送した後に、第２のＰＤ１０２からの信号電荷も同様にして転送を行う（図示せず）。 After the signal charge from the first PD 101 is transferred, the signal charge from the second PD 102 is transferred in the same manner (not shown).

なお、本実施形態において、ＶＣＣＤの転送方向と交差する方向に隣接する２つのＰＤに跨るようにＶＣＣＤを形成したが、３つ以上のＰＤに跨るようにＶＣＣＤを設けてもよい。 In this embodiment, the VCCD is formed so as to straddle two PDs adjacent to each other in the direction intersecting the VCCD transfer direction. However, the VCCD may be provided so as to straddle three or more PDs.

本発明の一実施形態に係る固体撮像装置によると、ＶＣＣＤの水平方向の幅を大きくして、転送周波数を大きくすることが可能となるため、スミア成分を低減できる。 According to the solid-state imaging device according to the embodiment of the present invention, it is possible to increase the horizontal width of the VCCD and increase the transfer frequency, so that smear components can be reduced.

本実施形態において、ゲート電極の転送方向の長さを均一に設定しているが、図６に示すように、下に信号電荷の読み出し領域が形成されている部分のゲート電極の長さを大きくしてもよい。すなわち、第１のＰＤ１０１の上方における第１のゲート電極１５４の垂直方向の長さは、第２のＰＤ１０２の上方における第１のゲート電極１５４の垂直方向の長さよりも長く、第２のＰＤ１０２の上方における第２のゲート電極１５５の垂直方向の長さは、第１のＰＤ１０１の上方における第２のゲート電極１５５垂直方向の長さよりも長くてもよい。このようにすると、ＰＤからＶＣＣＤへの信号電荷の読み出しに必要な電圧を低くすることができる。なお、図６は第１のＰＤ１０１、第２のＰＤ１０２、第１のゲート電極１５４及び第２のゲート電極１５５以外の部材は省略している。 In this embodiment, the length of the gate electrode in the transfer direction is set to be uniform. However, as shown in FIG. 6, the length of the gate electrode in the portion where the signal charge readout region is formed below is increased. May be. That is, the vertical length of the first gate electrode 154 above the first PD 101 is longer than the vertical length of the first gate electrode 154 above the second PD 102. The vertical length of the second gate electrode 155 above may be longer than the vertical length of the second gate electrode 155 above the first PD 101. In this way, the voltage necessary for reading signal charges from the PD to the VCCD can be lowered. In FIG. 6, members other than the first PD 101, the second PD 102, the first gate electrode 154, and the second gate electrode 155 are omitted.

また、本実施形態において、ＰＤからＶＣＣＤへの信号電荷の読み出しは、基板に対して垂直な方向に信号電荷を読み出しているが、図７（ａ）〜図７（ｄ）に示すように、第１のｎ型不純物領域１５３の水平方向の側方にも第３のｎ型不純物領域１６１及び第４のｎ型不純物領域１６２を形成して、基板の表面近傍において信号電荷を読み出す構造としてもよい。このようにすると、信号電荷の読み出しに要する電圧を低減することができる。 In the present embodiment, the signal charge is read from the PD to the VCCD in the direction perpendicular to the substrate. As shown in FIGS. 7A to 7D, A structure in which a third n-type impurity region 161 and a fourth n-type impurity region 162 are also formed in the horizontal direction of the first n-type impurity region 153 to read out signal charges in the vicinity of the surface of the substrate. Good. In this way, the voltage required for reading signal charges can be reduced.

また、本実施形態において、図８に示すように、オーバーフローを防ぐために、隣接するＶＣＣＤの間、すなわち、第１のｎ型不純物領域１５３の水平方向の側方にドレイン領域１６５を設けてもよい。このようにすると、受光時にＰＤからオーバーフローした電荷がＶＣＣＤに流れ込む（ブルーミング）ことにより発生する不要なノイズを抑制することができる。 In the present embodiment, as shown in FIG. 8, a drain region 165 may be provided between adjacent VCCDs, that is, laterally in the horizontal direction of the first n-type impurity region 153 in order to prevent overflow. . In this way, it is possible to suppress unnecessary noise that is generated when the charge overflowing from the PD flows into the VCCD (blooming) during light reception.

以下、本発明の一実施形態に係る固体撮像装置の製造方法について図９〜図１５を参照しながら説明する。図９〜図１５において、図１（ａ）、（ｂ）及び図２（ａ）、（ｂ）に示す部材と同一の部材には同一の符号を付す。また、本実施形態の主要な部材である単位セル１０４についての説明を行い、その他の部材である蓄積ＶＣＣＤ１０８、ＨＣＣＤ１０６及びＦＤＡ１０７の製造方法については説明を省略する。 Hereinafter, a method for manufacturing a solid-state imaging device according to an embodiment of the present invention will be described with reference to FIGS. 9-15, the same code | symbol is attached | subjected to the member same as the member shown to FIG. 1 (a), (b) and FIG. 2 (a), (b). Further, the unit cell 104 which is a main member of the present embodiment will be described, and the description of the manufacturing method of the storage VCCD 108, the HCCD 106 and the FDA 107 which are other members will be omitted.

まず、図９（ａ）〜図９（ｄ）に示すように、ｐ型半導体基板１５１の表面の上部に、熱酸化法等によって、例えば厚さが２０ｎｍであるゲート絶縁膜１５２を形成する。ゲート絶縁膜１５２は、例えば酸化シリコンからなる。次に、ゲート絶縁膜１５２の上にフォトレジスト膜（図示せず）を形成し、続いて、ＶＣＣＤの垂直転送領域が形成される領域と重なる部分のフォトレジスト膜を除去する。ここで、ＶＣＣＤの水平方向の幅が、例えば１．５μｍとなるようにフォトレジスト膜を除去する。その後に、形成したフォトレジスト膜をマスクとして、例えば注入エネルギーを２００ｋｅＶとし、ドーズ量を４．０×１０^１２／ｃｍ^２とする条件で、砒素（Ａｓ）等のｎ型不純物をｐ型半導体基板１５１の表面の上部にイオン注入する。これにより、ｐ型半導体基板１５１におけるゲート絶縁膜１５２の内側にＶＣＣＤの垂直転送領域となる第１のｎ型不純物領域１５３が形成される。 First, as shown in FIGS. 9A to 9D, a gate insulating film 152 having a thickness of, for example, 20 nm is formed on the surface of the p-type semiconductor substrate 151 by a thermal oxidation method or the like. The gate insulating film 152 is made of, for example, silicon oxide. Next, a photoresist film (not shown) is formed on the gate insulating film 152, and then the photoresist film in a portion overlapping the region where the vertical transfer region of the VCCD is formed is removed. Here, the photoresist film is removed so that the horizontal width of the VCCD becomes, for example, 1.5 μm. Thereafter, using the formed photoresist film as a mask, an n-type impurity such as arsenic (As) is applied to the p-type semiconductor substrate under the conditions of an implantation energy of 200 keV and a dose of 4.0 × 10 ¹² / cm ² Ions are implanted into the upper portion of the surface of 151. As a result, a first n-type impurity region 153 serving as a vertical transfer region of the VCCD is formed inside the gate insulating film 152 in the p-type semiconductor substrate 151.

次に、図１０（ａ）〜図１０（ｄ）に示すように、前記のフォトレジスト膜を完全に除去した後に、再度、ゲート絶縁膜１５２の上にフォトレジスト膜（図示せず）を形成する。続いて、第１のＰＤ１０１及び第２のＰＤ１０２の信号電荷の読み出し領域となるｎ型不純物領域が形成される領域と重なる部分のフォトレジスト膜を除去する。ここで、Ｗ１及びＷ３の長さは、例えば０．６μｍとなるようにフォトレジスト膜を除去する。また、Ｗ２及びＷ４の長さは、例えば０．４μｍとなるようにフォトレジスト膜を除去する。続いて、形成したフォトレジスト膜をマスクとして、例えば注入エネルギーを６００ｋｅＶとし、ドーズ量を３．０×１０^１２／ｃｍ^２とする条件で、Ａｓ等のｎ型不純物をｐ型半導体基板１５１における第１のｎ型不純物領域１５３よりも深い領域（下側の領域）にイオン注入する。これにより、ＰＤからＶＣＣＤに電荷を読み出す経路となる第３のｎ型不純物領域（第１の読み出し領域）１６１及び第４のｎ型不純物領域（第２の読み出し領域）１６２が形成される。 Next, as shown in FIGS. 10A to 10D, after the photoresist film is completely removed, a photoresist film (not shown) is formed on the gate insulating film 152 again. To do. Subsequently, the photoresist film in a portion overlapping with a region where an n-type impurity region which is a signal charge reading region of the first PD 101 and the second PD 102 is formed is removed. Here, the photoresist film is removed so that the lengths of W1 and W3 are, for example, 0.6 μm. Further, the photoresist film is removed so that the lengths of W2 and W4 are 0.4 μm, for example. Subsequently, using the formed photoresist film as a mask, for example, an n-type impurity such as As is added to the p-type semiconductor substrate 151 on the condition that the implantation energy is 600 keV and the dose is 3.0 × 10 ¹² / cm ² . Ions are implanted into a region deeper than the n-type impurity region 153 (lower region). As a result, a third n-type impurity region (first read region) 161 and a fourth n-type impurity region (second read region) 162 that form a path for reading charges from the PD to the VCCD are formed.

次に、図１１（ａ）〜図１１（ｄ）に示すように、前記のフォトレジスト膜を完全に除去した後に、再度、ゲート絶縁膜１５２の上にフォトレジスト膜（図示せず）を形成し、続いて、第１のＰＤ１０１及び第２のＰＤ１０２の光電変換領域と重なる部分のフォトレジスト膜を除去する。ここで、Ｗ５〜Ｗ８の長さは、例えば０．６μｍとなるようにフォトレジスト膜を除去する。その後に、形成したフォトレジスト膜をマスクとして、例えば注入エネルギーを９００ｋｅＶとし、ドーズ量を１．０×１０^１２／ｃｍ^２とする条件で、Ａｓ等のｎ型不純物をｐ型半導体基板１５１における第３のｎ型不純物領域１６１及び第４のｎ型不純物領域１６２よりも深い領域（下側の領域）にイオン注入する。これにより、第３のｎ型不純物領域１６１及び第４のｎ型不純物領域１６２の下側に第５のｎ型不純物領域１６３及び第６のｎ型不純物領域１６４が形成される。 Next, as shown in FIGS. 11A to 11D, after completely removing the photoresist film, a photoresist film (not shown) is formed on the gate insulating film 152 again. Subsequently, a portion of the photoresist film overlapping with the photoelectric conversion regions of the first PD 101 and the second PD 102 is removed. Here, the photoresist film is removed so that the length of W5 to W8 is, for example, 0.6 μm. After that, using the formed photoresist film as a mask, for example, the implantation energy is set to 900 keV, and the dose amount is set to 1.0 × 10 ¹² / cm ² . Then, ions are implanted into a region (lower region) deeper than the third n-type impurity region 161 and the fourth n-type impurity region 162. As a result, a fifth n-type impurity region 163 and a sixth n-type impurity region 164 are formed below the third n-type impurity region 161 and the fourth n-type impurity region 162.

次に、図１２（ａ）〜図１２（ｄ）に示すように、前述のフォトレジスト膜を完全に除去した後に、ゲート絶縁膜１５２の上に化学気相成長（Chemical Vapor Deposition：ＣＶＤ法等を用いて、例えば厚さが３００ｎｍの多結晶シリコン膜を形成する。次に、形成した多結晶シリコン膜の上にフォトレジスト（図示せず）を形成し、続いて、ＶＣＣＤのゲート電極が形成される領域以外のフォトレジスト膜を除去する。その後に、形成したフォトレジスト膜をマスクとして、前述の多結晶シリコン膜に対して、例えば反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）を行うことにより、ＶＣＣＤの第１のゲート電極１５４及び第２のゲート電極１５５を形成する。 Next, as shown in FIGS. 12A to 12D, after the photoresist film is completely removed, chemical vapor deposition (CVD method or the like) is formed on the gate insulating film 152. A polycrystalline silicon film having a thickness of, for example, 300 nm is formed by using a photoresist, a photoresist (not shown) is formed on the formed polycrystalline silicon film, and then a gate electrode of a VCCD is formed. The photoresist film other than the region to be removed is removed, and then the above-described polycrystalline silicon film is subjected to, for example, reactive ion etching (RIE) using the formed photoresist film as a mask. The first gate electrode 154 and the second gate electrode 155 of the VCCD are formed.

次に、図１３（ａ）〜図１３（ｄ）に示すように、前述のフォトレジスト膜を完全に除去した後に、ｐ型半導体基板１５１の表面側に塗布酸化膜（Spin On Glass：ＳＯＧ）等により、第１のゲート電極１５４及び第２のゲート電極１５５を覆うように、例えば厚さが３μｍ程度の絶縁膜１５６を形成すると共に化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法等を用いて、形成した絶縁膜１５６の表面を平坦化する。その後に、絶縁膜１５６の上にｐ型半導体基板等からなる支持基板１５７を形成する。 Next, as shown in FIGS. 13A to 13D, after the photoresist film is completely removed, a coating oxide film (Spin On Glass: SOG) is formed on the surface side of the p-type semiconductor substrate 151. For example, an insulating film 156 having a thickness of about 3 μm is formed so as to cover the first gate electrode 154 and the second gate electrode 155, and a chemical mechanical polishing (CMP) method or the like is used. Then, the surface of the formed insulating film 156 is planarized. Thereafter, a support substrate 157 made of a p-type semiconductor substrate or the like is formed on the insulating film 156.

次に、図１４（ａ）〜図１４（ｄ）に示すように、ｐ型半導体基板１５１の裏面側（下側）をＣＭＰ法等により研磨することによって、ｐ型半導体基板１５１の厚さを小さくする（例えば、５μｍ程度）。 Next, as shown in FIGS. 14A to 14D, the back surface side (lower side) of the p-type semiconductor substrate 151 is polished by a CMP method or the like, thereby reducing the thickness of the p-type semiconductor substrate 151. Reduce (for example, about 5 μm).

次に、図１５（ａ）〜図１５（ｄ）に示すように、熱酸化法等により、ｐ型半導体基板１５１の裏面に、例えば厚さが２０ｎｍの絶縁膜１５８を形成する。ここで、絶縁膜１５８は、例えば酸化シリコン膜である。その後、絶縁膜１５８の裏面側にフォトレジスト膜（図示せず）を形成し、続いて、後述の高濃度ｐ型不純物領域１５９が形成される領域と重なる部分のフォトレジスト膜を除去する。その後に、形成したフォトレジスト膜をマスクとして、例えば注入エネルギーを１０ｋｅＶとし、ドーズ量を１．０×１０^１４／ｃｍ^２とする条件で、ホウ素（Ｂ）等のｐ型不純物をｐ型半導体基板１５１の裏面側にイオン注入する。これにより、ｐ型半導体基板１５１における絶縁膜１５８の内側に高濃度ｐ型不純物領域１５９が形成される。次に、前記のフォトレジスト膜を完全に除去した後、再度、新たにフォトレジスト膜（図示せず）を形成し、続いて、後述の第２のｎ型不純物領域１６０が形成される領域と重なる部分のフォトレジスト膜を除去する。ここで、Ｗ９の長さは、例えば０．７μｍとする。その後に、形成したフォトレジスト膜をマスクとして、例えば注入エネルギーを１０００ｋｅＶ、２５００ｋｅＶ及び５０００ｋｅＶの３段階とし、それぞれドーズ量を１．０×１０^１２／ｃｍ^２とする条件で、リン等のｎ型不純物をｐ型半導体基板１５１の裏面にイオン注入する。これにより、高濃度ｐ型不純物領域１５９の上側に第２のｎ型不純物領域１６０が形成される。ここで、Ｗ９の長さを、Ｗ５〜Ｗ８の長さの０．６μｍよりも長くすることにより、ＰＤの体積を大きくすることができるので、感度が向上する。また、表面から注入する第５のｎ型不純物領域１６３及び第６のｎ型不純物領域１６４と裏面から注入する第２のｎ型不純物領域１６０の位置合わせがずれた場合にも、隣接するＰＤ同士の接触を防ぐことができる。その後に、前記のフォトレジスト膜を完全に除去する。以上の工程を経て、本発明の一実施形態に係る固体撮像装置の主要部が完成する。 Next, as shown in FIGS. 15A to 15D, an insulating film 158 having a thickness of, for example, 20 nm is formed on the back surface of the p-type semiconductor substrate 151 by a thermal oxidation method or the like. Here, the insulating film 158 is, for example, a silicon oxide film. Thereafter, a photoresist film (not shown) is formed on the back surface side of the insulating film 158, and subsequently, a portion of the photoresist film overlapping with a region where a high-concentration p-type impurity region 159 described later is formed is removed. Thereafter, using the formed photoresist film as a mask, p-type impurity such as boron (B) is applied to the p-type semiconductor substrate under the condition that the implantation energy is 10 keV and the dose is 1.0 × 10 ¹⁴ / cm ² , for example. Ions are implanted into the back side of 151. Thereby, a high concentration p-type impurity region 159 is formed inside the insulating film 158 in the p-type semiconductor substrate 151. Next, after completely removing the photoresist film, a new photoresist film (not shown) is formed again, followed by a region where a second n-type impurity region 160 described later is formed. The overlapping photoresist film is removed. Here, the length of W9 is, for example, 0.7 μm. Thereafter, using the formed photoresist film as a mask, for example, the implantation energy is set to three levels of 1000 keV, 2500 keV, and 5000 keV, and the dose amount is set to 1.0 × 10 ¹² / cm ^2. Is implanted into the back surface of the p-type semiconductor substrate 151. As a result, the second n-type impurity region 160 is formed above the high-concentration p-type impurity region 159. Here, by making the length of W9 longer than 0.6 μm of the length of W5 to W8, the volume of the PD can be increased, and thus the sensitivity is improved. Further, even when the fifth n-type impurity region 163 and the sixth n-type impurity region 164 implanted from the front surface and the second n-type impurity region 160 implanted from the back surface are misaligned, the adjacent PDs Can prevent contact. Thereafter, the photoresist film is completely removed. Through the above steps, the main part of the solid-state imaging device according to an embodiment of the present invention is completed.

なお、本実施形態に係る固体撮像装置の製造方法においては、ＰＤからＶＣＣＤへの電荷の読み出し領域を、Ａｓを注入することにより形成したが、注入した領域にＢをカウンタードープする方法により、電荷の読み出し領域を形成してもよい。 In the method of manufacturing the solid-state imaging device according to the present embodiment, the charge readout region from the PD to the VCCD is formed by injecting As, but the charge is obtained by counter-doping B in the injected region. May be formed.

また、本実施形態においては、ＰＤの注入を裏面側から行ったが、高エネルギー注入を用いて、表面側から注入を行ってもよい。 In this embodiment, PD is injected from the back surface side, but high energy injection may be used to perform injection from the front surface side.

本発明に係る固体撮像装置は、垂直転送領域における信号電荷の保持時間が減少するため、信号電荷に付加されるスミア成分を低減でき、特に、裏面光入射型の固体撮像装置等に有用である。 The solid-state imaging device according to the present invention can reduce the smear component added to the signal charge because the retention time of the signal charge in the vertical transfer region is reduced, and is particularly useful for a back-illuminated solid-state imaging device and the like. .

１０１第１の光電変換領域（第１のＰＤ）
１０２第２の光電変換領域（第２のＰＤ）
１０３垂直転送レジスタ（ＶＣＣＤ）
１０４単位セル
１０５画素領域
１０６水平転送レジスタ（ＨＣＣＤ）
１０７電荷電圧変換部（ＦＤＡ）
１０８蓄積ＶＣＣＤ
１５１ｐ型半導体基板
１５２ゲート絶縁膜
１５３第１のｎ型不純物領域（垂直転送領域）
１５４第１のゲート電極（第１の転送電極）
１５５第２のゲート電極（第２の転送電極）
１５６絶縁膜
１５７支持基板
１５８絶縁膜
１５９高濃度ｐ型不純物領域
１６０第２のｎ型不純物領域
１６１第３のｎ型不純物領域（第１の読み出し領域）
１６２第４のｎ型不純物領域（第２の読み出し領域）
１６３第５のｎ型不純物領域
１６４第６のｎ型不純物領域
１６５ドレイン領域
２０１転送ゲート 101 First photoelectric conversion region (first PD)
102 2nd photoelectric conversion area (2nd PD)
103 Vertical transfer register (VCCD)
104 Unit cell 105 Pixel area 106 Horizontal transfer register (HCCD)
107 Charge-voltage converter (FDA)
108 Accumulated VCCD
151 p-type semiconductor substrate 152 gate insulating film 153 first n-type impurity region (vertical transfer region)
154 First gate electrode (first transfer electrode)
155 Second gate electrode (second transfer electrode)
156 Insulating film 157 Support substrate 158 Insulating film 159 High-concentration p-type impurity region 160 Second n-type impurity region 161 Third n-type impurity region (first reading region)
162 Fourth n-type impurity region (second readout region)
163 Fifth n-type impurity region 164 Sixth n-type impurity region 165 Drain region 201 Transfer gate

Claims

A first photoelectric conversion region and a second photoelectric conversion region which are respectively formed in a lower portion of the semiconductor substrate and are adjacent to each other in a first direction parallel to the substrate surface;
The upper portion of the semiconductor substrate is formed along a second direction across the first photoelectric conversion region and the second photoelectric conversion region and intersecting the first direction. A vertical transfer area;
The first transfer area is formed on the vertical transfer area so as to straddle the first photoelectric conversion area and the second photoelectric conversion area, and is adjacent to each other in the second direction. A transfer electrode and a second transfer electrode;
A first readout region formed below the first transfer electrode and between the first photoelectric conversion region and the vertical transfer region;
A solid-state imaging device, comprising: a second readout region formed below the second transfer electrode and between the second photoelectric conversion region and the vertical transfer region.

The length of the first transfer electrode above the first photoelectric conversion region in the second direction is the length of the first transfer electrode above the second photoelectric conversion region in the second direction. Longer than the length,
The length of the second transfer electrode above the second photoelectric conversion region in the second direction is the length of the second transfer electrode above the first photoelectric conversion region in the second direction. The solid-state imaging device according to claim 1, wherein the solid-state imaging device is longer than the length.

3. The solid-state imaging device according to claim 1, wherein the first readout region and the second readout region are formed to the side in the first direction in the vertical transfer region.

4. The solid-state imaging device according to claim 1, further comprising a drain region formed laterally in the first direction in the vertical transfer region. 5.