JP2011143520A - Insert material, double-sided polishing device using the same, and double-sided polishing method - Google Patents

Insert material, double-sided polishing device using the same, and double-sided polishing method Download PDF

Info

Publication number
JP2011143520A
JP2011143520A JP2010007708A JP2010007708A JP2011143520A JP 2011143520 A JP2011143520 A JP 2011143520A JP 2010007708 A JP2010007708 A JP 2010007708A JP 2010007708 A JP2010007708 A JP 2010007708A JP 2011143520 A JP2011143520 A JP 2011143520A
Authority
JP
Japan
Prior art keywords
insert material
double
semiconductor wafer
carrier
side polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010007708A
Other languages
Japanese (ja)
Inventor
Kazuya Sato
一弥 佐藤
Junichi Ueno
淳一 上野
Shuichi Kobayashi
修一 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2010007708A priority Critical patent/JP2011143520A/en
Publication of JP2011143520A publication Critical patent/JP2011143520A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an insert material for a double-sided polishing device in which the development ratio of scratches generated on a surface of a semiconductor wafer after double-sided polishing can be smaller than that of the conventional method, the double-sided polishing device using the insert material, and a double-sided polishing method. <P>SOLUTION: The insert material is a ring-shaped resin insert material which is disposed at least between an upper and lower surface plates pasted with abrasive clothes, disposed along an inner peripheral part of a holding hole of a carrier base material which has the holding hole formed for holding the wafer sandwiched between the upper and lower surface plates during polishing, and contacted with a circumferential edge part of the wafer to be held. The insert material is composed of a resin having ash content of not more than 0.05 wt.%. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体ウェーハの両面研磨加工に用いるキャリアに備え付けられるインサート材に関する。   The present invention relates to an insert material provided in a carrier used for double-side polishing of a semiconductor wafer.

半導体ウェーハの両面をポリッシング等で同時に研磨する際、キャリアによって半導体ウェーハを保持している。
このキャリアは、一般的には半導体ウェーハより薄い厚みに形成され、両面研磨装置の上定盤と下定盤の間の所定位置にウェーハを保持するための保持孔を備えている。この保持孔に半導体ウェーハが挿入されて保持され、上定盤と下定盤の対向面に設けられた研磨布等の研磨具で半導体ウェーハの上下面が挟み込まれ、研磨面に研磨スラリーを供給しながら研磨が行われる。
When both surfaces of a semiconductor wafer are simultaneously polished by polishing or the like, the semiconductor wafer is held by a carrier.
The carrier is generally formed to be thinner than the semiconductor wafer, and has a holding hole for holding the wafer at a predetermined position between the upper surface plate and the lower surface plate of the double-side polishing apparatus. The semiconductor wafer is inserted and held in this holding hole, and the upper and lower surfaces of the semiconductor wafer are sandwiched by polishing tools such as polishing cloths provided on the opposing surfaces of the upper surface plate and the lower surface plate, and the polishing slurry is supplied to the polishing surface. Polishing is performed.

ここで、このような半導体ウェーハの研磨工程の両面研磨に使用しているキャリアは、金属製のキャリアが主流である。このため、ウェーハ周縁部を金属製のキャリアによるダメージから保護するために樹脂製のインサート材がこの保持孔の内周部に沿って取り付けられている。   Here, the carrier used for double-side polishing in such a semiconductor wafer polishing step is mainly a metal carrier. For this reason, in order to protect a wafer peripheral part from the damage by a metal carrier, the resin-made insert materials are attached along the inner peripheral part of this holding hole.

従来用いられているウェーハ保持孔の内周部に嵌め込まれた樹脂製インサート材は、炭素繊維等の無機繊維やアラミド不織布に、エポキシ樹脂を含浸させた繊維強化樹脂を積層成形加工したものが使用されている(例えば特許文献1等参照)。   The resin-made insert material fitted in the inner periphery of the wafer holding hole used in the past is made by laminating a fiber reinforced resin impregnated with epoxy resin into inorganic fibers such as carbon fiber or aramid nonwoven fabric. (See, for example, Patent Document 1).

特開2009−202259号公報JP 2009-202259 A

しかし、このようなインサート材が取り付けられたキャリアを用いて半導体ウェーハの両面研磨を行うと、研磨されたウェーハの表面にスクラッチが生じていることがあった。
このようなスクラッチが発生した半導体ウェーハは当然不良となるため、再研磨が必要になるなど半導体ウェーハの製造歩留りに影響し、延いては製造コストに跳ね返ることになる。
However, when double-side polishing of a semiconductor wafer is performed using a carrier to which such an insert material is attached, scratches may occur on the surface of the polished wafer.
A semiconductor wafer in which such a scratch has occurred is naturally defective, and therefore, it is necessary to re-polish, which affects the production yield of the semiconductor wafer and thus rebounds to the production cost.

本発明は、上記問題に鑑みなされたものであって、両面研磨後の半導体ウェーハの表面に発生するスクラッチの発生率を従来より低減することができる両面研磨装置用のインサート材と、それを用いた両面研磨装置並びに両面研磨方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an insert material for a double-side polishing apparatus capable of reducing the occurrence rate of scratches generated on the surface of a semiconductor wafer after double-side polishing, and the use thereof. An object of the present invention is to provide a double-side polishing apparatus and a double-side polishing method.

上記課題を解決するため、本発明では、少なくとも、研磨布が貼付された上下定盤の間に配設され、研磨の際に前記上下定盤の間に挟まれたウェーハを保持するための保持孔が形成されたキャリア母材の前記保持孔の内周部に沿って配置され、前記保持されるウェーハの周縁部に接するリング状の樹脂インサート材であって、該インサート材は、灰分が0.05wt%以下の樹脂からなるものであることを特徴とするインサート材を提供する。   In order to solve the above-described problems, in the present invention, at least a holding unit that is disposed between upper and lower surface plates to which a polishing cloth is attached and holds a wafer sandwiched between the upper and lower surface plates during polishing. A ring-shaped resin insert material that is disposed along the inner peripheral portion of the holding hole of the carrier base material in which holes are formed, and is in contact with the peripheral edge portion of the held wafer. Provided is an insert material comprising a resin of 0.05 wt% or less.

詳しくは後述するが、インサート材に含まれる無機不純物が、摩耗等によって両面研磨中にインサート材から脱落することでスクラッチが発生することが本発明者らによって明らかにされた。
そこで、両面研磨用キャリアのウェーハ保持孔の内周部に配置されるインサート材を、その灰分が0.05wt%以下のものとすると、半導体ウェーハの両面研磨の際に、インサート材に含まれる無機化合物量が十分に少ないものとなるため、研磨後の半導体ウェーハの表面に発生するスクラッチの発生率を従来に比べて大幅に低くすることができる。すなわち、半導体ウェーハの生産効率を向上させることができ、製造歩留りを向上させることができる。
なお、本発明における灰分とは、インサート材を構成する樹脂を高温で加熱した際に残る残渣(無機不純物やその酸化物)のことを示すものである。例えば、樹脂を白金るつぼに入れ、電気炉において800℃で加熱し続けて樹脂を完全に燃焼させた際に、白金るつぼ内に残留する残留物のことを示すものである。
As will be described in detail later, the present inventors have clarified that scratches are generated by the inorganic impurities contained in the insert material dropping from the insert material during double-side polishing due to wear or the like.
Therefore, if the insert material disposed in the inner peripheral portion of the wafer holding hole of the double-side polishing carrier is made to have an ash content of 0.05 wt% or less, the inorganic material contained in the insert material during double-side polishing of a semiconductor wafer Since the amount of the compound is sufficiently small, the occurrence rate of scratches generated on the surface of the semiconductor wafer after polishing can be significantly reduced as compared with the conventional case. That is, the production efficiency of the semiconductor wafer can be improved, and the manufacturing yield can be improved.
In addition, the ash content in this invention shows the residue (inorganic impurity and its oxide) which remain | survives when the resin which comprises insert material is heated at high temperature. For example, this indicates a residue remaining in a platinum crucible when the resin is put in a platinum crucible and continuously heated at 800 ° C. in an electric furnace to completely burn the resin.

ここで、前記インサート材は、該インサート材の厚さHi[μm]が、前記キャリア母材の厚さHc[μm]に対して、Hc≧Hi≧Hc−10μmとの関係を満たすものであることが好ましい。
このように、インサート材の厚さHiを、キャリア母材厚みをHcとした時に、Hc≧Hi≧Hc−10μmとの関係を満たすものとすることによって、半導体ウェーハの研磨加工によるインサート材の磨耗を抑制することができ、インサート材の寿命が長いものとなり、ランニングコストを低減することができる。
Here, in the insert material, the thickness Hi [μm] of the insert material satisfies the relationship of Hc ≧ Hi ≧ Hc−10 μm with respect to the thickness Hc [μm] of the carrier base material. It is preferable.
As described above, when the thickness Hi of the insert material is Hc and the carrier base material thickness is Hc, the wear of the insert material due to the polishing of the semiconductor wafer is satisfied by satisfying the relationship of Hc ≧ Hi ≧ Hc−10 μm. Can be suppressed, the life of the insert material becomes long, and the running cost can be reduced.

また、前記インサート材は、ポリカーボネートまたはポリアセタールからなるものであることが好ましい。
無機不純物の含有量が少ないポリカーボネートやポリアセタールからなるインサート材であれば、半導体ウェーハ表面のスクラッチ発生率をより確実に低くすることができ、また無機不純物の含有量が低い高純度品が比較的容易かつ安価に入手できるため、安価なインサート材とすることができる。
Moreover, it is preferable that the said insert material consists of a polycarbonate or a polyacetal.
Insert materials made of polycarbonate or polyacetal with a low content of inorganic impurities can reliably reduce the scratch rate on the surface of semiconductor wafers, and high-purity products with a low content of inorganic impurities are relatively easy. Moreover, since it can be obtained at a low cost, it can be made an inexpensive insert material.

そして、前記インサート材は、押出成形または射出成形によって作製されたものであることが好ましい。
このように、押出成形または射出成形であれば、無機不純物の含有量の少ないポリカーボネートやポリアセタールの作製に好適であり、スクラッチ発生率の低いインサート材とするのに好適である。
And it is preferable that the said insert material is produced by extrusion molding or injection molding.
Thus, extrusion molding or injection molding is suitable for producing polycarbonate and polyacetal with a low content of inorganic impurities, and is suitable for making an insert material having a low scratch generation rate.

また、本発明では、少なくとも、本発明に記載のインサート材と前記キャリア母材からなる両面研磨装置用キャリアを具備したものであることを特徴とする両面研磨装置を提供する。   The present invention also provides a double-side polishing apparatus characterized by comprising at least a carrier for a double-side polishing apparatus comprising the insert material according to the present invention and the carrier base material.

このように、少なくとも本発明のインサート材とキャリア母材からなる両面研磨装置用キャリアを具備した両面研磨装置であれば、スクラッチの発生を低減し、生産性良く半導体ウェーハを両面研磨でき、平坦度の高い半導体ウェーハを製造するのに大きな寄与を果たすものとすることができる。   As described above, if the double-side polishing apparatus includes at least the carrier for the double-side polishing apparatus composed of the insert material and the carrier base material of the present invention, the generation of scratches can be reduced, the semiconductor wafer can be polished on both sides with high productivity, and the flatness It is possible to make a great contribution to the manufacture of a semiconductor wafer having a high height.

更に、本発明では、半導体ウェーハを両面研磨する方法であって、研磨布が貼付された上下定盤の間に本発明に記載のインサート材と前記キャリア母材からなる両面研磨装置用キャリアを配設し、該キャリアに形成された保持孔に半導体ウェーハを保持して、前記上下定盤の間に挟み込んで両面研磨することを特徴とする半導体ウェーハの両面研磨方法を提供する。   Furthermore, in the present invention, a method for double-side polishing a semiconductor wafer, wherein a carrier for a double-side polishing apparatus comprising the insert material according to the present invention and the carrier base material is disposed between upper and lower surface plates to which a polishing cloth is attached. There is provided a method for double-side polishing a semiconductor wafer, comprising holding a semiconductor wafer in a holding hole formed in the carrier and sandwiching the semiconductor wafer between the upper and lower surface plates to perform double-side polishing.

上述のような本発明のインサート材とキャリア母材からなる両面研磨装置用キャリアの保持孔に半導体ウェーハを保持して両面研磨すれば、スクラッチの発生を低減し、生産性良く研磨でき、平坦度の高い半導体ウェーハにすることができる。   If the semiconductor wafer is held in the holding hole of the carrier for a double-side polishing apparatus consisting of the insert material and carrier base material of the present invention as described above, the occurrence of scratches can be reduced, polishing with good productivity, and flatness can be achieved. It is possible to make a semiconductor wafer having a high level.

以上説明したように、本発明によれば、スクラッチの原因となる無機不純物濃度の低い樹脂インサート材となり、両面研磨における半導体ウェーハのスクラッチ発生率を従来に比べて大きく改善することができる。   As described above, according to the present invention, the resin insert material has a low inorganic impurity concentration causing scratches, and the scratch occurrence rate of a semiconductor wafer in double-side polishing can be greatly improved as compared with the conventional case.

インサート材中の灰分含有量と、半導体ウェーハ表面のスクラッチ発生率の関係を示した図である。It is the figure which showed the relationship between the ash content in an insert material, and the scratch generation rate on the surface of a semiconductor wafer. 従来のインサート材に含まれる灰分の外観と、その組成の分析結果の一例を示した図である。It is the figure which showed an example of the external appearance of the ash content contained in the conventional insert material, and the analysis result of the composition. インサート材中に含まれる灰分によって半導体ウェーハ表面にスクラッチが発生するか否かを確認した実験の結果を示した図である。It is the figure which showed the result of the experiment which confirmed whether a semiconductor wafer surface generate | occur | produces a scratch by the ash content contained in insert material. 従来のインサート材を用いた際に、スクラッチが発生する原因を模式的に示した図である。It is the figure which showed typically the cause which a scratch generate | occur | produces when using the conventional insert material. 本発明のインサート材の製造方法の一例を示した図である。It is the figure which showed an example of the manufacturing method of the insert material of this invention. 従来のインサート材の製造方法の一例を示した図である。It is the figure which showed an example of the manufacturing method of the conventional insert material. 本発明のインサート材とキャリア母材からなる両面研磨装置用キャリアを具備した両面研磨装置の断面の一例を示した概略図である。It is the schematic which showed an example of the cross section of the double-side polish apparatus provided with the carrier for double-side polish apparatuses which consists of an insert material and carrier base material of this invention. 平面視による両面研磨装置の内部構造の一例を示した図である。It is the figure which showed an example of the internal structure of the double-side polish apparatus by planar view.

以下、本発明についてより具体的に説明する。
前述のように、両面研磨後の半導体ウェーハの表面に発生するスクラッチの発生率を従来より低減することができる両面研磨装置用のインサート材と、それを用いた両面研磨装置並びに両面研磨方法の開発が待たれていた。
Hereinafter, the present invention will be described more specifically.
As described above, development of an insert material for a double-side polishing apparatus capable of reducing the occurrence rate of scratches on the surface of a semiconductor wafer after double-side polishing, a double-side polishing apparatus and a double-side polishing method using the same. Was waiting.

そこで、本発明者らは、まずスクラッチの発生原因を探るべく、鋭意検討を重ねた。
まず、例えば特開平11−19866号公報や特開2008−44083号公報に示すように、スクラッチの原因は、キャリアから脱落した破片やインサート材から脱落した繊維の破片にあることが知られている。
そこで、アラミド不織布を添加していないインサート材を作製して、ウェーハの両面研磨を行ったが、このようなインサート材を用いても、スクラッチの発生率をほとんど低下させることができなかった。
Accordingly, the present inventors have intensively studied to find out the cause of occurrence of scratches.
First, as shown in, for example, Japanese Patent Application Laid-Open Nos. 11-11986 and 2008-44083, it is known that the cause of the scratch is a broken piece from a carrier or a broken piece of a fiber dropped from an insert material. .
Therefore, an insert material to which an aramid nonwoven fabric was not added was prepared and both surfaces of the wafer were polished. However, even when such an insert material was used, the occurrence rate of scratches could hardly be reduced.

そこで、インサート材を構成する樹脂の中にスクラッチの発生原因となる物質が含有されていると考え、インサート材を構成する樹脂を分析することとし、加熱して昇華せずに残る無機不純物の組成分析をEDXにて行った。
その結果、従来からあるインサート材の材質であるアラミド−エポキシ積層板15.5gを加熱して燃焼させたところ、残渣(灰分・無機不純物)は2.98×10−2gあり、重量濃度で0.20wt%であることが判った。またその組成は、図2に示すように、Ca、Fe、Na、Mg、Al、Siやその酸化物であることが判った。
Therefore, the resin constituting the insert material is considered to contain substances that cause scratches, and the resin constituting the insert material is analyzed, and the composition of inorganic impurities that remain without being sublimated by heating. Analysis was performed by EDX.
As a result, when 15.5 g of an aramid-epoxy laminate, which is a conventional insert material, was heated and burned, the residue (ash content / inorganic impurities) was 2.98 × 10 −2 g, and the weight concentration It was found to be 0.20 wt%. Further, as shown in FIG. 2, the composition was found to be Ca, Fe, Na, Mg, Al, Si and oxides thereof.

そして、研磨スラリー中にこのような灰分1mgを混入させて、予め準備したスクラッチが発生していない半導体ウェーハを約2μm両面研磨した。
その結果、図3に示すように、灰分の添加の有無以外は同一条件であるにも係わらず、灰分が混入していないスラリーで研磨したウェーハ(バッチNo.1)ではスクラッチが発生していないのに対し、灰分を混入させたスラリーで研磨したウェーハ(バッチNo.2,3)では、高確率でその表面にスクラッチが発生していることが判った。
Then, 1 mg of such ash content was mixed in the polishing slurry, and a semiconductor wafer prepared in advance without scratches was polished on both sides by about 2 μm.
As a result, as shown in FIG. 3, the scratches were not generated in the wafer (batch No. 1) polished with the slurry containing no ash, despite the same conditions except for the presence or absence of ash addition. On the other hand, in the wafers (batch Nos. 2 and 3) polished with the slurry mixed with ash, it was found that scratches were generated on the surface with high probability.

すなわち、従来のような繊維強化樹脂からなるインサート材では、例えば図6に示すように、インサート材23をくり抜くための樹脂板を積層させて作製している。
そしてその積層成形工程では、繊維基材に張力をかける為のロールや絞りロール等、金属製の部品に触れる機会が多い。この為、金属不純物が樹脂シートに多く取り込まれることとなり、これが積層されるため、不純物は積層数だけ積算される。従って、こうして出来た積層樹脂板22にはSi、Ca、Fe、Na、Mg、Al等の無機不純物がトータルで0.1〜0.3wt%含まれることになる。
That is, in the conventional insert material made of fiber reinforced resin, for example, as shown in FIG. 6, a resin plate for hollowing out the insert material 23 is laminated.
In the lamination molding process, there are many opportunities to touch metal parts such as a roll and a squeeze roll for applying tension to the fiber base material. For this reason, a lot of metal impurities are taken into the resin sheet, and since these are stacked, the impurities are integrated by the number of layers. Therefore, the resulting laminated resin plate 22 contains a total of 0.1 to 0.3 wt% of inorganic impurities such as Si, Ca, Fe, Na, Mg, and Al.

そして図4に示すように、この無機不純物は微量でありながら一般的に半導体ウェーハより硬いため、両面研磨加工中にインサート材13から脱落した際に、ウェーハ表面を傷つけ、スクラッチを生じさせていることが判った。
すなわち、両面研磨後の半導体ウェーハ表面に発生しているスクラッチの原因は、インサート材に含まれる無機不純物にあることを突き止めた。
And as shown in FIG. 4, since this inorganic impurity is a trace amount and generally harder than a semiconductor wafer, when it is removed from the insert material 13 during double-side polishing, the wafer surface is damaged and scratches are generated. I found out.
That is, it has been found that the cause of scratches generated on the surface of the semiconductor wafer after double-side polishing is an inorganic impurity contained in the insert material.

そして本発明者らは更に鋭意検討を重ねた結果、リング状の樹脂インサート材を、その灰分が0.05wt%以下の樹脂からなるものとすることによって、両面研磨後の半導体ウェーハの表面に発生するスクラッチの発生率を従来より低減することができることを知見し、本発明を完成させた。   As a result of further intensive studies, the inventors of the present invention generated a ring-shaped resin insert material on the surface of a semiconductor wafer after double-side polishing by making the ash content of a resin having a weight of 0.05 wt% or less. The present invention has been completed by discovering that the occurrence rate of scratches can be reduced as compared with the prior art.

以下、本発明の実施の形態について、図を用いて詳細に説明するが、本発明はこれに限定されるものではない。
ここで、図7は本発明のインサート材とキャリア母材からなる両面研磨装置用キャリアを具備した両面研磨装置の断面の一例を示した概略図、図8は平面視による両面研磨装置の内部構造の一例を示した図である。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings, but the present invention is not limited thereto.
7 is a schematic view showing an example of a cross section of a double-side polishing apparatus provided with a carrier for a double-side polishing apparatus comprising the insert material and carrier base material of the present invention, and FIG. 8 is an internal structure of the double-side polishing apparatus in a plan view. It is the figure which showed an example.

まず、図7、8において、少なくとも、本発明のインサート材13とキャリア母材12からなる両面研磨装置用キャリア11を具備した両面研磨装置10は、上下に相対向して設けられた下定盤15bと上定盤15aを備えており、各定盤15a、15bの対向面側には、それぞれ研磨布16a、16bが貼付されている。そして上定盤15aと下定盤15bの間の中心部にはサンギヤ19が、周縁部にはインターナルギヤ20が設けられている。半導体ウェーハWはキャリア母材12の保持孔14に保持され、上定盤15aと下定盤15bの間に挟まれている。   First, in FIGS. 7 and 8, a double-side polishing apparatus 10 having at least a carrier 11 for a double-side polishing apparatus comprising an insert material 13 and a carrier base material 12 according to the present invention has a lower surface plate 15b provided vertically opposite to each other. And an upper surface plate 15a, and polishing cloths 16a and 16b are affixed to opposite surfaces of the surface plates 15a and 15b, respectively. A sun gear 19 is provided at the center between the upper surface plate 15a and the lower surface plate 15b, and an internal gear 20 is provided at the periphery. The semiconductor wafer W is held in the holding hole 14 of the carrier base material 12 and is sandwiched between the upper surface plate 15a and the lower surface plate 15b.

また、サンギヤ19及びインターナルギヤ20の各歯部にはキャリアの外周歯が噛合しており、上定盤15a及び下定盤15bが不図示の駆動源によって回転されるのに伴い、キャリア11は自転しつつサンギヤ19の周りを公転する。このとき半導体ウェーハWはキャリア母材12の保持孔14で保持されており、上下の研磨布16a、16bにより両面を同時に研磨される。そして研磨時には、ノズル17から貫通孔18を通して研磨スラリーが供給される。   The teeth of the sun gear 19 and the internal gear 20 are meshed with the outer peripheral teeth of the carrier. As the upper surface plate 15a and the lower surface plate 15b are rotated by a drive source (not shown), the carrier 11 Revolving around the sun gear 19 while rotating. At this time, the semiconductor wafer W is held in the holding holes 14 of the carrier base material 12 and both surfaces are simultaneously polished by the upper and lower polishing cloths 16a and 16b. At the time of polishing, polishing slurry is supplied from the nozzle 17 through the through hole 18.

なお、図8では各キャリアがそれぞれ1枚のウェーハを保持して研磨を行っているが、複数の保持孔を有するキャリアを用いて、各キャリア内にウェーハを複数枚保持して研磨を行ってもよい。
また、上記では遊星式の両面研磨装置のキャリアを例として述べてきたが、本発明の両面研磨装置用キャリアは遊星式に限定されず、揺動式の両面研磨装置のキャリアに採用しても有効である。
In FIG. 8, each carrier holds and polishes one wafer. However, a carrier having a plurality of holding holes is used to hold and polish a plurality of wafers in each carrier. Also good.
In the above description, the carrier of the planetary double-side polishing apparatus has been described as an example. However, the carrier for the double-side polishing apparatus of the present invention is not limited to the planetary type, and may be adopted as the carrier of the swing type double-side polishing apparatus. It is valid.

ここで、この半導体ウェーハWを保持するための保持孔14が形成されたキャリア母材12の保持孔14の内周部に沿って配置され、保持されるウェーハWの周縁部に接するリング状の樹脂インサート材13は、その中の灰分が0.05wt%以下の樹脂からなるものである。   Here, the ring-shaped contact is arranged along the inner peripheral portion of the holding hole 14 of the carrier base material 12 in which the holding hole 14 for holding the semiconductor wafer W is formed and is in contact with the peripheral portion of the held wafer W. The resin insert material 13 is made of a resin having an ash content of 0.05 wt% or less.

上述のように、両面研磨中にインサート材に含まれる無機不純物が多く、灰分の含有量が0.05wt%より多いと、インサート材の摩耗などによってインサート材から脱落する灰分が多くなるが、その灰分によってウェーハ表面にスクラッチが多発することになる。
しかし、本発明のように、灰分が0.05wt%以下の樹脂製のインサート材であれば、ウェーハ表面にスクラッチを発生させる原因となる物質の含有量が十分に少ないものであるため、両面研磨の際にスクラッチが発生する確率が従来に比べて小さくさせた状態で研磨を行うことができる。従って、スクラッチの少ない平坦な半導体ウェーハを効率よく得ることができる。
As described above, there are many inorganic impurities contained in the insert material during double-side polishing, and if the ash content is more than 0.05 wt%, the ash content that drops from the insert material due to wear of the insert material increases. Scratches frequently occur on the wafer surface due to ash.
However, as in the present invention, if it is a resin-made insert material having an ash content of 0.05 wt% or less, the content of the substance that causes scratches on the wafer surface is sufficiently small, so double-side polishing In this case, polishing can be performed in a state where the probability of occurrence of scratches is reduced compared to the conventional case. Therefore, a flat semiconductor wafer with few scratches can be obtained efficiently.

なお、灰分が0.05wt%より多い樹脂からなるインサート材を用いると、ウェーハ表面のスクラッチ発生率が高くなるため、灰分は0.05wt%以下とする。
また、繊維強化樹脂を用いる場合、繊維にはガラス繊維、炭素繊維等の無機物は使用しないことが望ましい。更に、樹脂中、繊維中共に無機物の充填材、添加剤等を配合しないほうがより望ましい。
If an insert material made of a resin having an ash content of more than 0.05 wt% is used, the scratch generation rate on the wafer surface increases, so the ash content is set to 0.05 wt% or less.
Moreover, when using fiber reinforced resin, it is desirable not to use inorganic substances, such as glass fiber and carbon fiber, for fiber. Furthermore, it is more desirable not to mix inorganic fillers, additives and the like in the resin and fiber.

従って、このようなインサート材とキャリア母材からなる両面研磨装置用キャリアを具備した両面研磨装置であれば、スクラッチをほとんど発生させることなく、生産性良く半導体ウェーハの両面研磨を行うことができ、平坦度の高い半導体ウェーハを製造するのに大きく貢献するものとなる。   Therefore, if it is a double-side polishing apparatus equipped with a carrier for double-side polishing apparatus consisting of such an insert material and a carrier base material, it is possible to perform double-side polishing of a semiconductor wafer with high productivity without generating almost any scratch, This greatly contributes to the manufacture of semiconductor wafers with high flatness.

ここで、インサート材13は、ポリカーボネートまたはポリアセタールからなるものとすることができる。
高純度のポリカーボネート樹脂の灰分含有量を測定したところ、残渣(灰分)は、重量濃度で0.012wt%であった。この灰分は極微量であった為、試料が採取出来ず、EDX測定を行うことができなかった。また同様に高純度のポリアセタールについても同様に灰分含有量を測定した結果、灰分はごく微量であり、ポリカーボネートと同様にEDX測定を行うことができなかった。
このような無機不純物の含有量が少ないポリカーボネートやポリアセタールから作製されたインサート材とすることによって、ウェーハ表面のスクラッチ発生率をより確実に低くすることができる。またこれらの材料は無機不純物の含有量の低い高純度品を比較的容易に準備することができるため、インサート材に要する費用の低減を図ることができる。
Here, the insert material 13 can be made of polycarbonate or polyacetal.
When the ash content of the high-purity polycarbonate resin was measured, the residue (ash content) was 0.012 wt% in terms of weight concentration. Since this ash content was extremely small, a sample could not be collected and EDX measurement could not be performed. Similarly, as a result of measuring the ash content of high-purity polyacetal in the same manner, the ash content was very small, and EDX measurement could not be performed as in the case of polycarbonate.
By using an insert material made of polycarbonate or polyacetal having a low content of inorganic impurities, the scratch occurrence rate on the wafer surface can be reliably reduced. Moreover, since these materials can prepare a high purity product with a low content of inorganic impurities relatively easily, the cost required for the insert material can be reduced.

そして、このインサート材は、押出成形または射出成形によって作製されたポリカーボネートまたはポリアセタールからなるものとすることができる。
このように、図5に示すような押出成形によって形成された単層樹脂板21から作製された樹脂を加工したリング状樹脂インサート材であれば、母材となる樹脂シートは単層となり、積層しない分だけシート成形時の無機不純物の取り込みを少なくすることができ、スクラッチ発生率が従来に比べて低いインサート材を得るには好都合である。また、同様に射出成形によっても、同様に母材となる樹脂シートを単層とするのに好適である。
しかしより確実に灰分の含有量が0.05wt%以下のインサート材とするためには、押出成形や射出成形において、無機不純物が混入しないような措置を講ずることが望ましい。
And this insert material shall consist of a polycarbonate or polyacetal produced by extrusion molding or injection molding.
Thus, if the ring-shaped resin insert material obtained by processing a resin made from the single-layer resin plate 21 formed by extrusion molding as shown in FIG. 5, the base resin sheet is a single layer and is laminated. Incorporation of inorganic impurities at the time of sheet molding can be reduced by this amount, which is advantageous for obtaining an insert material having a lower scratch generation rate than conventional ones. Similarly, by injection molding, it is also suitable for making a resin sheet as a base material into a single layer.
However, in order to obtain an insert material having an ash content of 0.05 wt% or less more reliably, it is desirable to take measures to prevent inorganic impurities from being mixed in extrusion molding or injection molding.

また、インサート材13の厚さHi[μm]が、キャリア母材12の厚さHc[μm]に対して、Hc≧Hi≧Hc−10μmとの関係を満たすものとすることができる。
このように、インサート材の厚さが、キャリア母材の厚さと略同じか10μm以下の範囲で薄いものであれば、半導体ウェーハを研磨する際にインサート材が研磨布に接触する割合を小さくできるため、摩耗することを抑制できる。これによって、インサート材の寿命を長くでき、ランニングコストの削減を達成することができる。しかも、インサート材の摩耗が抑制されるのであるから、スクラッチもより発生しにくくなる。
In addition, the thickness Hi [μm] of the insert material 13 can satisfy the relationship of Hc ≧ Hi ≧ Hc−10 μm with respect to the thickness Hc [μm] of the carrier base material 12.
Thus, if the thickness of the insert material is substantially the same as the thickness of the carrier base material or thin in the range of 10 μm or less, the ratio of the insert material contacting the polishing cloth can be reduced when polishing the semiconductor wafer. Therefore, it can suppress that it wears. As a result, the life of the insert material can be extended, and the running cost can be reduced. Moreover, since the wear of the insert material is suppressed, scratches are less likely to occur.

また、インサート材13の内径R[mm]は、半導体ウェーハWの直径r[mm]に対して、r≦R≦r+2mmとの関係を満たすものとすることが望ましい。
インサート材の内径がこのような関係を満たすものであれば、ウェーハの両面研磨の際にインサート材によって半導体ウェーハを適度に保持できるため、両面研磨中にウェーハが保持孔内で暴れることを抑制でき、より平坦なウェーハに仕上げることができる。
Further, it is desirable that the inner diameter R [mm] of the insert material 13 satisfies the relationship r ≦ R ≦ r + 2 mm with respect to the diameter r [mm] of the semiconductor wafer W.
If the inner diameter of the insert material satisfies such a relationship, the semiconductor wafer can be appropriately held by the insert material during double-side polishing of the wafer, so that it is possible to prevent the wafer from rampaging in the holding hole during double-side polishing. Can be finished into a flatter wafer.

そして、研磨布16a,16bが貼付された上下定盤15a,15bの間に本発明のインサート材13とキャリア母材12からなる両面研磨装置用キャリア11を配設し、キャリア11に形成された保持孔14に半導体ウェーハWを保持させて、上下定盤15a,15bの間に挟み込んで半導体ウェーハWを両面研磨することによって、スクラッチの発生を抑制して、生産性良く半導体ウェーハの両面研磨を行うことができ、これによって平坦度の高い半導体ウェーハを製造することができる。   A carrier 11 for a double-side polishing apparatus comprising the insert material 13 and the carrier base material 12 of the present invention is disposed between the upper and lower surface plates 15a and 15b to which the polishing cloths 16a and 16b are attached. By holding the semiconductor wafer W in the holding hole 14 and sandwiching the semiconductor wafer W between the upper and lower surface plates 15a and 15b, the semiconductor wafer W is polished on both sides, thereby suppressing the generation of scratches and polishing the semiconductor wafer on both sides with high productivity. This makes it possible to manufacture a semiconductor wafer with high flatness.

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
まず、インサート材を作製するための樹脂板として、高純度単層樹脂板となるような押出成形によって作製したポリカーボネート樹脂板(実施例1)、高純度単層樹脂板となるような押出成形によって作製したポリアセタール樹脂板(実施例2)、ポリプロピレン(PP)の単層板(比較例1)、アラミド不織布基材にエポキシ樹脂を含浸させた繊維強化樹脂板を積層成形により作製した積層樹脂板(比較例2)、アラミド不織布にフェノール樹脂を含浸させた繊維強化樹脂板を積層成形により作製した積層樹脂板(比較例3)の計5枚を準備し、この樹脂板からインサート材を作製した。
EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
First, as a resin plate for producing an insert material, a polycarbonate resin plate (Example 1) produced by extrusion forming a high-purity single layer resin plate, and by extrusion forming a high-purity single layer resin plate A produced polyacetal resin plate (Example 2), a polypropylene (PP) single layer plate (Comparative Example 1), and a laminated resin plate produced by lamination molding of a fiber reinforced resin plate impregnated with an epoxy resin in an aramid nonwoven fabric substrate ( Comparative Example 2), a total of five laminated resin plates (Comparative Example 3) prepared by laminating a fiber reinforced resin plate impregnated with a phenolic resin in an aramid nonwoven fabric, and an insert material was prepared from this resin plate.

そしてこれらのインサート材を作製する際の余りの樹脂部分に含まれる灰分を測定した。具体的には、重量を予め測定した樹脂の余りを白金るつぼに入れ、電気炉において800℃で加熱し続けて樹脂を完全に燃焼させ、白金るつぼ内に残留した残留物の重量を測定し、(残留物の重量)/(余りの樹脂の重量)として計算した。   And the ash content contained in the excessive resin part at the time of producing these insert materials was measured. Specifically, the remainder of the resin whose weight was measured in advance was put in a platinum crucible, and the resin was completely burned by continuing to heat at 800 ° C. in an electric furnace, and the weight of the residue remaining in the platinum crucible was measured. Calculated as (weight of residue) / (weight of excess resin).

そしてこれらのキャリアインサート材を、チタンにDLCコーティングを行ったキャリア母材に形成されているウェーハ保持孔の内周部に配置して、シリコンウェーハ100枚の両面研磨を、時期をずらして計5回行った。
そして両面研磨されたシリコンウェーハの表面にスクラッチが発生しているか否かについて、TENCOR製SURFSCAN SP−1装置により表面形状の測定を行うことによって評価した。
Then, these carrier insert materials are arranged on the inner peripheral portion of the wafer holding hole formed in the carrier base material obtained by applying DLC coating on titanium, and double-side polishing of 100 silicon wafers is performed at different times. I went twice.
Then, whether or not scratches were generated on the surface of the double-side polished silicon wafer was evaluated by measuring the surface shape with a SUNCSCAN SP-1 device manufactured by TENCOR.

その結果、実施例1のポリカーボネートの高純度単層樹脂板から作製したインサート材の灰分は0.02wt%であった。また、実施例2のポリアセタールの高純度単層樹脂板から作製したインサート材の灰分は0.048wt%であった。そして比較例1のインサート材の灰分は0.11wt%、比較例2のインサート材の灰分は0.20wt%、比較例3のインサート材の灰分は0.23wt%であった。   As a result, the ash content of the insert material produced from the polycarbonate high-purity single layer resin plate of Example 1 was 0.02 wt%. Moreover, the ash content of the insert material produced from the polyacetal high-purity single-layer resin plate of Example 2 was 0.048 wt%. The ash content of the insert material of Comparative Example 1 was 0.11 wt%, the ash content of the insert material of Comparative Example 2 was 0.20 wt%, and the ash content of the insert material of Comparative Example 3 was 0.23 wt%.

そして、実施例1のインサート材を用いた場合、スクラッチ発生率は2〜5%であった。また実施例2のインサート材では、スクラッチ発生率は3〜6%であった。これに対し、比較例1のインサート材を用いた場合のスクラッチ発生率は8〜11%、比較例2のインサート材では10〜15%、比較例3のインサート材では12〜16%であった。   And when the insert material of Example 1 was used, the scratch generation rate was 2 to 5%. Moreover, in the insert material of Example 2, the scratch occurrence rate was 3 to 6%. On the other hand, the scratch occurrence rate when the insert material of Comparative Example 1 was used was 8 to 11%, the insert material of Comparative Example 2 was 10 to 15%, and the insert material of Comparative Example 3 was 12 to 16%. .

そしてこの樹脂中に含まれる灰分とウェーハ表面のスクラッチの発生率との関係を調べたところ、図1に示すように、樹脂中に含まれる灰分とウェーハ表面のスクラッチの発生率には比例関係が存在しており、インサート材中の灰分が少なければスクラッチの発生率は低くできるが、灰分が多くなる程スクラッチの発生率も上昇することが判った。
すなわち、灰分が0.05wt%以下の樹脂からなるインサート材を用いることにより、ウェーハ表面にスクラッチが発生する率を低減できることが判った。
Then, when the relationship between the ash contained in the resin and the occurrence rate of scratches on the wafer surface was examined, as shown in FIG. 1, there is a proportional relationship between the ash content contained in the resin and the occurrence rate of scratches on the wafer surface. It was found that if the ash content in the insert material is small, the scratch generation rate can be lowered, but as the ash content increases, the scratch generation rate also increases.
That is, it was found that the rate of occurrence of scratches on the wafer surface can be reduced by using an insert material made of a resin having an ash content of 0.05 wt% or less.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

10…両面研磨装置、
11…キャリア、 12…キャリア母材、 13…インサート材、 14…保持孔、 15a…上定盤、 15b…下定盤、 16a,16b…研磨布、 17…ノズル、 18…貫通孔、 19…サンギヤ、 20…インターナルギヤ、
21…単層樹脂板、 22…積層樹脂板、 23…インサート材、
W…半導体ウェーハ。
10: Double-side polishing device,
DESCRIPTION OF SYMBOLS 11 ... Carrier, 12 ... Carrier base material, 13 ... Insert material, 14 ... Holding hole, 15a ... Upper surface plate, 15b ... Lower surface plate, 16a, 16b ... Polishing cloth, 17 ... Nozzle, 18 ... Through-hole, 19 ... Sun gear 20 ... Internal gear,
21 ... Single layer resin plate, 22 ... Laminated resin plate, 23 ... Insert material,
W: Semiconductor wafer.

Claims (6)

少なくとも、研磨布が貼付された上下定盤の間に配設され、研磨の際に前記上下定盤の間に挟まれたウェーハを保持するための保持孔が形成されたキャリア母材の前記保持孔の内周部に沿って配置され、前記保持されるウェーハの周縁部に接するリング状の樹脂インサート材であって、
該インサート材は、灰分が0.05wt%以下の樹脂からなるものであることを特徴とするインサート材。
At least the holding of the carrier base material, which is disposed between the upper and lower surface plates to which the polishing cloth is attached, and in which a holding hole is formed for holding the wafer sandwiched between the upper and lower surface plates during polishing. A ring-shaped resin insert material disposed along the inner periphery of the hole and in contact with the peripheral edge of the held wafer,
The insert material is made of a resin having an ash content of 0.05 wt% or less.
前記インサート材は、該インサート材の厚さHi[μm]が、前記キャリア母材の厚さHc[μm]に対して、Hc≧Hi≧Hc−10μmとの関係を満たすものであることを特徴とする請求項1に記載のインサート材。   In the insert material, the thickness Hi [μm] of the insert material satisfies the relationship of Hc ≧ Hi ≧ Hc−10 μm with respect to the thickness Hc [μm] of the carrier base material. The insert material according to claim 1. 前記インサート材は、ポリカーボネートまたはポリアセタールからなるものであることを特徴とする請求項1または請求項2に記載のインサート材。   The insert material according to claim 1, wherein the insert material is made of polycarbonate or polyacetal. 前記インサート材は、押出成形または射出成形によって作製されたものであることを特徴とする請求項3に記載のインサート材。   The insert material according to claim 3, wherein the insert material is produced by extrusion molding or injection molding. 少なくとも、請求項1ないし請求項4のいずれか1項に記載のインサート材と前記キャリア母材からなる両面研磨装置用キャリアを具備したものであることを特徴とする両面研磨装置。   5. A double-side polishing apparatus comprising at least a carrier for a double-side polishing apparatus comprising the insert material according to claim 1 and the carrier base material. 半導体ウェーハを両面研磨する方法であって、
研磨布が貼付された上下定盤の間に請求項1ないし請求項4のいずれか1項に記載のインサート材と前記キャリア母材からなる両面研磨装置用キャリアを配設し、該キャリアに形成された保持孔に半導体ウェーハを保持して、前記上下定盤の間に挟み込んで両面研磨することを特徴とする半導体ウェーハの両面研磨方法。
A method for polishing a semiconductor wafer on both sides,
A carrier for a double-side polishing apparatus comprising the insert material according to any one of claims 1 to 4 and the carrier base material is disposed between upper and lower surface plates to which an abrasive cloth is attached, and formed on the carrier. A semiconductor wafer double-side polishing method, wherein a semiconductor wafer is held in the holding holes and sandwiched between the upper and lower surface plates to perform double-side polishing.
JP2010007708A 2010-01-18 2010-01-18 Insert material, double-sided polishing device using the same, and double-sided polishing method Pending JP2011143520A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010007708A JP2011143520A (en) 2010-01-18 2010-01-18 Insert material, double-sided polishing device using the same, and double-sided polishing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010007708A JP2011143520A (en) 2010-01-18 2010-01-18 Insert material, double-sided polishing device using the same, and double-sided polishing method

Publications (1)

Publication Number Publication Date
JP2011143520A true JP2011143520A (en) 2011-07-28

Family

ID=44458833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010007708A Pending JP2011143520A (en) 2010-01-18 2010-01-18 Insert material, double-sided polishing device using the same, and double-sided polishing method

Country Status (1)

Country Link
JP (1) JP2011143520A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001105303A (en) * 1999-10-04 2001-04-17 U T K Syst:Kk Double side polishing carrier
JP2002018708A (en) * 2000-07-10 2002-01-22 Sumitomo Bakelite Co Ltd Polished object holding material and its manufacturing method
JP2009099980A (en) * 2007-10-17 2009-05-07 Siltronic Ag Carrier, method for coating carrier and machining method for simultaneously removing materials of both surfaces of semiconductor wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001105303A (en) * 1999-10-04 2001-04-17 U T K Syst:Kk Double side polishing carrier
JP2002018708A (en) * 2000-07-10 2002-01-22 Sumitomo Bakelite Co Ltd Polished object holding material and its manufacturing method
JP2009099980A (en) * 2007-10-17 2009-05-07 Siltronic Ag Carrier, method for coating carrier and machining method for simultaneously removing materials of both surfaces of semiconductor wafer

Similar Documents

Publication Publication Date Title
JP4904960B2 (en) Carrier for double-side polishing apparatus, double-side polishing apparatus and double-side polishing method using the same
JP5233888B2 (en) Method for manufacturing carrier for double-side polishing apparatus, carrier for double-side polishing apparatus and double-side polishing method for wafer
TWI480127B (en) Glass substrate and its production method
WO2006090574A1 (en) Method for manufacturing semiconductor wafer and method for mirror chamfering semiconductor wafer
JPWO2013031547A1 (en) Glass plate and method for producing glass plate
WO2006090661A1 (en) Carrier for double side polishing machine and double side polishing machine employing it, and double side polishing method
TWI610358B (en) Mirror honing wafer manufacturing method
TW201117404A (en) Silicon wafer for solar cell and fabricating method thereof
JP6598150B2 (en) Method for producing single crystal SiC substrate
KR102050750B1 (en) Carrier for double-side polishing apparatus and double-side polishing method for wafer
JP2015189633A (en) Silicon carbide single crystal substrate, silicon carbide epitaxial substrate and method for manufacturing them
JP2013078808A (en) Polishing apparatus and polishing method
JP2006303136A (en) Double-side polishing apparatus and carrier therefor and double-side polishing method
JP2009302410A (en) Method of manufacturing semiconductor wafer
TW200844274A (en) Method for manufacturing silicon matter for plasma processing apparatus
KR20110022563A (en) Double-head grinding apparatus and wafer manufacturing method
JP2016198864A (en) Double-side polishing device carrier manufacturing method and wafer double-side polishing method
JP2006205265A (en) Polishing method and polishing composition
KR19980071077A (en) Manufacturing method of semiconductor wafer coated on one side
US20100247978A1 (en) Method of manufacturing a substrate for a magnetic disk
JP6061621B2 (en) Manufacturing method of magnetic disk substrate
KR20190093574A (en) Carrier for double side polishing device, double side polishing device and double side polishing method
JP2015035245A (en) Glass substrate carrier, polishing method of glass substrate for magnetic recording medium, and manufacturing method of glass substrate for magnetic recording medium
KR101328775B1 (en) Method for producing silicon epitaxial wafer
JP2011143520A (en) Insert material, double-sided polishing device using the same, and double-sided polishing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130516

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131224