JP2011114440A - Differential signal generation circuit and frequency conversion circuit - Google Patents
Differential signal generation circuit and frequency conversion circuit Download PDFInfo
- Publication number
- JP2011114440A JP2011114440A JP2009267183A JP2009267183A JP2011114440A JP 2011114440 A JP2011114440 A JP 2011114440A JP 2009267183 A JP2009267183 A JP 2009267183A JP 2009267183 A JP2009267183 A JP 2009267183A JP 2011114440 A JP2011114440 A JP 2011114440A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- differential
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、差動信号生成回路及びこの差動信号生成回路を備えた周波数変換回路に関する。 The present invention relates to a differential signal generation circuit and a frequency conversion circuit including the differential signal generation circuit.
スーパーへテロダイン方式の無線通信装置では、受信信号に、装置内部で生成した局部発振信号(ローカル信号)を乗算(合成)して中間周波数の信号(IF信号)に変換するミキサーが用いられる。このとき、変換効率を上げるため、入力信号として差動信号を入力するミキサー(例えば、ギルバート・セル・ミキサーなど)が用いられ、ミキサーの前段には、受信信号を増幅するとともに差動信号に変換する差動増幅回路が設けられる。この差動増幅回路としては、例えば、特許文献1に開示されているように、特性が同じ二つのトランジスタを対称的に接続した差動トランジスタ対を用いた構成が一般的である。
A superheterodyne wireless communication apparatus uses a mixer that multiplies (synthesizes) a received signal by a local oscillation signal (local signal) generated inside the apparatus and converts the received signal into an intermediate frequency signal (IF signal). At this time, in order to increase the conversion efficiency, a mixer (for example, a Gilbert cell mixer) that inputs a differential signal as an input signal is used, and the received signal is amplified and converted into a differential signal at the front stage of the mixer. A differential amplifier circuit is provided. As this differential amplifier circuit, for example, as disclosed in
ところで、GPS信号などの1GHz以上の高周波信号を受信する場合、差動増幅回路の構成素子(増幅用素子や負荷素子など)が発生する雑音によるS/N比の低下が問題となる。また、増幅度を上げるために差動増幅回路を複数段縦続接続すると、回路素子の数が多くなるほど、S/N比の低下の程度が大きくなる。本発明は、上記事情に鑑みてなされたものであり、差動信号生成回路におけるS/N比の改善を図ることを目的としている。 By the way, when receiving a high-frequency signal of 1 GHz or higher such as a GPS signal, there is a problem of a decrease in S / N ratio due to noise generated by constituent elements (amplifying elements, load elements, etc.) of the differential amplifier circuit. Further, when a plurality of stages of differential amplifier circuits are connected in order to increase the degree of amplification, the degree of reduction in the S / N ratio increases as the number of circuit elements increases. The present invention has been made in view of the above circumstances, and an object thereof is to improve the S / N ratio in a differential signal generation circuit.
上記課題を解決するための第1の形態は、1GHz以上の規定高周波信号がゲートに入力されるソース接地回路と、前記ソース接地回路の出力段に設けられ、第1の抵抗を介してドレインが電源ラインに接続され、第2の抵抗を介してソースが接地されて、ドレイン及びソースから前記規定高周波信号の差動信号を出力するドレイン接地回路とを備え、前記第1の抵抗と前記第2の抵抗とは、前記ドレイン接地回路のドレイン及びソースそれぞれからの出力信号の振幅を同等に調整するための抵抗値でなる差動信号生成回路である。 A first form for solving the above problem is provided in a grounded source circuit to which a specified high-frequency signal of 1 GHz or more is input to a gate, and an output stage of the grounded source circuit, and a drain is provided via a first resistor. A power source line, a source grounded through a second resistor, a drain and a drain ground circuit that outputs a differential signal of the specified high-frequency signal from the source, and the first resistor and the second resistor The resistor is a differential signal generation circuit having a resistance value for equally adjusting the amplitudes of the output signals from the drain and the source of the grounded drain circuit.
この第1の形態によれば、規定高周波信号が入力されるソース接地回路と、このソース接地回路の出力段に設けられて規定高周波信号の差動信号を出力するドレイン接地回路とを備える差動信号生成回路が構成される。つまり、ソース接地回路によって、入力された規定高周波信号が増幅され、ドレイン接地回路によって、増幅された規定高周波信号の差動信号が生成される。これにより、増幅用素子としてはソース接地回路の1つのトランジスタで済むため、差動トランジスタ対を用いた従来の差動増幅回路と比較して、増幅用素子の数を減らすことができ、S/N比の低下を防止した差動信号生成回路を実現できる。 According to the first aspect, a differential including a source grounded circuit to which a specified high-frequency signal is input, and a drain grounded circuit that is provided at an output stage of the source grounded circuit and outputs a differential signal of the specified high-frequency signal. A signal generation circuit is configured. That is, the input specified high-frequency signal is amplified by the source ground circuit, and the differential signal of the amplified specified high-frequency signal is generated by the drain ground circuit. As a result, since only one transistor of the common source circuit is required as an amplifying element, the number of amplifying elements can be reduced as compared with a conventional differential amplifying circuit using a differential transistor pair. A differential signal generation circuit that prevents a decrease in the N ratio can be realized.
また、ドレイン接地回路における第1の抵抗及び第2の抵抗によって、ドレイン及びソースそれぞれからの出力信号の振幅が同等に調整される。これにより、振幅がほぼ一致した差動信号が生成される。 Further, the amplitudes of the output signals from the drain and the source are adjusted equally by the first resistor and the second resistor in the common drain circuit. Thereby, a differential signal having substantially the same amplitude is generated.
第2の形態として、第1の形態の差動信号生成回路であって、前記ドレイン接地回路のソースと前記差動信号の出力端との間に、ドレイン及びソースそれぞれからの出力信号の位相差を180度に調整するための容量が設けられてなる差動信号生成回路を構成しても良い。 A second form is a differential signal generation circuit according to the first form, wherein the phase difference of the output signals from the drain and the source is between the source of the grounded drain circuit and the output terminal of the differential signal. A differential signal generation circuit provided with a capacitor for adjusting the angle to 180 degrees may be configured.
この第2の形態によれば、ドレイン接地回路のソースと差動信号の出力端との間に設けられた容量によって、ドレイン及びソースからの出力信号の位相差が180度に調整される。これにより、位相差がほぼ180度に調整された差動信号が生成される。 According to the second embodiment, the phase difference between the output signals from the drain and the source is adjusted to 180 degrees by the capacitance provided between the source of the common drain circuit and the output terminal of the differential signal. As a result, a differential signal whose phase difference is adjusted to approximately 180 degrees is generated.
また、第3の形態として、1GHz以上の規定高周波信号の受信信号に局部発振信号を乗算して当該局部発振信号の高調波と前記規定高周波信号の周波数との差周波数の信号を取り出す周波数変換回路であって、前記受信信号を入力する第1又は第2の形態の差動信号生成回路と、前記差動信号生成回路から出力される差動信号それぞれに前記局部発振信号を乗算するミキサー部と、前記ミキサー部の出力信号から前記差周波数の信号成分を抽出するフィルター部とを備えた周波数変換回路を構成しても良い。 Further, as a third mode, a frequency conversion circuit that multiplies a received signal of a specified high-frequency signal of 1 GHz or more by a local oscillation signal and extracts a signal having a difference frequency between the harmonic of the local oscillation signal and the frequency of the specified high-frequency signal. A differential signal generation circuit of the first or second form for inputting the reception signal, and a mixer unit for multiplying each of the differential signals output from the differential signal generation circuit by the local oscillation signal; A frequency conversion circuit including a filter unit that extracts the signal component of the difference frequency from the output signal of the mixer unit may be configured.
以下、図面を参照して、本発明の実施形態を説明する。なお、以下では、本発明を、測位用衛星の一種であるGPS(Global Positioning System)衛星から発信されているGPS信号を受信するGPS受信装置に適用した場合を説明するが、本発明の適用可能な実施形態がこれに限定されるものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following, the case where the present invention is applied to a GPS receiver that receives a GPS signal transmitted from a GPS (Global Positioning System) satellite, which is a kind of positioning satellite, will be described. However, the embodiment is not limited to this.
[構成]
図1は、本実施形態におけるGPS受信装置1のブロック構成図である。図1に示すように、GPS受信装置1は、GPSアンテナ10と、RF(Radio Frequency)受信回路部20と、ベースバンド部40とを備えて構成される。
[Constitution]
FIG. 1 is a block configuration diagram of a
GPSアンテナ10は、測位用衛星の一種であるGPS衛星から発信されているGPS衛星信号を含むRF信号を受信する。なお、GPS衛星信号は、GPS衛星毎に異なる拡散符号の一種であるPRN(Pseudo Random Noise)コードで直接スペクトラム拡散方式により変調された1.57542[GHz]の通信信号である。PRNコードは、コード長1023チップを1フレームとする繰返し周期1msの擬似ランダム雑音符号である。
The
RF受信回路部20は、SAW(Surface Acoustic Wave)フィルター21と、LNA(Low Noise Amplifier)22と、周波数変換部30と、増幅部23と、ADC(Analog to Digital Converter)24とを有する。
The RF
SAWフィルター21は、バンドパスフィルターであり、GPSアンテナ10で受信されたRF信号に対して、所定帯域の信号を通過させ帯域外の周波数成分を遮断する。LNA22は、低雑音アンプであり、SAWフィルター21から出力されたRF信号を増幅する。
The
周波数変換部30は、LNA22から出力されたRF信号に所定の局部発振信号Loを乗算して、該RF信号を中間周波数信号(IF信号)に変換する。増幅部23は、周波数変換部30から出力されたIF信号を増幅する。ADC24は、増幅部23から出力されたアナログ信号であるIF信号を、デジタル信号に変換する。
The
ベースバンド部40は、RF受信回路部20から出力されたIF信号に対する相関処理を行ってGPS衛星信号を捕捉・抽出し、データを復号して航法メッセージや時刻情報を取り出し、疑似距離の算出演算や測位演算を行う。
The
図2は、周波数変換部30のブロック構成図である。図2に示すように、周波数変換部30は、差動信号生成回路31と、局部発振信号生成部32と、差動変換回路33と、ミキサー34と、LPF35とを有して構成される。
FIG. 2 is a block configuration diagram of the
差動信号生成回路31は、LNA22から入力されたRF信号を増幅し、差動形式の信号RF+,RF−に変換する。
The differential
局部発振信号生成部32は、VCO(Voltage Controlled Oscillator)等の発振器を有し、周波数FLoの局部発振信号(ローカル信号)Loを生成する。差動変換回路33は、局部発振信号生成部32からの局部発振信号Loを、差動形式の信号Lo+,Lo−に変換する。
The local oscillation
ミキサー34は、複数のMOSトランジスタで構成されるギルバート・セル・ミキサーで実現される。このミキサー34には、差動信号生成回路31からRF信号が差動形式の信号RF+,RF−として入力され、差動変換回路33から局部発振信号Loが差動形式の信号Lo+,Lo−として入力され、RF信号と局部発振信号Loとを乗算した信号MIXを、差動形式の信号MIX+,MIX−として出力する。
The
LPF35は、ミキサー34から出力される信号に対して、RF信号と局部発振信号Loとの差周波数を含む低帯域の信号を通過させ、帯域外の周波数成分を遮断する。このLPF35により、ミキサー34の出力信号から希望のIF信号IF+,IF−が抽出される。なお、差動形式の信号IF+,IF−であるため、後段の回路ではどちらか一方の信号をIF信号として利用することとしても良いし、或いは、差動信号IF+,IF−の差電圧をIF信号として利用することとしても良い。
The
図3は、差動信号生成回路31の回路構成図である。図3に示すように、差動信号生成回路31は、ソース接地回路311と、ドレイン接地回路312と、容量部313とを有して構成される。
FIG. 3 is a circuit configuration diagram of the differential
ソース接地回路311は、MOSトランジスタTR1をソース接地した回路であり、入力されたRF信号を増幅する。MOSトランジスタTR1のゲート端子Gには、直流成分遮断用のコンデンサC1を介してLNA22からのRF信号が印加され、ソース端子Sは接地され、ドレイン端子Dは負荷抵抗RLを介して電源ラインVddに接続されている。そして、MOSトランジスタTr1のドレイン端子Dからの出力Vd1が、ソース接地回路311の出力信号となる。
The
ドレイン接地回路312は、MOSトランジスタTR2をドレイン接地した回路(ソースフォロワ)であり、ソース接地回路311の出力段に設けられ、このソース接地回路311により増幅されたRF信号の差動信号RF+,RF−を生成する。
The
MOSトランジスタTR2のゲート端子Gには、直流成分遮断用のコンデンサC2を介して前段のソース設置回路311の出力信号が印加され、ドレイン端子Dは、第1の抵抗R1を介して電源ラインVddに接続され、ソース端子Sは、第2の抵抗R2を介して接地(GND)されている。そして、MOSトランジスタTR2のドレイン端子D及びソース端子Sそれぞれからの出力Vd2,Vsが、ソース接地回路311の出力信号となり、ドレイン端子Dが差動出力端子RF−に接続され、ソース端子Sが容量部313を介して差動出力端子RF+に接続されている。
The output signal of the previous
ここで、ドレイン接地回路312における第1の抵抗R1及び第2の抵抗R2は、差動信号RF+,RF−の振幅の大きさが一致するよう、その抵抗値が定められている。
Here, the resistance values of the first resistor R1 and the second resistor R2 in the
容量部313は、MOSトランジスタTR2のソース端子Sと差動出力端子RF+との間に設けられており、MOSトランジスタTR2のソース端子Sからの出力信号Vsの位相を調整するための容量素子でなる。すなわち、MOSトランジスタTR2のドレイン端子Dからの出力Vd2とソース端子Sからの出力Vsとは位相がほぼ180度ずれた信号となっているが、MOSトランジスタTr2の寄生抵抗や寄生容量の影響により完全に180度になってはおらず僅かな誤差がある。容量部313は、この出力Vd2,Vsの位相差の誤差を調整し、差動信号RF+,RF−の位相差が完全に180度となるよう、その容量値Cが定められている。
The
なお、容量部313は、ディスクリート素子で構成することも可能ではあるが、1GHz以上の高周波信号の位相を調整するための容量であるため、微小な容量で足りる。そこで、本実施形態では、一例として、ウェル抵抗でなる抵抗素子を短絡することで、接合容量或いは基板寄生容量を容量素子として利用する。
Note that the
[作用・効果]
このように、本実施形態におけるGPS受信装置1では、差動信号生成回路31は、入力されたRF信号を増幅するソース接地回路311と、増幅されたRF信号の差動信号RF+,RF−を生成するドレイン接地回路312と、生成された差動信号RF+,RF−の位相差を調整する容量部313とを備えて構成される。つまり、増幅用素子としてソース接地回路311のMOSトランジスタTR1のみで済むため、差動トランジスタ対を利用した従来の差動増幅回路に比較して、増幅用素子の数を減らし、S/N比の改善を図った差動信号生成回路31となる。また、ドレイン接地回路312における第1の抵抗R1及び第2の抵抗R2によって、差動信号RF+,RF−の振幅が同じとなるとともに、容量部313によって、差動信号RF+,RF−の位相差がほぼ180度となるように調整される。
[Action / Effect]
As described above, in the
[変形例]
なお、本発明の適用可能な実施形態は、上述の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能なのは勿論である。
[Modification]
It should be noted that embodiments to which the present invention can be applied are not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit of the present invention.
(A)容量部313
例えば、容量部313は、ドレイン接地回路312のMOSトランジスタTR2のソース端子S側ではなく、ドレイン端子D側に設けても良いし、或いは、ソース端子S及びドレイン端子Dの両方側に設けても良い。
(A)
For example, the
(B)ミキサー34
また、上述の実施形態では、ミキサー34はギルバード・セル・ミキサーとしたが、例えばダブル・バランス型のミキサーなど、入力信号が差動形式で入力されるミキサーであれば、何れでも良い。
(B)
In the above-described embodiment, the
(C)受信装置
また、上述の実施形態では、GPS信号を受信するGPS受信装置1としたが、例えばGLONASS(GLObal Navigation Satellite System)といった他の衛星測位システムにおける衛星信号を受信する受信装置にも同様に適用可能である。
(C) Receiving Device In the above-described embodiment, the
1 GPS受信装置、10 GPSアンテナ、20 RF受信回路部、21 SAWフィルター、22 LNA、23 増幅部、24 ADC、30 周波数変換部、31 差動信号生成回路、32 局部発振信号生成部、33 差動変換回路、34 ミキサー、35 LPF、40 ベースバンド部、311 ソース接地回路、312 ドレイン接地回路、313 容量部、TR1 MOSトランジスタ、Tr2 MOSトランジスタ
DESCRIPTION OF
Claims (3)
前記ソース接地回路の出力段に設けられ、第1の抵抗を介してドレインが電源ラインに接続され、第2の抵抗を介してソースが接地されて、ドレイン及びソースから前記規定高周波信号の差動信号を出力するドレイン接地回路と、
を備え、
前記第1の抵抗と前記第2の抵抗とは、前記ドレイン接地回路のドレイン及びソースそれぞれからの出力信号の振幅を同等に調整するための抵抗値でなる、
差動信号生成回路。 A grounded source circuit in which a specified high-frequency signal of 1 GHz or more is input to the gate;
Provided at the output stage of the grounded source circuit, the drain is connected to the power supply line through the first resistor, the source is grounded through the second resistor, and the differential of the specified high-frequency signal from the drain and the source A grounded drain circuit for outputting a signal;
With
The first resistor and the second resistor are resistance values for adjusting the amplitude of the output signal from each of the drain and the source of the common drain circuit,
Differential signal generation circuit.
請求項1に記載の差動信号生成回路。 A capacitor for adjusting the phase difference of the output signals from the drain and the source to 180 degrees is provided between the source of the grounded drain circuit and the output terminal of the differential signal.
The differential signal generation circuit according to claim 1.
前記受信信号を入力する請求項1又は2に記載の差動信号生成回路と、
前記差動信号生成回路から出力される差動信号それぞれに前記局部発振信号を乗算するミキサー部と、
前記ミキサー部の出力信号から前記差周波数の信号成分を抽出するフィルター部と、
を備えた周波数変換回路。 A frequency conversion circuit for multiplying a reception signal of a specified high frequency signal of 1 GHz or more by a local oscillation signal and extracting a signal having a difference frequency between a harmonic of the local oscillation signal and the frequency of the specified high frequency signal,
The differential signal generation circuit according to claim 1 or 2, wherein the reception signal is input;
A mixer unit that multiplies each of the differential signals output from the differential signal generation circuit by the local oscillation signal;
A filter unit for extracting the signal component of the difference frequency from the output signal of the mixer unit;
A frequency conversion circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009267183A JP2011114440A (en) | 2009-11-25 | 2009-11-25 | Differential signal generation circuit and frequency conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009267183A JP2011114440A (en) | 2009-11-25 | 2009-11-25 | Differential signal generation circuit and frequency conversion circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011114440A true JP2011114440A (en) | 2011-06-09 |
Family
ID=44236476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009267183A Withdrawn JP2011114440A (en) | 2009-11-25 | 2009-11-25 | Differential signal generation circuit and frequency conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011114440A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11298295A (en) * | 1998-04-10 | 1999-10-29 | Mitsubishi Electric Corp | Unbalance-balance converter and balanced mixer |
JP2009206554A (en) * | 2008-02-26 | 2009-09-10 | Nsc Co Ltd | Am broadcasting reception circuit |
-
2009
- 2009-11-25 JP JP2009267183A patent/JP2011114440A/en not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11298295A (en) * | 1998-04-10 | 1999-10-29 | Mitsubishi Electric Corp | Unbalance-balance converter and balanced mixer |
JP2009206554A (en) * | 2008-02-26 | 2009-09-10 | Nsc Co Ltd | Am broadcasting reception circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7599675B2 (en) | Method and apparatus for receiving radio frequency signals | |
US6947720B2 (en) | Low noise mixer circuit with improved gain | |
US8649749B2 (en) | RF receiver with voltage sampling | |
US20030013419A1 (en) | Differential to single-ended converter with large output swing | |
TW200929853A (en) | Amplifier and the method thereof | |
JP4566182B2 (en) | Frequency mixer | |
US20060091944A1 (en) | I/Q quadrature demodulator | |
JP2009105884A (en) | Receiver for spread spectrum radar | |
JP2008172601A (en) | Mixer circuit and electronic equipment using the same | |
US7088168B2 (en) | Direct conversion receiver using vertical bipolar junction transistor available in deep n-well CMOS technology | |
KR20070106009A (en) | Low-noise mixer | |
JP2011114440A (en) | Differential signal generation circuit and frequency conversion circuit | |
US7298203B2 (en) | Amplification system capable of reducing DC offset | |
WO2003003595A1 (en) | Receiver | |
JP2008103970A (en) | Mixer and receiver | |
US7212588B1 (en) | Double sideband-intermediate frequency radio receiver architecture | |
JP2010219769A (en) | Oscillator circuit and radio set using the oscillator circuit | |
JP2007215248A (en) | Power amplifier and radio communication apparatus using the same | |
JP2005184409A (en) | Semiconductor integrated circuit device for communication and electronic component equipped with the same | |
JPWO2003003561A1 (en) | Frequency mixing circuit | |
JP2004336706A (en) | Receiving apparatus and semiconductor integrated circuit for radio signal processing | |
US20110105066A1 (en) | Frequency converter circuit and receiving apparatus | |
US7133653B2 (en) | Receiver and composite component having local oscillator components and mixing circuit integrally formed on semiconductor substrate | |
JP2011114792A (en) | Frequency conversion circuit and receiving apparatus | |
US20060269013A1 (en) | Up-conversion mixing system with high carrier suppression |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20130927 |