JP2011096971A - Method and apparatus for manufacturing semiconductor device - Google Patents
Method and apparatus for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2011096971A JP2011096971A JP2009252005A JP2009252005A JP2011096971A JP 2011096971 A JP2011096971 A JP 2011096971A JP 2009252005 A JP2009252005 A JP 2009252005A JP 2009252005 A JP2009252005 A JP 2009252005A JP 2011096971 A JP2011096971 A JP 2011096971A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- reaction chamber
- silicon
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 101
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 265
- 238000005530 etching Methods 0.000 claims abstract description 63
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 23
- 238000005192 partition Methods 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 121
- 229910052710 silicon Inorganic materials 0.000 claims description 121
- 239000010703 silicon Substances 0.000 claims description 121
- 239000007795 chemical reaction product Substances 0.000 claims description 25
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000012466 permeate Substances 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 48
- 239000007789 gas Substances 0.000 description 25
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 21
- 238000001179 sorption measurement Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 230000005484 gravity Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910000856 hastalloy Inorganic materials 0.000 description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000000499 gel Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910021536 Zeolite Inorganic materials 0.000 description 1
- 229910001093 Zr alloy Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- HNPSIPDUKPIQMN-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Al]O[Al]=O HNPSIPDUKPIQMN-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010457 zeolite Substances 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
この発明は、半導体装置の製造方法および製造装置に関し、詳しくは、犠牲層を有するシリコン基板を備えた半導体装置に対して当該犠牲層をドライエッチングする際に犠牲層がエッチングガスと反応することにより、H2Oを含む反応生成物が生成される半導体装置の製造方法および製造装置に関する。 The present invention relates to a manufacturing method and a manufacturing apparatus for a semiconductor device, and more particularly, when a sacrificial layer reacts with an etching gas when the sacrificial layer is dry-etched with respect to a semiconductor device including a silicon substrate having a sacrificial layer. The present invention relates to a semiconductor device manufacturing method and a manufacturing apparatus in which a reaction product containing H 2 O is generated.
従来から、犠牲層を有するシリコン基板に対して当該犠牲層をドライエッチングする方法として、無水フッ化水素酸ガス(以下、フッ酸ガスという)にメタノールの蒸気を混合して成るエッチングガスを用いて犠牲層をドライエッチングする方法が知られている(特許文献1)。 Conventionally, as a method of dry etching a sacrificial layer on a silicon substrate having a sacrificial layer, an etching gas formed by mixing methanol vapor with anhydrous hydrofluoric acid gas (hereinafter referred to as hydrofluoric acid gas) is used. A method of dry etching a sacrificial layer is known (Patent Document 1).
この出願の発明者らは、反応生成物であるH2Oを制御する半導体装置の製造方法および製造装置を考えた。図10は、その製造装置の説明図であり、(a)は製造装置を側方から透視して示す説明図、(b)は、エッチングの途中を示すSOI(silicon on insulator)基板の縦断面説明図である。 The inventors of this application have considered a method and apparatus for manufacturing a semiconductor device that controls H 2 O, which is a reaction product. 10A and 10B are explanatory views of the manufacturing apparatus, wherein FIG. 10A is an explanatory view showing the manufacturing apparatus seen from the side, and FIG. 10B is a longitudinal section of an SOI (silicon on insulator) substrate showing the middle of etching. It is explanatory drawing.
製造装置100は、反応室(真空チャンバー)101を備える。反応室101は、3枚のSOI基板S1,S2,S3を積層方向に配置可能に構成されている。各SOI基板は、それぞれ基板面間に一定距離を置き、基板面が相対向するように配置される。各SOI基板の平面形状は、公知の略円形である。
また、反応室101は、フッ酸ガス(HF)にメタノール(MeOH)もしくはエタノール(C2H6O)の蒸気を混合して成るエッチングガスを導入する導入口102と、ドライエッチング時の反応によって生成された反応生成物を排出する排出口103とを備える。
The
In addition, the
図10(b)に示すように、各SOI基板は、支持基板としての第1のシリコン層41および第2のシリコン層44が、犠牲層としての埋込み酸化膜43を介して積層された構造であり、さらに、第1のシリコン層41の裏面には、犠牲層としてのシリコン酸化膜42が形成されている。このシリコン酸化膜42および43は、SOI基板作成の際、シリコン層44の酸化工程にて形成されるものであり、シリコン酸化膜43は、SOI基板の剛性を高めるために形成されている。
As shown in FIG. 10B, each SOI substrate has a structure in which a
そして、エッチングガスが導入口102から反応室101に導入されると、エッチングガスに含まれるフッ酸(HF)と酸化膜(SiO2)とが化学反応し、埋込み酸化膜43およびシリコン酸化膜42がエッチングされる。このとき、反応生成物として、SiF4(四フッ化ケイ素)およびH2Oが生成される。
When the etching gas is introduced into the
しかし、あるSOI基板にいおいて生成されたH2Oは、エッチングガスの対流によって他のSOI基板に吸着される。また、上方に配置されたSOI基板において生成されたH2Oは、重力によって下降し、下方に配置されたSOI基板に吸着される。そして、次の化学式(1),(2)に示すように、SOI基板に吸着したH2Oはフッ酸と反応し、埋込み酸化膜43を過度にエッチングしてしまう。
However, H 2 O generated in a certain SOI substrate is adsorbed by another SOI substrate by convection of an etching gas. In addition, H 2 O generated in the SOI substrate disposed above is lowered by gravity and is adsorbed by the SOI substrate disposed below. Then, as shown in the following chemical formulas (1) and (2), H 2 O adsorbed on the SOI substrate reacts with hydrofluoric acid and excessively etches the buried
つまり、H2Oが吸着した部分と吸着していない部分との間、あるいは、H2Oの吸着量が多い部分と少ない部分との間で、エッチング量の差が大きくなってしまう。また、下方に配置されたSOI基板は、その上方に配置されたSOI基板から生成されるH2Oが吸着するため、上方に配置されたSOI基板よりも下方に配置されたSOI基板の方がエッチング量が大きくなってしまうという問題もある。 That is, the difference in etching amount increases between a portion where H 2 O is adsorbed and a portion where H 2 O is not adsorbed, or between a portion where the amount of H 2 O adsorbed is large and a portion where it is small. In addition, since the SOI substrate disposed below adsorbs H 2 O generated from the SOI substrate disposed above the SOI substrate, the SOI substrate disposed below the SOI substrate disposed above the SOI substrate. There is also a problem that the etching amount becomes large.
2HF+H2O → H3O(+)+HF2(−) ・・・(1) 2HF + H 2 O → H 3 O (+) + HF 2 (−) (1)
SiO2+2H3O(+)+2HF2(−) → SiF4+4H2O ・・・(2) SiO 2 + 2H 3 O (+) + 2HF 2 (−) → SiF 4 + 4H 2 O (2)
特に、図10(b)に示すように、SOI基板の裏面全面にシリコン酸化膜42が形成されているため、そのシリコン酸化膜42から多くのH2Oが発生する。このため、下方に配置されたSOI基板は、上方に配置されたSOI基板の裏面から発生したH2Oの吸着量が多くなり、埋込み酸化膜43が過度にエッチングされ易い。
In particular, as shown in FIG. 10B, since the
そこでこの発明は、上述の問題を解決するためになされたものであり、エッチング量の精度を高めることのできる半導体装置の製造方法および製造装置を実現することを目的とする。 Accordingly, the present invention has been made to solve the above-described problem, and an object of the present invention is to realize a semiconductor device manufacturing method and manufacturing apparatus capable of increasing the etching amount accuracy.
上記の目的を達成するため、この発明の第1の特徴は、犠牲層(42,43)を有する複数のシリコン基板(S1,S3)を各基板面が対向するように反応室(31)に配置し、前記反応室の内部に導入したエッチングガスと前記犠牲層とを反応させて前記犠牲層をドライエッチングする工程を有し、前記の反応により、H2Oを含む反応生成物が生成される半導体装置の製造方法において、前記反応生成物の少なくともH2Oが透過し難い性質を有する部材(50,60,80)が、前記反応室に配置された複数のシリコン基板の各シリコン基板間の所定範囲を区画するように配置されていることにある。 In order to achieve the above object, a first feature of the present invention is that a plurality of silicon substrates (S1, S3) having sacrificial layers (42, 43) are placed in a reaction chamber (31) so that the substrate surfaces face each other. And a step of dry etching the sacrificial layer by reacting the etching gas introduced into the reaction chamber with the sacrificial layer, and a reaction product containing H 2 O is generated by the reaction. In the method of manufacturing a semiconductor device, a member (50, 60, 80) having the property that at least H 2 O of the reaction product is difficult to permeate is formed between the silicon substrates of the plurality of silicon substrates disposed in the reaction chamber. It is that it arrange | positions so that the predetermined range may be divided.
この発明の第2の特徴は、少なくとも一方の基板面に犠牲層(42)を有する複数のシリコン基板(S1,S3)を各基板面が対向するように反応室に配置し、前記反応室の内部に導入したエッチングガスと前記犠牲層とを反応させて前記犠牲層をドライエッチングする工程を有し、前記の反応により、H2Oを含む反応生成物が生成される半導体装置の製造方法において、前記反応室に配置された複数のシリコン基板のうち、少なくとも最下部に配置されたシリコン基板(S1)よりも上方に配置されたシリコン基板(S3)の各犠牲層の所定範囲をそれぞれ覆うための部材であって、前記反応生成物の少なくともH2Oが透過し難い性質を有する部材(70)を備えたことにある。 A second feature of the present invention is that a plurality of silicon substrates (S1, S3) having a sacrificial layer (42) on at least one substrate surface are arranged in a reaction chamber so that the substrate surfaces face each other, In a method of manufacturing a semiconductor device, the method includes a step of dry-etching the sacrificial layer by reacting an etching gas introduced therein and the sacrificial layer, and a reaction product containing H 2 O is generated by the reaction. In order to cover a predetermined range of each sacrificial layer of the silicon substrate (S3) disposed at least above the silicon substrate (S1) disposed at the bottom of the plurality of silicon substrates disposed in the reaction chamber. A member (70) having the property that at least H 2 O of the reaction product is difficult to permeate.
この発明の第3の特徴は、前述した第1の特徴において、前記各シリコン基板(S1,S3)は、少なくとも一方の基板面に前記犠牲層(42)が形成されていることにある。 A third feature of the present invention is that, in the first feature described above, each of the silicon substrates (S1, S3) has the sacrificial layer (42) formed on at least one substrate surface.
この発明の第4の特徴は、前述した第1ないし第3の特徴のいずれか1つにおいて、前記シリコン基板と対向する前記部材の面積は、前記シリコン基板の基板面積よりも大きいことにある。 According to a fourth feature of the present invention, in any one of the first to third features described above, an area of the member facing the silicon substrate is larger than a substrate area of the silicon substrate.
この発明の第5の特徴は、前述した第4の特徴において、前記各シリコン基板(S1,S3)間は、前記部材(50)によって区画されており、その区画によって形成された各空間(31a,31b)は相互に非連通であることにある。 According to a fifth feature of the present invention, in the fourth feature described above, each of the silicon substrates (S1, S3) is partitioned by the member (50), and each space (31a) formed by the partition is defined. , 31b) are not in communication with each other.
この発明の第6の特徴は、前述した第1ないし第5の特徴のいずれか1つにおいて、前記部材は、前記の反応によってH2Oを生成しないシリコン基板(60)であることにある。 A sixth feature of the present invention is that, in any one of the first to fifth features described above, the member is a silicon substrate (60) that does not generate H 2 O by the reaction.
この発明の第7の特徴は、前述した第1ないし第5の特徴のいずれか1つにおいて、前記部材は、前記H2Oを吸着する性質を有するものであることにある。 A seventh feature of the present invention is that, in any one of the first to fifth features described above, the member has a property of adsorbing the H 2 O.
この発明の第8の特徴は、前述した第1ないし第7の特徴のいずれか1つにおいて、前記反応室(31)は、前記エッチングガスを前記反応室に導入する導入口(32)が上方に配置されるとともに、前記反応生成物を前記反応室から排出する排出口(33)が下方に配置されており、かつ、前記各シリコン基板が各基板面を相互に対向させて横方向に配置されるように構成されていることにある。 According to an eighth feature of the present invention, in any one of the first to seventh features described above, the reaction chamber (31) has an introduction port (32) for introducing the etching gas into the reaction chamber. And a discharge port (33) for discharging the reaction product from the reaction chamber is disposed below, and the silicon substrates are disposed laterally with the substrate surfaces facing each other. It is to be configured to be.
この発明の第9の特徴は、前述した第1ないし第8の特徴のいずれか1つにおいて、前記部材(80)にヒータ(90)が内蔵されていることにある。 A ninth feature of the present invention is that, in any one of the first to eighth features described above, a heater (90) is built in the member (80).
この発明の第10の特徴は、前述した第1ないし第9の特徴のいずれか1つにおいて、前記犠牲層(42,43)は、酸化シリコン層であり、前記エッチングガスは、無水フッ化水素酸ガスを含むことにある。 According to a tenth feature of the present invention, in any one of the first to ninth features described above, the sacrificial layer (42, 43) is a silicon oxide layer, and the etching gas is anhydrous hydrogen fluoride. It contains an acid gas.
なお、上記各括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in each said parenthesis shows the correspondence with the specific means as described in embodiment mentioned later.
前述した第1の特徴によれば、反応生成物の少なくともH2Oが透過し難い性質を有する部材が、反応室に配置された複数のシリコン基板の各シリコン基板間の所定範囲を区画するように配置されているため、反応生成物として生成されたH2Oがシリコン基板間を移動し難くすることができる。
したがって、シリコン基板に吸着したH2Oによって犠牲層が過度にエッチングされ難いため、エッチング量の精度を高めることができる。
According to the first feature described above, the member having the property that at least H 2 O of the reaction product does not easily permeate defines a predetermined range between the silicon substrates of the plurality of silicon substrates arranged in the reaction chamber. Therefore, it is possible to make it difficult for H 2 O generated as a reaction product to move between silicon substrates.
Therefore, the sacrificial layer is not excessively etched by H 2 O adsorbed on the silicon substrate, so that the accuracy of the etching amount can be increased.
特に、前述した第3の特徴のように、各シリコン基板の少なくとも一方の基板面に犠牲層が形成されてなる場合は、上方に配置されたシリコン基板の一方の基板面にて生成されたH2Oが、下方に配置されたシリコン基板の基板面に吸着し易い。
しかし、前述した第1の特徴によれば、上方に配置されたシリコン基板の一方の基板面にて生成されたH2Oが上記の部材によって遮られるため、そのH2Oが、下方に配置されたシリコン基板の基板面に吸着し難い。
したがって、シリコン基板に吸着したH2Oによって犠牲層が過度にエッチングされ難いため、エッチング量の精度を高めることができる。
In particular, when the sacrificial layer is formed on at least one substrate surface of each silicon substrate as in the third feature described above, the H generated on one substrate surface of the silicon substrate disposed above is formed. 2 O tends to be adsorbed on the surface of the silicon substrate disposed below.
However, according to the first feature described above, since H 2 O generated on one substrate surface of the silicon substrate disposed above is blocked by the above member, the H 2 O is disposed below. It is difficult to adsorb on the substrate surface of the silicon substrate.
Therefore, the sacrificial layer is not excessively etched by H 2 O adsorbed on the silicon substrate, so that the accuracy of the etching amount can be increased.
前述した第2の特徴によれば、反応室に配置された複数のシリコン基板のうち、少なくとも最下部に配置されたシリコン基板よりも上方に配置されたシリコン基板の各犠牲層の所定範囲をそれぞれ覆うための部材であって、反応生成物の少なくともH2Oが透過し難い性質を有する部材を備えるため、上方に配置されたシリコン基板の一方の基板面に形成された犠牲層からH2Oが生成されないようにすることができる。
したがって、上方に配置されたシリコン基板の一方の基板面に形成された犠牲層から生成されたH2Oが、下方に配置されたシリコン基板に吸着され、その吸着されたH2Oによって犠牲層が過度にエッチングされるという事態が起き難いため、エッチング量の精度を高めることができる。
According to the second feature described above, the predetermined ranges of the respective sacrificial layers of the silicon substrate disposed at least above the silicon substrate disposed at the bottom of the plurality of silicon substrates disposed in the reaction chamber are respectively set. a member for covering, at least H 2 O is for comprising a member having a hard property transmitted, H 2 O from the sacrificial layer formed on one substrate face of the silicon substrate disposed above the reaction product Can be prevented from being generated.
Therefore, H 2 O generated from the sacrificial layer formed on one substrate surface of the silicon substrate disposed above is adsorbed by the silicon substrate disposed below, and the sacrificial layer is absorbed by the adsorbed H 2 O. Since it is difficult to cause a situation in which the etching is excessively etched, the accuracy of the etching amount can be increased.
前述した第4の特徴によれば、シリコン基板と対向する前記部材の面積は、シリコン基板の基板面積よりも大きいため、反応生成物として生成されたH2Oがシリコン基板間をより一層移動し難くすることができる。
したがって、シリコン基板に吸着したH2Oによって犠牲層が過度にエッチングされるという事態がより一層起き難いため、エッチング量の精度をより一層高めることができる。
According to the fourth feature described above, since the area of the member facing the silicon substrate is larger than the substrate area of the silicon substrate, H 2 O generated as a reaction product further moves between the silicon substrates. Can be difficult.
Therefore, since the situation that the sacrificial layer is excessively etched by H 2 O adsorbed on the silicon substrate is less likely to occur, the accuracy of the etching amount can be further increased.
前述した第5の特徴によれば、各シリコン基板間は、前記部材によって区画されており、その区画によって形成された各空間は相互に非連通であるため、反応生成物として生成されたH2Oがシリコン基板間を移動しないようにすることができる。
したがって、他のシリコン基板から発生したH2Oが吸着することがなく、そのことによって犠牲層が過度にエッチングされることがないため、エッチング量の精度をより一層高めることができる。
According to the fifth feature described above, the silicon substrates are partitioned by the member, and the spaces formed by the partitions are not in communication with each other, and thus H 2 generated as a reaction product. It is possible to prevent O from moving between the silicon substrates.
Therefore, H 2 O generated from another silicon substrate is not adsorbed, and thereby the sacrificial layer is not excessively etched, so that the accuracy of the etching amount can be further improved.
前述した第6の特徴によれば、前記部材は、前記の反応によってH2Oを生成しないシリコン基板であり、エッチング対象のシリコン基板を製造する過程で得ることのできるシリコン基板を利用することができるので、専用の部材を製造する必要がない。
したがって、半導体装置の製造費用の増加を抑制することができる。
According to the sixth feature described above, the member is a silicon substrate that does not generate H 2 O by the reaction, and a silicon substrate that can be obtained in the process of manufacturing a silicon substrate to be etched is used. Since it is possible, it is not necessary to manufacture a dedicated member.
Therefore, an increase in manufacturing cost of the semiconductor device can be suppressed.
前述した第7の特徴によれば、前記部材は、前記H2Oを吸着する性質を有するものであるため、前記の反応によって生成され、部材に到達したH2Oを吸着することができるので、シリコン基板に対するH2Oの吸着量をより一層少なくすることができる。 According to a seventh aspect described above, the member, the order and has a property of adsorbing of H 2 O, is produced by the reaction of the, it is possible to adsorb of H 2 O has reached the member Further, the amount of H 2 O adsorbed on the silicon substrate can be further reduced.
前述した第8の特徴によれば、反応室は、エッチングガスを反応室に導入する導入口が上方に配置されるとともに、反応生成物を反応室から排出する排出口が下方に配置されており、かつ、各シリコン基板が各基板面を相互に対向させて横方向に配置されるように構成されているため、反応により生成されたH2Oを重力方向へ移動させることができる。
したがって、反応により生成されたH2Oのシリコン基板に対する吸着量をより一層少なくすることができる。
According to the eighth feature described above, the reaction chamber has an inlet for introducing an etching gas into the reaction chamber disposed above, and a discharge port for discharging the reaction product from the reaction chamber disposed below. and, for each of the silicon substrate is configured to be positioned laterally to each other are opposed to each substrate surface, of H 2 O produced by the reaction can be moved in the direction of gravity.
Therefore, the amount of adsorption of H 2 O generated by the reaction to the silicon substrate can be further reduced.
前述した第9の特徴によれば、前記部材にヒータが内蔵されているため、シリコン基板に吸着されたH2Oをヒータから発せられる熱によって蒸発させることができる。また、部材に吸着したH2Oも蒸発させることができる。
したがって、反応により生成されたH2Oのシリコン基板に対する吸着量をより一層少なくすることができる。
According to the ninth feature described above, since the heater is built in the member, H 2 O adsorbed on the silicon substrate can be evaporated by heat generated from the heater. Further, H 2 O adsorbed on the member can also be evaporated.
Therefore, the amount of adsorption of H 2 O generated by the reaction to the silicon substrate can be further reduced.
前述した第10の特徴のように、犠牲層が酸化シリコン層であり、エッチングガスが無水フッ化水素酸ガスを含む場合は、無水フッ化水素酸ガスと酸化シリコンとが反応してH2Oが生成され易い。
しかし、前述した第1ないし第9の特徴のいずれか1つを用いれば、生成されたH2Oがシリコン基板に吸着され、過度にエッチングが進行するという事態が起き難いため、エッチング量の精度を高めることができる。
As in the tenth feature described above, when the sacrificial layer is a silicon oxide layer and the etching gas contains anhydrous hydrofluoric acid gas, the anhydrous hydrofluoric acid gas and silicon oxide react to react with H 2 O. Is easily generated.
However, if any one of the first to ninth features described above is used, the generated H 2 O is adsorbed to the silicon substrate, and it is difficult for the etching to proceed excessively. Can be increased.
〈第1実施形態〉
この発明に係る第1実施形態について図を参照して説明する。図1は、この第1実施形態に係る半導体装置の製造方法に用いる製造装置の概略を示す説明図であり、(a)は、製造装置を側方から透視した説明図、(b)は、(a)に示す製造装置に配置されたSOI基板および仕切り部材の拡大図である。図2は、図1(a)に示す製造装置を上方から透視した説明図である。なお、図1(b)においてSOI基板S1,S3は、構造を分かり易くするため、実際の寸法よりも拡大して描かれている。また、図10に示した構成と同一の構成については同一の符号を付している。
<First Embodiment>
A first embodiment according to the present invention will be described with reference to the drawings. 1A and 1B are explanatory views showing an outline of a manufacturing apparatus used in the method for manufacturing a semiconductor device according to the first embodiment. FIG. 1A is an explanatory view of the manufacturing apparatus seen from the side, and FIG. It is an enlarged view of the SOI substrate and partition member which are arrange | positioned at the manufacturing apparatus shown to (a). FIG. 2 is an explanatory view of the manufacturing apparatus shown in FIG. In FIG. 1B, the SOI substrates S1 and S3 are drawn larger than the actual dimensions for easy understanding of the structure. Further, the same components as those shown in FIG. 10 are denoted by the same reference numerals.
製造装置30は、その内部に反応室(真空チャンバー)31を備える。反応室31は、仕切り部材50によって第1反応室31aおよび第2反応室31bに区画されている。仕切り部材50と反応室31の周壁31cとの間には、隙間が形成されていない。このため、第1反応室31aおよび第2反応室32aは、仕切り部材50によって非連通状態に維持されている。仕切り部材50は、ハステロイ(登録商標)など、耐腐食性に優れ、かつ、H2Oが透過しない、あるいは、透過し難い材料によって形成されている。
The
上方の第1反応室31aには、SOI基板S3が配置され、下方の第2反応室31bには、SOI基板S1が配置される。SOI基板S3は、第1反応室31aの壁面および仕切り部材50と非接触状態で配置される。SOI基板S1は、第2反応室31bの壁面および仕切り部材50と非接触状態で配置される。
An SOI substrate S3 is disposed in the upper
SOI基板S1,S3は、支持基板となる第1のシリコン層41と、その表層に形成された埋込み酸化膜43と、その表層に形成された第2のシリコン層44と、第1シリコン層の裏面に形成されたシリコン酸化膜42とをそれぞれ備える。シリコン酸化膜42および埋込み酸化膜43が犠牲層である。シリコン酸化膜42は、SOI基板の剛性を高めるためにSOI基板の裏面全面に形成されている。
The SOI substrates S1 and S3 include a
まず、SOI基板S1,S3を図示しない搬送装置によって反応室31内に搬送する。次に、フッ酸ガス(HF)にメタノール(MeOH)もしくはエタノール(C2H6O)の蒸気を混合して成るエッチングガスを導入口32から導入する。これにより、シリコン酸化膜42および埋込み酸化膜43のエッチングが始まる。このエッチングは、次の式(3)に示すように、フッ酸と酸化シリコンとが反応することによって進行する。
First, the SOI substrates S1 and S3 are transferred into the
SiO2+4HF+2MeOH → SiF4↑+2H2O↑+2MeOH↑ ・・(3) SiO 2 + 4HF + 2MeOH → SiF 4 ↑ + 2H 2 O ↑ + 2MeOH ↑ (3)
上記の式(3)に示すように、上記の反応によってH2Oが生成される。SOI基板S3において生成されたH2Oは、重力によって下方へ移動するが、図1(b)に示すように、SOI基板S1,S3間は、仕切り部材50によって非連通に区画されているため、一方のSOI基板から発生したH2Oが他方のSOI基板に吸着することがない。
As shown in the above formula (3), H 2 O is generated by the above reaction. Although H 2 O generated in the SOI substrate S3 moves downward by gravity, as shown in FIG. 1B, the SOI substrates S1 and S3 are separated from each other by the
特に、SOI基板の裏面の全面に形成されたシリコン酸化膜42からは、埋込み酸化膜43よりも多くのH2Oが生成される。また、SOI基板S3の直下にSOI基板1が配置されており、SOI基板S3のシリコン酸化膜42と、SOI基板S1の表面とが対向して配置されている。このため、SOI基板S3の裏面から発生したH2Oが、SOI基板S1の埋込み酸化膜43に吸着し易いが、仕切り部材50が存在するため、そのような吸着を完全に阻止することができる。
In particular, more H 2 O than the buried
以上のように、上方に配置されたSOI基板S3において生成されたH2Oが、下方に配置されたSOI基板S1に吸着しないため、SOI基板S1の埋込み酸化膜43のエッチングが過度に進行しないので、エッチング量の精度を高めることができる。
特に、第2のシリコン層44がマイクロ構造体を構成するものである場合は、埋込み酸化膜43のエッチングが過度に進行すると、第2のシリコン層44の動作に悪い影響が出るおそれがあるが、この実施形態に係る半導体装置の製造方法を用いれば、埋込み酸化膜43のエッチングが過度に進行するおそれがないため、第2のシリコン層44の動作に悪い影響が出るおそれもない。
As described above, since H 2 O generated in the upper SOI substrate S3 is not adsorbed to the lower SOI substrate S1, the etching of the buried
In particular, in the case where the
たとえば、SOI基板が加速度センサを製造するものであり、第2のシリコン層44が固定電極および可動電極であり、可動電極が片持ち構造である場合は、その可動電極を支持する部分のエッチングが過度に進行すると、可動電極の先端が自重によって第1のシリコン層41の表面に接触し、加速度センサの検出精度が低下するおそれがある。
しかし、上記の実施形態に係る半導体装置の製造方法を用いれば、可動電極を支持する部分のエッチングが過度に進行するおそれがないため、可動電極の先端が第1のシリコン層41の表面に接触するおそれがないので、加速度センサの検出精度が低下するおそれがない。
For example, when the SOI substrate is for manufacturing an acceleration sensor, the
However, if the method for manufacturing a semiconductor device according to the above-described embodiment is used, there is no possibility that the etching of the portion supporting the movable electrode proceeds excessively, so that the tip of the movable electrode contacts the surface of the
(変更例)
図11に示すように、2つの仕切り部材50によって反応室31を第1反応室31a、第2反応室31bおよび第3反応室31dに区画し、各反応室にSOI基板S3,S1,S4を配置して同時に3枚のSOI基板をエッチングすることもできる。また、仕切り部材50によって反応室31の区画数を増やし、4枚以上のSOI基板を同時にエッチングすることもできる。つまり、n個の仕切り部材50を使用して反応室31を(n+1)個に区画し、区画された各反応室にそれぞれSOI基板を1枚ずつ配置することにより、同時に(n+1)枚のSOI基板をエッチングすることもできる。
(Example of change)
As shown in FIG. 11, the
〈第2実施形態〉
次に、この発明の第2実施形態について図を参照して説明する。図3は、この実施形態に係る半導体装置の製造方法に用いる製造装置の概略を示す説明図であり、(a)は、製造装置を側方から透視した説明図、(b)は、(a)に示す製造装置に配置されたSOI基板およびダミーのシリコン基板の拡大図である。
Second Embodiment
Next, a second embodiment of the present invention will be described with reference to the drawings. 3A and 3B are explanatory views showing an outline of a manufacturing apparatus used in the method for manufacturing a semiconductor device according to this embodiment. FIG. 3A is an explanatory view of the manufacturing apparatus seen from the side, and FIG. 2 is an enlarged view of an SOI substrate and a dummy silicon substrate disposed in the manufacturing apparatus shown in FIG.
この実施形態に係る半導体装置の製造方法に用いる製造装置は、SOI基板間にダミーのシリコン基板を配置したことを特徴とする。図3に示すように、SOI基板S1,S3間には、ダミーのシリコン基板60が配置されている。ダミーのシリコン基板60の表裏面には、シリコン酸化膜は形成されていない。ダミーのシリコン基板60の基板面の大きさは、エッチング対象であるSOI基板S1,S3と同じである。
The manufacturing apparatus used in the method for manufacturing a semiconductor device according to this embodiment is characterized in that a dummy silicon substrate is disposed between SOI substrates. As shown in FIG. 3, a
ダミーのシリコン基板60は、図示しない搬送装置によってエッチング対象であるSOI基板S1,S3と共に反応室31内に搬送され、SOI基板S1,S3およびダミーのシリコン基板60は、反応室31の内部において、相互に所定間隔を置いて上下方向に配列される。つまり、本来であれば、3枚のSOI基板を反応室31に搬送するところ、中央のSOI基板をダミーのシリコン基板60に変更して搬送する。
The
このように、SOI基板S1,S3間にダミーのシリコン基板60を配置することにより、エッチングによってSOI基板S3から生成されたH2Oは、ダミーのシリコン基板60によって下降が阻止される。
したがって、下方に配置されたSOI基板S1の埋込み酸化膜43が過度にエッチングされないので、エッチング量の精度を高めることができる。
As described above, by arranging the
Therefore, since the buried
(実験)
この出願の発明者らは、前述したダミーのシリコン基板を用いた場合の効果を知るための実験を行った。図4は、この実験の内容を示す説明図であり、(a)は実験結果を示すグラフ、(b)は従来技術の説明図、(c)は本願発明の説明図である。
(Experiment)
The inventors of this application conducted an experiment to know the effect of using the dummy silicon substrate described above. 4A and 4B are explanatory diagrams showing the contents of this experiment, in which FIG. 4A is a graph showing experimental results, FIG. 4B is an explanatory diagram of the prior art, and FIG. 4C is an explanatory diagram of the present invention.
図4(b)に示すように、SOI基板S1,S2,S3を下から順に配置し、最上部にダミーのシリコン基板60を配置した構成を従来技術とし、図4(c)に示すように、SOI基板S1,S3間にダミーのシリコン基板60を配置し、SOI基板S3の上方にダミーのシリコン基板60を配置した構成を本願発明とした。SOI基板S1〜S3の構造は、図1(b)に示した構造と同一であり、製造装置は、SOI基板を4枚配置できるものを用いた。
As shown in FIG. 4B, the prior art has a configuration in which SOI substrates S1, S2, and S3 are arranged in order from the bottom and a
フッ酸ガス(HF)にメタノール(MeOH)の蒸気を混合して成るエッチングガスを導入口32から導入し、シリコン酸化膜42および埋込み酸化膜43のエッチングを行った。そして、SOI基板S1〜S3の埋込み酸化膜43のエッチング量(μm)を測定した。また、各SOI基板におけるエッチング量の最小値および最大値を測定し、平均値を計算した。本願発明の構成を用いたエッチング量の測定は、1回の測定で用いるSOI基板S1,S3を1ロットとして計6ロットを用意し、1ロット単位でエッチングを行った。
An etching gas formed by mixing methanol (MeOH) vapor with hydrofluoric acid gas (HF) was introduced from the
その結果、図4(a)に示すように、SOI基板間のばらつき(各SOI基板の平均値の変化量)は、本願発明の方が従来技術よりも小さいことが分かった。具体的には、本願発明の1ロット目から6ロット目までのエッチング量のばらつきの平均値が、6.02±1.01μmであったのに対し、従来技術は7.08±2.65μmであり、本願発明は、エッチング量のばらつきを従来よりも1.64μm小さくすることができた。 As a result, as shown in FIG. 4A, it was found that the variation between SOI substrates (the amount of change in the average value of each SOI substrate) is smaller in the present invention than in the prior art. Specifically, the average value of the variation in the etching amount from the first lot to the sixth lot of the present invention was 6.02 ± 1.01 μm, whereas the conventional technique has 7.08 ± 2.65 μm. In the present invention, the variation in the etching amount can be reduced by 1.64 μm as compared with the prior art.
また、同じSOI基板の中におけるエッチング量のばらつき(最大値から最小値を減算した値)も、本願発明の方が従来技術よりも小さいことが分かった。
つまり、本願発明のように、SOI基板間にダミーのシリコン基板を配置することにより、エッチング量の精度が高められることが実証された。
It was also found that the variation in etching amount (a value obtained by subtracting the minimum value from the maximum value) in the same SOI substrate is smaller in the present invention than in the prior art.
That is, it has been proved that the accuracy of the etching amount can be improved by disposing a dummy silicon substrate between the SOI substrates as in the present invention.
(変更例)
(1)また、図12に示すように、3枚のSOI基板S3,S1,S4間にそれぞれダミーのシリコン基板60を配置して同時に3枚のSOI基板をエッチングすることもできる。また、4枚のSOI基板間にそれぞれダミーのシリコン基板60を配置して4枚以上のSOI基板を同時にエッチングすることもできる。つまり、m枚のSOI基板の間にそれぞれダミーのシリコン基板60を1枚ずつ配置し、計(m−1)枚のダミーのシリコン基板60を使用することにより、同時にm枚のSOI基板をエッチングすることもできる。
(Example of change)
(1) Further, as shown in FIG. 12, a
(2)また、上方に配置されたSOI基板において生成されたH2Oが、ダミーのシリコン基板の端部を回り込んで下方のSOI基板に到達するような場合は、図5に示すように、ダミーのシリコン基板の基板面積をSOI基板よりも大きく形成し、H2Oの回り込みを抑制することもできる。 (2) Further, in the case where H 2 O generated in the upper SOI substrate wraps around the end of the dummy silicon substrate and reaches the lower SOI substrate, as shown in FIG. In addition, the dummy silicon substrate can be formed to have a substrate area larger than that of the SOI substrate, and the wraparound of H 2 O can be suppressed.
(3)エッチング量のばらつく領域が特定される場合は、必ずしもSOI基板と同じ形状および大きさに形成する必要はなく、その特定される領域に対応させて上記のダミーのシリコン基板などを作成することもできる。 (3) When the region where the etching amount varies is specified, it is not always necessary to form the same shape and size as the SOI substrate, and the above-described dummy silicon substrate or the like is created corresponding to the specified region. You can also.
(4)ダミーのシリコン基板に代えて、シリコン以外の材料によって板状に形成された部材を用いることもできる。ただし、その材料としては、ハステロイなど、耐腐食性に優れ、かつ、エッチングガスとの反応によってエッチングに悪い影響を与えるH2Oなどの物質を生成しないものを選択する。 (4) Instead of a dummy silicon substrate, a member formed in a plate shape by a material other than silicon can be used. However, as the material, a material such as Hastelloy that has excellent corrosion resistance and does not generate a substance such as H 2 O that adversely affects etching by reaction with an etching gas is selected.
〈第3実施形態〉
次に、この発明の第3実施形態について図を参照して説明する。図6は、この実施形態に係る半導体装置の製造方法に用いる製造装置の概略を示す説明図であり、(a)は、製造装置を側方から透視した説明図、(b)は、(a)に示す製造装置に配置されたSOI基板およびトレーの拡大図である。
<Third Embodiment>
Next, a third embodiment of the invention will be described with reference to the drawings. 6A and 6B are explanatory views showing an outline of a manufacturing apparatus used in the method for manufacturing a semiconductor device according to this embodiment. FIG. 6A is an explanatory view in which the manufacturing apparatus is seen from the side, and FIG. It is an enlarged view of the SOI substrate and tray arrange | positioned at the manufacturing apparatus shown in FIG.
この実施形態に係る半導体装置の製造方法に用いる製造装置は、SOI基板を載置するトレーを備えたことを特徴とする。図6に示すように、SOI基板S1〜S3は、それぞれトレー70の上に載置されている。トレー70は、その表面にSOI基板を載置可能な大きさに形成されており、その周縁には、周壁71が連続形成されている。つまり、トレー70に載置されたSOI基板は、その裏面がトレー70の表面に接触し、端面が周壁71によって囲まれた状態になる。トレー70は、ハステロイなど、耐腐食性に優れ、かつ、エッチングガスとの反応によりH2Oを生成しない材料によって形成されている。
A manufacturing apparatus used in the method for manufacturing a semiconductor device according to this embodiment includes a tray on which an SOI substrate is placed. As shown in FIG. 6, the SOI substrates S <b> 1 to S <b> 3 are each placed on a
各SOI基板は、トレー70に載置された状態で搬送装置によって反応室31に搬送される。また、予めトレー70を反応室31に配置しておき、搬送されたSOI基板をトレー70に載置するように構成しても良い。また、エッチングのばらつきの大きさによっては、必ずしもトレー70の周壁71を形成する必要はなく、板状のトレーを用いることもできる。
Each SOI substrate is transferred to the
このように、各SOI基板S1〜S3は、それぞれトレー70に収容されるため、エッチングガスとの反応により上方のSOI基板から発生したH2Oが下方へ移動し難くすることができる。特に、SOI基板の裏面がトレー70の表面に接触しているため、SOI基板の裏面に形成されたシリコン酸化膜42からH2Oが生成されないようにすることができる。
したがって、下方に配置されたSOI基板が過度にエッチングされることをなくすことができるため、エッチング精度を高めることができる。
なお、各SOI基板をトレー70の上に載置することにより、2枚または4枚以上のSOI基板を同時にエッチングすることもできる。
In this way, since each of the SOI substrates S1 to S3 is accommodated in the
Accordingly, the SOI substrate disposed below can be prevented from being excessively etched, and the etching accuracy can be increased.
Note that two or four or more SOI substrates can be etched simultaneously by placing each SOI substrate on the
〈第4実施形態〉
次に、この発明の第4実施形態について図を参照して説明する。図7は、この実施形態に係る半導体装置の製造方法に用いる製造装置の概略を示す説明図であり、(a)は、製造装置を側方から透視した説明図、(b)は、(a)に示す製造装置に配置されたダミーの基板の平面図である。
<Fourth embodiment>
Next, a fourth embodiment of the invention will be described with reference to the drawings. 7A and 7B are explanatory views showing an outline of a manufacturing apparatus used in the method for manufacturing a semiconductor device according to this embodiment. FIG. 7A is an explanatory view of the manufacturing apparatus seen from the side, and FIG. It is a top view of the dummy board | substrate arrange | positioned at the manufacturing apparatus shown in FIG.
この実施形態に係る半導体装置の製造方法に用いる製造装置は、ヒータを備えた板状部材を各SOI基板間に配置したことを特徴とする。図7に示すように、SOI基板形状に形成された板状部材80の内部には、ヒータ90が内蔵されている。板状部材80は、ステンレス鋼などの伝熱効率の高い材料により形成されている。この実施形態では、ヒータ90は、略四角形の平面形状に形成されている。ヒータ90は、ヒータ制御装置(図示省略)によって制御され、板状部材80を加熱する。この加熱によって発生した熱は、SOI基板S1,S3に伝熱し、両SOI基板に吸着したH2Oを蒸発させ、吸着したH2Oがフッ酸と反応することによるエッチングの進行を抑制する。
The manufacturing apparatus used in the method for manufacturing a semiconductor device according to this embodiment is characterized in that a plate-like member provided with a heater is disposed between the SOI substrates. As shown in FIG. 7, a
つまり、SOI基板S3から発生したH2Oは、板状部材80によって下方への移動が抑制されるが、たとえ、SOI基板S1にH2Oが吸着した場合でも、その吸着したH2Oを板状部材80から発生する熱によって蒸発させることができるため、エッチング量の精度をより一層高めることができる。
That, H 2 O generated from the SOI substrate S3 is but downward movement of the
ヒータ90として、シーズヒータまたはカートリッジヒータなどを用いることができる。シーズヒータとは、金属製のパイプの中に電熱線をコイル状にしたものを通し、金属パイプと電熱線とが接触しないように、金属パイプの中に絶縁粉末を充填して密封し、電熱線を通電して発熱させる構造のヒータである。また、カートリッジヒータとは、発熱線を無機絶縁物(たとえば、マグネシアなど)により形成されたボビンにコイル状に巻回し、これを金属シースに挿入し、隙間に粉末状の無機絶縁物を充填してなるヒータである。
As the
(変更例)
図8に示すように、複数のヒータ90を板状部材80に内蔵することもできる。また、相対的にH2Oの吸着量が多い領域を加熱するように、ヒータ90の配置を変更しても良い。さらに、H2Oが吸着する領域における吸着量に応じてヒータ90の加熱温度を変更しても良い。さらに、ヒータそのものによって板状部材80を形成しても良い。
(Example of change)
As shown in FIG. 8, a plurality of
〈第5実施形態〉
次に、この発明の第5実施形態について図を参照して説明する。図9は、この実施形態に係る半導体装置の製造方法に用いる製造装置の概略を示す説明図であり、(a)は、製造装置を側方から透視した説明図、(b)は、(a)に示す製造装置に配置されたSOI基板およびダミーのシリコン基板の拡大図である。
<Fifth Embodiment>
Next, a fifth embodiment of the present invention will be described with reference to the drawings. FIG. 9 is an explanatory view showing an outline of a manufacturing apparatus used in the method for manufacturing a semiconductor device according to this embodiment. FIG. 9A is an explanatory view of the manufacturing apparatus seen from the side, and FIG. 2 is an enlarged view of an SOI substrate and a dummy silicon substrate disposed in the manufacturing apparatus shown in FIG.
この実施形態に係る半導体装置の製造方法に用いる製造装置は、反応室内でSOI基板を立てて配置することを特徴とする。図9に示すように、製造装置30は、上方に導入口32が配置され、下方に排出口33が配置されている。また、反応室31には、SOI基板S1,S3が立てて配置され、両SOI基板間にダミーのシリコン基板60が立てて配置される。
The manufacturing apparatus used in the method for manufacturing a semiconductor device according to this embodiment is characterized in that an SOI substrate is placed upright in a reaction chamber. As shown in FIG. 9, the
このように、各SOI基板を立てて配置することにより、各SOI基板から発生したH2Oの蒸気を重力方向に移動させることができるため、一方のSOI基板から発生したH2Oが他方のSOI基板に吸着し難くすることができる。なお、ダミーのシリコン基板60に対して第2実施形態の変更例を適用することもできる。
In this way, by placing each SOI substrate upright, the H 2 O vapor generated from each SOI substrate can be moved in the direction of gravity, so that the H 2 O generated from one SOI substrate is transferred to the other. It can be made difficult to adsorb on the SOI substrate. Note that the modified example of the second embodiment can be applied to the
〈他の実施形態〉
H2Oを吸着する性質を有する材料からなる吸着層をダミーの基板の基板面に形成することもできる。たとえば、ジルコニウム合金、シリカゲル、アルミナゲル、シリカ・アルミナゲルおよびゼオライトなどの材料によって上記の吸着層を形成することができる。このダミーの基板を用いれば、各SOI基板から発生したH2Oを吸着層によって吸着することができるため、過度のエッチングを抑制してエッチング精度を高めることができる。
また、前述した各実施形態および変更例を2つ以上組み合わせることもできる。さらに、この出願に係る発明は、前述した加速度センサの他、圧力センサ、流量センサなど、例えば、MEMS(Micro-Electro-Mechanical Systems)などを利用したマイクロ構造体のような微小でかつ精密さが要求されるような構造体の製造にも有効である。
<Other embodiments>
An adsorption layer made of a material having the property of adsorbing H 2 O can also be formed on the substrate surface of the dummy substrate. For example, the adsorption layer can be formed of a material such as zirconium alloy, silica gel, alumina gel, silica / alumina gel, and zeolite. If this dummy substrate is used, H 2 O generated from each SOI substrate can be adsorbed by the adsorption layer, so that excessive etching can be suppressed and etching accuracy can be improved.
Further, two or more of the above-described embodiments and modifications can be combined. Furthermore, the invention according to this application is not only the acceleration sensor described above, but also a pressure sensor, a flow rate sensor, etc., for example, a micro structure using MEMS (Micro-Electro-Mechanical Systems) etc. It is also effective in manufacturing structures as required.
30・・製造装置、31・・反応室、32・・導入口、33・・排出口、
41・・第1のシリコン層、42・・シリコン酸化膜、43・・埋込み酸化膜、
44・・第2のシリコン層、50・・仕切り部材(部材)、
60・・ダミーのシリコン基板、70・・トレー(部材)、80・・板状部材、
90・・ヒータ、S1〜S3・・SOI基板。
30 ...
41...
44 ..
60 .. Dummy silicon substrate, 70 .. Tray (member), 80 .. Plate member,
90 .. Heater, S1 to S3 .. SOI substrate.
Claims (20)
前記反応生成物の少なくともH2Oが透過し難い性質を有する部材が、前記反応室に配置された複数のシリコン基板の各シリコン基板間の所定範囲を区画するように配置されていることを特徴とする半導体装置の製造方法。 A step of arranging a plurality of silicon substrates having a sacrificial layer in a reaction chamber so that the substrate surfaces face each other, and reacting an etching gas introduced into the reaction chamber with the sacrificial layer to dry-etch the sacrificial layer In the method for manufacturing a semiconductor device in which a reaction product containing H 2 O is generated by the reaction described above,
The member having the property that at least H 2 O of the reaction product does not easily permeate is disposed so as to partition a predetermined range between the silicon substrates of the plurality of silicon substrates disposed in the reaction chamber. A method for manufacturing a semiconductor device.
前記反応室に配置された複数のシリコン基板のうち、少なくとも最下部に配置されたシリコン基板よりも上方に配置されたシリコン基板の各犠牲層の所定範囲をそれぞれ覆うための部材であって、前記反応生成物の少なくともH2Oが透過し難い性質を有する部材を備えたことを特徴とする半導体装置の製造方法。 A plurality of silicon substrates having a sacrificial layer on at least one substrate surface are arranged in a reaction chamber so that the substrate surfaces face each other, and an etching gas introduced into the reaction chamber reacts with the sacrificial layer to cause the sacrifice In a method for manufacturing a semiconductor device, which includes a step of dry etching a layer, and a reaction product containing H 2 O is generated by the reaction described above.
A member for covering a predetermined range of each sacrificial layer of the silicon substrate disposed at least above the silicon substrate disposed at the bottom of the plurality of silicon substrates disposed in the reaction chamber, A method of manufacturing a semiconductor device, comprising a member having a property that at least H 2 O of a reaction product is difficult to permeate.
前記反応生成物の少なくともH2Oが透過し難い性質を有する部材が、前記反応室に配置された複数のシリコン基板の各シリコン基板間の所定範囲を区画するように配置されていることを特徴とする半導体装置の製造装置。 A reaction chamber in which a plurality of silicon substrates having a sacrificial layer can be arranged so that the substrate surfaces face each other, and the sacrificial layer is dried by reacting the etching gas introduced into the reaction chamber with the sacrificial layer. In a semiconductor device manufacturing apparatus configured to etch and generating a reaction product containing H 2 O by the reaction described above,
The member having the property that at least H 2 O of the reaction product does not easily permeate is disposed so as to partition a predetermined range between the silicon substrates of the plurality of silicon substrates disposed in the reaction chamber. A semiconductor device manufacturing apparatus.
前記反応室に配置された複数のシリコン基板のうち、少なくとも最下部に配置されたシリコン基板よりも上方に配置されたシリコン基板の各犠牲層の所定範囲をそれぞれ覆うための部材であって、前記反応生成物の少なくともH2Oが透過し難い性質を有する部材を備えたことを特徴とする半導体装置の製造装置。 A reaction chamber in which a plurality of silicon substrates having a sacrificial layer on at least one substrate surface can be arranged so that the substrate surfaces face each other; and the etching gas introduced into the reaction chamber reacts with the sacrificial layer In the semiconductor device manufacturing apparatus, the sacrificial layer is configured to be dry-etched, and a reaction product containing H 2 O is generated by the reaction.
A member for covering a predetermined range of each sacrificial layer of the silicon substrate disposed at least above the silicon substrate disposed at the bottom of the plurality of silicon substrates disposed in the reaction chamber, An apparatus for manufacturing a semiconductor device, comprising: a member having a property that it is difficult for at least H 2 O of a reaction product to pass through.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009252005A JP4985746B2 (en) | 2009-11-02 | 2009-11-02 | Semiconductor device manufacturing method and manufacturing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009252005A JP4985746B2 (en) | 2009-11-02 | 2009-11-02 | Semiconductor device manufacturing method and manufacturing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011096971A true JP2011096971A (en) | 2011-05-12 |
JP4985746B2 JP4985746B2 (en) | 2012-07-25 |
Family
ID=44113565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009252005A Active JP4985746B2 (en) | 2009-11-02 | 2009-11-02 | Semiconductor device manufacturing method and manufacturing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4985746B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020136540A (en) * | 2019-02-21 | 2020-08-31 | 東京エレクトロン株式会社 | Steam treatment apparatus and steam treatment method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11260793A (en) * | 1997-12-26 | 1999-09-24 | Canon Inc | Etching method and etching equipment of semiconductor base material and forming method using the equipment |
JP2006167849A (en) * | 2004-12-15 | 2006-06-29 | Denso Corp | Manufacturing method of microstructure |
JP2006261451A (en) * | 2005-03-17 | 2006-09-28 | Sony Corp | Etching method |
JP2008243893A (en) * | 2007-03-26 | 2008-10-09 | Sumitomo Precision Prod Co Ltd | Substrate processing apparatus |
-
2009
- 2009-11-02 JP JP2009252005A patent/JP4985746B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11260793A (en) * | 1997-12-26 | 1999-09-24 | Canon Inc | Etching method and etching equipment of semiconductor base material and forming method using the equipment |
JP2006167849A (en) * | 2004-12-15 | 2006-06-29 | Denso Corp | Manufacturing method of microstructure |
JP2006261451A (en) * | 2005-03-17 | 2006-09-28 | Sony Corp | Etching method |
JP2008243893A (en) * | 2007-03-26 | 2008-10-09 | Sumitomo Precision Prod Co Ltd | Substrate processing apparatus |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020136540A (en) * | 2019-02-21 | 2020-08-31 | 東京エレクトロン株式会社 | Steam treatment apparatus and steam treatment method |
JP7257813B2 (en) | 2019-02-21 | 2023-04-14 | 東京エレクトロン株式会社 | Steam treatment device and steam treatment method |
Also Published As
Publication number | Publication date |
---|---|
JP4985746B2 (en) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104838479B (en) | Silico-carbo-nitride selective etch | |
JP4997104B2 (en) | Method and apparatus for improved etching of microstructures | |
US9824882B2 (en) | Method for manufacturing a protective layer against HF etching, semiconductor device provided with the protective layer and method for manufacturing the semiconductor device | |
TWI327770B (en) | Capped sensor | |
US8679354B2 (en) | Method of etching a sacrificial silicon oxide layer | |
KR101591114B1 (en) | Process for the production of microelectromechanical systems | |
JP6016290B2 (en) | Method for forming a microelectromechanical system (MEMS) device | |
CN105940295B (en) | Semiconductor sensor with suspension structure and method for manufacturing the same | |
CN104246486A (en) | Method for producing a capacitive sensor | |
JP4985746B2 (en) | Semiconductor device manufacturing method and manufacturing apparatus | |
CN103803487B (en) | The formation method of semiconductor structure | |
KR101686702B1 (en) | Method of manufacturing laminated semiconductor element, laminated semiconductor element, and appratus of manufacturing laminated semiconductor element | |
JP2006167849A (en) | Manufacturing method of microstructure | |
CN104817055A (en) | Semiconductor structure forming method | |
KR20190135430A (en) | Plasma processing apparatus and plasma processing method | |
US20120276746A1 (en) | Manufacturing method of semiconductor device and apparatus for manufacturing semiconductor device | |
JP6932491B2 (en) | How to manufacture a MEMS device | |
KR102536041B1 (en) | How to make a micromachined channel | |
JP5767295B2 (en) | Substrate processing method | |
NL2019559B1 (en) | Micro machined fuel gas combustion unit | |
CN106904566A (en) | A kind of MEMS and preparation method thereof, electronic installation | |
KR20240043234A (en) | Semiconductor manufacturing apparatus, method for supplying gas in semiconductor device manufacturing process and manufacturing method for semiconductor device using same | |
JP2009238951A (en) | Mounting table, cvd device and laser-machining apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110523 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120329 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120416 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4985746 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |