JP2011096971A - Method and apparatus for manufacturing semiconductor device - Google Patents

Method and apparatus for manufacturing semiconductor device Download PDF

Info

Publication number
JP2011096971A
JP2011096971A JP2009252005A JP2009252005A JP2011096971A JP 2011096971 A JP2011096971 A JP 2011096971A JP 2009252005 A JP2009252005 A JP 2009252005A JP 2009252005 A JP2009252005 A JP 2009252005A JP 2011096971 A JP2011096971 A JP 2011096971A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
reaction chamber
silicon
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009252005A
Other languages
Japanese (ja)
Other versions
JP4985746B2 (en
Inventor
Yuji Hikita
雄児 疋田
Koichi Miyashita
耕一 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009252005A priority Critical patent/JP4985746B2/en
Publication of JP2011096971A publication Critical patent/JP2011096971A/en
Application granted granted Critical
Publication of JP4985746B2 publication Critical patent/JP4985746B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method and apparatus for manufacturing a semiconductor device, capable of increasing the accuracy of etching amount. <P>SOLUTION: A reaction chamber 31 of a manufacturing apparatus 30 is divided into a first reaction chamber 31a and a second reaction chamber 31b by a partition member 50. The reaction chambers are not communicated with each other. An SOI substrate S3 and an SOI substrate S1 are arranged in the first reaction chamber 31a and the second reaction chamber 31b, respectively. Accordingly, there is no risk that an embedded oxide film 43 is excessively etched by allowing H<SB>2</SB>O generated from one SOI substrate by the reaction of hydrofluoric acid and silicon oxide to be adsorbed by the other SOI substrate and allowing adsorbed H<SB>2</SB>O to react with hydrofluoric acid. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

この発明は、半導体装置の製造方法および製造装置に関し、詳しくは、犠牲層を有するシリコン基板を備えた半導体装置に対して当該犠牲層をドライエッチングする際に犠牲層がエッチングガスと反応することにより、HOを含む反応生成物が生成される半導体装置の製造方法および製造装置に関する。 The present invention relates to a manufacturing method and a manufacturing apparatus for a semiconductor device, and more particularly, when a sacrificial layer reacts with an etching gas when the sacrificial layer is dry-etched with respect to a semiconductor device including a silicon substrate having a sacrificial layer. The present invention relates to a semiconductor device manufacturing method and a manufacturing apparatus in which a reaction product containing H 2 O is generated.

従来から、犠牲層を有するシリコン基板に対して当該犠牲層をドライエッチングする方法として、無水フッ化水素酸ガス(以下、フッ酸ガスという)にメタノールの蒸気を混合して成るエッチングガスを用いて犠牲層をドライエッチングする方法が知られている(特許文献1)。   Conventionally, as a method of dry etching a sacrificial layer on a silicon substrate having a sacrificial layer, an etching gas formed by mixing methanol vapor with anhydrous hydrofluoric acid gas (hereinafter referred to as hydrofluoric acid gas) is used. A method of dry etching a sacrificial layer is known (Patent Document 1).

特開2006−167849号公報(第62〜64段落、図1)。Japanese Patent Laying-Open No. 2006-167849 (paragraphs 62 to 64, FIG. 1).

この出願の発明者らは、反応生成物であるHOを制御する半導体装置の製造方法および製造装置を考えた。図10は、その製造装置の説明図であり、(a)は製造装置を側方から透視して示す説明図、(b)は、エッチングの途中を示すSOI(silicon on insulator)基板の縦断面説明図である。 The inventors of this application have considered a method and apparatus for manufacturing a semiconductor device that controls H 2 O, which is a reaction product. 10A and 10B are explanatory views of the manufacturing apparatus, wherein FIG. 10A is an explanatory view showing the manufacturing apparatus seen from the side, and FIG. 10B is a longitudinal section of an SOI (silicon on insulator) substrate showing the middle of etching. It is explanatory drawing.

製造装置100は、反応室(真空チャンバー)101を備える。反応室101は、3枚のSOI基板S1,S2,S3を積層方向に配置可能に構成されている。各SOI基板は、それぞれ基板面間に一定距離を置き、基板面が相対向するように配置される。各SOI基板の平面形状は、公知の略円形である。
また、反応室101は、フッ酸ガス(HF)にメタノール(MeOH)もしくはエタノール(CO)の蒸気を混合して成るエッチングガスを導入する導入口102と、ドライエッチング時の反応によって生成された反応生成物を排出する排出口103とを備える。
The manufacturing apparatus 100 includes a reaction chamber (vacuum chamber) 101. The reaction chamber 101 is configured so that three SOI substrates S1, S2, and S3 can be arranged in the stacking direction. Each SOI substrate is arranged such that the substrate surfaces are opposed to each other with a certain distance between the substrate surfaces. The planar shape of each SOI substrate is a known substantially circular shape.
In addition, the reaction chamber 101 includes an inlet 102 for introducing an etching gas formed by mixing a vapor of methanol (MeOH) or ethanol (C 2 H 6 O) into hydrofluoric acid gas (HF), and a reaction during dry etching. And a discharge port 103 for discharging the generated reaction product.

図10(b)に示すように、各SOI基板は、支持基板としての第1のシリコン層41および第2のシリコン層44が、犠牲層としての埋込み酸化膜43を介して積層された構造であり、さらに、第1のシリコン層41の裏面には、犠牲層としてのシリコン酸化膜42が形成されている。このシリコン酸化膜42および43は、SOI基板作成の際、シリコン層44の酸化工程にて形成されるものであり、シリコン酸化膜43は、SOI基板の剛性を高めるために形成されている。   As shown in FIG. 10B, each SOI substrate has a structure in which a first silicon layer 41 and a second silicon layer 44 as a support substrate are stacked via a buried oxide film 43 as a sacrificial layer. In addition, a silicon oxide film 42 as a sacrificial layer is formed on the back surface of the first silicon layer 41. The silicon oxide films 42 and 43 are formed in the process of oxidizing the silicon layer 44 when the SOI substrate is formed. The silicon oxide film 43 is formed to increase the rigidity of the SOI substrate.

そして、エッチングガスが導入口102から反応室101に導入されると、エッチングガスに含まれるフッ酸(HF)と酸化膜(SiO)とが化学反応し、埋込み酸化膜43およびシリコン酸化膜42がエッチングされる。このとき、反応生成物として、SiF(四フッ化ケイ素)およびHOが生成される。 When the etching gas is introduced into the reaction chamber 101 from the introduction port 102, hydrofluoric acid (HF) and the oxide film (SiO 2 ) contained in the etching gas chemically react, and the buried oxide film 43 and the silicon oxide film 42 are reacted. Is etched. At this time, SiF 4 (silicon tetrafluoride) and H 2 O are generated as reaction products.

しかし、あるSOI基板にいおいて生成されたHOは、エッチングガスの対流によって他のSOI基板に吸着される。また、上方に配置されたSOI基板において生成されたHOは、重力によって下降し、下方に配置されたSOI基板に吸着される。そして、次の化学式(1),(2)に示すように、SOI基板に吸着したHOはフッ酸と反応し、埋込み酸化膜43を過度にエッチングしてしまう。 However, H 2 O generated in a certain SOI substrate is adsorbed by another SOI substrate by convection of an etching gas. In addition, H 2 O generated in the SOI substrate disposed above is lowered by gravity and is adsorbed by the SOI substrate disposed below. Then, as shown in the following chemical formulas (1) and (2), H 2 O adsorbed on the SOI substrate reacts with hydrofluoric acid and excessively etches the buried oxide film 43.

つまり、HOが吸着した部分と吸着していない部分との間、あるいは、HOの吸着量が多い部分と少ない部分との間で、エッチング量の差が大きくなってしまう。また、下方に配置されたSOI基板は、その上方に配置されたSOI基板から生成されるHOが吸着するため、上方に配置されたSOI基板よりも下方に配置されたSOI基板の方がエッチング量が大きくなってしまうという問題もある。 That is, the difference in etching amount increases between a portion where H 2 O is adsorbed and a portion where H 2 O is not adsorbed, or between a portion where the amount of H 2 O adsorbed is large and a portion where it is small. In addition, since the SOI substrate disposed below adsorbs H 2 O generated from the SOI substrate disposed above the SOI substrate, the SOI substrate disposed below the SOI substrate disposed above the SOI substrate. There is also a problem that the etching amount becomes large.

2HF+HO → HO(+)+HF(−) ・・・(1) 2HF + H 2 O → H 3 O (+) + HF 2 (−) (1)

SiO+2HO(+)+2HF(−) → SiF+4HO ・・・(2) SiO 2 + 2H 3 O (+) + 2HF 2 (−) → SiF 4 + 4H 2 O (2)

特に、図10(b)に示すように、SOI基板の裏面全面にシリコン酸化膜42が形成されているため、そのシリコン酸化膜42から多くのHOが発生する。このため、下方に配置されたSOI基板は、上方に配置されたSOI基板の裏面から発生したHOの吸着量が多くなり、埋込み酸化膜43が過度にエッチングされ易い。 In particular, as shown in FIG. 10B, since the silicon oxide film 42 is formed on the entire back surface of the SOI substrate, a large amount of H 2 O is generated from the silicon oxide film 42. For this reason, the SOI substrate disposed below increases the amount of adsorption of H 2 O generated from the back surface of the SOI substrate disposed above, and the buried oxide film 43 is easily etched excessively.

そこでこの発明は、上述の問題を解決するためになされたものであり、エッチング量の精度を高めることのできる半導体装置の製造方法および製造装置を実現することを目的とする。   Accordingly, the present invention has been made to solve the above-described problem, and an object of the present invention is to realize a semiconductor device manufacturing method and manufacturing apparatus capable of increasing the etching amount accuracy.

上記の目的を達成するため、この発明の第1の特徴は、犠牲層(42,43)を有する複数のシリコン基板(S1,S3)を各基板面が対向するように反応室(31)に配置し、前記反応室の内部に導入したエッチングガスと前記犠牲層とを反応させて前記犠牲層をドライエッチングする工程を有し、前記の反応により、HOを含む反応生成物が生成される半導体装置の製造方法において、前記反応生成物の少なくともHOが透過し難い性質を有する部材(50,60,80)が、前記反応室に配置された複数のシリコン基板の各シリコン基板間の所定範囲を区画するように配置されていることにある。 In order to achieve the above object, a first feature of the present invention is that a plurality of silicon substrates (S1, S3) having sacrificial layers (42, 43) are placed in a reaction chamber (31) so that the substrate surfaces face each other. And a step of dry etching the sacrificial layer by reacting the etching gas introduced into the reaction chamber with the sacrificial layer, and a reaction product containing H 2 O is generated by the reaction. In the method of manufacturing a semiconductor device, a member (50, 60, 80) having the property that at least H 2 O of the reaction product is difficult to permeate is formed between the silicon substrates of the plurality of silicon substrates disposed in the reaction chamber. It is that it arrange | positions so that the predetermined range may be divided.

この発明の第2の特徴は、少なくとも一方の基板面に犠牲層(42)を有する複数のシリコン基板(S1,S3)を各基板面が対向するように反応室に配置し、前記反応室の内部に導入したエッチングガスと前記犠牲層とを反応させて前記犠牲層をドライエッチングする工程を有し、前記の反応により、HOを含む反応生成物が生成される半導体装置の製造方法において、前記反応室に配置された複数のシリコン基板のうち、少なくとも最下部に配置されたシリコン基板(S1)よりも上方に配置されたシリコン基板(S3)の各犠牲層の所定範囲をそれぞれ覆うための部材であって、前記反応生成物の少なくともHOが透過し難い性質を有する部材(70)を備えたことにある。 A second feature of the present invention is that a plurality of silicon substrates (S1, S3) having a sacrificial layer (42) on at least one substrate surface are arranged in a reaction chamber so that the substrate surfaces face each other, In a method of manufacturing a semiconductor device, the method includes a step of dry-etching the sacrificial layer by reacting an etching gas introduced therein and the sacrificial layer, and a reaction product containing H 2 O is generated by the reaction. In order to cover a predetermined range of each sacrificial layer of the silicon substrate (S3) disposed at least above the silicon substrate (S1) disposed at the bottom of the plurality of silicon substrates disposed in the reaction chamber. A member (70) having the property that at least H 2 O of the reaction product is difficult to permeate.

この発明の第3の特徴は、前述した第1の特徴において、前記各シリコン基板(S1,S3)は、少なくとも一方の基板面に前記犠牲層(42)が形成されていることにある。   A third feature of the present invention is that, in the first feature described above, each of the silicon substrates (S1, S3) has the sacrificial layer (42) formed on at least one substrate surface.

この発明の第4の特徴は、前述した第1ないし第3の特徴のいずれか1つにおいて、前記シリコン基板と対向する前記部材の面積は、前記シリコン基板の基板面積よりも大きいことにある。   According to a fourth feature of the present invention, in any one of the first to third features described above, an area of the member facing the silicon substrate is larger than a substrate area of the silicon substrate.

この発明の第5の特徴は、前述した第4の特徴において、前記各シリコン基板(S1,S3)間は、前記部材(50)によって区画されており、その区画によって形成された各空間(31a,31b)は相互に非連通であることにある。   According to a fifth feature of the present invention, in the fourth feature described above, each of the silicon substrates (S1, S3) is partitioned by the member (50), and each space (31a) formed by the partition is defined. , 31b) are not in communication with each other.

この発明の第6の特徴は、前述した第1ないし第5の特徴のいずれか1つにおいて、前記部材は、前記の反応によってHOを生成しないシリコン基板(60)であることにある。 A sixth feature of the present invention is that, in any one of the first to fifth features described above, the member is a silicon substrate (60) that does not generate H 2 O by the reaction.

この発明の第7の特徴は、前述した第1ないし第5の特徴のいずれか1つにおいて、前記部材は、前記HOを吸着する性質を有するものであることにある。 A seventh feature of the present invention is that, in any one of the first to fifth features described above, the member has a property of adsorbing the H 2 O.

この発明の第8の特徴は、前述した第1ないし第7の特徴のいずれか1つにおいて、前記反応室(31)は、前記エッチングガスを前記反応室に導入する導入口(32)が上方に配置されるとともに、前記反応生成物を前記反応室から排出する排出口(33)が下方に配置されており、かつ、前記各シリコン基板が各基板面を相互に対向させて横方向に配置されるように構成されていることにある。   According to an eighth feature of the present invention, in any one of the first to seventh features described above, the reaction chamber (31) has an introduction port (32) for introducing the etching gas into the reaction chamber. And a discharge port (33) for discharging the reaction product from the reaction chamber is disposed below, and the silicon substrates are disposed laterally with the substrate surfaces facing each other. It is to be configured to be.

この発明の第9の特徴は、前述した第1ないし第8の特徴のいずれか1つにおいて、前記部材(80)にヒータ(90)が内蔵されていることにある。   A ninth feature of the present invention is that, in any one of the first to eighth features described above, a heater (90) is built in the member (80).

この発明の第10の特徴は、前述した第1ないし第9の特徴のいずれか1つにおいて、前記犠牲層(42,43)は、酸化シリコン層であり、前記エッチングガスは、無水フッ化水素酸ガスを含むことにある。   According to a tenth feature of the present invention, in any one of the first to ninth features described above, the sacrificial layer (42, 43) is a silicon oxide layer, and the etching gas is anhydrous hydrogen fluoride. It contains an acid gas.

なお、上記各括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in each said parenthesis shows the correspondence with the specific means as described in embodiment mentioned later.

前述した第1の特徴によれば、反応生成物の少なくともHOが透過し難い性質を有する部材が、反応室に配置された複数のシリコン基板の各シリコン基板間の所定範囲を区画するように配置されているため、反応生成物として生成されたHOがシリコン基板間を移動し難くすることができる。
したがって、シリコン基板に吸着したHOによって犠牲層が過度にエッチングされ難いため、エッチング量の精度を高めることができる。
According to the first feature described above, the member having the property that at least H 2 O of the reaction product does not easily permeate defines a predetermined range between the silicon substrates of the plurality of silicon substrates arranged in the reaction chamber. Therefore, it is possible to make it difficult for H 2 O generated as a reaction product to move between silicon substrates.
Therefore, the sacrificial layer is not excessively etched by H 2 O adsorbed on the silicon substrate, so that the accuracy of the etching amount can be increased.

特に、前述した第3の特徴のように、各シリコン基板の少なくとも一方の基板面に犠牲層が形成されてなる場合は、上方に配置されたシリコン基板の一方の基板面にて生成されたHOが、下方に配置されたシリコン基板の基板面に吸着し易い。
しかし、前述した第1の特徴によれば、上方に配置されたシリコン基板の一方の基板面にて生成されたHOが上記の部材によって遮られるため、そのHOが、下方に配置されたシリコン基板の基板面に吸着し難い。
したがって、シリコン基板に吸着したHOによって犠牲層が過度にエッチングされ難いため、エッチング量の精度を高めることができる。
In particular, when the sacrificial layer is formed on at least one substrate surface of each silicon substrate as in the third feature described above, the H generated on one substrate surface of the silicon substrate disposed above is formed. 2 O tends to be adsorbed on the surface of the silicon substrate disposed below.
However, according to the first feature described above, since H 2 O generated on one substrate surface of the silicon substrate disposed above is blocked by the above member, the H 2 O is disposed below. It is difficult to adsorb on the substrate surface of the silicon substrate.
Therefore, the sacrificial layer is not excessively etched by H 2 O adsorbed on the silicon substrate, so that the accuracy of the etching amount can be increased.

前述した第2の特徴によれば、反応室に配置された複数のシリコン基板のうち、少なくとも最下部に配置されたシリコン基板よりも上方に配置されたシリコン基板の各犠牲層の所定範囲をそれぞれ覆うための部材であって、反応生成物の少なくともHOが透過し難い性質を有する部材を備えるため、上方に配置されたシリコン基板の一方の基板面に形成された犠牲層からHOが生成されないようにすることができる。
したがって、上方に配置されたシリコン基板の一方の基板面に形成された犠牲層から生成されたHOが、下方に配置されたシリコン基板に吸着され、その吸着されたHOによって犠牲層が過度にエッチングされるという事態が起き難いため、エッチング量の精度を高めることができる。
According to the second feature described above, the predetermined ranges of the respective sacrificial layers of the silicon substrate disposed at least above the silicon substrate disposed at the bottom of the plurality of silicon substrates disposed in the reaction chamber are respectively set. a member for covering, at least H 2 O is for comprising a member having a hard property transmitted, H 2 O from the sacrificial layer formed on one substrate face of the silicon substrate disposed above the reaction product Can be prevented from being generated.
Therefore, H 2 O generated from the sacrificial layer formed on one substrate surface of the silicon substrate disposed above is adsorbed by the silicon substrate disposed below, and the sacrificial layer is absorbed by the adsorbed H 2 O. Since it is difficult to cause a situation in which the etching is excessively etched, the accuracy of the etching amount can be increased.

前述した第4の特徴によれば、シリコン基板と対向する前記部材の面積は、シリコン基板の基板面積よりも大きいため、反応生成物として生成されたHOがシリコン基板間をより一層移動し難くすることができる。
したがって、シリコン基板に吸着したHOによって犠牲層が過度にエッチングされるという事態がより一層起き難いため、エッチング量の精度をより一層高めることができる。
According to the fourth feature described above, since the area of the member facing the silicon substrate is larger than the substrate area of the silicon substrate, H 2 O generated as a reaction product further moves between the silicon substrates. Can be difficult.
Therefore, since the situation that the sacrificial layer is excessively etched by H 2 O adsorbed on the silicon substrate is less likely to occur, the accuracy of the etching amount can be further increased.

前述した第5の特徴によれば、各シリコン基板間は、前記部材によって区画されており、その区画によって形成された各空間は相互に非連通であるため、反応生成物として生成されたHOがシリコン基板間を移動しないようにすることができる。
したがって、他のシリコン基板から発生したHOが吸着することがなく、そのことによって犠牲層が過度にエッチングされることがないため、エッチング量の精度をより一層高めることができる。
According to the fifth feature described above, the silicon substrates are partitioned by the member, and the spaces formed by the partitions are not in communication with each other, and thus H 2 generated as a reaction product. It is possible to prevent O from moving between the silicon substrates.
Therefore, H 2 O generated from another silicon substrate is not adsorbed, and thereby the sacrificial layer is not excessively etched, so that the accuracy of the etching amount can be further improved.

前述した第6の特徴によれば、前記部材は、前記の反応によってHOを生成しないシリコン基板であり、エッチング対象のシリコン基板を製造する過程で得ることのできるシリコン基板を利用することができるので、専用の部材を製造する必要がない。
したがって、半導体装置の製造費用の増加を抑制することができる。
According to the sixth feature described above, the member is a silicon substrate that does not generate H 2 O by the reaction, and a silicon substrate that can be obtained in the process of manufacturing a silicon substrate to be etched is used. Since it is possible, it is not necessary to manufacture a dedicated member.
Therefore, an increase in manufacturing cost of the semiconductor device can be suppressed.

前述した第7の特徴によれば、前記部材は、前記HOを吸着する性質を有するものであるため、前記の反応によって生成され、部材に到達したHOを吸着することができるので、シリコン基板に対するHOの吸着量をより一層少なくすることができる。 According to a seventh aspect described above, the member, the order and has a property of adsorbing of H 2 O, is produced by the reaction of the, it is possible to adsorb of H 2 O has reached the member Further, the amount of H 2 O adsorbed on the silicon substrate can be further reduced.

前述した第8の特徴によれば、反応室は、エッチングガスを反応室に導入する導入口が上方に配置されるとともに、反応生成物を反応室から排出する排出口が下方に配置されており、かつ、各シリコン基板が各基板面を相互に対向させて横方向に配置されるように構成されているため、反応により生成されたHOを重力方向へ移動させることができる。
したがって、反応により生成されたHOのシリコン基板に対する吸着量をより一層少なくすることができる。
According to the eighth feature described above, the reaction chamber has an inlet for introducing an etching gas into the reaction chamber disposed above, and a discharge port for discharging the reaction product from the reaction chamber disposed below. and, for each of the silicon substrate is configured to be positioned laterally to each other are opposed to each substrate surface, of H 2 O produced by the reaction can be moved in the direction of gravity.
Therefore, the amount of adsorption of H 2 O generated by the reaction to the silicon substrate can be further reduced.

前述した第9の特徴によれば、前記部材にヒータが内蔵されているため、シリコン基板に吸着されたHOをヒータから発せられる熱によって蒸発させることができる。また、部材に吸着したHOも蒸発させることができる。
したがって、反応により生成されたHOのシリコン基板に対する吸着量をより一層少なくすることができる。
According to the ninth feature described above, since the heater is built in the member, H 2 O adsorbed on the silicon substrate can be evaporated by heat generated from the heater. Further, H 2 O adsorbed on the member can also be evaporated.
Therefore, the amount of adsorption of H 2 O generated by the reaction to the silicon substrate can be further reduced.

前述した第10の特徴のように、犠牲層が酸化シリコン層であり、エッチングガスが無水フッ化水素酸ガスを含む場合は、無水フッ化水素酸ガスと酸化シリコンとが反応してHOが生成され易い。
しかし、前述した第1ないし第9の特徴のいずれか1つを用いれば、生成されたHOがシリコン基板に吸着され、過度にエッチングが進行するという事態が起き難いため、エッチング量の精度を高めることができる。
As in the tenth feature described above, when the sacrificial layer is a silicon oxide layer and the etching gas contains anhydrous hydrofluoric acid gas, the anhydrous hydrofluoric acid gas and silicon oxide react to react with H 2 O. Is easily generated.
However, if any one of the first to ninth features described above is used, the generated H 2 O is adsorbed to the silicon substrate, and it is difficult for the etching to proceed excessively. Can be increased.

第1実施形態に係る製造装置の概略を示す説明図であり、(a)は、製造装置を側方から透視した説明図、(b)は、(a)に示す製造装置に配置されたSOI基板および仕切り部材の拡大図である。It is explanatory drawing which shows the outline of the manufacturing apparatus which concerns on 1st Embodiment, (a) is explanatory drawing which saw through the manufacturing apparatus from the side, (b) is SOI arrange | positioned at the manufacturing apparatus shown to (a). It is an enlarged view of a board | substrate and a partition member. 図1(a)に示す製造装置を上方から透視した説明図である。It is explanatory drawing which saw through the manufacturing apparatus shown to Fig.1 (a) from upper direction. 第2実施形態に係る製造装置の概略を示す説明図であり、(a)は、製造装置を側方から透視した説明図、(b)は、(a)に示す製造装置に配置されたSOI基板およびダミーのシリコン基板の拡大図である。It is explanatory drawing which shows the outline of the manufacturing apparatus which concerns on 2nd Embodiment, (a) is explanatory drawing which saw through the manufacturing apparatus from the side, (b) is SOI arrange | positioned at the manufacturing apparatus shown to (a). It is an enlarged view of a substrate and a dummy silicon substrate. 実験の内容を示す説明図であり、(a)は実験結果を示すグラフ、(b)は従来技術の説明図、(c)は本願発明の説明図である。It is explanatory drawing which shows the content of experiment, (a) is a graph which shows an experimental result, (b) is explanatory drawing of a prior art, (c) is explanatory drawing of this invention. 第2実施形態の変更例の説明図であり、(a)は、製造装置を側方から透視した説明図、(b)は、(a)に示す製造装置に配置されたSOI基板およびダミーのシリコン基板の拡大図である。It is explanatory drawing of the example of a change of 2nd Embodiment, (a) is explanatory drawing which saw through the manufacturing apparatus from the side, (b) is the SOI substrate and dummy dummy which are arrange | positioned at the manufacturing apparatus shown to (a) It is an enlarged view of a silicon substrate. 第3実施形態に係る製造装置の概略を示す説明図であり、(a)は、製造装置を側方から透視した説明図、(b)は、(a)に示す製造装置に配置されたSOI基板およびトレーの拡大図である。It is explanatory drawing which shows the outline of the manufacturing apparatus which concerns on 3rd Embodiment, (a) is explanatory drawing which saw through the manufacturing apparatus from the side, (b) is SOI arranged in the manufacturing apparatus shown to (a) It is an enlarged view of a board | substrate and a tray. 第4実施形態に係る製造装置の概略を示す説明図であり、(a)は、製造装置を側方から透視した説明図、(b)は、(a)に示す製造装置に配置されたダミーの基板の平面図である。It is explanatory drawing which shows the outline of the manufacturing apparatus which concerns on 4th Embodiment, (a) is explanatory drawing which saw through the manufacturing apparatus from the side, (b) is the dummy arrange | positioned at the manufacturing apparatus shown to (a). It is a top view of the board | substrate of. 第4実施形態の変更例の説明図であり、(a)は、製造装置を側方から透視した説明図、(b)は、(a)に示す製造装置に配置されたダミーの基板の平面図である。It is explanatory drawing of the example of a change of 4th Embodiment, (a) is explanatory drawing which saw through the manufacturing apparatus from the side, (b) is the plane of the dummy board | substrate arrange | positioned at the manufacturing apparatus shown to (a) FIG. 第5実施形態に係る製造装置の概略を示す説明図であり、(a)は、製造装置を側方から透視した説明図、(b)は、(a)に示す製造装置に配置されたSOI基板およびダミーのシリコン基板の拡大図である。It is explanatory drawing which shows the outline of the manufacturing apparatus which concerns on 5th Embodiment, (a) is explanatory drawing which saw through the manufacturing apparatus from the side, (b) is SOI arrange | positioned at the manufacturing apparatus shown to (a). It is an enlarged view of a substrate and a dummy silicon substrate. この出願の発明者らが考えた製造装置の説明図であり、(a)は製造装置を側方から透視して示す説明図、(b)は、エッチングの途中を示すSOI(silicon on insulator)基板の縦断面説明図である。BRIEF DESCRIPTION OF THE DRAWINGS It is explanatory drawing of the manufacturing apparatus which inventors of this application considered, (a) is explanatory drawing which shows a manufacturing apparatus seeing through from the side, (b) is SOI (silicon on insulator) which shows the middle of etching It is a longitudinal cross-sectional explanatory drawing of a board | substrate. 第1実施形態の変更例を示す説明図である。It is explanatory drawing which shows the example of a change of 1st Embodiment. 第2実施形態の変更例を示す説明図である。It is explanatory drawing which shows the example of a change of 2nd Embodiment.

〈第1実施形態〉
この発明に係る第1実施形態について図を参照して説明する。図1は、この第1実施形態に係る半導体装置の製造方法に用いる製造装置の概略を示す説明図であり、(a)は、製造装置を側方から透視した説明図、(b)は、(a)に示す製造装置に配置されたSOI基板および仕切り部材の拡大図である。図2は、図1(a)に示す製造装置を上方から透視した説明図である。なお、図1(b)においてSOI基板S1,S3は、構造を分かり易くするため、実際の寸法よりも拡大して描かれている。また、図10に示した構成と同一の構成については同一の符号を付している。
<First Embodiment>
A first embodiment according to the present invention will be described with reference to the drawings. 1A and 1B are explanatory views showing an outline of a manufacturing apparatus used in the method for manufacturing a semiconductor device according to the first embodiment. FIG. 1A is an explanatory view of the manufacturing apparatus seen from the side, and FIG. It is an enlarged view of the SOI substrate and partition member which are arrange | positioned at the manufacturing apparatus shown to (a). FIG. 2 is an explanatory view of the manufacturing apparatus shown in FIG. In FIG. 1B, the SOI substrates S1 and S3 are drawn larger than the actual dimensions for easy understanding of the structure. Further, the same components as those shown in FIG. 10 are denoted by the same reference numerals.

製造装置30は、その内部に反応室(真空チャンバー)31を備える。反応室31は、仕切り部材50によって第1反応室31aおよび第2反応室31bに区画されている。仕切り部材50と反応室31の周壁31cとの間には、隙間が形成されていない。このため、第1反応室31aおよび第2反応室32aは、仕切り部材50によって非連通状態に維持されている。仕切り部材50は、ハステロイ(登録商標)など、耐腐食性に優れ、かつ、HOが透過しない、あるいは、透過し難い材料によって形成されている。 The manufacturing apparatus 30 includes a reaction chamber (vacuum chamber) 31 therein. The reaction chamber 31 is divided into a first reaction chamber 31a and a second reaction chamber 31b by a partition member 50. No gap is formed between the partition member 50 and the peripheral wall 31 c of the reaction chamber 31. For this reason, the first reaction chamber 31 a and the second reaction chamber 32 a are maintained in a non-communication state by the partition member 50. The partition member 50 is made of a material such as Hastelloy (registered trademark) that has excellent corrosion resistance and does not transmit or hardly transmit H 2 O.

上方の第1反応室31aには、SOI基板S3が配置され、下方の第2反応室31bには、SOI基板S1が配置される。SOI基板S3は、第1反応室31aの壁面および仕切り部材50と非接触状態で配置される。SOI基板S1は、第2反応室31bの壁面および仕切り部材50と非接触状態で配置される。   An SOI substrate S3 is disposed in the upper first reaction chamber 31a, and an SOI substrate S1 is disposed in the lower second reaction chamber 31b. The SOI substrate S3 is disposed in a non-contact state with the wall surface of the first reaction chamber 31a and the partition member 50. The SOI substrate S1 is disposed in a non-contact state with the wall surface of the second reaction chamber 31b and the partition member 50.

SOI基板S1,S3は、支持基板となる第1のシリコン層41と、その表層に形成された埋込み酸化膜43と、その表層に形成された第2のシリコン層44と、第1シリコン層の裏面に形成されたシリコン酸化膜42とをそれぞれ備える。シリコン酸化膜42および埋込み酸化膜43が犠牲層である。シリコン酸化膜42は、SOI基板の剛性を高めるためにSOI基板の裏面全面に形成されている。   The SOI substrates S1 and S3 include a first silicon layer 41 to be a support substrate, a buried oxide film 43 formed on the surface layer, a second silicon layer 44 formed on the surface layer, and a first silicon layer. And a silicon oxide film 42 formed on the back surface. The silicon oxide film 42 and the buried oxide film 43 are sacrificial layers. The silicon oxide film 42 is formed on the entire back surface of the SOI substrate in order to increase the rigidity of the SOI substrate.

まず、SOI基板S1,S3を図示しない搬送装置によって反応室31内に搬送する。次に、フッ酸ガス(HF)にメタノール(MeOH)もしくはエタノール(CO)の蒸気を混合して成るエッチングガスを導入口32から導入する。これにより、シリコン酸化膜42および埋込み酸化膜43のエッチングが始まる。このエッチングは、次の式(3)に示すように、フッ酸と酸化シリコンとが反応することによって進行する。 First, the SOI substrates S1 and S3 are transferred into the reaction chamber 31 by a transfer device (not shown). Next, an etching gas obtained by mixing a vapor of methanol (MeOH) or ethanol (C 2 H 6 O) into hydrofluoric acid gas (HF) is introduced from the inlet 32. Thereby, etching of the silicon oxide film 42 and the buried oxide film 43 starts. This etching proceeds by the reaction between hydrofluoric acid and silicon oxide as shown in the following formula (3).

SiO+4HF+2MeOH → SiF↑+2HO↑+2MeOH↑ ・・(3) SiO 2 + 4HF + 2MeOH → SiF 4 ↑ + 2H 2 O ↑ + 2MeOH ↑ (3)

上記の式(3)に示すように、上記の反応によってHOが生成される。SOI基板S3において生成されたHOは、重力によって下方へ移動するが、図1(b)に示すように、SOI基板S1,S3間は、仕切り部材50によって非連通に区画されているため、一方のSOI基板から発生したHOが他方のSOI基板に吸着することがない。 As shown in the above formula (3), H 2 O is generated by the above reaction. Although H 2 O generated in the SOI substrate S3 moves downward by gravity, as shown in FIG. 1B, the SOI substrates S1 and S3 are separated from each other by the partition member 50. , H 2 O generated from one SOI substrate is not adsorbed to the other SOI substrate.

特に、SOI基板の裏面の全面に形成されたシリコン酸化膜42からは、埋込み酸化膜43よりも多くのHOが生成される。また、SOI基板S3の直下にSOI基板1が配置されており、SOI基板S3のシリコン酸化膜42と、SOI基板S1の表面とが対向して配置されている。このため、SOI基板S3の裏面から発生したHOが、SOI基板S1の埋込み酸化膜43に吸着し易いが、仕切り部材50が存在するため、そのような吸着を完全に阻止することができる。 In particular, more H 2 O than the buried oxide film 43 is generated from the silicon oxide film 42 formed on the entire back surface of the SOI substrate. Further, the SOI substrate 1 is disposed immediately below the SOI substrate S3, and the silicon oxide film 42 of the SOI substrate S3 and the surface of the SOI substrate S1 are disposed to face each other. For this reason, H 2 O generated from the back surface of the SOI substrate S3 is easily adsorbed to the buried oxide film 43 of the SOI substrate S1, but since the partition member 50 exists, such adsorption can be completely prevented. .

以上のように、上方に配置されたSOI基板S3において生成されたHOが、下方に配置されたSOI基板S1に吸着しないため、SOI基板S1の埋込み酸化膜43のエッチングが過度に進行しないので、エッチング量の精度を高めることができる。
特に、第2のシリコン層44がマイクロ構造体を構成するものである場合は、埋込み酸化膜43のエッチングが過度に進行すると、第2のシリコン層44の動作に悪い影響が出るおそれがあるが、この実施形態に係る半導体装置の製造方法を用いれば、埋込み酸化膜43のエッチングが過度に進行するおそれがないため、第2のシリコン層44の動作に悪い影響が出るおそれもない。
As described above, since H 2 O generated in the upper SOI substrate S3 is not adsorbed to the lower SOI substrate S1, the etching of the buried oxide film 43 of the SOI substrate S1 does not proceed excessively. Therefore, the accuracy of the etching amount can be increased.
In particular, in the case where the second silicon layer 44 constitutes a microstructure, if the etching of the buried oxide film 43 proceeds excessively, the operation of the second silicon layer 44 may be adversely affected. If the method for manufacturing a semiconductor device according to this embodiment is used, the etching of the buried oxide film 43 is not likely to proceed excessively, so that the operation of the second silicon layer 44 is not adversely affected.

たとえば、SOI基板が加速度センサを製造するものであり、第2のシリコン層44が固定電極および可動電極であり、可動電極が片持ち構造である場合は、その可動電極を支持する部分のエッチングが過度に進行すると、可動電極の先端が自重によって第1のシリコン層41の表面に接触し、加速度センサの検出精度が低下するおそれがある。
しかし、上記の実施形態に係る半導体装置の製造方法を用いれば、可動電極を支持する部分のエッチングが過度に進行するおそれがないため、可動電極の先端が第1のシリコン層41の表面に接触するおそれがないので、加速度センサの検出精度が低下するおそれがない。
For example, when the SOI substrate is for manufacturing an acceleration sensor, the second silicon layer 44 is a fixed electrode and a movable electrode, and the movable electrode has a cantilever structure, etching of the portion that supports the movable electrode is performed. If it proceeds excessively, the tip of the movable electrode comes into contact with the surface of the first silicon layer 41 due to its own weight, and the detection accuracy of the acceleration sensor may be reduced.
However, if the method for manufacturing a semiconductor device according to the above-described embodiment is used, there is no possibility that the etching of the portion supporting the movable electrode proceeds excessively, so that the tip of the movable electrode contacts the surface of the first silicon layer 41. Therefore, there is no possibility that the detection accuracy of the acceleration sensor is lowered.

(変更例)
図11に示すように、2つの仕切り部材50によって反応室31を第1反応室31a、第2反応室31bおよび第3反応室31dに区画し、各反応室にSOI基板S3,S1,S4を配置して同時に3枚のSOI基板をエッチングすることもできる。また、仕切り部材50によって反応室31の区画数を増やし、4枚以上のSOI基板を同時にエッチングすることもできる。つまり、n個の仕切り部材50を使用して反応室31を(n+1)個に区画し、区画された各反応室にそれぞれSOI基板を1枚ずつ配置することにより、同時に(n+1)枚のSOI基板をエッチングすることもできる。
(Example of change)
As shown in FIG. 11, the reaction chamber 31 is divided into a first reaction chamber 31a, a second reaction chamber 31b, and a third reaction chamber 31d by two partition members 50, and SOI substrates S3, S1, and S4 are placed in each reaction chamber. It is also possible to etch three SOI substrates at the same time. Further, the number of compartments of the reaction chamber 31 can be increased by the partition member 50, and four or more SOI substrates can be simultaneously etched. That is, the reaction chamber 31 is divided into (n + 1) pieces by using the n partition members 50, and one SOI substrate is arranged in each of the divided reaction chambers, thereby simultaneously (n + 1) pieces of SOI. The substrate can also be etched.

〈第2実施形態〉
次に、この発明の第2実施形態について図を参照して説明する。図3は、この実施形態に係る半導体装置の製造方法に用いる製造装置の概略を示す説明図であり、(a)は、製造装置を側方から透視した説明図、(b)は、(a)に示す製造装置に配置されたSOI基板およびダミーのシリコン基板の拡大図である。
Second Embodiment
Next, a second embodiment of the present invention will be described with reference to the drawings. 3A and 3B are explanatory views showing an outline of a manufacturing apparatus used in the method for manufacturing a semiconductor device according to this embodiment. FIG. 3A is an explanatory view of the manufacturing apparatus seen from the side, and FIG. 2 is an enlarged view of an SOI substrate and a dummy silicon substrate disposed in the manufacturing apparatus shown in FIG.

この実施形態に係る半導体装置の製造方法に用いる製造装置は、SOI基板間にダミーのシリコン基板を配置したことを特徴とする。図3に示すように、SOI基板S1,S3間には、ダミーのシリコン基板60が配置されている。ダミーのシリコン基板60の表裏面には、シリコン酸化膜は形成されていない。ダミーのシリコン基板60の基板面の大きさは、エッチング対象であるSOI基板S1,S3と同じである。   The manufacturing apparatus used in the method for manufacturing a semiconductor device according to this embodiment is characterized in that a dummy silicon substrate is disposed between SOI substrates. As shown in FIG. 3, a dummy silicon substrate 60 is disposed between the SOI substrates S1 and S3. A silicon oxide film is not formed on the front and back surfaces of the dummy silicon substrate 60. The substrate surface of the dummy silicon substrate 60 is the same as the SOI substrates S1 and S3 to be etched.

ダミーのシリコン基板60は、図示しない搬送装置によってエッチング対象であるSOI基板S1,S3と共に反応室31内に搬送され、SOI基板S1,S3およびダミーのシリコン基板60は、反応室31の内部において、相互に所定間隔を置いて上下方向に配列される。つまり、本来であれば、3枚のSOI基板を反応室31に搬送するところ、中央のSOI基板をダミーのシリコン基板60に変更して搬送する。   The dummy silicon substrate 60 is transferred into the reaction chamber 31 together with the SOI substrates S1 and S3 to be etched by a transfer device (not shown), and the SOI substrates S1 and S3 and the dummy silicon substrate 60 are inside the reaction chamber 31. They are arranged in the vertical direction at a predetermined interval from each other. That is, originally, when three SOI substrates are transferred to the reaction chamber 31, the central SOI substrate is changed to a dummy silicon substrate 60 and transferred.

このように、SOI基板S1,S3間にダミーのシリコン基板60を配置することにより、エッチングによってSOI基板S3から生成されたHOは、ダミーのシリコン基板60によって下降が阻止される。
したがって、下方に配置されたSOI基板S1の埋込み酸化膜43が過度にエッチングされないので、エッチング量の精度を高めることができる。
As described above, by arranging the dummy silicon substrate 60 between the SOI substrates S1 and S3, the dummy silicon substrate 60 prevents the H 2 O generated from the SOI substrate S3 from being lowered.
Therefore, since the buried oxide film 43 of the SOI substrate S1 disposed below is not excessively etched, the accuracy of the etching amount can be increased.

(実験)
この出願の発明者らは、前述したダミーのシリコン基板を用いた場合の効果を知るための実験を行った。図4は、この実験の内容を示す説明図であり、(a)は実験結果を示すグラフ、(b)は従来技術の説明図、(c)は本願発明の説明図である。
(Experiment)
The inventors of this application conducted an experiment to know the effect of using the dummy silicon substrate described above. 4A and 4B are explanatory diagrams showing the contents of this experiment, in which FIG. 4A is a graph showing experimental results, FIG. 4B is an explanatory diagram of the prior art, and FIG. 4C is an explanatory diagram of the present invention.

図4(b)に示すように、SOI基板S1,S2,S3を下から順に配置し、最上部にダミーのシリコン基板60を配置した構成を従来技術とし、図4(c)に示すように、SOI基板S1,S3間にダミーのシリコン基板60を配置し、SOI基板S3の上方にダミーのシリコン基板60を配置した構成を本願発明とした。SOI基板S1〜S3の構造は、図1(b)に示した構造と同一であり、製造装置は、SOI基板を4枚配置できるものを用いた。   As shown in FIG. 4B, the prior art has a configuration in which SOI substrates S1, S2, and S3 are arranged in order from the bottom and a dummy silicon substrate 60 is arranged on the top as shown in FIG. In the present invention, a dummy silicon substrate 60 is disposed between the SOI substrates S1 and S3, and a dummy silicon substrate 60 is disposed above the SOI substrate S3. The structures of the SOI substrates S1 to S3 are the same as the structure shown in FIG. 1B, and a manufacturing apparatus that can arrange four SOI substrates is used.

フッ酸ガス(HF)にメタノール(MeOH)の蒸気を混合して成るエッチングガスを導入口32から導入し、シリコン酸化膜42および埋込み酸化膜43のエッチングを行った。そして、SOI基板S1〜S3の埋込み酸化膜43のエッチング量(μm)を測定した。また、各SOI基板におけるエッチング量の最小値および最大値を測定し、平均値を計算した。本願発明の構成を用いたエッチング量の測定は、1回の測定で用いるSOI基板S1,S3を1ロットとして計6ロットを用意し、1ロット単位でエッチングを行った。   An etching gas formed by mixing methanol (MeOH) vapor with hydrofluoric acid gas (HF) was introduced from the inlet 32, and the silicon oxide film 42 and the buried oxide film 43 were etched. Then, the etching amount (μm) of the buried oxide film 43 of the SOI substrates S1 to S3 was measured. Moreover, the minimum value and the maximum value of the etching amount in each SOI substrate were measured, and the average value was calculated. For the measurement of the etching amount using the configuration of the present invention, a total of 6 lots were prepared with the SOI substrates S1 and S3 used in one measurement as one lot, and etching was performed in units of one lot.

その結果、図4(a)に示すように、SOI基板間のばらつき(各SOI基板の平均値の変化量)は、本願発明の方が従来技術よりも小さいことが分かった。具体的には、本願発明の1ロット目から6ロット目までのエッチング量のばらつきの平均値が、6.02±1.01μmであったのに対し、従来技術は7.08±2.65μmであり、本願発明は、エッチング量のばらつきを従来よりも1.64μm小さくすることができた。   As a result, as shown in FIG. 4A, it was found that the variation between SOI substrates (the amount of change in the average value of each SOI substrate) is smaller in the present invention than in the prior art. Specifically, the average value of the variation in the etching amount from the first lot to the sixth lot of the present invention was 6.02 ± 1.01 μm, whereas the conventional technique has 7.08 ± 2.65 μm. In the present invention, the variation in the etching amount can be reduced by 1.64 μm as compared with the prior art.

また、同じSOI基板の中におけるエッチング量のばらつき(最大値から最小値を減算した値)も、本願発明の方が従来技術よりも小さいことが分かった。
つまり、本願発明のように、SOI基板間にダミーのシリコン基板を配置することにより、エッチング量の精度が高められることが実証された。
It was also found that the variation in etching amount (a value obtained by subtracting the minimum value from the maximum value) in the same SOI substrate is smaller in the present invention than in the prior art.
That is, it has been proved that the accuracy of the etching amount can be improved by disposing a dummy silicon substrate between the SOI substrates as in the present invention.

(変更例)
(1)また、図12に示すように、3枚のSOI基板S3,S1,S4間にそれぞれダミーのシリコン基板60を配置して同時に3枚のSOI基板をエッチングすることもできる。また、4枚のSOI基板間にそれぞれダミーのシリコン基板60を配置して4枚以上のSOI基板を同時にエッチングすることもできる。つまり、m枚のSOI基板の間にそれぞれダミーのシリコン基板60を1枚ずつ配置し、計(m−1)枚のダミーのシリコン基板60を使用することにより、同時にm枚のSOI基板をエッチングすることもできる。
(Example of change)
(1) Further, as shown in FIG. 12, a dummy silicon substrate 60 may be disposed between the three SOI substrates S3, S1, and S4, and the three SOI substrates may be simultaneously etched. Alternatively, dummy silicon substrates 60 may be disposed between four SOI substrates, and four or more SOI substrates may be etched simultaneously. That is, one dummy silicon substrate 60 is arranged between m SOI substrates, and a total of (m−1) dummy silicon substrates 60 are used to simultaneously etch m SOI substrates. You can also

(2)また、上方に配置されたSOI基板において生成されたHOが、ダミーのシリコン基板の端部を回り込んで下方のSOI基板に到達するような場合は、図5に示すように、ダミーのシリコン基板の基板面積をSOI基板よりも大きく形成し、HOの回り込みを抑制することもできる。 (2) Further, in the case where H 2 O generated in the upper SOI substrate wraps around the end of the dummy silicon substrate and reaches the lower SOI substrate, as shown in FIG. In addition, the dummy silicon substrate can be formed to have a substrate area larger than that of the SOI substrate, and the wraparound of H 2 O can be suppressed.

(3)エッチング量のばらつく領域が特定される場合は、必ずしもSOI基板と同じ形状および大きさに形成する必要はなく、その特定される領域に対応させて上記のダミーのシリコン基板などを作成することもできる。 (3) When the region where the etching amount varies is specified, it is not always necessary to form the same shape and size as the SOI substrate, and the above-described dummy silicon substrate or the like is created corresponding to the specified region. You can also.

(4)ダミーのシリコン基板に代えて、シリコン以外の材料によって板状に形成された部材を用いることもできる。ただし、その材料としては、ハステロイなど、耐腐食性に優れ、かつ、エッチングガスとの反応によってエッチングに悪い影響を与えるHOなどの物質を生成しないものを選択する。 (4) Instead of a dummy silicon substrate, a member formed in a plate shape by a material other than silicon can be used. However, as the material, a material such as Hastelloy that has excellent corrosion resistance and does not generate a substance such as H 2 O that adversely affects etching by reaction with an etching gas is selected.

〈第3実施形態〉
次に、この発明の第3実施形態について図を参照して説明する。図6は、この実施形態に係る半導体装置の製造方法に用いる製造装置の概略を示す説明図であり、(a)は、製造装置を側方から透視した説明図、(b)は、(a)に示す製造装置に配置されたSOI基板およびトレーの拡大図である。
<Third Embodiment>
Next, a third embodiment of the invention will be described with reference to the drawings. 6A and 6B are explanatory views showing an outline of a manufacturing apparatus used in the method for manufacturing a semiconductor device according to this embodiment. FIG. 6A is an explanatory view in which the manufacturing apparatus is seen from the side, and FIG. It is an enlarged view of the SOI substrate and tray arrange | positioned at the manufacturing apparatus shown in FIG.

この実施形態に係る半導体装置の製造方法に用いる製造装置は、SOI基板を載置するトレーを備えたことを特徴とする。図6に示すように、SOI基板S1〜S3は、それぞれトレー70の上に載置されている。トレー70は、その表面にSOI基板を載置可能な大きさに形成されており、その周縁には、周壁71が連続形成されている。つまり、トレー70に載置されたSOI基板は、その裏面がトレー70の表面に接触し、端面が周壁71によって囲まれた状態になる。トレー70は、ハステロイなど、耐腐食性に優れ、かつ、エッチングガスとの反応によりHOを生成しない材料によって形成されている。 A manufacturing apparatus used in the method for manufacturing a semiconductor device according to this embodiment includes a tray on which an SOI substrate is placed. As shown in FIG. 6, the SOI substrates S <b> 1 to S <b> 3 are each placed on a tray 70. The tray 70 is formed in a size that allows the SOI substrate to be placed on its surface, and a peripheral wall 71 is continuously formed on the periphery thereof. That is, the SOI substrate placed on the tray 70 is in a state where the back surface thereof is in contact with the surface of the tray 70 and the end surface is surrounded by the peripheral wall 71. The tray 70 is made of a material that has excellent corrosion resistance and does not generate H 2 O by reaction with an etching gas, such as Hastelloy.

各SOI基板は、トレー70に載置された状態で搬送装置によって反応室31に搬送される。また、予めトレー70を反応室31に配置しておき、搬送されたSOI基板をトレー70に載置するように構成しても良い。また、エッチングのばらつきの大きさによっては、必ずしもトレー70の周壁71を形成する必要はなく、板状のトレーを用いることもできる。   Each SOI substrate is transferred to the reaction chamber 31 by the transfer device while being placed on the tray 70. Alternatively, the tray 70 may be disposed in the reaction chamber 31 in advance, and the conveyed SOI substrate may be placed on the tray 70. Further, depending on the magnitude of the variation in etching, it is not always necessary to form the peripheral wall 71 of the tray 70, and a plate-like tray can also be used.

このように、各SOI基板S1〜S3は、それぞれトレー70に収容されるため、エッチングガスとの反応により上方のSOI基板から発生したHOが下方へ移動し難くすることができる。特に、SOI基板の裏面がトレー70の表面に接触しているため、SOI基板の裏面に形成されたシリコン酸化膜42からHOが生成されないようにすることができる。
したがって、下方に配置されたSOI基板が過度にエッチングされることをなくすことができるため、エッチング精度を高めることができる。
なお、各SOI基板をトレー70の上に載置することにより、2枚または4枚以上のSOI基板を同時にエッチングすることもできる。
In this way, since each of the SOI substrates S1 to S3 is accommodated in the tray 70, H 2 O generated from the upper SOI substrate due to the reaction with the etching gas can be made difficult to move downward. In particular, since the back surface of the SOI substrate is in contact with the surface of the tray 70, H 2 O can be prevented from being generated from the silicon oxide film 42 formed on the back surface of the SOI substrate.
Accordingly, the SOI substrate disposed below can be prevented from being excessively etched, and the etching accuracy can be increased.
Note that two or four or more SOI substrates can be etched simultaneously by placing each SOI substrate on the tray 70.

〈第4実施形態〉
次に、この発明の第4実施形態について図を参照して説明する。図7は、この実施形態に係る半導体装置の製造方法に用いる製造装置の概略を示す説明図であり、(a)は、製造装置を側方から透視した説明図、(b)は、(a)に示す製造装置に配置されたダミーの基板の平面図である。
<Fourth embodiment>
Next, a fourth embodiment of the invention will be described with reference to the drawings. 7A and 7B are explanatory views showing an outline of a manufacturing apparatus used in the method for manufacturing a semiconductor device according to this embodiment. FIG. 7A is an explanatory view of the manufacturing apparatus seen from the side, and FIG. It is a top view of the dummy board | substrate arrange | positioned at the manufacturing apparatus shown in FIG.

この実施形態に係る半導体装置の製造方法に用いる製造装置は、ヒータを備えた板状部材を各SOI基板間に配置したことを特徴とする。図7に示すように、SOI基板形状に形成された板状部材80の内部には、ヒータ90が内蔵されている。板状部材80は、ステンレス鋼などの伝熱効率の高い材料により形成されている。この実施形態では、ヒータ90は、略四角形の平面形状に形成されている。ヒータ90は、ヒータ制御装置(図示省略)によって制御され、板状部材80を加熱する。この加熱によって発生した熱は、SOI基板S1,S3に伝熱し、両SOI基板に吸着したHOを蒸発させ、吸着したHOがフッ酸と反応することによるエッチングの進行を抑制する。 The manufacturing apparatus used in the method for manufacturing a semiconductor device according to this embodiment is characterized in that a plate-like member provided with a heater is disposed between the SOI substrates. As shown in FIG. 7, a heater 90 is built in a plate-like member 80 formed in an SOI substrate shape. The plate member 80 is made of a material having high heat transfer efficiency such as stainless steel. In this embodiment, the heater 90 is formed in a substantially rectangular planar shape. The heater 90 is controlled by a heater control device (not shown) and heats the plate member 80. The heat generated by this heating is transferred to the SOI substrates S1 and S3, the H 2 O adsorbed on both SOI substrates is evaporated, and the progress of etching due to the reaction of the adsorbed H 2 O with hydrofluoric acid is suppressed.

つまり、SOI基板S3から発生したHOは、板状部材80によって下方への移動が抑制されるが、たとえ、SOI基板S1にHOが吸着した場合でも、その吸着したHOを板状部材80から発生する熱によって蒸発させることができるため、エッチング量の精度をより一層高めることができる。 That, H 2 O generated from the SOI substrate S3 is but downward movement of the plate member 80 is prevented, for example, even when the H 2 O is adsorbed to the SOI substrate S1, the adsorbed H 2 O Since it can be evaporated by the heat generated from the plate-like member 80, the accuracy of the etching amount can be further enhanced.

ヒータ90として、シーズヒータまたはカートリッジヒータなどを用いることができる。シーズヒータとは、金属製のパイプの中に電熱線をコイル状にしたものを通し、金属パイプと電熱線とが接触しないように、金属パイプの中に絶縁粉末を充填して密封し、電熱線を通電して発熱させる構造のヒータである。また、カートリッジヒータとは、発熱線を無機絶縁物(たとえば、マグネシアなど)により形成されたボビンにコイル状に巻回し、これを金属シースに挿入し、隙間に粉末状の無機絶縁物を充填してなるヒータである。   As the heater 90, a sheathed heater or a cartridge heater can be used. The sheathed heater is a metal pipe with a heating wire coiled, filled with insulating powder in the metal pipe and sealed so that the metal pipe and heating wire do not come into contact with each other. It is a heater having a structure in which heat is applied to generate heat. Also, the cartridge heater is a heating wire wound around a bobbin formed of an inorganic insulator (such as magnesia) in a coil shape, inserted into a metal sheath, and filled with a powdered inorganic insulator in the gap. It is a heater.

(変更例)
図8に示すように、複数のヒータ90を板状部材80に内蔵することもできる。また、相対的にHOの吸着量が多い領域を加熱するように、ヒータ90の配置を変更しても良い。さらに、HOが吸着する領域における吸着量に応じてヒータ90の加熱温度を変更しても良い。さらに、ヒータそのものによって板状部材80を形成しても良い。
(Example of change)
As shown in FIG. 8, a plurality of heaters 90 can be incorporated in the plate member 80. Further, the arrangement of the heater 90 may be changed so as to heat the region where the amount of adsorption of H 2 O is relatively large. Furthermore, it may be changed the heating temperature of the heater 90 in accordance with the amount of adsorption region H 2 O is adsorbed. Further, the plate member 80 may be formed by the heater itself.

〈第5実施形態〉
次に、この発明の第5実施形態について図を参照して説明する。図9は、この実施形態に係る半導体装置の製造方法に用いる製造装置の概略を示す説明図であり、(a)は、製造装置を側方から透視した説明図、(b)は、(a)に示す製造装置に配置されたSOI基板およびダミーのシリコン基板の拡大図である。
<Fifth Embodiment>
Next, a fifth embodiment of the present invention will be described with reference to the drawings. FIG. 9 is an explanatory view showing an outline of a manufacturing apparatus used in the method for manufacturing a semiconductor device according to this embodiment. FIG. 9A is an explanatory view of the manufacturing apparatus seen from the side, and FIG. 2 is an enlarged view of an SOI substrate and a dummy silicon substrate disposed in the manufacturing apparatus shown in FIG.

この実施形態に係る半導体装置の製造方法に用いる製造装置は、反応室内でSOI基板を立てて配置することを特徴とする。図9に示すように、製造装置30は、上方に導入口32が配置され、下方に排出口33が配置されている。また、反応室31には、SOI基板S1,S3が立てて配置され、両SOI基板間にダミーのシリコン基板60が立てて配置される。   The manufacturing apparatus used in the method for manufacturing a semiconductor device according to this embodiment is characterized in that an SOI substrate is placed upright in a reaction chamber. As shown in FIG. 9, the manufacturing apparatus 30 has an introduction port 32 disposed above and a discharge port 33 disposed below. In the reaction chamber 31, SOI substrates S1 and S3 are arranged upright, and a dummy silicon substrate 60 is arranged upright between the two SOI substrates.

このように、各SOI基板を立てて配置することにより、各SOI基板から発生したHOの蒸気を重力方向に移動させることができるため、一方のSOI基板から発生したHOが他方のSOI基板に吸着し難くすることができる。なお、ダミーのシリコン基板60に対して第2実施形態の変更例を適用することもできる。 In this way, by placing each SOI substrate upright, the H 2 O vapor generated from each SOI substrate can be moved in the direction of gravity, so that the H 2 O generated from one SOI substrate is transferred to the other. It can be made difficult to adsorb on the SOI substrate. Note that the modified example of the second embodiment can be applied to the dummy silicon substrate 60.

〈他の実施形態〉
Oを吸着する性質を有する材料からなる吸着層をダミーの基板の基板面に形成することもできる。たとえば、ジルコニウム合金、シリカゲル、アルミナゲル、シリカ・アルミナゲルおよびゼオライトなどの材料によって上記の吸着層を形成することができる。このダミーの基板を用いれば、各SOI基板から発生したHOを吸着層によって吸着することができるため、過度のエッチングを抑制してエッチング精度を高めることができる。
また、前述した各実施形態および変更例を2つ以上組み合わせることもできる。さらに、この出願に係る発明は、前述した加速度センサの他、圧力センサ、流量センサなど、例えば、MEMS(Micro-Electro-Mechanical Systems)などを利用したマイクロ構造体のような微小でかつ精密さが要求されるような構造体の製造にも有効である。
<Other embodiments>
An adsorption layer made of a material having the property of adsorbing H 2 O can also be formed on the substrate surface of the dummy substrate. For example, the adsorption layer can be formed of a material such as zirconium alloy, silica gel, alumina gel, silica / alumina gel, and zeolite. If this dummy substrate is used, H 2 O generated from each SOI substrate can be adsorbed by the adsorption layer, so that excessive etching can be suppressed and etching accuracy can be improved.
Further, two or more of the above-described embodiments and modifications can be combined. Furthermore, the invention according to this application is not only the acceleration sensor described above, but also a pressure sensor, a flow rate sensor, etc., for example, a micro structure using MEMS (Micro-Electro-Mechanical Systems) etc. It is also effective in manufacturing structures as required.

30・・製造装置、31・・反応室、32・・導入口、33・・排出口、
41・・第1のシリコン層、42・・シリコン酸化膜、43・・埋込み酸化膜、
44・・第2のシリコン層、50・・仕切り部材(部材)、
60・・ダミーのシリコン基板、70・・トレー(部材)、80・・板状部材、
90・・ヒータ、S1〜S3・・SOI基板。
30 ... Manufacturing equipment 31 ... Reaction chamber 32 ... Inlet port 33 ... Discharge port
41... First silicon layer 42.. Silicon oxide film 43.. Embedded oxide film
44 .. Second silicon layer 50.. Partition member
60 .. Dummy silicon substrate, 70 .. Tray (member), 80 .. Plate member,
90 .. Heater, S1 to S3 .. SOI substrate.

Claims (20)

犠牲層を有する複数のシリコン基板を各基板面が対向するように反応室に配置し、前記反応室の内部に導入したエッチングガスと前記犠牲層とを反応させて前記犠牲層をドライエッチングする工程を有し、前記の反応により、HOを含む反応生成物が生成される半導体装置の製造方法において、
前記反応生成物の少なくともHOが透過し難い性質を有する部材が、前記反応室に配置された複数のシリコン基板の各シリコン基板間の所定範囲を区画するように配置されていることを特徴とする半導体装置の製造方法。
A step of arranging a plurality of silicon substrates having a sacrificial layer in a reaction chamber so that the substrate surfaces face each other, and reacting an etching gas introduced into the reaction chamber with the sacrificial layer to dry-etch the sacrificial layer In the method for manufacturing a semiconductor device in which a reaction product containing H 2 O is generated by the reaction described above,
The member having the property that at least H 2 O of the reaction product does not easily permeate is disposed so as to partition a predetermined range between the silicon substrates of the plurality of silicon substrates disposed in the reaction chamber. A method for manufacturing a semiconductor device.
少なくとも一方の基板面に犠牲層を有する複数のシリコン基板を各基板面が対向するように反応室に配置し、前記反応室の内部に導入したエッチングガスと前記犠牲層とを反応させて前記犠牲層をドライエッチングする工程を有し、前記の反応により、HOを含む反応生成物が生成される半導体装置の製造方法において、
前記反応室に配置された複数のシリコン基板のうち、少なくとも最下部に配置されたシリコン基板よりも上方に配置されたシリコン基板の各犠牲層の所定範囲をそれぞれ覆うための部材であって、前記反応生成物の少なくともHOが透過し難い性質を有する部材を備えたことを特徴とする半導体装置の製造方法。
A plurality of silicon substrates having a sacrificial layer on at least one substrate surface are arranged in a reaction chamber so that the substrate surfaces face each other, and an etching gas introduced into the reaction chamber reacts with the sacrificial layer to cause the sacrifice In a method for manufacturing a semiconductor device, which includes a step of dry etching a layer, and a reaction product containing H 2 O is generated by the reaction described above.
A member for covering a predetermined range of each sacrificial layer of the silicon substrate disposed at least above the silicon substrate disposed at the bottom of the plurality of silicon substrates disposed in the reaction chamber, A method of manufacturing a semiconductor device, comprising a member having a property that at least H 2 O of a reaction product is difficult to permeate.
前記各シリコン基板は、少なくとも一方の基板面に前記犠牲層が形成されていることを特徴とする請求項1に記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein each of the silicon substrates has the sacrificial layer formed on at least one substrate surface. 前記シリコン基板と対向する前記部材の面積は、前記シリコン基板の基板面積よりも大きいことを特徴とする請求項1ないし請求項3のいずれか1つに記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 1, wherein an area of the member facing the silicon substrate is larger than a substrate area of the silicon substrate. 前記各シリコン基板間は、前記部材によって区画されており、その区画によって形成された各空間は相互に非連通であることを特徴とする請求項4に記載の半導体装置の製造方法。   5. The method of manufacturing a semiconductor device according to claim 4, wherein each of the silicon substrates is partitioned by the member, and the spaces formed by the partitions are not in communication with each other. 前記部材は、前記の反応によってHOを生成しないシリコン基板であることを特徴とする請求項1ないし請求項5のいずれか1つに記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the member is a silicon substrate that does not generate H 2 O by the reaction. 前記部材は、前記HOを吸着する性質を有するものであることを特徴とする請求項1ないし請求項5のいずれか1つに記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 1, wherein the member has a property of adsorbing the H 2 O. 前記反応室は、前記エッチングガスを前記反応室に導入する導入口が上方に配置されるとともに、前記反応生成物を前記反応室から排出する排出口が下方に配置されており、かつ、前記各シリコン基板が各基板面を相互に対向させて横方向に配置されるように構成されていることを特徴とする請求項1ないし請求項7のいずれか1つに記載の半導体装置の製造方法。   In the reaction chamber, an introduction port for introducing the etching gas into the reaction chamber is disposed above, and an exhaust port for discharging the reaction product from the reaction chamber is disposed below, and each of the reaction chambers 8. The method of manufacturing a semiconductor device according to claim 1, wherein the silicon substrate is arranged in a lateral direction with the substrate surfaces facing each other. 前記部材にヒータが内蔵されていることを特徴とする請求項1ないし請求項8のいずれか1つに記載の半導体装置の製造方法。   9. The method of manufacturing a semiconductor device according to claim 1, wherein a heater is built in the member. 前記犠牲層は、酸化シリコン層であり、前記エッチングガスは、無水フッ化水素酸ガスを含むことを特徴とする請求項1ないし請求項9のいずれか1つに記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the sacrificial layer is a silicon oxide layer, and the etching gas contains anhydrous hydrofluoric acid gas. 犠牲層を有する複数のシリコン基板を各基板面が対向するように配置可能な反応室を有し、前記反応室の内部に導入したエッチングガスと前記犠牲層とを反応させて前記犠牲層をドライエッチングするように構成されており、前記の反応により、HOを含む反応生成物が生成される半導体装置の製造装置において、
前記反応生成物の少なくともHOが透過し難い性質を有する部材が、前記反応室に配置された複数のシリコン基板の各シリコン基板間の所定範囲を区画するように配置されていることを特徴とする半導体装置の製造装置。
A reaction chamber in which a plurality of silicon substrates having a sacrificial layer can be arranged so that the substrate surfaces face each other, and the sacrificial layer is dried by reacting the etching gas introduced into the reaction chamber with the sacrificial layer. In a semiconductor device manufacturing apparatus configured to etch and generating a reaction product containing H 2 O by the reaction described above,
The member having the property that at least H 2 O of the reaction product does not easily permeate is disposed so as to partition a predetermined range between the silicon substrates of the plurality of silicon substrates disposed in the reaction chamber. A semiconductor device manufacturing apparatus.
少なくとも一方の基板面に犠牲層を有する複数のシリコン基板を各基板面が対向するように配置可能な反応室を有し、前記反応室の内部に導入したエッチングガスと前記犠牲層とを反応させて前記犠牲層をドライエッチングするように構成されており、前記の反応により、HOを含む反応生成物が生成される半導体装置の製造装置において、
前記反応室に配置された複数のシリコン基板のうち、少なくとも最下部に配置されたシリコン基板よりも上方に配置されたシリコン基板の各犠牲層の所定範囲をそれぞれ覆うための部材であって、前記反応生成物の少なくともHOが透過し難い性質を有する部材を備えたことを特徴とする半導体装置の製造装置。
A reaction chamber in which a plurality of silicon substrates having a sacrificial layer on at least one substrate surface can be arranged so that the substrate surfaces face each other; and the etching gas introduced into the reaction chamber reacts with the sacrificial layer In the semiconductor device manufacturing apparatus, the sacrificial layer is configured to be dry-etched, and a reaction product containing H 2 O is generated by the reaction.
A member for covering a predetermined range of each sacrificial layer of the silicon substrate disposed at least above the silicon substrate disposed at the bottom of the plurality of silicon substrates disposed in the reaction chamber, An apparatus for manufacturing a semiconductor device, comprising: a member having a property that it is difficult for at least H 2 O of a reaction product to pass through.
前記各シリコン基板は、少なくとも一方の基板面に前記犠牲層が形成されていることを特徴とする請求項11に記載の半導体装置の製造装置。   12. The semiconductor device manufacturing apparatus according to claim 11, wherein each of the silicon substrates has the sacrificial layer formed on at least one substrate surface. 前記シリコン基板と対向する前記部材の面積は、前記シリコン基板の基板面積よりも大きいことを特徴とする請求項11ないし請求項13のいずれか1つに記載の半導体装置の製造装置。   14. The semiconductor device manufacturing apparatus according to claim 11, wherein an area of the member facing the silicon substrate is larger than a substrate area of the silicon substrate. 前記各シリコン基板間は、前記部材によって区画されており、その区画によって形成された各空間は相互に非連通であることを特徴とする請求項14に記載の半導体装置の製造装置。   The semiconductor device manufacturing apparatus according to claim 14, wherein the silicon substrates are partitioned by the member, and spaces formed by the partitions are not in communication with each other. 前記部材は、前記の反応によってHOを生成しないシリコン基板であることを特徴とする請求項11ないし請求項15のいずれか1つに記載の半導体装置の製造装置。 The semiconductor device manufacturing apparatus according to claim 11, wherein the member is a silicon substrate that does not generate H 2 O by the reaction. 前記部材は、前記HOを吸着する性質を有するものであることを特徴とする請求項11ないし請求項15のいずれか1つに記載の半導体装置の製造装置。 16. The apparatus for manufacturing a semiconductor device according to claim 11, wherein the member has a property of adsorbing the H 2 O. 前記反応室は、前記エッチングガスを前記反応室に導入する導入口が上方に配置されるとともに、前記反応生成物を前記反応室から排出する排出口が下方に配置されており、かつ、前記各シリコン基板が各基板面を相互に対向させて横方向に配置されるように構成されていることを特徴とする請求項11ないし請求項17のいずれか1つに記載の半導体装置の製造装置。   In the reaction chamber, an introduction port for introducing the etching gas into the reaction chamber is disposed above, and an exhaust port for discharging the reaction product from the reaction chamber is disposed below, and each of the reaction chambers 18. The apparatus for manufacturing a semiconductor device according to claim 11, wherein the silicon substrate is arranged in a lateral direction with the substrate surfaces facing each other. 前記部材にヒータが内蔵されていることを特徴とする請求項11ないし請求項18のいずれか1つに記載の半導体装置の製造装置。   19. The semiconductor device manufacturing apparatus according to claim 11, wherein a heater is built in the member. 前記犠牲層は、酸化シリコン層であり、前記エッチングガスは、無水フッ化水素酸ガスを含むことを特徴とする請求項11ないし請求項19のいずれか1つに記載の半導体装置の製造装置。   20. The semiconductor device manufacturing apparatus according to claim 11, wherein the sacrificial layer is a silicon oxide layer, and the etching gas contains anhydrous hydrofluoric acid gas.
JP2009252005A 2009-11-02 2009-11-02 Semiconductor device manufacturing method and manufacturing apparatus Active JP4985746B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009252005A JP4985746B2 (en) 2009-11-02 2009-11-02 Semiconductor device manufacturing method and manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009252005A JP4985746B2 (en) 2009-11-02 2009-11-02 Semiconductor device manufacturing method and manufacturing apparatus

Publications (2)

Publication Number Publication Date
JP2011096971A true JP2011096971A (en) 2011-05-12
JP4985746B2 JP4985746B2 (en) 2012-07-25

Family

ID=44113565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009252005A Active JP4985746B2 (en) 2009-11-02 2009-11-02 Semiconductor device manufacturing method and manufacturing apparatus

Country Status (1)

Country Link
JP (1) JP4985746B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136540A (en) * 2019-02-21 2020-08-31 東京エレクトロン株式会社 Steam treatment apparatus and steam treatment method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260793A (en) * 1997-12-26 1999-09-24 Canon Inc Etching method and etching equipment of semiconductor base material and forming method using the equipment
JP2006167849A (en) * 2004-12-15 2006-06-29 Denso Corp Manufacturing method of microstructure
JP2006261451A (en) * 2005-03-17 2006-09-28 Sony Corp Etching method
JP2008243893A (en) * 2007-03-26 2008-10-09 Sumitomo Precision Prod Co Ltd Substrate processing apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260793A (en) * 1997-12-26 1999-09-24 Canon Inc Etching method and etching equipment of semiconductor base material and forming method using the equipment
JP2006167849A (en) * 2004-12-15 2006-06-29 Denso Corp Manufacturing method of microstructure
JP2006261451A (en) * 2005-03-17 2006-09-28 Sony Corp Etching method
JP2008243893A (en) * 2007-03-26 2008-10-09 Sumitomo Precision Prod Co Ltd Substrate processing apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136540A (en) * 2019-02-21 2020-08-31 東京エレクトロン株式会社 Steam treatment apparatus and steam treatment method
JP7257813B2 (en) 2019-02-21 2023-04-14 東京エレクトロン株式会社 Steam treatment device and steam treatment method

Also Published As

Publication number Publication date
JP4985746B2 (en) 2012-07-25

Similar Documents

Publication Publication Date Title
CN104838479B (en) Silico-carbo-nitride selective etch
JP4997104B2 (en) Method and apparatus for improved etching of microstructures
US9824882B2 (en) Method for manufacturing a protective layer against HF etching, semiconductor device provided with the protective layer and method for manufacturing the semiconductor device
TWI327770B (en) Capped sensor
US8679354B2 (en) Method of etching a sacrificial silicon oxide layer
KR101591114B1 (en) Process for the production of microelectromechanical systems
JP6016290B2 (en) Method for forming a microelectromechanical system (MEMS) device
CN105940295B (en) Semiconductor sensor with suspension structure and method for manufacturing the same
CN104246486A (en) Method for producing a capacitive sensor
JP4985746B2 (en) Semiconductor device manufacturing method and manufacturing apparatus
CN103803487B (en) The formation method of semiconductor structure
KR101686702B1 (en) Method of manufacturing laminated semiconductor element, laminated semiconductor element, and appratus of manufacturing laminated semiconductor element
JP2006167849A (en) Manufacturing method of microstructure
CN104817055A (en) Semiconductor structure forming method
KR20190135430A (en) Plasma processing apparatus and plasma processing method
US20120276746A1 (en) Manufacturing method of semiconductor device and apparatus for manufacturing semiconductor device
JP6932491B2 (en) How to manufacture a MEMS device
KR102536041B1 (en) How to make a micromachined channel
JP5767295B2 (en) Substrate processing method
NL2019559B1 (en) Micro machined fuel gas combustion unit
CN106904566A (en) A kind of MEMS and preparation method thereof, electronic installation
KR20240043234A (en) Semiconductor manufacturing apparatus, method for supplying gas in semiconductor device manufacturing process and manufacturing method for semiconductor device using same
JP2009238951A (en) Mounting table, cvd device and laser-machining apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110523

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120329

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R151 Written notification of patent or utility model registration

Ref document number: 4985746

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250