JP2011086731A - Photoelectric conversion apparatus and method of manufacturing the same - Google Patents
Photoelectric conversion apparatus and method of manufacturing the same Download PDFInfo
- Publication number
- JP2011086731A JP2011086731A JP2009237626A JP2009237626A JP2011086731A JP 2011086731 A JP2011086731 A JP 2011086731A JP 2009237626 A JP2009237626 A JP 2009237626A JP 2009237626 A JP2009237626 A JP 2009237626A JP 2011086731 A JP2011086731 A JP 2011086731A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- layer
- semiconductor layer
- photoelectric conversion
- transparent conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
Description
本発明は、光電変換装置およびその製法に関する。 The present invention relates to a photoelectric conversion device and a manufacturing method thereof.
従来の光電変換装置では、透光性基板上に、凹凸形状を有する透明導電層、半導体光電変換層、裏面電極層がこの順に積層されている(例えば、特許文献1参照)。また、凹凸形状を有する透明導電層の上に形成される半導体光電変換層の平坦性が材料によって異なるものが提案されている(例えば、特許文献2参照)。特許文献2には、微結晶シリコンには凹凸増大効果があり、タンデム型の太陽電池の裏面電極側を微結晶シリコンの半導体光電変換層とすると、裏面電極との間の凹凸度が増大して光の吸収量が増加できることが示されている。
In a conventional photoelectric conversion device, a transparent conductive layer having a concavo-convex shape, a semiconductor photoelectric conversion layer, and a back electrode layer are laminated in this order on a translucent substrate (for example, see Patent Document 1). Moreover, the semiconductor photoelectric conversion layer formed on the transparent conductive layer having an uneven shape has been proposed with different flatness depending on the material (see, for example, Patent Document 2). In
また、光入射側の透明導電膜の電極界面の凹凸形状と裏面電極の電極界面の凹凸形状との組み合わせを最適化した光電変換装置が提案されている(例えば、特許文献3参照)。この光電変換装置では、透明導電膜の凹凸形状における平均凸部高さ/平均凸部幅の比を、裏面電極のそれよりも大きくし、裏面電極の電極界面での長波長域の反射率を低下させる。裏面電極の凹凸形状は、光電変換層の表面をサンドブラスト加工するなどの方法で形成される。 In addition, a photoelectric conversion device has been proposed in which the combination of the uneven shape of the electrode interface of the transparent conductive film on the light incident side and the uneven shape of the electrode interface of the back electrode is optimized (see, for example, Patent Document 3). In this photoelectric conversion device, the ratio of the average convex portion height / average convex portion width in the concavo-convex shape of the transparent conductive film is made larger than that of the back electrode, and the reflectance in the long wavelength region at the electrode interface of the back electrode is increased. Reduce. The uneven shape of the back electrode is formed by a method such as sandblasting the surface of the photoelectric conversion layer.
また、光電変換層の裏面側に表面側の凹凸と異なる好適な凹凸を形成して、光閉じ込め効果を向上することが提案されている。(例えば、特許文献4参照)。光電変換層の裏面側の凹凸形状は、光電変換層の形成時の堆積条件や、光電変換層の表面にサンドブラスト等の機械加工やエッチング加工などを施すことで形成される。 It has also been proposed to improve the light confinement effect by forming suitable irregularities different from the irregularities on the front surface side on the back side of the photoelectric conversion layer. (For example, refer to Patent Document 4). The uneven shape on the back surface side of the photoelectric conversion layer is formed by depositing conditions when forming the photoelectric conversion layer, or by performing mechanical processing such as sandblasting or etching on the surface of the photoelectric conversion layer.
しかしながら、上記の光電変換装置においては、裏面電極層の光入射面の形状が下地の透光性基板の凹凸形状を反映した形状や光電変換層の凹凸成長の影響を受けた形状となるため、光反射効果に適した所望の裏面電極層を形成することは難しい、という問題があった。 However, in the above photoelectric conversion device, the shape of the light incident surface of the back electrode layer is a shape reflecting the uneven shape of the underlying translucent substrate and the shape affected by the uneven growth of the photoelectric conversion layer. There is a problem that it is difficult to form a desired back electrode layer suitable for the light reflection effect.
また、所望の凹凸形状を形成するために光電変換層を形成後に加工すると、裏面電極との界面付近に欠陥が生じて、光電変換特性を劣化させる、という問題が生じる。 In addition, if the photoelectric conversion layer is processed after formation to form a desired concavo-convex shape, there arises a problem that defects are generated near the interface with the back electrode and the photoelectric conversion characteristics are deteriorated.
本発明は、上記に鑑みてなされたものであって、裏面電極層の光入射面での表面プラズモン吸収と、半導体光電変換層の欠陥とに起因した光電変換効率の低下が防止された、光電変換効率に優れた光電変換装置およびその製造方法を得ることを目的とする。 The present invention has been made in view of the above, and the photoelectric conversion efficiency is prevented from decreasing due to surface plasmon absorption at the light incident surface of the back electrode layer and defects in the semiconductor photoelectric conversion layer. It aims at obtaining the photoelectric conversion apparatus excellent in conversion efficiency, and its manufacturing method.
上述した課題を解決し、目的を達成するために、本発明にかかる光電変換装置は、透光性絶縁基板と、前記透光性絶縁基板上に、透光性導電材料からなり凹凸構造を有する状態に形成された透明導電層と、前記透明導電層上に半導体層としてp型半導体層とi型半導体層とn型半導体層とがpin接合を有して積層された少なくとも1組の半導体光電変換層と、前記半導体光電変換層上に形成された裏面電極層と、を備え、前記i型半導体層は、前記透明導電層上に形成された第1i型半導体層と、前記第1i型半導体層上に形成された第2i型半導体層とが積層されてなり、前記第1i型半導体層は、前記第2i型半導体層側の面の二乗平均粗さが、前記透明導電層側の面の二乗平均粗さよりも小さく、前記半導体光電変換層において前記裏面電極層側に配置されたp型半導体層またはn型半導体層の二乗平均粗さが、前記第1i型半導体層における前記透明導電層側の面の二乗平均粗さよりも小さいこと、を特徴とする。 In order to solve the above-described problems and achieve the object, a photoelectric conversion device according to the present invention includes a translucent insulating substrate and a translucent conductive material on the translucent insulating substrate, and has an uneven structure. A transparent conductive layer formed in a state, and at least one set of semiconductor photoelectric layers in which a p-type semiconductor layer, an i-type semiconductor layer, and an n-type semiconductor layer are stacked as a semiconductor layer on the transparent conductive layer with a pin junction. A conversion layer; and a back electrode layer formed on the semiconductor photoelectric conversion layer, wherein the i-type semiconductor layer includes a first i-type semiconductor layer formed on the transparent conductive layer, and the first i-type semiconductor. A second i-type semiconductor layer formed on the layer, and the first i-type semiconductor layer has a root mean square roughness of the surface on the second i-type semiconductor layer side of the surface on the transparent conductive layer side. Less than the root mean square roughness in the semiconductor photoelectric conversion layer The root mean square roughness of the p-type semiconductor layer or n-type semiconductor layer disposed on the surface electrode layer side is smaller than the root mean square roughness of the surface on the transparent conductive layer side in the first i-type semiconductor layer, To do.
本発明によれば、裏面電極層の光入射面での表面プラズモン吸収と、半導体光電変換層の欠陥とに起因した光電変換効率の低下を防止して、光電変換効率に優れた光電変換装置を得ることができる、という効果を奏する。 According to the present invention, it is possible to prevent a decrease in photoelectric conversion efficiency due to surface plasmon absorption at the light incident surface of the back electrode layer and defects in the semiconductor photoelectric conversion layer, and to provide a photoelectric conversion device excellent in photoelectric conversion efficiency. There is an effect that it can be obtained.
以下に、本発明にかかる光電変換装置およびその製造方法の実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。各図面間においても同様である。 Embodiments of a photoelectric conversion device and a method for manufacturing the same according to the present invention will be described below in detail with reference to the drawings. In addition, this invention is not limited to the following description, In the range which does not deviate from the summary of this invention, it can change suitably. In the drawings shown below, the scale of each member may be different from the actual scale for easy understanding. The same applies between the drawings.
実施の形態1.
図1は、本発明の実施の形態にかかる光電変換装置である薄膜太陽電池の概略構成を示す断面図である。光電変換装置は、透光性絶縁基板1上に少なくとも、表面に凹凸構造を有して第1電極層となる透明導電層2、半導体光電変換層3、裏面側透明導電層4、第2電極層となる裏面電極層5がこの順で積層されている。
FIG. 1 is a cross-sectional view showing a schematic configuration of a thin-film solar cell which is a photoelectric conversion device according to an embodiment of the present invention. The photoelectric conversion device includes a transparent
透光性絶縁基板1としては、透光性を有する絶縁基板が用いられる。このような透光性絶縁基板1には、通常は透過率の高い材質が用いられ、例えば可視から近赤外領域までの吸収が小さいガラス基板が使用される。ガラス基板としては無アルカリガラス基板を用いてもよく、また、安価な青板ガラス基板を用いてもよい。ただし、透光性絶縁基板1は必ずしもガラスである必要はなく、光を透過する絶縁性基板であれば、樹脂等の基板を用いることも可能である。
As the translucent
透明導電層2は、透明導電膜からなり、凹凸構造を有する。透明導電層2は、例えば酸化亜鉛(ZnO)、酸化インジウム錫(ITO:Indium Tin Oxide)、酸化スズ(SnO2)、酸化インジウム(In2O3)のうちの少なくとも1種を含む透明導電性酸化膜(TCO:Transparent Conducting Oxide)、またはこれらを積層した透明導電膜で構成される。また、透明導電層2は、上述したTCO膜にドーパントとしてアルミニウム(Al)、ガリウム(Ga)、インジウム(In)、ホウ素(B)、イットリウム(Y)、シリコン(Si)、ジルコニウム(Zr)、チタン(Ti)、フッ素(F)から選択した少なくとも1種類以上の元素を用いた透光性の膜によって構成されてもよい。
The transparent
このような透明導電層2は、微細な凹凸を含む表面凹凸形状を有しており、凹凸表面での光の乱反射によって半導体光電変換層3での光の利用効率を高める機能を有する。一般にこの凹凸形状は、局部山頂の平均間隔が数十nm〜数十μm、凹部の開口角が10度〜170度、このときの二乗平均(RMS:Root Mean Square)粗さが100nm〜500nm程度である形状を有しており、面内にこの範囲内の様々な形状の凹凸を含んでいる。このような透明電極層2は、スパッタリング法、電子ビーム堆積法、常圧化学気相成長(CVD:Chemical Vapor Deposition)法、低圧CVD法、有機金属化学気相蒸着法(MOCVD:Metal Organic Chemical Vapor Deposition)法、ゾルゲル法、印刷法、スプレー法等の種々の方法により作製することができる。
Such a transparent
半導体光電変換層3は、pin接合を有する非単結晶シリコン系薄膜半導体層からなり、第1型半導体層であるp型半導体層3a、第2型半導体層であるi型半導体層3b、および第3型半導体層であるn型半導体層3cが透光性絶縁基板1の主面に略平行に順次積層されたpin半導体接合を含んでいる。また、i型半導体層3bは、第1i型半導体層3b1と第2i型半導体層3b2とがp型半導体層3a側からこの順で積層されている。ここで、シリコン系薄膜半導体層とは、シリコン(Si)のみ、またはシリコン(Si)を主成分に炭素(C)、酸素(O)、ゲルマニウム(Ge)、またはその他の元素の少なくとも1つが添加された薄膜からなる層を意味する。また、i型半導体層3bとしては、微結晶シリコン、微結晶シリコンゲルマニウム、非晶質シリコンゲルマニウム、微結晶シリコン酸化膜、単結晶半導体、多結晶半導体のいずれかからなる半導体層が挙げられる。
The semiconductor
このような半導体光電変換層3は、一般にプラズマCVD法、熱CVD法等を用いて堆積形成される。このとき、半導体光電変換層3における各層の接合特性を改善するために、p型半導体層3aとi型半導体層3bとの間、i型半導体層3bとn型半導体層3cとの間に、非単結晶シリコン(Si)層、非単結晶炭化シリコン(SixC1−x)層、非単結晶窒化シリコン(SixN1−x)、非単結晶酸化シリコン(SixO1−x)等の半導体層を1層、もしくは2層以上介在させてもよい。
Such a semiconductor
また、半導体光電変換層3は、凹凸形状を有する透明導電層2上に堆積されるため、該透明導電層2の凹凸形状を反映した微細な凹凸形状を有しており、そのRMSは一般に100nm〜500nmである。このような微細な凹凸形状を有する半導体光電変換層上に続けて堆積される裏面電極層5は、入射光側の面に同様の微細な凹凸形状を有するため、その光入射面において表面プラズモン吸収が生じる。その結果、この表面プラズモン吸収により裏面電極層での光反射率が低下し、光電変換効率が低下する。
Further, since the semiconductor
そこで、本実施の形態にかかる半導体光電変換層3では、半導体光電変換層に後述の凹凸緩和処理が施されている。すなわち、第1i型半導体層3b1の上面(裏面電極層5側)の凹凸形状に凹凸緩和処理が施されている。本処理の目的は、半導体光電変換層の凹凸形状を緩和させることにより、裏面電極層5の光入射面の表面凹凸粗さを軽減させることである。具体的には、第1i型半導体層3b1の裏面電極層5側の二乗平均粗さが透光性絶縁基板1側の二乗平均粗さよりも大幅に小さくなるように平坦化処理を行う。このように、第1i型半導体層3b1の上面の凹凸形状に凹凸緩和処理が施されることにより、その上層に形成される裏面電極層5の光入射面の凹凸粗さが緩和され、表面プラズモン吸収による光吸収損失が抑制されるため、光電変換効率が向上する。
Therefore, in the semiconductor
この第1i型半導体層3b1の上面における凹凸緩和の目安としては、凹凸緩和後の凹凸形状のRMS(二乗平均)粗さが10nm〜90nm程度であれば良く、30nm〜50nm程度であればより好ましい。このとき、凹凸形状の局部山頂の平均間隔、凹部の開口角は特に限定されないが、可視光〜近赤外光領域の光散乱効果を向上させるために、局部山頂の平均間隔は500nm〜5μm、凹部の開口角は90〜150度であることが好ましい。例えば、第1i型半導体層3b1における透明導電層2側の面の二乗平均粗さが100nm以上であり、且つn型半導体層3cにおける裏面電極側5側の面のRMSが50nm以下であることが好ましい。これにより、i型半導体層3bにおける光入射面側の凹凸が大きく、光電変換層が入射光を効率よく吸収することができる。
As a measure of unevenness relief on the upper surface of the first i-type semiconductor layer 3b1, the RMS (root mean square) roughness of the uneven shape after unevenness relief may be about 10 nm to 90 nm, and more preferably about 30 nm to 50 nm. . At this time, the average interval between the concave and convex local peaks and the opening angle of the recess are not particularly limited, but in order to improve the light scattering effect in the visible light to near infrared light region, the average interval between the local peaks is 500 nm to 5 μm, The opening angle of the recess is preferably 90 to 150 degrees. For example, the mean square roughness of the surface on the transparent
また、第1i型半導体層3b1は、凹凸緩和処理後に、半導体層の加工面の欠陥修復処理が行われていることが好ましい。欠陥修復処理として、空孔欠陥を修復するための真空中またはシリコン(Si)、欠陥終端作用を持つ水素(H)や窒素(N)、その他ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)、フッ素(F)、酸素(O)、炭素(C)等から選択した少なくとも1種類以上の元素を含む雰囲気下でのプラズマ処理、熱処理、レーザー照射等、もしくはこれらを組み合わせた手法を用いることが好ましい。 The first i-type semiconductor layer 3b1 is preferably subjected to a defect repair process on the processed surface of the semiconductor layer after the unevenness relief process. As defect repair processing, in vacuum or silicon (Si) for repairing vacancy defects, hydrogen (H) or nitrogen (N) having a defect termination action, other helium (He), neon (Ne), argon (Ar) ), Krypton (Kr), xenon (Xe), fluorine (F), oxygen (O), carbon (C), etc., plasma treatment, heat treatment, laser irradiation in an atmosphere containing at least one element selected from Alternatively, it is preferable to use a method combining these.
裏面側透明導電層4は、透光性導電材料からなり、酸化錫(SnO2)、酸化亜鉛(ZnO)、ITO等の透明性導電膜を用いることができる。なお、裏面側透明導電層4の膜中に微量の不純物が添加されていてもよい。例えば、酸化亜鉛(ZnO)が主成分である場合には例えばガリウム(Ga)やアルミニウム(Al)やボロン(B)といった第IIIB族元素、または銅(Cu)のような第IV族元素が含有されることにより抵抗率が低減するため、電極として使用するのに適している。このような裏面側透明導電層4は、電子ビーム蒸着法、スパッタリング法、原子層堆積法、CVD法、ゾルゲル法、印刷法、塗布法等により形成される。
The back-side transparent
裏面電極層5は、半導体光電変換層3を透過した光を再度半導体光電変換層で利用するために、より多くの透過光を反射させることが好ましい。裏面電極層5は、例えばチタン(Ti)、クロム(Cr)、アルミニウム(Al)、銀(Ag)、金(Au)、銅(Cu)、白金(Pt)から選択された少なくとも1つ以上の金属またはこれらの合金からなる層が用いられる。なお、これらの裏面電極層5の金属材料としての具体的材料は特に限定されるものではなく、周知の材料から適宜に選択して用いることができる。
The
また、第1i型半導体層3b1における裏面電極層5側の二乗平均粗さが透光性絶縁基板1側の二乗平均粗さよりも大幅に小さくなるように平坦化処理されていることにより、その上層に積層される第2i型半導体層3b2、裏面側透明導電層4、裏面電極層5の表面の二乗平均粗さも、第1i型半導体層3b1における透光性絶縁基板1側の二乗平均粗さよりも大幅に小さくなっている。
Further, the first i-type semiconductor layer 3b1 is planarized so that the root mean square roughness on the
以上のように、本実施の形態にかかる光電変換装置においては、裏面電極層5側の表面が凹凸緩和処理された半導体光電変換層3を備えており、これにより裏面電極層5の光入射面も凹凸が緩和された形状とされている。これにより、光入射側は所望の凹凸形状を有する透明導電層2により光散乱効果を最大限に高めた上で、裏面側は裏面電極層5の光入射面における表面プラズモン吸収による光反射率の低下を抑制でき、光電変換効率の低下という問題を解消することができる。
As described above, the photoelectric conversion device according to the present embodiment includes the semiconductor
また、本実施の形態にかかる光電変換装置においては、i型半導体層3bが第1i型半導体層3b1と第2i型半導体層3b2とに分けて形成されているので、i型半導体層3bとn型半導体層3cとの界面付近に欠陥が生じにくく、半導体光電変換層3の欠陥の影響を抑制することができる。すなわち、i型半導体層3bとn型半導体層3cとの界面付近に欠陥が集中しないため、光電変換率をより高効率にすることができる。また、第1i型半導体層3b1と第2i型半導体層3b2との間に欠陥が集中しても、i型半導体層3bの厚みの途中にあり、その欠陥の影響は抑制される。したがって、第2i型半導体層3b2の厚みはある程度厚いことが好ましい。なお、本実施の形態では、各層の厚みはそれぞれの表面の凹凸を平均した位置を表面とした場合の厚みとして考えている。
In the photoelectric conversion device according to the present embodiment, since the i-
一方、微結晶半導体、特に微結晶シリコンを主成分とする半導体層は、成膜に伴って凹凸が増加しやすい。したがって、裏面側の第2i型半導体層3b2の厚みはある程度薄いことが好ましい。以上のことから、たとえば、トータルの厚みが2μm〜4μmの微結晶シリコンからなるi型半導体層3の場合は、第2i型半導体層3b2の厚みを50nm〜500nm程度とすると、欠陥の影響抑制と凹凸の低減の観点から好ましい。
On the other hand, in a microcrystalline semiconductor, in particular, a semiconductor layer containing microcrystalline silicon as a main component, unevenness is likely to increase with film formation. Therefore, it is preferable that the thickness of the second i-type semiconductor layer 3b2 on the back surface side is thin to some extent. From the above, for example, in the case of the i-
なお、上記では、i型半導体層3を2つの層に分けて形成したが、さらに多くの層に分けて形成し、各層を形成する途中に平坦化処理を行ってもよい。
In the above description, the i-
また、i型半導体層3が微結晶シリコンや微結晶シリコンゲルマニウム等の微結晶半導体を主成分とした半導体からなる場合に、第1i型半導体層3b1と第2i型半導体層3b2との界面に第2i型半導体層3b2の成長初期層が存在する(図示せず)。プラズマCVD法などで低温形成される微結晶半導体層は、微結晶と非晶質とが混在した層となっている。また、その成長初期層は主として非晶質からなる層ができる。たとえば微結晶シリコンの場合に成長初期層は0.5nm〜50nmの薄い厚みの非晶質シリコン層となっている。
Further, when the i-
本実施の形態にかかる光電変換装置では、平坦化された成長初期層ができるので、第1i型半導体層3b1の微結晶層中に厚み方向に貫通するような欠陥があった場合に、この成長初期層で欠陥が遮られて第2i型半導体層3b2の微結晶層に伝搬しない。このため、光電変換層の欠陥による性能低下を抑制することができる。すなわち、厚みが0.5nm〜50nmの薄い成長初期層によって、第1i型半導体層3b1の微結晶と第2i型半導体層3b2の微結晶とは分離される。このため、下地の凹凸の影響を受けて発生した第1i型半導体層3b1の微結晶中の欠陥は、その上の第2i型半導体層3b2の微結晶につながらない。このため、i型半導体層3bを上下に貫通する欠陥のパスが減少するので、欠陥を経たリーク電流が減少して、変換効率を向上させる効果がある。
In the photoelectric conversion device according to the present embodiment, since a flattened initial growth layer is formed, this growth occurs when there is a defect penetrating in the thickness direction in the microcrystalline layer of the first i-type semiconductor layer 3b1. Defects are blocked by the initial layer and do not propagate to the microcrystalline layer of the second i-type semiconductor layer 3b2. For this reason, the performance fall by the defect of a photoelectric converting layer can be suppressed. That is, the microcrystal of the first i-type semiconductor layer 3b1 and the microcrystal of the second i-type semiconductor layer 3b2 are separated by a thin initial growth layer having a thickness of 0.5 nm to 50 nm. For this reason, the defects in the microcrystal of the first i-type semiconductor layer 3b1 generated under the influence of the unevenness of the base do not lead to the microcrystal of the second i-type semiconductor layer 3b2 thereabove. For this reason, since the path of the defect penetrating vertically through the i-
したがって、本実施の形態にかかる光電変換装置によれば、光電変換特性に優れた光電変換装置を提供することができる。 Therefore, according to the photoelectric conversion device according to the present embodiment, a photoelectric conversion device having excellent photoelectric conversion characteristics can be provided.
次に、上記のように構成された本実施の形態にかかる光電変換装置の製造方法について図2−1〜図2−9を参照して説明する。図2−1〜図2−9は、本実施の形態にかかる光電変換装置の製造方法を説明するための断面図である。 Next, a manufacturing method of the photoelectric conversion device according to the present embodiment configured as described above will be described with reference to FIGS. 2-1 to 2-9 are cross-sectional views for explaining the method for manufacturing the photoelectric conversion device according to this embodiment.
まず、透光性絶縁基板1としてガラス基板を用意する(図2−1)。ただし、透光性絶縁基板1は必ずしもガラス基板である必要はなく、光を透過する絶縁性基板であれば、樹脂等の基板を用いることも可能である。
First, a glass substrate is prepared as the translucent insulating substrate 1 (FIG. 2-1). However, the translucent insulating
次に、この透光性絶縁基板1上に、微細な凹凸を含む表面凹凸形状を有する透明導電層2を公知の方法で形成する(図2−2)。例えば、透光性絶縁基板1上に酸化亜鉛(ZnO)膜からなる透明電極層2をスパッタリング法により形成する。一般にこの凹凸形状は、局部山頂の平均間隔が数十nm〜数十μm、凹部の開口角が10度〜170度、このときの二乗平均(RMS:root mean square)粗さが100nm〜500nm程度である形状を有しており、面内にこの範囲内の様々な形状の凹凸を含んでいる。なお、このような透明電極層2は、電子ビーム堆積法、CVD法、低圧CVD法、MOCVD法、ゾルゲル法、印刷法、スプレー法等の他の方法により作製してもよい。
Next, a transparent
次に、透明導電層2上に、pin接合を有する非単結晶シリコン系薄膜半導体層からなる半導体光電変換層3を透光性絶縁基板1の主面に略平行に積層形成する。ここで、シリコン系薄膜半導体層とは、シリコン(Si)のみ、またはシリコン(Si)を主成分に炭素(C)、酸素(O)、ゲルマニウム(Ge)、またはその他の元素の少なくとも1つが添加された薄膜からなる層を意味する。まず、透明導電層2上に、p型半導体層3aを例えばプラズマCVD法により透光性絶縁基板1の主面に略平行に積層形成する(図2−3)。
Next, a semiconductor
次に、p型半導体層3a上に、第1i型半導体層3b1を例えばプラズマCVD法により透光性絶縁基板1の主面に略平行に積層形成する(図2−4)。そして、本実施の形態では、第1i型半導体層3b1の形成後に、該第1i型半導体層3b1の表面に対して凹凸緩和処理を施す(図2−5)。すなわち、第1i型半導体層3b1の上面(裏面電極層5側)の凹凸形状に凹凸緩和処理を施す。本処理の目的は、半導体光電変換層の凹凸形状を緩和させることにより、裏面電極層5の光入射面の表面凹凸粗さを軽減させることである。具体的には、第1i型半導体層3b1の上面の二乗平均粗さが透光性絶縁基板1側の面の二乗平均粗さよりも大幅に小さくなるように平坦化処理を行う。このように、第1i型半導体層3b1の上面の凹凸形状に凹凸緩和処理を施すことにより、その上層に形成される裏面電極層5の光入射面の凹凸粗さを緩和することができる。これにより、表面プラズモン吸収による光吸収損失を抑制することができるため、光電変換効率が向上する。
Next, on the p-
この凹凸緩和処理は、イオンミリング法、集束イオンビーム(FIB:Focused Ion Beam)法、ドライエッチング法、ウェットエッチング法、逆スパッタリング法、化学機械研磨(CMP:Chemical Mechanical Polishing)法等、およびこれらの組み合わせにより行われる。このとき、加工精度を向上させるために、レジスト材料をスピンコートした後に凹凸緩和処理を行っても良い。 The unevenness reduction treatment includes ion milling, focused ion beam (FIB), dry etching, wet etching, reverse sputtering, chemical mechanical polishing (CMP), and the like. It is done by combination. At this time, in order to improve processing accuracy, the unevenness relief treatment may be performed after spin-coating the resist material.
この第1i型半導体層3b1の上面における凹凸緩和の目安としては、緩和後の凹凸形状のRMS(二乗平均)粗さが10nm〜90nm程度であれば良く、30nm〜50nm程度であればより好ましい。このとき、凹凸形状の局部山頂の平均間隔、凹部の開口角は特に限定されないが、可視光〜近赤外光領域の光散乱効果を向上させるために、局部山頂の平均間隔は500nm〜5μm、凹部の開口角は90〜150度であることが好ましい。 As a measure of relief of unevenness on the upper surface of the first i-type semiconductor layer 3b1, the RMS (root mean square) roughness of the uneven shape after relaxation may be about 10 nm to 90 nm, and more preferably about 30 nm to 50 nm. At this time, the average interval between the concave and convex local peaks and the opening angle of the recess are not particularly limited, but in order to improve the light scattering effect in the visible light to near infrared light region, the average interval between the local peaks is 500 nm to 5 μm, The opening angle of the recess is preferably 90 to 150 degrees.
また、凹凸緩和処理後に、第1i型半導体層3b1の加工面の欠陥修復処理を行うことが好ましい。欠陥修復処理として、空孔欠陥を修復するためのシリコン(Si)、欠陥終端作用を持つ水素(H)や窒素(N)、その他ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)、フッ素(F)、酸素(O)、炭素(C)等から選択した少なくとも1種類以上の元素を含む雰囲気化でのプラズマ処理、熱処理、レーザー照射等、もしくはこれらを組み合わせた手法を用いることが好ましい。 Moreover, it is preferable to perform a defect repair process on the processed surface of the first i-type semiconductor layer 3b1 after the unevenness relief process. As defect repair processing, silicon (Si) for repairing vacancy defects, hydrogen (H) and nitrogen (N) having a defect termination action, other helium (He), neon (Ne), argon (Ar), krypton (Kr), xenon (Xe), fluorine (F), oxygen (O), at least one element selected from carbon (C), etc., plasma treatment in an atmosphere containing at least one element, heat treatment, laser irradiation, or the like It is preferable to use a method combining the above.
次に、凹凸緩和処理が施された第1i型半導体層3b上に、第2i型半導体層3b2を例えばプラズマCVD法により透光性絶縁基板1の主面に略平行に積層形成する(図2−6)。これにより、第1i型半導体層3b1と第2i型半導体層3b2とがp型半導体層3a上にこの順で積層されたi型半導体層3bが形成される。
Next, the second i-type semiconductor layer 3b2 is formed on the first i-
次に、第2i型半導体層3b2上に、i型半導体層3bと同種のn型半導体層3cを例えばプラズマCVD法により透光性絶縁基板1の主面に略平行に積層形成する(図2−7)。これにより、非単結晶シリコン系薄膜半導体層からなり、p型半導体層3a、i型半導体層3b、n型半導体層3cが透光性絶縁基板1の主面に略平行に順次積層されたpin半導体接合を含む半導体光電変換層3が透明導電層2上に形成される。
Next, on the second i-type semiconductor layer 3b2, an n-
なお、半導体光電変換層3における各層の接合特性を改善するために、p型半導体層3aとi型半導体層3bとの間、i型半導体層3bとn型半導体層3cとの間に、非単結晶Si層、非単結晶炭化シリコン(SixC1−x)層、非単結晶窒化シリコン(SixN1−x)、非単結晶酸化シリコン(SixO1−x)等の半導体層を1層、もしくは2層以上介在させてもよい。
In addition, in order to improve the junction characteristics of each layer in the semiconductor
次に、半導体光電変換層3(n型半導体層3c)上に裏面側透明導電層4を公知の方法で形成する(図2−8)。例えば、半導体光電変換層3(n型半導体層3c)上に酸化亜鉛(ZnO)膜からなる裏面側透明導電層4をスパッタリング法により形成する。また、成膜方法として、CVD法などの他の成膜方法を用いてもよい。
Next, the back side transparent
続いて、裏面側透明導電層4上に裏面電極層5を公知の方法で形成する(図2−9)。例えば、裏面電極層5上に高反射率を有する銀(Ag)膜からなる裏面電極層7をスパッタリング法により形成する。ここで、先の工程において第1i型半導体層3b1の裏面電極層5側の表面の二乗平均粗さが透光性絶縁基板1側の面の二乗平均粗さよりも大幅に小さくなるように平坦化処理しているため、その上に積層される第2i型半導体層3b2、裏面側透明導電層4、裏面電極層5の二乗平均粗さも第1i型半導体層3b1の透光性絶縁基板1側の面の二乗平均粗さよりも大幅に小さくなる。以上の処理により、図1に示す本実施の形態にかかる光電変換装置が得られる。
Subsequently, the
上述したように、本実施の形態にかかる光電変換装置の製造方法においては、半導体光電変換層3における第1i型半導体層3b1の裏面電極層5側の表面を凹凸緩和処理するため、その上に積層される第2i型半導体層3b2、裏面側透明導電層4および裏面電極層5の光入射面も凹凸が緩和された形状とされる。これにより、光入射側は所望の凹凸形状を有する透明導電層2により光散乱効果を最大限に高めた上で、裏面側は裏面電極層5の光入射面における表面プラズモン吸収による光反射率の低下を抑制でき、光電変換効率の低下という問題を解消することができる。
As described above, in the method for manufacturing the photoelectric conversion device according to the present embodiment, the surface on the
また、本実施の形態にかかる光電変換装置の製造方法においては、i型半導体層3bを第1i型半導体層3b1と第2i型半導体層3b2とに分けて形成するので、i型半導体層3bとn型半導体層3cとの界面付近に欠陥が生じにくく、半導体光電変換層3の欠陥の影響を抑制することができる。したがって、第2i型半導体層3b2の厚みはある程度厚いことが好ましい。なお、上記では、i型半導体層3を2つの層に分けて形成したが、さらに多くの層に分けて形成し、各層を形成する途中に平坦化処理を行ってもよい。
Further, in the method of manufacturing the photoelectric conversion device according to the present embodiment, the i-
また、i型半導体層3が微結晶シリコンや微結晶シリコンゲルマニウム等の微結晶半導体からなる場合に、第1i型半導体層3b1と第2i型半導体層3b2との界面に第2i型半導体層3b2の成長初期層が存在する(図示せず)。プラズマCVD法などで低温形成される微結晶半導体層は、微結晶と非晶質とが混在した層となっている。また、その成長初期層は主として非晶質からなる層ができる。たとえば微結晶シリコンの場合に成長初期層は0.5nm〜50nmの薄い厚みの非晶質シリコン層となっている。
When the i-
本実施の形態にかかる光電変換装置の製造方法では、平坦化された成長初期層ができるので、第1i型半導体層3b1の微結晶層中に厚み方向に貫通するような欠陥があった場合に、この成長初期層で欠陥が遮られて第2i型半導体層3b2の微結晶層に伝搬しない。このため、光電変換層の欠陥による性能低下を抑制することができる。 In the manufacturing method of the photoelectric conversion device according to the present embodiment, since a flattened initial growth layer is formed, when there is a defect penetrating in the thickness direction in the microcrystalline layer of the first i-type semiconductor layer 3b1. The defects are blocked by this initial growth layer and do not propagate to the microcrystalline layer of the second i-type semiconductor layer 3b2. For this reason, the performance fall by the defect of a photoelectric converting layer can be suppressed.
したがって、本実施の形態にかかる光電変換装置の製造方法によれば、光電変換特性に優れた光電変換装置を作製することができる。 Therefore, according to the method for manufacturing a photoelectric conversion device according to this embodiment, a photoelectric conversion device having excellent photoelectric conversion characteristics can be manufactured.
なお、上記においては、本発明の実施の形態の1つとして半導体光電変換層を有する光電変換装置を例にとって説明したが、本発明はこれに限定されるものではなく、発明の要旨を逸脱しない限り任意の形態とすることができる。すなわち、本発明は、例えば1つの半導体光電変換層を有する光電変換装置に限定されることはなく、半導体光電変換層が2つ以上積層されたタンデム型の光電変換装置にも適用できる。本発明は、例えばシリコン系半導体光電変換層を有する光電変換装置に限定されることはなく、半導体光電変換層が化合物系や有機物系の半導体を用いた場合にも適用できる。 In the above description, a photoelectric conversion device having a semiconductor photoelectric conversion layer has been described as an example of an embodiment of the present invention. However, the present invention is not limited to this and does not depart from the gist of the invention. As long as it can be in any form. That is, the present invention is not limited to, for example, a photoelectric conversion device having one semiconductor photoelectric conversion layer, and can also be applied to a tandem photoelectric conversion device in which two or more semiconductor photoelectric conversion layers are stacked. The present invention is not limited to a photoelectric conversion device having, for example, a silicon-based semiconductor photoelectric conversion layer, and can also be applied when the semiconductor photoelectric conversion layer uses a compound-based or organic-based semiconductor.
次に、本発明を具体的な実施例に基づいて説明するが、本発明はその要旨を逸脱しない限り以下の実施例に限定されるものではない。 Next, although this invention is demonstrated based on a specific Example, this invention is not limited to a following example, unless it deviates from the summary.
実施例1.
実施例1では、上述した本実施の形態にかかる光電変換装置の製造方法に従って光電変換装置を作製した。透光性絶縁基板1としては、厚さ5mmのガラス基板を使用した。ガラス基板上に、不純物としてアルミニウム(Al)原子を2×1021cm−3程度ドープした酸化亜鉛(ZnO)膜をスパッタリング法により膜厚1μmで成膜した。そして、薬液として0.5%に希釈された塩酸を用いて酸化亜鉛(ZnO)膜のエッチング処理を60秒間実施することにより、受光面側の凹凸構造を有する透明導電層2を形成した。このとき、エッチング後の透明導電層2の表面のRMSは200nmであった。
Example 1.
In Example 1, a photoelectric conversion device was manufactured according to the method for manufacturing a photoelectric conversion device according to this embodiment described above. As the translucent insulating
次に、透明導電層2上に、半導体光電変換層3のうち、膜厚20nmのp型微結晶シリコン膜、第1i型半導体層3b1としての膜厚3μmのi型微結晶シリコン膜をプラズマCVD法により積層した。そして、i型微結晶シリコン膜を堆積後、第1i型半導体層3b1としてのi型微結晶シリコン層の凹凸緩和処理を行った。フォトレジストを500nm塗布し、100℃でベーキングした。ベーキング後、ドライエッチング処理を300秒間実施し、フォトレジストを除去した。
Next, of the semiconductor
次に、水素ガス雰囲気下において2時間のアニール処理を実施した。ついで、エッチング処理した第1i型半導体層3b1としてのi型半導体層上に、第2i型半導体層3b2としての膜厚100nmのi型微結晶シリコン層、および膜厚30nmのn型微結晶シリコン膜をプラズマCVD法により積層した。 Next, annealing was performed for 2 hours in a hydrogen gas atmosphere. Next, an i-type microcrystalline silicon layer having a thickness of 100 nm and a n-type microcrystalline silicon film having a thickness of 30 nm as the second i-type semiconductor layer 3b2 are formed on the etched i-type semiconductor layer as the first i-type semiconductor layer 3b1. Were laminated by the plasma CVD method.
次に、裏面側透明導電層4として、不純物としてアルミニウム(Al)原子を2×1021cm−3程度ドープした酸化亜鉛(ZnO)膜をスパッタリング法により膜厚100nmで成膜した。このとき、裏面側透明導電層4の裏面電極5側の凹凸形状を原子間力顕微鏡(AFM:Atomic Force Microscope)を用いて評価した結果、RMS粗さは51nmと見積もられた。後述する裏面電極層の入射光側凹凸形状のRMS粗さは、見積もられた裏面側透明導電層4の裏面電極層5側の凹凸形状のRMS粗さに略一致する。
Next, as the back side transparent
次に、裏面側透明導電層4としての酸化亜鉛(ZnO)膜上に、裏面電極層5として銀をスパッタリング法で膜厚500nmに成膜することにより、図1に示される構造を有する実施例1の光電変換セルを作製した。
Next, on the zinc oxide (ZnO) film | membrane as the back surface side transparent
作製した実施例1の光電変換セルのセル特性を評価した結果、変換効率(η)は6.8%、短絡電流密度(Jsc)は19.5mA/cm2、開放端電圧(Voc)は0.50V、フィルファクター(FF)は0.70であった。 As a result of evaluating the cell characteristics of the produced photoelectric conversion cell of Example 1, the conversion efficiency (η) was 6.8%, the short-circuit current density (Jsc) was 19.5 mA / cm 2 , and the open-circuit voltage (Voc) was 0. .50 V and fill factor (FF) was 0.70.
実施例2
実施例2では、第1i型半導体層3b1としてのi型微結晶シリコン層堆積後のエッチング処理のエッチング時間が異なる(600秒)こと以外は、実施例1と同様にして光電変換セルを作製した。すなわち、実施例2においては、第1i型半導体層3b1としてのi型微結晶シリコン層の堆積後におけるドライエッチング処理を600秒間実施した後、水素ガス雰囲気下において2時間のアニール処理をおこなった。その後、エッチング処理した第1i型半導体層3b1としてのi型微結晶シリコン膜上に、第2i型半導体層3b2としての膜厚100nmのi型微結晶シリコン層、膜厚30nmのn型微結晶シリコン膜をプラズマCVD法により積層した。
Example 2
In Example 2, a photoelectric conversion cell was produced in the same manner as in Example 1 except that the etching time of the etching process after deposition of the i-type microcrystalline silicon layer as the first i-type semiconductor layer 3b1 was different (600 seconds). . That is, in Example 2, the dry etching process after the deposition of the i-type microcrystalline silicon layer as the first i-type semiconductor layer 3b1 was performed for 600 seconds, and then the annealing process was performed for 2 hours in a hydrogen gas atmosphere. Thereafter, an i-type microcrystalline silicon layer having a thickness of 100 nm and an n-type microcrystalline silicon having a thickness of 30 nm as the second i-type semiconductor layer 3b2 are formed on the etched i-type microcrystalline silicon film as the first i-type semiconductor layer 3b1. The film was laminated by a plasma CVD method.
次に、裏面側透明導電層4として、不純物としてアルミニウム(Al)原子を2×1021cm−3程度ドープした酸化亜鉛(ZnO)膜をスパッタリング法により膜厚100nmで成膜した。このとき、裏面側透明導電層4の裏面電極5側の凹凸形状を原子間力顕微鏡(AFM)を用いて評価した結果、RMS粗さは18nmと見積もられた。
Next, as the back side transparent
次に、裏面側透明導電層4としての酸化亜鉛(ZnO)膜上に、裏面電極層5として銀をスパッタリング法で膜厚500nmに成膜することにより、図1に示される構造を有する実施例2の光電変換セルを作製した。
Next, on the zinc oxide (ZnO) film | membrane as the back surface side transparent
作製した実施例2の光電変換セルのセル特性を評価した結果、変換効率(η)は7.2%、短絡電流密度(Jsc)は19.9mA/cm2、開放端電圧(Voc)は0.51V、フィルファクター(FF)は0.71であった。 As a result of evaluating the cell characteristics of the produced photoelectric conversion cell of Example 2, the conversion efficiency (η) was 7.2%, the short-circuit current density (Jsc) was 19.9 mA / cm 2 , and the open-circuit voltage (Voc) was 0. .51 V and the fill factor (FF) was 0.71.
比較例1
比較例1では、第2i型半導体層3b2としてのi型微結晶シリコン層を形成しない光電変換セルを作製した。透光性絶縁基板1としては、厚さ5mmのガラス基板を使用した。ガラス基板上に、不純物としてアルミニウム(Al)原子を2×1021cm−3程度ドープした酸化亜鉛(ZnO)膜をスパッタリング法により膜厚1μmで成膜した。そして、薬液として0.5%に希釈された塩酸を用いて酸化亜鉛(ZnO)膜のエッチング処理を60秒間実施することにより、受光面側の凹凸構造を有する透明導電層2を形成した。このとき、エッチング後の透明導電層2の表面のRMSは200nmであった。
Comparative Example 1
In Comparative Example 1, a photoelectric conversion cell in which an i-type microcrystalline silicon layer as the second i-type semiconductor layer 3b2 was not formed was manufactured. As the translucent insulating
次に、透明導電層2上に、半導体光電変換層3のうち、膜厚20nmのp型微結晶シリコン膜、第1i型半導体層3b1としての膜厚3μmのi型微結晶シリコン膜をプラズマCVD法により積層した。そして、i型微結晶シリコン膜を堆積後、フォトレジストを1μm塗布し、100℃でベーキングした。ベーキング後、ドライエッチング処理を300秒間実施し、フォトレジストを除去した。
Next, of the semiconductor
次に、水素ガス雰囲気下において2時間のアニール処理を実施した。ついで、エッチング処理した第1i型半導体層3b1としてのi型半導体層上に、膜厚30nmのn型微結晶シリコン膜をプラズマCVD法により積層した。 Next, annealing was performed for 2 hours in a hydrogen gas atmosphere. Next, an n-type microcrystalline silicon film having a thickness of 30 nm was stacked on the i-type semiconductor layer as the etched first i-type semiconductor layer 3b1 by a plasma CVD method.
次に、裏面側透明導電層4として、不純物としてアルミニウム(Al)原子を2×1021cm−3程度ドープした酸化亜鉛(ZnO)膜をスパッタリング法により膜厚100nmで成膜した。このとき、裏面側透明導電層4の裏面電極5側の凹凸形状を原子間力顕微鏡(AFM)を用いて評価した結果、RMS粗さは47nmと見積もられた。後述する裏面電極層5の入射光側凹凸形状のRMS粗さは、見積もられた裏面側透明導電層4の裏面電極層5側の凹凸形状のRMS粗さに略一致する。
Next, as the back side transparent
次に、裏面側透明導電層4としての酸化亜鉛(ZnO)膜上に、裏面電極層5として銀をスパッタリング法で膜厚500nmに成膜することにより、比較例1の光電変換セルを作製した。
Next, on the zinc oxide (ZnO) film as the back surface side transparent
作製した比較例1の光電変換セルのセル特性を評価した結果、変換効率(η)は6.5%、短絡電流密度(Jsc)は18.7mA/cm2、開放端電圧(Voc)は0.50V、フィルファクター(FF)は0.70であった。 As a result of evaluating the cell characteristics of the produced photoelectric conversion cell of Comparative Example 1, the conversion efficiency (η) was 6.5%, the short-circuit current density (Jsc) was 18.7 mA / cm 2 , and the open-circuit voltage (Voc) was 0. .50 V and fill factor (FF) was 0.70.
比較例2
比較例2では、第1i型半導体層3b1としてのi型微結晶シリコン層堆積後のエッチング処理のエッチング時間が異なる(30秒)こと以外は、実施例1と同様にして光電変換セルを作製した。すなわち、比較例2においては、第1i型半導体層3b1としてのi型微結晶シリコン層の堆積後におけるドライエッチング処理を30秒間実施した後、水素ガス雰囲気下において2時間のアニール処理をおこなった。その後、エッチング処理した第1i型半導体層3b1としてのi型微結晶シリコン膜上に、第2i型半導体層3b2としての膜厚100nmのi型微結晶シリコン層、膜厚30nmのn型微結晶シリコン膜をプラズマCVD法により積層した。
Comparative Example 2
In Comparative Example 2, a photoelectric conversion cell was produced in the same manner as in Example 1 except that the etching time of the etching process after deposition of the i-type microcrystalline silicon layer as the first i-type semiconductor layer 3b1 was different (30 seconds). . That is, in Comparative Example 2, the dry etching process after the deposition of the i-type microcrystalline silicon layer as the first i-type semiconductor layer 3b1 was performed for 30 seconds, and then the annealing process was performed for 2 hours in a hydrogen gas atmosphere. Thereafter, an i-type microcrystalline silicon layer having a thickness of 100 nm and an n-type microcrystalline silicon having a thickness of 30 nm as the second i-type semiconductor layer 3b2 are formed on the etched i-type microcrystalline silicon film as the first i-type semiconductor layer 3b1. The film was laminated by a plasma CVD method.
次に、裏面側透明導電層4として、不純物としてアルミニウム(Al)原子を2×1021cm−3程度ドープした酸化亜鉛(ZnO)膜をスパッタリング法により膜厚100nmで成膜した。このとき、裏面側透明導電層4の裏面電極5側の凹凸形状を原子間力顕微鏡(AFM)を用いて評価した結果、RMS粗さは98nmと見積もられた。
Next, as the back side transparent
次に、裏面側透明導電層4としての酸化亜鉛(ZnO)膜上に、裏面電極層5として銀をスパッタリング法で膜厚500nmに成膜することにより、図1に示される構造を有する実施例2の光電変換セルを作製した。
Next, on the zinc oxide (ZnO) film | membrane as the back surface side transparent
作製した実施例2の光電変換セルのセル特性を評価した結果、変換効率(η)は5.8%、短絡電流密度(Jsc)は16.8mA/cm2、開放端電圧(Voc)は0.49V、フィルファクター(FF)は0.70であった。 As a result of evaluating the cell characteristics of the produced photoelectric conversion cell of Example 2, the conversion efficiency (η) was 5.8%, the short-circuit current density (Jsc) was 16.8 mA / cm 2 , and the open-circuit voltage (Voc) was 0. .49 V and fill factor (FF) was 0.70.
上述した実施例1と比較例1との比較により、i型微結晶シリコン層の凹凸緩和処理後、再度i型半導体層を積層することによって、光電変換装置の短絡電流密度(Jsc)が向上したことが分かる。これは、i型半導体層の凹凸緩和処理後にn型半導体層を形成するとi型半導体層とn型半導体層との界面に欠陥が集中するのに対し、i型半導体層の凹凸緩和処理後に再度i型半導体層を積層することでi型半導体層とn型半導体層との界面の電気的な接合特性の低下が抑制されたためである。 According to the comparison between Example 1 and Comparative Example 1 described above, the short-circuit current density (Jsc) of the photoelectric conversion device was improved by laminating the i-type semiconductor layer again after the unevenness relaxation treatment of the i-type microcrystalline silicon layer. I understand that. This is because defects are concentrated at the interface between the i-type semiconductor layer and the n-type semiconductor layer when the n-type semiconductor layer is formed after the unevenness relief treatment of the i-type semiconductor layer, whereas the unevenness relief treatment of the i-type semiconductor layer again. This is because by laminating the i-type semiconductor layer, a decrease in electrical junction characteristics at the interface between the i-type semiconductor layer and the n-type semiconductor layer is suppressed.
図3は、実施例1、実施例2、比較例1、のRMSとセル特性とを比較した結果、およびこれに加えてその他の様々な太陽電池セルの裏面電極層のRMSとJscとの相関を調べた結果を示す特性図である。他の様々な太陽電池セルの構成および製造方法は、比較例1と同様である。 FIG. 3 shows the result of comparing the RMS and cell characteristics of Example 1, Example 2, and Comparative Example 1, and in addition, the correlation between the RMS and Jsc of the back electrode layer of various other solar cells. It is a characteristic view which shows the result of having investigated. Other various solar battery cell configurations and manufacturing methods are the same as those in Comparative Example 1.
図3に示したように、RMSが50nm以下の場合に短絡電流密度(Jsc)は高い値を示し、RMSが20nm以下の場合に特に短絡電流密度(Jsc)が高くなった。これは、以下のように説明することができる。銀表面における表面プラズモン吸収は光波長300nm〜500nmにおいて表面プラズモン共鳴による最大値を示す。そして、この最大値の波長よりも長波長の可視光〜近赤外光領域においても、銀表面のRMSが大きいほど光吸収量が多くなる。つまり、裏面電極層の光入射側のRMSが小さいほど、裏面電極層での光吸収が減少し、その結果、光電変換装置の変換効率は向上する。 As shown in FIG. 3, the short-circuit current density (Jsc) showed a high value when RMS was 50 nm or less, and the short-circuit current density (Jsc) was particularly high when RMS was 20 nm or less. This can be explained as follows. The surface plasmon absorption on the silver surface shows the maximum value due to surface plasmon resonance at a light wavelength of 300 nm to 500 nm. In the visible light to near-infrared light region having a wavelength longer than the maximum wavelength, the amount of light absorption increases as the RMS on the silver surface increases. That is, as the RMS on the light incident side of the back electrode layer is smaller, the light absorption in the back electrode layer is reduced, and as a result, the conversion efficiency of the photoelectric conversion device is improved.
以上のように、本発明にかかる光電変換装置は、裏面電極層の光入射面での表面プラズモン吸収と、半導体光電変換層の欠陥とに起因した光電変換効率の低下の防止に有用である。 As described above, the photoelectric conversion device according to the present invention is useful for preventing a decrease in photoelectric conversion efficiency due to surface plasmon absorption at the light incident surface of the back electrode layer and defects in the semiconductor photoelectric conversion layer.
1 透光性絶縁基板
2 透明導電層
3 半導体光電変換層
3a p型半導体層
3b i型半導体層
3c n型半導体層
3b1 1i型半導体層
3b2 第2i型半導体層
4 裏面側透明導電層
5 裏面電極層
10 光電変換装置
DESCRIPTION OF
Claims (8)
前記透光性絶縁基板上に、透光性導電材料からなり凹凸構造を有する状態に形成された透明導電層と、
前記透明導電層上に半導体層としてp型半導体層とi型半導体層とn型半導体層とがpin接合を有して積層された少なくとも1組の半導体光電変換層と、
前記半導体光電変換層上に形成された裏面電極層と、
を備え、
前記i型半導体層は、前記透明導電層上に形成された第1i型半導体層と、前記第1i型半導体層上に形成された第2i型半導体層とが積層されてなり、
前記第1i型半導体層は、前記第2i型半導体層側の面の二乗平均粗さが、前記透明導電層側の面の二乗平均粗さよりも小さく、
前記半導体光電変換層において前記裏面電極層側に配置されたp型半導体層またはn型半導体層の二乗平均粗さが、前記第1i型半導体層における前記透明導電層側の面の二乗平均粗さよりも小さいこと、
を特徴とする光電変換装置。 A translucent insulating substrate;
A transparent conductive layer formed of a translucent conductive material and having a concavo-convex structure on the translucent insulating substrate;
At least one pair of semiconductor photoelectric conversion layers in which a p-type semiconductor layer, an i-type semiconductor layer, and an n-type semiconductor layer are stacked as a semiconductor layer on the transparent conductive layer with a pin junction;
A back electrode layer formed on the semiconductor photoelectric conversion layer;
With
The i-type semiconductor layer is formed by laminating a first i-type semiconductor layer formed on the transparent conductive layer and a second i-type semiconductor layer formed on the first i-type semiconductor layer.
The first i-type semiconductor layer has a root mean square roughness on the surface on the second i-type semiconductor layer side that is smaller than the root mean square roughness on the surface on the transparent conductive layer side,
The root mean square roughness of the p-type semiconductor layer or n-type semiconductor layer disposed on the back electrode layer side in the semiconductor photoelectric conversion layer is greater than the root mean square roughness of the surface on the transparent conductive layer side in the first i-type semiconductor layer. Is also small,
A photoelectric conversion device characterized by the above.
を特徴とする請求項1に記載の光電変換装置。 The i-type semiconductor layer is a semiconductor layer made of any one of microcrystalline silicon, microcrystalline silicon germanium, amorphous silicon germanium, microcrystalline silicon oxide film, single crystal semiconductor, and polycrystalline semiconductor;
The photoelectric conversion device according to claim 1.
前記第1i型半導体層と前記第2i型半導体層との界面に非晶質半導体を主成分とする前記第2i型半導体層の成長初期層を有していること、
を特徴とする請求項1に記載の光電変換装置。 The first i-type semiconductor layer and the second i-type semiconductor layer are semiconductor layers containing a microcrystalline semiconductor as a main component;
Having an initial growth layer of the second i-type semiconductor layer mainly composed of an amorphous semiconductor at the interface between the first i-type semiconductor layer and the second i-type semiconductor layer;
The photoelectric conversion device according to claim 1.
を特徴とする請求項1に記載の光電変換装置。 The root mean square roughness of the surface on the back electrode side in the i-type semiconductor layer or the n-type semiconductor layer of the semiconductor photoelectric conversion layer is 50 nm or less,
The photoelectric conversion device according to claim 1.
を特徴とする請求項1に記載の光電変換装置。 The root mean square roughness on the transparent conductive layer side in the first i-type semiconductor layer is 100 nm or more, and the RMS on the back electrode side in the n-type semiconductor layer is 50 nm or less,
The photoelectric conversion device according to claim 1.
を特徴とする請求項1に記載の光電変換装置。 A backside transparent conductive layer made of a translucent conductive material is provided between the semiconductor photoelectric conversion layer and the backside electrode layer;
The photoelectric conversion device according to claim 1.
前記透明導電層上に半導体層としてp型半導体層とi型半導体層とn型半導体層とを積層してpin接合を有する少なくとも1組の半導体光電変換層を形成する第2工程と、
前記半導体光電変換層上に裏面電極層を形成する第3工程と、
を含み、
前記第2工程において前記i型半導体層を形成する工程は、
前記透明導電層上に形成したp型半導体層またはn型半導体層に第1i型半導体層を形成する第4工程と、
前記第1i型半導体層の上面の凹凸を緩和する凹凸緩和処理を行う第5工程と、
前記凹凸緩和処理を施した前記第1i型半導体層上に第2i型半導体層を形成する第6工程と、
を有することを特徴とする光電変換装置の製造方法。 A first step of forming a transparent conductive layer made of a light-transmitting conductive material and having a concavo-convex structure on a light-transmitting insulating substrate;
A second step of forming at least one set of semiconductor photoelectric conversion layers having a pin junction by stacking a p-type semiconductor layer, an i-type semiconductor layer, and an n-type semiconductor layer as semiconductor layers on the transparent conductive layer;
A third step of forming a back electrode layer on the semiconductor photoelectric conversion layer;
Including
The step of forming the i-type semiconductor layer in the second step includes
A fourth step of forming a first i-type semiconductor layer on a p-type semiconductor layer or an n-type semiconductor layer formed on the transparent conductive layer;
A fifth step of performing unevenness relief treatment for relaxing unevenness on the upper surface of the first i-type semiconductor layer;
A sixth step of forming a second i-type semiconductor layer on the first i-type semiconductor layer subjected to the unevenness relief treatment;
A process for producing a photoelectric conversion device, comprising:
を特徴とする請求項7に記載の光電変換装置の製造方法。 In the fifth step, the upper surface of the first i-type semiconductor layer is vacuum or silicon (Si), hydrogen (H), nitrogen (N), helium (He), neon (Ne), argon (Ar). Plasma treatment, heat treatment or laser irradiation treatment in an atmosphere containing at least one element selected from krypton (Kr), xenon (Xe), fluorine (F), oxygen (O), and carbon (C) Performing one or more processing steps of
The method for manufacturing a photoelectric conversion device according to claim 7.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009237626A JP2011086731A (en) | 2009-10-14 | 2009-10-14 | Photoelectric conversion apparatus and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009237626A JP2011086731A (en) | 2009-10-14 | 2009-10-14 | Photoelectric conversion apparatus and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011086731A true JP2011086731A (en) | 2011-04-28 |
Family
ID=44079473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009237626A Pending JP2011086731A (en) | 2009-10-14 | 2009-10-14 | Photoelectric conversion apparatus and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011086731A (en) |
-
2009
- 2009-10-14 JP JP2009237626A patent/JP2011086731A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5156641B2 (en) | Substrate with transparent conductive film for photoelectric conversion device and method for manufacturing photoelectric conversion device | |
JP5868503B2 (en) | Solar cell and method for manufacturing the same | |
WO2012020682A1 (en) | Crystalline silicon solar cell | |
JP4928337B2 (en) | Method for manufacturing photoelectric conversion device | |
WO2013061637A1 (en) | Photoelectric conversion device and method for manufacturing same, and photoelectric conversion module | |
US20120080083A1 (en) | Semiconductor assembly with a metal oxide layer having intermediate refractive index | |
JP5093503B2 (en) | Thin film solar cell and surface electrode for thin film solar cell | |
WO2011001735A1 (en) | Thin-film solar battery and method for producing the same | |
WO2016158226A1 (en) | Solar cell and method for manufacturing same | |
WO2013161668A1 (en) | Solar cell and method for manufacturing same | |
JP5127925B2 (en) | Thin film solar cell and manufacturing method thereof | |
JP2008270562A (en) | Multi-junction type solar cell | |
JP5307688B2 (en) | Crystalline silicon solar cell | |
JP2016127179A (en) | Thin film solar cell and manufacturing method thereof | |
JP2011119480A (en) | Method of manufacturing thin film solar cell | |
JPWO2011136177A1 (en) | Thin film solar cell and manufacturing method thereof, substrate with transparent conductive film and manufacturing method thereof | |
JP2005142358A (en) | Solar battery | |
JP5056651B2 (en) | Thin film solar cell and surface electrode for thin film solar cell | |
JP5093502B2 (en) | Thin film solar cell and surface electrode for thin film solar cell | |
JP6143520B2 (en) | Crystalline silicon solar cell and manufacturing method thereof | |
Sonntag et al. | Properties of liquid phase crystallized interdigitated back-contact solar cells on glass | |
JP2005135986A (en) | Laminated optoelectric transducer | |
WO2010087312A1 (en) | Thin film photoelectric conversion device and method for manufacturing same | |
JP2012216732A (en) | Manufacturing method of thin-film solar cell substrate and manufacturing method of thin-film solar cell | |
JP2010267885A (en) | Silicon-based thin-film photoelectric converter, and method of manufacturing the same |