JP2011077476A - Susceptor for epitaxial growth - Google Patents

Susceptor for epitaxial growth Download PDF

Info

Publication number
JP2011077476A
JP2011077476A JP2009230363A JP2009230363A JP2011077476A JP 2011077476 A JP2011077476 A JP 2011077476A JP 2009230363 A JP2009230363 A JP 2009230363A JP 2009230363 A JP2009230363 A JP 2009230363A JP 2011077476 A JP2011077476 A JP 2011077476A
Authority
JP
Japan
Prior art keywords
counterbore
susceptor
wafer
epitaxial
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009230363A
Other languages
Japanese (ja)
Inventor
Yuuki Funabiki
夕樹 船引
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009230363A priority Critical patent/JP2011077476A/en
Publication of JP2011077476A publication Critical patent/JP2011077476A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a susceptor for epitaxial growth capable of manufacturing an epitaxial wafer having small variance in resistance resulting from automatic doping of an epitaxial layer during vapor-phase growth. <P>SOLUTION: A plurality of spot facings of the susceptor are each a two-staged spot facing having a first spot facing 13 having a diameter large enough to mount and store a semiconductor wafer 21 at a bottom surface part, and a second spot facing 14 having a larger diameter than the first spot facing 13, being concentric with the first spot facing 13, and having a bottom surface part 14a formed at a position above the bottom surface part 13a of the first spot facing 13, proximity parts of adjacent spot facings being formed of only a side face part 13b of the first spot facing and the bottom surface part 14a of the second spot facing. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、気相成長装置を用いて半導体ウェーハ表面にエピタキシャル層を気相成長させる際、ウェーハを水平に保持するためのサセプタに関する。更に詳しくは、気相成長の際に、エピタキシャル層へのオートドープによる抵抗のバラツキが少ないエピタキシャルウェーハを製造し得るエピタキシャル成長用サセプタに関するものである。   The present invention relates to a susceptor for holding a wafer horizontally when an epitaxial layer is vapor-phase grown on the surface of a semiconductor wafer using a vapor phase growth apparatus. More particularly, the present invention relates to an epitaxial growth susceptor that can produce an epitaxial wafer with less resistance variation due to auto-doping of an epitaxial layer during vapor phase growth.

エピタキシャルウェーハは、バイポーラトランジスタ、MOSLSI等の集積回路の製造に利用される。エピタキシャルウェーハの製造では、エピタキシャル層を所定の厚さに一様に成長させ、かつ抵抗率が均一になるように形成されることが重要となる。エピタキシャルウェーハの製造に用いられる装置には、縦型式(バッチ式)、バレル式、枚葉式等の反応装置がある。例えば縦型式(バッチ式)の装置では、サセプタに半導体ウェーハを載置し、これを水平に保持して加熱しながら原料ガスを供給して、半導体ウェーハの上主面にエピタキシャル層を堆積させることにより形成される。   Epitaxial wafers are used for manufacturing integrated circuits such as bipolar transistors and MOSLSIs. In manufacturing an epitaxial wafer, it is important that the epitaxial layer is uniformly grown to a predetermined thickness and the resistivity is uniform. There are vertical (batch type), barrel type, single wafer type reaction apparatuses, etc., as apparatuses used for manufacturing epitaxial wafers. For example, in a vertical type (batch type) apparatus, a semiconductor wafer is placed on a susceptor, this is held horizontally and heated, and a source gas is supplied to deposit an epitaxial layer on the upper main surface of the semiconductor wafer. It is formed by.

図6に示すように、サセプタ51には、半導体ウェーハ21が載置される複数のザグリ52が設けられている。ザグリ52に載置された半導体ウェーハ21を反応装置から搬送する際には、ウェーハ21を搬送するハンドとエピタキシャル層21aとの接触を避ける必要がある。このため、ザグリ52は、図7に示すように、エピタキシャル成長の際に半導体ウェーハ21を載置する底面部53a及び側面部53bから構成され、かつ半導体ウェーハ21の外径に相応した第1ザグリ53と、第1ザグリ53より大径の底面部54a及び側面部54bから構成される第2ザグリ54を有する段付きに形成されている(特許文献1参照)。   As shown in FIG. 6, the susceptor 51 is provided with a plurality of counterbore 52 on which the semiconductor wafer 21 is placed. When the semiconductor wafer 21 placed on the counterbore 52 is transported from the reaction apparatus, it is necessary to avoid contact between the hand transporting the wafer 21 and the epitaxial layer 21a. Therefore, the counterbore 52 is composed of a bottom surface portion 53a and a side surface portion 53b on which the semiconductor wafer 21 is placed during the epitaxial growth, and the first counterbore 53 corresponding to the outer diameter of the semiconductor wafer 21 is shown in FIG. And a stepped portion having a second counterbore 54 composed of a bottom surface portion 54a and a side surface portion 54b having a diameter larger than that of the first counterbore 53 (see Patent Document 1).

特表2005−505134号公報(段落[0056]、段落[0057]、図7、図8)JP-T-2005-505134 (paragraph [0056], paragraph [0057], FIG. 7 and FIG. 8)

しかしながら、このような段付きに形成されたサセプタ11では、隣合うザグリ同士が近接する箇所において、サセプタ11本体の上面と第2ザグリ54の側面部54bによる壁部が存在することによって、第2ザグリ54と半導体ウェーハ21との間に原料ガスが滞留しやすいポケットが存在している。このため、半導体ウェーハ21の側面から放出したドーパントがこのポケットに滞留した原料ガスの影響によって、半導体ウェーハ21におけるエピタキシャル層12bエッジ部により多くのドーパントが拡散する。このようなエピタキシャル層12bエッジ部におけるオートドープによって、成長したエピタキシャル層12bはエッジ部の抵抗率がエッジ部以外のエピタキシャル層の抵抗率より小さくなり、抵抗率が均一になるように形成することができないという問題が生じる。   However, in the susceptor 11 formed in such a step, the second counterbore 54 has a wall portion formed by the upper surface of the susceptor 11 main body and the side surface portion 54b of the second counterbore 54 at a location where adjacent counterbore are adjacent to each other. There is a pocket between the counterbore 54 and the semiconductor wafer 21 where the source gas tends to stay. For this reason, a large amount of dopant diffuses in the edge portion of the epitaxial layer 12b in the semiconductor wafer 21 due to the influence of the source gas in which the dopant released from the side surface of the semiconductor wafer 21 stays in this pocket. By such auto-doping at the edge portion of the epitaxial layer 12b, the grown epitaxial layer 12b can be formed such that the resistivity of the edge portion becomes smaller than the resistivity of the epitaxial layer other than the edge portion, and the resistivity becomes uniform. The problem that it is not possible arises.

本発明の目的は、気相成長の際に、エピタキシャル層エッジ部におけるオートドープによる抵抗のバラツキが少ないエピタキシャルウェーハを製造し得るエピタキシャル成長用サセプタを提供することにある。   An object of the present invention is to provide an epitaxial growth susceptor capable of producing an epitaxial wafer with less resistance variation due to auto-doping at the edge of the epitaxial layer during vapor phase growth.

本発明の第1の観点は、円盤状のサセプタ本体の上面に同一直径を有する複数のザグリが形成され、複数のザグリの各中心がサセプタ本体の中心から所定の長さを半径とする円の同一円周上にあり、隣合うザグリ同士が互いに近接するように形成され、複数のザグリのそれぞれが、半導体ウェーハを底面部に載置して収容可能な直径を有する第1ザグリと、第1ザグリより大径の直径を有し第1ザグリと同心円をなし第1ザグリの底面部より高い位置に底面部が形成された第2ザグリを有する2段状ザグリであるエピタキシャル成長用サセプタであって、隣合うザグリ同士の近接部が第1ザグリの側面部と第2ザグリの底面部のみで形成されたことを特徴とする。   According to a first aspect of the present invention, a plurality of counterbore having the same diameter is formed on the upper surface of a disc-shaped susceptor body, and each center of the plurality of counterbore has a predetermined radius from the center of the susceptor body. A first counterbore having a diameter that can be accommodated by placing a semiconductor wafer on the bottom surface, the first counterbore being formed so that adjacent counterbore are adjacent to each other on the same circumference. A susceptor for epitaxial growth which is a two-stage counterbore having a second counterbore having a diameter larger than the counterbore and concentric with the first counterbore and having a bottom face formed at a position higher than the bottom face of the first counterbore, The adjacent portion between adjacent counterbore is formed by only the side surface portion of the first counterbore and the bottom surface portion of the second counterbore.

本発明の第2の観点は、第1の観点に基づく発明であって、更に第1ザグリの底面部に載置して収容した半導体ウェーハの上主面がサセプタ本体のザグリのない上面より低位置になるようにザグリが形成されたことを特徴とする。   The second aspect of the present invention is an invention based on the first aspect, and further, the upper main surface of the semiconductor wafer placed and accommodated on the bottom surface portion of the first counterbore is lower than the upper surface of the susceptor body without the counterbore. A counterbore is formed so as to be in a position.

本発明の第3の観点は、第1又は第2の観点に基づく発明であって、更に近接部における近接方向の第2ザグリ底面部の幅が1〜4mmであることを特徴とする。   A third aspect of the present invention is an invention based on the first or second aspect, and is characterized in that the width of the second counterbore bottom surface portion in the proximity direction in the proximity portion is 1 to 4 mm.

本発明の第4の観点は、第1ないし第3の観点に基づく発明であって、更に第1ザグリの上面が収容した半導体ウェーハの上主面とウェーハ肉厚中心の間の高さに位置することをを特徴とする。   A fourth aspect of the present invention is an invention based on the first to third aspects, and is further located at a height between the upper main surface of the semiconductor wafer accommodated by the upper surface of the first counterbore and the wafer thickness center. It is characterized by doing.

本発明の第5の観点は、第1ないし第4の観点に基づく発明であって、サセプタの半径をa、サセプタ半径方向の近接部中心までの距離をbとしたとき、b/aが0.45〜0.7であることを特徴とする。   A fifth aspect of the present invention is an invention based on the first to fourth aspects, wherein b / a is 0, where a is the radius of the susceptor and b is the distance to the center of the adjacent portion in the susceptor radial direction. .45 to 0.7.

本発明の第1の観点のエピタキシャル成長用サセプタは、円盤状のサセプタ本体の上面に同一直径を有する複数のザグリが形成され、複数のザグリの各中心がサセプタ本体の中心から所定の長さを半径とする円の同一円周上にあり、隣合うザグリ同士が互いに近接するように形成されたエピタキシャル成長用サセプタである。そして、複数のザグリのそれぞれは、半導体ウェーハを底面部に載置して収容可能な直径を有する第1ザグリと、第1ザグリより大径の直径を有し第1ザグリと同心円をなし第1ザグリの底面部より高い位置に底面部が形成された第2ザグリを有する2段状ザグリである。隣合うザグリ同士の近接部は第1ザグリの側面部と第2ザグリの底面部のみで形成される。このように隣合うザグリ同士の近接部が第1ザグリの側面部と第2ザグリの底面部のみて構成されることにより、隣合うザグリ同士の近接部において、従来のように、第2ザグリと半導体ウェーハとの間に原料ガスの滞留が起こりにくい。これにより、半導体ウェーハの側面からのオートドープによる、エピタキシャル層の抵抗のバラツキを抑えることができる。   In the susceptor for epitaxial growth according to the first aspect of the present invention, a plurality of counterbore having the same diameter is formed on the upper surface of a disc-shaped susceptor body, and the centers of the plurality of counterbore have a predetermined length from the center of the susceptor body. The epitaxial growth susceptor is formed on the same circumference of the circle and is formed so that adjacent counterbores are close to each other. Each of the plurality of counterbores has a first counterbore having a diameter capable of accommodating the semiconductor wafer placed on the bottom surface portion, a diameter larger than the first counterbore, and concentric with the first counterbore. It is a two-stage counterbore having a second counterbore having a bottom face formed at a position higher than the bottom face of the counterbore. Adjacent portions of adjacent counterbore are formed only by the side surface portion of the first counterbore and the bottom surface portion of the second counterbore. In this way, the adjacent portion between the adjacent counterbore is configured by only the side surface portion of the first counterbore and the bottom surface portion of the second counterbore. It is difficult for the raw material gas to stay between the semiconductor wafer and the semiconductor wafer. Thereby, the dispersion | variation in the resistance of an epitaxial layer by the auto dope from the side surface of a semiconductor wafer can be suppressed.

本発明のサセプタを表す上面図である。It is a top view showing the susceptor of this invention. 図1のA−A線断面図である。It is the sectional view on the AA line of FIG. ウェーハ中心からのX軸方向及びY軸方向への距離を示す説明図である。It is explanatory drawing which shows the distance to the X-axis direction and Y-axis direction from a wafer center. 本発明のサセプタを用いて形成されたエピタキシャルウェーハのエピタキシャル層において、X軸方向における抵抗値分布を表した図ある。It is the figure showing resistance value distribution in the X-axis direction in the epitaxial layer of the epitaxial wafer formed using the susceptor of this invention. 本発明のサセプタを用いて形成されたエピタキシャルウェーハのエピタキシャル層において、Y軸方向における抵抗値分布を表した図ある。It is the figure showing resistance value distribution in the Y-axis direction in the epitaxial layer of the epitaxial wafer formed using the susceptor of this invention. 従来のサセプタを表す上面図である。It is a top view showing the conventional susceptor. 図6のB−B線断面図である。It is the BB sectional view taken on the line of FIG. 従来のサセプタを用いて形成されたエピタキシャルウェーハのエピタキシャル層において、X軸方向における抵抗値分布を表した図である。It is the figure showing resistance value distribution in the X-axis direction in the epitaxial layer of the epitaxial wafer formed using the conventional susceptor. 従来のサセプタを用いて形成されたエピタキシャルウェーハのエピタキシャル層において、Y軸方向における抵抗値分布を表した図である。It is the figure showing resistance value distribution in the Y-axis direction in the epitaxial layer of the epitaxial wafer formed using the conventional susceptor.

次に本発明を実施するための形態を図面に基づいて説明する。エピタキシャルウェーハの製造に用いられる気相成長装置は、複数枚の半導体ウェーハを同時にエピタキシャル成長することが可能なミニバッチ炉と呼ばれる縦型式の気相成長装置である。この縦型の気相成長装置は、箱形形状のチャンバ、複数枚のウェーハを略水平に載置することができるサセプタ、原料ガスをチャンバ内に供給する原料ガス供給手段、キャリアガスをチャンバ内に供給するキャリアガス供給手段及びチャンバ内を加熱する加熱手段を備えている。   Next, an embodiment for carrying out the present invention will be described based on the drawings. A vapor phase growth apparatus used for manufacturing an epitaxial wafer is a vertical type vapor phase growth apparatus called a mini batch furnace capable of epitaxially growing a plurality of semiconductor wafers simultaneously. This vertical vapor phase growth apparatus includes a box-shaped chamber, a susceptor capable of mounting a plurality of wafers substantially horizontally, source gas supply means for supplying source gas into the chamber, and carrier gas in the chamber. A carrier gas supply means for supplying to the chamber and a heating means for heating the inside of the chamber.

この装置に設置される本発明のサセプタは、図1又は図2に示すように、円盤状のサセプタ11本体の上面に、同一直径を有する複数のザグリ12が形成された。ザグリの数は、好ましくはサセプタ11本体1台につき5〜10個であり、より好ましくは9個である。   In the susceptor of the present invention installed in this apparatus, a plurality of counterbore 12 having the same diameter is formed on the upper surface of the disc-shaped susceptor 11 main body as shown in FIG. 1 or FIG. The number of counterbore is preferably 5 to 10 per susceptor 11 main body, more preferably 9 pieces.

複数のザグリ12は、複数ザグリ12の各中心がサセプタ11本体の中心から所定の長さを半径とする円の同一円周上にあり、隣合うザグリ12同士が互いに近接するように形成される。具体的には、後述する隣合うザグリ12の各第2ザグリ14同士が互いに重なり合うように接し、各第1ザグリが近接するように形成されたものである。複数のザグリ12のそれぞれは、第1ザグリ13及び第2ザグリ14からなる2段状ザグリである。第1ザグリ13は、半導体ウェーハ21を底面に載置して収容可能な直径を有し、底面部13a及び側面部13bから構成される。第2ザグリ14は、第1ザグリ13より大径の直径を有し第1ザグリ13と同心円をなす。また、第1ザグリ13の底面部13aより高い位置に底面部14aを有し、底面部14a及び側面部14bから構成される。そして、本発明の特徴ある構成は、これら隣合うザグリ12同士の近接部が第1ザグリの側面部13bと第2ザグリの底面部14aのみで形成されることにある。より具体的に詳述すると、本発明で規定する「近接部」とは、図1で示すように第2ザグリ14の外周部分が隣合うザグリ12の部分で消失するとともに、図2で示すように第2ザグリ14の側面部14bは存在せず、かつ隣合う第2ザグリ14の底面部14a同士が互いに重なり合うように構成された部分であって、第1ザグリ13の側面部13bと第2ザグリ14の底面部14aのみで形成された部分を意味するものである。   The plurality of counterbore 12 is formed such that each center of the plurality of counterbore 12 is on the same circumference of a circle having a predetermined length as a radius from the center of the susceptor 11 main body, and adjacent counterbore 12 are close to each other. . Specifically, each of the second counterbore 14 of adjacent counterbore 12 described later is in contact with each other so as to overlap each other, and each first counterbore is formed so as to be close to each other. Each of the plurality of counterbore 12 is a two-stage counterbore composed of a first counterbore 13 and a second counterbore 14. The first counterbore 13 has a diameter that can be accommodated by placing the semiconductor wafer 21 on the bottom surface, and includes a bottom surface portion 13a and a side surface portion 13b. The second counterbore 14 has a larger diameter than the first counterbore 13 and is concentric with the first counterbore 13. Moreover, it has the bottom face part 14a in the position higher than the bottom face part 13a of the 1 counterbore 13, and is comprised from the bottom face part 14a and the side part 14b. And the characteristic structure of this invention exists in the adjacent part of these counterbore 12 formed only in the side part 13b of the 1st counterbore, and the bottom face part 14a of the 2nd counterbore. More specifically, the “proximity portion” defined in the present invention is the same as shown in FIG. 2 while the outer peripheral portion of the second counterbore 14 disappears at the portion of the adjacent counterbore 12 as shown in FIG. In addition, the side face 14b of the second counterbore 14 does not exist, and the bottom face parts 14a of the adjacent second counterbore 14 are configured to overlap each other, and the side face 13b of the first counterbore 13 and the second The part formed only by the bottom face part 14a of the counterbore 14 is meant.

図6又は図7に示す従来のサセプタ51では、上述のように、隣合うザグリ52同士間に、サセプタ51本体の上面と第2ザグリ54の側面部54bによる壁部が存在することによって、原料ガスの流れに対して、第2ザグリ54と半導体ウェーハ21間に原料ガスが滞留しやすい空間部が存在する。一方、図1又は図2に示す本発明のサセプタ11では、隣合うザグリ12同士が互いに重なり合う近接部が上記のように構成されるため、原料ガスが滞留しやすい空間部が存在しない。これにより、エピタキシャル成長の際、原料ガスがスムーズに流れ、半導体ウェーハ21の側面からのオートドープを抑制し、エピタキシャル層の抵抗率のバラツキを抑えることができる。   In the conventional susceptor 51 shown in FIG. 6 or FIG. 7, as described above, the wall portion formed by the upper surface of the susceptor 51 main body and the side surface portion 54 b of the second counterbore 54 exists between the adjacent counterbore 52, thereby There is a space where the source gas tends to stay between the second counterbore 54 and the semiconductor wafer 21 with respect to the gas flow. On the other hand, in the susceptor 11 of the present invention shown in FIG. 1 or FIG. 2, the adjacent portion where the adjacent counterbore 12 overlaps each other is configured as described above, and therefore there is no space portion in which the source gas tends to stay. Thereby, during the epitaxial growth, the source gas flows smoothly, autodoping from the side surface of the semiconductor wafer 21 can be suppressed, and variations in the resistivity of the epitaxial layer can be suppressed.

本発明のサセプタ11では、収容した半導体ウェーハ21の上主面がサセプタ11本体のザグリのない上面より低位置になるようにザグリ12が形成される。このように形成することによって、原料ガスが主としてウェーハ外周部に接触することを抑制でき、ウェーハ面内におけるエピタキシャル層の膜厚の均一化を図ることができる。また、近接部における近接方向の第2ザグリ14底面部の幅、即ち図2において、隣合う2つの第1ザグリ13を隔てる側壁の幅は1〜4mmであることが好ましい。1mm未満では側壁の強度が弱くなり過ぎてしまい、ウェーハ搬送治具が側壁に接触した際に側壁が欠損するおそれがある。一方、側壁の幅が広すぎると、各ザグリ12の間隔が広くなることになり、サセプタ内に配置可能なザグリの数が減少することから、4mm以内に留めることが望ましい。   In the susceptor 11 of the present invention, the counterbore 12 is formed so that the upper main surface of the accommodated semiconductor wafer 21 is positioned lower than the upper surface of the susceptor 11 main body without the counterbore. By forming in this way, it can suppress that source gas mainly contacts a wafer outer peripheral part, and can achieve the uniform thickness of the epitaxial layer in a wafer surface. Moreover, it is preferable that the width | variety of the 2nd counterbore 14 bottom face part of the proximity | contact direction in a proximity | contact part, ie, the width of the side wall which divides two adjacent 1 counterbore 13 in FIG. If the thickness is less than 1 mm, the strength of the side wall becomes too weak, and the side wall may be lost when the wafer transfer jig contacts the side wall. On the other hand, if the width of the side wall is too wide, the interval between the counterbore 12 becomes wide, and the number of counterbore that can be arranged in the susceptor decreases.

第1ザグリ13の上面、即ち第2ザグリの底面は、載置した半導体ウェーハ21がエピタキシャル成長処理中にザグリ12から飛び出ないように、収容した半導体ウェーハ21の上主面とウェーハ肉厚中心の間の高さに位置するように構成されるのが好ましい。更に、半導体ウェーハ21の均一な加熱を図るために、ザグリ12はサセプタのより中心寄りに配置されることが好ましく、サセプタ11の半径をa、サセプタ11半径方向の近接部中心までの距離をbとしたとき、b/aが0.45〜0.7となるようにザグリ12が配置されるのが好ましい。b/aが下限値未満では、サセプタ内に配置可能なザグリの数が少なくなるため、エピタキシャルウェーハの量産性が悪化する。一方、b/aが上限値を超えると、ザグリ12がサセプタの外周よりに配置されるため、エピタキシャル成長の際にウェーハ21を均一に加熱することができなくなり、形成されるエピタキシャル層の膜厚分布にバラツキが生じたり、スリップが生じやすい。   The top surface of the first counterbore 13, that is, the bottom surface of the second counterbore, is located between the upper main surface of the accommodated semiconductor wafer 21 and the center of the wafer thickness so that the semiconductor wafer 21 placed does not jump out of the counterbore 12 during the epitaxial growth process. It is preferable to be configured to be located at a height of. Further, in order to heat the semiconductor wafer 21 uniformly, the counterbore 12 is preferably arranged closer to the center of the susceptor. The radius of the susceptor 11 is a, and the distance to the center of the adjacent portion in the radial direction of the susceptor 11 is b. The counterbore 12 is preferably arranged so that b / a is 0.45 to 0.7. When b / a is less than the lower limit value, the number of counterbore that can be arranged in the susceptor is reduced, and the mass productivity of the epitaxial wafer is deteriorated. On the other hand, if b / a exceeds the upper limit value, the counterbore 12 is arranged from the outer periphery of the susceptor, so that the wafer 21 cannot be heated uniformly during epitaxial growth, and the film thickness distribution of the formed epitaxial layer Variations and slipping are likely to occur.

次に、本発明のサセプタを備えた気相成長装置を用いたエピタキシャルウェーハの製造方法について説明する。気相成長装置が備える原料ガス供給手段からは、原料ガスがチャンバ内に供給され、キャリアガス供給手段からは、キャリアガスがチャンバ内に供給される。原料ガスとしてはSiH2Cl2、SiHCl3、SiH4又はSiCl4等が、キャリアガスとしてはH2が挙げられる。また、原料ガス供給手段及びキャリアガス供給手段のそれぞれの供給口の向きは、供給される原料ガス及びキャリアガスがチャンバ内に水平方向に流れるような向きに固定されている。更に、加熱手段は、チャンバ内を1000〜1200℃まで加熱することが可能な構成となっている。 Next, an epitaxial wafer manufacturing method using a vapor phase growth apparatus equipped with the susceptor of the present invention will be described. A source gas is supplied into the chamber from the source gas supply means provided in the vapor phase growth apparatus, and a carrier gas is supplied into the chamber from the carrier gas supply means. Examples of the source gas include SiH 2 Cl 2 , SiHCl 3 , SiH 4, and SiCl 4 , and examples of the carrier gas include H 2 . Further, the orientations of the supply ports of the source gas supply means and the carrier gas supply means are fixed so that the supplied source gas and carrier gas flow horizontally in the chamber. Furthermore, the heating means has a configuration capable of heating the inside of the chamber to 1000 to 1200 ° C.

この装置を用いたエピタキシャルウェーハの製造方法では、先ず、複数枚の半導体ウェーハ21をサセプタ11上にそれぞれ載置する。半導体ウェーハ21としては、シリコンウェーハ、GaSbウェーハ、GaAsウェーハ、InPウェーハ、ZnSウェーハ、ZnSeウェーハ等が例示される。ここで、ウェーハ21のオリエンテーションフラットの平坦縁がサセプタ11中心から放射状方向に向くように複数枚のウェーハ21をサセプタ11上にそれぞれ載置する。次いで、チャンバ内をエピタキシャル成長に適した1000〜1200℃の温度範囲に加熱する。次に、ウェーハ21が載置されたサセプタ11を4〜20rpmの速度で時計回りに水平状態で回転させる。原料ガスとキャリアガスの供給割合は10:90〜30:70とするのが好ましい。   In the epitaxial wafer manufacturing method using this apparatus, first, a plurality of semiconductor wafers 21 are respectively placed on the susceptor 11. Examples of the semiconductor wafer 21 include a silicon wafer, a GaSb wafer, a GaAs wafer, an InP wafer, a ZnS wafer, and a ZnSe wafer. Here, a plurality of wafers 21 are placed on the susceptor 11 such that the flat edge of the orientation flat of the wafer 21 is directed radially from the center of the susceptor 11. Next, the inside of the chamber is heated to a temperature range of 1000 to 1200 ° C. suitable for epitaxial growth. Next, the susceptor 11 on which the wafer 21 is placed is rotated in a horizontal state clockwise at a speed of 4 to 20 rpm. The supply ratio of the source gas and the carrier gas is preferably 10:90 to 30:70.

そして、その状態でチャンバ内に水平方向に流れるように原料ガスとキャリアガスとを一定の割合で供給して、ウェーハ21の表面にそれぞれ所定の膜厚となるまでエピタキシャル層を形成する。これにより、図2に示すように、ウェーハ21は、基板21bとこの基板21b裏面に予め形成された酸化膜21cとエピタキシャル成長により形成されたエピタキシャル層21aが形成されたウェーハ21となる。   In this state, the source gas and the carrier gas are supplied at a constant rate so as to flow in the horizontal direction in the chamber, and an epitaxial layer is formed on the surface of the wafer 21 until a predetermined film thickness is obtained. As a result, as shown in FIG. 2, the wafer 21 becomes a wafer 21 on which a substrate 21b, an oxide film 21c formed in advance on the back surface of the substrate 21b, and an epitaxial layer 21a formed by epitaxial growth are formed.

ここで、本発明のサセプタ11を用いた場合におけるサセプタ11の上面から見たエピタキシャル成長の際の原料ガスの流れを図1に示す。また図1におけるA−A線断面から見たガスの流れを図2に示す。   Here, FIG. 1 shows the flow of the source gas during the epitaxial growth seen from the upper surface of the susceptor 11 when the susceptor 11 of the present invention is used. Moreover, the gas flow seen from the AA line cross section in FIG. 1 is shown in FIG.

一方、従来のサセプタを用いた場合におけるサセプタの上面から見た原料ガスの流れを図6に、また図6におけるB−B線断面から見たガスの流れを図7に示す。図7に示すように、従来のサセプタ51を用いた場合は、第2ザグリ54と半導体ウェーハ21との間に原料ガスの滞留が起こるため、この滞留が原因となって、半導体ウェーハ21の側面からのオートドープにより、エピタキシャル層のエッジ付近の抵抗が低くなり、抵抗のバラツキが生じる。一方、図2に示すように、本発明のサセプタ11を用いると、隣合うザグリ12同士の近接部が第1ザグリの側面部13bと第2ザグリの底面部14aのみにより構成されるため、隣合うザグリ12同士の近接部において、第2ザグリ14と半導体ウェーハ21との間に原料ガスの滞留が起こりにくく、原料ガスがスムーズに流れる。このため、半導体ウェーハ21の側面からのオートドープによる、エピタキシャル層の抵抗のバラツキを抑えることができる。   On the other hand, FIG. 6 shows the flow of the raw material gas seen from the upper surface of the susceptor when the conventional susceptor is used, and FIG. 7 shows the gas flow seen from the cross section taken along the line BB in FIG. As shown in FIG. 7, when the conventional susceptor 51 is used, the retention of the source gas occurs between the second counterbore 54 and the semiconductor wafer 21, and this retention causes the side surface of the semiconductor wafer 21. Due to autodoping, the resistance in the vicinity of the edge of the epitaxial layer is lowered, resulting in variation in resistance. On the other hand, as shown in FIG. 2, when the susceptor 11 of the present invention is used, the adjacent portion of the adjacent counterbore 12 is composed only of the side surface portion 13b of the first counterbore and the bottom surface portion 14a of the second counterbore. In the vicinity of the matching counterbore 12, the source gas hardly accumulates between the second counterbore 14 and the semiconductor wafer 21, and the source gas flows smoothly. For this reason, variation in resistance of the epitaxial layer due to auto-doping from the side surface of the semiconductor wafer 21 can be suppressed.

次に本発明の実施例を比較例とともに詳しく説明する。   Next, examples of the present invention will be described in detail together with comparative examples.

<実施例1>
本発明のサセプタを備える縦型式の気相成長装置を用いて、裏面に酸化膜を有するシリコンウェーハ上にエピタキシャル層を形成し、エピタキシャルウェーハを得た。サセプタには、図1又は図2に示すように、隣合うザグリ12同士の近接部が第1ザグリの側面部13bと第2ザグリの底面部14aのみで形成された9個のザグリ12を備えており、近接部における近接方向の第2ザグリ底面部14aの幅が2mm、サセプタ11の半径aが317.5mm、サセプタ11中心からサセプタ11半径方向の近接部中心までの距離bが212mmのものを使用した。即ち、b/aが約0.67のものを使用した。
<Example 1>
An epitaxial layer was formed on a silicon wafer having an oxide film on the back surface by using a vertical type vapor phase growth apparatus equipped with the susceptor of the present invention to obtain an epitaxial wafer. As shown in FIG. 1 or 2, the susceptor includes nine counterbore 12 in which the adjacent portions of the adjacent counterbore 12 are formed only by the side surface portion 13 b of the first counterbore and the bottom surface portion 14 a of the second counterbore. The width of the second counterbore bottom surface portion 14a in the proximity direction in the proximity portion is 2 mm, the radius a of the susceptor 11 is 317.5 mm, and the distance b from the center of the susceptor 11 to the center of the proximity portion in the radial direction of the susceptor 11 is 212 mm It was used. That is, a material having a b / a of about 0.67 was used.

具体的には、先ず、ウェーハのオリエンテーションフラットの平坦縁がサセプタ中心から放射状方向に向くように複数枚のウェーハをサセプタ上にそれぞれ載置した。次いで、チャンバ内を1100℃の温度範囲に加熱した。次に、原料ガス供給手段から、原料ガスチャンバ内に供給し、キャリアガス供給手段から、キャリアガスを供給しながら、チャンバ内に供給しウェーハが載置されたサセプタを8rpmの速度で時計回りに水平状態で回転させた。このとき、原料ガスとキャリアガスの供給割合は20:80とした。   Specifically, first, a plurality of wafers were respectively placed on the susceptor so that the flat edge of the orientation flat of the wafer was directed radially from the susceptor center. Next, the inside of the chamber was heated to a temperature range of 1100 ° C. Next, the material gas is supplied from the source gas supply means into the source gas chamber, the carrier gas is supplied from the carrier gas supply means, and the susceptor on which the wafer is placed in the chamber is placed clockwise at a speed of 8 rpm. Rotated horizontally. At this time, the supply ratio of the source gas and the carrier gas was 20:80.

そして、この状態でチャンバ内に水平方向に流れるように原料ガスとキャリアガスとを一定の割合で供給して、ウェーハの表面にそれぞれ所定の膜厚となるまでエピタキシャル層を形成し、エピタキシャルウェーハを得た。   In this state, the source gas and the carrier gas are supplied at a constant ratio so as to flow in the horizontal direction in the chamber, and an epitaxial layer is formed on the surface of the wafer until a predetermined film thickness is obtained. Obtained.

<比較例1>
従来のサセプタを備える縦型式の気相成長装置を用いた以外は実施例1と同様に、裏面に酸化膜を有する実施例1のシリコンウェーハと同一品質で同一寸法のシリコンウェーハ上にエピタキシャル層を形成し、エピタキシャルウェーハを得た。サセプタには、図2に示す従来のサセプタであって、8個のザグリ52を備えており、サセプタ51の半径が317mm、サセプタ51中心からザグリ52中心までの距離が205mmのものを使用した。
<Comparative Example 1>
An epitaxial layer is formed on a silicon wafer having the same quality and the same dimensions as those of the silicon wafer of the first embodiment having an oxide film on the back surface in the same manner as in the first embodiment except that a vertical type vapor phase growth apparatus having a conventional susceptor is used. An epitaxial wafer was obtained. As the susceptor, the conventional susceptor shown in FIG. 2 having eight counterbore 52, the radius of the susceptor 51 is 317 mm, and the distance from the center of the susceptor 51 to the center of the counterbore 52 is 205 mm.

<比較試験及び評価>
実施例1で得られたエピタキシャルウェーハについて、エピタキシャル層面内における抵抗値分布を測定した。具体的には、エピタキシャル層の表面を、図3に示すようにX軸方向及びY軸方向にとり、このときの抵抗値分布を測定した。これらの結果をそれぞれ、図4、図5に示す。
<Comparison test and evaluation>
For the epitaxial wafer obtained in Example 1, the resistance value distribution in the plane of the epitaxial layer was measured. Specifically, the surface of the epitaxial layer was taken in the X-axis direction and the Y-axis direction as shown in FIG. 3, and the resistance value distribution at this time was measured. These results are shown in FIGS. 4 and 5, respectively.

また、比較例1で得られたエピタキシャルウェーハについて、エピタキシャル層面内における抵抗値分布を測定した。具体的には、エピタキシャル層の表面を、図3に示すようにX軸方向及びY軸方向にとり、このときの抵抗値分布を測定した。これらの結果をそれぞれ、図8、図9に示す。   Moreover, the resistance value distribution in the plane of the epitaxial layer was measured for the epitaxial wafer obtained in Comparative Example 1. Specifically, the surface of the epitaxial layer was taken in the X-axis direction and the Y-axis direction as shown in FIG. 3, and the resistance value distribution at this time was measured. These results are shown in FIGS. 8 and 9, respectively.

図4、図5、図8、図9から明らかなように、実施例1のエピタキシャルウェーハのエピタキシャル層表面の抵抗値分布は、比較例1の抵抗値分布と比較して、特にX軸方向における抵抗値のバラツキが大幅に改善されていることが確認された。   4, 5, 8, and 9, the resistance value distribution on the surface of the epitaxial layer of the epitaxial wafer of Example 1 is particularly in the X-axis direction compared to the resistance value distribution of Comparative Example 1. It was confirmed that the variation in resistance value was greatly improved.

11 サセプタ
12 ザグリ
13 第1ザグリ
13a 底面部
13b 側面部
14 第2ザグリ
14a 底面部
14b 側面部
21 半導体ウェーハ
11 Susceptor 12 Counterbore 13 First Counterbore 13a Bottom Face 13b Side Face 14 Second Counterbore 14a Bottom Face 14b Side Face 21 Semiconductor Wafer

Claims (5)

円盤状のサセプタ本体の上面に同一直径を有する複数のザグリが形成され、前記複数のザグリの各中心が前記サセプタ本体の中心から所定の長さを半径とする円の同一円周上にあり、隣合うザグリ同士が互いに近接するように形成され、前記複数のザグリのそれぞれは、半導体ウェーハを底面部に載置して収容可能な直径を有する第1ザグリと、前記第1ザグリより大径の直径を有し前記第1ザグリと同心円をなし前記第1ザグリの底面部より高い位置に底面部が形成された第2ザグリを有する2段状ザグリであるエピタキシャル成長用サセプタであって、
隣合うザグリ同士の近接部が第1ザグリの側面部と第2ザグリの底面部のみで形成されたことを特徴とするエピタキシャル成長用サセプタ。
A plurality of counterbore having the same diameter is formed on the upper surface of the disc-shaped susceptor body, and the centers of the plurality of counterbore are on the same circumference of a circle having a predetermined length from the center of the susceptor body, Adjacent counterbores are formed so as to be close to each other, and each of the plurality of counterbore has a first counterbore having a diameter that can be accommodated by placing a semiconductor wafer on a bottom surface portion, and a larger diameter than the first counterbore. A susceptor for epitaxial growth, which is a two-stage counterbore having a second counterbore having a diameter and concentric with the first counterbore and having a bottom face formed at a position higher than the bottom face of the first counterbore,
An epitaxial growth susceptor, wherein adjacent portions of adjacent counterbore are formed only by a side surface portion of a first counterbore and a bottom surface portion of a second counterbore.
第1ザグリの底面部に載置して収容した半導体ウェーハの上主面がサセプタ本体のザグリのない上面より低位置になるようにザグリが形成された請求項1記載のエピタキシャル成長用サセプタ。   2. The susceptor for epitaxial growth according to claim 1, wherein a counterbore is formed such that an upper main surface of a semiconductor wafer placed and accommodated on a bottom surface portion of the first counterbore is positioned lower than an upper surface of the susceptor body having no counterbore. 近接部における近接方向の第2ザグリ底面部の幅が1〜4mmである請求項1又は2記載のエピタキシャル成長用サセプタ。   The susceptor for epitaxial growth according to claim 1 or 2, wherein a width of the second counterbore bottom portion in the proximity direction in the proximity portion is 1 to 4 mm. 第1ザグリの上面が収容した半導体ウェーハの上主面とウェーハ肉厚中心の間の高さに位置する請求項1ないし3記載のエピタキシャル成長用サセプタ。   4. The susceptor for epitaxial growth according to claim 1, wherein the upper surface of the first counterbore is located at a height between the upper main surface of the semiconductor wafer accommodated and the thickness center of the wafer. サセプタの半径をa、サセプタ半径方向の近接部中心までの距離をbとしたとき、b/aが0.45〜0.7である請求項1ないし4いずれか1項に記載のエピタキシャル成長用サセプタ。   The susceptor for epitaxial growth according to any one of claims 1 to 4, wherein b / a is 0.45 to 0.7, where a is the radius of the susceptor and b is the distance to the center of the adjacent portion in the radial direction of the susceptor. .
JP2009230363A 2009-10-02 2009-10-02 Susceptor for epitaxial growth Pending JP2011077476A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009230363A JP2011077476A (en) 2009-10-02 2009-10-02 Susceptor for epitaxial growth

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009230363A JP2011077476A (en) 2009-10-02 2009-10-02 Susceptor for epitaxial growth

Publications (1)

Publication Number Publication Date
JP2011077476A true JP2011077476A (en) 2011-04-14

Family

ID=44021093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009230363A Pending JP2011077476A (en) 2009-10-02 2009-10-02 Susceptor for epitaxial growth

Country Status (1)

Country Link
JP (1) JP2011077476A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013033315A2 (en) * 2011-09-01 2013-03-07 Veeco Instruments Inc. Wafer carrier with thermal features
WO2015114896A1 (en) * 2014-01-28 2015-08-06 東京エレクトロン株式会社 Film-forming apparatus and substrate holder used therein
KR20170049399A (en) * 2015-10-28 2017-05-10 도쿄엘렉트론가부시키가이샤 Film forming apparatus
CN111295737A (en) * 2017-08-31 2020-06-16 胜高股份有限公司 Susceptor, epitaxial growth apparatus, method for manufacturing epitaxial silicon wafer, and epitaxial silicon wafer

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013033315A2 (en) * 2011-09-01 2013-03-07 Veeco Instruments Inc. Wafer carrier with thermal features
WO2013033315A3 (en) * 2011-09-01 2013-05-16 Veeco Instruments Inc. Wafer carrier with thermal features
WO2015114896A1 (en) * 2014-01-28 2015-08-06 東京エレクトロン株式会社 Film-forming apparatus and substrate holder used therein
KR20170049399A (en) * 2015-10-28 2017-05-10 도쿄엘렉트론가부시키가이샤 Film forming apparatus
JP2017084970A (en) * 2015-10-28 2017-05-18 東京エレクトロン株式会社 Deposition device
CN106906454A (en) * 2015-10-28 2017-06-30 东京毅力科创株式会社 Film formation device
KR102020704B1 (en) * 2015-10-28 2019-09-10 도쿄엘렉트론가부시키가이샤 Film forming apparatus
CN111295737A (en) * 2017-08-31 2020-06-16 胜高股份有限公司 Susceptor, epitaxial growth apparatus, method for manufacturing epitaxial silicon wafer, and epitaxial silicon wafer
CN111295737B (en) * 2017-08-31 2023-08-11 胜高股份有限公司 Susceptor, epitaxial growth device, method for producing epitaxial silicon wafer, and epitaxial silicon wafer

Similar Documents

Publication Publication Date Title
JP5092975B2 (en) Epitaxial wafer manufacturing method
KR100889437B1 (en) Susceptor for vapor deposition apparatus
JP4798163B2 (en) Epitaxial growth susceptor
US7699604B2 (en) Manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device
US8999063B2 (en) Susceptor, semiconductor manufacturing apparatus, and semiconductor manufacturing method
JP7419779B2 (en) Susceptor and chemical vapor deposition equipment
JP5197030B2 (en) Epitaxial wafer manufacturing apparatus and manufacturing method
JP2011077476A (en) Susceptor for epitaxial growth
JP5161748B2 (en) Vapor growth susceptor, vapor growth apparatus, and epitaxial wafer manufacturing method
US11692266B2 (en) SiC chemical vapor deposition apparatus
CN115704106B (en) SiC epitaxial wafer and method for producing SiC epitaxial wafer
JP2023042593A (en) SiC epitaxial wafer
WO2020158657A1 (en) Film forming apparatus and film forming method
JP2006041028A (en) Susceptor and epitaxial wafer manufacturing method
KR20110087440A (en) Susceptor for manufacturing semiconductor and apparatus comprising thereof
JP4304720B2 (en) Susceptor, vapor phase growth apparatus, epitaxial wafer manufacturing method, and epitaxial wafer
JP2004172392A (en) Apparatus for manufacturing semiconductor epitaxial wafer, susceptor, and apparatus for supporting susceptor
JP7311009B2 (en) SiC device and method for manufacturing SiC device
JP5999511B2 (en) Vapor phase epitaxial growth apparatus and epitaxial wafer manufacturing method using the same
JP2010129587A (en) Apparatus for manufacturing compound semiconductor epitaxial wafer
KR20100127681A (en) A susceptor in epitaxial wafer manufacturing apparatus
JP2016082161A (en) Vapor growth device and soaking plate
JP4720692B2 (en) Vapor growth susceptor, vapor growth apparatus and vapor growth method
JP2019121613A (en) Susceptor