JP2011076023A

JP2011076023A - Operation method of liquid crystal display device

Info

Publication number: JP2011076023A
Application number: JP2009230222A
Authority: JP
Inventors: Hiroshi Aichi; 広西相地
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2009-10-02
Filing date: 2009-10-02
Publication date: 2011-04-14

Abstract

<P>PROBLEM TO BE SOLVED: To provide the operation method of a liquid crystal display device capable of making compatible characteristics of a PIN diode and characteristics of a data holding TFT. <P>SOLUTION: In the operation method of the liquid crystal display device 1, the intrinsic semiconductor layer of the PIN diode 4 is channel-doped with impurities having a prescribed concentration so that the intrinsic semiconductor layer becomes intrinsic during the application of a HIGH voltage to a light shielding film 10, and a voltage switching step is included where a voltage is switched so that a voltage with the same polarity as a voltage applied to a thin film transistor 6 is applied to the light shielding film 10 at the same timing as voltage application to the thin film transistor 6. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、ＰＩＮダイオードとデータ保持用の薄膜トランジスタとを備えている液晶表示装置の動作方法に関するものである。 The present invention relates to a method for operating a liquid crystal display device including a PIN diode and a thin film transistor for data retention.

液晶表示装置は、薄型、軽量、および低消費電流等の特徴を有しているため、近年、広く普及している。例えば、ＰＩＮ（Ｐ−ｉｎｔｒｉｎｓｉｃ−Ｎ）ダイオードとＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）構造の薄膜トランジスタすなわちＴＦＴ（ｔｈｉｎｆｉｌｍｔｒａｎｓｉｓｔｏｒ）とを備えた液晶表示装置は広く利用されている。 Liquid crystal display devices have been widely used in recent years because they have features such as thinness, light weight, and low current consumption. For example, a liquid crystal display device including a PIN (P-intrinsic-N) diode and an LDD (Lightly Doped Drain) structure thin film transistor, that is, a TFT (Thin Film Transistor), is widely used.

このような液晶表示装置において、ＰＩＮダイオードに形成された遮光膜とＴＦＴに形成された遮光膜とは同電圧となる。なぜなら、ＰＩＮダイオードにおいてはバックライトから直接入射する光を遮光するため、またＴＦＴは光が入射することによって光励起しキャリアが発生することを防止するため、すなわちデータ保持期間におけるオフ電流を低減するために遮光膜が必要であり、かつＰＩＮダイオードとＴＦＴとを近郊に配置する必要があるからである。このようなＰＩＮダイオードとＴＦＴとに形成された遮光膜とが同電圧となる液晶表示装置において、ＰＩＮダイオードの特性とＴＦＴの特性とを両立させることが課題となっている。 In such a liquid crystal display device, the light shielding film formed on the PIN diode and the light shielding film formed on the TFT have the same voltage. This is because the PIN diode shields light that directly enters from the backlight, and the TFT prevents light from being excited to generate carriers when light enters, that is, to reduce off-current during the data holding period. This is because a light-shielding film is necessary and a PIN diode and a TFT need to be arranged in the vicinity. In such a liquid crystal display device in which the PIN diode and the light-shielding film formed on the TFT have the same voltage, it is a problem to achieve both the characteristics of the PIN diode and the TFT.

特許文献１には、画素電極への電圧印加のＯＮ／ＯＦＦを切り替えるトランジスタと、画素部内へ入射する光を受光するフォトダイオード等のフォトセンサとを備えた表示装置において、フォトセンサがＰ型アモルファスシリコン領域とＮ型アモルファスシリコン領域とを有することにより、フォトセンサの特性のバラツキを抑制する技術が開示されている。 Patent Document 1 discloses a display device including a transistor that switches ON / OFF of voltage application to a pixel electrode and a photosensor such as a photodiode that receives light incident on a pixel portion. A technique for suppressing variation in characteristics of a photosensor by having a silicon region and an N-type amorphous silicon region is disclosed.

また、特許文献２には、受光素子からなる光センサと、画素スイッチング素子としての薄膜トランジスタとを備えた光検出装置において、Ｎ型およびＰ型のうちのいずれか一方の不純物を導入する工程のみを行なうだけで光センサを形成する技術が開示されている。 Patent Document 2 discloses only a process of introducing one of N-type and P-type impurities in a photodetection device including a photosensor including a light receiving element and a thin film transistor as a pixel switching element. A technique for forming an optical sensor by simply performing it is disclosed.

また、特許文献３には、第１および第２の光センサーと、トランジスタとを備えた電気光学装置において、第１の光センサーを覆う第１の電極と、第２の光センサーを覆う第２の電極とに別の電位を印加することによって、光電流を最適化する技術が開示されている。 Patent Document 3 discloses a first electrode that covers a first photosensor and a second electrode that covers a second photosensor in an electro-optical device including first and second photosensors and a transistor. A technique for optimizing the photocurrent by applying a different potential to the electrode is disclosed.

特開２００９−１２８５２０号公報（公開日：２００９年６月１１日）JP 2009-128520 A (publication date: June 11, 2009) 特開２００８−１８６８８２号公報（公開日：２００８年８月１４日）JP 2008-186882 A (publication date: August 14, 2008) 特開２００８−２０９５５５号公報（公開日：２００８年９月１１日）JP 2008-209555 A (publication date: September 11, 2008)

しかし、上述した従来技術には次のような問題がある。 However, the above-described prior art has the following problems.

特許文献１に記載の技術は、フォトセンサの特性のバラツキを抑制することができるが、画素電極への電圧印加のＯＮ／ＯＦＦを切り替えるトランジスタの特性と両立させることはできない。 The technique described in Patent Document 1 can suppress variations in characteristics of the photosensor, but cannot be compatible with the characteristics of a transistor that switches ON / OFF of voltage application to the pixel electrode.

特許文献２に記載の技術は、Ｎ型およびＰ型のうちのいずれか一方の不純物を導入する工程のみを行なうだけで容易に光センサを形成することはできるが、光センサと画素スイッチング素子としての薄膜トランジスタとにおける特性を向上させることについては記載されていない。 Although the technique described in Patent Document 2 can easily form a photosensor by only performing the process of introducing one of N-type and P-type impurities, the photosensor and the pixel switching element can be used. It does not describe improving the characteristics of the thin film transistor.

特許文献３に記載の技術は、光電流を最適化することはできるが、光センサーと、トランジスタとにおける特性を両立させることはできない。 Although the technique described in Patent Document 3 can optimize the photocurrent, it cannot balance the characteristics of the photosensor and the transistor.

本発明は上記の問題に鑑みてなされたものであり、その目的は、ＰＩＮダイオードの特性とＴＦＴの特性とを両立させることが可能な液晶表示装置の動作方法を提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a method of operating a liquid crystal display device capable of achieving both the characteristics of a PIN diode and the characteristics of a TFT.

上記課題を解決するために、本発明に係る液晶表示装置の動作方法は、ＰＩＮダイオードと、上記ＰＩＮダイオードに近接して接続され、上記ＰＩＮダイオードから出力される電気信号をデータとして保持するＬＤＤ構造の薄膜トランジスタと、バックライトから上記ＰＩＮダイオードおよび上記薄膜トランジスタに入射する光を遮光するように上記ＰＩＮダイオードおよび上記薄膜トランジスタに近接して形成された遮光膜とを備えた液晶表示装置の動作方法であって、上記ＰＩＮダイオードの真性半導体層は、上記遮光膜にＨＩＧＨ電圧が印加されているときにイントリンシックになるように、所定の濃度の不純物がチャネルドープされており、上記薄膜トランジスタに印加する電圧と同じ極性の電圧を、上記薄膜トランジスタと同じタイミングにおいて上記遮光膜に印加するように電圧を切り替える電圧切り替え工程を含んでいることを特徴としている。 In order to solve the above problems, an operation method of a liquid crystal display device according to the present invention includes a PIN diode and an LDD structure that is connected in the vicinity of the PIN diode and holds an electrical signal output from the PIN diode as data. And a light-shielding film formed in the vicinity of the PIN diode and the thin film transistor so as to shield light incident on the PIN diode and the thin film transistor from a backlight. The intrinsic semiconductor layer of the PIN diode is channel-doped with a predetermined concentration of impurities so as to become intrinsic when a HIGH voltage is applied to the light shielding film, and is the same as the voltage applied to the thin film transistor. The polarity voltage is the same as that of the thin film transistor. It is characterized in that it includes a voltage switching step of switching a voltage to be applied to the light shielding film in the timing.

上記の構成によれば、本発明の液晶表示装置の動作方法は、ＰＩＮダイオードと、上記ＰＩＮダイオードから出力される電気信号をデータとして保持するＬＤＤ構造の薄膜トランジスタと、上記ＰＩＮダイオードおよび上記薄膜トランジスタに近接して形成された遮光膜とを備えている液晶表示装置の動作方法であって、ＬＤＤ構造の薄膜トランジスタに印加する電圧と同じ極性の電圧を、上記薄膜トランジスタと同じタイミングにおいて上記遮光膜に印加するように電圧を切り替える。上記ＰＩＮダイオードは、上記遮光膜に近接して形成されている。このため、上記ＰＩＮダイオードと上記遮光膜とには同じ極性の電圧が印加される。また、上記ＰＩＮダイオードの真性半導体層は、上記遮光膜にＨＩＧＨ電圧が印加されているときにイントリンシックになるように、所定の濃度の不純物がチャネルドープされている。 According to the above configuration, the operation method of the liquid crystal display device of the present invention includes a PIN diode, a thin film transistor having an LDD structure that holds an electric signal output from the PIN diode as data, and the proximity to the PIN diode and the thin film transistor. And a voltage having the same polarity as a voltage applied to a thin film transistor having an LDD structure is applied to the light shielding film at the same timing as the thin film transistor. Switch the voltage to. The PIN diode is formed close to the light shielding film. Therefore, a voltage having the same polarity is applied to the PIN diode and the light shielding film. The intrinsic semiconductor layer of the PIN diode is channel-doped with an impurity having a predetermined concentration so as to become intrinsic when a HIGH voltage is applied to the light shielding film.

このため、上記遮光膜すなわち上記ＰＩＮダイオードにＨＩＧＨ電圧が印加されているときに、上記ＰＩＮダイオードの真性半導体層がイントリンシックになる。したがって、上記遮光膜すなわち上記ＰＩＮダイオードに印加される電圧が０Ｖに近づいても電流が流れなくなることはない。十分な電流が流れているため、上記ＰＩＮダイオードのセンサー回路における光に対する出力電圧の線形性に悪影響を与えることがなく、出力電圧範囲が狭くなることがない。すなわち、上記ＰＩＮダイオードにおける光に対する感度が低下することはない。さらに、上記遮光膜すなわち上記ＰＩＮダイオードにＨＩＧＨ電圧が印加されているときは、上記薄膜トランジスタにもＨＩＧＨ電圧が印加されている。このため、上記薄膜トランジスタのＯＮ特性が良くなる。 For this reason, when a HIGH voltage is applied to the light shielding film, that is, the PIN diode, the intrinsic semiconductor layer of the PIN diode becomes intrinsic. Therefore, current does not stop flowing even when the voltage applied to the light shielding film, that is, the PIN diode approaches 0V. Since a sufficient current flows, the linearity of the output voltage with respect to light in the sensor circuit of the PIN diode is not adversely affected, and the output voltage range is not narrowed. That is, the sensitivity to light in the PIN diode does not decrease. Further, when a HIGH voltage is applied to the light shielding film, that is, the PIN diode, the HIGH voltage is also applied to the thin film transistor. For this reason, the ON characteristic of the thin film transistor is improved.

また、上記薄膜トランジスタに印加する電圧と同じ極性の電圧を、上記薄膜トランジスタと同じタイミングにおいて上記遮光膜すなわち上記ＰＩＮダイオードに印加する。このため、ＯＦＦリーク電流を低減するために上記薄膜トランジスタにＬＯＷ電圧が印加されているときは、上記ＰＩＮダイオードにもＬＯＷ電圧が印加されている。上記薄膜トランジスタにＬＯＷ電圧を印加する際には、上記ＰＩＮダイオードを充電しないため、上記ＰＩＮダイオードの真性半導体層がイントリンシックである必要はない。したがって、上記遮光膜すなわち上記ＰＩＮダイオードに印加する電圧を考慮する必要なく、上記薄膜トランジスタに印加する電圧を調整することによって、ＯＦＦリーク電流を低減することができる。 A voltage having the same polarity as the voltage applied to the thin film transistor is applied to the light shielding film, that is, the PIN diode at the same timing as the thin film transistor. For this reason, when the LOW voltage is applied to the thin film transistor in order to reduce the OFF leakage current, the LOW voltage is also applied to the PIN diode. When the LOW voltage is applied to the thin film transistor, the PIN diode is not charged, so that the intrinsic semiconductor layer of the PIN diode does not need to be intrinsic. Therefore, the OFF leakage current can be reduced by adjusting the voltage applied to the thin film transistor without considering the voltage applied to the light shielding film, that is, the PIN diode.

以上説明したように、液晶表示装置においては、上記ＰＩＮダイオードの特性とデータ保持用のＴＦＴの特性とを両立させることができるという効果を奏する。 As described above, the liquid crystal display device has an effect that both the characteristics of the PIN diode and the characteristics of the data holding TFT can be achieved.

本発明に係る液晶表示装置の動作方法における上記電圧切り替え工程は、薄膜トランジスタの容量蓄積期間にはＨＩＧＨ電圧を印加し、上記薄膜トランジスタのデータ保持期間にはＬＯＷ電圧を印加するように電圧を切り替える工程であることが好ましい。 The voltage switching step in the operation method of the liquid crystal display device according to the present invention is a step of switching the voltage so that a HIGH voltage is applied during the capacitor accumulation period of the thin film transistor and a LOW voltage is applied during the data retention period of the thin film transistor. Preferably there is.

上記の構成によれば、上記薄膜トランジスタの容量蓄積期間にＨＩＧＨ電圧を印加する。したがって、上記薄膜トランジスタの容量蓄積期間に上記薄膜トランジスタのＯＮ特性が良くなる。また、上記容量蓄積期間に上記ＰＩＮダイオードにおける光に対する感度が低下することはない。また、上記薄膜トランジスタのデータ保持期間にＬＯＷ電圧を印加する。したがって、上記薄膜トランジスタのデータ保持期間にＯＦＦリーク電流を低減することができるという更なる効果を奏する。 According to said structure, a HIGH voltage is applied in the capacity | capacitance accumulation period of the said thin-film transistor. Accordingly, the ON characteristics of the thin film transistor are improved during the capacity accumulation period of the thin film transistor. Further, the sensitivity to light in the PIN diode does not decrease during the capacitance accumulation period. Further, a LOW voltage is applied during the data retention period of the thin film transistor. Therefore, there is an additional effect that the OFF leakage current can be reduced during the data retention period of the thin film transistor.

本発明に係る液晶表示装置の動作方法は、以上のように、ＰＩＮダイオードと、上記ＰＩＮダイオードに近接して接続され、上記ＰＩＮダイオードから出力される電気信号をデータとして保持するＬＤＤ構造の薄膜トランジスタと、バックライトから上記ＰＩＮダイオードおよび上記薄膜トランジスタに入射する光を遮光するように上記ＰＩＮダイオードおよび上記薄膜トランジスタに近接して形成された遮光膜とを備えた液晶表示装置の動作方法であって、上記ＰＩＮダイオードの真性半導体層は、上記遮光膜にＨＩＧＨ電圧が印加されているときにイントリンシックになるように、所定の濃度の不純物がチャネルドープされており、上記薄膜トランジスタに印加する電圧と同じ極性の電圧を、上記薄膜トランジスタと同じタイミングにおいて上記遮光膜に印加するように電圧を切り替える電圧切り替え工程を含んでいる。したがって、ＰＩＮダイオードの特性とデータ保持用のＴＦＴの特性とを両立させることができる液晶表示装置の動作方法を提供することができる。 As described above, the operation method of the liquid crystal display device according to the present invention includes a PIN diode, a thin film transistor having an LDD structure, which is connected in the vicinity of the PIN diode and holds an electric signal output from the PIN diode as data. An operation method of a liquid crystal display device comprising: the PIN diode; and a light shielding film formed in proximity to the thin film transistor so as to shield light incident on the PIN diode and the thin film transistor from a backlight, The intrinsic semiconductor layer of the diode is channel-doped with a predetermined concentration of impurities so that it becomes intrinsic when a HIGH voltage is applied to the light shielding film, and a voltage having the same polarity as the voltage applied to the thin film transistor At the same timing as the above thin film transistor. It includes voltage switching step of switching a voltage to be applied to the light-shielding film Te. Therefore, it is possible to provide an operation method of the liquid crystal display device that can achieve both the characteristics of the PIN diode and the characteristics of the data holding TFT.

図１は本発明の実施形態を示すものであり、液晶表示装置の構成を示す図である。FIG. 1 shows an embodiment of the present invention and is a diagram showing a configuration of a liquid crystal display device. 図２は本発明の実施形態を示すものであり、液晶表示装置の動作方法を説明する図である。FIG. 2 shows an embodiment of the present invention and is a diagram for explaining an operation method of a liquid crystal display device. 図３は本発明の実施形態を示すものであり、ＰＩＮダイオードの特性を説明するグラフである。FIG. 3 shows an embodiment of the present invention and is a graph for explaining the characteristics of a PIN diode.

本発明に係る一実施形態について、図１〜図３を参照して以下に説明する。 An embodiment according to the present invention will be described below with reference to FIGS.

（液晶表示装置１の構成）
まず、本実施形態に係る液晶表示装置１の構成について、図１を参照して説明する。図１は、液晶表示装置１の一部における回路構成２を示す図である。この図に示すように、液晶表示装置１は、ＰＩＮダイオード４、ＬＤＤ構造のデータ保持用のＴＦＴ６（薄膜トランジスタ）、蓄積容量８および遮光膜１０を備えている。 (Configuration of the liquid crystal display device 1)
First, the configuration of the liquid crystal display device 1 according to the present embodiment will be described with reference to FIG. FIG. 1 is a diagram showing a circuit configuration 2 in a part of the liquid crystal display device 1. As shown in this figure, the liquid crystal display device 1 includes a PIN diode 4, a data holding TFT 6 (thin film transistor) having an LDD structure, a storage capacitor 8, and a light shielding film 10.

液晶表示装置１は図示しないが受光部（タッチパネル機能）を備えており、受光部における受光素子各々は、ＰＩＮダイオード４およびデータ保持用のＴＦＴ６を備えている。ＴＦＴ６は、ＰＩＮダイオード４から出力される電気信号をデータとして保持するＬＤＤ構造のＴＦＴ６であり、ＰＩＮダイオード４に近接して接続されている。また、遮光膜１０は、バックライトからＰＩＮダイオード４およびＴＦＴ６に入射する光を遮光するようにＰＩＮダイオード４およびＴＦＴ６に近接して形成されている。また、蓄積容量８への充電による電位変化を、センサー出力として取り出すことができる。 Although not shown, the liquid crystal display device 1 includes a light receiving portion (touch panel function), and each light receiving element in the light receiving portion includes a PIN diode 4 and a data holding TFT 6. The TFT 6 is a TFT 6 having an LDD structure that holds an electrical signal output from the PIN diode 4 as data, and is connected in proximity to the PIN diode 4. The light shielding film 10 is formed close to the PIN diode 4 and the TFT 6 so as to shield light incident on the PIN diode 4 and the TFT 6 from the backlight. Further, a potential change due to charging of the storage capacitor 8 can be taken out as a sensor output.

遮光膜１０により、ＰＩＮダイオード４におけるバックライトから直接入射する光が遮光されるとともに、ＴＦＴ６に光が入射してキャリアが発生することによるＯＦＦリーク電流を防止できる。すなわち、ＴＦＴ６のデータ保持期間におけるＯＦＦ電流を低減することができる。また、ＰＩＮダイオード４は遮光膜１０に近接しているため、遮光膜１０に印加する電圧は、ＰＩＮダイオード４にも印加される。なお、データは矢印Ａに示した方向に読み出される。 The light shielding film 10 shields light directly incident from the backlight in the PIN diode 4 and can prevent an OFF leak current due to light entering the TFT 6 and generating carriers. That is, the OFF current during the data retention period of the TFT 6 can be reduced. Since the PIN diode 4 is close to the light shielding film 10, the voltage applied to the light shielding film 10 is also applied to the PIN diode 4. Data is read in the direction indicated by arrow A.

（液晶表示装置１の動作方法）
次に、液晶表示装置１の動作方法について図２を参照して説明する。図２は、ＴＦＴ６および遮光膜１０における電圧の切り替えを説明する図である。 (Operation method of the liquid crystal display device 1)
Next, an operation method of the liquid crystal display device 1 will be described with reference to FIG. FIG. 2 is a diagram for explaining voltage switching in the TFT 6 and the light shielding film 10.

まず、電圧の切り替え工程前のＰＩＮダイオード４の真性半導体層におけるチャネルドープについて説明する。ＰＩＮダイオード４の真性半導体層は、遮光膜１０の電圧変動により、空乏状態から蓄積状態まで変化する。液晶表示装置１の動作方法においては、容量蓄積期間中にＨＩＧＨ電圧が遮光膜１０に印加されているときに、真性半導体層がイントリンシックになるように、予め規定の濃度の不純物が真性半導体層にチャネルドープされている。 First, channel doping in the intrinsic semiconductor layer of the PIN diode 4 before the voltage switching step will be described. The intrinsic semiconductor layer of the PIN diode 4 changes from a depletion state to an accumulation state due to voltage fluctuation of the light shielding film 10. In the operation method of the liquid crystal display device 1, when the HIGH voltage is applied to the light-shielding film 10 during the capacitance accumulation period, an impurity having a predetermined concentration is previously added to the intrinsic semiconductor layer so that the intrinsic semiconductor layer becomes intrinsic. The channel is doped.

図２に示すように、液晶表示装置１の動作方法においては、ＴＦＴ６の容量蓄積期間にはＴＦＴ６にＨＩＧＨ電圧を印加する。一方、スタート直後、データ保持、およびデータ読み出し期間においてはＴＦＴ６にＬＯＷ電圧を印加する。そして、液晶表示装置１の動作方法においては、この図に示すように、遮光膜１０に印加する電圧を、ＴＦＴ６における電圧切り替えのタイミングに連動させて切り替える工程を含む。すなわち、ＴＦＴ６にＨＩＧＨ電圧を印加するときには遮光膜１０にも同じ極性の電圧すなわちＨＩＧＨ電圧を印加し、また、ＴＦＴ６にＬＯＷ電圧を印加するときには遮光膜１０にもＬＯＷ電圧を印加する。遮光膜１０とＰＩＮダイオード４とは近接して形成されているため、ＰＩＮダイオード４と遮光膜１０とには同じ極性の電圧が印加される。 As shown in FIG. 2, in the operation method of the liquid crystal display device 1, a HIGH voltage is applied to the TFT 6 during the capacitor accumulation period of the TFT 6. On the other hand, immediately after the start, a LOW voltage is applied to the TFT 6 in the data holding and data reading periods. The operation method of the liquid crystal display device 1 includes a step of switching the voltage applied to the light shielding film 10 in conjunction with the voltage switching timing in the TFT 6, as shown in FIG. That is, when a HIGH voltage is applied to the TFT 6, a voltage having the same polarity, that is, a HIGH voltage is applied to the light shielding film 10. When a LOW voltage is applied to the TFT 6, a LOW voltage is also applied to the light shielding film 10. Since the light shielding film 10 and the PIN diode 4 are formed close to each other, a voltage having the same polarity is applied to the PIN diode 4 and the light shielding film 10.

容量蓄積期間は、ＴＦＴ６にＨＩＧＨ電圧を印加するため、遮光膜１０にもＨＩＧＨ電圧を印加する。上述したように、ＰＩＮダイオード４の真性半導体層は、遮光膜１０にＨＩＧＨ電圧が印加されるときにイントリンシックになるように不純物がチャネルドープされている。ＨＩＧＨ電圧が印加されることによりＬＤＤ部の実効的な抵抗が下がるため、ＴＦＴ６のＯＮ特性がよくなる。また、詳しくは参照する図面を替えて後述するが、真性半導体層がイントリンシックであるため、ＰＩＮダイオード４における光に対する感度が低下することはない。すなわち、液晶表示装置１は容量蓄積期間において、ＴＦＴ６のＯＮ特性と、ＰＩＮダイオード４における光に対する感度とを両立させることができる。 During the capacitor accumulation period, since a HIGH voltage is applied to the TFT 6, the HIGH voltage is also applied to the light shielding film 10. As described above, the intrinsic semiconductor layer of the PIN diode 4 is channel-doped with impurities so as to become intrinsic when a HIGH voltage is applied to the light shielding film 10. By applying the HIGH voltage, the effective resistance of the LDD portion is lowered, so that the ON characteristics of the TFT 6 are improved. Although details will be described later with reference to different drawings, since the intrinsic semiconductor layer is intrinsic, sensitivity to light in the PIN diode 4 does not decrease. That is, the liquid crystal display device 1 can achieve both the ON characteristics of the TFT 6 and the sensitivity to light in the PIN diode 4 during the capacitor accumulation period.

一方、データ保持期間は、ＴＦＴ６にＬＯＷ電圧を印加する。したがって、遮光膜１０にもＬＯＷ電圧を印加する。ＴＦＴ６にＬＯＷ電圧を印加するため、ＬＤＤ部の実効的な抵抗が上がり、Ｌデータ保持期間におけるＴＦＴ６のＯＦＦリーク電流を低減することができる。また、遮光膜１０にＬＯＷ電圧を印加するため、ＰＩＮダイオード４の真性半導体層はイントリンシックにならない。しかしながら、データ保持期間にはＰＩＮダイオード４を充電しないため、真性半導体層がイントリンシックである必要はない。したがって、ＴＦＴ６のＯＦＦリーク電流を重視した電圧を遮光膜１０に印加することができる。すなわち、液晶表示装置１はデータ保持期間において、ＴＦＴ６におけるＯＦＦリーク電流の低減を、遮光膜１０に印加する電圧を考慮する必要なく実現させることができる。 On the other hand, a LOW voltage is applied to the TFT 6 during the data holding period. Therefore, the LOW voltage is also applied to the light shielding film 10. Since the LOW voltage is applied to the TFT 6, the effective resistance of the LDD portion is increased, and the OFF leak current of the TFT 6 during the L data holding period can be reduced. In addition, since a LOW voltage is applied to the light shielding film 10, the intrinsic semiconductor layer of the PIN diode 4 is not intrinsic. However, since the PIN diode 4 is not charged during the data retention period, the intrinsic semiconductor layer does not need to be intrinsic. Therefore, a voltage that places importance on the OFF leakage current of the TFT 6 can be applied to the light shielding film 10. That is, the liquid crystal display device 1 can realize the reduction of the OFF leak current in the TFT 6 without considering the voltage applied to the light shielding film 10 in the data holding period.

以上説明したように、液晶表示装置１においては、容量蓄積期間とデータ保持期間とにおいて、ＴＦＴ６の特性と、ＰＩＮダイオード４の特性とを両立させることができる。 As described above, in the liquid crystal display device 1, the characteristics of the TFT 6 and the characteristics of the PIN diode 4 can be made compatible in the capacity accumulation period and the data holding period.

次に、上述した、容量蓄積期間にＰＩＮダイオード４の真性半導体層がイントリンシックになることにより、ＰＩＮダイオード４の光に対する感度が低下しないことについて図３を参照して説明する。図３は、ＰＩＮダイオード４に印加する逆バイアス電圧（Ｖａ）と、ＰＩＮダイオード４に流れる電流との関係を示すグラフである。 Next, it will be described with reference to FIG. 3 that the sensitivity of the PIN diode 4 to light does not decrease due to the intrinsic semiconductor layer of the PIN diode 4 becoming intrinsic during the capacitor accumulation period. FIG. 3 is a graph showing the relationship between the reverse bias voltage (Va) applied to the PIN diode 4 and the current flowing through the PIN diode 4.

ＰＩＮダイオード４をフォトセンサー回路内において使用する場合、初期状態においては、例えば−８Ｖの電圧を印加する。光電流が流れて容量が蓄積されていくと、ＰＩＮダイオード４に印加される逆バイアス電圧（Ｖａ）は、実質的に０Ｖに近づいていく。この際に真性半導体層がイントリンシックになっていないと、図３のａに示すようなダイオード特性の場合に、逆バイアス電圧（Ｖａ）が０Ｖに近づくにつれて電流が流れにくくなる。これにより、光に対するセンサー回路の出力電圧の線形性がなくなってしまう。通常は、線形領域をセンサーとして用いるため、出力電圧の線形性が無くなることにより、使用可能な出力電圧範囲が狭くなる。したがって、ＰＩＮダイオード４の光に対する感度が低下してしまう。液晶表示装置１の動作方法においては、容量蓄積期間にＰＩＮダイオード４の真性半導体層がイントリンシックになるため、逆バイアス電圧（Ｖａ）が実質的に０Ｖに近づいても電流が流れにくくなることはない。したがって、光に対する感度が低下することはない。 When the PIN diode 4 is used in the photosensor circuit, for example, a voltage of −8 V is applied in the initial state. As the photocurrent flows and the capacitance is accumulated, the reverse bias voltage (Va) applied to the PIN diode 4 substantially approaches 0V. At this time, if the intrinsic semiconductor layer is not intrinsic, in the case of the diode characteristics as shown in FIG. 3a, current hardly flows as the reverse bias voltage (Va) approaches 0V. As a result, the linearity of the output voltage of the sensor circuit with respect to light is lost. Usually, since the linear region is used as a sensor, the usable output voltage range is narrowed because the linearity of the output voltage is lost. Therefore, the sensitivity of the PIN diode 4 to light is reduced. In the operation method of the liquid crystal display device 1, since the intrinsic semiconductor layer of the PIN diode 4 becomes intrinsic during the capacitance accumulation period, it is difficult for the current to flow even when the reverse bias voltage (Va) is substantially close to 0V. Absent. Therefore, the sensitivity to light does not decrease.

（付記事項）
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 (Additional notes)
The present invention is not limited to the above-described embodiments, and various modifications can be made within the scope shown in the claims. That is, embodiments obtained by combining technical means appropriately modified within the scope of the claims are also included in the technical scope of the present invention.

本発明の液晶表示装置の動作方法は、ＰＩＮダイオードとデータ保持用のＴＦＴとを備えている液晶表示装置一般において好適に利用できる。 The operation method of the liquid crystal display device of the present invention can be suitably used in general liquid crystal display devices including a PIN diode and a data holding TFT.

１液晶表示装置
４ＰＩＮダイオード
６データ保持用のＴＦＴ（薄膜トランジスタ）
８蓄積容量
１０遮光膜 1 Liquid crystal display device 4 PIN diode 6 Data retention TFT (Thin Film Transistor)
8 Storage capacity 10 Light-shielding film

Claims

A PIN diode, an LDD-structured thin film transistor connected in close proximity to the PIN diode and holding an electrical signal output from the PIN diode as data, and shielding light incident on the PIN diode and the thin film transistor from a backlight As described above, a method of operating a liquid crystal display device including the PIN diode and a light-shielding film formed in the vicinity of the thin film transistor,
The intrinsic semiconductor layer of the PIN diode is channel-doped with a predetermined concentration of impurities so as to be intrinsic when a HIGH voltage is applied to the light shielding film.
An operation method of a liquid crystal display device including a voltage switching step of switching a voltage so that a voltage having the same polarity as the voltage applied to the thin film transistor is applied to the light shielding film at the same timing as the thin film transistor.

The voltage switching step is a step of switching the voltage so that a HIGH voltage is applied during a capacitor accumulation period of the thin film transistor and a LOW voltage is applied during a data holding period of the thin film transistor. Operation method of the liquid crystal display device.