JP2011069914A - Display control device and display control method - Google Patents
Display control device and display control method Download PDFInfo
- Publication number
- JP2011069914A JP2011069914A JP2009219537A JP2009219537A JP2011069914A JP 2011069914 A JP2011069914 A JP 2011069914A JP 2009219537 A JP2009219537 A JP 2009219537A JP 2009219537 A JP2009219537 A JP 2009219537A JP 2011069914 A JP2011069914 A JP 2011069914A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image
- buffer
- synchronization
- display control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
この発明は、複数のモニタに画像を表示させる表示制御装置に関する。 The present invention relates to a display control apparatus that displays images on a plurality of monitors.
複数のディスプレイに対して、それぞれに画像を表示させるディスプレイ駆動方法がある(例えば、特許文献1参照)。上記方法では、同一フレームを表示するか、異なるフレームを表示するかを提案するものである。この手法では、1フレームの画像を、複数のディスプレイに表示させることはできない。 There is a display driving method for displaying images on a plurality of displays (see, for example, Patent Document 1). The above method proposes whether to display the same frame or different frames. In this method, one frame image cannot be displayed on a plurality of displays.
近時、複数のディスプレイを備える携帯ゲーム機がある。またイベント会場などにおいて、複数のディスプレイを用いることがある。これらでは、複数のディスプレイにわたって、1フレームの画像を表示することがあるが、このような制御を行うためには、大きなメモリを必要とするという問題があった。 Recently, there are portable game machines equipped with a plurality of displays. In some event venues, a plurality of displays may be used. In these cases, an image of one frame may be displayed over a plurality of displays. However, in order to perform such control, there is a problem that a large memory is required.
従来は、複数のディスプレイにわたって1つのフレームを表示させるためには、画像データを記憶するための大きなメモリが必要であるという問題があった。
この発明は上記の問題を解決すべくなされたもので、複数のディスプレイにわたって1フレームの画像を表示させる場合に必要とされるメモリサイズを、低減することが可能な表示制御装置および表示制御方法を提供することを目的とする。
Conventionally, in order to display one frame across a plurality of displays, there is a problem that a large memory for storing image data is required.
The present invention has been made to solve the above problems, and provides a display control device and a display control method capable of reducing the memory size required when displaying an image of one frame across a plurality of displays. The purpose is to provide.
上記の目的を達成するために、この発明は、画像信号を、1走査線に相当する信号毎に、N(Nは自然数)分割する信号分割手段と、画像信号の同期信号を表示手段に合わせて周波数調整した同期信号を生成する同期信号生成手段と、信号分割手段によって分割されたN個の画像信号を、それぞれ同期信号生成手段が生成した同期信号に同期させて出力する出力制御手段とを具備して構成するようにした。 In order to achieve the above object, the present invention provides a signal dividing means for dividing an image signal into N (N is a natural number) for each signal corresponding to one scanning line, and a synchronizing signal of the image signal is matched with a display means. Synchronization signal generating means for generating a frequency-adjusted synchronizing signal, and output control means for outputting the N image signals divided by the signal dividing means in synchronization with the synchronizing signals generated by the synchronizing signal generating means, respectively. It was made to comprise.
以上述べたように、この発明では、1走査線に相当する信号毎に、表示手段の数に合わせて分割するとともに、画像を表示する表示手段に合わせて同期信号の周波数を調整し、上記分割された画像信号を、生成した同期信号にそれぞれ同期させて出力するようにしている。 As described above, according to the present invention, each signal corresponding to one scanning line is divided according to the number of display means, and the frequency of the synchronizing signal is adjusted according to the display means for displaying an image. The generated image signal is output in synchronization with the generated synchronization signal.
したがって、この発明によれば、走査線を分割した画像信号とその同期信号が得られるので、これらの信号を複数のディスプレイに出力することで、複数のディスプレイにわたって1フレームの画像を表示させることができ、かつ画像信号を走査線毎に分割するようにしているので、この処理で必要とされるメモリサイズも小さい表示制御装置および表示制御方法を提供できる。 Therefore, according to the present invention, an image signal obtained by dividing the scanning line and its synchronization signal can be obtained, and by outputting these signals to a plurality of displays, an image of one frame can be displayed across the plurality of displays. In addition, since the image signal is divided for each scanning line, it is possible to provide a display control device and a display control method that require a small memory size for this processing.
以下、図面を参照して、この発明の一実施形態について説明する。
図1は、この発明の一実施形態に係わる表示制御装置の構成を示すものである。この表示制御装置は、入力制御部10と、クロック生成部20と、バッファ部30と、出力制御部40と、第1LCDモジュール51と、第2LCDモジュール52とを備える。ここでは、説明を簡明にするために、表示部が2つの場合を例に挙げて説明する。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 shows a configuration of a display control apparatus according to an embodiment of the present invention. The display control device includes an
入力制御部10は、例えばディジタルの入力画像信号(輝度信号および色差信号)が入力され、1走査線に相当する信号(以下、走査信号と略称する)毎に、出力先(バッファ部30の第1バッファ31と第2バッファ32)を切り替える。すなわち、入力制御部10は、走査信号を第1バッファ31に記録した後、次の走査信号については第2バッファ32に記録し、さらに次の走査信号については第1バッファ31に記録するという記録制御を繰り返し実行する。
For example, a digital input image signal (luminance signal and color difference signal) is input to the
クロック生成部20は、上記画像信号の同期信号(以下、第1同期信号と称する)に基づいて、第1LCDモジュール51および第2LCDモジュール52で映像を再生するための同期信号(以下、第2同期信号と称する)を生成する。
The
なおここで、第1同期信号および第2同期信号は、それぞれ水平同期信号と垂直同期信号を含むものであるが、クロック生成部20は、水平同期信号に対して周波数調整を行うものであって、第1LCDモジュール51および第2LCDモジュール52で行う表示に合わせて、その周波数を調整する。
Here, the first synchronization signal and the second synchronization signal include a horizontal synchronization signal and a vertical synchronization signal, respectively. However, the
バッファ部30は、第1バッファ31と第2バッファ32を備える。第1バッファ31および第2バッファ32は、それぞれ1つの走査信号をバッファするためのものであって、入力制御部10から出力される走査信号が、1走査信号毎に交互に与えられ、これをバッファした後、出力制御部40に出力する。
The buffer unit 30 includes a
出力制御部40は、第1バッファ31と第2バッファ32にそれぞれバッファされる走査信号を、1走査信号ずつ交互に読み出し、読み出した走査信号を時間的に真ん中の位置(走査線上の真ん中の位置)で2つに分割して、前半の信号(以下、前半信号と略称する)と後半の信号(以下、後半信号と略称する)を生成する。
The
そして、出力制御部40は、クロック生成部20で生成した第2同期信号に同期させて、前半信号を第1LCDモジュール51に出力し、同時に、第2同期信号に同期させて後半信号を第2LCDモジュール52に出力する。
Then, the
第1LCDモジュール51と第2LCDモジュール52は、それぞれLCD(Liquid Crystal Display)を用いた表示装置であって、互いに同じサイズの解像度を有する。そして、第1LCDモジュール51は、前半信号と第2同期信号に基づいて、映像を表示し、一方、第2LCDモジュール52は、後半信号と第2同期信号に基づいて、映像を表示する。
The
ここで、1フレーム分の入力画像信号と第1同期信号によって、図2(a)に示すように映像が表示されるものであるとすると、上記表示制御装置によって、図2(b)に示すように、第1LCDモジュール51と第2LCDモジュール52に半分ずつ表示される。
Here, assuming that an image is displayed as shown in FIG. 2A by the input image signal and the first synchronization signal for one frame, the display control device shown in FIG. As described above, the images are displayed on the
次に、上記構成の表示制御装置の動作について詳細に説明する。なお、以下の説明では、この発明の原理をわかりやすくするために、図3に示すように、1つの走査線を実際よりも太く示すことにし、各走査線の両端には、番号を含む映像とする。 Next, the operation of the display control apparatus having the above configuration will be described in detail. In the following description, in order to make the principle of the present invention easier to understand, as shown in FIG. 3, one scanning line is shown thicker than the actual one, and a video including a number is provided at both ends of each scanning line. And
まず、入力制御部10は、図4(a)に示すように、ライン1の走査線に相当する走査信号が入力されると、これを第1バッファ31に出力する。第1バッファ31は、ライン1の走査信号をバッファする。
First, as shown in FIG. 4A, the
つづいて、入力制御部10は、図4(b)に示すように、ライン2の走査線に相当する走査信号が入力されると、これを第2バッファ32に出力する。第2バッファ32は、ライン2の走査信号をバッファする。またこれに並行して、出力制御部40は、第1バッファ31からライン1の走査信号を読み出し、その前半信号を第2同期信号に同期させて、第1LCDモジュール51に出力するとともに、その後半信号を第2同期信号に同期させて、第2LCDモジュール52に出力する。これにより、ライン1の前半信号に基づく映像が第1LCDモジュール51に表示され、一方、ライン1の後半信号に基づく映像が第2LCDモジュール52に表示される。
Subsequently, as shown in FIG. 4B, the
さらにつづいて、入力制御部10は、図4(c)に示すように、ライン3の走査線に相当する走査信号が入力されると、これを第1バッファ31に出力する。第1バッファ31は、ライン3の走査信号をバッファする。またこれに並行して、出力制御部40は、第2バッファ32からライン2の走査信号を読み出し、その前半信号を第2同期信号に同期させて、第1LCDモジュール51に出力するとともに、その後半信号を第2同期信号に同期させて、第2LCDモジュール52に出力する。これにより、ライン2の前半信号に基づく映像が第1LCDモジュール51に表示され、一方、ライン2の後半信号に基づく映像が第2LCDモジュール52に表示される。
ライン4以降、同様の処理を繰り返し実行して、図2(b)に示すような表示が為される。
Further, as shown in FIG. 4C, the
From
以上のように、上記構成の表示制御装置では、連続する走査信号を交互に第1バッファ31と第2バッファ32にバッファする。そして出力制御部40は、走査順序に従って、第1バッファ31もしくは第2バッファ32から読み出した走査信号を、時間的に真ん中の位置で分割し、水平同期信号の周波数が第1LCDモジュール51および第2LCDモジュール52における表示に合わせて調節された第2同期信号に同期させて、前半の走査信号を第1LCDモジュール51に出力し、また後半の走査信号を第2同期信号に同期させて、第2LCDモジュール52に出力ようにしている。
As described above, in the display control device having the above configuration, continuous scanning signals are alternately buffered in the
したがって、上記構成の表示制御装置によれば、1走査信号をバッファ可能な2つのバッファ31,32を備えるだけで、1フレームの画像を複数のディスプレイ51,52に分割して表示することができる。
Therefore, according to the display control apparatus having the above configuration, an image of one frame can be divided and displayed on the plurality of
なお、この発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また上記実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。 Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. Further, for example, a configuration in which some components are deleted from all the components shown in the embodiment is also conceivable. Furthermore, you may combine suitably the component described in different embodiment.
その一例として例えば、上記実施の形態では、図2に示すように、1フレームの映像を垂直に2分割して表示する場合、すなわち、第1LCDモジュール51と第2LCDモジュール52を水平に並べる場合を例に挙げて説明した。
As an example, for example, in the above-described embodiment, as shown in FIG. 2, a case where an image of one frame is vertically divided and displayed, that is, a case where the
これに代わって例えば、図5に示すように、1フレームの映像を水平に2分割して表示する、すなわち、第1LCDモジュール51と第2LCDモジュール52を垂直に並べる場合にも適用することができる。
Instead of this, for example, as shown in FIG. 5, one frame of video can be horizontally divided and displayed, that is, the
この場合、入力制御部10の前段に画像処理部を設け、これにより、入力画像信号に基づく画像を(図6(a))を、図6(b)に示すように90度回転させる処理を施す。具体的には、入力画像信号に基づく画像90度回転させた画像を生成し、この画像を水平に走査した走査信号を生成し、これを入力画像信号として出力する。この画像処理部によって画像処理された入力画像信号を、入力制御部10に与えることにより、実現可能である。
In this case, an image processing unit is provided in the preceding stage of the
また上記実施の形態では、説明を簡明にするために、2つのディスプレイに分割表示する場合を例に挙げて説明したが、3以上のディスプレイに適用することも可能である。その場合、出力制御部40がディスプレイ数Nに合わせて、バッファ31,32から読み出した走査信号をそれぞれN分割する。そして、クロック生成部20が第1同期信号の水平同期信号の周波数を各ディスプレイでの表示に合わせて調整した第2同期信号を生成し、これに同期させて、出力制御部40がN分割した走査信号を各ディスプレイに出力する。
その他、この発明の要旨を逸脱しない範囲で種々の変形を施しても同様に実施可能であることはいうまでもない。
Moreover, in the said embodiment, in order to demonstrate easily, the case where it divided and displayed on two displays was mentioned as an example, but it was also possible to apply to three or more displays. In that case, the
In addition, it goes without saying that the present invention can be similarly implemented even if various modifications are made without departing from the gist of the present invention.
10…入力制御部、20…クロック生成部、30…バッファ部、31…第1バッファ、32…第2バッファ、40…出力制御部、51…第1LCDモジュール、52…第2LCDモジュール。
DESCRIPTION OF
Claims (6)
前記画像信号の同期信号を表示手段に合わせて周波数調整した同期信号を生成する同期信号生成手段と、
前記信号分割手段によって分割されたN個の画像信号を、それぞれ前記同期信号生成手段が生成した同期信号に同期させて出力する出力制御手段とを具備したことを特徴とする表示制御装置。 Signal dividing means for dividing the image signal into N (N is a natural number) for each signal corresponding to one scanning line;
Synchronization signal generating means for generating a synchronization signal obtained by adjusting the frequency of the synchronization signal of the image signal in accordance with display means;
A display control apparatus comprising: output control means for outputting N image signals divided by the signal division means in synchronization with the synchronization signals generated by the synchronization signal generation means.
1走査線に相当する信号をバッファ可能な第1バッファ手段と、
1走査線に相当する信号をバッファ可能な第2バッファ手段と、
画像信号を1走査線に相当する信号毎に、前記第1バッファ手段と前記第2バッファ手段に交互に記録する記録制御手段と、
前記第1バッファ手段および前記第2バッファ手段にバッファされた画像信号を、走査順序に従って交互に読み出し、N分割する分割手段とを備えることを特徴とする請求項1に記載の表示制御装置。 The signal dividing means includes
First buffer means capable of buffering a signal corresponding to one scanning line;
Second buffer means capable of buffering a signal corresponding to one scanning line;
Recording control means for alternately recording an image signal in the first buffer means and the second buffer means for each signal corresponding to one scanning line;
2. The display control apparatus according to claim 1, further comprising a dividing unit that alternately reads out image signals buffered in the first buffer unit and the second buffer unit in accordance with a scanning order and divides the image signal into N.
前記信号分割手段は、前記画像回転手段が生成した画像信号を、1走査線に相当する信号毎に、N分割することを特徴とする請求項1に記載の表示制御装置。 Furthermore, an image rotation means for generating an image signal obtained by scanning an image obtained by rotating an image based on the image signal is provided.
The display control apparatus according to claim 1, wherein the signal dividing unit divides the image signal generated by the image rotating unit into N for each signal corresponding to one scanning line.
前記画像信号の同期信号を表示手段に合わせて周波数調整した同期信号を生成する同期信号生成工程と、
前記信号分割工程で分割されたN個の画像信号を、それぞれ前記同期信号生成工程で生成した同期信号に同期させて出力する出力制御工程とを具備したことを特徴とする表示制御方法。 A signal dividing step of dividing the image signal into N (N is a natural number) for each signal corresponding to one scanning line;
A synchronization signal generating step of generating a synchronization signal obtained by adjusting the frequency of the synchronization signal of the image signal according to display means;
A display control method comprising: an output control step of outputting the N image signals divided in the signal division step in synchronization with the synchronization signal generated in the synchronization signal generation step.
画像信号を1走査線に相当する画像信号毎に、1走査線に相当する画像信号をバッファ可能な第1バッファおよび第2バッファに交互に記録する記録制御工程と、
前記第1バッファおよび前記第2バッファにバッファされた画像信号を、走査順序に従って交互に読み出し、N分割する分割工程とを備えることを特徴とする請求項4に記載の表示制御方法。 The signal dividing step includes
A recording control step of alternately recording an image signal corresponding to one scanning line in a first buffer and a second buffer capable of buffering the image signal corresponding to one scanning line;
The display control method according to claim 4, further comprising: a division step of alternately reading out image signals buffered in the first buffer and the second buffer in accordance with a scanning order and performing N division.
前記信号分割工程は、前記画像回転工程で生成した画像信号を、1走査線に相当する信号毎に、N分割することを特徴とする請求項4に記載の表示制御方法。 Furthermore, the image rotation process which produces | generates the image signal which scanned the image which rotated the image based on an image signal is provided,
The display control method according to claim 4, wherein the signal dividing step divides the image signal generated in the image rotation step into N for each signal corresponding to one scanning line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009219537A JP2011069914A (en) | 2009-09-24 | 2009-09-24 | Display control device and display control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009219537A JP2011069914A (en) | 2009-09-24 | 2009-09-24 | Display control device and display control method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011069914A true JP2011069914A (en) | 2011-04-07 |
Family
ID=44015280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009219537A Withdrawn JP2011069914A (en) | 2009-09-24 | 2009-09-24 | Display control device and display control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011069914A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012128589A (en) * | 2010-12-14 | 2012-07-05 | Fujitsu Semiconductor Ltd | Data transfer unit, data transfer method and semiconductor device |
JP2014202920A (en) * | 2013-04-04 | 2014-10-27 | キヤノン株式会社 | Image processing apparatus and control method thereof |
JP2019120944A (en) * | 2017-12-29 | 2019-07-22 | エルジー ディスプレイ カンパニー リミテッド | Display device |
-
2009
- 2009-09-24 JP JP2009219537A patent/JP2011069914A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012128589A (en) * | 2010-12-14 | 2012-07-05 | Fujitsu Semiconductor Ltd | Data transfer unit, data transfer method and semiconductor device |
JP2014202920A (en) * | 2013-04-04 | 2014-10-27 | キヤノン株式会社 | Image processing apparatus and control method thereof |
JP2019120944A (en) * | 2017-12-29 | 2019-07-22 | エルジー ディスプレイ カンパニー リミテッド | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4327173B2 (en) | Graphics processor, drawing processing apparatus, and drawing control method | |
JP5317825B2 (en) | Image processing apparatus and image processing method | |
JP2004070358A (en) | Image display system and method | |
US8687115B2 (en) | Method and apparatus for processing video image signals | |
JP2014187601A (en) | Image processing unit, image processing method and program | |
TWI455572B (en) | Frame rate conversion device for 3d display and method thereof | |
JPWO2009147795A1 (en) | Video processing system | |
JP2002215111A (en) | Video display device | |
US20120256962A1 (en) | Video Processing Apparatus and Method for Extending the Vertical Blanking Interval | |
JP2011069914A (en) | Display control device and display control method | |
US9154665B2 (en) | Image processing apparatus and control method thereof | |
JP2005338498A (en) | Display memory device | |
JP2008015565A (en) | Circuit, system and method for processing image | |
JP2008236277A (en) | Display device | |
JP2004325821A (en) | Display device | |
KR101642841B1 (en) | Jitter removing device for a multivision system based on regenerated clock signal, and Method thereof | |
JP2004184457A (en) | Image processing apparatus and image display apparatus | |
JP2014216668A (en) | Imaging apparatus | |
JP4788158B2 (en) | Display panel driving device, display panel driving method, and digital camera | |
JP3837932B2 (en) | Image display device and image display method | |
JP2001154639A (en) | Liquid crystal display device and driving method therefor | |
JP2006520564A (en) | Device for generating a 3D video signal | |
JP2006154378A (en) | Image display controller | |
JP2018197786A (en) | Display, and method for displaying multi-display | |
JP2016118660A (en) | Image processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20121204 |