JP2011061084A - Method for manufacturing laminated substrate - Google Patents

Method for manufacturing laminated substrate Download PDF

Info

Publication number
JP2011061084A
JP2011061084A JP2009210743A JP2009210743A JP2011061084A JP 2011061084 A JP2011061084 A JP 2011061084A JP 2009210743 A JP2009210743 A JP 2009210743A JP 2009210743 A JP2009210743 A JP 2009210743A JP 2011061084 A JP2011061084 A JP 2011061084A
Authority
JP
Japan
Prior art keywords
substrate
group iii
nitride semiconductor
iii nitride
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009210743A
Other languages
Japanese (ja)
Inventor
Akihiro Yago
昭広 八郷
Naoki Matsumoto
直樹 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009210743A priority Critical patent/JP2011061084A/en
Publication of JP2011061084A publication Critical patent/JP2011061084A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a laminated substrate, which, when implanting ions on the major surface of a group III nitride semiconductor substrate, hardly damages the major surface. <P>SOLUTION: The method for manufacturing the laminated substrate 10, includes the steps of: forming a protective film 4 on the major surface 2a of the group III nitride semiconductor substrate 2; forming a vulnerable area f in the group III nitride semiconductor substrate 2 by implanting ions on the major surface 2a of the group III nitride semiconductor substrate 2 through the protective film 4; laminating the major surface 2a of the group III nitride semiconductor substrate 2 on a support substrate 6; and a part 2c of the group III nitride semiconductor substrate 2 is peeled from the support substrate 6 using the vulnerable area f as a boundary. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、貼り合わせ基板の製造方法に関する。   The present invention relates to a method for manufacturing a bonded substrate.

GaN基板とシリコン基板とを貼り合わせることによって、シリコン基板上にGaN層を形成する方法が知られている(特許文献1参照)。この方法では、まずGaN基板の表面に水素及び窒素イオンをイオン注入法により注入する。その後、GaN基板のイオン注入された表面とシリコン基板とを貼り合わせる。さらに、イオン注入によってGaN基板の表面近傍に形成された脆弱層を境にGaN基板をシリコン基板から剥離する。このようにして、シリコン基板上にGaN層が形成される。   A method of forming a GaN layer on a silicon substrate by bonding a GaN substrate and a silicon substrate is known (see Patent Document 1). In this method, first, hydrogen and nitrogen ions are implanted into the surface of the GaN substrate by ion implantation. Thereafter, the ion-implanted surface of the GaN substrate and the silicon substrate are bonded together. Further, the GaN substrate is peeled from the silicon substrate with a fragile layer formed near the surface of the GaN substrate by ion implantation as a boundary. In this way, a GaN layer is formed on the silicon substrate.

特開2006−210660号公報JP 2006-210660 A

しかしながら、上述の方法では、イオン注入時にGaN基板の表面にイオンが直接入射するため、GaN基板の表面がダメージを受けてしまう。その結果、シリコン基板上に形成されるGaN層の結晶品質が悪化するため、このGaN層を用いて形成されたデバイスの特性が劣化してしまう。また、イオン注入の原子種によっては、GaN基板の表面にクレーター状の凹部が形成されてしまうため、貼り合わせできないおそれがある。   However, in the above-described method, since ions are directly incident on the surface of the GaN substrate during ion implantation, the surface of the GaN substrate is damaged. As a result, the crystal quality of the GaN layer formed on the silicon substrate deteriorates, so that the characteristics of the device formed using this GaN layer deteriorate. Further, depending on the atomic species of the ion implantation, a crater-like recess is formed on the surface of the GaN substrate, so that there is a possibility that the bonding cannot be performed.

本発明は、上記事情に鑑みて為されたものであり、III族窒化物半導体基板の主面にイオン注入する際に、当該主面がダメージを受けにくい貼り合わせ基板の製造方法を提供することを目的とする。   The present invention has been made in view of the above circumstances, and provides a method for manufacturing a bonded substrate in which when the main surface of a group III nitride semiconductor substrate is ion-implanted, the main surface is not easily damaged. With the goal.

上述の課題を解決するため、本発明の貼り合わせ基板の製造方法は、III族窒化物半導体基板の主面上に保護膜を形成する工程と、前記保護膜を通して前記III族窒化物半導体基板の主面にイオン注入することにより、前記III族窒化物半導体基板内に脆弱領域を形成する工程と、前記III族窒化物半導体基板の主面を支持基板に貼り合わせる工程と、前記脆弱領域を境界として前記III族窒化物半導体基板の一部を前記支持基板から剥離する工程と、を含む。   In order to solve the above-mentioned problems, a method for manufacturing a bonded substrate according to the present invention includes a step of forming a protective film on a main surface of a group III nitride semiconductor substrate, and the group III nitride semiconductor substrate through the protective film. The step of forming a fragile region in the group III nitride semiconductor substrate by ion implantation into the main surface, the step of bonding the main surface of the group III nitride semiconductor substrate to a support substrate, and the boundary of the fragile region And removing a part of the group III nitride semiconductor substrate from the support substrate.

本発明の貼り合わせ基板の製造方法によれば、III族窒化物半導体基板の主面にイオン注入する間、保護膜がIII族窒化物半導体基板の主面を保護している。そのため、III族窒化物半導体基板の主面がイオン注入によるダメージを受けにくい。   According to the method for manufacturing a bonded substrate of the present invention, the protective film protects the main surface of the group III nitride semiconductor substrate while ions are implanted into the main surface of the group III nitride semiconductor substrate. Therefore, the main surface of the group III nitride semiconductor substrate is not easily damaged by ion implantation.

前記保護膜は、酸化膜、窒化膜及び金属膜のうち少なくとも一つを含むことが好ましい。   The protective film preferably includes at least one of an oxide film, a nitride film, and a metal film.

また、上記貼り合わせ基板の製造方法は、前記脆弱領域を形成する工程と前記III族窒化物半導体基板の主面を前記支持基板に貼り合わせる工程との間に、前記保護膜の表面を平坦化する工程を更に含み、前記保護膜を介して前記III族窒化物半導体基板の主面を前記支持基板に貼り合わせることが好ましい。   The method for manufacturing a bonded substrate includes planarizing the surface of the protective film between the step of forming the fragile region and the step of bonding the main surface of the group III nitride semiconductor substrate to the support substrate. It is preferable that the main surface of the group III nitride semiconductor substrate is bonded to the support substrate through the protective film.

この場合、たとえイオン注入により保護膜の表面粗さが大きくなっても、保護膜の表面と支持基板との接合強度を高くすることができる。   In this case, even if the surface roughness of the protective film is increased by ion implantation, the bonding strength between the surface of the protective film and the support substrate can be increased.

また、上記貼り合わせ基板の製造方法は、前記脆弱領域を形成する工程と前記III族窒化物半導体基板の主面を前記支持基板に貼り合わせる工程との間に、前記保護膜を除去する工程を更に含むことが好ましい。   The method for manufacturing a bonded substrate includes a step of removing the protective film between the step of forming the fragile region and the step of bonding the main surface of the group III nitride semiconductor substrate to the support substrate. Furthermore, it is preferable to include.

この場合、III族窒化物半導体基板の主面と支持基板とを直接接合することができる。   In this case, the main surface of the group III nitride semiconductor substrate and the support substrate can be directly bonded.

本発明によれば、III族窒化物半導体基板の主面にイオン注入する際に、当該主面がダメージを受けにくい貼り合わせ基板の製造方法が提供される。   ADVANTAGE OF THE INVENTION According to this invention, when ion-implanting to the main surface of a group III nitride semiconductor substrate, the manufacturing method of the bonded substrate which the said main surface cannot easily receive a damage is provided.

第1実施形態に係る貼り合わせ基板の製造方法を模式的に示す工程断面図である。It is process sectional drawing which shows typically the manufacturing method of the bonded substrate board which concerns on 1st Embodiment. 第2実施形態に係る貼り合わせ基板の製造方法を模式的に示す工程断面図である。It is process sectional drawing which shows typically the manufacturing method of the bonded substrate board which concerns on 2nd Embodiment. 貼り合わせ基板を用いて作製される半導体デバイスの一例を示す断面図である。It is sectional drawing which shows an example of the semiconductor device produced using a bonded substrate board. 貼り合わせ基板を用いて作製される半導体デバイスの一例を示す断面図である。It is sectional drawing which shows an example of the semiconductor device produced using a bonded substrate board. 断面TEM観察の結果を示す図である。It is a figure which shows the result of cross-sectional TEM observation.

以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same reference numerals are used for the same or equivalent elements, and duplicate descriptions are omitted.

図1は、第1実施形態に係る貼り合わせ基板の製造方法を模式的に示す工程断面図である。以下、図1を参照しながら貼り合わせ基板10の製造方法について説明する。
(保護膜形成工程)
FIG. 1 is a process cross-sectional view schematically showing the method for manufacturing a bonded substrate according to the first embodiment. Hereinafter, a method for manufacturing the bonded substrate 10 will be described with reference to FIG.
(Protective film formation process)

まず、図1(a)に示されるように、III族窒化物半導体基板2の主面2a上に保護膜4を形成する。保護膜4を形成する前に、III族窒化物半導体基板2の主面2aを研磨してもよい。保護膜4は、例えばプラズマCVD法やスパッタ法により形成される。この場合、緻密な膜を形成することができる。保護膜4の成長温度は、例えば400℃である。保護膜4の厚さは、例えば100nmである。   First, as shown in FIG. 1A, the protective film 4 is formed on the main surface 2 a of the group III nitride semiconductor substrate 2. Before forming protective film 4, main surface 2a of group III nitride semiconductor substrate 2 may be polished. The protective film 4 is formed by, for example, a plasma CVD method or a sputtering method. In this case, a dense film can be formed. The growth temperature of the protective film 4 is 400 ° C., for example. The thickness of the protective film 4 is 100 nm, for example.

III族窒化物半導体基板2は、例えば窒化ガリウム(GaN)基板、AlN基板等である。III族窒化物半導体基板2の主面2aは、(0001)面であることが好ましい。III族窒化物半導体基板2の主面2aは、例えばN面であるが、III族面(Ga面、Al面等)であってもよい。III族窒化物半導体基板2の厚さは、100〜2000μmであることが好ましい。III族窒化物半導体基板2の主面2a及び主面2aと反対側の面は、鏡面研磨されていることが好ましく、いずれの面も表面粗さRaが5nm以下であることが好ましい。   The group III nitride semiconductor substrate 2 is, for example, a gallium nitride (GaN) substrate or an AlN substrate. Main surface 2a of group III nitride semiconductor substrate 2 is preferably a (0001) plane. The main surface 2a of the group III nitride semiconductor substrate 2 is, for example, an N surface, but may be a group III surface (Ga surface, Al surface, etc.). The thickness of group III nitride semiconductor substrate 2 is preferably 100 to 2000 μm. The main surface 2a of the group III nitride semiconductor substrate 2 and the surface opposite to the main surface 2a are preferably mirror-polished, and the surface roughness Ra of each surface is preferably 5 nm or less.

保護膜4は、1000℃以上の温度に耐える材料からなることが好ましい。保護膜4は、酸化膜、窒化膜及び金属膜のうち少なくとも一つを含むことが好ましい。保護膜4が酸化膜又は窒化膜である場合、膜表面の加工が容易になると共に、貼り合わせ工程において親水性の接合等を用いる場合に界面にボイドが発生し難くなる。酸化膜及び窒化膜は、多結晶又は非晶質であることが好ましい。酸化膜としては、例えばSiO、TiO、ZrO等からなる膜が挙げられる。窒化膜としては、例えばSi、TiN等からなる膜が挙げられる。金属膜としては、例えばMo、W、Ti、Pt等の高融点金属からなる導電膜が挙げられる。この場合、縦型デバイス(例えば図4参照)を作製するのに好都合である。
(イオン注入工程)
The protective film 4 is preferably made of a material that can withstand a temperature of 1000 ° C. or higher. The protective film 4 preferably includes at least one of an oxide film, a nitride film, and a metal film. When the protective film 4 is an oxide film or a nitride film, processing of the film surface is facilitated, and voids are hardly generated at the interface when hydrophilic bonding or the like is used in the bonding process. The oxide film and the nitride film are preferably polycrystalline or amorphous. Examples of the oxide film include films made of SiO 2 , TiO 2 , ZrO 2, and the like. Examples of the nitride film include films made of Si 3 N 4 , TiN, or the like. Examples of the metal film include a conductive film made of a refractory metal such as Mo, W, Ti, or Pt. In this case, it is convenient to manufacture a vertical device (for example, see FIG. 4).
(Ion implantation process)

続いて、図1(b)に示されるように、保護膜4を通してIII族窒化物半導体基板2の主面2aにイオン注入することにより、III族窒化物半導体基板2内に脆弱領域fを形成する。脆弱領域fは、III族窒化物半導体基板2の主面2aから所定の深さ(例えば2μm)に形成される。イオンビームIBがIII族窒化物半導体基板2内に侵入することにより脆弱領域fが形成される。イオン注入では、例えば水素、ヘリウム、窒素等のイオンが用いられる。イオン注入のドーズ量は5×1016〜1×1018イオン/cmであることが好ましく、1×1017〜1×1018イオン/cmであることがより好ましく、加速電圧は80〜200keVであることが好ましい。イオン注入の注入角度(主面2aの法線とイオンビームIBの入射方向とのなす角度)は、0〜10°であることが好ましい。注入角度が0°の場合、イオンビームIBの入射方向は主面2aの法線と平行になる。イオン注入時の温度は50〜200℃であることが好ましい。 Subsequently, as shown in FIG. 1B, a weak region f is formed in the group III nitride semiconductor substrate 2 by ion implantation into the main surface 2 a of the group III nitride semiconductor substrate 2 through the protective film 4. To do. The fragile region f is formed at a predetermined depth (for example, 2 μm) from the main surface 2 a of the group III nitride semiconductor substrate 2. When the ion beam IB enters the group III nitride semiconductor substrate 2, the fragile region f is formed. In ion implantation, for example, ions such as hydrogen, helium, and nitrogen are used. The dose of ion implantation is preferably 5 × 10 16 to 1 × 10 18 ions / cm 2 , more preferably 1 × 10 17 to 1 × 10 18 ions / cm 2 , and the acceleration voltage is 80 to It is preferably 200 keV. The ion implantation angle (the angle formed between the normal line of the main surface 2a and the incident direction of the ion beam IB) is preferably 0 to 10 °. When the implantation angle is 0 °, the incident direction of the ion beam IB is parallel to the normal line of the main surface 2a. The temperature during ion implantation is preferably 50 to 200 ° C.

注入角度を0°とした場合、通常、チャネリングにより注入の分布が深さ方向に広がる。よって、ある特定の領域に高ドーズ領域を形成する場合には、基板を傾けることが多い。ただし、基板を傾けた場合、注入角度を0°とした場合よりも基板の受けるダメージは大きくなる傾向にある。保護膜4が多結晶又は非晶質であると、イオン注入の際にイオンビームIBが擬似的に色々な方向に散乱される。このため、注入角度を0°としても、主面2aを傾けた場合と同様の効果が得られ、大部分のエネルギーは保護膜4で吸収される。よって、イオン注入時にIII族窒化物半導体基板2が受けるダメージを低減できる。
(保護膜除去工程)
When the implantation angle is set to 0 °, the distribution of the implantation is normally expanded in the depth direction by channeling. Therefore, when a high dose region is formed in a specific region, the substrate is often tilted. However, when the substrate is tilted, damage to the substrate tends to be greater than when the implantation angle is 0 °. If the protective film 4 is polycrystalline or amorphous, the ion beam IB is scattered in various directions in a pseudo manner during ion implantation. For this reason, even if the implantation angle is set to 0 °, the same effect as that obtained when the main surface 2 a is inclined is obtained, and most of the energy is absorbed by the protective film 4. Therefore, the damage which the group III nitride semiconductor substrate 2 receives at the time of ion implantation can be reduced.
(Protective film removal process)

続いて、図1(c)に示されるように、必要に応じて保護膜4を除去してもよい。例えば、フッ酸等を用いて保護膜4をウェットエッチングすることができる。
(貼り合わせ工程)
Subsequently, as shown in FIG. 1C, the protective film 4 may be removed as necessary. For example, the protective film 4 can be wet etched using hydrofluoric acid or the like.
(Lamination process)

続いて、図1(d)に示されるように、III族窒化物半導体基板2の主面2aを支持基板6に貼り合わせる。支持基板6は、III族窒化物半導体基板2とは異なる材料、1000℃以上の高温に耐えうる材料、アンモニアや水素等のガスに耐えうる材料からなることが好ましい。支持基板6は、例えばSi基板、SiC基板、サファイア基板等である。   Subsequently, as shown in FIG. 1 (d), the main surface 2 a of the group III nitride semiconductor substrate 2 is bonded to the support substrate 6. Support substrate 6 is preferably made of a material different from group III nitride semiconductor substrate 2, a material that can withstand a high temperature of 1000 ° C. or higher, and a material that can withstand a gas such as ammonia or hydrogen. The support substrate 6 is, for example, a Si substrate, a SiC substrate, a sapphire substrate, or the like.

貼り合わせ工程では、例えば、貼り合わせ面を鏡面にして荷重を加えながら加熱することによって貼り合わせる方法、貼り合わせ面をプラズマに晒すことによって貼り合わせる方法、真空中でプラズマ、イオン、中性粒子等を用いて叩いて表面の反応性を増加させることによって貼り合わせる方法等を用いることができる。また、金属を貼り合わせ界面に介在させて、加熱することによって共晶結合させる方法、イオンが移動し易い材料を貼り合わせ界面に介在させて接合する方法を用いてもよい。
(剥離工程)
In the bonding process, for example, a method of bonding by heating while applying a load with the bonding surface as a mirror surface, a method of bonding by exposing the bonding surface to plasma, plasma, ions, neutral particles, etc. in vacuum It is possible to use a method of pasting together by increasing the reactivity of the surface by striking with the use of. Alternatively, a method in which a metal is interposed in the bonding interface and eutectic bonding is performed by heating, or a method in which a material that easily moves ions is interposed in the bonding interface may be used.
(Peeling process)

続いて、図1(e)に示されるように、エネルギーを加えることによって、脆弱領域fを境界としてIII族窒化物半導体基板2の一部2cを支持基板6から剥離する。これにより、III族窒化物半導体基板2の一部であるIII族窒化物半導体層2bが支持基板6上に形成される。エネルギーを加える方法としては、基板を熱処理する、基板に力を加える、基板に光を照射する等の方法が挙げられる。   Subsequently, as shown in FIG. 1 (e), by applying energy, a part 2 c of the group III nitride semiconductor substrate 2 is peeled from the support substrate 6 with the fragile region f as a boundary. As a result, a group III nitride semiconductor layer 2 b which is a part of the group III nitride semiconductor substrate 2 is formed on the support substrate 6. Examples of the method of applying energy include a method of heat-treating the substrate, applying a force to the substrate, and irradiating the substrate with light.

上述の工程を経ることによって、貼り合わせ基板10を製造することができる。本実施形態に係る貼り合わせ基板の製造方法によれば、III族窒化物半導体基板2の主面2aにイオン注入する間、保護膜4がIII族窒化物半導体基板2の主面2aを保護している。そのため、III族窒化物半導体基板2の主面2aがイオン注入によるダメージ(例えばループ転位といった転位、結晶歪等)を受けにくい。また、III族窒化物半導体基板2の主面2aにクレーター状の凹部が形成されることを抑制できるので、貼り合わせ時に貼り合わせ易くなる。さらに、III族窒化物半導体基板2の内部もイオン注入によるダメージを受けにくい。そのため、高品質のIII族窒化物半導体層2bが得られる。このような貼り合わせ基板10を用いてデバイスを作製すれば、デバイス特性を向上させることができる。   The bonded substrate 10 can be manufactured through the above steps. According to the method for manufacturing a bonded substrate according to the present embodiment, the protective film 4 protects the main surface 2a of the group III nitride semiconductor substrate 2 while the ions are implanted into the main surface 2a of the group III nitride semiconductor substrate 2. ing. Therefore, main surface 2a of group III nitride semiconductor substrate 2 is not easily damaged by ion implantation (for example, dislocation such as loop dislocation, crystal distortion, etc.). Moreover, since it can suppress that a crater-shaped recessed part is formed in the main surface 2a of the group III nitride semiconductor substrate 2, it becomes easy to bond at the time of bonding. Further, the inside of the group III nitride semiconductor substrate 2 is not easily damaged by ion implantation. Therefore, a high-quality group III nitride semiconductor layer 2b is obtained. If a device is manufactured using such a bonded substrate 10, device characteristics can be improved.

なお、保護膜除去工程を実施すると、III族窒化物半導体基板2の主面2aと支持基板6とを直接接合することができる。   When the protective film removing step is performed, the main surface 2a of the group III nitride semiconductor substrate 2 and the support substrate 6 can be directly bonded.

図2は、第2実施形態に係る貼り合わせ基板の製造方法を模式的に示す工程断面図である。以下、図1及び図2を参照しながら貼り合わせ基板10aの製造方法について説明する。   FIG. 2 is a process cross-sectional view schematically showing the method for manufacturing a bonded substrate according to the second embodiment. Hereinafter, a method for manufacturing the bonded substrate 10a will be described with reference to FIGS.

まず、第1実施形態と同様に、図1(a)に示される保護膜形成工程と図1(b)に示されるイオン注入工程とをこの順に実施する。
(平坦化工程)
First, similarly to the first embodiment, the protective film forming step shown in FIG. 1A and the ion implantation step shown in FIG. 1B are performed in this order.
(Planarization process)

続いて、図2(a)に示されるように、必要に応じて保護膜4の表面4aを平坦化してもよい。例えばコロイダルシリカ等の研磨材を用いて表面4aを研磨することにより、平坦化することができる。
(貼り合わせ工程)
Subsequently, as shown in FIG. 2A, the surface 4a of the protective film 4 may be planarized as necessary. For example, it can planarize by grind | polishing the surface 4a using abrasives, such as colloidal silica.
(Lamination process)

続いて、図2(b)に示されるように、保護膜4を介してIII族窒化物半導体基板2の主面2aを支持基板6に貼り合わせる。貼り合わせ方法としては、第1実施形態と同様の方法を用いることができる。
(剥離工程)
Subsequently, as shown in FIG. 2B, the main surface 2 a of the group III nitride semiconductor substrate 2 is bonded to the support substrate 6 through the protective film 4. As a bonding method, the same method as in the first embodiment can be used.
(Peeling process)

続いて、図2(c)に示されるように、エネルギーを加えることによって、脆弱領域fを境界としてIII族窒化物半導体基板2の一部2cを支持基板6から剥離する。これにより、III族窒化物半導体基板2の一部であるIII族窒化物半導体層2bが保護膜4上に形成される。剥離方法としては、第1実施形態と同様の方法を用いることができる。   Subsequently, as shown in FIG. 2C, by applying energy, a part 2c of the group III nitride semiconductor substrate 2 is separated from the support substrate 6 with the weak region f as a boundary. As a result, a group III nitride semiconductor layer 2 b which is a part of the group III nitride semiconductor substrate 2 is formed on the protective film 4. As a peeling method, the same method as in the first embodiment can be used.

上述の工程を経ることによって、貼り合わせ基板10aを製造することができる。本実施形態に係る貼り合わせ基板の製造方法では、第1実施形態に係る貼り合わせ基板の製造方法と同様の作用効果が得られる。   The bonded substrate 10a can be manufactured through the above steps. In the method for manufacturing a bonded substrate according to the present embodiment, the same effects as those of the method for manufacturing a bonded substrate according to the first embodiment can be obtained.

なお、平坦化工程を実施すると、たとえイオン注入により保護膜4の表面4aにおける表面粗さが大きくなっても、保護膜4の表面4aと支持基板6との接合強度を高くすることができる。   When the planarization step is performed, the bonding strength between the surface 4a of the protective film 4 and the support substrate 6 can be increased even if the surface roughness on the surface 4a of the protective film 4 is increased by ion implantation.

図3は、貼り合わせ基板10を用いて作製される半導体デバイスの一例を示す断面図である。図3に示される半導体光デバイス100は、例えばLED、LD等である。半導体光デバイス100は、貼り合わせ基板10のIII族窒化物半導体層2b上に設けられた第1導電型III族窒化物半導体層12と、第1導電型III族窒化物半導体層12の表面における第1領域上に順に設けられたIII族窒化物半導体層14、III族窒化物半導体層16、発光層18、第2導電型III族窒化物半導体層20、及び第2導電型III族窒化物半導体層22とを備える。第1導電型III族窒化物半導体層12の表面における第1領域に隣接する第2領域上には、電極24が設けられている。第2導電型III族窒化物半導体層22上には、電極26が設けられている。   FIG. 3 is a cross-sectional view illustrating an example of a semiconductor device manufactured using the bonded substrate 10. The semiconductor optical device 100 shown in FIG. 3 is, for example, an LED, an LD, or the like. The semiconductor optical device 100 includes a first conductivity type group III nitride semiconductor layer 12 provided on the group III nitride semiconductor layer 2b of the bonded substrate 10, and a surface of the first conductivity type group III nitride semiconductor layer 12. A group III nitride semiconductor layer 14, a group III nitride semiconductor layer 16, a light emitting layer 18, a second conductivity type group III nitride semiconductor layer 20, and a second conductivity type group III nitride provided in this order on the first region And a semiconductor layer 22. An electrode 24 is provided on a second region adjacent to the first region on the surface of the first conductivity type group III nitride semiconductor layer 12. An electrode 26 is provided on the second conductivity type group III nitride semiconductor layer 22.

例えば、第1導電型III族窒化物半導体層12はn型GaN層、III族窒化物半導体層14はGaN層、III族窒化物半導体層16はAlGaN層、発光層18は多重量子井戸構造を有し、第2導電型III族窒化物半導体層20はp型AlGaN層、第2導電型III族窒化物半導体層22はp型GaN層である。第1導電型III族窒化物半導体層12、III族窒化物半導体層14、III族窒化物半導体層16、発光層18、第2導電型III族窒化物半導体層20、第2導電型III族窒化物半導体層22は、例えばMBE法、MOCVD法等により形成される。   For example, the first conductivity type group III nitride semiconductor layer 12 is an n-type GaN layer, the group III nitride semiconductor layer 14 is a GaN layer, the group III nitride semiconductor layer 16 is an AlGaN layer, and the light emitting layer 18 has a multiple quantum well structure. The second conductivity type group III nitride semiconductor layer 20 is a p-type AlGaN layer, and the second conductivity type group III nitride semiconductor layer 22 is a p-type GaN layer. First conductivity type group III nitride semiconductor layer 12, group III nitride semiconductor layer 14, group III nitride semiconductor layer 16, light emitting layer 18, second conductivity type group III nitride semiconductor layer 20, second conductivity type group III The nitride semiconductor layer 22 is formed by, for example, the MBE method, the MOCVD method, or the like.

半導体光デバイス100は、高品質のIII族窒化物半導体層2bを有する貼り合わせ基板10を用いて作製されるので、良好なデバイス特性を有する。   Since the semiconductor optical device 100 is fabricated using the bonded substrate 10 having the high-quality group III nitride semiconductor layer 2b, it has good device characteristics.

図4は、貼り合わせ基板10を用いて作製される半導体デバイスの一例を示す断面図である。図4に示される半導体電子デバイス100aは、例えばショットキーバリアダイオード等である。半導体電子デバイス100aは、貼り合わせ基板10のIII族窒化物半導体層2b上に設けられたIII族窒化物半導体デバイス層30を備える。III族窒化物半導体デバイス層30上には電極32が設けられている。支持基板6の裏面上には電極34が設けられており、電極32及び34によって貼り合わせ基板10及びIII族窒化物半導体デバイス層30が挟まれるようになっている。例えば、III族窒化物半導体デバイス層30はGaNデバイス層である。   FIG. 4 is a cross-sectional view illustrating an example of a semiconductor device manufactured using the bonded substrate 10. A semiconductor electronic device 100a shown in FIG. 4 is, for example, a Schottky barrier diode. The semiconductor electronic device 100 a includes a group III nitride semiconductor device layer 30 provided on the group III nitride semiconductor layer 2 b of the bonded substrate 10. An electrode 32 is provided on the group III nitride semiconductor device layer 30. An electrode 34 is provided on the back surface of the support substrate 6, and the bonded substrate 10 and the group III nitride semiconductor device layer 30 are sandwiched between the electrodes 32 and 34. For example, the group III nitride semiconductor device layer 30 is a GaN device layer.

半導体電子デバイス100aは、高品質のIII族窒化物半導体層2bを有する貼り合わせ基板10を用いて作製されるので、良好なデバイス特性を有する。   Since the semiconductor electronic device 100a is fabricated using the bonded substrate 10 having the high-quality group III nitride semiconductor layer 2b, it has good device characteristics.

以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。例えば、貼り合わせ基板10aを用いて、例えば図3及び図4に示されるような半導体デバイスを作製してもよい。   As mentioned above, although preferred embodiment of this invention was described in detail, this invention is not limited to the said embodiment. For example, a semiconductor device as shown in FIGS. 3 and 4 may be manufactured using the bonded substrate 10a.

以下、実施例及び比較例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。
(実施例1)
EXAMPLES Hereinafter, although this invention is demonstrated more concretely based on an Example and a comparative example, this invention is not limited to a following example.
Example 1

酸素をドーピングした2インチGaNウェハ(厚み500μm)の両面を研磨することにより鏡面にした。GaNウェハは、六方晶のGaNからなり、GaNウェハの主面が(0001)面となっている。GaNウェハの比抵抗は1Ω・cm以下であり、キャリア濃度は1×1017cm−3以上である。 Both surfaces of a 2 inch GaN wafer (thickness 500 μm) doped with oxygen were polished to form mirror surfaces. The GaN wafer is made of hexagonal GaN, and the main surface of the GaN wafer is a (0001) plane. The specific resistance of the GaN wafer is 1 Ω · cm or less, and the carrier concentration is 1 × 10 17 cm −3 or more.

上記GaNウェハの一方の主面(N面)上に、厚さ100nmのSiO膜を形成した。その後、SiO膜を通してN面に水素イオンを注入した。加速電圧は90keV、ドーズ量は6×1017/cmとした。 A SiO 2 film having a thickness of 100 nm was formed on one main surface (N surface) of the GaN wafer. Thereafter, hydrogen ions were implanted into the N surface through the SiO 2 film. The acceleration voltage was 90 keV, and the dose was 6 × 10 17 / cm 2 .

その後、GaNウェハを4分割し、そのうちの1つのGaN基板の断面TEM観察を行った。結果を図5(a)に示す。図5(a)に示されるように、水素イオン注入によるダメージの厚さd1は10nmであった。ダメージの厚さd1は15nm以下であることが好ましい。なお、図5(a)のSiO膜上に見える膜は、TEM試料作製時に形成されたものであるので、イオン注入時には形成されていない。
(比較例1)
Thereafter, the GaN wafer was divided into four, and a cross-sectional TEM observation of one of the GaN substrates was performed. The results are shown in FIG. As shown in FIG. 5A, the thickness d1 of damage caused by hydrogen ion implantation was 10 nm. The damage thickness d1 is preferably 15 nm or less. Note that the film visible on the SiO 2 film in FIG. 5A is formed at the time of ion implantation because it is formed at the time of TEM sample preparation.
(Comparative Example 1)

SiO膜を形成しなかったこと以外は実施例1と同様にして実験を行った。なお、実施例1のGaNウェハ及び比較例1のGaNウェハには同時にイオン注入を行った。断面TEM観察の結果を図5(b)に示す。図5(b)に示されるように、水素イオン注入によるダメージの厚さd2は60nmであった。なお、図5(b)のダメージ領域上に見える膜は、TEM試料作製時に形成されたものであるので、イオン注入時には形成されていない。 The experiment was performed in the same manner as in Example 1 except that the SiO 2 film was not formed. It should be noted that ion implantation was simultaneously performed on the GaN wafer of Example 1 and the GaN wafer of Comparative Example 1. The result of cross-sectional TEM observation is shown in FIG. As shown in FIG. 5B, the thickness d2 of damage caused by hydrogen ion implantation was 60 nm. Note that the film visible on the damaged region in FIG. 5B is formed at the time of ion implantation because it is formed at the time of manufacturing the TEM sample.

実施例1と比較例1を比較すると、SiO膜を形成することによって、水素イオン注入によるダメージの厚さが低減することが分かった。
(実施例2)
When Example 1 was compared with Comparative Example 1, it was found that the thickness of damage caused by hydrogen ion implantation was reduced by forming the SiO 2 film.
(Example 2)

SiO膜に代えて、厚さ100nmの多結晶Al膜をRFマグネトロンスパッタリングにより形成し、水素イオンが注入されたGaNウェハを4分割ではなく2分割したこと以外は実施例1と同様にして実験を行った。断面TEM観察の結果、水素イオン注入によるダメージの厚さは15nmと良好であった。なお、GaNウェハの主面上に形成された多結晶Al膜の表面粗さRaは2.4nmであった。
(実施例3)
Instead of the SiO 2 film, a polycrystalline Al 2 O 3 film having a thickness of 100 nm is formed by RF magnetron sputtering, and the GaN wafer into which hydrogen ions are implanted is divided into two instead of four. The experiment was conducted. As a result of cross-sectional TEM observation, the thickness of damage caused by hydrogen ion implantation was as good as 15 nm. The surface roughness Ra of the polycrystalline Al 2 O 3 film formed on the main surface of the GaN wafer was 2.4 nm.
(Example 3)

実施例1のGaNウェハを4分割して得られたGaN基板をサファイア基板と接合した。具体的には、まず、サファイア基板上に厚さ100nmのSiO膜を形成し、そのSiO膜の表面を、Arガス中の放電により生成されたプラズマに晒すことによって、支持基板を得た。一方、ドライエッチング装置内において、Arガス中の放電により生成されたプラズマにGaN基板のSiO膜の表面を晒した。そして、支持基板のSiO膜とGaN基板のSiO膜とを大気中で貼り合わせた。なお、プラズマを生成する際のRFパワーを100W、Arガス流量を50sccm、チャンバ内圧力を6.7Paとした。 A GaN substrate obtained by dividing the GaN wafer of Example 1 into four was bonded to a sapphire substrate. Specifically, first, a support substrate was obtained by forming a SiO 2 film having a thickness of 100 nm on a sapphire substrate and exposing the surface of the SiO 2 film to plasma generated by discharge in Ar gas. . On the other hand, in the dry etching apparatus, the surface of the SiO 2 film of the GaN substrate was exposed to plasma generated by discharge in Ar gas. Then, a SiO 2 film of the SiO 2 film and the GaN substrate of the supporting substrate were bonded with each other in the atmosphere. Note that the RF power for generating plasma was 100 W, the Ar gas flow rate was 50 sccm, and the pressure in the chamber was 6.7 Pa.

続いて、支持基板とGaN基板との接合強度を高めると共に、イオン注入によりGaN基板内部に形成された脆弱領域を境界としてGaN基板の一部を剥離するために、窒素中、300℃で2時間加熱を行った。このようにして、支持基板上にGaN層が形成された貼り合わせ基板を得た。   Subsequently, in order to increase the bonding strength between the support substrate and the GaN substrate and to exfoliate a part of the GaN substrate with a weak region formed inside the GaN substrate by ion implantation as a boundary, at 300 ° C. in nitrogen for 2 hours. Heating was performed. Thus, a bonded substrate having a GaN layer formed on the support substrate was obtained.

次に、MOCVD法を用いて、露出したGaN層上にn型GaN層、発光層(In0.2Ga0.8N層及びAl0.2Ga0.8N層)、p型GaN層をこの順に成長させ、電極を形成することによって、LEDを作製した。
(比較例2)
Next, using the MOCVD method, an n-type GaN layer, a light emitting layer (In 0.2 Ga 0.8 N layer and Al 0.2 Ga 0.8 N layer), and a p-type GaN layer are formed on the exposed GaN layer. Were grown in this order to form an electrode, thereby producing an LED.
(Comparative Example 2)

実施例1のGaNウェハを4分割して得られたGaN基板に代えて、比較例1のGaNウェハを4分割して得られたGaN基板を用いたこと以外は実施例3と同様にして実験を行った。すなわち、SiO膜を形成せずに水素イオン注入を行って得られたGaN基板を用いてLEDを作製した。 An experiment was conducted in the same manner as in Example 3 except that a GaN substrate obtained by dividing the GaN wafer of Comparative Example 1 into four parts was used instead of the GaN substrate obtained by dividing the GaN wafer of Example 1 into four parts. Went. That is, an LED was manufactured using a GaN substrate obtained by performing hydrogen ion implantation without forming a SiO 2 film.

実施例3で得られたLEDの発光スペクトルのピーク波長450nmにおける発光強度は、比較例2で得られたLEDの発光スペクトルのピーク波長450nmにおける発光強度に比べて1.31倍と増加していることが分かった。よって、SiO膜を形成して水素イオン注入を行う方が好ましいことが示された。
(実施例4)
The emission intensity at the peak wavelength of 450 nm of the emission spectrum of the LED obtained in Example 3 is 1.31 times higher than the emission intensity at the peak wavelength of 450 nm of the emission spectrum of the LED obtained in Comparative Example 2. I understood that. Accordingly, it was shown that it is preferable to form a SiO 2 film and perform hydrogen ion implantation.
Example 4

実施例1のGaNウェハを4分割して得られたGaN基板のSiO膜を除去し、GaN基板をSi基板と接合した。具体的には、まず、Si基板の自然酸化膜をフッ酸で除去し、水素終端した表面を、Arガス中の放電により生成されたプラズマに晒すことによって、支持基板を得た。一方、ドライエッチング装置内において、Arガス中の放電により生成されたプラズマにGaN基板のN面を晒した。そして、支持基板の水素終端された面とGaN基板のN面とを大気中で貼り合わせた。なお、プラズマを生成する際のRFパワーを100W、Arガス流量を50sccm、チャンバ内圧力を6.7Paとした。 The SiO 2 film of the GaN substrate obtained by dividing the GaN wafer of Example 1 into four parts was removed, and the GaN substrate was bonded to the Si substrate. Specifically, the support substrate was obtained by first removing the natural oxide film of the Si substrate with hydrofluoric acid and exposing the hydrogen-terminated surface to plasma generated by discharge in Ar gas. On the other hand, the N surface of the GaN substrate was exposed to plasma generated by discharge in Ar gas in a dry etching apparatus. Then, the hydrogen-terminated surface of the support substrate and the N surface of the GaN substrate were bonded together in the atmosphere. Note that the RF power for generating plasma was 100 W, the Ar gas flow rate was 50 sccm, and the pressure in the chamber was 6.7 Pa.

続いて、支持基板とGaN基板との接合強度を高めると共に、イオン注入によりGaN基板内部に形成された脆弱領域を境界としてGaN基板の一部を剥離するために、窒素中、300℃で2時間加熱を行った。このようにして、支持基板上にGaN層が形成された貼り合わせ基板を得た。   Subsequently, in order to increase the bonding strength between the support substrate and the GaN substrate and to exfoliate a part of the GaN substrate with a weak region formed inside the GaN substrate by ion implantation as a boundary, at 300 ° C. in nitrogen for 2 hours. Heating was performed. Thus, a bonded substrate having a GaN layer formed on the support substrate was obtained.

次に、MOCVD法を用いて、露出したGaN層上に厚さ5μmのn型GaN層を成長させた。n型GaN層のキャリア濃度は7×1015cm−3であった。 Next, an n-type GaN layer having a thickness of 5 μm was grown on the exposed GaN layer by MOCVD. The carrier concentration of the n-type GaN layer was 7 × 10 15 cm −3 .

次に、n型GaN層の表面を、塩酸水溶液(塩酸:純水=1:1)により室温で1分間表面処理を行った。その後、n型GaN層の表面上に、金膜を抵抗加熱蒸着法により形成することによって、ショットキー電極を形成した。ショットキー電極の表面形状は、直径200μmの円形であった。このようにして、ショットキーバリアダイオードを作製した。   Next, the surface of the n-type GaN layer was surface-treated with an aqueous hydrochloric acid solution (hydrochloric acid: pure water = 1: 1) at room temperature for 1 minute. Thereafter, a Schottky electrode was formed by forming a gold film on the surface of the n-type GaN layer by resistance heating vapor deposition. The surface shape of the Schottky electrode was a circle having a diameter of 200 μm. In this way, a Schottky barrier diode was produced.

このショットキーバリアダイオードの耐圧は600V、電流密度は500A/cm、電流は0.15A、オン抵抗は3.3mΩsq、順方向電圧は1.5Vであった。
(比較例3)
This Schottky barrier diode had a withstand voltage of 600 V, a current density of 500 A / cm 2 , a current of 0.15 A, an on-resistance of 3.3 mΩsq, and a forward voltage of 1.5 V.
(Comparative Example 3)

実施例1のGaNウェハを4分割して得られたGaN基板に代えて、比較例1のGaNウェハを4分割して得られたGaN基板を用いたこと以外は実施例4と同様にして実験を行った。すなわち、SiO膜を形成せずに水素イオン注入を行って得られたGaN基板を用いてショットキーバリアダイオードを作製した。 An experiment was conducted in the same manner as in Example 4 except that a GaN substrate obtained by dividing the GaN wafer of Comparative Example 1 into four parts was used instead of the GaN substrate obtained by dividing the GaN wafer of Example 1 into four parts. Went. That is, a Schottky barrier diode was manufactured using a GaN substrate obtained by performing hydrogen ion implantation without forming an SiO 2 film.

比較例3で得られたショットキーバリアダイオードのオン抵抗は、実施例4で得られたショットキーバリアダイオードのオン抵抗に比べてはるかに低く、良好なデバイス特性が得られなかった。よって、SiO膜を形成して水素イオン注入を行う方が好ましいことが示された。
(実施例5)
The on-resistance of the Schottky barrier diode obtained in Comparative Example 3 was much lower than the on-resistance of the Schottky barrier diode obtained in Example 4, and good device characteristics could not be obtained. Accordingly, it was shown that it is preferable to form a SiO 2 film and perform hydrogen ion implantation.
(Example 5)

実施例2のGaNウェハを2分割して得られたGaN基板の多結晶Al膜の表面をコロイダルシリカにより研磨した。これにより、多結晶Al膜の表面粗さRaを0.8nmとした。 The surface of the polycrystalline Al 2 O 3 film of the GaN substrate obtained by dividing the GaN wafer of Example 2 into two was polished with colloidal silica. Thereby, the surface roughness Ra of the polycrystalline Al 2 O 3 film was set to 0.8 nm.

続いて、GaN基板とSi基板とを接合した。具体的には、まず、Si基板上に厚さ100nmの熱酸化膜を形成し、その熱酸化膜の表面を、Arガス中の放電により生成されたプラズマに晒すことによって、支持基板を得た。一方、ドライエッチング装置内において、Arガス中の放電により生成されたプラズマにGaN基板の多結晶Al膜の表面を晒した。そして、支持基板の熱酸化膜とGaN基板の多結晶Al膜とを大気中で貼り合わせた。なお、プラズマを生成する際のRFパワーを100W、Arガス流量を50sccm、チャンバ内圧力を6.7Paとした。 Subsequently, the GaN substrate and the Si substrate were joined. Specifically, first, a thermal oxide film having a thickness of 100 nm was formed on a Si substrate, and the surface of the thermal oxide film was exposed to plasma generated by discharge in Ar gas to obtain a support substrate. . On the other hand, the surface of the polycrystalline Al 2 O 3 film on the GaN substrate was exposed to plasma generated by discharge in Ar gas in a dry etching apparatus. Then, the thermal oxide film of the support substrate and the polycrystalline Al 2 O 3 film of the GaN substrate were bonded together in the atmosphere. Note that the RF power for generating plasma was 100 W, the Ar gas flow rate was 50 sccm, and the pressure in the chamber was 6.7 Pa.

続いて、支持基板とGaN基板との接合強度を高めると共に、イオン注入によりGaN基板内部に形成された脆弱領域を境界としてGaN基板の一部を剥離するために、窒素中、300℃で2時間加熱を行った。このようにして、支持基板上にGaN層が形成された貼り合わせ基板を得た。   Subsequently, in order to increase the bonding strength between the support substrate and the GaN substrate and to exfoliate a part of the GaN substrate with a weak region formed inside the GaN substrate by ion implantation as a boundary, at 300 ° C. in nitrogen for 2 hours. Heating was performed. Thus, a bonded substrate having a GaN layer formed on the support substrate was obtained.

支持基板とGaN基板との界面を観察したところ、実施例5で得られた支持基板とGaN基板との接合強度は、実施例2で得られた支持基板とGaN基板との接合強度に比べて高いことが判明した。   When the interface between the support substrate and the GaN substrate was observed, the bonding strength between the support substrate and the GaN substrate obtained in Example 5 was higher than the bonding strength between the support substrate and the GaN substrate obtained in Example 2. It turned out to be expensive.

2…III族窒化物半導体基板、2a…III族窒化物半導体基板の主面、2c…III族窒化物半導体基板の一部、4…保護膜、4a…保護膜の表面、6…支持基板、10,10a…貼り合わせ基板、f…脆弱領域。   2 ... Group III nitride semiconductor substrate, 2a ... Main surface of group III nitride semiconductor substrate, 2c ... Part of group III nitride semiconductor substrate, 4 ... Protective film, 4a ... Surface of protective film, 6 ... Support substrate, 10, 10a: Bonded substrate, f: Fragile region.

Claims (4)

III族窒化物半導体基板の主面上に保護膜を形成する工程と、
前記保護膜を通して前記III族窒化物半導体基板の主面にイオン注入することにより、前記III族窒化物半導体基板内に脆弱領域を形成する工程と、
前記III族窒化物半導体基板の主面を支持基板に貼り合わせる工程と、
前記脆弱領域を境界として前記III族窒化物半導体基板の一部を前記支持基板から剥離する工程と、
を含む、貼り合わせ基板の製造方法。
Forming a protective film on the main surface of the group III nitride semiconductor substrate;
Forming a fragile region in the group III nitride semiconductor substrate by ion-implanting into the main surface of the group III nitride semiconductor substrate through the protective film;
Bonding the main surface of the group III nitride semiconductor substrate to a support substrate;
Peeling a part of the group III nitride semiconductor substrate from the support substrate with the fragile region as a boundary;
A method for manufacturing a bonded substrate board, comprising:
前記保護膜は、酸化膜、窒化膜及び金属膜のうち少なくとも一つを含む、請求項1に記載の貼り合わせ基板の製造方法。   The method for manufacturing a bonded substrate according to claim 1, wherein the protective film includes at least one of an oxide film, a nitride film, and a metal film. 前記脆弱領域を形成する工程と前記III族窒化物半導体基板の主面を前記支持基板に貼り合わせる工程との間に、前記保護膜の表面を平坦化する工程を更に含み、
前記保護膜を介して前記III族窒化物半導体基板の主面を前記支持基板に貼り合わせる、請求項1又は2に記載の貼り合わせ基板の製造方法。
A step of planarizing the surface of the protective film between the step of forming the fragile region and the step of bonding the main surface of the group III nitride semiconductor substrate to the support substrate;
3. The method for manufacturing a bonded substrate according to claim 1, wherein a main surface of the group III nitride semiconductor substrate is bonded to the support substrate via the protective film.
前記脆弱領域を形成する工程と前記III族窒化物半導体基板の主面を前記支持基板に貼り合わせる工程との間に、前記保護膜を除去する工程を更に含む、請求項1又は2に記載の貼り合わせ基板の製造方法。   The method according to claim 1, further comprising a step of removing the protective film between the step of forming the fragile region and the step of bonding the main surface of the group III nitride semiconductor substrate to the support substrate. Manufacturing method of bonded substrate.
JP2009210743A 2009-09-11 2009-09-11 Method for manufacturing laminated substrate Pending JP2011061084A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009210743A JP2011061084A (en) 2009-09-11 2009-09-11 Method for manufacturing laminated substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009210743A JP2011061084A (en) 2009-09-11 2009-09-11 Method for manufacturing laminated substrate

Publications (1)

Publication Number Publication Date
JP2011061084A true JP2011061084A (en) 2011-03-24

Family

ID=43948350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009210743A Pending JP2011061084A (en) 2009-09-11 2009-09-11 Method for manufacturing laminated substrate

Country Status (1)

Country Link
JP (1) JP2011061084A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014131001A (en) * 2012-10-12 2014-07-10 Sumitomo Electric Ind Ltd Group-iii nitride composite substrate and method of manufacturing the same, laminated group-iii nitride composite substrate, and group-iii nitride semiconductor device and method of manufacturing the same
WO2015199180A1 (en) * 2014-06-25 2015-12-30 住友電気工業株式会社 Process for producing diamond substrate, diamond substrate, and diamond composite substrate
JP2016149444A (en) * 2015-02-12 2016-08-18 住友電気工業株式会社 Gallium nitride composite substrate and manufacturing method of the same
US9917004B2 (en) 2012-10-12 2018-03-13 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
US9923063B2 (en) 2013-02-18 2018-03-20 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
US10186451B2 (en) 2013-02-08 2019-01-22 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11094537B2 (en) 2012-10-12 2021-08-17 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
US10600676B2 (en) 2012-10-12 2020-03-24 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
JP2014131001A (en) * 2012-10-12 2014-07-10 Sumitomo Electric Ind Ltd Group-iii nitride composite substrate and method of manufacturing the same, laminated group-iii nitride composite substrate, and group-iii nitride semiconductor device and method of manufacturing the same
US9917004B2 (en) 2012-10-12 2018-03-13 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
US10186451B2 (en) 2013-02-08 2019-01-22 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
US9923063B2 (en) 2013-02-18 2018-03-20 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JPWO2015199180A1 (en) * 2014-06-25 2017-04-20 住友電気工業株式会社 Diamond substrate manufacturing method, diamond substrate, and diamond composite substrate
US10487395B2 (en) 2014-06-25 2019-11-26 Sumitomo Electric Industries, Ltd. Method of manufacturing diamond substrate, diamond substrate, and diamond composite substrate
US10822693B2 (en) 2014-06-25 2020-11-03 Sumitomo Electric Industries, Ltd. Method of manufacturing diamond substrate, diamond substrate, and diamond composite substrate
WO2015199180A1 (en) * 2014-06-25 2015-12-30 住友電気工業株式会社 Process for producing diamond substrate, diamond substrate, and diamond composite substrate
US11359275B2 (en) 2014-06-25 2022-06-14 Sumitomo Electric Industries, Ltd. Method of manufacturing diamond substrate, diamond substrate, and diamond composite substrate
US11692264B2 (en) 2014-06-25 2023-07-04 Sumitomo Electric Industries, Ltd. Method of manufacturing diamond substrate, diamond substrate, and diamond composite substrate
JP2016149444A (en) * 2015-02-12 2016-08-18 住友電気工業株式会社 Gallium nitride composite substrate and manufacturing method of the same

Similar Documents

Publication Publication Date Title
US10164144B2 (en) Bond and release layer transfer process
US7732301B1 (en) Bonded intermediate substrate and method of making same
US8101498B2 (en) Bonded intermediate substrate and method of making same
JP4458116B2 (en) Group III nitride semiconductor layer bonded substrate for epitaxial layer growth and semiconductor device
US20110117726A1 (en) Bonded intermediate substrate and method of making same
US20190024259A1 (en) Techniques for forming optoelectronic devices
US10186630B2 (en) Seed wafer for GaN thickening using gas- or liquid-phase epitaxy
WO2012147436A9 (en) MANUFACTURING METHOD FOR GaN SEMICONDUCTOR DEVICE
JP2016119489A (en) Method for manufacturing composite substrate
JP2011061084A (en) Method for manufacturing laminated substrate
JP2015046486A (en) Manufacturing method of composite substrate with nitride semiconductor thin film
TW201413783A (en) Silicon carbide lamina
WO2016203677A1 (en) Method of manufacturing soi wafer
EP3485505A1 (en) Method of a donor substrate undergoing reclamation
JP2010226023A (en) Method of manufacturing substrate product having nitride based compound semiconductor layer on support substrate, and method of manufacturing semiconductor device
JP2009260391A (en) Group-iii nitride semiconductor layer-bonded substrate and method of manufacturing semiconductor device
US20180019169A1 (en) Backing substrate stabilizing donor substrate for implant or reclamation
JP5598321B2 (en) Manufacturing method of semiconductor device
US10796946B2 (en) Method of manufacture of a semiconductor on insulator structure
JP2010199316A (en) Method of manufacturing substrate, and substrate
US8658446B2 (en) Method for fabricating semiconductor substrate for optoelectronic components
WO2018011731A1 (en) Method of a donor substrate undergoing reclamation