JP2011060950A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
JP2011060950A
JP2011060950A JP2009208112A JP2009208112A JP2011060950A JP 2011060950 A JP2011060950 A JP 2011060950A JP 2009208112 A JP2009208112 A JP 2009208112A JP 2009208112 A JP2009208112 A JP 2009208112A JP 2011060950 A JP2011060950 A JP 2011060950A
Authority
JP
Japan
Prior art keywords
concentration impurity
impurity region
semiconductor device
drain electrode
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009208112A
Other languages
Japanese (ja)
Inventor
Toshiyuki Oishi
敏之 大石
Hiroshi Otsuka
浩志 大塚
Koji Yamanaka
宏治 山中
Akira Inoue
晃 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009208112A priority Critical patent/JP2011060950A/en
Publication of JP2011060950A publication Critical patent/JP2011060950A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device capable of reducing a parasitic capacity between a source and a drain for an HEMT (a high electron mobility transistor) using GaN capable of achieving an amplifier enabling a high-frequency operation and a broad band and a method for manufacturing the semiconductor device. <P>SOLUTION: The HEMT includes a GaN buffer layer 2 in which electrons travel, an AlGaN barrier layer 3 being formed on the buffer layer and forming a two-dimensional electron gas, a gate electrode 8 on the barrier layer, a source electrode 6, and a drain electrode 7. The HEMT includes high-concentration impurity regions 4 formed to the lower parts of the source electrode 6 and the drain electrode 7 and low-concentration impurity regions 5 being formed to the lower part of the high-concentration impurity regions 4 and having an impurity concentration lower than the high-concentration impurity regions 4. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

この発明は、ＧａＮに代表される窒化物半導体を使用した高電子移動度トランジスタ（ＨＥＭＴ；High Electron Mobility Transistor）を含む半導体装置に係り、特にソース・ドレイン間容量の低減等の高性能化が図れる構造を有した半導体装置及びその製造方法に関するものである。   The present invention relates to a semiconductor device including a high electron mobility transistor (HEMT) using a nitride semiconductor typified by GaN, and in particular, high performance such as reduction of a source-drain capacitance can be achieved. The present invention relates to a semiconductor device having a structure and a manufacturing method thereof.

ＧａＮに代表される窒化物半導体を利用したＨＥＭＴ(GaN HEMT)のソース電極及びドレイン電極にはドレイン電流を効率良く流すために抵抗の低いオーミック電極が望まれる。
非特許文献１に記載されたＨＥＭＴでは、ＳｉＣ基板上に結晶成長されたＧａＮ層及びＡｌＧａＮ層があり、ソース電極、ドレイン電極、ゲート電極は、ＡｌＧａＮ層上に形成される。ＡｌＧａＮは禁制帯幅が非常に広く、絶縁体に近いため、抵抗の低いオーミック特性を得るためには、電極の下に高濃度な不純物領域を形成する必要がある。非特許文献１では、注入ドーピング（Ｓｉのイオン注入と高温熱処理）によりソース電極とドレイン電極の下にのみ、高濃度な不純物領域を形成している。 An ohmic electrode having a low resistance is desired for a source electrode and a drain electrode of HEMT (GaN HEMT) using a nitride semiconductor typified by GaN in order to allow a drain current to flow efficiently.
In the HEMT described in Non-Patent Document 1, there are a GaN layer and an AlGaN layer grown on a SiC substrate, and a source electrode, a drain electrode, and a gate electrode are formed on the AlGaN layer. Since AlGaN has a very wide forbidden band and is close to an insulator, it is necessary to form a high-concentration impurity region under the electrode in order to obtain ohmic characteristics with low resistance. In Non-Patent Document 1, a high concentration impurity region is formed only under a source electrode and a drain electrode by implantation doping (Si ion implantation and high-temperature heat treatment).

physica status solidi (c)のVol.3、p.2364(2006年)に掲載された「Ion implantation doping for AlGaN/GaN HEMTs」`` Ion implantation doping for AlGaN / GaN HEMTs '' published in physica status solidi (c) Vol.3, p.2364 (2006)

ＧａＮのような窒化物半導体は、分極が大きい半導体として知られている。このＧａＮを使用したＨＥＭＴでは、絶縁破壊電界が高く、分極の効果で高濃度な２次元電子ガスが形成される。これらの特長を活かしたＧａＮ ＨＥＭＴは、高電流、高電圧で動作が可能であり、高出力なマイクロ波増幅器として利用されている。   A nitride semiconductor such as GaN is known as a semiconductor having a large polarization. The HEMT using GaN has a high dielectric breakdown electric field, and a two-dimensional electron gas with a high concentration is formed by the polarization effect. GaN HEMTs that take advantage of these features are capable of operating at high currents and voltages, and are used as high-power microwave amplifiers.

しかしながら、従来のＧａＮ ＨＥＭＴは、その特性を考えると、材料の特長を十分に活かしきれておらず、寄生容量となるソース・ドレイン間容量（Ｃｄｓ）を低減する必要がある。この容量成分は、ＧａＮ ＨＥＭＴをマイクロ波増幅器に利用した場合、周波数増加によってインピーダンスを増加させて、当該増幅器の高周波動作を阻害する。また、容量Ｃｄｓは、ＧａＮ ＨＥＭＴの帯域を制限する要因となるため、増幅器の広帯域化も制限される。   However, considering the characteristics of the conventional GaN HEMT, the features of the material are not fully utilized, and it is necessary to reduce the source-drain capacitance (Cds), which is a parasitic capacitance. When the GaN HEMT is used for a microwave amplifier, this capacitance component increases the impedance by increasing the frequency and hinders the high-frequency operation of the amplifier. In addition, since the capacitance Cds is a factor that limits the band of the GaN HEMT, the bandwidth of the amplifier is also limited.

この発明は、上記のような課題を解決するためになされたもので、装置内の寄生容量を低減できる半導体装置及びその製造方法を得ることを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a semiconductor device capable of reducing the parasitic capacitance in the device and a manufacturing method thereof.

この発明に係る半導体装置は、電子が走行するＧａＮバッファ層と、ＧａＮバッファ層の上部に設けられ、当該ＧａＮバッファ層に２次元電子ガスを形成するＡｌＧａＮバリア層と、ＡｌＧａＮバリア層の上部に形成されたゲート電極と、ゲート電極を挟んで対向して形成されたソース電極及びドレイン電極と、ソース電極及びドレイン電極の下部に形成された高濃度不純物領域と、高濃度不純物領域の下部に形成され、当該高濃度不純物領域より不純物濃度が低い低濃度不純物領域とを備えるものである。   The semiconductor device according to the present invention is formed on a GaN buffer layer on which electrons travel, an AlGaN barrier layer that is provided on the GaN buffer layer and forms a two-dimensional electron gas on the GaN buffer layer, and an AlGaN barrier layer. Formed on the gate electrode, a source electrode and a drain electrode formed to face each other with the gate electrode interposed therebetween, a high concentration impurity region formed under the source electrode and the drain electrode, and a lower portion of the high concentration impurity region. And a low concentration impurity region having an impurity concentration lower than that of the high concentration impurity region.

この発明によれば、ソース電極とドレイン電極の下部に形成した高濃度不純物領域と、高濃度不純物領域の下部に形成され、当該高濃度不純物領域より不純物濃度が低い低濃度不純物領域とを備えたので、ソース・ドレイン間容量Ｃｄｓを低減できるため、装置内の寄生容量が低減する。従って、この発明の半導体装置により高周波動作や広帯域化が可能な増幅器を実現することができる。   According to the present invention, a high concentration impurity region formed under the source electrode and the drain electrode, and a low concentration impurity region formed under the high concentration impurity region and having an impurity concentration lower than the high concentration impurity region are provided. Therefore, since the source-drain capacitance Cds can be reduced, the parasitic capacitance in the device is reduced. Therefore, an amplifier capable of high-frequency operation and wide band can be realized by the semiconductor device of the present invention.

この発明の実施の形態１による半導体装置の構造を示す図である。1 is a diagram showing a structure of a semiconductor device according to a first embodiment of the present invention. 加速エネルギーとソース・ドレイン間容量の関係を示す図である。It is a figure which shows the relationship between acceleration energy and the capacity | capacitance between source-drains. ドーズ量とソース・ドレイン間容量の関係を示す図である。It is a figure which shows the relationship between a dose amount and the capacity | capacitance between source-drains. 実施の形態１による半導体装置の不純物領域の深さプロファイルを示す図である。6 is a diagram showing a depth profile of an impurity region of the semiconductor device according to the first embodiment. FIG. 実施の形態１による半導体装置の製造方法を示す図である。5 is a diagram showing a method for manufacturing the semiconductor device according to the first embodiment. FIG. 実施の形態１による半導体装置の他の構造を示す断面図である。FIG. 6 is a cross-sectional view showing another structure of the semiconductor device according to the first embodiment. この発明の実施の形態２による半導体装置の構造を示す図である。It is a figure which shows the structure of the semiconductor device by Embodiment 2 of this invention. 実施の形態２による半導体装置の製造方法を示す図である。FIG. 6 is a diagram showing a method for manufacturing a semiconductor device according to a second embodiment. この発明の実施の形態３による半導体装置の構造を示す図である。It is a figure which shows the structure of the semiconductor device by Embodiment 3 of this invention. 実施の形態３による半導体装置の他の構造を示す図である。It is a figure which shows the other structure of the semiconductor device by Embodiment 3. FIG.

実施の形態１．
図１は、この発明の実施の形態１による半導体装置の構成を示す図であり、この発明をＧａＮ ＨＥＭＴに適用した場合の断面構造を示している。図１に示すＧａＮ ＨＥＭＴでは、ＳｉＣ基板１上にＧａＮバッファ層２が積層されており、ＧａＮバッファ層２上にＡｌＧａＮバリア層３が積層されている。ＡｌＧａＮバリア層３上には、ソース電極６、ドレイン電極７、ゲート電極８が形成され、ソース電極６及びドレイン電極７の直下にはｎ型の高濃度不純物領域４が形成され、その直下にｎ型の低濃度不純物領域５が形成される。また、ＳｉＣ基板１とＧａＮバッファ層２の間には、分極とトラップが存在する領域９が介在する。なお、実際のＨＥＭＴには、素子分離領域、配線、保護膜等が形成されるが、この発明に特有な構成ではないため、図１において記載を省略している。 Embodiment 1 FIG.
FIG. 1 is a diagram showing a configuration of a semiconductor device according to Embodiment 1 of the present invention, and shows a cross-sectional structure when the present invention is applied to a GaN HEMT. In the GaN HEMT shown in FIG. 1, a GaN buffer layer 2 is stacked on a SiC substrate 1, and an AlGaN barrier layer 3 is stacked on the GaN buffer layer 2. A source electrode 6, a drain electrode 7, and a gate electrode 8 are formed on the AlGaN barrier layer 3, and an n-type high concentration impurity region 4 is formed immediately below the source electrode 6 and the drain electrode 7. A low concentration impurity region 5 of the type is formed. Further, between the SiC substrate 1 and the GaN buffer layer 2 is a region 9 where polarization and traps exist. In the actual HEMT, an element isolation region, a wiring, a protective film, and the like are formed. However, since the configuration is not unique to the present invention, the description is omitted in FIG.

この発明のＧａＮ ＨＥＭＴは、図１に示したように、ドレイン電極７の下に形成したｎ型の不純物濃度プロファイルに特徴がある。このＧａＮ ＨＥＭＴは、単体の増幅器としても利用できるが、ＭＭＩＣ（Microwave Monolithic Integrated Circuit）を構成するトランジスタとしても利用可能である。
また、ＳｉＣ基板１とＧａＮバッファ層２の間に結晶性を改善するために、ＡｌＮ層やＡｌＧａＮ層等を挿入する場合もあるが、図１では記載を省略している。
さらに、ＧａＮ ＨＥＭＴは、ＡｌＧａＮの代わりにＩｎＡｌＮやＡｌＮ／ＡｌＧａＮを利用して、ＡｌＧａＮ層の上部にＧａＮ層を設け、ＧａＮバッファ層の代わりにＡｌＧａＮ／ＧａＮ層を設けた構造があり、様々なバリエーションの構造が提案されている。これらの構造においても、ドレイン電極下にｎ型の不純物濃度プロファイルを形成することにより、本発明と同様の効果を得ることができる。 The GaN HEMT according to the present invention is characterized by an n-type impurity concentration profile formed under the drain electrode 7 as shown in FIG. This GaN HEMT can be used as a single amplifier, but can also be used as a transistor constituting an MMIC (Microwave Monolithic Integrated Circuit).
Further, in order to improve crystallinity between the SiC substrate 1 and the GaN buffer layer 2, an AlN layer, an AlGaN layer, or the like may be inserted, but the description is omitted in FIG.
Furthermore, the GaN HEMT has a structure in which InAlN or AlN / AlGaN is used instead of AlGaN, a GaN layer is provided on top of the AlGaN layer, and an AlGaN / GaN layer is provided instead of the GaN buffer layer. The structure is proposed. Also in these structures, the same effect as that of the present invention can be obtained by forming an n-type impurity concentration profile under the drain electrode.

装置内の寄生容量となるソース・ドレイン間容量Ｃｄｓの要因となる電荷には、ＳｉＣ基板１とＧａＮバッファ層２の界面領域９における分極とトラップがある。
一般にＧａＮはＧａ面を上に結晶成長するため、分極はプラスの電荷として界面に存在する。また、ＧａＮ中にはアクセプタ型のトラップが存在することが知られている。
特に、界面付近では格子定数の異なる材料が接するため、欠陥が多く、トラップも多く存在すると考えられる。 Charges that cause the source-drain capacitance Cds, which is a parasitic capacitance in the device, include polarization and traps in the interface region 9 between the SiC substrate 1 and the GaN buffer layer 2.
In general, GaN crystal grows on the Ga surface, so that polarization exists at the interface as a positive charge. In addition, it is known that acceptor-type traps exist in GaN.
In particular, it is considered that there are many defects and many traps because materials having different lattice constants are in contact near the interface.

上述の分極やトラップをＳｉＣ基板１とＧａＮバッファ層２の界面に配置してデバイスシミュレーションを行った結果、実際に近い大きな容量Ｃｄｓを再現できた。さらに計算結果から、ドレイン電極下に電界が集中し、ここに寄生容量が発生していた。
そこで、当該寄生容量を低減する構造を検討したところ、ドレイン電極下にｎ型の不純物領域を形成し、この領域下にさらに低濃度なｎ型の不純物領域を配置することにより、ソース・ドレイン間容量Ｃｄｓを著しく低減することができた。 As a result of device simulation by arranging the above-mentioned polarization and trap at the interface between the SiC substrate 1 and the GaN buffer layer 2, a large capacitance Cds close to the actual value could be reproduced. Furthermore, from the calculation results, the electric field was concentrated under the drain electrode, and parasitic capacitance was generated here.
Therefore, when a structure for reducing the parasitic capacitance was examined, an n-type impurity region was formed under the drain electrode, and an n-type impurity region having a lower concentration was disposed under the region, thereby forming a gap between the source and the drain. The capacity Cds could be significantly reduced.

次に動作について説明する。
上述したように、容量Ｃｄｓの発生には、ＳｉＣ基板１とＧａＮバッファ層２との界面付近に存在する分極とトラップが関与していると考えられる。つまり、分極とトラップが存在する領域９と、ｎ型の高濃度不純物領域４との間に寄生容量が形成されて容量Ｃｄｓが増加する。従って、分極とトラップが存在する領域９と、高濃度不純物領域４との界面に低濃度不純物領域５を設ければ、ソース電極６とドレイン電極７の間の電界分布が変化して寄生容量を低減できる。 Next, the operation will be described.
As described above, it is considered that the generation of the capacitance Cds involves polarization and traps existing in the vicinity of the interface between the SiC substrate 1 and the GaN buffer layer 2. That is, a parasitic capacitance is formed between the region 9 where polarization and traps exist and the n-type high-concentration impurity region 4, and the capacitance Cds increases. Therefore, if the low-concentration impurity region 5 is provided at the interface between the region 9 where polarization and traps exist and the high-concentration impurity region 4, the electric field distribution between the source electrode 6 and the drain electrode 7 changes and parasitic capacitance is reduced. Can be reduced.

ｎ型の低濃度不純物領域５は、一般的にイオン注入プロセスにより形成でき、ｎ型不純物としてＳｉやＧｅを利用できる。
図２及び図３は、イオン注入条件と容量Ｃｄｓとの関係を示すグラフであり、図２は、イオンの加速エネルギーと容量Ｃｄｓとの関係を示し、図３は、イオンのドーズ量と容量Ｃｄｓとの関係を示している。なお、図２及び図３において、容量Ｃｄｓはデバイスシミュレーションにより算出した。図２及び図３に示すように加速エネルギーが２００ｋｅＶより大きく、またドーズ量が２Ｅ１２ｃｍ-2より大きければ、寄生容量が減少し、容量Ｃｄｓが大幅に低減できることがわかる。 The n-type low concentration impurity region 5 can be generally formed by an ion implantation process, and Si or Ge can be used as an n-type impurity.
2 and 3 are graphs showing the relationship between ion implantation conditions and capacitance Cds, FIG. 2 shows the relationship between ion acceleration energy and capacitance Cds, and FIG. 3 shows ion dose and capacitance Cds. Shows the relationship. 2 and 3, the capacitance Cds was calculated by device simulation. As shown in FIGS. 2 and 3, it can be seen that if the acceleration energy is greater than 200 keV and the dose is greater than 2E12 cm −2 , the parasitic capacitance is reduced and the capacitance Cds can be significantly reduced.

図４は、実施の形態１による半導体装置（ＧａＮ ＨＥＭＴ）の不純物領域の深さプロファイルを示す図である。図４から明らかなように実施の形態１によるＧａＮ ＨＥＭＴでは、高濃度不純物領域４の下に低濃度不純物領域５が形成される。ここで、不純物領域５の濃度は、不純物領域４の濃度を超えない範囲であればよい。例えば、ピーク値で大凡３Ｅ１９ｃｍ-3以下とする。 FIG. 4 is a diagram showing a depth profile of the impurity region of the semiconductor device (GaN HEMT) according to the first embodiment. As apparent from FIG. 4, in the GaN HEMT according to the first embodiment, the low concentration impurity region 5 is formed under the high concentration impurity region 4. Here, the concentration of the impurity region 5 may be in a range not exceeding the concentration of the impurity region 4. For example, the peak value is about 3E19 cm −3 or less.

このように、ドレイン電極７の下にｎ型の不純物濃度プロファイルを形成することで、寄生容量を大幅に低減できるため、ＨＥＭＴを増幅器として利用した場合、当該増幅器の高周波動作や広帯域化を実現することができる。   Thus, by forming an n-type impurity concentration profile under the drain electrode 7, the parasitic capacitance can be greatly reduced. Therefore, when the HEMT is used as an amplifier, the amplifier operates at a high frequency and has a wider bandwidth. be able to.

次に、実施の形態１による半導体装置（ＧａＮ ＨＥＭＴ）の製造方法を説明する。
図５は、図１中の半導体装置の製造過程を示す図であり、図５（ａ）から図５（ｃ）へ工程が進み、図１に示すＧａＮ−ＨＥＭＴが製造されるものとする。
図５（ａ）の工程で、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）や、ＭＢＥ（Molecular Beam Epitaxy）成長法を利用して、ＳｉＣ基板１上にＧａＮバッファ層２を積層し、ＧａＮバッファ層２上にＡｌＧａＮバリア層３を積層する。 Next, a method for manufacturing the semiconductor device (GaN HEMT) according to the first embodiment will be described.
FIG. 5 is a diagram showing a manufacturing process of the semiconductor device in FIG. 1. It is assumed that the process proceeds from FIG. 5A to FIG. 5C, and the GaN-HEMT shown in FIG. 1 is manufactured.
5A, the GaN buffer layer 2 is stacked on the SiC substrate 1 by using MOCVD (Metal Organic Chemical Vapor Deposition) or MBE (Molecular Beam Epitaxy) growth method. An AlGaN barrier layer 3 is laminated on the substrate.

続いて図５（ｂ）に示す工程でｎ型の高濃度不純物領域４とｎ型の低濃度不純物領域５を形成する。先ず、不純物を導入しない領域をレジスト１０で被いＳｉイオン注入する。ここで、高濃度不純物領域４と低濃度不純物領域５の作り分けは、イオン注入条件を変えることにより行う。例えば、低濃度不純物領域５に関しては、前述のように２００ｋｅＶより高い加速エネルギー、２Ｅ１２ｃｍ-2より大きいドーズが望ましい。 Subsequently, an n-type high concentration impurity region 4 and an n-type low concentration impurity region 5 are formed in the step shown in FIG. First, a region where impurities are not introduced is covered with a resist 10 and Si ions are implanted. Here, the high-concentration impurity region 4 and the low-concentration impurity region 5 are separately formed by changing ion implantation conditions. For example, for the low-concentration impurity region 5, as described above, an acceleration energy higher than 200 keV and a dose higher than 2E12 cm −2 are desirable.

この後、図５（ｃ）に示す工程において、レジスト１０を除去し、９００℃以上の高温で熱処理することで注入されたＳｉイオンを電気的に活性化させる。なお、イオン注入、熱処理時にＡｌＧａＮバリア層３の表面をシリコン窒化膜、酸化膜等で被って処理してもよい。続いて、電極金属のリフトオフを適用し、ソース電極６、ドレイン電極７、ゲート電極８を形成する。ただし、図５（ｃ）では、分極とトラップが存在する領域９の記載を省略している。   Thereafter, in the step shown in FIG. 5C, the resist 10 is removed, and the implanted Si ions are electrically activated by heat treatment at a high temperature of 900 ° C. or higher. Note that the surface of the AlGaN barrier layer 3 may be covered with a silicon nitride film, an oxide film, or the like during ion implantation or heat treatment. Subsequently, lift-off of electrode metal is applied to form the source electrode 6, the drain electrode 7, and the gate electrode 8. However, in FIG. 5C, the description of the region 9 where the polarization and the trap exist is omitted.

なお、図１と図５（ｃ）には、ＧａＮ ＨＥＭＴの動作に必要な最低限の構成要素のみを記載している。Ｔ型やＹ型のゲート電極、素子分離、保護膜、配線、めっき、バイアホール、フィールドプレート等の電界緩和構造、抵抗、インダクタ等の構成は必要に応じて作製される。   FIG. 1 and FIG. 5 (c) show only the minimum components necessary for the operation of the GaN HEMT. Structures such as T-type and Y-type gate electrodes, element isolation, protective films, wiring, plating, via holes, field plates, and other electric field relaxation structures, resistors, inductors, and the like are produced as necessary.

また、図６に示すように、ｎ型の低濃度不純物領域１１として、ＧａＮバッファ層２を超えてＳｉＣ基板１に達する領域に低濃度不純物領域を設けてもよい。この構造であっても、図１や図５（ｃ）に示した構造と同様の効果を得ることができる。   Further, as shown in FIG. 6, a low concentration impurity region may be provided as a n-type low concentration impurity region 11 in a region reaching the SiC substrate 1 beyond the GaN buffer layer 2. Even with this structure, the same effects as those shown in FIGS. 1 and 5C can be obtained.

以上のように、この実施の形態１によれば、ソース電極６とドレイン電極７の下部に形成した高濃度不純物領域４と、高濃度不純物領域４の下部に形成され、当該高濃度不純物領域４より不純物濃度が低い低濃度不純物領域５とを備えたので、ソース・ドレイン間容量Ｃｄｓを低減できるため、装置内の寄生容量が低減する。従って、高周波動作や広帯域化が可能な増幅器を実現することができる。   As described above, according to the first embodiment, the high concentration impurity region 4 formed under the source electrode 6 and the drain electrode 7 and the lower portion of the high concentration impurity region 4 are formed. Since the low-concentration impurity region 5 having a lower impurity concentration is provided, the source-drain capacitance Cds can be reduced, so that the parasitic capacitance in the device is reduced. Therefore, it is possible to realize an amplifier capable of high-frequency operation and wide band.

実施の形態２．
上記実施の形態１では、ｎ型の低濃度不純物領域５をｎ型の高濃度不純物領域４の下部に形成する構造を示した。
この実施の形態２では、高濃度不純物領域４の側面を被うように低濃度不純物領域を形成した構造について説明する。 Embodiment 2. FIG.
In the first embodiment, the structure in which the n-type low concentration impurity region 5 is formed below the n-type high concentration impurity region 4 is shown.
In the second embodiment, a structure in which a low concentration impurity region is formed so as to cover the side surface of the high concentration impurity region 4 will be described.

図７は、この発明の実施の形態２による半導体装置の構造を示す図であり、この発明をＧａＮ ＨＥＭＴに適用した場合の断面構造を示している。図７に示すＧａＮ ＨＥＭＴは、上述したように、ｎ型の低濃度不純物領域１２を、高濃度不純物領域４の少なくともゲート電極８側の側面を被うように形成する。
ｎ型の低濃度不純物領域１２で高濃度不純物領域４の側面を被うと、当該側面における低濃度不純物領域１２によってドレイン電極７とゲート電極８との間の電界が緩和されるため、当該ＨＥＭＴの耐圧が向上する。
従って、図７に示す構造では、寄生容量の低減と同時に耐圧の向上を実現することができる。 FIG. 7 is a diagram showing a structure of a semiconductor device according to the second embodiment of the present invention, and shows a cross-sectional structure when the present invention is applied to a GaN HEMT. In the GaN HEMT shown in FIG. 7, as described above, the n-type low concentration impurity region 12 is formed so as to cover at least the side surface of the high concentration impurity region 4 on the gate electrode 8 side.
When the n-type low-concentration impurity region 12 covers the side surface of the high-concentration impurity region 4, the electric field between the drain electrode 7 and the gate electrode 8 is relaxed by the low-concentration impurity region 12 on the side surface. The breakdown voltage is improved.
Therefore, in the structure shown in FIG. 7, it is possible to improve the breakdown voltage while reducing the parasitic capacitance.

次に、実施の形態７によるＧａＮ ＨＥＭＴの製造方法を説明する。
図８は、図７中の半導体装置の製造過程を示す図であり、図８（ａ）から図８（ｂ）へ工程が進み、図７に示すＧａＮ−ＨＥＭＴが製造されるものとする。
図８（ａ）の工程において、ＭＯＣＶＤやＭＢＥ成長法等を利用して、ＳｉＣ基板１上にＧａＮバッファ層２を積層しＧａＮバッファ層２上にＡｌＧａＮバリア層３を積層し、不純物を導入しない領域をレジスト１０で被い、Ｓｉイオンを注入する。この後、レジスト１０を除去し、熱処理を行う。 Next, a method for manufacturing a GaN HEMT according to Embodiment 7 will be described.
FIG. 8 is a diagram showing a manufacturing process of the semiconductor device in FIG. 7. It is assumed that the process proceeds from FIG. 8A to FIG. 8B and the GaN-HEMT shown in FIG. 7 is manufactured.
In the process of FIG. 8A, using a MOCVD, MBE growth method or the like, a GaN buffer layer 2 is stacked on the SiC substrate 1 and an AlGaN barrier layer 3 is stacked on the GaN buffer layer 2 so that no impurities are introduced. The region is covered with a resist 10 and Si ions are implanted. Thereafter, the resist 10 is removed and heat treatment is performed.

続いて、図８（ｂ）の工程で、ｎ型の低濃度不純物領域１２を形成する領域以外をレジスト１０で被い、例えば、上記実施の形態１における図５（ｂ）で示したイオン注入条件でＳｉイオンを注入し、レジスト１０を除去し、熱処理を行う。なお、高濃度と低濃度の不純物領域を形成するための熱処理は同時に行ってもよい。この後、電極金属のリフトオフを適用してソース電極６、ドレイン電極７、ゲート電極８を形成することで、図７に示す構造を作製できる。   Subsequently, in the step of FIG. 8B, the region other than the region where the n-type low-concentration impurity region 12 is formed is covered with the resist 10, and, for example, the ion implantation shown in FIG. Under the conditions, Si ions are implanted, the resist 10 is removed, and heat treatment is performed. Note that the heat treatment for forming the high-concentration and low-concentration impurity regions may be performed simultaneously. Thereafter, the source electrode 6, the drain electrode 7, and the gate electrode 8 are formed by applying lift-off of the electrode metal, whereby the structure shown in FIG. 7 can be manufactured.

以上のように、この実施の形態２によれば、低濃度不純物領域１２を、高濃度不純物領域４の下部に加え、当該高濃度不純物領域４の少なくともゲート電極８側の側面に形成したので、寄生容量の低減と同時に耐圧の向上を実現することができる。   As described above, according to the second embodiment, the low-concentration impurity region 12 is formed on at least the side surface of the high-concentration impurity region 4 on the gate electrode 8 side in addition to the lower portion of the high-concentration impurity region 4. The breakdown voltage can be improved simultaneously with the reduction of the parasitic capacitance.

実施の形態３．
上記実施の形態２では、高濃度不純物領域４と低濃度不純物領域１２とを別々の工程で作製する場合を説明した。実施の形態３は、この製造方法を利用することで、低濃度不純物領域を、高濃度不純物領域４の直下全面ではなく、一部の領域に形成した構造について述べる。 Embodiment 3 FIG.
In the second embodiment, the case where the high-concentration impurity region 4 and the low-concentration impurity region 12 are formed in separate steps has been described. In the third embodiment, a structure in which the low concentration impurity region is formed not in the entire surface directly under the high concentration impurity region 4 but in a part of the region by using this manufacturing method will be described.

図９は、この発明の実施の形態３による半導体装置の構造を示す図であり、この発明をＧａＮ ＨＥＭＴに適用した場合の断面構造を示している。図９に示すＧａＮ ＨＥＭＴでは、高濃度不純物領域４の下部の一部のみに低濃度不純物領域１３を形成している。
特に、ソース電極６側とドレイン電極７側の各低濃度不純物領域１３を、互いの位置が遠くなるよう、ソース電極６側とドレイン電極７側の各高濃度不純物領域４の下部の一部にのみ形成する。
この構造とすることにより、上記実施の形態１で図１を用いて説明した構造より高性能な特性が得られる。つまり、図９に示すように、ソース電極６側とドレイン電極７側で低濃度不純物領域１３間の距離を離すことで、短チャネル効果を低減でき、より高周波化が可能となる。 FIG. 9 is a diagram showing a structure of a semiconductor device according to the third embodiment of the present invention, and shows a cross-sectional structure when the present invention is applied to a GaN HEMT. In the GaN HEMT shown in FIG. 9, the low concentration impurity region 13 is formed only in a part of the lower portion of the high concentration impurity region 4.
In particular, the low-concentration impurity regions 13 on the source electrode 6 side and the drain electrode 7 side are formed on a part of the lower portion of the high-concentration impurity regions 4 on the source electrode 6 side and the drain electrode 7 side so that their positions are far from each other. Only form.
By adopting this structure, higher performance characteristics can be obtained than the structure described in Embodiment 1 with reference to FIG. That is, as shown in FIG. 9, the short channel effect can be reduced and the frequency can be increased by separating the distance between the low-concentration impurity regions 13 on the source electrode 6 side and the drain electrode 7 side.

さらに、図１０に示すように低濃度不純物領域１３をドレイン電極７側にのみ形成することもできる。この構造において、ソース電極６を接地し、ドレイン電極７に１０Ｖ以上の高電圧を印加すると、寄生容量は主にドレイン電極７側に発生する。このため、ドレイン電極７側にのみ低濃度不純物領域１３を設けても、本発明の効果が得られる。   Furthermore, as shown in FIG. 10, the low concentration impurity region 13 can be formed only on the drain electrode 7 side. In this structure, when the source electrode 6 is grounded and a high voltage of 10 V or more is applied to the drain electrode 7, parasitic capacitance is mainly generated on the drain electrode 7 side. Therefore, even if the low concentration impurity region 13 is provided only on the drain electrode 7 side, the effect of the present invention can be obtained.

以上のように、この実施の形態３によれば、低濃度不純物領域１３を、高濃度不純物領域４の下部の一部にのみ形成したので、上記実施の形態１の構成に比べて、さらに高周波の動作を実現することができる。   As described above, according to the third embodiment, the low-concentration impurity region 13 is formed only in a part of the lower portion of the high-concentration impurity region 4, so that the frequency is higher than that in the configuration of the first embodiment. Can be realized.

なお、上記実施の形態１から上記実施の形態３までにおいて、低濃度不純物領域が、断面でみて矩形の場合を説明したが、本発明は、矩形に限定されるものではない。
例えば、ソース電極６に近い部分の低濃度不純物層を深く形成し、遠い部分は浅く形成した断面でみると三角形になる構造としてもよい。 In the first to third embodiments, the low-concentration impurity regions are rectangular when viewed in cross section. However, the present invention is not limited to the rectangle.
For example, a low-concentration impurity layer in a portion close to the source electrode 6 may be deeply formed, and a distant portion may be formed in a triangular shape when viewed in a shallow cross section.

１ ＳｉＣ基板、２ ＧａＮバッファ層、３ ＡｌＧａＮバリア層、４ ｎ型の高濃度不純物領域、５，１１，１２，１３ ｎ型の低濃度不純物領域、６ ソース電極、７ ドレイン電極、８ ゲート電極、９ 分極とトラップが存在する領域、１０ レジスト。   1 SiC substrate, 2 GaN buffer layer, 3 AlGaN barrier layer, 4 n-type high concentration impurity region, 5, 11, 12, 13 n-type low concentration impurity region, 6 source electrode, 7 drain electrode, 8 gate electrode, 9 Area where polarization and traps exist. 10 Resist.

Claims (6)

電子が走行するＧａＮバッファ層と、
前記ＧａＮバッファ層の上部に設けられ、当該ＧａＮバッファ層に２次元電子ガスを形成するＡｌＧａＮバリア層と、
前記ＡｌＧａＮバリア層の上部に形成されたゲート電極と、
前記ゲート電極を挟んで対向して形成されたソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極の下部に形成された高濃度不純物領域と、
前記高濃度不純物領域の下部に形成され、当該高濃度不純物領域より不純物濃度が低い低濃度不純物領域とを備えた半導体装置。 A GaN buffer layer through which electrons travel;
An AlGaN barrier layer provided on the GaN buffer layer and forming a two-dimensional electron gas in the GaN buffer layer;
A gate electrode formed on the AlGaN barrier layer;
A source electrode and a drain electrode formed opposite to each other with the gate electrode interposed therebetween;
A high concentration impurity region formed under the source electrode and the drain electrode;
A semiconductor device comprising a low concentration impurity region formed under the high concentration impurity region and having a lower impurity concentration than the high concentration impurity region. 低濃度不純物領域を、高濃度不純物領域の下部に加え、当該高濃度不純物領域の少なくともゲート電極側の側面に形成したことを特徴とする請求項１記載の半導体装置。   2. The semiconductor device according to claim 1, wherein a low concentration impurity region is formed on at least a side surface of the high concentration impurity region on the gate electrode side in addition to a lower portion of the high concentration impurity region. ソース電極側及びドレイン電極側の各低濃度不純物領域を、互いの位置が遠くなるよう前記ソース電極側及び前記ドレイン電極側の各高濃度不純物領域の下部の一部にのみ形成したことを特徴とする請求項１記載の半導体装置。   The low-concentration impurity regions on the source electrode side and the drain electrode side are formed only in a part of the lower portion of the high-concentration impurity regions on the source electrode side and the drain electrode side so that their positions are far from each other. The semiconductor device according to claim 1. 低濃度不純物領域を、ドレイン電極側の高濃度不純物領域の下部にのみ形成したことを特徴とする請求項１記載の半導体装置。   2. The semiconductor device according to claim 1, wherein the low concentration impurity region is formed only under the high concentration impurity region on the drain electrode side. 低濃度不純物領域は、不純物のピーク濃度が３Ｅ１９ｃｍ-3以下であることを特徴とする請求項１から請求項４のうちのいずれか１項記載の半導体装置。 5. The semiconductor device according to claim 1, wherein the low concentration impurity region has an impurity peak concentration of 3E19 cm −3 or less. 請求項１記載の半導体装置の製造方法において、
低濃度不純物領域を、ＧａＮバリア層の上部にＡｌＧａＮバリア層を積層した基板上に２００ｋｅＶ以上の加速エネルギー又は２Ｅ１２ｃｍ-2より大きいドーズ量で不純物となるイオンを注入して形成したことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The low-concentration impurity region is formed by implanting ions serving as impurities at an acceleration energy of 200 keV or more or a dose amount greater than 2E12 cm −2 on a substrate in which an AlGaN barrier layer is stacked on the GaN barrier layer. A method for manufacturing a semiconductor device.
JP2009208112A 2009-09-09 2009-09-09 Semiconductor device and method for manufacturing the same Pending JP2011060950A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009208112A JP2011060950A (en) 2009-09-09 2009-09-09 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009208112A JP2011060950A (en) 2009-09-09 2009-09-09 Semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2011060950A true JP2011060950A (en) 2011-03-24

Family

ID=43948260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009208112A Pending JP2011060950A (en) 2009-09-09 2009-09-09 Semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2011060950A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084783A (en) * 2011-10-11 2013-05-09 Nippon Telegr & Teleph Corp <Ntt> Field-effect transistor and manufacturing method thereof
CN103579327A (en) * 2012-08-09 2014-02-12 台湾积体电路制造股份有限公司 High electron mobility transistor and method of forming the same
JP2017085060A (en) * 2015-10-30 2017-05-18 富士通株式会社 Compound semiconductor device and method of manufacturing the same
JP2017085003A (en) * 2015-10-29 2017-05-18 富士通株式会社 Semiconductor device and method of manufacturing the same, power supply device, and high frequency amplifier
CN106960874A (en) * 2017-04-29 2017-07-18 复旦大学 A kind of method of raising AlGaN/GaN high electron mobility fieldtron breakdown voltages
US10249749B2 (en) 2017-06-06 2019-04-02 Fujitsu Limited Semiconductor device and method for manufacturing the same
CN111129118A (en) * 2019-12-27 2020-05-08 英诺赛科（珠海）科技有限公司 Semiconductor device and method for manufacturing the same
JP2021027165A (en) * 2019-08-05 2021-02-22 富士通株式会社 Semiconductor device, manufacturing method of semiconductor device, and electronic system
JP7467954B2 (en) 2020-02-04 2024-04-16 富士通株式会社 Semiconductor device and its manufacturing method

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084783A (en) * 2011-10-11 2013-05-09 Nippon Telegr & Teleph Corp <Ntt> Field-effect transistor and manufacturing method thereof
CN103579327A (en) * 2012-08-09 2014-02-12 台湾积体电路制造股份有限公司 High electron mobility transistor and method of forming the same
JP2017085003A (en) * 2015-10-29 2017-05-18 富士通株式会社 Semiconductor device and method of manufacturing the same, power supply device, and high frequency amplifier
JP2017085060A (en) * 2015-10-30 2017-05-18 富士通株式会社 Compound semiconductor device and method of manufacturing the same
CN106960874A (en) * 2017-04-29 2017-07-18 复旦大学 A kind of method of raising AlGaN/GaN high electron mobility fieldtron breakdown voltages
US10249749B2 (en) 2017-06-06 2019-04-02 Fujitsu Limited Semiconductor device and method for manufacturing the same
JP2021027165A (en) * 2019-08-05 2021-02-22 富士通株式会社 Semiconductor device, manufacturing method of semiconductor device, and electronic system
CN111129118A (en) * 2019-12-27 2020-05-08 英诺赛科（珠海）科技有限公司 Semiconductor device and method for manufacturing the same
US11784221B2 (en) 2019-12-27 2023-10-10 Innoscienc (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method therefor
US11837633B2 (en) 2019-12-27 2023-12-05 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method therefor
JP7467954B2 (en) 2020-02-04 2024-04-16 富士通株式会社 Semiconductor device and its manufacturing method

Similar Documents

Publication Publication Date Title
TWI397998B (en) Wide bandgap hemts with source connected field plates
TWI484630B (en) Wide bandgap transistors with gate-source field plates
JP5982430B2 (en) Wide band gap field effect transistor having a source region connected to a field plate
TWI624945B (en) Recessed field plate transistor structures
TWI430341B (en) Fabrication of single or multiple gate field plates
JP5501618B2 (en) High electron transfer transistor (HEMT), semiconductor device and manufacturing method thereof
JP5105160B2 (en) Transistor
JP2011060950A (en) Semiconductor device and method for manufacturing the same
JP5550740B2 (en) Semiconductor device and manufacturing method of semiconductor device
US8338862B2 (en) Semiconductor device
JP2010238752A (en) Semiconductor device and method of manufacturing the same
EP3008759A1 (en) Cascode structures with gan cap layers
WO2006132418A1 (en) Field effect transistor
JP2013153189A (en) Wide-bandgap transistors with multiple field plates
US20220376099A1 (en) High electron mobility transistors having improved performance
US20210167199A1 (en) Group iii-nitride high-electron mobility transistors with gate connected buried p-type layers and process for making the same
KR20240008373A (en) Methods for manufacturing high electron mobility transistors with improved performance
JP5509544B2 (en) Semiconductor device and manufacturing method thereof
KR20210119511A (en) Group III nitride high electron mobility transistor with buried p-type layer and process for making same
JP2015099850A (en) Transistor using nitride semiconductor, and method of manufacturing the same
WO2013157047A1 (en) Transistor using nitride semiconductor and method for manufacturing same