JP2011060861A - Surface layer evaluating method for semiconductor wafer - Google Patents

Surface layer evaluating method for semiconductor wafer Download PDF

Info

Publication number
JP2011060861A
JP2011060861A JP2009206376A JP2009206376A JP2011060861A JP 2011060861 A JP2011060861 A JP 2011060861A JP 2009206376 A JP2009206376 A JP 2009206376A JP 2009206376 A JP2009206376 A JP 2009206376A JP 2011060861 A JP2011060861 A JP 2011060861A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
temperature
depth
dependence graph
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009206376A
Other languages
Japanese (ja)
Other versions
JP5505769B2 (en
Inventor
Takashi Ono
隆司 大野
Seiji Nagai
清司 永井
Kei Matsumoto
圭 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009206376A priority Critical patent/JP5505769B2/en
Publication of JP2011060861A publication Critical patent/JP2011060861A/en
Application granted granted Critical
Publication of JP5505769B2 publication Critical patent/JP5505769B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a surface layer evaluating method for a semiconductor wafer, wherein the method can evaluate distribution of electrically active defects and contaminations in the depth direction of a surface layer of a semiconductor wafer. <P>SOLUTION: A plurality of depth dependency graphs by temperatures of photoluminescence intensity of a semiconductor wafer of good quality and a reference temperature dependence graph are generated, and a dominant wafer depth region of photoluminescence intensity is obtained for each of the depth dependency graphs by the temperatures to generate a measured temperature dependence graph. Then, the measured temperature dependence graph is contrasted with the reference temperature dependence graph to evaluate defects and contaminations. Further, the temperature of a part where a shift quantity is large is obtained, and depth regions of defects and contaminations of the measured wafer are estimated from dominant wafer depth regions of one of the depth dependency graphs by the temperatures that corresponds thereto. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

この発明は、半導体ウェーハの表層評価方法、詳しくは半導体ウェーハの表層に存在する欠陥および汚染を光励起分光法により評価可能な半導体ウェーハの表層評価方法に関する。   The present invention relates to a method for evaluating a surface layer of a semiconductor wafer, and more particularly to a method for evaluating a surface layer of a semiconductor wafer capable of evaluating defects and contamination existing on the surface layer of a semiconductor wafer by photoexcitation spectroscopy.

シリコンウェーハの欠陥および汚染を評価する技術として、光励起分光法の一種であるフォトルミネセンス(Photoluminescence)法が知られている。この方法は、バンドギャップ(禁制帯)より高エネルギの光をシリコンウェーハに照射し、励起された電子・正孔対(過剰キャリア)が再結合する際に放出された光(ルミネセンス)を計測し、シリコンウェーハに存在する欠陥および不純物を検出し、評価するものである。   As a technique for evaluating defects and contamination of a silicon wafer, a photoluminescence method, which is a kind of photoexcitation spectroscopy, is known. This method irradiates a silicon wafer with light of energy higher than the band gap (forbidden band), and measures the light (luminescence) emitted when the excited electron-hole pairs (excess carriers) recombine. Then, defects and impurities existing in the silicon wafer are detected and evaluated.

従来、シリコンウェーハの微小な領域でのフォトルミネセンスの発光強度の分布を得ることで、電気的に活性な欠陥や汚染のウェーハ面内の分布状態を検出し、それを評価する方法は知られていた(例えば、特許文献1)。
一般に、結晶中に欠陥または汚染が存在すれば、それらに対応した電子準位がバンドギャップ中に形成される。これらの電子準位がバンドギャップ中に存在すれば、励起された過剰キャリアがこの電子準位を介して再結合する。そのため、相対的に、バンド間での直接再結合によるバンド端発光の割合が低下する。これにより、欠陥または汚染が存在した場合には、これらが存在しない場合に比べて、バンド端発光強度が下がることになる。
Conventionally, a method for detecting and evaluating the distribution state of electrically active defects and contamination in the wafer surface by obtaining the distribution of photoluminescence emission intensity in a minute area of a silicon wafer is known. (For example, Patent Document 1).
In general, if there are defects or contamination in the crystal, electron levels corresponding to them are formed in the band gap. If these electronic levels are present in the band gap, the excited excess carriers are recombined through the electronic levels. For this reason, the ratio of band edge emission due to direct recombination between bands is relatively reduced. As a result, when there is a defect or contamination, the band edge emission intensity is lower than when there is no defect or contamination.

また、非特許文献1には、532nmのような短波長レーザを用いた場合、光の進入長に相当するウェーハ表面から最大でも2、3um付近の領域のみを評価していると考えられていた。しかしながら、発明者の計算シミュレーションによれば、ウェーハ表層に注入された過剰キャリアのうち、かなりの量がシリコンウェーハの深部まで拡散され、そこで発光を起こしていた。従って、短波長レーザを採用した場合であっても、実際にはシリコンウェーハのかなり深い領域まで評価を行っていた(図3)。このような場合、ウェーハ表層の情報を感度良く得ることは困難であった。   Further, in Non-Patent Document 1, when a short wavelength laser such as 532 nm was used, it was considered that only a region near a maximum of a few um from the wafer surface corresponding to the light penetration length was evaluated. . However, according to the inventor's calculation simulation, a considerable amount of excess carriers injected into the wafer surface layer is diffused deep into the silicon wafer, where light is emitted. Therefore, even when a short wavelength laser is used, the evaluation was actually performed to a considerably deep region of the silicon wafer (FIG. 3). In such a case, it has been difficult to obtain information on the wafer surface layer with high sensitivity.

特表2004−511104号公報Special table 2004-511104 gazette Journal of The ElectrochemicalSociety,150(8)G436−G442(2003)、Photoluminescence Intensity Analysis in Application to Contactless Characterization of Silicon WafersJournal of The Electrochemical Society, 150 (8) G436-G442 (2003), Photoluminescence Intensity Analysis in Contact to Conduct Characterization.

このように、特許文献1では、シリコンウェーハにおいて、微小な領域でのフォトルミネセンスの発光強度のウェーハ面内の分布を得ることで、電気的に活性な欠陥や汚染の平面的な分布状態を検出し、それを評価することは可能であった。しかしながら、特許文献1の評価方法にあっては、シリコンウェーハの深さ方向における欠陥および汚染の分布を検出し、これを評価することはできなかった。   As described above, in Patent Document 1, in a silicon wafer, a planar distribution state of electrically active defects and contamination is obtained by obtaining a distribution in the wafer surface of the photoluminescence emission intensity in a minute region. It was possible to detect and evaluate it. However, in the evaluation method disclosed in Patent Document 1, the distribution of defects and contamination in the depth direction of the silicon wafer was detected and could not be evaluated.

この発明は、半導体ウェーハの深さ方向における電気的に活性な欠陥および汚染の分布を評価することができる半導体ウェーハの表層評価方法を提供することを目的としている。   An object of the present invention is to provide a method for evaluating the surface layer of a semiconductor wafer that can evaluate the distribution of electrically active defects and contamination in the depth direction of the semiconductor wafer.

請求項1に記載の発明は、半導体ウェーハの表層に短波長レーザの光励起によりフォトルミネセンスを発生させ、該フォトルミネセンスを測定することで、前記半導体ウェーハの表層の電気的に活性な欠陥、汚染を評価する半導体ウェーハの表層評価方法であって、良品の半導体ウェーハに対する深さ位置とフォトルミネセンス強度との関係を温度別にシュミレーションした複数の温度別深さ依存グラフを作成するとともに、該各温度別深さ依存グラフについて、フォトルミネセンス強度の支配的なウェーハ深さ領域を求め、前記良品の半導体ウェーハに対して、温度とフォトルミネセンス強度との関係をシュミレーションした基準温度依存グラフを作成するとともに、実測の半導体ウェーハに対して、温度とフォトルミネセンス強度との関係を示す実測温度依存グラフを作成し、その後、前記基準温度依存グラフと前記実測温度依存グラフとを対比し、両グラフが一致すれば、前記実測の半導体ウェーハには欠陥および汚染が存在しないと評価する一方、前記実測温度依存グラフが前記基準温度依存グラフよりフォトルミネセンス強度が低い方へシフトしていれば、前記実測の半導体ウェーハに欠陥または汚染が存在すると評価するとともに、前記実測の半導体ウェーハの前記欠陥または汚染が存在する深さ領域は、前記実測温度依存グラフのうち、前記基準温度依存グラフからのシフト量が通常の部分より大きい部分の温度を求め、その後、この温度に相応する前記温度別深さ依存グラフを選出し、該選出されたグラフのフォトルミネセンス強度が支配されるウェーハ深さ領域から求める半導体ウェーハの表面評価方法である。   According to the first aspect of the present invention, an electrically active defect on the surface layer of the semiconductor wafer is generated by generating photoluminescence by photoexcitation of a short wavelength laser on the surface layer of the semiconductor wafer and measuring the photoluminescence. A method for evaluating the surface layer of a semiconductor wafer for evaluating contamination, and creating a plurality of depth dependence graphs by temperature simulating the relationship between the depth position and the photoluminescence intensity for a good semiconductor wafer according to temperature, For the temperature-dependent depth dependence graph, obtain the dominant wafer depth region of photoluminescence intensity, and create a reference temperature dependence graph that simulates the relationship between temperature and photoluminescence intensity for the above-mentioned non-defective semiconductor wafer. In addition, the relationship between temperature and photoluminescence intensity for the measured semiconductor wafer The measured temperature dependence graph is created, and then the reference temperature dependence graph and the measured temperature dependence graph are compared. If the two graphs match, it is evaluated that there are no defects and contamination in the measured semiconductor wafer. On the other hand, if the measured temperature dependence graph is shifted to a lower photoluminescence intensity than the reference temperature dependence graph, it is evaluated that the measured semiconductor wafer has defects or contamination, and the measured semiconductor wafer In the depth region where the defect or contamination is present, the temperature of the measured temperature dependence graph where the shift amount from the reference temperature dependence graph is larger than the normal portion is obtained, and then the temperature corresponding to this temperature is obtained. Depth dependency graph by temperature is selected, and the wafer depth region where the photoluminescence intensity of the selected graph is controlled A surface evaluation method of al obtaining semiconductor wafer.

請求項1に記載の発明によれば、まず良品の半導体ウェーハに対する深さ位置とフォトルミネセンス強度との関係を温度別にシュミレーションし、各温度別の温度別深さ依存グラフを作成する。その後、各温度別深さ依存グラフについて、フォトルミネセンス強度の支配的なウェーハ深さ領域を求める。
次に、良品の半導体ウェーハに対しては、温度とフォトルミネセンス強度との関係をシュミレーションし、基準温度依存グラフを作成するとともに、実測の半導体ウェーハに対して、温度とフォトルミネセンス強度との関係を示す実測温度依存グラフを作成する。
According to the first aspect of the present invention, first, the relationship between the depth position and the photoluminescence intensity with respect to a non-defective semiconductor wafer is simulated for each temperature, and a temperature-dependent depth dependence graph for each temperature is created. Thereafter, a wafer depth region in which the photoluminescence intensity is dominant is obtained for each temperature-dependent depth dependence graph.
Next, for non-defective semiconductor wafers, the relationship between temperature and photoluminescence intensity is simulated, a reference temperature dependence graph is created, and temperature and photoluminescence intensity are measured for a measured semiconductor wafer. Create a measured temperature dependence graph showing the relationship.

その後、基準温度依存グラフと実測温度依存グラフとを対比する。このとき、両グラフが一致すれば、実測の半導体ウェーハには欠陥および汚染が存在しないと評価する。一方、実測温度依存グラフが基準温度依存グラフよりフォトルミネセンス強度が低い方へシフトした場合には、実測の半導体ウェーハに欠陥または汚染が存在すると評価する。これは、半導体ウェーハの内部に欠陥または汚染が存在するため、フォトルミネセンス強度が減少したことを示している。   Thereafter, the reference temperature dependency graph is compared with the actually measured temperature dependency graph. At this time, if both graphs match, it is evaluated that there is no defect or contamination in the actually measured semiconductor wafer. On the other hand, when the measured temperature dependence graph is shifted to a lower photoluminescence intensity than the reference temperature dependence graph, it is evaluated that there is a defect or contamination in the measured semiconductor wafer. This indicates that the photoluminescence intensity has decreased due to the presence of defects or contamination inside the semiconductor wafer.

次に、実測の半導体ウェーハの表層において、欠陥または汚染が存在する深さ領域を検出する際には、まず、実測温度依存グラフのうち、基準温度依存グラフからのシフト量が通常の部分より大きい部分の温度を求める。次いで、この温度に相応する前記温度別深さ依存グラフを選出し、選出されたグラフのフォトルミネセンス強度が支配されるウェーハ深さ領域から、実測の半導体ウェーハの欠陥または汚染が存在する深さ領域を推測する。これにより、従来法では検出が困難であった半導体ウェーハの深さ方向における電気的に活性な欠陥や汚染の分布を検出し、それを評価することができる。   Next, when detecting the depth region where defects or contamination exist in the surface layer of the actually measured semiconductor wafer, first, the shift amount from the reference temperature dependency graph in the actually measured temperature dependency graph is larger than the normal part. Find the temperature of the part. Next, the temperature-dependent depth dependence graph corresponding to this temperature is selected, and from the wafer depth region where the photoluminescence intensity of the selected graph is governed, the depth at which there is a defect or contamination of the measured semiconductor wafer. Guess the area. As a result, it is possible to detect and evaluate the distribution of electrically active defects and contamination in the depth direction of the semiconductor wafer, which is difficult to detect by the conventional method.

半導体ウェーハとしては、例えば単結晶シリコンウェーハ、多結晶シリコンウェーハ、ガリウム砒素ウェーハなどを採用することができる。
半導体ウェーハの口径としては、例えば200mm、300mm、450mmが挙げられる。
As the semiconductor wafer, for example, a single crystal silicon wafer, a polycrystalline silicon wafer, a gallium arsenide wafer, or the like can be employed.
Examples of the diameter of the semiconductor wafer include 200 mm, 300 mm, and 450 mm.

光励起を伴って、半導体ウェーハの欠陥、汚染を評価する方法としては、光励起分光法の一種であるフォトルミネセンス法が採用される。
フォトルミネセンスは、浅い準位の不純物に対して高感度に測定することができる。例えば、1×1011atoms/cm程度の微量分析は、多くの不純物において実施することができる。
フォトルミネセンス法によるフォトルミネセンスの測定条件は任意である。
また、フォトルミネセンス測定装置の構成も任意である。一般的には、励起光源、半導体ウェーハがセッティングされるクライオスタット、収束レンズ、分光器、光検出器を備えている。励起光源としては、各種のレーザ(アルゴンレーザ、ヘリウム・ネオンレーザ、クリプトンレーザなど)を採用することができる。短波長レーザとしては、例えば532nmのレーザ光を採用することができる。その他の励起光源としては、キセノンアークランプ、タングステンランプなどでもよい。
As a method for evaluating defects and contamination of a semiconductor wafer accompanied by photoexcitation, a photoluminescence method which is a kind of photoexcitation spectroscopy is employed.
Photoluminescence can be measured with high sensitivity to shallow level impurities. For example, a microanalysis of about 1 × 10 11 atoms / cm 3 can be performed on many impurities.
The measurement conditions for photoluminescence by the photoluminescence method are arbitrary.
The configuration of the photoluminescence measuring device is also arbitrary. Generally, an excitation light source, a cryostat on which a semiconductor wafer is set, a converging lens, a spectroscope, and a photodetector are provided. Various lasers (argon laser, helium-neon laser, krypton laser, etc.) can be employed as the excitation light source. As the short wavelength laser, for example, a laser beam of 532 nm can be adopted. Other excitation light sources may be a xenon arc lamp, a tungsten lamp, or the like.

「電気的に活性な欠陥」としては、結晶欠陥を採用することができる。「汚染」としては、金属汚染を採用することができる。評価されるのは、電気的に活性な欠陥と、汚染とのうち、少なくとも1つである。
「良品の半導体ウェーハ」とは、例えば表層に欠陥や汚染が存在しないダミー用の半導体ウェーハをいう。「実測の半導体ウェーハ」とは、実際にフォトルミネセンス法により測定されるウェーハを意味する。
A crystal defect can be adopted as the “electrically active defect”. As the “contamination”, metal contamination can be adopted. Evaluated is at least one of electrically active defects and contamination.
The “non-defective semiconductor wafer” refers to a dummy semiconductor wafer having no defects or contamination on the surface layer, for example. “Actually measured semiconductor wafer” means a wafer actually measured by a photoluminescence method.

「フォトルミネセンス強度の支配的なウェーハ深さ領域」とは、フォトルミネセンスの発光強度全体(深さ方向)に対して、その発光強度が所定割合に達するウェーハ深さ位置を求め、ウェーハ表面からその発光強度が所定割合に達する深さ位置までの範囲をいう。または、半導体ウェーハの測定深さにおけるフォトルミネセンスの発光強度の割合が、発光強度が最大となる表面から、その最大の発光強度が所定割合まで低下するウェーハ深さ領域をいう。
ここでいう「所定割合」とは、50〜90%をいう。50%未満では、全体に対して支配的とは言えず、また、フォトルミネセンスの発光強度の深さ分布は裾長な形状になるので、90%を超える割合で支配的なウェーハ深さ領域を定義すれば、測定温度を変えても、支配的なウェーハ深さ領域はあまり変わらず、しかもかなり深い領域を含んでしまう。半導体ウェーハの深さ全体の発光に対する好ましい割合は50%である。この範囲であれば、全体に対して支配的と言え、さらに各測定温度との差も見やすい。
ここでいうフォトルミネセンス強度の測定時の半導体ウェーハの温度とは、例えば50K、100K、200K、300K、400Kなどである。
「基準温度依存グラフと実測温度依存グラフとを対比し、両グラフが一致する」とは、基準温度依存グラフの全データ値と、実測温度依存グラフの全データ値が同一で、両グラフが重なり合うことをいう。
The “wafer depth region where photoluminescence intensity is dominant” means the wafer depth position at which the emission intensity reaches a predetermined ratio with respect to the entire emission intensity (depth direction) of photoluminescence. To the depth position where the emission intensity reaches a predetermined ratio. Alternatively, the ratio of the photoluminescence emission intensity at the measurement depth of the semiconductor wafer refers to a wafer depth region where the maximum emission intensity decreases from a surface where the emission intensity is maximum to a predetermined ratio.
Here, the “predetermined ratio” refers to 50 to 90%. If it is less than 50%, it cannot be said that it is dominant over the whole, and since the depth distribution of the emission intensity of photoluminescence becomes a skirt shape, the dominant wafer depth region exceeds 90%. In other words, even if the measurement temperature is changed, the dominant wafer depth region does not change so much, and a considerably deep region is included. A preferred ratio for light emission over the entire depth of the semiconductor wafer is 50%. If it is this range, it can be said that it is dominant with respect to the whole, and also the difference with each measurement temperature is easy to see.
The temperature of the semiconductor wafer at the time of measuring the photoluminescence intensity here is, for example, 50K, 100K, 200K, 300K, 400K or the like.
“The reference temperature dependence graph and the measured temperature dependence graph are compared and the two graphs match” means that all the data values in the reference temperature dependence graph and all the data values in the measured temperature dependence graph are the same, and the two graphs overlap. That means.

「実測温度依存グラフが基準温度依存グラフよりフォトルミネセンス強度が低い方へシフトしている」とは、基準温度依存グラフを基準として、実測温度依存グラフが、フォトルミネセンス強度の低い方へ向かって、基準温度依存グラフと平行なラインまたは平行に近いラインで移行していることをいう。このような現象が発生するのは、半導体ウェーハ中の欠陥や汚染の深さ方向の分布がほぼ均一で、全体的にフォトルミネセンス強度が減少するためである。しかしながら、欠陥または汚染が半導体ウェーハの表層に偏って存在していれば、その影響により、実測温度依存グラフの一部分には基準温度依存グラフのラインから大きく逸脱した部分が発生することになる。
「実測温度依存グラフのうち、基準温度依存グラフからのシフト量が通常の部分より大きい部分」とは、ウェーハ表層の欠陥または汚染の影響で、基準温度依存グラフからの実測温度依存グラフのシフト量が一定となった「通常の部分」に比べてシフト量が大きく、基準温度依存グラフを表すラインから大きく逸脱した部分をいう。この逸脱した部分の半導体ウェーハの測定温度を求めることになる。
“The measured temperature dependency graph is shifted to a lower photoluminescence intensity than the reference temperature dependency graph” means that the measured temperature dependency graph is directed toward the lower photoluminescence intensity with reference to the reference temperature dependency graph. That is, the transition is made on a line parallel to or nearly parallel to the reference temperature dependence graph. Such a phenomenon occurs because the distribution of defects and contamination in the semiconductor wafer in the depth direction is almost uniform, and the photoluminescence intensity decreases as a whole. However, if defects or contamination are present on the surface layer of the semiconductor wafer, a portion greatly deviating from the line of the reference temperature dependency graph is generated in a part of the actually measured temperature dependency graph.
“The part of the measured temperature dependence graph where the shift amount from the reference temperature dependence graph is larger than the normal part” means the shift amount of the measured temperature dependence graph from the reference temperature dependence graph due to the influence of defects or contamination on the wafer surface layer. The shift amount is larger than that of the “normal part” in which is constant, and the part greatly deviates from the line representing the reference temperature dependence graph. The measured temperature of the deviated portion of the semiconductor wafer is obtained.

「この温度に相応する温度別深さ依存グラフを選出する」とは、この「大きく逸脱した部分の温度」と同じ温度に関して作成された温度別深さ依存グラフを選出することをいう。
「実測の半導体ウェーハの欠陥または汚染が存在する深さ領域を、…選出されたグラフのフォトルミネセンス強度が支配されるウェーハ深さ領域から求める」とは、実測の半導体ウェーハの欠陥または汚染が存在する表層の深さが、この選出された温度別深さ依存グラフのフォトルミネセンス強度が支配されるウェーハ深さ領域と同じであると仮定して求めることをいう。
具体的に説明すれば、例えば、図4では50K付近のフォトルミネセンス強度が大きく乖離しており、その50Kのプロファイルを図3により確認すれば、全体に対する表層のフォトルミネセンス強度が50%に達するのは、20um付近であるので、20umより浅い領域に欠陥または汚染が分布しているとすることで、実測の半導体ウェーハの欠陥または汚染が存在する深さ領域を求めることができる。
“Selecting a temperature-dependent depth-dependent graph corresponding to this temperature” means selecting a temperature-dependent depth-dependent graph created for the same temperature as the “temperature of the part greatly deviating”.
“Determine the depth region where defects or contamination of the measured semiconductor wafer exists from the wafer depth region where the photoluminescence intensity of the selected graph is dominated” means that the defect or contamination of the measured semiconductor wafer is This means that the depth of the existing surface layer is determined on the assumption that the selected wafer depth region is controlled by the photoluminescence intensity of the selected temperature-dependent depth dependence graph.
Specifically, for example, in FIG. 4, the photoluminescence intensity in the vicinity of 50K is greatly deviated, and if the profile of 50K is confirmed in FIG. 3, the photoluminescence intensity of the surface layer with respect to the whole becomes 50%. Since it reaches around 20 μm, assuming that defects or contamination are distributed in a region shallower than 20 μm, it is possible to obtain a depth region where defects or contamination of the actually measured semiconductor wafer exists.

請求項1に記載の発明によれば、良品の半導体ウェーハのフォトルミネッセンス強度について、複数の温度別深さ依存グラフと、基準温度依存グラフを作成し、温度別深さ依存グラフ毎に、フォトルミネセンス強度の支配的なウェーハ深さ領域を求める。また、実測の半導体ウェーハに対して、実測温度依存グラフを作成する。その後、基準温度依存グラフと実測温度依存グラフとを対比し、両グラフが一致すれば欠陥および汚染は無しと評価する一方、実測温度依存グラフが低フォトルミネセンス強度方向へシフトしていれば、欠陥または汚染が有ると評価する。そして、半導体ウェーハの深さ方向における欠陥や汚染を評価する際には、実測温度依存グラフのシフト量が大きい部分の温度を求め、この温度に相応する温度別深さ依存グラフのフォトルミネセンス強度の支配的なウェーハ深さ領域から、実測の半導体ウェーハの欠陥または汚染が存在する深さ領域を推定する。
このように構成したので、従来法では検出が困難であった半導体ウェーハの深さ方向における電気的に活性な欠陥や汚染の分布を検出し、それを評価することができる。
According to the first aspect of the present invention, a plurality of temperature-dependent depth dependency graphs and a reference temperature dependency graph are created for the photoluminescence intensity of a non-defective semiconductor wafer. A wafer depth region in which the sense intensity is dominant is obtained. In addition, an actually measured temperature dependence graph is created for the actually measured semiconductor wafer. Then, the reference temperature dependence graph and the measured temperature dependence graph are compared, and if both graphs match, it is evaluated that there are no defects and contamination, while if the measured temperature dependence graph is shifted in the low photoluminescence intensity direction, Assess that there is a defect or contamination. When evaluating defects and contamination in the depth direction of a semiconductor wafer, the temperature of the portion where the shift amount of the measured temperature dependence graph is large is obtained, and the photoluminescence intensity of the temperature-dependent depth dependence graph corresponding to this temperature is obtained. From the dominant wafer depth region, the depth region where defects or contamination of the actually measured semiconductor wafer exists is estimated.
Since it comprised in this way, the distribution of the electrically active defect in the depth direction of a semiconductor wafer and the contamination which were difficult to detect with the conventional method can be detected, and it can be evaluated.

この発明の実施例1に係る半導体ウェーハの表層評価方法のフローシートである。It is a flow sheet of the surface layer evaluation method of the semiconductor wafer concerning Example 1 of this invention. この発明の実施例1に係る半導体ウェーハの表面評価方法が使用されるフォトルミネセンス測定装置の全体構成図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a whole block diagram of the photo-luminescence measuring apparatus in which the surface evaluation method of the semiconductor wafer which concerns on Example 1 of this invention is used. この発明の実施例1に係る半導体ウェーハの表層評価方法において、良品の半導体ウェーハに対する深さ位置とフォトルミネセンス強度との関係を温度別にシュミレーションした温度別深さ依存グラフである。In the surface layer evaluation method of the semiconductor wafer which concerns on Example 1 of this invention, it is the depth dependence graph classified by temperature which simulated the relationship between the depth position with respect to a good semiconductor wafer and photoluminescence intensity according to temperature. この発明の実施例1に係る半導体ウェーハの表層評価方法において、温度とフォトルミネセンス強度との関係をシュミレーションした基準温度依存グラフを基準とし、実測温度依存グラフがシフトしている状態を示すグラフである。In the surface layer evaluation method of the semiconductor wafer concerning Example 1 of this invention, it is a graph which shows the state where the measurement temperature dependence graph has shifted on the basis of the reference temperature dependence graph which simulated the relation between temperature and photoluminescence intensity. is there. この発明の実施例1に係る半導体ウェーハの表層評価方法において、温度とフォトルミネセンス強度との関係をシュミレーションした基準温度依存グラフを基準とし、別の実測温度依存グラフがシフトしている状態を示すグラフである。In the semiconductor wafer surface layer evaluation method according to Example 1 of the present invention, the reference temperature dependence graph simulating the relationship between temperature and photoluminescence intensity is used as a reference, and another measured temperature dependence graph is shifted. It is a graph.

以下、この発明の実施例を具体的に説明する。ここでは、半導体ウェーハとしてシリコンウェーハを採用する。   Examples of the present invention will be specifically described below. Here, a silicon wafer is employed as the semiconductor wafer.

シリコンウェーハ(半導体ウェーハ)は、CZ(チョクラルスキー)法により引き上げられたシリコン単結晶を加工して得られた直径が300mm、ボロンドープによる比抵抗が1.0Ω・cmのもので、その露出面全域に厚さ1nm前後のシリコン酸化膜が形成されている。
次に、シリコンウェーハをフォトルミネセンス測定装置に移送し、シリコンウェーハの表面の欠陥または汚染の評価を行う。
まず、図2を参照して、フォトルミネセンス測定装置10を具体的に説明する。このフォトルミネセンス測定装置10は、強励起顕微フォトルミネッセンス法に基づく欠陥検出装置である。具体的にはNanometrics社製の商品名SiPHERを採用している。
フォトルミネセンス測定装置10は、シリコンウェーハ11の表面にレーザ光を照射するレーザ光源12,13と、ハーフミラー14,15と、出力計16と、表面散乱光用検出器17と、オートフォーカス用検出器18と、可動ミラー19と、白色光源20と、CCDカメラ21と、顕微鏡対物レンズ22と、長波パスフィルタ23と、フォトルミネセンス光用検出器24と、オートフォーカス用のミラー25とを備えている。
A silicon wafer (semiconductor wafer) has a diameter of 300 mm obtained by processing a silicon single crystal pulled by the CZ (Czochralski) method and a specific resistance by boron doping of 1.0 Ω · cm. A silicon oxide film having a thickness of about 1 nm is formed over the entire region.
Next, the silicon wafer is transferred to a photoluminescence measuring apparatus, and the surface of the silicon wafer is evaluated for defects or contamination.
First, with reference to FIG. 2, the photoluminescence measuring apparatus 10 will be specifically described. This photoluminescence measuring device 10 is a defect detection device based on a strong excitation microscopic photoluminescence method. Specifically, the trade name SiPHER manufactured by Nanometrics is adopted.
The photoluminescence measuring apparatus 10 includes laser light sources 12 and 13 for irradiating the surface of a silicon wafer 11 with laser light, half mirrors 14 and 15, an output meter 16, a surface scattered light detector 17, and an autofocusing device. A detector 18, a movable mirror 19, a white light source 20, a CCD camera 21, a microscope objective lens 22, a long wave path filter 23, a photoluminescence light detector 24, and an autofocus mirror 25. I have.

レーザ光源12,13から照射されたレーザ光は、出力計16により出力測定されながらハーフミラー14,15を経て、顕微鏡対物レンズ22からシリコンウェーハ11の表面に照射され、フォトルミネセンスが発生する。発生したフォトルミネセンスの一部は、ハーフミラー15を透過し、長波パスフィルタ23を経てフォトルミネセンス光用検出器24により検出される。検出された光は、出力が増幅されて記録計に記録され、シリコンウェーハ11の欠陥評価に用いられる。   The laser light emitted from the laser light sources 12 and 13 is irradiated to the surface of the silicon wafer 11 from the microscope objective lens 22 through the half mirrors 14 and 15 while being output and measured by the output meter 16, and photoluminescence is generated. Part of the generated photoluminescence passes through the half mirror 15 and is detected by the photoluminescence light detector 24 through the long wave pass filter 23. The detected light is amplified in output and recorded in a recorder, and used for defect evaluation of the silicon wafer 11.

次に、図1のフローシートに基づき、実施例1のフォトルミネセンス測定装置10を用いて、シリコンウェーハ11の表層に光励起によりフォトルミネセンスを発生させ、フォトルミネセンスを測定することで、シリコンウェーハ11の表層の電気的に活性な欠陥、汚染を評価する方法を説明する。
具体的には、まず良品のシリコンウェーハ11に対する深さ位置とフォトルミネセンス強度との関係を温度別にシュミレーションした複数の温度別深さ依存グラフを作成する(S101、図3)。
Next, based on the flow sheet of FIG. 1, photoluminescence is generated by photoexcitation on the surface layer of the silicon wafer 11 using the photoluminescence measuring apparatus 10 of Example 1, and silicon is measured by measuring photoluminescence. A method for evaluating electrically active defects and contamination on the surface layer of the wafer 11 will be described.
Specifically, first, a plurality of temperature-dependent depth dependence graphs are created by simulating the relationship between the depth position of the non-defective silicon wafer 11 and the photoluminescence intensity for each temperature (S101, FIG. 3).

次に、各温度別深さ依存グラフについて、フォトルミネセンス強度の支配的なウェーハ深さ領域を求める(S102)。すなわち、各温度別深さ依存グラフを利用し、例えば、フォトルミネセンス強度全体(深さ方向)に対して50%に達する深さ位置を求める。
次いで、良品のシリコンウェーハ11に対して、温度とフォトルミネセンス強度との関係をシュミレーションした基準温度依存グラフを作成するとともに(S103、図4)、実測の半導体ウェーハに対して、温度とフォトルミネセンス強度との関係を示す実測温度依存グラフを作成する(S104、図4)。
その後、基準温度依存グラフと実測温度依存グラフとを対比し(S105、図4)、両グラフが一致すれば、実測のシリコンウェーハ11には欠陥および汚染が存在しないと評価する一方、実測温度依存グラフが基準温度依存グラフよりフォトルミネセンス強度が低い方へシフトしていれば、実測のシリコンウェーハ11に欠陥または汚染が存在すると評価する(S106、図4)。
Next, for each temperature-dependent depth dependence graph, a wafer depth region in which the photoluminescence intensity is dominant is obtained (S102). That is, using the temperature-dependent depth dependence graph, for example, the depth position reaching 50% with respect to the entire photoluminescence intensity (depth direction) is obtained.
Next, a reference temperature dependence graph simulating the relationship between the temperature and the photoluminescence intensity is created for the non-defective silicon wafer 11 (S103, FIG. 4), and the temperature and photoluminescence are measured for the measured semiconductor wafer. An actually measured temperature dependence graph showing the relationship with the sense intensity is created (S104, FIG. 4).
Thereafter, the reference temperature dependence graph and the measured temperature dependence graph are compared (S105, FIG. 4). If the two graphs match, it is evaluated that the measured silicon wafer 11 is free from defects and contamination, while the measured temperature dependence graph. If the graph is shifted to a lower photoluminescence intensity than the reference temperature dependence graph, it is evaluated that there is a defect or contamination in the actually measured silicon wafer 11 (S106, FIG. 4).

次に、実測のシリコンウェーハ11の欠陥または汚染が存在する深さ領域を求める。具体的には、まず実測温度依存グラフのうち、基準温度依存グラフからのシフト量が通常の部分より大きい部分の温度(ここでは50K)を求める(S107、図4)。その後、この温度に相応する温度別深さ依存グラフ(50Kのグラフ)を選出する(S108、図3)。その後、選出されたグラフのフォトルミネセンス強度が支配されるウェーハ深さ領域を求め(S109、図3)、実測のシリコンウェーハ11の欠陥または汚染が存在する深さ領域を評価する。すなわち、実測のシリコンウェーハ11の表面から20μmまでの領域が、シリコンウェーハ11の深さ全体のフォトルミネセンスの発光に対して例えば50%となる領域である。そこで、この20μm前後の深さ領域を、実測のシリコンウェーハ11の欠陥または汚染が存在する深さ領域と推定する。
このように構成したので、従来法では検出が困難であったシリコンウェーハ11の深さ方向における電気的に活性な欠陥や汚染の分布を検出し、それを評価することができる。
Next, a depth region where defects or contamination of the actually measured silicon wafer 11 exists is obtained. Specifically, first, the temperature (50 K in this case) of the portion where the shift amount from the reference temperature dependency graph is larger than the normal portion in the actually measured temperature dependency graph is obtained (S107, FIG. 4). Thereafter, a temperature-dependent depth dependency graph (50K graph) corresponding to this temperature is selected (S108, FIG. 3). Thereafter, a wafer depth region in which the photoluminescence intensity of the selected graph is controlled is obtained (S109, FIG. 3), and a depth region where defects or contamination of the actually measured silicon wafer 11 exists is evaluated. That is, the region from the surface of the actually measured silicon wafer 11 to 20 μm is, for example, 50% of the photoluminescence emission of the entire depth of the silicon wafer 11. Therefore, the depth region around 20 μm is estimated as a depth region where defects or contamination of the actually measured silicon wafer 11 exists.
Since it comprised in this way, the distribution of the electrically active defect and contamination in the depth direction of the silicon wafer 11 which was difficult to detect by the conventional method can be detected and evaluated.

次に、図5を参照して、この発明の実施例2に係る半導体ウェーハの表面評価方法を説明する。
図5に示すように、実施例2では、実測のシリコンウェーハ11として、実測温度依存グラフのうち、基準温度依存グラフからのシフト量が通常の部分より大きい部分の温度が400Kとなるものを採用した例である。この場合、実測のシリコンウェーハ11の表面から100μm付近の領域が、シリコンウェーハ11の深さ全体のフォトルミネセンスの発光に対して50%となる。これにより、この100μm付近より深い領域を、実測のシリコンウェーハ11の欠陥または汚染が存在する深さ領域と推定する。
その他は、実施例1と同様であるので説明を省略する。
Next, a surface evaluation method for a semiconductor wafer according to Embodiment 2 of the present invention will be described with reference to FIG.
As shown in FIG. 5, in Example 2, as the actually measured silicon wafer 11, the measured temperature dependence graph in which the temperature of the portion where the shift amount from the reference temperature dependence graph is larger than the normal portion is 400 K is adopted. This is an example. In this case, the area near 100 μm from the surface of the actually measured silicon wafer 11 is 50% of the photoluminescence emission of the entire depth of the silicon wafer 11. As a result, a region deeper than the vicinity of 100 μm is estimated as a depth region where defects or contamination of the actually measured silicon wafer 11 exists.
Others are the same as in the first embodiment, and a description thereof will be omitted.

この発明は、エピタキシャルウェーハなどのウェーハ表層の品質が重要なウェーハに有用である。   The present invention is useful for wafers in which the quality of the wafer surface layer is important, such as epitaxial wafers.

11 シリコンウェーハ(半導体ウェーハ)。 11 Silicon wafer (semiconductor wafer).

Claims (1)

半導体ウェーハの表層に短波長レーザの光励起によりフォトルミネセンスを発生させ、該フォトルミネセンスを測定することで、前記半導体ウェーハの表層の電気的に活性な欠陥、汚染を評価する半導体ウェーハの表層評価方法であって、
良品の半導体ウェーハに対する深さ位置とフォトルミネセンス強度との関係を温度別にシュミレーションした複数の温度別深さ依存グラフを作成するとともに、該各温度別深さ依存グラフについて、フォトルミネセンス強度の支配的なウェーハ深さ領域を求め、
前記良品の半導体ウェーハに対して、温度とフォトルミネセンス強度との関係をシュミレーションした基準温度依存グラフを作成するとともに、実測の半導体ウェーハに対して、温度とフォトルミネセンス強度との関係を示す実測温度依存グラフを作成し、
その後、前記基準温度依存グラフと前記実測温度依存グラフとを対比し、両グラフが一致すれば、前記実測の半導体ウェーハには欠陥および汚染が存在しないと評価する一方、前記実測温度依存グラフが前記基準温度依存グラフよりフォトルミネセンス強度が低い方へシフトしていれば、前記実測の半導体ウェーハに欠陥または汚染が存在すると評価するとともに、
前記実測の半導体ウェーハの前記欠陥または汚染が存在する深さ領域は、前記実測温度依存グラフのうち、前記基準温度依存グラフからのシフト量が通常の部分より大きい部分の温度を求め、その後、この温度に相応する前記温度別深さ依存グラフを選出し、該選出されたグラフのフォトルミネセンス強度が支配されるウェーハ深さ領域から求める半導体ウェーハの表面評価方法。
Evaluation of the surface layer of a semiconductor wafer for evaluating electrically active defects and contamination of the surface layer of the semiconductor wafer by generating photoluminescence on the surface layer of the semiconductor wafer by photoexcitation of a short wavelength laser and measuring the photoluminescence A method,
Creates multiple temperature-dependent depth dependence graphs that simulate the relationship between depth position and photoluminescence intensity for a good semiconductor wafer by temperature, and controls the photoluminescence intensity for each temperature-dependent depth dependence graph. A typical wafer depth region,
Create a reference temperature dependence graph that simulates the relationship between temperature and photoluminescence intensity for the above-mentioned non-defective semiconductor wafer, and measure the relationship between temperature and photoluminescence intensity for the measured semiconductor wafer. Create a temperature dependence graph
Then, the reference temperature dependence graph and the measured temperature dependence graph are compared, and if the two graphs match, the measured semiconductor wafer is evaluated as having no defects and contamination, while the measured temperature dependence graph is If the photoluminescence intensity is shifted to a lower side than the reference temperature dependence graph, it is evaluated that there is a defect or contamination in the measured semiconductor wafer, and
For the depth region where the defect or contamination of the measured semiconductor wafer exists, the temperature of the measured temperature dependence graph is determined as the temperature of the portion where the shift amount from the reference temperature dependence graph is larger than the normal part, and then A method for evaluating a surface of a semiconductor wafer, wherein a temperature-dependent depth-dependent graph corresponding to a temperature is selected and a wafer depth region in which the photoluminescence intensity of the selected graph is controlled is obtained.
JP2009206376A 2009-09-07 2009-09-07 Semiconductor wafer surface layer evaluation method Active JP5505769B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009206376A JP5505769B2 (en) 2009-09-07 2009-09-07 Semiconductor wafer surface layer evaluation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009206376A JP5505769B2 (en) 2009-09-07 2009-09-07 Semiconductor wafer surface layer evaluation method

Publications (2)

Publication Number Publication Date
JP2011060861A true JP2011060861A (en) 2011-03-24
JP5505769B2 JP5505769B2 (en) 2014-05-28

Family

ID=43948192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009206376A Active JP5505769B2 (en) 2009-09-07 2009-09-07 Semiconductor wafer surface layer evaluation method

Country Status (1)

Country Link
JP (1) JP5505769B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012202798A (en) * 2011-03-25 2012-10-22 Shin Etsu Handotai Co Ltd METHOD FOR EVALUATING Cu CONCENTRATION OF SILICON WAFER

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002181710A (en) * 2000-12-15 2002-06-26 Toshiba Ceramics Co Ltd Fluorescence detecting and measuring instrument
JP2006147848A (en) * 2004-11-19 2006-06-08 Japan Aerospace Exploration Agency Method and device for evaluating defect of semiconductor sample
JP2007071643A (en) * 2005-09-06 2007-03-22 Sharp Corp Semiconductor crystal screening method
JP2009216932A (en) * 2008-03-10 2009-09-24 Dainippon Printing Co Ltd Red ink for correcting defect in red colored layer of color filter with high color density

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002181710A (en) * 2000-12-15 2002-06-26 Toshiba Ceramics Co Ltd Fluorescence detecting and measuring instrument
JP2006147848A (en) * 2004-11-19 2006-06-08 Japan Aerospace Exploration Agency Method and device for evaluating defect of semiconductor sample
JP2007071643A (en) * 2005-09-06 2007-03-22 Sharp Corp Semiconductor crystal screening method
JP2009216932A (en) * 2008-03-10 2009-09-24 Dainippon Printing Co Ltd Red ink for correcting defect in red colored layer of color filter with high color density

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012202798A (en) * 2011-03-25 2012-10-22 Shin Etsu Handotai Co Ltd METHOD FOR EVALUATING Cu CONCENTRATION OF SILICON WAFER

Also Published As

Publication number Publication date
JP5505769B2 (en) 2014-05-28

Similar Documents

Publication Publication Date Title
JP4248249B2 (en) Detection and classification of semiconductor microdefects
EP0925497B1 (en) Apparatus and method for detecting micro defects in semi-conductors
TWI391645B (en) Differential wavelength photoluminescence for non-contact measuring of contaminants and defects located below the surface of a wafer or other workpiece
CN107615470B (en) Method for manufacturing silicon epitaxial wafer and method for evaluating silicon epitaxial wafer
IL155021A (en) Method to detect surface metal contamination
JP5281258B2 (en) Stress measurement method
JP3917154B2 (en) Defect evaluation method and apparatus for semiconductor sample
JP2008198913A (en) Checking method for semiconductor substrate and checking device for semiconductor substrate
US7403022B2 (en) Method for measuring peak carrier concentration in ultra-shallow junctions
IL267920B2 (en) Inspection and metrology using broadband infrared radiation
JP6931995B2 (en) Defect measurement method for SiC wafers, standard sample and manufacturing method for SiC epitaxial wafers
TW200427978A (en) Detection method and apparatus
JP2004349582A (en) Method and device of measuring defect in solid
JP5505769B2 (en) Semiconductor wafer surface layer evaluation method
US20070188761A1 (en) Combined modulated optical reflectance and electrical system for ultra-shallow junctions applications
JP2009099820A (en) Inspection device, inspection method, and manufacturing method of semiconductor device
JP2009054771A (en) Method and device of evaluating defect of semiconductor crystal
JP5477697B2 (en) Silicon wafer surface or surface layer evaluation method
Malyarchuk et al. Nanoscopic measurements of surface recombination velocity and diffusion length in a semiconductor quantum well
JP5579206B2 (en) Defect determination apparatus and method
JP6032072B2 (en) Defect detection method
JP5471780B2 (en) Method for measuring iron concentration in boron-doped p-type silicon and method for producing boron-doped p-type silicon wafer
JP6593235B2 (en) Epitaxial wafer evaluation method and manufacturing method
JP2004233279A (en) Evaluation method of semiconductor wafer and manufacturing method of semiconductor device
JPH11281576A (en) Device for measuring photo luminescence in crystal

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140306

R150 Certificate of patent or registration of utility model

Ref document number: 5505769

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250