JP2011058083A - Sputtering system - Google Patents
Sputtering system Download PDFInfo
- Publication number
- JP2011058083A JP2011058083A JP2009211963A JP2009211963A JP2011058083A JP 2011058083 A JP2011058083 A JP 2011058083A JP 2009211963 A JP2009211963 A JP 2009211963A JP 2009211963 A JP2009211963 A JP 2009211963A JP 2011058083 A JP2011058083 A JP 2011058083A
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- detection means
- voltage
- timing
- normal discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、基板に薄膜を成膜するスパッタリング装置に関する。 The present invention relates to a sputtering apparatus for forming a thin film on a substrate.
従来、反射防止用の薄膜を基板(例えばレンズ)に成膜するのに、スパッタリング装置が一般的に用いられている。この種のスパッタリング装置による成膜方法として、基板の両面に対しスパッタリングによって薄膜を成膜する方法が知られている。この方法では、基板の両面側にターゲットが装着されたカソードを配置し、基板の両面に同時に薄膜を成膜するものである(特許文献1参照)。カソードは、基板の両面側にそれぞれ複数個ずつ配置され、それぞれ独立して投入電力が制御可能に構成されている。これにより、各ターゲットの材料を異ならせ、各カソードに同時に電力を投入し、それぞれのターゲットの物質を同時に基板上に析出させる同時スパッタにより、複合組成の薄膜を成膜することが可能である。 Conventionally, a sputtering apparatus is generally used to form an antireflection thin film on a substrate (for example, a lens). As a film forming method using this type of sputtering apparatus, a method of forming a thin film on both surfaces of a substrate by sputtering is known. In this method, cathodes with targets attached are arranged on both sides of a substrate, and a thin film is simultaneously formed on both sides of the substrate (see Patent Document 1). A plurality of cathodes are arranged on both sides of the substrate, and the input power can be controlled independently. Accordingly, it is possible to form a thin film having a composite composition by simultaneous sputtering in which materials for each target are made different, power is simultaneously applied to each cathode, and substances of each target are simultaneously deposited on the substrate.
しかしながら、同一の成膜室内において基板に同時に成膜を行うと、それぞれのカソード近傍にて発生するプラズマが干渉を起こすことがある。具体的に説明すると、所望のプラズマ状態を発生させるためには、ガス流量を制御してカソード近傍にガスを流入させる必要がある。特に真空状態からガス流入開始時には、一方のカソードの近傍に他方のカソードを配置したことにより、互いのガス量が影響し合い各カソード周辺のガス量及び真空度が一定とならない。この状態で同時にプラズマを発生させようとすると、放電条件が揃った側の一方のカソードが先に放電を開始し、これにより他方のカソードによる放電の時間遅れが生じて所望の放電が得られない、干渉が起こることがある。この干渉は、互いのカソードを近接して配置した場合に起こる可能性が高くなる。この干渉が起こると、一方のカソードのみ放電が開始されるが、他方のカソードにおいて正常な放電に移行するまでに時間差が生じる。したがって、基板の両面を同じシーケンスにて成膜すると、干渉による時間遅れが生じた分が成膜されないため、基板において所望の光学特性を得られないことになっていた。 However, if film formation is performed simultaneously on the substrate in the same film formation chamber, plasma generated in the vicinity of each cathode may cause interference. More specifically, in order to generate a desired plasma state, it is necessary to control the gas flow rate so that the gas flows in the vicinity of the cathode. In particular, at the start of gas inflow from the vacuum state, the other cathode is arranged in the vicinity of one of the cathodes, so that the amount of gas of each other influences and the amount of gas around each cathode and the degree of vacuum are not constant. If plasma is simultaneously generated in this state, one of the cathodes on the side where the discharge conditions are aligned starts discharging first, which causes a time delay of discharge by the other cathode, and a desired discharge cannot be obtained. Interference may occur. This interference is more likely to occur when the cathodes are placed close together. When this interference occurs, only one of the cathodes starts to discharge, but there is a time difference before the normal cathode shifts to the other cathode. Therefore, if both surfaces of the substrate are formed in the same sequence, the amount of time delay due to interference is not formed, so that desired optical characteristics cannot be obtained on the substrate.
そこで、本発明は、基板に良好に薄膜を成膜することができるスパッタリング装置を提供することを目的とするものである。 In view of the above, an object of the present invention is to provide a sputtering apparatus that can satisfactorily form a thin film on a substrate.
本発明は、成膜室内に基板に相対して配置された第1のカソード及び第2のカソードと、前記各カソードに装着された第1のターゲット及び第2のターゲットと、前記各カソードに電圧を印加する第1の電源及び第2の電源と、を備え、前記各電源より前記各カソードにそれぞれ電圧を印加して、スパッタリングにより前記基板に前記各ターゲットの物質を成膜するスパッタリング装置において、前記各カソードにおける正常放電タイミングをそれぞれ検出する第1の検出手段及び第2の検出手段と、前記第1の検出手段及び前記第2の検出手段のいずれか一方の検出手段により先に検出された正常放電タイミングをトリガとして計時を開始する計時手段と、前記各検出手段により検出された正常放電タイミングで、前記各カソードにおける放電電流と前記各カソードへの印加電圧との積で得られる電力が成膜に必要な所定電力値となるように、前記各カソードへの印加電圧を設定する設定手段と、を備え、前記設定手段は、前記一方の検出手段に正常放電タイミングが検出された前記カソードに対しては、前記計時手段が所定時間を計時した時点で放電が終了するように印加電圧を設定し、前記第1の検出手段及び前記第2の検出手段のうち他方の検出手段に正常放電タイミングが検出された前記カソードに対しては、前記一方の検出手段により検出された正常放電タイミングと、前記他方の検出手段により検出された正常放電タイミングとの時間差を求め、前記計時手段が前記所定時間に前記時間差を加えた時間を計時した時点で放電が終了するように印加電圧を設定する、ことを特徴とするものである。 The present invention includes a first cathode and a second cathode disposed in a film formation chamber relative to a substrate, a first target and a second target mounted on each cathode, and a voltage across each cathode. In a sputtering apparatus comprising: a first power source and a second power source for applying a voltage; applying a voltage from each power source to each cathode; and depositing the target material on the substrate by sputtering; First detection means and second detection means for detecting the normal discharge timing at each cathode, respectively, and the first detection means and the second detection means. Time measuring means for starting time measurement with normal discharge timing as a trigger, and normal discharge timing detected by each detecting means, at each cathode Setting means for setting the applied voltage to each cathode so that the power obtained by the product of the electric current and the applied voltage to each cathode becomes a predetermined power value necessary for film formation, The means sets an applied voltage to the cathode, for which the normal discharge timing has been detected by the one detection means, so that the discharge ends when the time measuring means times a predetermined time, Of the detection means and the second detection means, the other detection means detects the normal discharge timing, the normal discharge timing detected by the one detection means, and the other detection means A time difference from the detected normal discharge timing is obtained, and the applied voltage is set so that the discharge ends when the time measuring means measures the time obtained by adding the time difference to the predetermined time. The one in which the features.
また、本発明は、成膜室内に基板に相対して配置された第1のカソード及び第2のカソードと、前記各カソードに装着された第1のターゲット及び第2のターゲットと、前記各カソードに電圧を印加する第1の電源及び第2の電源と、を備え、前記各電源より前記各カソードにそれぞれ電圧を印加して、スパッタリングにより前記基板に前記各ターゲットの物質を成膜するスパッタリング装置において、前記各カソードにおける正常放電タイミングをそれぞれ検出する第1の検出手段及び第2の検出手段と、前記第1の検出手段及び前記第2の検出手段のいずれか一方の検出手段により後に検出された正常放電タイミングをトリガとして計時を開始する計時手段と、前記一方の検出手段により検出された正常放電タイミングで、前記各カソードにおける放電電流と前記各カソードへの印加電圧との積で得られる電力が成膜に必要な所定電力値となるように前記各カソードへの印加電圧を設定すると共に、前記計時手段が所定時間を計時した時点で放電が終了するように前記各カソードへの印加電圧を設定する設定手段と、を備え、前記設定手段は、前記第1の検出手段及び前記第2の検出手段のうち他方の検出手段に正常放電タイミングが検出された前記カソードに対しては、前記一方の検出手段により正常放電タイミングが検出されるまで、前記カソードにおける放電電流と前記カソードへの印加電圧との積で得られる電力が前記所定電力値よりも小さくなるように印加電圧を設定する、ことを特徴とするものである。 The present invention also provides a first cathode and a second cathode that are disposed in the film formation chamber relative to the substrate, a first target and a second target mounted on each cathode, and each cathode. A sputtering apparatus comprising: a first power source and a second power source for applying a voltage to the substrate, and applying a voltage to each of the cathodes from each of the power sources, and depositing the target material on the substrate by sputtering The first detection means and the second detection means for detecting the normal discharge timing at each of the cathodes, respectively, and the detection means of any one of the first detection means and the second detection means. A timing means for starting timing with the normal discharge timing as a trigger, and a normal discharge timing detected by the one detection means, The voltage applied to each cathode is set so that the power obtained by the product of the discharge current and the voltage applied to each cathode becomes a predetermined power value required for film formation. Setting means for setting an applied voltage to each cathode so that the discharge is terminated when the time is measured, and the setting means detects the other of the first detection means and the second detection means. For the cathode whose normal discharge timing is detected by the means, the power obtained by the product of the discharge current at the cathode and the applied voltage to the cathode until the normal discharge timing is detected by the one detection means The applied voltage is set so that is smaller than the predetermined power value.
また、本発明は、成膜室内に基板に相対して配置された第1のカソード及び第2のカソードと、前記各カソードに装着された第1のターゲット及び第2のターゲットと、前記各カソードに電圧を印加する第1の電源及び第2の電源と、を備え、前記各電源より前記各カソードにそれぞれ電圧を印加して、スパッタリングにより前記基板に前記各ターゲットの物質を成膜するスパッタリング装置において、前記各カソードにおける正常放電タイミングをそれぞれ検出する第1の検出手段及び第2の検出手段と、前記第1の検出手段及び前記第2の検出手段のいずれか一方の検出手段により先に検出された正常放電タイミングをトリガとして計時を開始する計時手段と、前記各カソードに対して、前記計時手段が所定時間を計時した時点で放電が終了するように印加電圧を設定する設定手段と、を備え、前記設定手段は、前記一方の検出手段に正常放電タイミングが検出された前記カソードに対しては、前記カソードにおける放電電流と前記カソードへの印加電圧との積で得られる電力が成膜に必要な所定電力値となるように印加電圧を設定し、前記第1の検出手段及び前記第2の検出手段のうち他方の検出手段に正常放電タイミングが検出された前記カソードに対しては、前記一方の検出手段により検出された正常放電タイミングと、前記他方の検出手段により検出された正常放電タイミングとの時間差を求め、前記カソードにおける放電電流と前記カソードへの印加電圧との積で得られる電力が、前記所定電力値に前記時間差に対応する電力値を加算した値となるように印加電圧を設定する、ことを特徴とするものである。 The present invention also provides a first cathode and a second cathode that are disposed in the film formation chamber relative to the substrate, a first target and a second target mounted on each cathode, and each cathode. A sputtering apparatus comprising: a first power source and a second power source for applying a voltage to the substrate, and applying a voltage to each of the cathodes from each of the power sources, and depositing the target material on the substrate by sputtering The first detection means and the second detection means for detecting the normal discharge timing at each of the cathodes respectively, and the first detection means and the second detection means are first detected by the detection means. Time measuring means for starting time measurement using the normal discharge timing as a trigger, and for each of the cathodes, when the time measuring means times a predetermined time, the discharge occurs. Setting means for setting the applied voltage so as to end, the setting means, for the cathode for which the normal discharge timing is detected by the one detection means, to the discharge current in the cathode and to the cathode The applied voltage is set so that the power obtained by the product of the applied voltage and the applied voltage becomes a predetermined power value necessary for film formation, and the other detecting means is normal among the first detecting means and the second detecting means. For the cathode in which the discharge timing is detected, a time difference between the normal discharge timing detected by the one detection means and the normal discharge timing detected by the other detection means is obtained, and the discharge current in the cathode And the applied voltage to the cathode, the applied voltage is set so that the power obtained by adding the power value corresponding to the time difference to the predetermined power value is obtained. A constant, it is characterized in.
また、本発明は、成膜室内に基板に相対して配置された第1のカソード及び第2のカソードと、前記各カソードに装着された第1のターゲット及び第2のターゲットと、前記各カソードに電圧を印加する第1の電源及び第2の電源と、を備え、前記各電源より前記各カソードにそれぞれ電圧を印加して、スパッタリングにより前記基板に前記各ターゲットの物質を成膜するスパッタリング装置において、前記各カソードにおける正常放電タイミングをそれぞれ検出する第1の検出手段及び第2の検出手段と、前記第1の検出手段及び前記第2の検出手段のいずれか一方の検出手段により後に検出された正常放電タイミングをトリガとして計時を開始する計時手段と、前記各検出手段により検出された正常放電タイミングで、前記各カソードにおける放電電流と前記各カソードへの印加電圧との積で得られる電力が成膜に必要な所定電力値となるように前記各カソードへの印加電圧を設定すると共に、前記計時手段が所定時間を計時した時点で放電が終了するように前記各カソードへの印加電圧を設定する設定手段と、前記基板と前記各ターゲットとの間に進退可能に配置され、前記基板を遮蔽する遮蔽位置と前記遮蔽位置から退避する退避位置とに移動可能な第1の遮蔽板及び第2の遮蔽板と、前記計時手段により計時されたタイミングで前記各遮蔽板を前記遮蔽位置から前記退避位置に移動させる移動手段と、を備えたことを特徴とするものである。 The present invention also provides a first cathode and a second cathode that are disposed in the film formation chamber relative to the substrate, a first target and a second target mounted on each cathode, and each cathode. A sputtering apparatus comprising: a first power source and a second power source for applying a voltage to the substrate, and applying a voltage to each of the cathodes from each of the power sources, and depositing the target material on the substrate by sputtering The first detection means and the second detection means for detecting the normal discharge timing at each of the cathodes, respectively, and the detection means of any one of the first detection means and the second detection means. Timing means for starting timing with the normal discharge timing as a trigger, and the normal discharge timing detected by each of the detection means at each cathode. The voltage applied to each cathode is set so that the power obtained by the product of the discharge current and the voltage applied to each cathode becomes a predetermined power value necessary for film formation, and the time measuring means sets a predetermined time. Setting means for setting an applied voltage to each cathode so that the discharge is finished at the time of counting, and a shielding position for shielding the substrate and the shielding, which are disposed between the substrate and each target so as to be able to advance and retreat. A first shielding plate and a second shielding plate which are movable to a retracted position retracted from a position, and a moving means for moving each of the shielding plates from the shield position to the retracted position at a timing timed by the time measuring means. It is characterized by comprising.
本発明によれば、プラズマの干渉により各カソードにおける正常放電タイミングがずれても、成膜に必要な電力及び時間にて基板に成膜を行うことができ、基板に成膜される膜の品質が向上する。 According to the present invention, even when the normal discharge timing at each cathode is shifted due to plasma interference, the film can be formed on the substrate with the power and time required for film formation, and the quality of the film formed on the substrate Will improve.
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings.
[第1実施形態]
図1(a)に示すスパッタリング装置100は、マグネトロンスパッタリング法により、レンズ等の基板8に反射防止用の薄膜を形成するものである。スパッタリング装置100は、基板8が配置される成膜室となる真空チャンバー1と、真空チャンバー1内(成膜室内)に基板8に相対して配置された第1のカソード2及び第2のカソード3とを備えている。また、スパッタリング装置100は、各カソード2,3に装着された第1のターゲット4及び第2のターゲット5と、各カソード2,3に電気的に接続され、電圧を印加する第1の電源6及び第2の電源7とを備えている。
[First Embodiment]
A
カソード2,3は、基板8の両面側に配置されている。したがって、基板8の一方の面には、第1のターゲット4が対向しており、基板8の他方の面には、第2のターゲット5が対向している。各カソード2,3には、真空チャンバー1の外部に配置した各電源6,7に接続され、マイナスの電圧がそれぞれ印加される。なお、図示は省略するが、第1のターゲット4と基板8との間、及び第2のターゲット5と基板8との間には、ガスが導入される。具体的に説明すると、ターゲット4,5付近に不活性ガスが導入され、基板8付近に反応性ガスが導入される。スパッタリングに使用する不活性ガスとしては、例えばAr、Kr、Xe等であり、通常はArが使用される。また反応性ガスとしては、通常は酸素が使用される。ターゲット4,5の材料としては、Nb、Ti、Al、Si等が使用される。
The
スパッタリング動作としては、真空チャンバー1内を減圧した状態でガスを導入し、各カソード2,3に電圧を印加することでプラズマ20,21を発生させる。そして、発生させたプラズマ20,21中の+イオンを陰極であるターゲット4,5にぶつけることで、基板8にターゲット4,5の材料をスパッタリングさせ、基板8上に各ターゲット4,5の物質を成膜する。ガスの導入は、電圧を印加する少し前より導入を開始して、電圧印加終了後に導入を終了する。
As a sputtering operation, a gas is introduced in a state where the vacuum chamber 1 is decompressed, and a voltage is applied to each of the
スパッタリング装置100により基板8に薄膜を成膜する場合、成膜厚みのばらつきや膜分布の均一性が問題になる。マグネトロンスパッタ法では、ターゲット4,5の背面に配置された不図示のマグネットにより、ターゲット4,5表面においてプラズマが集中する部分(エロージョン部)と、それ以外の部分(非エロージョン部)が形成される。
When a thin film is formed on the substrate 8 by the
光学薄膜としては、何層にも渡り成膜を行い、所望の光学特性を得るのが一般的である。膜厚に差が生じると、反射率、透過率等の膜特性に差をもたらすことになる。本実施形態では、図示は省略するが、複数層の成膜を行う場合、層ごとにターゲット4,5の材料を交換、または基板8を動かす等により成膜を行っている。 As an optical thin film, it is common to form a film over several layers to obtain desired optical characteristics. When a difference occurs in the film thickness, a difference occurs in film characteristics such as reflectance and transmittance. In the present embodiment, although not shown, when a plurality of layers are formed, the layers 4 and 5 are formed by changing the materials of the targets 4 and 5 or moving the substrate 8.
また、光学特性としては基板面上での膜厚分布の均一性も要求される。膜厚分布が不均一になると、光学特性にむらが生じ、レンズの品質を低下してしまう。そこで、本実施形態では、図示は省略するが、膜厚分布に関しては、基板8に自転や公転等の機構を用いて回転させながら成膜を行うことで不均一性を改善している。 Further, the optical characteristics are required to have a uniform film thickness distribution on the substrate surface. If the film thickness distribution is non-uniform, the optical characteristics become uneven and the quality of the lens is degraded. Therefore, in this embodiment, although illustration is omitted, regarding the film thickness distribution, non-uniformity is improved by performing film formation while rotating the substrate 8 using a mechanism such as rotation or revolution.
次に、各電源及び制御装置の構成について詳細に説明する。第1の電源6は、交流入力を直流に変換して直流電圧を可変する第1のAC/DC変換部9と、直流電圧を入力としてパルスを生成し、第1のカソード2にパルスを出力する第1のパルス生成部11とを備えている。同様に、第2の電源7は、交流入力を直流に変換して直流電圧を可変する第2のAC/DC変換部10と、直流電圧を入力としてパルスを生成し、第2のカソード3にパルスを出力する第2のパルス生成部12とを備えている。各AC/DC変換部9,10は、マイナスの直流電圧を出力する。そして、各パルス生成部11,12は、真空チャンバー1を零電位として各カソード2,3にマイナスの直流電圧のパルスを印加する。
Next, the configuration of each power supply and control device will be described in detail. The
制御装置200は、各電源6,7による各カソード2,3への印加電圧、つまり、各AC/DC変換部9,10の出力電圧である直流電圧を制御する第1の制御部17及び第2の制御部18を備えている。また、制御装置200は、各電源6,7による各カソード2,3への印加電圧(放電電圧)、つまり、各AC/DC変換部9,10の出力電圧である直流電圧を検出する第1の電圧検出部13及び第2の電圧検出部14を備えている。また、制御装置200は、各カソード2,3における放電電流を検出する第1の電流検出部15及び第2の電流検出部16を備えている。更に、制御装置200は、ポンプや電源等の装置全体を制御する装置制御部27を備えている。
The
次に、第1の電源6を例に説明を行う。第1の制御部17は、第1の電圧検出部13及び第1の電流検出部15の検出値(電圧値及び電流値)に基づき、制御信号を第1のAC/DC変換部9に出力して、電圧を制御している。第1のAC/DC変換部9の直流出力は、第1のパルス生成部11にてパルス化される。このようにパルス化することで、ターゲット表面に生成される酸化膜上の帯電を軽減することができる。第1のパルス生成部11からのパルス出力は、真空チャンバー1内の第1のカソード2に供給される。パルス出力は、1kHz〜1MHzの間の周波数で生成することが望ましく、10kHz〜100kHzで生成することが更に望ましい。
Next, the
ここで、放電開始までのパルス条件と成膜を行うときのパルス条件は異なる設定を行っている。パルス条件とは、周波数及びデューティである。放電開始までのパルス条件としては、異なるターゲット材料においても同じ条件としている。これにより、電源投入より放電開始までにかかる時間を略同じとなるようにしている。第1の制御部17は、放電開始までのパルス条件を設定した後、制御信号により電圧を少しずつ上げていく制御を行う。第1のカソード2における放電が開始したところで、第1の制御部17は、検出値に基づき、成膜を行うときのパルス条件(周波数及びデューティ)に設定変更、並びに電圧及び電流、又は電力を制御することで安定した成膜を行う。成膜時の条件としては、ターゲット材料により成膜を行うときのパルス条件や成膜電力をそれぞれ変更する。成膜用のパルス条件の設定値は、局部的なアーク放電を発生させないような値とする。アーク放電はターゲット表面に溜まった電荷の局部的な放電であり、成膜上影響があるため発生を抑えることが必要である。成膜用のパルス条件の設定値としては、ターゲット材料により異なるが、最大で60%程度を0Vまたはプラス電位となるパルス条件に設定すれば良い。なお、検出値としては、電流検出部15による電流検出及び電圧検出部13による電圧検出を同時に行い、制御部17にて演算して電力検出による制御を行う。成膜の厚みは、電力に比例することが一般的に知られており、電力を設定値(所定電力値)とすればより詳細な成膜が行える。装置制御部27は、同一成膜室内において複数の成膜制御、つまり成膜シーケンスを実施する。成膜シーケンスとは、ガス流量、真空度、電力、成膜時間等を対象の基板により詳細な設定を行い複数層の成膜を行うシーケンスのことである。
Here, the pulse conditions up to the start of discharge and the pulse conditions at the time of film formation are set differently. The pulse conditions are frequency and duty. The pulse conditions until the start of discharge are the same for different target materials. As a result, the time taken from turning on the power to starting discharge is substantially the same. The first control unit 17 performs control to gradually increase the voltage by the control signal after setting the pulse conditions until the start of discharge. When the discharge in the
ところで、同一の真空チャンバー1内において成膜を行う場合、ターゲット4,5近傍に発生するプラズマ20,21同士が干渉することがある。図2(a)において、第1のカソード2の放電電圧V1に対し、放電電流I1は放電開始と共に流れる。このとき、第1のカソード2とアース(真空チャンバー1)と間のインピーダンスが下がる。しかし、プラズマ干渉が起きた場合、第2のカソード3の放電電流I2は放電電流I1に比べて遅れて立ち上がる。これは、第2のカソード3側はガス量や真空度等の放電が開始する条件に至っていないにも関わらず、近傍に第1のカソード2のプラズマが存在するため、第1のカソード2側のプラズマを通じて放電電流I2がリークするからである。その後ガス量や真空度の条件が揃った時点で第2のカソード3側も正常な放電が開始する。第2のカソード3側のように干渉による影響として、第1のカソード2の放電開始後、時間遅れを生じて正常放電タイミングに至ることがある。この干渉による時間遅れは一定ではなく、環境ばらつきや装置構成、電源ばらつきにより変化するため不定となる。なお、図2(a)での放電電圧V1は、放電開始までのパルス条件と成膜時のパルス条件での平均電圧を比較した場合、放電開始までの平均電圧値の方が大きくなる設定とした時のシーケンスを記載している。また放電電圧V2では、干渉による遅れがある部分において、成膜時のパルス条件での最大平均電圧となる。
By the way, when film formation is performed in the same vacuum chamber 1, the
ここで、第1のカソード2において放電開始後、放電電流I1が所定のしきい値を超えた電流値となった時点を、正常放電タイミングとする。また、第2のカソード3において放電開始後、放電電流I2が所定のしきい値を超えた電流値となった時点を、正常放電タイミングとする。つまり、本第1実施形態では、第1の電流検出部15が第1のカソード2における正常放電タイミングを検出する第1の検出手段であり、第2の電流検出部16が第2のカソード3における正常放電タイミングを検出する第2の検出手段である。図2(a)において、第2のカソード3の近傍に第1のカソード2のプラズマが存在することとなるため、プラズマの干渉により、第2のカソード3に対しては正常放電タイミングが遅れることがある。この正常放電に至る前には放電電流I2としてリーク電流ilが流れるが、このリーク電流ilはしきい値よりも低く、正常放電タイミングは検出されない。
Here, the time at which the discharge current I1 becomes a current value exceeding a predetermined threshold after the start of discharge in the
基板に薄膜を成膜するのに必要な成膜時間は、成膜を行う各基板にてそれぞれ所望の反射防止の光学特性を得ることが必要であり、その光学特性を満足する成膜材料及び厚みから時間を決定する。補正無しの場合、干渉による時間遅れが生じると成膜時間がその分減少してしまうことになる。本検討によれば、時間遅れは数秒以内であるが成膜開始時には毎回時間遅れが発生するため、複数層に渡り成膜を行えば、時間遅れ分が蓄積され影響度合いが大きくなる。 The film formation time required to form a thin film on a substrate is required to obtain desired antireflection optical characteristics on each substrate on which film formation is performed, and a film forming material that satisfies the optical characteristics and Time is determined from the thickness. In the case of no correction, if a time delay due to interference occurs, the film formation time is reduced accordingly. According to this study, although the time delay is within several seconds, a time delay occurs every time when film formation is started. Therefore, if film formation is performed over a plurality of layers, the time delay is accumulated and the degree of influence increases.
そこで、本第1実施形態では、ターゲット4,5にて成膜を行う際に生じる膜厚のバラつきに対して成膜の終了のタイミングを補正する制御を行う。以下、具体的に説明すると、まず、装置制御部27は、各印加電圧V1,V2を同時に少しずつ上げて行く。次に、装置制御部27は、第1及び第2の電流検出部15,16のいずれか一方の電流検出部により先に検出された正常放電タイミングをトリガとして計時を開始する(計時手段)。図2(b)では、第1の電流検出部15により正常放電タイミングt1が先に検出されている。
Therefore, in the first embodiment, control is performed to correct the film formation end timing with respect to film thickness variations that occur when films are formed on the targets 4 and 5. Specifically, the
ここで、装置制御部27は、電流検出部15により検出された正常放電タイミングで、カソード2における放電電流I1とカソード2への印加電圧V1との積で得られる電力P1が成膜に必要な所定電力値pとなるようにカソード2への印加電圧V1を設定する。このカソード2への印加電圧V1の設定値のデータは、制御部17に出力され、制御部17は、電圧が設定値となるようにAC/DC変換部9に制御信号を出力する。同様に、装置制御部27は、電流検出部16により検出された正常放電タイミングで、カソード3における放電電流I2とカソード3への印加電圧V2との積で得られる電力P2が成膜に必要な所定電力値pとなるようにカソード3への印加電圧V2を設定する。このカソード3への印加電圧V2の設定値のデータは、制御部18に出力され、制御部18は、電圧が設定値となるようにAC/DC変換部10に制御信号を出力する。このように、本第1実施形態では、装置制御部27が設定手段として機能する。
Here, the
そして、装置制御部27は、一方の電流検出部15に正常放電タイミングt1が検出されたカソード2に対しては、所定時間(必要な成膜時間)Tを計時した時点で放電が終了するように印加電圧V1を設定する。具体的には、電流検出部15により検出される放電電流I1を基に印加電圧V1を調整して、電力P1を一定の成膜を行う所定電力値pに調整する。
Then, the
これに対し、他方の電流検出部16により検出された正常放電タイミングt2は、一方の電流検出部15により検出された正常放電タイミングt1よりも遅れている。そこで装置制御部27は、電流検出部16に正常放電タイミングt2が検出されたカソード3に対しては、電流検出部15により検出された正常放電タイミングt1と電流検出部16により検出された正常放電タイミングt2との時間差Δt(t2−t1)を求める。次に装置制御部27は、所定時間Tに、求めた時間差Δtを加えた時間を計時した時点で放電が終了するように印加電圧V2を設定する。このとき、電流検出部16により検出される放電電流I2を基に印加電圧V2を調整して、電力P2を一定の成膜を行う所定電力値pに調整する。これにより、時間遅れによる不足分、放電電流I2の成膜の終了のタイミングが長くなるように補正される。つまり、正常放電タイミング(成膜の開始のタイミング)は異なるものの、成膜の終了のタイミングを補正することにより、第1のカソード2による成膜時間と第2のカソード3による成膜時間とが同一となる。なお、本第1実施形態では、第1のカソード2が先に放電を開始した場合について説明を行ったが、第2のカソード3が先に放電を開始しても同様の検出及び補正を行う。
In contrast, the normal discharge timing t2 detected by the other
したがって、プラズマの干渉により各カソード2,3における正常放電タイミングがずれても、成膜に必要な電力及び時間にて基板8に成膜を行うことができ、基板8に成膜される膜の品質が向上する。そして、時間差Δtを加えるだけの簡易な手段で詳細な補正を行うことができ、安定した成膜を行うことができる。
Therefore, even if the normal discharge timings of the
[第2実施形態]
次に第2実施形態のスパッタリング装置について説明する。なお、本第2実施形態において、装置構成は上記第1実施形態と同一であり、制御装置の制御動作が異なるものであるので、装置の各部については図1を参照し、説明を省略する。
[Second Embodiment]
Next, the sputtering apparatus of 2nd Embodiment is demonstrated. In the second embodiment, since the apparatus configuration is the same as that of the first embodiment and the control operation of the control apparatus is different, the description of each part of the apparatus will be omitted with reference to FIG.
装置制御部27は、図3に示すように、各印加電圧V1,V2を同時に少しずつ上げて行く。そして、第1の電流検出部15及び第2の電流検出部16のうち、いずれかが先に正常放電タイミングを検出する。以下、第1の電流検出部15により正常放電タイミングt1が検出された後、第2の電流検出部16により正常放電タイミングt2が検出される場合について説明する。
As shown in FIG. 3, the
装置制御部27は、第1のカソード2に対し、正常放電タイミングt1を検出した時点で、電力P1が、所定電力値pよりも小さく、放電を維持できる程度の低電力となる電力値pmとなるように印加電圧V1を設定する(設定手段)。この低電力制御により、正常放電に至っても、基板8には成膜されない。この低電力制御は、一方の電流検出部16により正常放電タイミングt2が検出されるまで行われる。
When the
次に装置制御部27は、第1の電流検出部15及び第2の電流検出部16のいずれか一方の電流検出部により後に検出された正常放電タイミング、即ち、第2の電流検出部16により検出された正常放電タイミングt2をトリガとして計時を開始する(計時手段)。
Next, the
更に装置制御部27は、一方の電流検出部16により検出された正常放電タイミングt2で、電力P1,P2が成膜に必要な所定電力値pとなるように各カソード2,3への印加電圧V1,V2を設定する。即ち、一方の電流検出部16により正常放電タイミングt2が検出された時点で、他方の電流検出部15に正常放電タイミングt1が検出された第1のカソード2に対し、成膜に必要な所定電力値pに戻す制御を行う。そして、装置制御部27は、所定時間(必要な成膜時間)Tを計時した時点で、各カソード2,3における放電が同時に終了するように各カソード2,3への印加電圧V1,V2を設定する。具体的には、装置制御部27は、所定時間(必要な成膜時間)Tを計時した時点で、電源6,7による電圧の印加を終了する。
Further, the
したがって、プラズマの干渉により各カソード2,3における正常放電タイミングがずれても、成膜に必要な電力及び時間にて基板8に成膜を行うことができ、基板8に成膜される膜の品質が向上する。
Therefore, even if the normal discharge timings of the
また、正常放電タイミングt1よりも後の正常放電タイミングt2を検出した時点で、各カソード2,3に対して、電力Pが所定電力値pとなるように印加電圧V1,V2を設定したので、成膜の開始のタイミングが同時となる。つまり、成膜の開始のタイミング及び成膜の終了のタイミングが同時となり、第1のカソード2による成膜時間と第2のカソード3による成膜時間とが同一となる。したがって、このような正常放電タイミングt2を成膜時間の計時の起点として正常放電開始と見なす制御を行うことで、安定した成膜時間を得ることができる。そして、放電終了時には、ガスの導入は電源6,7とほぼ連動させて終了させる。よって、各カソード2,3における成膜の終了のタイミングが同じとなるので、真空度やガス圧が安定した状態にて次の成膜ができる利点がある。
In addition, when the normal discharge timing t2 after the normal discharge timing t1 is detected, the applied voltages V1 and V2 are set so that the power P becomes the predetermined power value p for each of the
[第3実施形態]
次に第3実施形態のスパッタリング装置について説明する。なお、本第3実施形態において、装置構成は上記第1実施形態と同一であり、制御装置の制御動作が異なるものであるので、装置の各部については図1を参照し、説明を省略する。
[Third Embodiment]
Next, the sputtering apparatus of 3rd Embodiment is demonstrated. In the third embodiment, the apparatus configuration is the same as that of the first embodiment, and the control operation of the control apparatus is different. Therefore, the description of each part of the apparatus will be omitted with reference to FIG.
装置制御部27は、図4に示すように、各印加電圧V1,V2を同時に少しずつ上げて行く。そして、第1の電流検出部15及び第2の電流検出部16のうち、いずれかが先に正常放電タイミングを検出する。以下、第1の電流検出部15により正常放電タイミングt1が検出された後、第2の電流検出部16により正常放電タイミングt2が検出される場合について説明する。
As shown in FIG. 4, the
まず、装置制御部27は、第1及び第2の電流検出部15,16のいずれか一方の電流検出部により先に検出された正常放電タイミングをトリガとして計時を開始する(計時手段)。図4では、第1及び第2の電流検出部15,16のうち、一方の電流検出部15により正常放電タイミングt1が先に検出されている。
First, the
次に、装置制御部27は、電流検出部15により検出された正常放電タイミングt1で、カソード2における放電電流I1とカソード2への印加電圧V1との積で得られる電力P1が成膜に必要な所定電力値pとなるようにカソード2への印加電圧V1を設定する。そして、装置制御部27は、一方の電流検出部15に正常放電タイミングt1が検出されたカソード2に対しては、所定時間(必要な成膜時間)Tを計時した時点でカソード2による放電が終了するように印加電圧V1を設定する。
Next, at the normal discharge timing t1 detected by the
これに対し、他方の電流検出部16により検出された正常放電タイミングt2は、一方の電流検出部15により検出された正常放電タイミングt1よりも遅れている。そこで装置制御部27は、電流検出部16に正常放電タイミングt2が検出されたカソード3に対しては、電流検出部15により検出された正常放電タイミングt1と電流検出部16により検出された正常放電タイミングt2との時間差Δt(t2−t1)を求める。次に、装置制御部27は、この求めた時間差Δtに対応する電力値ΔPを求める。この電力値ΔPは、所定時間Tから時間差Δtを引いた成膜時間で必要とする膜厚が得られるように設定される。そして、装置制御部27は、電力P2が、所定電力値pに電力値ΔPを加算した値となるように、カソード3への印加電圧を設定する(設定手段)。具体的には、印加電圧V2を電圧値ΔV増加させることで、放電電流I2を電流値ΔI増加させることで、電力値ΔPを増加させている。このように、生じた時間差Δtを電力値ΔPに変換し、所定電力値pに電力値ΔPを加算することで、単位時間当たりの成膜量を補正している。これにより、各カソード2,3における放電終了のタイミング、つまり、成膜の終了のタイミングが同じとなる。
In contrast, the normal discharge timing t2 detected by the other
したがって、プラズマの干渉により各カソード2,3における正常放電タイミングがずれても、成膜に必要な電力及び時間にて基板8に成膜を行うことができ、基板8に成膜される膜の品質が向上する。そして、成膜の終了のタイミングが同じとなることから、真空度やガス圧が安定した状態にて次の成膜を行うことができる。
Therefore, even if the normal discharge timings of the
[第4実施形態]
次に、第4実施形態のスパッタリング装置について説明する。なお、図5において、上記第1実施形態と同様の装置構成については、同一符号を付して説明を省略する。図5に示すように、スパッタリング装置100Aは、第1のターゲット4と基板8との間に進退可能に配置された第1の遮蔽板31と、第2のターゲット5と基板8との間に進退可能に配置された第2の遮蔽板32と、を備えている。各遮蔽板31,32は、上下方向や左右方向に移動又は回転することにより遮蔽位置と退避位置とに移動可能に構成されている。
[Fourth Embodiment]
Next, the sputtering apparatus of 4th Embodiment is demonstrated. In FIG. 5, the same components as those in the first embodiment are denoted by the same reference numerals and description thereof is omitted. As shown in FIG. 5, the
スパッタリング装置100Aは、基板8を遮蔽する遮蔽位置(図5中、実線位置)と遮蔽位置から退避する退避位置(図5中、破線位置)とに第1の遮蔽板31を移動させる移動手段としての第1の駆動部33を備えている。また、スパッタリング装置100Aは、基板8を遮蔽する遮蔽位置と遮蔽位置から退避する退避位置とに第2の遮蔽板32を移動させる移動手段としての第2の駆動部34を備えている。第1の駆動部33及び第2の駆動部34は、装置制御部27により制御される。ここで、各遮蔽板31,32の遮蔽位置とは、各ターゲット4,5と基板8との間の位置のことであり、各遮蔽板31,32の退避位置とは、各ターゲット4,5と基板8との間から外れた位置のことである。
The
装置制御部27は、各遮蔽板31,32を遮蔽位置と退避位置とに移動させることにより、成膜時間の制御を行う。まず、装置制御部27は、各カソード2,3への印加電圧を同時に少しずつ上げて行く。そして、第1の電流検出部15(図1)及び第2の電流検出部16(図1)のうち、いずれかが先に正常放電タイミングを検出する。
The
装置制御部27は、それぞれの正常放電タイミングで、各カソード2,3における放電電流と各カソード2,3への印加電圧との積で得られる電力が成膜に必要な所定電力値となるように各カソード2,3への印加電圧を設定する(設定手段)。
The
ここで、装置制御部27は、第1の電流検出部15及び第2の電流検出部16(図1)のいずれか一方の電流検出部により後に検出された正常放電タイミングをトリガとして計時を開始する(計時手段)。
Here, the
次に、装置制御部27は、計時されたタイミングで各遮蔽板31,32を遮蔽位置から退避位置に移動させるように、各駆動部33,34を動作させる。これにより、それぞれの正常放電タイミングが異なっても、それぞれの成膜の開始のタイミングは同時となる。そして、装置制御部27は、所定時間を計時した時点で放電が終了するように各カソード2,3への印加電圧を設定する。
Next, the
以上、本第5実施形態では、いずれかのカソード2,3において放電が開始されても、遮蔽板31,32を遮蔽位置に移動させている状態では、基板8に対して物理的に成膜が行われない。したがって、両方のカソード2,3において正常放電タイミングに至るまでの不安定な状態の放電の影響を無くすことができ、より安定した成膜を行える。そして、計時を開始したタイミング、即ち、いずれか一方の電流検出部により後に検出された正常放電タイミングで各遮蔽板31,32が退避位置に移動するので、成膜の開始のタイミングが同時となり、成膜の終了のタイミングも同時となる。よって、真空度やガス圧が安定した状態にて次の成膜ができる利点がある。
As described above, in the fifth embodiment, even when discharge is started at any one of the
なお、上記実施形態に基づいて本発明を説明したが、本発明はこれに限定されるものではない。上記実施形態では、スパッタリング装置が2つのカソードを備える場合について説明したが、本発明は、2以上のカソードを備える場合について適用可能である。つまり、複数のカソードのうち、第1のカソードと第2のカソードとの関係について、上述したように動作するものである。 In addition, although this invention was demonstrated based on the said embodiment, this invention is not limited to this. Although the case where the sputtering apparatus includes two cathodes has been described in the above embodiment, the present invention is applicable to a case where two or more cathodes are provided. That is, among the plurality of cathodes, the relationship between the first cathode and the second cathode operates as described above.
また、上記実施形態では、基板8の両面側に第1のカソード2と第2のカソード3とを配置した場合について説明したが、これに限定するものではなく、基板の片面側に第1のカソードと第2のカソードとを配置する場合についても本発明は適用可能である。
Moreover, although the said embodiment demonstrated the case where the
また、上記実施形態では、電流検出部15,16により正常放電タイミングを検出する場合について説明したが、これに限定するものではない。各検出手段が各電流検出部15,16及び各電圧検出部13,14で構成され、各電流検出部15,16により検出された放電電流と、各電圧検出部13,14により検出された印加電圧(放電電圧)との積で得られる電力を検出するようにしてもよい。この場合も上記実施形態と同様の効果が得られる。
Moreover, although the said embodiment demonstrated the case where the normal discharge timing was detected by the electric
1 真空チャンバー(成膜室)
2 第1のカソード
3 第2のカソード
4 第1のターゲット
5 第2のターゲット
6 第1の電源
7 第2の電源
8 基板
15 第1の電流検出部(第1の検出手段)
16 第2の電流検出部(第2の検出手段)
27 装置制御部(計時手段、設定手段)
1 Vacuum chamber (deposition chamber)
2
16 2nd electric current detection part (2nd detection means)
27 Device control unit (time measuring means, setting means)
Claims (6)
前記各カソードにおける正常放電タイミングをそれぞれ検出する第1の検出手段及び第2の検出手段と、
前記第1の検出手段及び前記第2の検出手段のいずれか一方の検出手段により先に検出された正常放電タイミングをトリガとして計時を開始する計時手段と、
前記各検出手段により検出された正常放電タイミングで、前記各カソードにおける放電電流と前記各カソードへの印加電圧との積で得られる電力が成膜に必要な所定電力値となるように、前記各カソードへの印加電圧を設定する設定手段と、を備え、
前記設定手段は、
前記一方の検出手段に正常放電タイミングが検出された前記カソードに対しては、前記計時手段が所定時間を計時した時点で放電が終了するように印加電圧を設定し、
前記第1の検出手段及び前記第2の検出手段のうち他方の検出手段に正常放電タイミングが検出された前記カソードに対しては、前記一方の検出手段により検出された正常放電タイミングと、前記他方の検出手段により検出された正常放電タイミングとの時間差を求め、前記計時手段が前記所定時間に前記時間差を加えた時間を計時した時点で放電が終了するように印加電圧を設定する、
ことを特徴とするスパッタリング装置。 A first cathode and a second cathode disposed in the film formation chamber relative to the substrate, a first target and a second target mounted on each cathode, and a first voltage for applying a voltage to each cathode. A sputtering apparatus that includes a power source of 1 and a second power source, applies a voltage from each power source to each cathode, and deposits the target material on the substrate by sputtering.
First detection means and second detection means for detecting normal discharge timing at each of the cathodes;
Timing means for starting timing with a normal discharge timing detected previously by one of the first detection means and the second detection means as a trigger;
At each normal discharge timing detected by each detection means, the power obtained by the product of the discharge current at each cathode and the voltage applied to each cathode is a predetermined power value required for film formation. Setting means for setting the voltage applied to the cathode,
The setting means includes
For the cathode for which the normal discharge timing is detected by the one detection means, an applied voltage is set so that the discharge ends when the time measuring means times a predetermined time,
Of the first detection means and the second detection means, the normal detection timing detected by the one detection means and the other detection means for the cathode whose normal discharge timing is detected by the other detection means Obtaining a time difference from the normal discharge timing detected by the detecting means, and setting the applied voltage so that the discharge is terminated when the time measuring means measures the time obtained by adding the time difference to the predetermined time.
A sputtering apparatus characterized by that.
前記各カソードにおける正常放電タイミングをそれぞれ検出する第1の検出手段及び第2の検出手段と、
前記第1の検出手段及び前記第2の検出手段のいずれか一方の検出手段により後に検出された正常放電タイミングをトリガとして計時を開始する計時手段と、
前記一方の検出手段により検出された正常放電タイミングで、前記各カソードにおける放電電流と前記各カソードへの印加電圧との積で得られる電力が成膜に必要な所定電力値となるように前記各カソードへの印加電圧を設定すると共に、前記計時手段が所定時間を計時した時点で放電が終了するように前記各カソードへの印加電圧を設定する設定手段と、を備え、
前記設定手段は、
前記第1の検出手段及び前記第2の検出手段のうち他方の検出手段に正常放電タイミングが検出された前記カソードに対しては、前記一方の検出手段により正常放電タイミングが検出されるまで、前記カソードにおける放電電流と前記カソードへの印加電圧との積で得られる電力が前記所定電力値よりも小さくなるように印加電圧を設定する、
ことを特徴とするスパッタリング装置。 A first cathode and a second cathode disposed in the film formation chamber relative to the substrate, a first target and a second target mounted on each cathode, and a first voltage for applying a voltage to each cathode. A sputtering apparatus that includes a power source of 1 and a second power source, applies a voltage from each power source to each cathode, and deposits the target material on the substrate by sputtering.
First detection means and second detection means for detecting normal discharge timing at each of the cathodes;
Timing means for starting timing with a normal discharge timing detected later by one of the first detection means and the second detection means as a trigger;
At each normal discharge timing detected by the one detection means, the power obtained by the product of the discharge current at each cathode and the applied voltage to each cathode is the predetermined power value required for film formation. Setting voltage applied to the cathode, and setting means for setting the voltage applied to each cathode so that the discharge ends when the time measuring means times a predetermined time, and
The setting means includes
For the cathode in which the normal discharge timing is detected by the other detection means of the first detection means and the second detection means, until the normal discharge timing is detected by the one detection means, Setting the applied voltage so that the power obtained by the product of the discharge current at the cathode and the applied voltage to the cathode is smaller than the predetermined power value;
A sputtering apparatus characterized by that.
前記各カソードにおける正常放電タイミングをそれぞれ検出する第1の検出手段及び第2の検出手段と、
前記第1の検出手段及び前記第2の検出手段のいずれか一方の検出手段により先に検出された正常放電タイミングをトリガとして計時を開始する計時手段と、
前記各カソードに対して、前記計時手段が所定時間を計時した時点で放電が終了するように印加電圧を設定する設定手段と、を備え、
前記設定手段は、
前記一方の検出手段に正常放電タイミングが検出された前記カソードに対しては、前記カソードにおける放電電流と前記カソードへの印加電圧との積で得られる電力が成膜に必要な所定電力値となるように印加電圧を設定し、
前記第1の検出手段及び前記第2の検出手段のうち他方の検出手段に正常放電タイミングが検出された前記カソードに対しては、前記一方の検出手段により検出された正常放電タイミングと、前記他方の検出手段により検出された正常放電タイミングとの時間差を求め、前記カソードにおける放電電流と前記カソードへの印加電圧との積で得られる電力が、前記所定電力値に前記時間差に対応する電力値を加算した値となるように印加電圧を設定する、
ことを特徴とするスパッタリング装置。 A first cathode and a second cathode disposed in the film formation chamber relative to the substrate, a first target and a second target mounted on each cathode, and a first voltage for applying a voltage to each cathode. A sputtering apparatus that includes a power source of 1 and a second power source, applies a voltage from each power source to each cathode, and deposits the target material on the substrate by sputtering.
First detection means and second detection means for detecting normal discharge timing at each of the cathodes;
Timing means for starting timing with a normal discharge timing detected previously by one of the first detection means and the second detection means as a trigger;
For each of the cathodes, setting means for setting an applied voltage so that the discharge ends when the time measuring means times a predetermined time, and
The setting means includes
For the cathode whose normal discharge timing is detected by the one detection means, the power obtained by the product of the discharge current at the cathode and the voltage applied to the cathode is the predetermined power value required for film formation. Set the applied voltage so that
Of the first detection means and the second detection means, the normal detection timing detected by the one detection means and the other detection means for the cathode whose normal discharge timing is detected by the other detection means The time difference from the normal discharge timing detected by the detection means is obtained, and the power obtained by the product of the discharge current at the cathode and the voltage applied to the cathode is the power value corresponding to the time difference in the predetermined power value. Set the applied voltage to be the added value,
A sputtering apparatus characterized by that.
前記各カソードにおける正常放電タイミングをそれぞれ検出する第1の検出手段及び第2の検出手段と、
前記第1の検出手段及び前記第2の検出手段のいずれか一方の検出手段により後に検出された正常放電タイミングをトリガとして計時を開始する計時手段と、
前記各検出手段により検出された正常放電タイミングで、前記各カソードにおける放電電流と前記各カソードへの印加電圧との積で得られる電力が成膜に必要な所定電力値となるように前記各カソードへの印加電圧を設定すると共に、前記計時手段が所定時間を計時した時点で放電が終了するように前記各カソードへの印加電圧を設定する設定手段と、
前記基板と前記各ターゲットとの間に進退可能に配置され、前記基板を遮蔽する遮蔽位置と前記遮蔽位置から退避する退避位置とに移動可能な第1の遮蔽板及び第2の遮蔽板と、
前記計時手段により計時されたタイミングで前記各遮蔽板を前記遮蔽位置から前記退避位置に移動させる移動手段と、を備えたことを特徴とするスパッタリング装置。 A first cathode and a second cathode disposed in the film formation chamber relative to the substrate, a first target and a second target mounted on each cathode, and a first voltage for applying a voltage to each cathode. A sputtering apparatus that includes a power source of 1 and a second power source, applies a voltage from each power source to each cathode, and deposits the target material on the substrate by sputtering.
First detection means and second detection means for detecting normal discharge timing at each of the cathodes;
Timing means for starting timing with a normal discharge timing detected later by one of the first detection means and the second detection means as a trigger;
At the normal discharge timing detected by each detection means, the power obtained by the product of the discharge current at each cathode and the applied voltage to each cathode becomes a predetermined power value required for film formation. Setting means for setting the applied voltage to each cathode so that the discharge ends when the time measuring means times a predetermined time,
A first shielding plate and a second shielding plate, which are arranged between the substrate and each target so as to be movable back and forth, and are movable between a shielding position for shielding the substrate and a retreating position for retreating from the shielding position;
A sputtering apparatus comprising: a moving unit that moves each of the shielding plates from the shielding position to the retracted position at a timing measured by the timing unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009211963A JP2011058083A (en) | 2009-09-14 | 2009-09-14 | Sputtering system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009211963A JP2011058083A (en) | 2009-09-14 | 2009-09-14 | Sputtering system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011058083A true JP2011058083A (en) | 2011-03-24 |
Family
ID=43946029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009211963A Pending JP2011058083A (en) | 2009-09-14 | 2009-09-14 | Sputtering system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011058083A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019019376A (en) * | 2017-07-18 | 2019-02-07 | 株式会社アルバック | Film deposition method, and sputtering apparatus |
JP2019183235A (en) * | 2018-04-12 | 2019-10-24 | パナソニックIpマネジメント株式会社 | Sputtering device and sputtering method |
JP2021509933A (en) * | 2017-08-21 | 2021-04-08 | ジェンコア リミテッド | Improvements to the coating process and improvements to the coating process |
-
2009
- 2009-09-14 JP JP2009211963A patent/JP2011058083A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019019376A (en) * | 2017-07-18 | 2019-02-07 | 株式会社アルバック | Film deposition method, and sputtering apparatus |
JP2021509933A (en) * | 2017-08-21 | 2021-04-08 | ジェンコア リミテッド | Improvements to the coating process and improvements to the coating process |
JP2019183235A (en) * | 2018-04-12 | 2019-10-24 | パナソニックIpマネジメント株式会社 | Sputtering device and sputtering method |
JP7065362B2 (en) | 2018-04-12 | 2022-05-12 | パナソニックIpマネジメント株式会社 | Sputtering equipment and sputtering method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106119792B (en) | Rate enhanced pulsed DC sputtering system | |
JP5383500B2 (en) | RF substrate bias using high power impulse magnetron sputtering (HIPIMS) | |
US9039871B2 (en) | Methods and apparatus for applying periodic voltage using direct current | |
US8658001B2 (en) | Method and control system for depositing a layer | |
US9840770B2 (en) | Generating a highly ionized plasma in a plasma chamber | |
KR101073420B1 (en) | Magnetron sputtering method and magnetron sputtering system | |
CN111819664A (en) | Control method and plasma processing apparatus | |
TWI624552B (en) | Method for producing substrates with a plasma-coated surface and device for carrying out the method | |
US20100270144A1 (en) | High Power Pulse Magnetron Sputtering For High Aspect-Ratio Features, Vias, and Trenches | |
US8044594B2 (en) | Power supply ignition system and method | |
KR20150051879A (en) | Plasma processing apparatus | |
GB2437080A (en) | Vacuum treatment apparatus with additional voltage supply | |
JP2019090113A (en) | High-output impulse coating method | |
US20100243436A1 (en) | Sputtering device with gas injection assembly | |
JP2011058083A (en) | Sputtering system | |
CN101824602B (en) | Magnetron sputtering pulse power supply with high starting voltage | |
Bäcker et al. | Time-resolved investigation of plasma parameters during deposition of Ti and TiO2 thin films | |
US8956516B2 (en) | System and apparatus to facilitate physical vapor deposition to modify non-metal films on semiconductor substrates | |
US20180066356A1 (en) | Method for depositing a layer using a magnetron sputtering device | |
WO2010090197A1 (en) | Object coated with transparent conductive film and process for producing same | |
Wiatrowski et al. | Pulsed dc self-sustained magnetron sputtering | |
US11094515B2 (en) | Sputtering apparatus and sputtering method | |
RU2633516C2 (en) | Method of homogeneous applying hipims coatings | |
Kuzmichev et al. | Investigation of a pulsed magnetron sputtering discharge with a vacuum pentode modulator power supply | |
JP2000144417A (en) | High frequency sputtering device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120203 |