JP2011054767A - Plasma etching method - Google Patents

Plasma etching method Download PDF

Info

Publication number
JP2011054767A
JP2011054767A JP2009202484A JP2009202484A JP2011054767A JP 2011054767 A JP2011054767 A JP 2011054767A JP 2009202484 A JP2009202484 A JP 2009202484A JP 2009202484 A JP2009202484 A JP 2009202484A JP 2011054767 A JP2011054767 A JP 2011054767A
Authority
JP
Japan
Prior art keywords
temperature
wafer
lot
heater
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009202484A
Other languages
Japanese (ja)
Other versions
JP5453024B2 (en
Inventor
Mamoru Yakushiji
守 薬師寺
Yutaka Omoto
大本  豊
Satoyuki Watanabe
智行 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2009202484A priority Critical patent/JP5453024B2/en
Publication of JP2011054767A publication Critical patent/JP2011054767A/en
Application granted granted Critical
Publication of JP5453024B2 publication Critical patent/JP5453024B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve such a problem that, in plasma etching, in order to suppress a temporal change of processing accuracy in a lot, it is required to execute heating before lot processing, consequently, it reduces throughput. <P>SOLUTION: A heater power supply is controlled by calculating values of an applied voltage and an inflow current to a heater 301 of a sample placing electrode of a plasma etching device. The temperature of the placing electrode is controlled by the heater for each wafer in a lot while using a controller for controlling the temperature of a wafer and that of the sample placing electrode. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明はプラズマエッチング装置に係り、スループット(単位時間当たりのエッチング処理枚数)の向上、ないしエッチング性能の向上を図ったプラズマエッチング処理方法に関するものである。   The present invention relates to a plasma etching apparatus, and more particularly to a plasma etching method for improving throughput (the number of etching processes per unit time) or improving etching performance.

エッチングによってパターン転写を行う場合は、エッチング時にウエハを最適な温度に調整することで加工精度が得られるため、試料載置電極を循環冷媒により温度調整している。また、チャンバー内を構成する部品から発生する輻射熱がウエハの表面温度を変化させ加工精度に影響を及ぼすため、エッチング処理開始前にプラズマによるチャンバー内構成部品のヒーティング処理(加熱処理)を実施している。   When pattern transfer is performed by etching, since the processing accuracy can be obtained by adjusting the wafer to an optimum temperature during etching, the temperature of the sample mounting electrode is adjusted with a circulating refrigerant. In addition, since the radiant heat generated from the components that make up the chamber changes the surface temperature of the wafer and affects the processing accuracy, a heating process (heating process) of the chamber's components is performed before starting the etching process. ing.

ヒーティング処理を実施しなかった場合、ロット処理中にチャンバー構成部品が徐々に加熱され、チャンバー内構成部品から発生する輻射熱の量が変化する。従って、ウエハの表面温度もロット処理中で変化するため、ロット処理中の加工精度が経時的に変化する。チャンバー内構成部品から発生する輻射熱の量はロット処理中の初期で少なく、ロット処理の後半で多くなる。   If the heating process is not performed, the chamber components are gradually heated during the lot process, and the amount of radiant heat generated from the in-chamber components changes. Accordingly, since the wafer surface temperature also changes during lot processing, the processing accuracy during lot processing changes over time. The amount of radiant heat generated from the components in the chamber is small in the initial stage of lot processing and increases in the second half of lot processing.

従来、ロット処理前(エッチング処理開始前)にヒーティング処理を実施することでチャンバー内構成部品の温度を調整し、ロット処理の初期から後半にかけて発生する輻射熱の量を一定とさせロット処理中のウエハ間のウエハ表面温度を一定にしていた。   Conventionally, the temperature of the components in the chamber is adjusted by performing the heating process before the lot process (before the start of the etching process), and the amount of radiant heat generated from the initial stage to the latter half of the lot process is kept constant. The wafer surface temperature between the wafers was kept constant.

また、エッチング処理終了後、ウエハを載置電極上から搬出させ、次のエッチング処理を開始するまでのアイドリング(エッチング処理未着工)時間がある場合、次のエッチング処理を開始する前にヒーティング処理を実施するが、ヒーティング処理の時間はアイドリング時間に準じる。例えば、アイドリング時間が短い場合は、アイドリング中のチャンバー内構成部品の冷却時間が短いため、エッチング開始に必要な所望のチャンバー内構成部品の温度に到達させるためのヒーティング時間は短くてよい。   In addition, after the etching process is completed, when there is an idling (etching process not started) time until the wafer is unloaded from the mounting electrode and the next etching process is started, the heating process is performed before the next etching process is started. However, the heating processing time is based on the idling time. For example, when the idling time is short, the cooling time for the in-chamber component during idling is short, so that the heating time for reaching the desired temperature of the in-chamber component necessary for starting etching may be short.

一方、アイドリング時間が長い場合は、チャンバー内構成部品の冷却時間が長いため、エッチング開始に必要な所望のチャンバー内構成部品の温度に到達させるためのヒーティング時間は長くしなければならない。しかし、アイドリング時間の違いによるヒーティング処理時間の管理は難しいため、ヒーティング処理時間は実際のアイドリング時間に関わらず、アイドリング時間が長い場合に合わせて実施していた。   On the other hand, when the idling time is long, the cooling time for the in-chamber components is long, so the heating time for reaching the desired temperature of the in-chamber components necessary for starting etching must be increased. However, since it is difficult to manage the heating processing time due to the difference in the idling time, the heating processing time is performed when the idling time is long regardless of the actual idling time.

ロット内の加工精度の経時変化を抑制するためには、ロット処理前にヒーティング処理を実施しなければならず、スループットを低下させる問題があった。   In order to suppress a change with time in the processing accuracy in the lot, a heating process must be performed before the lot process, which causes a problem of reducing the throughput.

本発明のプラズマエッチング処理方法は、試料載置電極にヒータを伴うプラズマエッチング装置によるプラズマエッチング処理方法であって、前記ヒータへの印加電圧、及び流入電流値を演算してヒータ用電源を制御し、ウエハ、及び試料載置電極の温度を制御する制御器を用いて、ロット内のウエハ毎にヒータにより載置電極温度を制御することを特徴とする。   The plasma etching processing method of the present invention is a plasma etching processing method using a plasma etching apparatus with a heater on a sample mounting electrode, and controls a heater power source by calculating a voltage applied to the heater and an inflow current value. Using the controller for controlling the temperature of the wafer and the sample mounting electrode, the mounting electrode temperature is controlled by a heater for each wafer in the lot.

ロット処理中に、載置電極中のヒータ抵抗に電圧を印加し、瞬時にウエハ表面温度を変化させることで、ウエハ表面温度をチャンバー内構成部品から発生する輻射熱の量によりウエハ毎に変化させ、ロット内のウエハ間でのウエハ表面温度を一定に保つ。   During lot processing, by applying a voltage to the heater resistance in the mounting electrode and changing the wafer surface temperature instantaneously, the wafer surface temperature is changed for each wafer according to the amount of radiant heat generated from the components in the chamber, The wafer surface temperature between the wafers in the lot is kept constant.

本発明によれば、従来技術を用いた場合に比べて高スループットかつ加工精度の高いエッチングを行うことができる。   According to the present invention, etching with high throughput and high processing accuracy can be performed as compared with the case of using the conventional technique.

図1は本発明を用いたプラズマエッチング装置の実施例を示す断面図である。FIG. 1 is a sectional view showing an embodiment of a plasma etching apparatus using the present invention. 図2は本発明の実施例の電極の構成を示す図である。FIG. 2 is a diagram showing a configuration of an electrode according to an embodiment of the present invention. 図3は本発明の実施例の電極の制御システム構成を示す図である。FIG. 3 is a diagram showing a configuration of an electrode control system according to the embodiment of the present invention. 図4はエッチング処理条件を示す図である。FIG. 4 is a diagram showing etching process conditions. 図5はヒーティング無しの場合のロット内のウエハ温度変動を示す図である。FIG. 5 is a diagram showing the wafer temperature fluctuation in the lot when there is no heating. 図6はヒーティング無しの場合のロット内のCDシフト量を示す図である。FIG. 6 is a diagram showing the CD shift amount in the lot when there is no heating. 図7は近似曲線から求めたウエハ処理枚数毎のウエハ表面温度を示す図である。FIG. 7 is a view showing the wafer surface temperature for each wafer processing number obtained from the approximate curve. 図8はロット内25枚目と同温度になるためのウエハ印加温度である。FIG. 8 shows the wafer application temperature for achieving the same temperature as the 25th sheet in the lot. 図9は本発明による技術を用いた場合のロット内CDシフト量である。FIG. 9 shows the in-lot CD shift amount when the technique according to the present invention is used.

高精度加工を実現するためには、CD(Critical Dimension:加工精度)、CDU(Critical Dimension Uniformity:ウエハ面内加工精度)、I−D Bias(Iso. -Dense Bias:粗密形状差)を厳密に管理しながらエッチングする必要がある。   To achieve high-precision processing, CD (Critical Dimension: processing accuracy), CDU (Critical Dimension Uniformity), and ID Bias (Iso.-Dense Bias) are strictly limited. It is necessary to etch while managing.

最適なエッチング条件を実現するためには、電極温度分布、ガス流れ分布、プラズマ密度分布等さまざまなパラメータを制御できるエッチング装置が求められる。特にCD及びCDUを制御する重要な要素にウエハ温度があり、最適な状態にウエハ温度を設定することで、エッチング性能及び生産性の大幅向上が可能となる。   In order to realize optimum etching conditions, an etching apparatus capable of controlling various parameters such as electrode temperature distribution, gas flow distribution, and plasma density distribution is required. In particular, the wafer temperature is an important element for controlling the CD and CDU. By setting the wafer temperature to an optimum state, the etching performance and productivity can be greatly improved.

また、チャンバー内を構成する部品から発生する輻射熱がウエハの表面温度を変化させ、ロット内のウエハ間のCD及びCDUが経時的に変化するため、エッチング処理開始前にプラズマによるチャンバー内構成部品のヒーティング処理を実施している。エッチング処理開始前にヒーティング処理を実施することで、ロット処理中のチャンバー内構成部品から発生する輻射熱を一定に保つことができる。   In addition, since the radiant heat generated from the components constituting the chamber changes the surface temperature of the wafer, and the CD and CDU between the wafers in the lot change over time, the plasma of the components in the chamber due to plasma before the etching process is started. A heating process is performed. By performing the heating process before the start of the etching process, the radiant heat generated from the components in the chamber during the lot process can be kept constant.

しかし、ロット処理前にヒーティング処理を実施することで、スループットを低下させる問題があった。また、ヒーティング処理の時間は、ロット処理間のアイドリング時間に依存するが、ヒーティング処理時間の管理は、アイドリング後に実施するロット処理条件等によっても違いがあり、アイドリング時間の長短、ロット処理条件に関わらず、長時間かつ一定の条件を使用しており更なるスループットの低下を招いていた。   However, there is a problem that throughput is reduced by performing the heating process before the lot process. The heating process time depends on the idling time between lot processes, but the management of the heating process time varies depending on the lot process conditions performed after idling. Regardless of this, a constant condition was used for a long time, which caused a further decrease in throughput.

本発明は、特にこの工業的な要求に対応することを目的としてなされたものであり、その構成、使用方法、効果を以下実施例によって説明する。   The present invention has been made specifically for the purpose of meeting this industrial demand, and its configuration, method of use, and effects will be described below with reference to examples.

実施例として用いたエッチング装置を図1により略説明する。マイクロ波源101により出力されたマイクロ波は導波管102により伝送される。処理室103には図示しない真空排気系とガス導入系が接続され、プラズマ処理に適した雰囲気、圧力に保持することができる。   An etching apparatus used as an example will be briefly described with reference to FIG. The microwave output from the microwave source 101 is transmitted through the waveguide 102. A vacuum exhaust system (not shown) and a gas introduction system (not shown) are connected to the processing chamber 103 and can be maintained in an atmosphere and pressure suitable for plasma processing.

投入されたマイクロ波により、処理室103内のガスがプラズマ化され、被処理試料(以下ウエハと呼ぶ)104に所定のプラズマ処理を行うことができる。なお、プラズマの生成手段は、マイクロ波ではなく、高周波を用いた誘導結合手段、または高周波を用いた静電結合手段によるプラズマ生成手段でもよい。   The gas in the processing chamber 103 is turned into plasma by the input microwave, and a predetermined plasma processing can be performed on the sample to be processed (hereinafter referred to as a wafer) 104. The plasma generating means may be plasma generating means using inductive coupling means using high frequency or electrostatic coupling means using high frequency instead of microwaves.

被処理試料(ウエハ)104は試料載置電極105上に設置され、接続されたバイアス電源107によりバイアス電位を加えることができる。これによりプラズマ中のイオンを被処理基板に引き込み、プラズマエッチングを実行する。   A sample (wafer) 104 to be processed is placed on a sample mounting electrode 105, and a bias potential can be applied by a connected bias power source 107. As a result, ions in the plasma are drawn into the substrate to be processed, and plasma etching is performed.

さらには電極には、試料と電極表面との熱伝導を確実にするHe導入系106、静電チャックのための直流電源108、ヒータ温度制御のための定電圧出力電源110、電極本体基材を冷却するために冷媒を温調循環させる温調器109が接続されている。定電圧出力電源110には出力電圧値を決める温度制御部111が接続されている。   Furthermore, the electrode includes a He introduction system 106 that ensures heat conduction between the sample and the electrode surface, a DC power source 108 for electrostatic chuck, a constant voltage output power source 110 for heater temperature control, and an electrode body base material. A temperature controller 109 is connected to cool and circulate the refrigerant for cooling. The constant voltage output power supply 110 is connected to a temperature control unit 111 that determines an output voltage value.

図2は図1の試料載置電極105の詳細模式断面図を示すものである。試料載置電極は大きくわけてヘッドプレート201、クーリングプレート202からなる。ヘッドプレートは絶縁材料からなり内部に加熱用のヒータ抵抗体203が埋め込まれている。ヒータ抵抗体203には図1に示された定電圧出力電源110が接続される。   FIG. 2 is a detailed schematic cross-sectional view of the sample mounting electrode 105 of FIG. The sample mounting electrode is roughly divided into a head plate 201 and a cooling plate 202. The head plate is made of an insulating material and has a heater resistor 203 for heating embedded therein. A constant voltage output power source 110 shown in FIG. 1 is connected to the heater resistor 203.

一方、クーリングプレート202には図1の温調器109によって温調された冷媒を循環させるための内部流路204が加工されている。クーリングプレート202の一部には小径の孔が加工されて温度センサ205が埋め込まれている。   On the other hand, the cooling plate 202 has an internal flow path 204 for circulating the refrigerant whose temperature is adjusted by the temperature controller 109 of FIG. A small diameter hole is machined in a part of the cooling plate 202 and a temperature sensor 205 is embedded.

図3はヒータ電源を制御する温度制御部のブロック図を示したものである。ヒータ抵抗体301に接続された定電圧出力電源302は、演算器304からの電圧命令を受けヒータ抵抗301に電圧を印加することで温度を制御する。   FIG. 3 is a block diagram of a temperature control unit that controls the heater power supply. The constant voltage output power source 302 connected to the heater resistor 301 receives the voltage command from the arithmetic unit 304 and applies a voltage to the heater resistor 301 to control the temperature.

演算器304の電圧命令は、電流モニタ303、温度センサ306からの入力信号により設定温度305になるよう電圧指令を出力する。その結果により、ウエハもしくは載置電極を所望の温度にコントロールする。このように温度制御部はひとつの信号ループで構成されている。   The voltage command of the computing unit 304 outputs a voltage command so that the set temperature 305 is reached by input signals from the current monitor 303 and the temperature sensor 306. As a result, the wafer or the mounting electrode is controlled to a desired temperature. As described above, the temperature control unit is configured by one signal loop.

上記のようなヒータ内蔵電極では、電極表面の温度変更時の応答速度は、ひとつの設計例によれば、5〜20℃/Sにすることが出来る。この場合たとえば、ヒータ電力は最大2000〜5000Wのものを用い、またクーリングプレートの冷媒温度を0〜40℃に維持することにより、温度上昇・下降ともに同様の応答速度にすることが出来る。   In the heater built-in electrode as described above, the response speed when changing the temperature of the electrode surface can be set to 5 to 20 ° C./S according to one design example. In this case, for example, heater power with a maximum of 2000 to 5000 W is used, and by maintaining the coolant temperature of the cooling plate at 0 to 40 ° C., the same response speed can be achieved for both temperature rise and fall.

次に本発明のロット処理中に、載置電極中のヒータ抵抗に電圧を印加し、瞬時にウエハ表面温度を変化させることで、ウエハ表面温度をチャンバー内構成部品から発生する輻射熱の量によりウエハ毎に変化させ、ロット内のウエハ間でのウエハ表面温度を一定に保つ方法について実施例を説明する。   Next, during the lot processing of the present invention, a voltage is applied to the heater resistance in the mounting electrode, and the wafer surface temperature is instantaneously changed, so that the wafer surface temperature is changed according to the amount of radiant heat generated from the components in the chamber. An embodiment will be described with respect to a method of keeping the wafer surface temperature constant between the wafers in the lot by changing each time.

まず、チャンバー内構成部品が十分に冷却されるまで長時間アイドリングする。次に、図4示す処理条件にて、1ロット(25枚)処理を実施する。このとき、ロット処理中の1枚目、5枚目、13枚目、25枚目にウエハ表面温度測定用の無線式温測ウエハを使用しウエハ表面温度を測定する。   First, idling for a long time until the components in the chamber are sufficiently cooled. Next, one lot (25 sheets) is processed under the processing conditions shown in FIG. At this time, the wafer surface temperature is measured using a wireless thermometer wafer for measuring the wafer surface temperature on the first, fifth, thirteenth, and twenty-fifth sheets during the lot processing.

図5にロット内のウエハ温度変動を示す。処理枚数と共にウエハ表面温度が徐々に上昇している。ロット処理前にヒーティング処理を実施していないため、チャンバー内構成部品から発生する輻射熱の影響が処理ウエハ毎のウエハ表面温度の上昇として現れている。   FIG. 5 shows the wafer temperature fluctuation in the lot. The wafer surface temperature gradually increases with the number of processed sheets. Since the heating process is not performed before the lot process, the influence of the radiant heat generated from the components in the chamber appears as an increase in the wafer surface temperature for each process wafer.

また、図6に、図4に示すエッチング条件により、パターン付ウエハ(膜構造はポリシリコン単層膜、膜厚120nm)をロット処理した場合のIso部のロット内のCDシフト量を示す。ロット処理前にヒーティング処理を実施していないため、チャンバー内構成部品から発生する輻射熱の影響がCDシフト量の変動として現れている。次に図5で得られたロット内のウエハ表面温度変動の結果から、1枚目、5枚目、13枚目、25枚目以外のロット内のウエハ表面温度を近似曲線から算出する。   FIG. 6 shows the CD shift amount in the lot of the Iso portion when a patterned wafer (film structure is a polysilicon single layer film, film thickness of 120 nm) is lot processed under the etching conditions shown in FIG. Since the heating process is not performed before the lot process, the influence of the radiant heat generated from the components in the chamber appears as a variation in the CD shift amount. Next, the wafer surface temperature in lots other than the first, fifth, thirteenth, and twenty-fifth wafers is calculated from the approximate curve from the result of the wafer surface temperature fluctuation in the lot obtained in FIG.

図7に近似曲線から求めたウエハ処理枚数毎のウエハ表面温度を示す。この算出値を用い、ロット処理25枚目のウエハ表面温度とそれ以前(1〜24枚目)の偏差を算出し、25枚目と同じウエハ表面温度になるために必要な載置電極中のヒータによる印加温度を算出する。図8に25枚目と同温度になるための各ウエハ印加温度を示す。   FIG. 7 shows the wafer surface temperature for each wafer processing number obtained from the approximate curve. Using this calculated value, the deviation between the wafer surface temperature of the 25th lot processing and the previous (1st to 24th) wafers is calculated, and the difference in the placement electrode necessary for obtaining the same wafer surface temperature as the 25th wafer The temperature applied by the heater is calculated. FIG. 8 shows the temperature applied to each wafer to achieve the same temperature as the 25th sheet.

図9に、図8で求めた各ウエハ印加温度を用いロット処理した場合のロット内のCDシフト量(疎部)を示す。ウエハ印加温度以外のエッチング条件は図4と同様である。この結果から、ヒーティング処理を実施しない場合でも、あらかじめロット処理中のウエハ温度を測定し、ウエハ表面温度をチャンバー内構成部品から発生する輻射熱の量によりウエハ毎に変化させ、ロット内のウエハ間でのウエハ表面温度を一定に保つことで、アイドル時間の変更に合わせシフトするロット内のCDシフト量を一定にすることができる。   FIG. 9 shows the CD shift amount (sparse part) in the lot when the lot processing is performed using each wafer application temperature obtained in FIG. Etching conditions other than the wafer application temperature are the same as in FIG. From this result, even when the heating process is not performed, the wafer temperature during the lot process is measured in advance, and the wafer surface temperature is changed for each wafer according to the amount of radiant heat generated from the components in the chamber. By keeping the wafer surface temperature at a constant value, the CD shift amount in the lot to be shifted in accordance with the change of the idle time can be made constant.

101 マイクロ波源
102 導波管
103 処理室
104 被処理基板(ウエハ)
105 試料載置電極
106 He供給系
107 バイアス電源
108 静電吸着電源
109 温調器
110 定電圧電源
111 制御器
201 ヘッドプレート
202 クーリングプレート
203 ヒータ抵抗体
204 冷媒流路
205 温度センサ
301 ヒータ抵抗
302 定電圧電源
303 電流モニタ
304 演算器
305 温度設定
306 温度センサ
101 Microwave source 102 Waveguide 103 Processing chamber 104 Substrate to be processed (wafer)
105 Sample Placement Electrode 106 He Supply System 107 Bias Power Supply 108 Electrostatic Adsorption Power Supply 109 Temperature Controller 110 Constant Voltage Power Supply 111 Controller 201 Head Plate 202 Cooling Plate 203 Heater Resistor 204 Refrigerant Flow Channel 205 Temperature Sensor 301 Heater Resistance 302 Constant Voltage power supply 303 Current monitor 304 Calculator 305 Temperature setting 306 Temperature sensor

Claims (2)

試料載置電極にヒータを伴うプラズマエッチング装置によるプラズマエッチング処理方法であって、
前記ヒータへの印加電圧、流入電流値を演算してヒータ用電源を制御し、ウエハ、試料載置電極の温度を制御する制御器を用いて、ロット内のウエハ毎にヒータにより載置電極温度を制御することを特徴とするプラズマエッチング処理方法。
A plasma etching processing method using a plasma etching apparatus with a heater on a sample mounting electrode,
The applied voltage to the heater and the inflow current value are calculated to control the power supply for the heater, and the controller for controlling the temperature of the wafer and the sample mounting electrode is used. A plasma etching processing method characterized by controlling the temperature.
請求項1記載のプラズマエッチング処理方法において、前記ロット内のウエハ温度変動の近似曲線から算出したウエハ処理枚数毎のウエハ表面温度を用い、前記ロット処理の所定の枚数目のウエハ表面温度とそれ以前の偏差を算出し、前記所定の枚数目と同じウエハ表面温度になるために必要な前記試料載置電極中のヒータによる印加温度を算出して制御することを特徴とするプラズマエッチング処理方法。   2. The plasma etching processing method according to claim 1, wherein a wafer surface temperature for each wafer processing number calculated from an approximate curve of wafer temperature fluctuations in the lot is used, and a predetermined number of wafer surface temperatures in the lot processing and earlier. And calculating and controlling the temperature applied by the heater in the sample mounting electrode necessary to obtain the same wafer surface temperature as the predetermined number of sheets.
JP2009202484A 2009-09-02 2009-09-02 Plasma etching processing method Expired - Fee Related JP5453024B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009202484A JP5453024B2 (en) 2009-09-02 2009-09-02 Plasma etching processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009202484A JP5453024B2 (en) 2009-09-02 2009-09-02 Plasma etching processing method

Publications (2)

Publication Number Publication Date
JP2011054767A true JP2011054767A (en) 2011-03-17
JP5453024B2 JP5453024B2 (en) 2014-03-26

Family

ID=43943484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009202484A Expired - Fee Related JP5453024B2 (en) 2009-09-02 2009-09-02 Plasma etching processing method

Country Status (1)

Country Link
JP (1) JP5453024B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351887A (en) * 2005-06-17 2006-12-28 Hitachi High-Technologies Corp Plasma processing device
JP2008277746A (en) * 2007-03-30 2008-11-13 Hitachi High-Technologies Corp Plasma processing device and plasma processing method
JP2010050178A (en) * 2008-08-20 2010-03-04 Hitachi High-Technologies Corp Plasma processing device and plasma processing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351887A (en) * 2005-06-17 2006-12-28 Hitachi High-Technologies Corp Plasma processing device
JP2008277746A (en) * 2007-03-30 2008-11-13 Hitachi High-Technologies Corp Plasma processing device and plasma processing method
JP2010050178A (en) * 2008-08-20 2010-03-04 Hitachi High-Technologies Corp Plasma processing device and plasma processing method

Also Published As

Publication number Publication date
JP5453024B2 (en) 2014-03-26

Similar Documents

Publication Publication Date Title
JP5203612B2 (en) Plasma processing equipment
TWI481297B (en) Method and apparatus for controlling spatial temperature distribution
JP2006216822A (en) Wafer processor and wafer processing method
JP5414172B2 (en) Plasma processing apparatus and plasma processing method
JP5111030B2 (en) Temperature controlled substrate holder with an erosion resistant insulating layer for use in a substrate processing system
JP5124295B2 (en) Plasma processing apparatus and plasma processing method
JP2001044176A (en) Treatment apparatus and temperature control therefor
US10964513B2 (en) Plasma processing apparatus
CN111933508B (en) Plasma processing apparatus, temperature control method, and recording medium
US20080236614A1 (en) Plasma processing apparatus and plasma processing method
US20070240825A1 (en) Wafer processing apparatus capable of controlling wafer temperature
CN111139444A (en) Heating system of semiconductor processing equipment and control method thereof
JP3660582B2 (en) Plasma etching processing equipment
US11621177B2 (en) Plasma processing apparatus and calculation method
US20210249284A1 (en) Fast response dual-zone pedestal assembly for selective preclean
JP2010050178A (en) Plasma processing device and plasma processing method
JP5453024B2 (en) Plasma etching processing method
JP2006080222A (en) Wafer processing apparatus
US7445726B2 (en) Photoresist trimming process
TWI791558B (en) Method, non-transitory machine readable storage medium, and system for temperature control of processing chambers for semiconductor substrates
JP2001093883A (en) Semiconductor manufacturing device and method therefor
JP2796377B2 (en) Plasma processing method and apparatus
JP2613296B2 (en) Vacuum processing method and device
JPH04167523A (en) Dry-etching device
JP2005085879A (en) Wafer-processing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees