JP2011047991A - Semiconductor integrated circuit, self-light emitting display panel module, electronic apparatus and method of driving power source line - Google Patents
Semiconductor integrated circuit, self-light emitting display panel module, electronic apparatus and method of driving power source line Download PDFInfo
- Publication number
- JP2011047991A JP2011047991A JP2009194186A JP2009194186A JP2011047991A JP 2011047991 A JP2011047991 A JP 2011047991A JP 2009194186 A JP2009194186 A JP 2009194186A JP 2009194186 A JP2009194186 A JP 2009194186A JP 2011047991 A JP2011047991 A JP 2011047991A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- drive power
- voltage value
- light emission
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
この明細書で説明する発明は、自発光表示パネルの電源線駆動技術に関する。なお、発明は、半導体集積回路、自発光表示パネルモジュール、電子機器及び電源線駆動方法としての側面を有する。 The invention described in this specification relates to a power supply line driving technique for a self-luminous display panel. Note that the invention has aspects as a semiconductor integrated circuit, a self-luminous display panel module, an electronic device, and a power supply line driving method.
有機ELディスプレイパネルは、コントラストが高いだけでなく、視野角が広く、応答速度も速いという特性を有している。また、バックライト光源が不要であり、薄型化にも適している。このため、有機ELディスプレイパネルは、次世代のフラットパネルの本命として注目されている。 The organic EL display panel has not only high contrast but also a wide viewing angle and a high response speed. In addition, a backlight light source is unnecessary, and it is suitable for thinning. For this reason, the organic EL display panel is attracting attention as a favorite of the next generation flat panel.
ところで、有機ELディスプレイパネルは、有機EL素子OLEDの発光時間長でピーク輝度レベルを制御することができる。図1及び図2を用いて、この輝度レベルの制御機能を説明する。図1は、1フレーム期間を100%として、その何パーセントを発光期間として使用するかを表している。図中、網掛けで示す棒グラフの長さが発光期間長である。例えば図1(B)は、1フレーム期間の25%を発光期間に使用することを意味し、図1(C)は、1フレーム期間の50%を発光期間に使用することを意味する。 By the way, the organic EL display panel can control the peak luminance level by the light emission time length of the organic EL element OLED. The brightness level control function will be described with reference to FIGS. FIG. 1 shows that one frame period is 100% and what percentage is used as a light emission period. In the figure, the length of the bar graph indicated by shading is the light emission period length. For example, FIG. 1B means that 25% of one frame period is used for the light emission period, and FIG. 1C means that 50% of one frame period is used for the light emission period.
なお、1フレーム期間における総発光期間長が同じであれば、1フレーム期間中における発光期間の数は必ずしも1回に限られることはなく、複数回に分割することもできる。 Note that if the total light emission period length in one frame period is the same, the number of light emission periods in one frame period is not necessarily limited to one, and can be divided into a plurality of times.
図2は、発光期間長の長さの違いによる画素階調と輝度レベルとの関係を表している。図2の縦軸が輝度レベルであり、横軸が画素階調に対応する信号電位Vsig又は信号電流Isigである。図2に示すように、発光期間長が長いほど、ピーク輝度レベルを高くすることができる。すなわち、輝度レベルの可変範囲を大きくとることができる。 FIG. 2 shows the relationship between the pixel gradation and the luminance level due to the difference in the light emission period length. The vertical axis in FIG. 2 is the luminance level, and the horizontal axis is the signal potential Vsig or the signal current Isig corresponding to the pixel gradation. As shown in FIG. 2, the peak luminance level can be increased as the light emission period length is longer. That is, the variable range of the luminance level can be increased.
ところが、図1に示すように単一の発光期間の長さだけでピーク輝度レベルを可変制御する方法には、動画性能やフリッカ性能の両立が難しくなる問題がある。例えば発光期間長を長くするほどピーク輝度レベルを高めることができる一方で、動画応答特性が低下する問題がある。反対に発光期間長を短くするほど動画応答特性を高めることができる一方で、ピーク輝度レベルが低下すると共にフリッカが目立ち易くなる問題がある。 However, the method of variably controlling the peak luminance level only by the length of a single light emission period as shown in FIG. 1 has a problem that it is difficult to achieve both moving image performance and flicker performance. For example, as the light emission period length is increased, the peak luminance level can be increased, but there is a problem that the moving image response characteristic is degraded. On the other hand, as the light emission period length is shortened, the moving picture response characteristic can be improved. On the other hand, there is a problem that the peak luminance level is lowered and flicker is conspicuous.
そこで、発明者らは、以下の駆動条件を満たす電源線駆動回路を有する半導体集積回路を提案する。
(a)自発光素子の発光期間には、固定電圧値の第1の駆動電源と可変電圧値の第2の駆動電源を、自発光表示パネル上にマトリクス配置される各画素に接続される電源線に対して時間順次に供給する。
(b)自発光素子の非発光期間には、自発光素子を非発光状態に制御する第3の駆動電源を前記電源線に供給する。
(c)両端位置が固定された発光期間に占める第1の駆動電源の出力期間長と第2の駆動電源の出力期間長の比率と、第2の駆動電源の電圧値とが、可変的に設定されるピーク輝度レベルが得られるように設定される。
(d)前記第2の駆動電源の電圧値は、自発光素子に順電圧を印加する範囲内で、フレーム画像の平均輝度レベルが高いほど前記第1の駆動電源の電圧値との差が大きくなるように可変的に制御され、フレーム画像の平均輝度レベルが低いほど前記第1の駆動電源の電圧値との差が小さくなるように可変的に制御される。
Therefore, the inventors propose a semiconductor integrated circuit having a power supply line driving circuit that satisfies the following driving conditions.
(A) During the light emission period of the self-luminous element, a power source connected to each pixel arranged in a matrix on the self-luminous display panel with a first driving power source having a fixed voltage value and a second driving power source having a variable voltage value Supply the line sequentially in time.
(B) During the non-light-emitting period of the self-light-emitting element, a third drive power source that controls the self-light-emitting element to a non-light-emitting state is supplied to the power line.
(C) The ratio of the output period length of the first drive power supply to the output period length of the second drive power supply in the light emission period in which both end positions are fixed, and the voltage value of the second drive power supply are variable. It is set so as to obtain a set peak luminance level.
(D) The voltage value of the second drive power supply is within a range in which a forward voltage is applied to the self-luminous element, and the difference from the voltage value of the first drive power supply increases as the average luminance level of the frame image increases. The control is variably controlled so that the difference from the voltage value of the first drive power supply becomes smaller as the average luminance level of the frame image is lower.
因みに、第2の駆動電源の電圧値は、自発光表示パネルの周辺照度が高いほど第1の駆動電源の電圧値との差が小さくなるように可変的に制御され、自発光表示パネルの周辺照度が低いほど第1の駆動電源の電圧値との差が大きくなるように可変的に制御されることが望ましい。 Incidentally, the voltage value of the second drive power supply is variably controlled so that the difference between the voltage value of the first drive power supply becomes smaller as the peripheral illuminance of the self-light-emitting display panel is higher, It is desirable that the control is variably controlled so that the difference from the voltage value of the first drive power supply becomes larger as the illuminance is lower.
また、第2の駆動電源の電圧値は、自発光表示パネルの周辺温度が高いほど第1の駆動電源の電圧値との差が大きくなるように可変的に制御され、自発光表示パネルの周辺温度が低いほど第1の駆動電源の電圧値との差が小さくなるように可変的に制御されることが望ましい。 The voltage value of the second drive power supply is variably controlled so that the difference from the voltage value of the first drive power supply increases as the ambient temperature of the self-light-emitting display panel increases. It is desirable that the temperature is variably controlled so that the difference from the voltage value of the first drive power supply becomes smaller as the temperature is lower.
因みに、第2の駆動電源は、前記発光期間内に複数回出力されることが望ましい。 Incidentally, it is desirable that the second drive power supply is output a plurality of times within the light emission period.
更に、発明者らは、以下の駆動条件を満たす駆動電源発生部を有する半導体集積回路を提案する。
(a)発光期間には、固定電圧値の第1の駆動電源と可変電圧値の第2の駆動電源とが、自発光表示パネル上にマトリクス配置される各画素に接続される電源線に対して時間順次に供給される場合に、
(b)両端位置が固定された発光期間に占める第1の駆動電源の出力期間長と第2の駆動電源の出力期間長の比率と、第2の駆動電源の電圧値とを、可変的に設定されるピーク輝度レベルが得られるように設定し、前記第2の駆動電源の電圧値を、自発光素子に順電圧を印加する範囲内で、フレーム画像の平均輝度レベルが高いほど前記第1の駆動電源の電圧値との差が大きくなるように可変的に制御し、フレーム画像の平均輝度レベルが低いほど前記第1の駆動電源の電圧値との差が小さくなるように可変的に制御する。
Furthermore, the inventors propose a semiconductor integrated circuit having a drive power generation unit that satisfies the following drive conditions.
(A) During the light emission period, the first driving power source having a fixed voltage value and the second driving power source having a variable voltage value are connected to the power source line connected to each pixel arranged in a matrix on the self light emitting display panel. Are supplied in time sequence,
(B) The ratio of the output period length of the first drive power supply to the output period length of the second drive power supply in the light emission period in which both end positions are fixed, and the voltage value of the second drive power supply are variably set. The first luminance level is set such that a set peak luminance level is obtained, and the voltage value of the second drive power supply is within a range in which a forward voltage is applied to the self-light-emitting element. Is variably controlled so that the difference from the voltage value of the first drive power supply increases, and variably controlled so that the difference from the voltage value of the first drive power supply decreases as the average luminance level of the frame image decreases. To do.
発明者らの提案する駆動技術を採用する場合、第2の駆動電源の出力期間長の比率と電圧値の可変制御によって、発光期間の発光開始から発光終了までの期間長は変更することなく、ピーク輝度レベルを可変制御することが可能になる。しかも、発光開始から発光終了までの期間長は変化しないので、ピーク輝度レベルの変化に伴う表示品質の変化を最小限にとどめることができる。 When adopting the driving technique proposed by the inventors, the period length from the light emission start to the light emission end of the light emission period is not changed by the ratio of the output period length of the second drive power supply and the variable control of the voltage value. It becomes possible to variably control the peak luminance level. Moreover, since the period length from the start of light emission to the end of light emission does not change, the change in display quality accompanying the change in peak luminance level can be minimized.
以下では、自発光表示パネルの一例であるアクティブマトリクス駆動型の有機ELパネルについて、発明者らが提案する発明の最良の形態例を、以下に示す順番に説明する。
(A)有機ELパネルモジュールの外観構造
(B)形態例1(平均輝度レベルに基づいてピーク輝度レベルを設定する形態例)
(C)形態例2(周辺照度に基づいてピーク輝度レベルを設定する形態例)
(D)形態例3(周辺温度に基づいてピーク輝度レベルを設定する形態例)
(E)他の形態例
Hereinafter, the best mode example of the invention proposed by the inventors will be described in the following order with respect to an active matrix driving type organic EL panel which is an example of a self-luminous display panel.
(A) Appearance structure of organic EL panel module (B) Form example 1 (form example in which peak luminance level is set based on average luminance level)
(C) Form example 2 (form example in which the peak luminance level is set based on ambient illuminance)
(D) Form 3 (form example in which peak luminance level is set based on ambient temperature)
(E) Other forms
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。
また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
In addition, the well-known or well-known technique of the said technical field is applied to the part which is not illustrated or described in particular in this specification.
Moreover, the form example demonstrated below is one form example of invention, Comprising: It is not limited to these.
(A)有機ELパネルモジュールの外観構造
まず、有機ELパネルモジュールの外観例を説明する。ただし、この明細書においては、画素アレイ部と駆動回路を同じ基板上に形成するパネルモジュールだけでなく、例えば特定用途向けICとして製造された駆動回路を画素アレイ部と同じ基板上に実装したものも含めてパネルモジュールと呼ぶことにする。ここでの特定用途向けICが、特許請求の範囲における「半導体集積回路」に対応する。
(A) External structure of organic EL panel module First, an external example of an organic EL panel module will be described. However, in this specification, not only a panel module in which the pixel array unit and the drive circuit are formed on the same substrate, but also, for example, a drive circuit manufactured as an application specific IC is mounted on the same substrate as the pixel array unit It is called a panel module. The application-specific IC here corresponds to the “semiconductor integrated circuit” in the claims.
図3に、有機ELパネルモジュールの外観例を示す。有機ELパネルモジュール1は、支持基板3に対向基板5を貼り合わせた構造を有している。
支持基板3は、ガラス、プラスチックその他の基材で構成される。対向基板5も、ガラス、プラスチックその他の透明部材を基材とする。対向基板5は、封止材料を挟んで支持基板3の表面を封止する部材である。
FIG. 3 shows an appearance example of the organic EL panel module. The organic
The
なお、基板の透明性は光の射出側だけ確保されていれば良く、他方の基板側は不透性の基板でも良い。
この他、有機ELパネルモジュール1には、外部信号や駆動電源を入力するためのFPC(フレキシブルプリントサーキット)7が必要に応じて配置される。
Note that the transparency of the substrate only needs to be ensured only on the light emission side, and the other substrate side may be an impermeable substrate.
In addition, the organic
(B)形態例1
(B−1)システム構成例
図4に、この形態例に係る有機ELパネルモジュール11のシステム構成例を示す。有機ELパネルモジュール11は、画素アレイ部13と、信号線駆動部15と、書込制御線駆動部17と、電源線駆動部19と、駆動電源発生部21とをガラス基板上に配置した構成を有している。この形態例の場合、画素アレイ部13以外の回路は、1個又は複数個の半導体集積回路として形成され、ガラス基板上に実装されるものとする。
(B)
(B-1) System Configuration Example FIG. 4 shows a system configuration example of the organic
(B−2)各デバイスの構成
以下、有機ELパネルモジュール11を構成するデバイス(機能ブロック)の形態例を順番に説明する。
(B-2) Configuration of Each Device Hereinafter, examples of devices (functional blocks) constituting the organic
(a)画素アレイ部
画素アレイ部13は、表示上の1画素を構成するホワイトユニットがM行×N列に配置されたマトリクス構造を有している。なお、この明細書において、行とは、図中X方向に延びる3×N個のサブ画素23で構成される画素列をいう。また、列とは、図中Y方向に延びるM個のサブ画素23で構成される画素列をいう。勿論、MとNの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。
(A) Pixel Array Unit The
図5に、ホワイトユニットを構成するサブ画素23の配列例を示す。図5は、3原色に対応するR画素、G画素、B画素に対応するサブ画素23によりホワイトユニットが構成される場合の例である。勿論、ホワイトユニットの構成は、これに限らない。また、サブ画素23についても原色発光型だけでなく、フィルタによる色変換型やマルチ発光型等のサブ画素構造が考えられる。 FIG. 5 shows an example of the arrangement of the sub-pixels 23 constituting the white unit. FIG. 5 shows an example in which a white unit is configured by sub-pixels 23 corresponding to R, G, and B pixels corresponding to the three primary colors. Of course, the configuration of the white unit is not limited to this. Further, the sub-pixel 23 may have a sub-pixel structure such as a color conversion type using a filter or a multi-light emission type as well as the primary color light-emitting type.
図6に、アクティブマトリクス駆動に対応するサブ画素23の画素回路例を示す。なお、この種の画素回路には、実に様々な回路構成が提案されている。図6は、これらのうち最も単純な回路例の一つである。 FIG. 6 shows a pixel circuit example of the sub-pixel 23 corresponding to active matrix driving. Various types of circuit configurations have been proposed for this type of pixel circuit. FIG. 6 shows one of the simplest circuit examples.
図6の場合、画素回路は、サンプリング動作を制御する薄膜トランジスタ(以下、「サンプリングトランジスタ」という。)N1と、駆動電流の供給動作を制御する薄膜トランジスタ(以下、「駆動トランジスタ」という。)N2と、保持容量Csと、有機EL素子OLEDとで構成される。 In the case of FIG. 6, the pixel circuit includes a thin film transistor (hereinafter referred to as “sampling transistor”) N1 that controls a sampling operation, a thin film transistor (hereinafter referred to as “drive transistor”) N2 that controls a drive current supply operation, The storage capacitor Cs and the organic EL element OLED are included.
図6の場合、サンプリングトランジスタN1と駆動トランジスタN2はNチャネルMOSトランジスタで構成される。なお、サンプリングトランジスタN1は、ゲート電極に接続された書込制御線WSLにより動作状態が制御される。サンプリングトランジスタN1がオン状態のとき、画素データに対応する信号線DTLの電位が保持容量Csに書き込まれる。 In the case of FIG. 6, the sampling transistor N1 and the drive transistor N2 are N-channel MOS transistors. The operation state of the sampling transistor N1 is controlled by a write control line WSL connected to the gate electrode. When the sampling transistor N1 is on, the potential of the signal line DTL corresponding to the pixel data is written to the storage capacitor Cs.
保持容量Csは、駆動トランジスタN2のゲート電極とソース電極間に接続される容量性負荷である。保持容量Csに保持された信号電位Vsigが、駆動トランジスタN2のゲート・ソース間電圧Vgsを与える。この電圧に相当する信号電流Isigが、電流供給線としての電源線DSLから引き込まれ、有機EL素子OLEDに供給される。 The storage capacitor Cs is a capacitive load connected between the gate electrode and the source electrode of the drive transistor N2. The signal potential Vsig held in the holding capacitor Cs gives the gate-source voltage Vgs of the driving transistor N2. A signal current Isig corresponding to this voltage is drawn from a power supply line DSL as a current supply line and supplied to the organic EL element OLED.
なお、信号電流Isigが大きいほど、有機EL素子OLEDに流れる電流は大きくなり、発光輝度が高くなる。すなわち、信号電流Isigの大きさにより階調が表現される。この信号電流Isigの供給が続く限り、有機EL素子OLEDの所定輝度による発光状態が継続される。 Note that, as the signal current Isig increases, the current flowing through the organic EL element OLED increases and the emission luminance increases. That is, the gradation is expressed by the magnitude of the signal current Isig. As long as the supply of the signal current Isig continues, the organic EL element OLED continues to emit light with a predetermined luminance.
この形態例の場合、電源線DSLは行単位で配線され、同じ行に位置する全てのサブ画素23に駆動電源を供給する。この形態例の場合、電源線DSLは、3値の駆動電源VH、VM、VSSにて駆動される。3値の駆動電源のうち2つの駆動電源VHとVMは、有機EL素子OLEDをオン状態に保つことが可能な電源であり、残る1つの駆動電源VSSは有機EL素子OLEDをオフ状態に制御する電源である。 In the case of this embodiment, the power supply line DSL is wired in units of rows and supplies driving power to all the subpixels 23 located in the same row. In the case of this embodiment, the power supply line DSL is driven by ternary drive power supplies VH, VM, and VSS. Of the ternary drive power supplies, two drive power supplies VH and VM are power supplies that can keep the organic EL element OLED in the on state, and the remaining one drive power supply VSS controls the organic EL element OLED in the off state. It is a power supply.
このうち、駆動電源VHは、その電圧(以下、「駆動電圧VH」という。)が固定的に設定される駆動電源であり、特許請求の範囲における第1の駆動電源に対応する。また、駆動電源VMは、その電圧(以下、「駆動電圧VM」という。)が可変的に設定される駆動電源であり、特許請求の範囲おける第2の駆動電源に対応する。なお、この明細書においては、駆動電源VMを、可変駆動電源ともいう。 Among these, the drive power supply VH is a drive power supply whose voltage (hereinafter referred to as “drive voltage VH”) is fixedly set, and corresponds to the first drive power supply in the claims. The drive power supply VM is a drive power supply whose voltage (hereinafter referred to as “drive voltage VM”) is variably set, and corresponds to the second drive power supply in the claims. In this specification, the drive power supply VM is also referred to as a variable drive power supply.
駆動電圧VMの最小値は、有機EL素子OLEDを発光状態に維持できる範囲で設定される。この形態例の場合、カソード電極電位Vcatに設定される。一方、駆動電圧VMの最大値は、駆動電圧VHに一致する。駆動電圧VMの設定方法については後述する。 The minimum value of the drive voltage VM is set in a range in which the organic EL element OLED can be maintained in a light emitting state. In the case of this embodiment, the cathode electrode potential Vcat is set. On the other hand, the maximum value of the drive voltage VM matches the drive voltage VH. A method for setting the drive voltage VM will be described later.
また、駆動電源VSSは、特許請求の範囲における第3の駆動電源に対応する固定電源である。なお、この形態例の場合、駆動電源VSSの電圧(以下、「駆動電圧VSS」という。)は、有機EL素子OLEDのカソード電極電位Vcatよりも低い電圧に設定されている。 The drive power supply VSS is a fixed power supply corresponding to the third drive power supply in the claims. In the case of this embodiment, the voltage of the drive power supply VSS (hereinafter referred to as “drive voltage VSS”) is set to a voltage lower than the cathode electrode potential Vcat of the organic EL element OLED.
(b)信号線駆動部
信号線駆動部15は、サブ画素23の特性補正に必要な基準電位(以下では、「オフセット電位」という。)Vofsと、画素階調に対応する信号電位Vsigを信号線DTLに印加する回路デバイスである。信号線DTLは列単位で配線され、同じ列に位置する全てのサブ画素23に電位を印加する。
(B) Signal Line Drive Unit The signal
(c)書込制御線駆動部
書込制御線駆動部17は、オフセット電位Vofsや信号電位Vsigの書き込みタイミングを与える制御パルスを書込制御線WSLに印加する回路デバイスである。この形態例の場合、書込制御線WSLは、前述したように行単位で配線される。従って、書込制御線駆動部17の動作は水平走査クロックに同期し、水平走査クロックの入力毎に次行の画素列に制御パルスを出力するように動作する。
(C) Write Control Line Drive Unit The write control
この形態例の場合、書込制御線駆動部17は、各出力段が各行(画素列)に対応するシフトレジスタと各行に対応する出力段とを基本構成とする。なお、シフトレジスタは、例えば制御パルスの立ち上がりタイミングと立ち下がりタイミングを与えるタイミング信号を次行に順次転送するのに用いられる。出力段は、シフトレジスタから与えられるタイミングパルスに基づいて制御パルスを発生する論理回路と、制御パルスを駆動に適した電位に変換するレベルシフタと、書込制御線WSLを実際に駆動するバッファ回路とで構成される。
In the case of this embodiment, the write control
(d)電源線駆動部
電源線駆動部19は、書込制御線WSLの制御動作と連動してサブ画素23の駆動動作を制御する回路デバイスである。前述したように、電源線駆動部19は、3値の駆動電源のいずれか一つを時間順次に電源線DSLに印加する。
なお、この明細書においては、有機EL素子OLEDが発光している期間を発光期間といい、有機EL素子OLEDが発光していない期間を非発光期間という。
(D) Power Line Drive Unit The power
In this specification, a period in which the organic EL element OLED emits light is referred to as a light emission period, and a period in which the organic EL element OLED does not emit light is referred to as a non-light emission period.
なお、発光期間は、各サブ画素23の保持容量Csに信号電位Vsigが書き込まれた状態において、電源線DSLに駆動電源VH又はVMが印加される期間が対応する。また、非発光期間は、サブ画素23に次フレームの信号電位Vsigを書き込むまでの期間と、各サブ画素23の保持容量Csに信号電位Vsigが書き込まれた状態において、電源線DSLに駆動電源VSSが印加されている期間が対応する。
Note that the light emission period corresponds to a period in which the drive power supply VH or VM is applied to the power supply line DSL in a state where the signal potential Vsig is written in the storage capacitor Cs of each
なお、非発光期間を構成する前者の期間においては、保持容量Csの電位の初期化動作時と閾値補正動作の準備期間に、電源線DSLに駆動電源VSSが印加され、その他の期間は高電位の駆動電源VHが印加される。 In the former period constituting the non-light-emitting period, the driving power supply VSS is applied to the power supply line DSL during the initialization operation of the potential of the storage capacitor Cs and during the preparation period of the threshold correction operation, and the other period is a high potential. Drive power source VH is applied.
この形態例の場合、電源線駆動部19は、各行(画素列)に対応する出力段を基本構成とする。出力段は、制御パルスを駆動に適した電位に変換するレベルシフタと、書込制御線WSLを実際に駆動するバッファ回路とで構成する。なお、この形態例の場合、出力段に対する3値の駆動電源は、駆動電源発生部21から与えられる。
In the case of this embodiment, the power supply
(e)駆動電源発生部
(e−1)全体構成
駆動電源発生部21は、各行に対応する電源線DSLに印加する駆動電源を発生する回路デバイスである。
図7に、駆動電源発生部21の回路構成例を示す。駆動電源発生部21は、1フレーム平均輝度検出部31、ピーク輝度制御部33、フリッカ成分検出部35、発光モード判定部37、ユーザー設定部39、出力パターンルックアップテーブル41、可変駆動電源発生部43、駆動タイミング発生部45で構成される。
以下、各機能ブロックの構成を説明する。
(E) Drive power generation unit (e-1) overall configuration The drive
FIG. 7 shows a circuit configuration example of the drive power
Hereinafter, the configuration of each functional block will be described.
(e−2)1フレーム平均輝度検出部
1フレーム平均輝度検出部31は、1フレーム画面を構成する全画素に対応する入力画像データDinの平均輝度レベルYavrを算出する回路デバイスである。因みに、入力画像データDinは、R(赤)画素データ、G(緑)画素データ、B(青)画素データのデータ形式により与えられる。この形態例の場合、平均輝度レベルYavrは、最大輝度レベルを100%とした値として算出される。
(E-2) 1 Frame Average Brightness Detection Unit The 1 frame average
1フレーム平均輝度検出部31は、平均輝度レベルYavrの算出に際し、まず各画素に対応するR画素データ、G画素データ、B画素データを画素単位の輝度レベルに変換する。
また、平均輝度レベルYavrは、1フレーム単位で算出しても良いし、複数フレーム単位の平均値として算出しても良い。
When calculating the average luminance level Yavr, the one-frame average
The average luminance level Yavr may be calculated in units of one frame or may be calculated as an average value in units of a plurality of frames.
(e−3)ピーク輝度制御部
ピーク輝度制御部33は、算出された平均輝度レベルYavrに基づいて該当フレーム画面の表示に使用するピーク輝度レベルYpを設定する回路デバイスである。
(E-3) Peak Luminance Control Unit The peak
例えば、平均輝度レベルYavrの低いフレーム画面には、ピーク輝度レベルYpがダイナミックレンジの高値になるように設定する。この種の画面には、夜空に星が点在するような画面が該当する。この種の画面でピーク輝度レベルYpを低く設定したのでは、星の輝きを表現できないためである。一方、例えば、平均輝度レベルYavrの高いフレーム画面には、ピーク輝度レベルYpがダイナミックレンジの中間値になるように設定する。 For example, for a frame screen with a low average luminance level Yavr, the peak luminance level Yp is set to a high value in the dynamic range. This type of screen corresponds to a screen in which stars are scattered in the night sky. This is because if the peak luminance level Yp is set low on this type of screen, the brightness of stars cannot be expressed. On the other hand, for example, for a frame screen having a high average luminance level Yavr, the peak luminance level Yp is set to be an intermediate value of the dynamic range.
なお、ピーク輝度制御部33は、実際には、ピーク輝度レベルYpではなく、そのピーク輝度レベルYpを実現するための有機EL素子OLEDの発光期間長Dutyを設定する。この形態例の場合、発光期間長Dutyは、駆動電源VHを用いて有機EL素子OLEDを発光させる場合に、所望のピーク輝度レベルYpにするのに必要な発光期間の長さを、1フレーム期間長を100%として表した値(すなわち、デューティ比)で与えられる。
Note that the peak
この形態例の場合、ピーク輝度制御部33には、図8に示す入出力特性を有するルックアップテーブルを使用する。すなわち、ピーク輝度制御部33は、入力画像データDinの平均輝度レベルYavrを入力値とし、発光期間長Dutyを出力値とする。
In the case of this embodiment, the peak
なお、図8の横軸は平均輝度レベルYavr[%]であり、縦軸は発光期間長Duty[%]である。この形態例の場合、発光期間長Dutyは、1フレーム期間の25%から50%の範囲で設定される。具体的には、発光期間長Dutyは、平均輝度レベルYavrが0%のときに最長の50%となり、平均輝度レベルYavrが高くなるほど短くなり、平均輝度レベルYavrが100%のときに最短の25%となるように設定される。これにより、ピーク輝度レベルYpは、平均輝度レベルYavrが高いほど低くなり、平均輝度レベルYavrが低いほど高くなるように可変的に制御される。 In FIG. 8, the horizontal axis represents the average luminance level Yavr [%], and the vertical axis represents the light emission period length Duty [%]. In the case of this embodiment, the light emission period length Duty is set in the range of 25% to 50% of one frame period. Specifically, the light emission period length Duty becomes the longest 50% when the average luminance level Yavr is 0%, becomes shorter as the average luminance level Yavr becomes higher, and becomes the shortest 25 when the average luminance level Yavr is 100%. % Is set. As a result, the peak luminance level Yp is variably controlled so as to decrease as the average luminance level Yavr increases and to increase as the average luminance level Yavr decreases.
設定された発光期間長Dutyは、可変駆動電源発生部43に供給される。
The set light emission period length Duty is supplied to the variable drive
(e−4)フリッカ成分検出部
フリッカ成分検出部35は、入力画像データDinに基づいて、入力画像に含まれる動画成分とフリッカ成分を検出する回路デバイスである。因みに、動画成分の検出には、例えば前フレームに対する動きベクトルの平均値によって検出する方法や、1フレームに占める静止画素の割合によって検出する方法などを適用する。
(E-4) Flicker Component Detection Unit The flicker
また、フリッカ成分の検出には、例えば以下の各条件を数値化して検出する方法を適用する。
・フレームレート
・1フレーム内の発光時間長
・動き量
・平均輝度レベルが50%以上の領域の連続出現時間
In addition, for detecting the flicker component, for example, a method of detecting the following conditions as numerical values is applied.
-Frame rate-Length of light emission within one frame-Motion amount-Continuous appearance time of areas with an average luminance level of 50% or more
図9に、フリッカ成分検出部35の内部構成例を示す。フリッカ成分検出部35は、輝度レベル検出部51、発光期間長制御部53、動き量検出部55、動き量フォーマット変換部57、ブロック制御部59、発光時間計測部61及びフリッカ情報算出部63で構成する。
FIG. 9 shows an internal configuration example of the flicker
(1)輝度レベル検出部
このうち、輝度レベル検出部51は、1フレーム画面を構成する全画素に対応する入力画像データDinの平均輝度レベルを算出する回路デバイスである。
(1) Luminance Level Detection Unit Among these, the luminance
(2)発光期間長制御部
発光期間長制御部53は、1フレーム画面全体の平均輝度レベルS1に基づいて、1フレーム期間内の発光期間長を可変的に制御する回路デバイスである。具体的には、平均輝度レベルS1が高いほど発光期間長を短く制御し、反対に平均輝度レベルS1が低いほど発光期間長を長く制御する。使用する発光期間長S5は、ブロック制御部59に供給される。
(2) Light Emission Period Length Control Unit The light emission period
(3)動き量検出部
動き量検出部55は、入力画像データDinに基づいて画素毎の動き量を検出する回路デバイスである。
図10に、動き量検出部55の内部構成例を示す。動き量検出部55は、フレームメモリ71、動き検出部73、動画/静止画判定部75で構成する。
(3) Motion Amount Detection Unit The motion
FIG. 10 shows an internal configuration example of the motion
この形態例の場合、フレームメモリ71は、2フレーム分のメモリ領域を有している。各メモリ領域は、垂直同期信号Vsyncによって書き込みと読み出しが入れ替わる。すなわち、一方のメモリ領域に入力画像データDinが書き込まれている最中に、他方のメモリ領域から前フレームの入力画像データDinが読み出される。
In the case of this embodiment, the
動き検出部73は、画素数単位で動き量S4を検出する回路デバイスである。
動画/静止画判定部75は、検出された動き量S4に基づいて、入力画像が動画か静止画かを判定し、判定結果S3を出力する回路デバイスである。
動画/静止画判定部75は、基本的に動き量がゼロである画像を静止画像と判定する。ただし、動き量が非常に小さい画像も静止画像と判定する場合もある。ここでの判定閾値には、経験等を加味した設計上の値を使用する。
The
The moving image / still
The moving image / still
なお、この形態例の場合には、2フレーム画像の比較により動き量を検出しているが、現在使用可能なその他の動き検出技術を使用することもできる。
例えばコムフィルタを用いる動き検出技術、MPEGデコーダで使用する動き検出技術、インタレース・プログレッシブ変換処理で使用する動き検出技術その他を使用することもできる。また、有機ELパネルモジュール11が搭載するこれら動き検出機能の検出結果を流用することもできる。図9では、この種の外部から与えられる動き量をDmoveで示している。
In this embodiment, the amount of motion is detected by comparing two frame images, but other currently available motion detection techniques can be used.
For example, a motion detection technique using a comb filter, a motion detection technique used in an MPEG decoder, a motion detection technique used in an interlace / progressive conversion process, or the like may be used. Further, the detection results of these motion detection functions mounted on the organic
参考までに、図11に、MPEGデコーダから与えられる動き量Dmoveのデータ例を示す。外部に配置する動き検出部では、単なる動き量だけでなく、その方向や輝度成分についても検出される。従って、図11に示すように、動き量Dmoveは、輝度成分81と、動きベクトルの方向83と、動きベクトルの大きさ85を一組として与えられる。
For reference, FIG. 11 shows a data example of the motion amount Dmove given from the MPEG decoder. The motion detector arranged outside detects not only the amount of motion but also the direction and the luminance component. Therefore, as shown in FIG. 11, the motion amount Dmove is given as a set of a
(4)動き量フォーマット変換部
動き量フォーマット変換部57は、基本的に画素数で与えられる動き量S4又はDmoveを演算用の数値(この形態例では、「動き値」という。)にフォーマット変換する回路デバイスである。ここでの動き値は、ブロック制御部59でフリッカ判定用のブロック面積を調整するために使用するパラメータの一つである。通常、動きが大きい画面ではフリッカが目立ち難くなるため、動き量が大きいほど動き値には大きな値が割り当てられる。
(4) Motion Amount Format Conversion Unit The motion amount
図12に、動き量と動き値との対応関係を記録したテーブル例を示す。図12の場合、動き量S4は、0、1、2、3、4、5以上の6段階である。図12の場合、動き量の大きさがゼロの画素(すなわち、静止画)には動き値「1.0」を割り当てている。また図12の場合、動き量の大きさがゼロ以外の画素(すなわち、動画像)には、動き量の大きさに比例して動き値を増やすように割り当てている。なお、無制限に動き値を増やしてしまうと、本来の目的であるフリッカ判定に支障が生じかねない。そこで、図12の場合には、動き量が5以上の場合には、動き値の増加を「1.5」に制限している。 FIG. 12 shows an example of a table in which the correspondence between the motion amount and the motion value is recorded. In the case of FIG. 12, the motion amount S4 has six stages of 0, 1, 2, 3, 4, 5 or more. In the case of FIG. 12, a motion value “1.0” is assigned to a pixel whose motion amount is zero (that is, a still image). In the case of FIG. 12, the motion value is assigned to a pixel whose motion amount is other than zero (that is, a moving image) so that the motion value is increased in proportion to the motion amount. If the motion value is increased indefinitely, the flicker determination that is the original purpose may be hindered. Therefore, in the case of FIG. 12, when the amount of motion is 5 or more, the increase in the motion value is limited to “1.5”.
具体的には、動き量が1画素大きくなると、動き値を「0.1」大きくする。この対応関係は、動き量の1画素分の増加が、基準面積(動き量がゼロの場合の面積)の10%分だけ大きく変化させるように作用する。
なお、前述したように、動き量が外部からDmoveとして与えられる場合には、動きベクトルの大きさを画素数に換算した上で動き値に変換することになる。勿論、図12は一例であり、動き量の段数や対応する変化幅も任意である。
Specifically, when the motion amount increases by one pixel, the motion value is increased by “0.1”. This correspondence relationship acts so that an increase in the amount of movement of one pixel greatly changes by 10% of the reference area (area when the amount of movement is zero).
As described above, when the amount of motion is given from the outside as Dmove, the size of the motion vector is converted into the number of pixels and converted into a motion value. Of course, FIG. 12 is an example, and the number of steps of the motion amount and the corresponding change width are also arbitrary.
(5)ブロック制御部
ブロック制御部59は、フリッカ判定処理で使用するブロック領域の数、位置、面積を決定する回路デバイスである。
図13に、ブロック制御部59の内部構成例を示す。ブロック制御部59は、輝度分布検出部91、ブロック数決定部93、ブロック位置決定部95、ブロック面積決定部97、初期設定情報記憶部99で構成する。
(5) Block Control Unit The
FIG. 13 shows an internal configuration example of the
輝度分布検出部91は、画素毎に得られる輝度レベルS2に基づいて輝度レベルの高い領域を検出する回路デバイスである。輝度分布検出部91は、例えば判定閾値に輝度レベルの50%(最大階調値を100%とする。)を使用し、各輝度レベルS2との比較結果を輝度分布情報S7として出力する。この形態例の場合、判定閾値より輝度レベルが高い画素は値「1」で表され、判定閾値より輝度レベルが低い画素は値「0」で表される。
The luminance
この形態例において、閾値に輝度レベルの50%を使用するのは、フリッカは明るい領域ほど見えやすくなるためである。勿論、この条件は一例であり、後述するように他の条件も揃わないとフリッカとして視認される訳ではない。
このように、輝度分布情報S7を予め求めることにより、後段の各処理部で必要となる演算量を削減することができる。
In this embodiment, 50% of the luminance level is used as the threshold value because flicker becomes easier to see in bright areas. Of course, this condition is only an example, and it will not be visually recognized as flicker unless other conditions are met as will be described later.
In this way, by obtaining the luminance distribution information S7 in advance, it is possible to reduce the amount of calculation required for each processing unit in the subsequent stage.
判定結果は、輝度分布情報S7としてブロック数決定部93、ブロック位置決定部95及びブロック面積決定部97に供給される。因みに、高解像度の表示デバイスでは画素数が多くなる。従って、輝度分布情報S7はRAM等のメモリ上に保存し、後段の各処理部は当該メモリにアクセスする方法を採用しても良い。
The determination result is supplied to the block
ブロック数決定部93は、フリッカ判定処理で使用するブロック数を決定する回路デバイスである。ここでの決定処理は、2段階に分けて実行される。
1段目の処理では、画面全体の平均輝度レベルS1と発光期間長S5に基づいて、入力画像に含まれるフリッカ成分が画面内に「分散」しているか「集中」しているかを判定する処理が実行される。
The block
In the first-stage process, a process for determining whether the flicker component included in the input image is “distributed” or “concentrated” in the screen based on the average luminance level S1 and the light emission period length S5 of the entire screen. Is executed.
この形態例の場合、ブロック数決定部93は、以下の2つの条件を同時に満たすとき「分散型」であると判定し、その他のとき「集中型」であると判定する。
・画面全体の平均輝度レベルS1が50%以上(最大階調値を100%とする。)
・発光期間長S5が1フレーム期間の60%以下(1フレーム期間を100%とする。)
In the case of this example, the block
-The average luminance level S1 of the entire screen is 50% or more (the maximum gradation value is 100%)
The light emission period length S5 is 60% or less of one frame period (one frame period is assumed to be 100%).
なお、この形態例の場合、発光期間長は、25%から50%の範囲で設定される場合を考える。従って、2つ目の条件は無条件に満たしている。
「分散型」と判定された場合、ブロック数決定部93は、ブロック数S8を「1」に設定する。一方、「集中型」と判定された場合、ブロック数決定部93は、ブロック数S8を2段目の処理を通じて決定する。
In the case of this embodiment, the case where the light emission period length is set in the range of 25% to 50% is considered. Therefore, the second condition is satisfied unconditionally.
When it is determined as “distributed”, the block
2段目の処理では、輝度分布情報S7と、事前に用意された判定ブロックの初期設定情報(個数、位置、面積)とに基づいて、入力画面に応じたブロック数を決定する処理が実行される。 In the second-stage process, a process of determining the number of blocks corresponding to the input screen is executed based on the luminance distribution information S7 and the initial setting information (number, position, area) of the determination block prepared in advance. The
図14に、判定ブロックの初期設定例を示す。前述したように、フリッカ成分が認識されるには、全画面の10%以上の面積領域があることが条件となる。このため、初期設定時のブロック面積は、最大でも全画面の5%〜10%の範囲に設定しておく。また、画面中央付近は画面周囲に比べてフリッカが目立ち易い。このため、初期設定時には、図14に示したように、中央付近のブロックを周辺領域の4分の1の面積に設定している。図14では、通し番号の「6」〜「13」に対応するブロックが対応する。 FIG. 14 shows an example of initial setting of the determination block. As described above, in order to recognize the flicker component, there is a condition that there is an area area of 10% or more of the entire screen. For this reason, the block area at the time of initial setting is set to a range of 5% to 10% of the entire screen at the maximum. Also, flicker is more noticeable near the center of the screen than around the screen. For this reason, at the time of initial setting, as shown in FIG. 14, the block near the center is set to an area of a quarter of the peripheral area. In FIG. 14, blocks corresponding to serial numbers “6” to “13” correspond.
ここで、ブロック数決定部93は、集中型と判定された入力画像について、初期設定情報記憶部99に用意された各ブロック領域(図14)に対応する輝度分布情報S7を割り当て、該当ブロック領域の平均輝度レベルが階調輝度の50%以上か否かを判定する。この形態例の場合、各ブロック領域に対応する輝度分布情報S7のうち平均輝度レベルが階調輝度の50%を超えると判定された画素(値「1」)の数と、平均輝度レベルが階調輝度の50%未満と判定された画素(値「0」)の数とを比較し、いずれが多いかによって各ブロック領域の平均輝度レベルが50%以上か否かを判定する。
Here, the block
例えばあるブロック領域の平均輝度レベルが階調輝度の50%未満であると判定された場合(値「0」の数>値「1」の数の場合)、ブロック数決定部93は、当該ブロック領域を1個として計数するか、隣接する複数個のブロック領域を合わせて1個として計数する。例えば中央付近のように既に細分化されているブロックについては、隣接するブロック領域が同じ判定結果であることを条件として、全画面の10%を超えない範囲で1つのブロック領域として計数する。
For example, when it is determined that the average luminance level of a certain block area is less than 50% of the gradation luminance (when the number of values “0”> the number “1”), the block
図15に、合体後のイメージ例を示す。図15は、図14におけるブロック「6」、「7」、「10」、「11」の平均輝度レベルがそれぞれ閾値以下である場合に、これら4つを1つのブロックとして扱う状態を表している。この場合、判定用のブロック領域の数は、初期状態の18個から15個に変更される。 FIG. 15 shows an example of the image after merging. FIG. 15 shows a state in which when the average luminance levels of the blocks “6”, “7”, “10”, and “11” in FIG. . In this case, the number of block areas for determination is changed from 18 in the initial state to 15.
一方、あるブロック領域の平均輝度レベルが階調輝度の50%以上であると判定された場合(値「0」の数<値「1」の数の場合)、ブロック数決定部93は、当該ブロック領域の初期状態と位置(中央付近か周辺領域か)を考慮してブロック領域の細分化数を決定する。例えば周辺部に位置するブロックについては2つ以上に分割する。
On the other hand, when it is determined that the average luminance level of a certain block area is 50% or more of the gradation luminance (when the value “0” <the number “1”), the block
図16に、分割後のイメージ例を示す。図16は、図14におけるブロック「2」の平均輝度レベルが閾値以上である場合に、当該ブロックを4つのブロック領域に分割した状態を表している。この場合、判定用のブロック領域の数は、初期状態の18個から21個に変更される。 FIG. 16 shows an example of an image after division. FIG. 16 shows a state in which the block is divided into four block areas when the average luminance level of the block “2” in FIG. In this case, the number of block areas for determination is changed from 18 in the initial state to 21.
このような処理を経て決定されたブロック数S8は、ブロック位置決定部95に与えられる。なお、ブロック領域の面積が小さいほど、フリッカの判定精度は高くなる。ただし、ブロック領域の数が多くなり過ぎると必要になる演算量も過大になるので適当な数に制限することが望ましい。
The block number S8 determined through such processing is given to the block
ブロック位置決定部95は、輝度分布情報S7と、ブロック数S8と、事前に用意された判定ブロックの初期設定情報(位置)とに基づいて、各ブロックの位置情報S9を決定する処理を実行する。
因みに、ブロック領域の数が1個であった場合(「分散型」の場合)、画面全体が1ブロックになる。従って、ブロック位置決定部95は、ブロック領域の位置情報S9を個別に決定する必要がない。ここでは、事前に定められた1個の基準位置を位置情報S9として出力する。
The block
Incidentally, when the number of block areas is one (in the case of “distributed type”), the entire screen becomes one block. Therefore, the block
これに対し、ブロック領域が複数個決定された場合(「集中型」の場合)、ブロック位置決定部95は、輝度分布情報S7を参照し、輝度レベルの高い画素が多く集まる領域にブロック領域が多数割り当てられるように位置情報S9を決定する。
ただし、この時点では、ブロック数が決まっているだけで、各ブロックの面積は未定である。
On the other hand, when a plurality of block areas are determined (in the case of “concentrated type”), the block
However, at this point, the number of blocks is only determined, and the area of each block is undetermined.
従って、初期設定情報を参考に、ブロックの始点座標(例えばブロックの右上座標)や中心座標等をXY座標で与える。例えば輝度レベルが低い領域については、初期設定情報で定められたブロック領域の位置情報をそのまま使用する。また例えば輝度レベルが高い領域については、ブロック数決定部93と同様、初期設定情報で定められたブロック領域を分割するように位置情報S9を決定する。
Accordingly, referring to the initial setting information, the start point coordinates of the block (for example, the upper right coordinates of the block), the center coordinates, and the like are given in XY coordinates. For example, for an area with a low luminance level, the position information of the block area determined by the initial setting information is used as it is. Further, for example, for a region with a high luminance level, the position information S9 is determined so as to divide the block region defined by the initial setting information, as with the block
ブロック面積決定部97は、動き値S6と輝度分布情報S7とに基づいて、対応するブロックの面積を決定する回路デバイスである。ブロック面積決定部97は、逐次算出されるブロック面積S10を発光時間計測部61に出力する。
なお、供給された位置情報S9の数が1個である場合(分散型の場合)には、画面全体が1つのブロック領域であるので面積は求めなくて良い。
一方、位置情報S9が複数個与えられる場合(集中型の場合)、ブロック面積決定部97は、位置情報S9に対応する各ブロックの面積を次式に基づいて算出する。
The block
When the number of pieces of position information S9 supplied is one (in the case of a distributed type), the entire screen is one block area, so the area does not have to be obtained.
On the other hand, when a plurality of pieces of position information S9 are given (in the case of a centralized type), the block
ブロック面積=(全表示領域の10%の面積)×輝度レベル値×動き値 …(式1)
ここでの輝度レベル値は、ブロック面積の調整用に使用するパラメータの一つである。輝度レベル値は、位置情報S9に基づいて位置決めされるブロック領域(全表示領域の10%の面積を有するブロック領域)内に位置する全画素の平均輝度レベルとして与えられる。
Block area = (10% of the total display area) × luminance level value × motion value (Equation 1)
The luminance level value here is one of the parameters used for adjusting the block area. The brightness level value is given as an average brightness level of all pixels located in a block area (block area having 10% of the total display area) positioned based on the position information S9.
なお、位置決めされるブロック領域の形状は正方形状でも良いし、画面のアスペクト比を保存する形状でも良い。この形態例の場合には、画面のアスペクト比と一致させる方法を採用する。
また、平均輝度レベルは、各ブロック領域内に位置する全画素の輝度レベルS2の平均値として算出される。
Note that the block area to be positioned may have a square shape or a shape that preserves the aspect ratio of the screen. In the case of this embodiment, a method of matching the aspect ratio of the screen is adopted.
The average luminance level is calculated as the average value of the luminance levels S2 of all the pixels located in each block area.
図17に、輝度レベルと輝度レベル値との対応テーブル例を示す。一般に、輝度レベルが高いほどフリッカは知覚され易くなる。そこで、この形態例では、輝度レベルが高いブロック領域ほど面積を小さくなるように、小さい輝度レベル値を割り当てる。なお、高輝度領域に配置されるブロック領域の面積を小さくすることで、高輝度領域の面積の検出精度が高くなり、フリッカの検出精度が高くなる。 FIG. 17 shows an example of a correspondence table between luminance levels and luminance level values. In general, flicker is more easily perceived as the luminance level is higher. Therefore, in this embodiment, a smaller luminance level value is assigned so that the block area with a higher luminance level has a smaller area. Note that by reducing the area of the block region arranged in the high luminance region, the detection accuracy of the area of the high luminance region is increased, and the flicker detection accuracy is increased.
図17の場合、輝度レベルは、50%〜55%,55%〜60%,60%〜65%,65%〜70%,70%〜75%,75%以上の6段階用意する。
図17の場合、輝度レベルが50%〜55%のブロックには輝度レベル値「1.0」を割り当てる。また図17の場合、輝度レベルが1段階上がるごとに、輝度レベル値を減らすように割り当る。具体的には、輝度レベルの階級が1段階上がると、輝度レベル値を「0.1」小さくする。この対応関係は、輝度レベルが1階級上がると、基準面積(輝度レベルが50%〜55%の場合の面積)の10%分だけ小さく変化させることを意味する。
In the case of FIG. 17, six levels of brightness levels of 50% to 55%, 55% to 60%, 60% to 65%, 65% to 70%, 70% to 75%, and 75% are prepared.
In the case of FIG. 17, a luminance level value “1.0” is assigned to a block having a luminance level of 50% to 55%. In the case of FIG. 17, every time the luminance level increases by one step, the luminance level value is assigned to be reduced. Specifically, when the luminance level is increased by one level, the luminance level value is decreased by “0.1”. This correspondence means that when the luminance level is increased by one class, it is changed to be smaller by 10% of the reference area (area when the luminance level is 50% to 55%).
図18及び図19を用い、ブロック面積決定部97による処理結果の一例を示す。図18は、入力画像例である。なお、図18に示す入力画像は、動き量がゼロであり、かつ、画面右下隅に輝度が集中する場合を表している。
図19は、ブロック面積決定部97の出力例である。ブロック位置決定部95の段階で画面右下隅に多くのブロックが配置される上に、式1に基づく面積の計算によって画面右下隅に面積の小さいブロックが多く配置される。
初期設定情報記憶部99は、前述したように、フリッカ判定用のブロックの数、位置、面積の初期値を格納する記憶領域である。
An example of a processing result by the block
FIG. 19 is an output example of the block
As described above, the initial setting
(6)発光時間計測部
発光時間計測部61(図9)は、一定以上の面積を有する高輝度領域を検出して、その発光時間を計測する回路デバイスである。フリッカは、単に明るい画像や動きの少ない画像があるだけでなく、一定面積と一定時間以上の連続発光がなければ視認されないためである。
(6) Light emission time measurement part The light emission time measurement part 61 (FIG. 9) is a circuit device which detects the high-intensity area | region which has a fixed area or more, and measures the light emission time. This is because flicker is not only visible when there is not only a bright image or an image with little movement, but also when there is no continuous light emission over a certain area and a certain time.
このため、発光時間計測部61は、以下の処理を実行する。まず、発光時間計測部61は、前段処理で設定されたブロック領域のうち平均輝度レベルが階調輝度の50%以上のブロック領域を検出する。次に、発光時間計測部61は、それらのうち互いに隣接又は重なり合うブロック領域同士を一つのブロック領域として結合し、結合後のブロック領域について面積を求める。
For this reason, the light emission
更に、発光時間計測部61は、算出された面積が表示領域全体の10%以上になる結合ブロックが一つでも検出された場合、検出開始から未検出までの時間を計測する。なお、面積が表示領域の10%以上になるブロック領域の最大個数は10個である。この形態例の場合、これら10個の発光時間を同時に計測できるものとする。
Further, the light emission
発光時間の計測対象になったブロック領域の面積と計測値は発光時間情報S11として63に供給される。
なお、入力画像が分散型の場合(画面全体が平均的に明るく、総発光期間長が閾値以上の場合)、発光時間計測部61は、分散型との検出結果が得られている間中、その発光時間と平均輝度レベルを発光時間情報S11として出力する。
The area and measurement value of the block region that is the measurement target of the light emission time are supplied to 63 as light emission time information S11.
When the input image is distributed (when the entire screen is bright on average and the total light emission period length is greater than or equal to the threshold value), the light emission
(7)フリッカ情報算出部
フリッカ情報算出部63は、発光時間情報S11とフレームレートS12に基づいて、フリッカ情報を算出する回路デバイスである。なお、フリッカ情報算出部63におけるフリッカ情報の算出は、発光時間情報S11の時間長が非ゼロの場合に実行される。なお、発光時間情報S11の計測対象になった領域が複数ある場合、全ての領域についてフリッカ情報を算出しても良いが、フリッカが最も目立ち易い(すなわち、面積が最も大きい)領域についてのみフリッカ情報を算出しても良い。
(7) Flicker Information Calculation Unit The flicker
フリッカ情報算出部63は、次式に基づいてフリッカ情報を算出する。
フリッカ情報=フレームレート値×平均輝度レベル50%以上の面積値×発光時間値
…(式2)
式2のうち、フレームレート値は、有機ELパネルモジュール11の表示駆動に使用するフレームレートS12の大きさを反映する判定用のパラメータである。平均輝度レベル50%以上の面積値は、発光時間情報S11の測定対象になった結合ブロック領域の面積の大きさを反映する判定用のパラメータである。発光時間値も、発光時間情報S11の計測時間を反映する判定用のパラメータである。
The flicker
Flicker information = frame rate value x area value of average luminance level of 50% or more x emission time value
... (Formula 2)
In
図20〜図22に、各値を対応するパラメータに変換するための対応テーブル例を示す。
図20は、フレームレートとフレームレート値との対応テーブル例である。フレームレートが65Hz以上の場合、一般にフリッカは見えなくなる。このため、この範囲のフレームレートには、フレームレート値としてゼロが対応付けられる。なお、フレームレートが65Hzより小さくなると、フリッカが徐々に見えやすくなる。このため、フレームレート値は徐々に大きくなる。図20の場合、フレームレートが54Hz以下の場合、フレームレート値は最大値である「4」になる。
20 to 22 show examples of correspondence tables for converting each value into a corresponding parameter.
FIG. 20 is an example of a correspondence table between frame rates and frame rate values. When the frame rate is 65 Hz or higher, flicker is generally invisible. For this reason, the frame rate in this range is associated with zero as the frame rate value. Note that when the frame rate is lower than 65 Hz, the flicker is gradually visible. For this reason, the frame rate value gradually increases. In the case of FIG. 20, when the frame rate is 54 Hz or less, the frame rate value is “4” which is the maximum value.
図21は、高輝度領域の面積と面積値との対応テーブル例である。いうまでもなく、面積が全表示領域の10%以下の場合には、一般にフリッカは見えなくなる。このため、この範囲の面積には、面積値としてゼロが対応付けられる。なお、面積が10%より大きくなると、フリッカが徐々に見えやすくなる。このため、面積値は徐々に大きくなる。図21の場合、対応関係は面積の5%刻みで設定され、面積が50%以上の場合、面積値は最大値の「2」になる。 FIG. 21 is an example of a correspondence table between the area and area value of the high luminance area. Needless to say, flicker is generally invisible when the area is 10% or less of the entire display area. For this reason, the area of this range is associated with zero as the area value. Note that when the area is larger than 10%, the flicker gradually becomes visible. For this reason, the area value gradually increases. In the case of FIG. 21, the correspondence is set in increments of 5% of the area, and when the area is 50% or more, the area value is the maximum value “2”.
図22は、検出された高輝度領域の発光時間と発光時間値との対応テーブル例である。いうまでもなく、高輝度領域であったとしても、その発光時間が短ければフリッカも見えなくなる。図22では、この限界値を1秒とし、1秒未満の発光時間には、発光時間値としてゼロを対応付けている。なお、発光時間が1秒より大きくなると、フリッカが徐々に見えやすくなる。このため、発光時間値は徐々に大きくなる。図22の場合、対応関係は0.1秒刻みで設定され、発光時間が2秒以上の場合、発光時間値は最大値の「2」になる。 FIG. 22 is an example of a correspondence table between the light emission time and the light emission time value of the detected high brightness area. Needless to say, even in the high luminance region, flicker becomes invisible if the light emission time is short. In FIG. 22, this limit value is 1 second, and the light emission time of less than 1 second is associated with zero as the light emission time value. In addition, when the light emission time is longer than 1 second, flicker is gradually visible. For this reason, the light emission time value gradually increases. In the case of FIG. 22, the correspondence is set in increments of 0.1 second, and when the light emission time is 2 seconds or more, the light emission time value is the maximum value “2”.
以上の対応テーブルを使用して、フリッカ情報算出部63は、フリッカ情報S13を算出する。
なお、フリッカ情報S13は、フレームレートが高い場合、高輝度領域(平均輝度レベルが50%以上で、その面積が全画面の10%以上の領域)の面積が小さい場合、又は高輝度領域の連続発光時間が1秒未満の場合、値ゼロを採る。因みに、ブロック数の決定時には総発光時間長が反映され、高輝度領域の面積の決定時には動き量も反映される。従って、このフリッカ情報S13には、フリッカの判定に必要な全ての条件が反映されている
Using the above correspondence table, the flicker
Note that the flicker information S13 is used when the frame rate is high, when the area of the high luminance region (the average luminance level is 50% or more and the area is 10% or more of the entire screen) is small, or when the high luminance region is continuous. If the emission time is less than 1 second, take the value zero. Incidentally, the total light emission time length is reflected when the number of blocks is determined, and the amount of motion is also reflected when the area of the high luminance region is determined. Therefore, the flicker information S13 reflects all conditions necessary for flicker determination.
(e−5)発光モード判定部
発光モード判定部37は、検出されたフリッカ情報S13に基づいて、対象画像の表示に使用する発光モードを判定する回路デバイスである。
この形態例の場合、発光モード判定部37は、図23に示す対応関係に従って、検出されたフリッカ情報S13に対応する発光モードを判定する。勿論、フリッカ情報S13の値が小さいほどフリッカの強度は小さく、フリッカ情報S13の値が大きいほどフリッカの強度は大きくなる。
(E-5) Light emission mode determination part The light emission
In the case of this embodiment, the light emission
図23の場合、フリッカの強度が小さい入力画像に対しては、動画改善系の発光モード(発光モード3)を適用する。また、図23の場合、フリッカの強度が中程度の入力画像に対しては、バランス系の発光モード(発光モード2)を適用する。また、図23の場合、フリッカの強度が大きい入力画像に対しては、フリッカ改善系の発光モード(発光モード1)を適用する。 In the case of FIG. 23, a moving picture improving system light emission mode (light emission mode 3) is applied to an input image with low flicker intensity. In the case of FIG. 23, a balanced emission mode (emission mode 2) is applied to an input image with a moderate flicker intensity. In the case of FIG. 23, the flicker improvement type light emission mode (light emission mode 1) is applied to an input image having a high flicker intensity.
(e−6)ユーザー設定部
ユーザー設定部39は、ユーザーの好みを発光モードの判定に反映させるために配置される回路デバイスである。すなわち、操作画面を通じて受け付けた表示画質に対するユーザーの好みを記憶領域に保持する回路デバイスである。
(E-6) User Setting Unit The
表示画質に対するユーザーの好みとしては、例えば動画の表示品質を重視するかとか、静止画の表示品質を重視する等の情報の他、動画ボケとフリッカのいずれを重視するかと言った情報も含む。 The user's preference for the display image quality includes, for example, information about whether to emphasize moving image blur or flicker in addition to information such as whether to emphasize moving image display quality or still image display quality.
(e−7)出力パターンルックアップテーブル
出力パターンルックアップテーブル41は、発光モードと発光期間長Dutyに、電源線DSLの駆動電源の出力パターンを対応づけた状態で記憶する記憶領域である。この形態例の場合、発光期間長Dutyの25%から50%に対応する出力パターンが記憶されているものとする。
(E-7) Output Pattern Look-Up Table The output pattern look-up table 41 is a storage area for storing the light emission mode and the light emission period length Duty in association with the output pattern of the drive power supply of the power supply line DSL. In the case of this embodiment, it is assumed that an output pattern corresponding to 25% to 50% of the light emission period length Duty is stored.
図24に、出力パターンルックアップテーブル41に記憶する出力パターンの一例を示す。図24(A)は、発光期間長Dutyが1フレームの50%で与えられる場合の出力パターン例である。これは、この形態例で想定するピーク輝度レベルの最大値に対応する。 FIG. 24 shows an example of output patterns stored in the output pattern lookup table 41. FIG. 24A shows an example of an output pattern when the light emission period length Duty is given by 50% of one frame. This corresponds to the maximum value of the peak luminance level assumed in this embodiment.
図24(B)と図24(E)は、発光モード3(すなわち、動画改善系)の出力パターン例である。因みに、図24(B)は発光期間長Dutyが40%の場合の出力パターンであり、図24(E)は、発光期間長Dutyが25%の場合の出力パターンである。
図24(C)と図24(F)は、発光モード1(すなわち、フリッカ改善系)の出力パターン例である。因みに、図24(C)は発光期間長Dutyが40%の場合の出力パターンであり、図24(F)は、発光期間長Dutyが25%の場合の出力パターンである。
24B and 24E are examples of output patterns in the light emission mode 3 (that is, the moving image improvement system). Incidentally, FIG. 24B shows an output pattern when the light emission period length Duty is 40%, and FIG. 24E shows an output pattern when the light emission period length Duty is 25%.
24C and 24F show examples of output patterns in the light emission mode 1 (that is, flicker improvement system). Incidentally, FIG. 24C shows an output pattern when the light emission period length Duty is 40%, and FIG. 24F shows an output pattern when the light emission period length Duty is 25%.
図24(D)と図24(G)は、発光モード2(すなわち、バランス系)の出力パターン例である。因みに、図24(D)は発光期間長Dutyが40%の場合の出力パターンであり、図24(G)は、発光期間長Dutyが25%の場合の出力パターンである。
出力パターンルックアップテーブル41には、3種類の発光モードについて、発光期間長Dutyが25%から50%までの複数種類の出力パターンが記録されている。なお、記録する出力パターンの数は、記憶容量に応じて定まるものとする。
24D and 24G show examples of output patterns in the light emission mode 2 (that is, the balance system). Incidentally, FIG. 24D shows an output pattern when the light emission period length Duty is 40%, and FIG. 24G shows an output pattern when the light emission period length Duty is 25%.
In the output pattern look-up table 41, a plurality of types of output patterns having a light emission period length Duty of 25% to 50% are recorded for three types of light emission modes. Note that the number of output patterns to be recorded is determined according to the storage capacity.
図24(B)〜(G)に示すように、発光期間長Dutyの値に関わらず、各出力パターンの発光開始位置と発光終了位置は固定であり、実際の有機EL素子OLEDの発光期間の長さは、図24(A)と同じ期間、すなわち、1フレーム期間の50%に固定される。また、発光モードおよび発光期間長Dutyに応じて駆動電源VHの出力期間長と駆動電源VMの出力期間長の比率と駆動電源VMの電圧値が可変的に設定されている。
この形態例の場合、駆動電源VMの出力回数は1回であり、駆動電源VHの出力回数は発光期間の両端に対応する2回である。
As shown in FIGS. 24B to 24G, the light emission start position and the light emission end position of each output pattern are fixed regardless of the value of the light emission period length Duty, and the actual light emission period of the organic EL element OLED The length is fixed to the same period as FIG. 24A, that is, 50% of one frame period. Further, the ratio of the output period length of the drive power supply VH to the output period length of the drive power supply VM and the voltage value of the drive power supply VM are variably set according to the light emission mode and the light emission period length Duty.
In the case of this embodiment, the number of outputs of the drive power source VM is 1, and the number of outputs of the drive power source VH is 2 times corresponding to both ends of the light emission period.
図24(B)及び(E)に示すように、動画改善系の出力パターンでは、固定電源である駆動電源VHの出力期間長が相対的に短く設定される。一方、図24(C)及び(F)に示すように、フリッカ改善系の出力パターンでは、固定電源である駆動電源VHの出力期間長が相対的に長く設定される。 As shown in FIGS. 24B and 24E, in the output pattern of the moving image improvement system, the output period length of the drive power source VH that is a fixed power source is set to be relatively short. On the other hand, as shown in FIGS. 24C and 24F, in the flicker improving output pattern, the output period length of the drive power source VH that is a fixed power source is set to be relatively long.
また、図24(D)及び(G)に示すように、バランス系の出力パターンでは、固定電源である駆動電源VHの出力期間長が、動画改善系とバランス系の中間値になるように設定される。
なお、一般的に、検出された平均輝度レベルYavrが低く、設定された発光期間長Dutyが長いほど(設定されたピーク輝度レベルYpが高いほど)、駆動電圧VMは、駆動電圧VHとの差が小さくなるように設定される。また、検出された平均輝度レベルYavrが高く、設定された発光期間長Dutyが短いほど(設定されたピーク輝度レベルYpが低いほど)、駆動電圧VMは、駆動電圧VHとの差が大きくなるように設定される。
Also, as shown in FIGS. 24D and 24G, in the balanced output pattern, the output period length of the drive power supply VH, which is a fixed power supply, is set to an intermediate value between the moving image improving system and the balanced system. Is done.
In general, the lower the detected average luminance level Yavr and the longer the set emission period length Duty (the higher the set peak luminance level Yp), the more the drive voltage VM differs from the drive voltage VH. Is set to be small. In addition, as the detected average luminance level Yavr is higher and the set light emission period length Duty is shorter (as the set peak luminance level Yp is lower), the difference between the drive voltage VM and the drive voltage VH increases. Set to
図25に、各出力パターンと輝度分布との関係を示す。図25(A)は、図24(A)に対応する輝度分布を示す。図に太線で示すように、出力パターンと輝度分布とが一致していることが分かる。図25(B)は、動画改善系に対応する輝度分布を示す。図に太線で示すように、発光期間両端の輝度分布は小さく、視認性には影響しない。すなわち、発光期間は1つとして視認される。図25(C)は、フリッカ改善系に対応する輝度分布を示す。図に太線で示すように、発光期間内に2つの高輝度期間が現われる。結果的に、見掛け上の周波数成分が高くなり、フリッカが視認され難くできる。 FIG. 25 shows the relationship between each output pattern and the luminance distribution. FIG. 25A shows a luminance distribution corresponding to FIG. As shown by the bold line in the figure, it can be seen that the output pattern and the luminance distribution match. FIG. 25B shows a luminance distribution corresponding to the moving image improvement system. As indicated by the bold line in the figure, the luminance distribution at both ends of the light emission period is small and does not affect the visibility. That is, the light emission period is visually recognized as one. FIG. 25C shows a luminance distribution corresponding to the flicker improvement system. As indicated by the bold lines in the figure, two high luminance periods appear within the light emission period. As a result, the apparent frequency component becomes high, and flicker can hardly be visually recognized.
図25(D)は、バランス系の輝度分布を示す。図に太線で示すように、この出力パターンに対応する輝度分布は、動画改善系とフリッカ改善系の中間的な輝度分布となる。この出力パターンは、見掛け上の周波数成分を上昇できる一方で、発光期間の両端に当たる輝度分布のピーク幅を小さくでき、動画応答性にも配慮した輝度分布となる。 FIG. 25D shows a balance-type luminance distribution. As indicated by the bold line in the figure, the luminance distribution corresponding to this output pattern is an intermediate luminance distribution between the moving image improving system and the flicker improving system. While this output pattern can increase the apparent frequency component, the peak width of the luminance distribution corresponding to both ends of the light emission period can be reduced, and the luminance distribution takes into account moving image response.
(e−8)可変駆動電源発生部
可変駆動電源発生部43は、出力パターンルックアップテーブル41に基づいて、設定された発光モードとピーク輝度レベルYpを満足する出力パターンに対応する電圧値と出力期間長の比率を設定する回路デバイスである。
(E-8) Variable Drive Power Supply Generation Unit The variable drive power
図26に、可変駆動電源発生部43の回路構成例を示す。可変駆動電源発生部43は、可変駆動電源値・出力期間長比率設定部101、ディジタル/アナログ変換回路103、レベルシフト・バッファ回路105で構成される。
FIG. 26 shows a circuit configuration example of the variable drive power
可変駆動電源値・出力期間長比率設定部101は、1フレーム平均輝度検出部31により検出された入力画像データDinの平均輝度レベルYavr、および、発光モード判定部37により判定された発光モードに基づいて、駆動電源VMの電圧値(駆動電圧VM)と、駆動電源VHの出力期間長と駆動電源VMの出力期間長の比率を設定する回路デバイスである。
The variable drive power supply value / output period length
具体的には、可変駆動電源値・出力期間長比率設定部101は、出力パターンルックアップテーブル41に記憶されている出力パターンの中から、ピーク輝度制御部33から与えられた発光期間長Duty、および、発光モード判定部37から与えられた発光モードに対応する出力パターンを選択する。なお、可変駆動電源値・出力期間長比率設定部101は、該当する出力パターンが存在しない場合、与えられた発光モードに対応する出力パターンの中から、与えられた発光期間長Dutyに最も近い値の発光期間長Dutyに対応する出力パターンを選択し、与えられた発光期間長Dutyに応じて出力パターンの調整を行う。
Specifically, the variable drive power supply value / output period length
ここで、出力パターンの設定方法の一例について説明する。上述したように、この形態例の場合、発光期間長は、1フレーム期間の50%に固定されている。従って、発光モードの種類、および、発光期間長Dutyの値に関わらず、次式を満たすように、1回あたりの駆動電源VHの出力期間長(以下、「出力期間長VH」という。)、駆動電源VMの出力期間長(以下、「出力期間長VM」という。)、および、駆動電圧VMが設定される。 Here, an example of an output pattern setting method will be described. As described above, in the case of this embodiment, the light emission period length is fixed to 50% of one frame period. Therefore, regardless of the type of the light emission mode and the value of the light emission period length Duty, the output period length of the drive power supply VH per time (hereinafter referred to as “output period length VH”), so as to satisfy the following equation: The output period length of the drive power source VM (hereinafter referred to as “output period length VM”) and the drive voltage VM are set.
出力期間長VH×2+出力期間長VM=50% …(式3)
駆動電圧VH×出力期間長VH×2+駆動電圧VM×出力期間長VM
=駆動電圧VH×発光期間長Duty …(式4)
Output period length VH × 2 + Output period length VM = 50% (Formula 3)
Drive voltage VH x output period length VH x 2 + drive voltage VM x output period length VM
= Drive voltage VH × light emission period length Duty (Expression 4)
ここで、まず、発光モード1(フリッカ改善系)、および、発光期間長Dutyが25%に設定されている場合について考える。 First, consider the case where the light emission mode 1 (flicker improvement system) and the light emission period length Duty are set to 25%.
まず、出力期間長VHは、次式に基づいて算出される。 First, the output period length VH is calculated based on the following equation.
出力期間長VH=発光期間長Duty÷α …(式5) Output period length VH = light emission period length Duty ÷ α (Formula 5)
例えば、発光モード1の場合、変数α=3に設定され、出力期間長VHは、1フレーム期間の8.33%(=25%÷3)に設定される。また、出力期間長VMは、(式3)の関係を満たすように、次式に基づいて算出される。
For example, in the case of the
出力期間長VM=50%−出力期間長VH×2 …(式6) Output period length VM = 50% −Output period length VH × 2 (Formula 6)
この例の場合、出力期間長VMは、33.34%(=50%−8.33%×2)に設定される。そして、駆動電圧VMは、次式に基づいて算出される。 In this example, the output period length VM is set to 33.34% (= 50% −8.33% × 2). The drive voltage VM is calculated based on the following equation.
駆動電圧VM=駆動電圧VH×(発光期間長Duty−2×出力期間長VH)
÷出力期間長VM …(式7)
Drive voltage VM = drive voltage VH × (light emission period length Duty−2 × output period length VH)
÷ Output period length VM (Formula 7)
この例の場合、駆動電圧VMは、駆動電圧VH×0.25(=(25%−2×8.33)÷33.34)に設定される。 In this example, the drive voltage VM is set to drive voltage VH × 0.25 (= (25% −2 × 8.33) ÷ 33.34).
図27(A)は、駆動電源VHを発光期間長Dutyの間出力した場合の出力パターンを示し、図27(B)は、この例で求めた出力パターンを示している。以上の計算の結果、図27(A)の斜線部で示される面積と、図27(B)の斜線部で示される面積とが等しくなり、駆動電源VHと駆動電源VMの出力期間長の合計が1フレーム期間の50%となるように、出力期間長VH、出力期間長VM、および、駆動電圧VMが求められる。 FIG. 27A shows an output pattern when the drive power supply VH is output during the light emission period length Duty, and FIG. 27B shows the output pattern obtained in this example. As a result of the above calculation, the area indicated by the hatched portion in FIG. 27A is equal to the area indicated by the hatched portion in FIG. 27B, and the total output period length of the drive power supply VH and the drive power supply VM is the same. The output period length VH, the output period length VM, and the drive voltage VM are determined so that the output period becomes 50% of one frame period.
なお、(式5)の変数αは、上述した3以外の値に設定するようにしてもよい。また、変数αの値が小さくなるほど、出力期間長VHが長くなり、出力期間長VMが短くなり、フリッカ改善効果が増す一方、動画応答特性が悪化するので、例えば、入力画像のフリッカ強度に応じて設定したり、ユーザーが任意の値に設定できるようにしてもよい。 Note that the variable α in (Expression 5) may be set to a value other than 3. Further, the smaller the value of the variable α, the longer the output period length VH, the shorter the output period length VM, and the flicker improvement effect increases. On the other hand, the moving picture response characteristic deteriorates. Or may be set to an arbitrary value by the user.
発光モード3(動画改善系)の場合、発光モード1の場合と比較して、変数αは大きい値(例えば7)に設定され、出力期間長VHが短く、出力期間長VMが長く、駆動電圧VMが大きく設定される。また、変数αの値が大きくなるほど、出力期間長VHが短くなり、出力期間長VMが長くなり、動画応答特性が向上する一方、フリッカ改善効果は低下するので、例えば、入力画像の動き量に応じて設定したり、ユーザーが任意の値に設定できるようにしてもよい。
In the case of the light emission mode 3 (moving image improvement system), the variable α is set to a large value (for example, 7), the output period length VH is short, the output period length VM is long, and the drive voltage compared to the case of the
発光モード2(バランス系)の場合、変数αは、発光モード1の場合と発光モード2の場合の間の値(例えば5)に設定される。なお、ユーザーの好みで、フリッカ改善および動画応答特性のどちらを優先するかを考慮して、任意の値に設定できるようにしてもよい。
In the case of the light emission mode 2 (balance system), the variable α is set to a value (for example, 5) between the case of the
以上のようにして、固定電源である駆動電源VHと可変駆動電源である駆動電源VMの出力期間長の比率と、駆動電圧VMの値がそれぞれ確定する。なお、上述したように、以上のようにして求められる出力パターンのいくつかは、出力パターンルックアップテーブル41に記憶されている。 As described above, the ratio of the output period length of the drive power supply VH that is a fixed power supply and the drive power supply VM that is a variable drive power supply, and the value of the drive voltage VM are determined. As described above, some of the output patterns obtained as described above are stored in the output pattern lookup table 41.
設定された出力期間長の比率は、可変駆動電源値・出力期間長比率設定部101から図7に示す駆動タイミング発生部45に直接出力される。一方、設定された駆動電圧VMの値は、後段のディジタル/アナログ変換回路103に出力される。
ディジタル/アナログ変換回路103では、ディジタル値として設定された駆動電圧VMの値がアナログ電圧に変換される。
The set output period length ratio is directly output from the variable drive power supply value / output period length
In the digital /
レベルシフト・バッファ回路105は、前段から入力されるアナログ電圧のレベルをサブ画素23の駆動に必要な電圧レベルに変換するバッファ回路である。このレベルシフト・バッファ回路105の出力が、図7における駆動タイミング発生部45に与えられる。
The level
(e−9)駆動タイミング発生部
駆動タイミング発生部45は、3種類の駆動電源VH、VM、VSSの出力を時間順次に切り替え、電源線DSLの駆動に必要な駆動パルスを発生する回路デバイスである。なお、生成された駆動パルスは、各行(水平ライン)間で線順次に転送される。
(E-9) Drive Timing Generation Unit The drive
図28に、駆動パルスの出力パターン例を示す。この出力パターンは、全ての電源線DSLに共通である。 FIG. 28 shows an example of drive pulse output patterns. This output pattern is common to all power supply lines DSL.
図28に示すように、駆動パルスの出力パターンは、1フレーム単位で繰り返されるように発生される。前述したように、各行(水平ライン)の初期化タイミングは1水平走査期間毎ずれるように配置される。 As shown in FIG. 28, the drive pulse output pattern is generated so as to be repeated in units of one frame. As described above, the initialization timing of each row (horizontal line) is arranged so as to be shifted every horizontal scanning period.
図28の期間P1が、各サブ画素23に信号電位Vsigを書き込むための期間であり、その他の期間が基本的に有機EL素子OLEDの発光に使用できる期間である。ただし、駆動電源VSSの期間は、信号電位Vsigの書き込みとは無関係に設定される非発光期間である。この駆動電源VSSの出力期間は固定期間である。 A period P1 in FIG. 28 is a period for writing the signal potential Vsig to each sub-pixel 23, and the other period is basically a period that can be used for light emission of the organic EL element OLED. However, the period of the drive power supply VSS is a non-light emission period set regardless of the writing of the signal potential Vsig. The output period of the drive power supply VSS is a fixed period.
また、図28に示すように、発光期間の全体の長さは固定であるが、これを構成する駆動電源VHとVMの各出力期間長は可変である。図28の場合、発光期間の両端に配置される2つの駆動電源VHの期間長が短く、発光期間の中央に配置される駆動電源VMの期間長が長く設定されている。すなわち、図28は、発光モード3(動画改善系の発光モード)に対応する出力パターンである。 As shown in FIG. 28, the entire length of the light emission period is fixed, but the output period lengths of the drive power supplies VH and VM constituting the light emission period are variable. In the case of FIG. 28, the period length of the two drive power supplies VH arranged at both ends of the light emission period is set short, and the period length of the drive power supply VM arranged at the center of the light emission period is set long. That is, FIG. 28 shows an output pattern corresponding to light emission mode 3 (moving image improving light emission mode).
また、図28に示すように、この形態例における駆動電圧VMの可変範囲は、カソード電極電位Vcatから駆動電圧VHの範囲で与えられる。なお、駆動電圧VMの最小値をカソード電極電位Vcatに定めるのは、発光期間中には、有機EL素子OLEDに順バイアスのみが印加されるようするためである。 As shown in FIG. 28, the variable range of the drive voltage VM in this embodiment is given in the range from the cathode electrode potential Vcat to the drive voltage VH. The reason why the minimum value of the drive voltage VM is set to the cathode electrode potential Vcat is that only the forward bias is applied to the organic EL element OLED during the light emission period.
仮に、駆動電圧VMの最小値をカソード電極電位Vcatより低い駆動電圧VSSに定めると、発光期間中に順バイアスと逆バイアスを繰り返す事態が起こりうることになる。しかし、この順バイアスと逆バイアスの繰り返しは、有機EL素子OLEDを含むパネルに与える負担が大きい。
そこで、この形態例の場合には、可変の駆動電圧VMの最小値をカソード電極電位Vcatに定め、有機EL素子OLEDを含むパネルに与える負担を最小限にとどめている。
If the minimum value of the drive voltage VM is set to the drive voltage VSS lower than the cathode electrode potential Vcat, a situation in which forward bias and reverse bias are repeated during the light emission period may occur. However, the repetition of the forward bias and the reverse bias has a large burden on the panel including the organic EL element OLED.
Therefore, in the case of this embodiment, the minimum value of the variable drive voltage VM is set to the cathode electrode potential Vcat, and the burden on the panel including the organic EL element OLED is minimized.
(B−3)有機ELパネルモジュールの駆動動作例
以下、図29に基づいて、有機ELパネルモジュールの駆動動作例を説明する。なお、図29(A)は信号線DTLの電位波形であり、図29(B)は書込制御線WSLの駆動波形である。図29(C)は電源線DSLの駆動波形である。図29(D)は駆動トランジスタN2のゲート電位Vgの電位波形である。図29(E)は駆動トランジスタN2のソース電位Vsの電位波形である。
(B-3) Example of Driving Operation of Organic EL Panel Module Hereinafter, an example of driving operation of the organic EL panel module will be described with reference to FIG. Note that FIG. 29A shows the potential waveform of the signal line DTL, and FIG. 29B shows the drive waveform of the write control line WSL. FIG. 29C shows a driving waveform of the power supply line DSL. FIG. 29D shows a potential waveform of the gate potential Vg of the driving transistor N2. FIG. 29E shows a potential waveform of the source potential Vs of the driving transistor N2.
まず、初期化動作から説明する。初期化動作は、保持容量Csの保持電位を初期化する動作である。この動作は、書込制御線WSLがLレベルの状態で、電源線DSLが駆動電源VHから駆動電源VSSに切り替えられることで実行される。このとき、電源線DSLが駆動電圧VSSに低下することで、駆動トランジスタN2のソース電位Vsは駆動電圧VSSへと低下する。勿論、有機EL素子OLEDには逆バイアスが印加されるので消灯する。 First, the initialization operation will be described. The initialization operation is an operation for initializing the holding potential of the holding capacitor Cs. This operation is executed by switching the power supply line DSL from the drive power supply VH to the drive power supply VSS while the write control line WSL is at the L level. At this time, the power supply line DSL is lowered to the drive voltage VSS, whereby the source potential Vs of the drive transistor N2 is lowered to the drive voltage VSS. Of course, the organic EL element OLED is turned off because a reverse bias is applied.
この際、駆動トランジスタN2はフローティング状態で動作している。従って、駆動トランジスタN2のソース電位Vsの低下に伴い、保持容量Csを通じてカップリングされているゲート電極の電位(ゲート電位Vg)も低下する。この動作が初期化動作である。
この動作状態は、駆動トランジスタN2の閾値電圧Vthのバラツキ補正動作(閾値補正動作)の開始直前まで継続する。
At this time, the driving transistor N2 operates in a floating state. Therefore, as the source potential Vs of the driving transistor N2 is lowered, the potential of the gate electrode (gate potential Vg) coupled through the storage capacitor Cs is also lowered. This operation is an initialization operation.
This operation state continues until immediately before the start of the variation correction operation (threshold correction operation) of the threshold voltage Vth of the drive transistor N2.
なお、この形態例の場合、図29(B)に示すように、閾値補正動作の開始直前に書込制御線WSLをLレベルからHレベルに切り替えておく。書込制御線WSLがHレベルになることで、サンプリングトランジスタN1はオン動作し、駆動トランジスタN2のゲート電位Vgはオフセット電位Vofsに設定される。この動作が補正準備動作である。
この後、電源線DSLが駆動電源VSSから駆動電源VHに切り替えられることで、閾値補正動作が開始される。
In the case of this embodiment, as shown in FIG. 29B, the write control line WSL is switched from the L level to the H level immediately before the start of the threshold value correction operation. When the write control line WSL becomes H level, the sampling transistor N1 is turned on, and the gate potential Vg of the drive transistor N2 is set to the offset potential Vofs. This operation is a correction preparation operation.
Thereafter, the threshold value correcting operation is started by switching the power supply line DSL from the drive power supply VSS to the drive power supply VH.
閾値補正動作が開始すると、駆動トランジスタN2はオン動作し、ソース電位Vsが上昇を開始する。一方、駆動トランジスタN2のゲート電位Vgはオフセット電位Vofsに固定されているので、駆動トランジスタN2のゲート・ソース間電圧Vgsは徐々に小さくなる。図30に、閾値補正動作時における駆動トランジスタN2のソース電位Vsの電位変化を拡大して示す。 When the threshold correction operation starts, the drive transistor N2 is turned on, and the source potential Vs starts to rise. On the other hand, since the gate potential Vg of the drive transistor N2 is fixed to the offset potential Vofs, the gate-source voltage Vgs of the drive transistor N2 gradually decreases. FIG. 30 shows an enlarged change in the potential of the source potential Vs of the drive transistor N2 during the threshold correction operation.
図30に示すように、駆動トランジスタN2のソース電位Vsの上昇は、駆動トランジスタN2のゲート・ソース間電圧Vgsが閾値電圧Vthに達した時点で自動的に停止する。この動作が閾値補正動作であり、駆動トランジスタN2の閾値電圧Vthのバラツキがキャンセルされる。なお、書込制御線WSLの電位は、閾値補正動作に要する時間のバラツキを加味して設定されたタイミングを待って、HレベルからLレベルに切替制御される。 As shown in FIG. 30, the increase in the source potential Vs of the drive transistor N2 is automatically stopped when the gate-source voltage Vgs of the drive transistor N2 reaches the threshold voltage Vth. This operation is a threshold correction operation, and the variation in the threshold voltage Vth of the drive transistor N2 is cancelled. Note that the potential of the write control line WSL is controlled to be switched from the H level to the L level after waiting for a timing set in consideration of variations in time required for the threshold value correction operation.
この後、信号線DTLの電位は信号電位Vsigに切り替えられる。勿論、信号電位Vsigは、書込み対象であるサブ画素23の画素階調に応じた電位である。なお、信号電位Vsigの信号線DTLへの書き込みは、書込制御線WSLがHレベルに切り替えられる前に実行される。信号線DTLの電位が信号電位Vsigに遷移した状態で書込みを開始するためである。 Thereafter, the potential of the signal line DTL is switched to the signal potential Vsig. Of course, the signal potential Vsig is a potential corresponding to the pixel gradation of the sub-pixel 23 to be written. Note that the writing of the signal potential Vsig to the signal line DTL is performed before the write control line WSL is switched to the H level. This is because writing is started in a state where the potential of the signal line DTL is changed to the signal potential Vsig.
さて、前述したように、信号線DTLに信号電位Vsigが印加され、電源線DSLに駆動電圧VHが印加された状態で書込制御線WSLがHレベルに切り替え制御され、信号電位Vsigの書き込みが開始される。
信号電位Vsigの書き込みに伴い、駆動トランジスタN2のゲート電位Vgは上昇し、駆動トランジスタN2はオン動作する。
As described above, the signal potential Vsig is applied to the signal line DTL, and the write control line WSL is switched to the H level while the drive voltage VH is applied to the power supply line DSL, so that the signal potential Vsig is written. Be started.
As the signal potential Vsig is written, the gate potential Vg of the drive transistor N2 rises, and the drive transistor N2 is turned on.
駆動トランジスタN2がオン動作すると、Vgs−Vthに応じた大きさの電流が電源線DSLから引き込まれ、有機EL素子OLEDに寄生する容量成分を充電する。この寄生容量の充電により、有機EL素子OLEDのアノード電位(駆動トランジスタN2のソース電位Vs)は上昇する。ただし、有機EL素子OLEDのアノード電位がカソード電位に対して閾値電圧Vth(oled)以上高くならない限り、有機EL素子OLEDは発光しない。 When the driving transistor N2 is turned on, a current having a magnitude corresponding to Vgs−Vth is drawn from the power supply line DSL, and a capacitance component parasitic on the organic EL element OLED is charged. By charging the parasitic capacitance, the anode potential of the organic EL element OLED (the source potential Vs of the drive transistor N2) rises. However, the organic EL element OLED does not emit light unless the anode potential of the organic EL element OLED becomes higher than the cathode potential by a threshold voltage Vth (oled) or more.
また、このとき流れる電流は、駆動トランジスタN2の移動度μに依存する。図31に、移動度μの違いによるソース電位Vsの上昇速度の違いを示す。図31に示すように、移動度μが大きいほど電流量が増加し、ソース電位Vsも速く上昇する。このことは、同じ信号電位Vsigが印加される場合でも、移動度μの大きい駆動トランジスタN2のゲート・ソース間電圧Vgsは、相対的に移動度μが小さい駆動トランジスタN2のゲート・ソース間電圧Vgsよりも小さくなることを意味する。 The current flowing at this time depends on the mobility μ of the driving transistor N2. FIG. 31 shows the difference in the rising speed of the source potential Vs due to the difference in mobility μ. As shown in FIG. 31, as the mobility μ increases, the amount of current increases and the source potential Vs also rises faster. This means that even when the same signal potential Vsig is applied, the gate-source voltage Vgs of the drive transistor N2 having a high mobility μ is equal to the gate-source voltage Vgs of the drive transistor N2 having a relatively low mobility μ. Means smaller than.
すなわち、移動度μの大きい駆動トランジスタN2に流れる電流量は、相対的に移動度μが小さい駆動トランジスタN2に流れる電流量よりも小さくなる。結果的に、移動度μの大きさのバラツキによらず、信号電位Vsigが同じであれば、同じ大きさの電流が有機EL素子OLEDに流れるように補正される。この動作が移動度補正動作である。
なお、移動度補正動作が完了する時点には、有機EL素子OLEDのアノード電位も閾値電圧Vth(oled)より大きくなり、有機EL素子OLEDがオン動作する。このオン動作により有機EL素子OLEDの発光が開始する。
That is, the amount of current flowing through the drive transistor N2 having a high mobility μ is smaller than the amount of current flowing through the drive transistor N2 having a relatively low mobility μ. As a result, if the signal potential Vsig is the same regardless of the variation in the magnitude of the mobility μ, the current having the same magnitude is corrected to flow through the organic EL element OLED. This operation is a mobility correction operation.
Note that when the mobility correction operation is completed, the anode potential of the organic EL element OLED also becomes higher than the threshold voltage Vth (oled), and the organic EL element OLED is turned on. This ON operation starts light emission of the organic EL element OLED.
また、信号電位Vsigの書き込み終了後は、サンプリングトランジスタN1がオフ制御され、駆動トランジスタN2はフローティング状態で動作する。このため、有機EL素子OLEDのオン動作によるアノード電位の上昇に伴い、駆動トランジスタN2のゲート電位Vgもブートストラップ動作により上昇する。
この後は、駆動電源VHによる発光と、発光モード、および、ピーク輝度レベルYpに対応する発光期間長Dutyに応じて設定された駆動電源VMによる発光とが実行される。
After the signal potential Vsig is written, the sampling transistor N1 is controlled to be off, and the driving transistor N2 operates in a floating state. For this reason, as the anode potential increases due to the ON operation of the organic EL element OLED, the gate potential Vg of the drive transistor N2 also increases due to the bootstrap operation.
Thereafter, light emission by the drive power supply VH and light emission by the drive power supply VM set in accordance with the light emission mode and the light emission period length Duty corresponding to the peak luminance level Yp are executed.
なお、駆動電源VMの駆動電圧VMは、前述したように、カソード電極電位Vcatから駆動電圧VHの範囲で変化し、この駆動電圧VMの値と、駆動電源VHの出力期間長と駆動電源VMの出力期間長との比によってピーク輝度レベルYpを可変的に制御することができる。しかも、ピーク輝度レベルYpを可変制御しながらも、発光期間の開始時点から終了時点までの期間長は固定することができる。 As described above, the drive voltage VM of the drive power supply VM changes in the range from the cathode electrode potential Vcat to the drive voltage VH. The value of the drive voltage VM, the output period length of the drive power supply VH, and the drive power supply VM The peak luminance level Yp can be variably controlled by the ratio with the output period length. In addition, the period length from the start point to the end point of the light emission period can be fixed while variably controlling the peak luminance level Yp.
(B−4)まとめ
以上の通り。この形態例の場合には、駆動電圧VMと、駆動電源VHの出力期間長と駆動電源VMの出力期間長の比率の可変制御によってピーク輝度レベルYpを制御することができる。この際、画素データに対しては何らの加工が行われない。従って、ピーク輝度レベルYpの制御に際して、階調表現の表示性能を損なうことがない。
(B-4) Summary As described above. In the case of this embodiment, the peak luminance level Yp can be controlled by variable control of the drive voltage VM and the ratio of the output period length of the drive power supply VH to the output period length of the drive power supply VM. At this time, no processing is performed on the pixel data. Therefore, in controlling the peak luminance level Yp, the display performance of gradation expression is not impaired.
また、この形態例の場合、発光期間の開始時点から終了時点までの期間長は固定されている。すなわち、ピーク輝度レベルYpを可変しても、発光期間長と非発光期間長の比率が固定される。このため、ピーク輝度レベルYpの可変制御に伴い、動画表示性能やフリッカ表示性能が大きく変化することを防ぐことができる。 In the case of this embodiment, the period length from the start point to the end point of the light emission period is fixed. That is, even if the peak luminance level Yp is varied, the ratio of the light emission period length to the non-light emission period length is fixed. For this reason, it is possible to prevent the moving image display performance and the flicker display performance from changing greatly with the variable control of the peak luminance level Yp.
また、この形態例の場合、駆動電源VHを2つの出力期間に分割し、これら2つの出力期間の中間に可変駆動電源である駆動電源VMの出力期間を配置する。そして、これら出力期間長の比率と駆動電圧VMをピーク輝度レベルYpの可変制御に伴って調整することにより、発光期間を構成する輝度分布の形状を滑らかに調整することができる。 In the case of this embodiment, the drive power supply VH is divided into two output periods, and the output period of the drive power supply VM, which is a variable drive power supply, is arranged between these two output periods. Then, by adjusting the ratio of the output period length and the drive voltage VM with the variable control of the peak luminance level Yp, the shape of the luminance distribution constituting the light emission period can be adjusted smoothly.
なお、駆動電源VHの出力期間長の比率を高めれば、フレーム周波数を固定したままで見掛け上の周波数成分を高めることができ、フリッカが視認され難くできる。また、駆動電源VHの出力期間長の比率を低くすることで、動画の視認性を高めることができる。また、駆動電源VHの出力期間長の比率を最適化すれば、フリッカ特性と動画特性のバランスを優先した駆動動作も実現できる。 Note that if the ratio of the output period length of the drive power supply VH is increased, the apparent frequency component can be increased while the frame frequency is fixed, and flicker can hardly be visually recognized. Moreover, the visibility of a moving image can be improved by reducing the ratio of the output period length of the drive power supply VH. Further, if the ratio of the output period length of the drive power supply VH is optimized, a drive operation giving priority to the balance between flicker characteristics and moving image characteristics can be realized.
また、平均輝度レベルが高い画像は、情報量が多く、全体的に明るく見え、ピーク輝度レベルを少々落としても視認性はほとんど低下しない。従って、この形態例の場合、入力画像データDinの平均輝度レベルYavrが高い場合にピーク輝度レベルYpを低く設定することにより、視認性を落とさずに消費電力を抑制することができる。一方、平均輝度レベルが低い画像は、情報量が少なく、全体的に暗く見え、視認性が低下する。従って、この形態例の場合、入力画像データDinの平均輝度レベルYavrが低い場合にピーク輝度レベルYpを高く設定することにより、画像のコントラストを強調し、視認性を高めることができる。 An image having a high average luminance level has a large amount of information and looks bright overall, and the visibility is hardly lowered even if the peak luminance level is slightly reduced. Therefore, in this embodiment, when the average luminance level Yavr of the input image data Din is high, the power consumption can be suppressed without reducing the visibility by setting the peak luminance level Yp low. On the other hand, an image with a low average luminance level has a small amount of information, looks dark overall, and decreases visibility. Therefore, in this embodiment, when the average luminance level Yavr of the input image data Din is low, the peak luminance level Yp is set high, thereby enhancing the contrast of the image and improving the visibility.
(C)形態例2
(C−1)システム構成例
図32に、この形態例に係る有機ELパネルモジュール111のシステム構成例を示す。なお、図32には、図4との対応部分に同一符号を付して示す。
有機ELパネルモジュール111は、画素アレイ部13と、信号線駆動部15と、書込制御線駆動部17と、電源線駆動部19と、駆動電源発生部113とをガラス基板上に配置した構成を有している。
(C) Form example 2
(C-1) System Configuration Example FIG. 32 shows a system configuration example of the organic
The organic
以下では、新規の構成である駆動電源発生部113についてのみ説明する。この形態例における駆動電源発生部113も、各行に対応する電源線DSLに印加する駆動電源を発生する。ただし、駆動電源の発生には、図33に示すように、照度センサ115によって検出された有機ELパネルモジュール111の周辺(以下、「パネル周辺」ともいう。)の照度(以下、「周辺照度」ともいう。)を参照する。なお、図33には、図7との対応部分に同一符号を付して示す。
Hereinafter, only the drive
因みに照度センサ115は、パネル周辺の照度を正確に検出できるように筺体の表面に配置される。照度センサ115には、例えばフォトトランジスタ、フォトダイオード、フォトIC(フォトダイオード+アンプ回路)が用いられる。
Incidentally, the
図33に示すように、駆動電源発生部113は、ピーク輝度制御部117、フリッカ成分検出部35、発光モード判定部37、ユーザー設定部39、出力パターンルックアップテーブル41、可変駆動電源発生部43及び駆動タイミング発生部45で構成される。
As shown in FIG. 33, the drive
以下では、新規の構成であるピーク輝度制御部117についてのみ説明する。ピーク輝度制御部117は、検出された周辺照度に応じてピーク輝度レベルYpを制御する回路デバイスである。図34に、ピーク輝度制御部117に搭載するルックアップテーブルの入出力特性を示す。
Hereinafter, only the peak
なお、図34の横軸は周辺照度[lx]であり、縦軸は発光期間長Duty[%]である。この形態例の場合、発光期間長Dutyは、1フレーム期間の25%から50%の範囲で設定される。この点は、形態例1と同じである。具体的には、発光期間長Dutyは、周辺照度が想定範囲の最小値のときに最短の25%となり、周辺照度が高くなるほど長くなり、周辺照度が想定範囲の最大値のときに最長の50%となるように設定される。これにより、ピーク輝度レベルYpは、周辺照度が低いほど低くなり、周辺照度が高いほど高くなるように可変的に制御される。
In FIG. 34, the horizontal axis represents the ambient illuminance [lx], and the vertical axis represents the light emission period length Duty [%]. In the case of this embodiment, the light emission period length Duty is set in the range of 25% to 50% of one frame period. This is the same as
なお、周辺照度の最小値と最大値は、それぞれ使用環境に応じて設定される。 Note that the minimum value and the maximum value of the ambient illuminance are set according to the use environment.
なお、形態例1と同様に、検出された周辺照度が高く、設定された発光期間長Dutyが長いほど(設定されたピーク輝度レベルYpが高いほど)、駆動電圧VMは、駆動電圧VHとの差が小さくなるように設定される。また、検出された周辺照度が低く、設定された発光期間長Dutyが短いほど(設定されたピーク輝度レベルYpが低いほど)、駆動電圧VMは、駆動電圧VHとの差が大きくなるように設定される。 As in the first example, the higher the detected ambient illuminance and the longer the set light emission period length Duty (the higher the set peak luminance level Yp), the more the drive voltage VM is equal to the drive voltage VH. The difference is set to be small. Further, the lower the detected ambient illuminance and the shorter the set light emission period length Duty (the lower the set peak luminance level Yp), the greater the difference between the drive voltage VM and the drive voltage VH is set. Is done.
(C−2)まとめ
この形態例の場合、周辺照度が明るい場合にはピーク輝度レベルを高くして視認性を高める一方で、周辺照度が暗い場合にはピーク輝度レベルを下げて眩しさや消費電力を抑制することができる。
勿論、動画特性とフリッカ特性は両立できるため、表示品質を従来技術に比して高めることができる。
(C-2) Summary In the case of this embodiment, when the ambient illuminance is bright, the peak luminance level is increased to increase visibility, while when the ambient illuminance is dark, the peak luminance level is decreased to reduce glare and power consumption. Can be suppressed.
Of course, since the moving image characteristic and the flicker characteristic can be compatible, the display quality can be improved as compared with the prior art.
(D)形態例3
(D−1)システム構成例
図35に、この形態例に係る有機ELパネルモジュール121のシステム構成例を示す。なお、図35には、図4との対応部分に同一符号を付して示す。
有機ELパネルモジュール121は、画素アレイ部13と、信号線駆動部15と、書込制御線駆動部17と、電源線駆動部19と、駆動電源発生部123とをガラス基板上に配置した構成を有している。
(D)
(D-1) System Configuration Example FIG. 35 shows a system configuration example of the organic
The organic
以下では、新規の構成である駆動電源発生部123についてのみ説明する。この形態例における駆動電源発生部123も、各行に対応する電源線DSLに印加する駆動電源を発生する。ただし、駆動電源の発生には、図36に示すように、温度センサ125によって検出されたパネル周辺の温度情報を参照する。なお、図36には、図7との対応部分に同一符号を付して示す。
Hereinafter, only the drive
因みに温度センサ125は、パネル周辺の温度(以下、「周辺温度」ともいう。)を正確に検出できるように筺体の裏面などパネル近傍に配置される。温度センサ125には、例えばサーミスタに代表される素子もしくは、温度検出専用のICが用いられる。
Incidentally, the
図36に示すように、駆動電源発生部123は、ピーク輝度制御部127、フリッカ成分検出部35、発光モード判定部37、ユーザー設定部39、出力パターンルックアップテーブル41、可変駆動電源発生部43及び駆動タイミング発生部45で構成される。
As shown in FIG. 36, the drive
以下では、新規の構成であるピーク輝度制御部127についてのみ説明する。ピーク輝度制御部127は、検出された周辺温度に応じてピーク輝度レベルYpを制御する回路デバイスである。図37に、ピーク輝度制御部127に搭載するルックアップテーブルの入出力特性を示す。
Hereinafter, only the peak
なお、図37の横軸は周辺温度[℃]であり、縦軸は発光期間長Duty[%]である。この形態例の場合、発光期間長Dutyは、1フレーム期間の25%から50%の範囲で設定される。この点は、形態例1と同じである。具体的には、発光期間長Dutyは、周辺温度が想定範囲の最小値のときに最長の50%となり、周辺温度が高くなるほど短くなり、周辺温度が想定範囲の最大値のときに最長の25%となるように設定される。これにより、ピーク輝度レベルYpは、周辺温度が低いほど高くなり、周辺温度が高いほど低くなるように可変的に制御される。
In FIG. 37, the horizontal axis represents the ambient temperature [° C.], and the vertical axis represents the light emission period length Duty [%]. In the case of this embodiment, the light emission period length Duty is set in the range of 25% to 50% of one frame period. This is the same as
なお、周辺温度の最小値と最大値は、それぞれ使用環境に応じて設定される。 Note that the minimum value and the maximum value of the ambient temperature are set according to the usage environment.
なお、形態例1と同様に、検出された周辺温度が低く、設定された発光期間長Dutyが長いほど(設定されたピーク輝度レベルYpが高いほど)、駆動電圧VMは、駆動電圧VHとの差が小さくなるように設定される。また、検出された周辺温度が高く、設定された発光期間長Dutyが短いほど(設定されたピーク輝度レベルYpが低いほど)、駆動電圧VMは、駆動電圧VHとの差が大きくなるように設定される。 As in the first embodiment, as the detected ambient temperature is lower and the set light emission period length Duty is longer (as the set peak luminance level Yp is higher), the drive voltage VM is equal to the drive voltage VH. The difference is set to be small. The drive voltage VM is set so that the difference from the drive voltage VH increases as the detected ambient temperature is higher and the set light emission period length Duty is shorter (lower set peak luminance level Yp). Is done.
(D−2)まとめ
図38は、有機EL素子OLEDの温度寿命特性の例を示している。図38の横軸は時間[h]であり、縦軸は有機EL素子OLEDの輝度を、初期値を1とした値で示している。図38に示すように、有機EL素子OLEDの輝度は時間が経過するにつれて低下していくが、周辺温度が高くなるほど、輝度の劣化スピードが速くなり、有機EL素子OLEDの寿命が短くなる。
(D-2) Summary FIG. 38 shows an example of the temperature life characteristics of the organic EL element OLED. In FIG. 38, the horizontal axis represents time [h], and the vertical axis represents the luminance of the organic EL element OLED with an initial value of 1. As shown in FIG. 38, the luminance of the organic EL element OLED decreases with time. However, as the ambient temperature increases, the luminance deterioration speed increases and the life of the organic EL element OLED decreases.
従って、この形態例の場合、周辺温度が高くなるにつれて、ピーク輝度レベルYpを低く設定することにより、有機EL素子OLEDの輝度劣化を抑制し、有機EL素子OLEDの寿命を延ばす効果を得ることができる。 Therefore, in the case of this embodiment, by setting the peak luminance level Yp low as the ambient temperature increases, it is possible to suppress the luminance deterioration of the organic EL element OLED and to obtain the effect of extending the life of the organic EL element OLED. it can.
(E)他の形態例
(E−1)ピーク輝度レベルの他の設定方法
前述した形態例の場合には、それぞれ、フレーム平均輝度、周辺照度、または、周辺温度の大きさに応じてピーク輝度レベルYpを可変的に設定する場合について説明したが、以上の複数の条件のうち2つ以上を組み合わせてピーク輝度レベルYpを可変的に設定するようにしてもよい。
(E) Other embodiments (E-1) Other methods for setting the peak luminance level In the case of the embodiments described above, the peak luminance according to the size of the frame average luminance, the ambient illuminance, or the ambient temperature, respectively. Although the case where the level Yp is variably set has been described, the peak luminance level Yp may be variably set by combining two or more of the plurality of conditions described above.
(E−2)可変駆動電源の配置回数
前述した形態例の場合には、可変駆動電源である駆動電源VMを発光期間内に1回だけ出現させる場合について説明した。
しかしながら、図39に示すように、駆動電源VMの出現回数を複数回としても良い。なお、図39は、駆動電源VMの出現回数が4回の例である。
(E-2) Number of Arrangement of Variable Drive Power Supply In the case of the above-described embodiment, the case where the drive power supply VM that is the variable drive power supply appears only once in the light emission period has been described.
However, as shown in FIG. 39, the number of appearances of the drive power source VM may be plural. FIG. 39 shows an example in which the number of appearances of the drive power source VM is four.
(E−3)駆動対象とする他の電源線
前述した形態例の場合には、有機EL素子OLEDのカソード電極側の電位を固定し、アノード電極側の電位を可変的に制御する場合について説明した。
しかし、同様の動作は、有機EL素子OLEDのアノード電極側の電位を固定し、カソード電極側の電位を可変的に制御するようにしても実現することができる。
(E-3) Other Power Lines to be Driven In the case of the above-described embodiment, the case where the potential on the cathode electrode side of the organic EL element OLED is fixed and the potential on the anode electrode side is variably controlled will be described. did.
However, the same operation can also be realized by fixing the potential on the anode electrode side of the organic EL element OLED and variably controlling the potential on the cathode electrode side.
図40に、サブ画素23と駆動回路との対応関係を示す。なお、図40には、図6との対応部分に同一符号を付して示す。図40に示すサブ画素23では、有機EL素子OLEDのアノード電極側の電位を、全てのサブ画素23に共通の駆動電源VHにより固定する。一方、有機EL素子OLEDのカソード電極に行単位で電源線DSLを接続する。なお、この形態例の場合、電源線DSLには、駆動電源VSS、VM、VHのいずれかを時間順次に印加する。 FIG. 40 shows a correspondence relationship between the sub-pixel 23 and the drive circuit. In FIG. 40, the same reference numerals are given to the corresponding parts to those in FIG. In the sub-pixel 23 shown in FIG. 40, the potential on the anode electrode side of the organic EL element OLED is fixed by the drive power supply VH common to all the sub-pixels 23. On the other hand, the power supply line DSL is connected to the cathode electrode of the organic EL element OLED in units of rows. In the case of this embodiment, any one of the drive power supplies VSS, VM, VH is sequentially applied to the power supply line DSL.
この形態例の場合、有機EL素子OLEDのカソード電極側の電位を電源線駆動部131が駆動制御する。
図41に、電源線駆動部131が電源線DSLに印加する出力パターンの波形例を示す。図41の横軸は時間、縦軸は電圧である。この駆動波形は、図28に示す駆動波形の上下を反転した関係にある。なお、駆動電源VMの電圧の最大値を、VH−(Vcat−VSS)とするのは、有機EL素子OLEDに逆バイアスが印加されないようにするためである。
In the case of this embodiment, the power supply
FIG. 41 shows a waveform example of an output pattern applied to the power line DSL by the
(E−4)サブ画素の他の回路構成
サブ画素の回路構成は、他の回路構成も考えられる。図42に、サブ画素141の他の回路構成例を示す。サブ画素141の場合、駆動トランジスタN2をPチャネル型の薄膜トランジスタとする。また、サブ画素141の場合、保持容量Csの一方の電極を固定電源に接続する。勿論、他の回路構成の画素回路についても考えられる。
(E-4) Other circuit configurations of sub-pixels Other circuit configurations of the sub-pixels are also conceivable. FIG. 42 shows another circuit configuration example of the sub-pixel 141. In the case of the sub-pixel 141, the driving transistor N2 is a P-channel thin film transistor. In the case of the sub-pixel 141, one electrode of the storage capacitor Cs is connected to a fixed power source. Of course, pixel circuits having other circuit configurations are also conceivable.
(E−5)共通電源の駆動電源
前述した形態例1乃至3の場合には、有機EL素子OLEDを非発光状態に制御する駆動電圧をカソード電極電位Vcatより低い駆動電圧VSSに設定する場合について説明した。すなわち、有機EL素子OLEDに逆バイアスを印加するように設定した。
しかしながら、非発光状態に制御する駆動電圧をカソード電極電位Vcatに設定しても良い。
(E-5) Drive power supply of common power supply In the case of the first to third embodiments, the drive voltage for controlling the organic EL element OLED to the non-light emitting state is set to the drive voltage VSS lower than the cathode electrode potential Vcat. explained. That is, the reverse bias was applied to the organic EL element OLED.
However, the drive voltage for controlling the non-light emitting state may be set to the cathode electrode potential Vcat.
(E−6)他の出力パターン例
前述した形態例1乃至3の場合には、発光期間の両端位置に固定の駆動電圧VHを印加し、それらの中間に可変の駆動電圧VMを印加する場合について説明した。すなわち、駆動電圧VMが駆動電圧VHより小さい場合、発光期間中の駆動電圧が凹形状に変化する場合について説明した。
(E-6) Other Output Pattern Examples In the case of the first to third embodiments described above, a fixed drive voltage VH is applied to both ends of the light emission period, and a variable drive voltage VM is applied between them. Explained. That is, the case where the drive voltage VM is smaller than the drive voltage VH and the drive voltage during the light emission period changes to a concave shape has been described.
しかし、動画改善系の出力パターンについては、図43に示すような出力パターンを採用することができる。すなわち、発光期間の両端位置に可変の駆動電圧VMを印加し、それらの中間に固定の駆動電圧VHを印加しても良い。この場合、駆動電圧VMが駆動電圧VHより小さい場合、発光期間中の駆動電圧は凸形状に変化する。
因みに、図43(A)は、固定電源である駆動電源VHの出力期間長の比率が高い場合の例である。図43(B)は、固定電源である駆動電源VHの出力期間長の比率が図43(A)と同じであるが、可変電源である駆動電源VMの駆動電圧VMが図43(A)よりも小さい場合の例である。
However, an output pattern as shown in FIG. 43 can be adopted for the output pattern of the moving image improvement system. That is, the variable drive voltage VM may be applied to both ends of the light emission period, and the fixed drive voltage VH may be applied between them. In this case, when the drive voltage VM is smaller than the drive voltage VH, the drive voltage during the light emission period changes to a convex shape.
Incidentally, FIG. 43A shows an example in which the ratio of the output period length of the drive power source VH which is a fixed power source is high. In FIG. 43B, the ratio of the output period length of the drive power source VH that is a fixed power source is the same as that in FIG. 43A, but the drive voltage VM of the drive power source VM that is a variable power source is from FIG. This is an example of a small case.
また、図43(C)は、可変電源である駆動電源VMの駆動電圧VMが図43(A)と同じであるが、固定電源である駆動電源VHの出力期間長の比率が図43(A)よりも小さい場合の例である。
いずれの場合も、発光期間長自体は固定した状態でピーク輝度レベルを可変することができ、しかも輝度分布を発光期間の中央部に集中させることができ、動画像の表示品質を高めることが可能になる。すなわち、動画ボケが視認され難くできる。
In FIG. 43C, the drive voltage VM of the drive power source VM that is a variable power source is the same as that in FIG. 43A, but the ratio of the output period length of the drive power source VH that is a fixed power source is shown in FIG. It is an example in the case of smaller than).
In either case, the peak luminance level can be varied while the light emission period length itself is fixed, and the luminance distribution can be concentrated in the center of the light emission period, thereby improving the display quality of moving images. become. That is, the moving image blur can be made difficult to be visually recognized.
(E−7)製品例(電子機器)
前述の説明では、形態例に係る点灯期間の設定機能を搭載した有機ELパネルモジュールを例に発明を説明した。しかし、この種の設定機能を搭載する有機ELパネルモジュールその他の表示パネルモジュールは、各種の電子機器に実装した商品形態でも流通される。以下、電子機器への実装例を示す。
(E-7) Product example (electronic equipment)
In the above description, the invention has been described by taking the organic EL panel module having the lighting period setting function according to the embodiment as an example. However, organic EL panel modules and other display panel modules equipped with this type of setting function are also distributed in product forms mounted on various electronic devices. Examples of mounting on electronic devices are shown below.
図44に、電子機器151の概念構成例を示す。電子機器151は、前述した有機ELパネルモジュール153、システム制御部155及び操作入力部157で構成される。システム制御部155で実行される処理内容は、電子機器151の商品形態により異なる。また、操作入力部157は、システム制御部155に対する操作入力を受け付けるデバイスである。操作入力部157には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
FIG. 44 illustrates a conceptual configuration example of the
なお、電子機器151は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
Note that the
図45に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機161の筐体正面には、フロントパネル163及びフィルターガラス165等で構成される表示画面167が配置される。表示画面167の部分が有機ELパネルモジュール153に対応する。
FIG. 45 shows an example of an external appearance when the other electronic device is a television receiver. A
また、この種の電子機器151には、例えばデジタルカメラが想定される。図46に、デジタルカメラ171の外観例を示す。図46(A)が正面側(被写体側)の外観例であり、図46(B)が背面側(撮影者側)の外観例である。
Further, for example, a digital camera is assumed as this type of
デジタルカメラ171は、保護カバー173、撮像レンズ部175、表示画面177、コントロールスイッチ179及びシャッターボタン181などで構成される。このうち、表示画面177の部分が有機ELパネルモジュール153に対応する。
The
また、この種の電子機器151には、例えばビデオカメラが想定される。図47に、ビデオカメラ191の外観例を示す。
ビデオカメラ191は、本体193、本体193の前方に設けられている被写体を撮像する撮像レンズ195、撮影のスタート/ストップスイッチ197及び表示画面199などで構成される。このうち、表示画面199の部分が有機ELパネルモジュール153に対応する。
For example, a video camera is assumed as this type of
The
また、この種の電子機器151には、例えば携帯端末装置が想定される。図48に、携帯端末装置としての携帯電話機201の外観例を示す。図48に示す携帯電話機201は折りたたみ式であり、図48(A)が筐体を開いた状態の外観例であり、図48(B)が筐体を折りたたんだ状態の外観例である。
In addition, as this type of
携帯電話機201は、上側筐体203、下側筐体205、連結部(この例ではヒンジ部)207、表示画面209、補助表示画面211、ピクチャーライト213及び撮像レンズ215などで構成される。このうち、表示画面209及び補助表示画面211の部分が有機ELパネルモジュール153に対応する。
A
また、この種の電子機器151には、例えばコンピュータが想定される。図49に、ノート型コンピュータ221の外観例を示す。
ノート型コンピュータ221は、下側筐体223、上側筐体225、キーボード227及び表示画面229で構成される。このうち、表示画面229の部分が有機ELパネルモジュール153に対応する。
In addition, for example, a computer is assumed as this type of
The
これらの他、電子機器151には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
In addition to these, the
(E−8)他の表示デバイス例
前述の形態例においては、発明を有機ELパネルモジュールに適用する場合について説明した。
しかし、前述した駆動技術は、その他の自発光型の表示パネルモジュールに対しても適用することができる。例えばLEDを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。例えば無機EL素子をマトリクス状に配置する表示パネルモジュールにも適用できる。
(E-8) Other Display Device Examples In the above-described embodiments, the case where the invention is applied to an organic EL panel module has been described.
However, the driving technique described above can also be applied to other self-luminous display panel modules. For example, the present invention can be applied to a display device in which LEDs are arranged or other display devices in which light emitting elements having a diode structure are arranged on a screen. For example, the present invention can be applied to a display panel module in which inorganic EL elements are arranged in a matrix.
(E−9)その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
(E-9) Others Various modifications can be considered for the above-described embodiments within the scope of the gist of the invention. Various modifications and applications created or combined based on the description of the present specification are also conceivable.
11 有機ELパネルモジュール
13 画素アレイ部
15 信号線駆動部
17 書込制御線駆動部
19 電源線駆動部
21 駆動電源発生部
23 サブ画素
31 1フレーム平均輝度検出部
33 ピーク輝度制御部
35 フリッカ成分検出部
37 発光モード判定部
43 可変駆動電源発生部
115 照度センサ
125 照度センサ
DESCRIPTION OF
Claims (8)
電圧値が固定の第1の駆動電源と電圧値が可変の第2の駆動電源を、自発光表示パネル上にマトリクス配置される各画素に接続される電源線に対して時間順次に供給し、
自発光素子の非発光期間には、
自発光素子を非発光状態に制御する第3の駆動電源を前記電源線に供給する電源線駆動回路を有し、
両端位置が固定された前記発光期間に占める前記第1の駆動電源の出力期間長と前記第2の駆動電源の出力期間長の比率と、前記第2の駆動電源の電圧値とが、可変的に設定されるピーク輝度レベルが得られるように設定され、
前記第2の駆動電源の電圧値は、自発光素子に順電圧を印加する範囲内で、フレーム画像の平均輝度レベルが高いほど前記第1の駆動電源の電圧値との差が大きくなるように可変的に制御され、フレーム画像の平均輝度レベルが低いほど前記第1の駆動電源の電圧値との差が小さくなるように可変的に制御される
半導体集積回路。 During the light emission period of the self-luminous element,
A time-sequential supply of a first drive power supply with a fixed voltage value and a second drive power supply with a variable voltage value to power supply lines connected to each pixel arranged in a matrix on the self-luminous display panel,
During the non-emission period of the self-luminous element,
A power line driving circuit for supplying a third driving power source for controlling the self-light emitting element to a non-light emitting state to the power line;
The ratio of the output period length of the first drive power supply to the output period length of the second drive power supply occupying the light emission period with both end positions fixed, and the voltage value of the second drive power supply are variable. Set to obtain the peak brightness level set to
The voltage value of the second driving power supply is such that the difference from the voltage value of the first driving power supply becomes larger as the average luminance level of the frame image is higher within the range in which the forward voltage is applied to the self-luminous element. A semiconductor integrated circuit that is variably controlled and variably controlled so that a difference from a voltage value of the first drive power supply becomes smaller as an average luminance level of a frame image is lower.
請求項1に記載の半導体集積回路。 The voltage value of the second driving power source is variably controlled so that the difference from the voltage value of the first driving power source becomes smaller as the peripheral illuminance of the self-light emitting display panel becomes higher. The semiconductor integrated circuit according to claim 1, wherein the semiconductor integrated circuit is variably controlled so that the difference from the voltage value of the first drive power supply increases as the illuminance decreases.
請求項1に記載の半導体集積回路。 The voltage value of the second drive power supply is variably controlled so that the difference from the voltage value of the first drive power supply increases as the ambient temperature of the self-light-emitting display panel increases. The semiconductor integrated circuit according to claim 1, wherein the semiconductor integrated circuit is variably controlled so that the difference from the voltage value of the first drive power supply becomes smaller as the temperature is lower.
請求項1乃至3のいずれかに記載の半導体集積回路。 The semiconductor integrated circuit according to claim 1, wherein the second drive power supply is output a plurality of times within the light emission period.
両端位置が固定された前記発光期間に占める第1の駆動電源の出力期間長と前記第2の駆動電源の出力期間長の比率と、前記第2の駆動電源の電圧値とを、可変的に設定されるピーク輝度レベルが得られるように設定し、前記第2の駆動電源の電圧値を、自発光素子に順電圧を印加する範囲内で、フレーム画像の平均輝度レベルが高いほど前記第1の駆動電源の電圧値との差が大きくなるように可変的に制御し、フレーム画像の平均輝度レベルが低いほど前記第1の駆動電源の電圧値との差が小さくなるように可変的に制御する駆動電源発生部
を有する半導体集積回路。 During the light emission period, a first drive power supply having a fixed voltage value and a second drive power supply having a variable voltage value are connected to power supply lines connected to each pixel arranged in a matrix on the self-light emitting display panel. When supplied in time sequence,
The ratio of the output period length of the first drive power supply to the output period length of the second drive power supply in the light emission period with both end positions fixed, and the voltage value of the second drive power supply are variably set. The first luminance level is set such that a set peak luminance level is obtained, and the voltage value of the second drive power supply is within a range in which a forward voltage is applied to the self-light-emitting element. Is variably controlled so that the difference from the voltage value of the first drive power supply increases, and variably controlled so that the difference from the voltage value of the first drive power supply decreases as the average luminance level of the frame image decreases. A semiconductor integrated circuit having a drive power generation unit.
信号線を駆動する信号線駆動回路と、
前記画素アレイ部にマトリクス配置される各画素に対する電位の書き込みを制御する書込制御線駆動回路と、
自発光素子の発光期間には、電圧値が固定の第1の駆動電源と電圧値が可変の第2の駆動電源を、自発光表示パネル上にマトリクス配置される各画素に接続される電源線に対して時間順次に供給し、自発光素子の非発光期間には、自発光素子を非発光状態に制御する第3の駆動電源を前記電源線に供給する電源線駆動回路と、
両端位置が固定された前記発光期間に占める前記第1の駆動電源の出力期間長と前記第2の駆動電源の出力期間長の比率と、前記第2の駆動電源の電圧値とを、可変的に設定されるピーク輝度レベルが得られるように設定し、前記第2の駆動電源の電圧値を、自発光素子に順電圧を印加する範囲内で、フレーム画像の平均輝度レベルが高いほど前記第1の駆動電源の電圧値との差が大きくなるように可変的に制御し、フレーム画像の平均輝度レベルが低いほど前記第1の駆動電源の電圧値との差が小さくなるように可変的に制御する駆動電源発生部と
を有することを特徴とする自発光表示パネルモジュール。 A pixel array unit having a pixel structure corresponding to an active matrix driving method;
A signal line driving circuit for driving the signal line;
A write control line drive circuit that controls writing of potentials to each pixel arranged in a matrix in the pixel array unit;
During the light emission period of the self-luminous element, a first drive power source having a fixed voltage value and a second drive power source having a variable voltage value are connected to each pixel arranged in a matrix on the self-luminous display panel. A power line driving circuit for supplying a third driving power source for controlling the self light emitting element to a non-light emitting state to the power line in a non-light emitting period of the self light emitting element.
The ratio of the output period length of the first drive power supply to the output period length of the second drive power supply in the light emission period with both end positions fixed, and the voltage value of the second drive power supply are variable. The voltage value of the second drive power supply is set within a range in which a forward voltage is applied to the self-light-emitting element, and the higher the average brightness level of the frame image, The control is variably performed so that the difference from the voltage value of the first driving power supply is increased, and the difference from the voltage value of the first driving power supply is variably reduced as the average luminance level of the frame image is lower. A self-luminous display panel module comprising: a drive power generation unit for controlling.
信号線を駆動する信号線駆動回路と、
前記画素アレイ部にマトリクス配置される各画素に対する電位の書き込みを制御する書込制御線駆動回路と、
自発光素子の発光期間には、電圧値が固定の第1の駆動電源と電圧値が可変の第2の駆動電源を、自発光表示パネル上にマトリクス配置される各画素に接続される電源線に対して時間順次に供給し、自発光素子の非発光期間には、自発光素子を非発光状態に制御する第3の駆動電源を前記電源線に供給する電源線駆動回路と、
両端位置が固定された前記発光期間に占める前記第1の駆動電源の出力期間長と前記第2の駆動電源の出力期間長の比率と、前記第2の駆動電源の電圧値とを、可変的に設定されるピーク輝度レベルが得られるように設定し、前記第2の駆動電源の電圧値を、自発光素子に順電圧を印加する範囲内で、フレーム画像の平均輝度レベルが高いほど前記第1の駆動電源の電圧値との差が大きくなるように可変的に制御し、フレーム画像の平均輝度レベルが低いほど前記第1の駆動電源の電圧値との差が小さくなるように可変的に制御する駆動電源発生部と、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力部と
を有することを特徴とする電子機器。 A pixel array unit having a pixel structure corresponding to an active matrix driving method;
A signal line driving circuit for driving the signal line;
A write control line drive circuit that controls writing of potentials to each pixel arranged in a matrix in the pixel array unit;
During the light emission period of the self-luminous element, a first drive power source having a fixed voltage value and a second drive power source having a variable voltage value are connected to each pixel arranged in a matrix on the self-luminous display panel. A power line driving circuit for supplying a third driving power source for controlling the self light emitting element to a non-light emitting state to the power line in a non-light emitting period of the self light emitting element.
The ratio of the output period length of the first drive power supply to the output period length of the second drive power supply in the light emission period with both end positions fixed, and the voltage value of the second drive power supply are variable. The voltage value of the second drive power supply is set within a range in which a forward voltage is applied to the self-light-emitting element, and the higher the average luminance level of the frame image, The control is variably performed so that the difference from the voltage value of the first driving power supply is increased, and the difference from the voltage value of the first driving power supply is variably reduced as the average luminance level of the frame image is lower. A drive power generation unit to be controlled;
A system controller that controls the operation of the entire system;
An electronic device comprising: an operation input unit for the system control unit.
両端位置が固定された前記発光期間に占める第1の駆動電源の出力期間長と前記第2の駆動電源の出力期間長の比率と、前記第2の駆動電源の電圧値とを、可変的に設定されるピーク輝度レベルが得られるように設定し、前記第2の駆動電源の電圧値を、自発光素子に順電圧を印加する範囲内で、フレーム画像の平均輝度レベルが高いほど前記第1の駆動電源の電圧値との差が大きくなるように可変的に制御し、フレーム画像の平均輝度レベルが低いほど前記第1の駆動電源の電圧値との差が小さくなるように可変的に制御する処理と、
前記第1及び第2の駆動電源を時間順次に対応する電源線に供給する処理と
を有する自発光表示パネル上に配線される電源線の駆動方法。 During the light emission period, a first drive power supply having a fixed voltage value and a second drive power supply having a variable voltage value are connected to power supply lines connected to each pixel arranged in a matrix on the self-light emitting display panel. When supplied in time sequence,
The ratio of the output period length of the first drive power supply to the output period length of the second drive power supply in the light emission period with both end positions fixed, and the voltage value of the second drive power supply are variably set. The first luminance level is set such that a set peak luminance level is obtained, and the voltage value of the second drive power supply is within a range in which a forward voltage is applied to the self-light-emitting element. Is variably controlled so that the difference from the voltage value of the first drive power supply increases, and variably controlled so that the difference from the voltage value of the first drive power supply decreases as the average luminance level of the frame image decreases. Processing to
A process for supplying the first and second drive power supplies to the corresponding power supply lines in time sequence.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009194186A JP2011047991A (en) | 2009-08-25 | 2009-08-25 | Semiconductor integrated circuit, self-light emitting display panel module, electronic apparatus and method of driving power source line |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009194186A JP2011047991A (en) | 2009-08-25 | 2009-08-25 | Semiconductor integrated circuit, self-light emitting display panel module, electronic apparatus and method of driving power source line |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011047991A true JP2011047991A (en) | 2011-03-10 |
Family
ID=43834410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009194186A Withdrawn JP2011047991A (en) | 2009-08-25 | 2009-08-25 | Semiconductor integrated circuit, self-light emitting display panel module, electronic apparatus and method of driving power source line |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011047991A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012198540A (en) * | 2011-03-21 | 2012-10-18 | Samsung Electronics Co Ltd | Method and apparatus for controlling brightness in portable terminal |
JP2014085431A (en) * | 2012-10-22 | 2014-05-12 | Seiko Epson Corp | Image data processing circuit and method and electronic apparatus |
JP2018072780A (en) * | 2016-11-04 | 2018-05-10 | 株式会社ジャパンディスプレイ | Display |
JP2022081694A (en) * | 2020-08-20 | 2022-05-31 | シャープ株式会社 | Display device |
CN115331599A (en) * | 2022-07-25 | 2022-11-11 | 武汉天马微电子有限公司 | Display panel driving method, display panel and display device |
-
2009
- 2009-08-25 JP JP2009194186A patent/JP2011047991A/en not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012198540A (en) * | 2011-03-21 | 2012-10-18 | Samsung Electronics Co Ltd | Method and apparatus for controlling brightness in portable terminal |
US9852672B2 (en) | 2011-03-21 | 2017-12-26 | Samsung Electronics Co., Ltd. | Method and apparatus for controlling brightness in a portable terminal |
JP2014085431A (en) * | 2012-10-22 | 2014-05-12 | Seiko Epson Corp | Image data processing circuit and method and electronic apparatus |
JP2018072780A (en) * | 2016-11-04 | 2018-05-10 | 株式会社ジャパンディスプレイ | Display |
JP2022081694A (en) * | 2020-08-20 | 2022-05-31 | シャープ株式会社 | Display device |
JP7348340B2 (en) | 2020-08-20 | 2023-09-20 | シャープ株式会社 | display device |
JP7383846B2 (en) | 2020-08-20 | 2023-11-20 | シャープ株式会社 | display device |
CN115331599A (en) * | 2022-07-25 | 2022-11-11 | 武汉天马微电子有限公司 | Display panel driving method, display panel and display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4957696B2 (en) | Semiconductor integrated circuit, self-luminous display panel module, electronic device, and power line driving method | |
US9953578B2 (en) | Light emitting period setting method, driving method for display panel, driving method for backlight, light emitting period setting apparatus, semiconductor device, display panel and electronic apparatus | |
US8570314B2 (en) | Emissive type display device, semiconductor device, electronic device, and power supply line driving method | |
KR101559367B1 (en) | Lighting period setting method display panel driving method backlight driving method lighting condition setting device semiconductor device display panel and electronic equipment | |
KR20090093826A (en) | El display panel, electronic apparatus and a method of driving el display panel | |
JP2008299019A (en) | Cathode potential controller, self light emission display device, electronic equipment and cathode potential control method | |
JP2009251069A (en) | Flicker detector, lighting condition setting device, display panel, electronic equipment, and flicker detection method | |
JP2011047991A (en) | Semiconductor integrated circuit, self-light emitting display panel module, electronic apparatus and method of driving power source line | |
JP2011237496A (en) | Display device, electronic equipment, and driving method for display device | |
JP2010060975A (en) | Semiconductor integrated circuit, light-emitting display panel module, electronic device and power wire driving method | |
JP2011053438A (en) | Semiconductor integrated circuit, light-emitting display panel module, electronic device and power wire driving method | |
JP2010048985A (en) | Semiconductor integrated circuit, self-luminous display panel module, electronic equipment, and driving method for power supply line |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20121106 |