JP2011035755A - High frequency band voltage controlled oscillator - Google Patents
High frequency band voltage controlled oscillator Download PDFInfo
- Publication number
- JP2011035755A JP2011035755A JP2009181368A JP2009181368A JP2011035755A JP 2011035755 A JP2011035755 A JP 2011035755A JP 2009181368 A JP2009181368 A JP 2009181368A JP 2009181368 A JP2009181368 A JP 2009181368A JP 2011035755 A JP2011035755 A JP 2011035755A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- controlled oscillator
- reference voltage
- varactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
Description
本発明は高周波帯電圧制御発振器、特にPLL回路の構成要素として用いられ、L帯のマイクロ波周波数を超える高い発振周波数を生成することができる電圧制御発振器の構成に関する。 The present invention relates to a high-frequency band voltage controlled oscillator, and more particularly to a configuration of a voltage controlled oscillator that can be used as a component of a PLL circuit and can generate a high oscillation frequency exceeding an L-band microwave frequency.
電圧制御発振器(VCO)は、衛星通信用コンバータの局発周波数を生成するPLL回路の構成要素として使用されており、このPLL回路では、高周波用共振器を用いて局発周波数を直接発振させる方式や、LC同調型回路で構成する電圧制御発振器等により低い周波数で発振させ、その発振周波数を逓倍することで所望の高い周波数を得る方式がある。上記の直接発振させる方式は、Q値が高いため、高安定、低位相雑音である反面、共振周波数が高いことから、周辺回路部品が高価になることに加え、機械的構造が周波数に大きく影響することから、生産時の難易度が高い。 A voltage controlled oscillator (VCO) is used as a component of a PLL circuit that generates a local oscillation frequency of a converter for satellite communication. In this PLL circuit, a local oscillation frequency is directly oscillated using a high frequency resonator. Alternatively, there is a method of obtaining a desired high frequency by oscillating at a low frequency by a voltage controlled oscillator configured with an LC tuned circuit and multiplying the oscillation frequency. The above direct oscillation method has a high Q value, so it has high stability and low phase noise. On the other hand, the resonance frequency is high, so the peripheral circuit components are expensive and the mechanical structure has a large effect on the frequency. Therefore, the difficulty during production is high.
一方、逓倍方式の電圧制御発振器では、局発周波数の1/5〜1/2程度で発振させるため周辺回路部品が安価に構成でき、機械的構造に影響され難い反面、直接発振方式に比べてQ値が低く、安定度や位相雑音性能で劣る。しかし、近年、周波数を逓倍するデバイスや回路技術の進歩により、要求性能を満足しつつ安価なPLLを構成できる逓倍方式のVCOの方が多く採用されており、LC同調型電圧制御発振器の高周波化、高精度化の必要性が高まっている。 On the other hand, in the voltage controlled oscillator of the multiplying method, the peripheral circuit components can be configured at low cost because it oscillates at about 1/5 to 1/2 of the local oscillation frequency, and it is difficult to be influenced by the mechanical structure, but compared with the direct oscillation method. Q value is low, and stability and phase noise performance are inferior. However, in recent years, with the advancement of frequency multiplying devices and circuit technology, more frequent VCOs that can construct inexpensive PLLs while satisfying required performance have been adopted. There is a growing need for higher accuracy.
図4には、マイクロストリップ線路を含むLC同調型回路で構成した従来の電圧制御発振器の共振回路の一例が示されており、この回路では、発振用トランジスタ1のエミッタ側において、接地電位となるスルーホールH4 との間にショートスタブP3 が接続され、接地電位となるスルーホールH3 との間にバラクタダイオード(以下単にバラクタと称する)CvとコンデンサC3 が直接に接続されている。そして、このバラクタCvとコンデンサC3 との接続点に、コイルL3 を介してPLL(Phase Locked Loop)回路を構成する例えばループフィルタが接続される。このような共振回路を有する電圧制御発振器によれば、PLL回路のループフィルタから供給される制御用電圧VtをバラクタCvへ与え、このバラクタCvの容量値を変化させることで、所望の発振周波数が得られる。
FIG. 4 shows an example of a resonance circuit of a conventional voltage controlled oscillator constituted by an LC tuned circuit including a microstrip line. In this circuit, a ground potential is provided on the emitter side of the
ところで、上記のPLL回路を構成する電圧制御発振器において発振周波数の高周波化を図るためには、共振回路の共振周波数を高くする必要があり、これは、回路を構成する部品の回路定数を小さくすることで実現することができる。しかし、部品の回路定数を小さくすると、回路定数の実測値がその部品の製造装置の機械的制御分解能で決まるため、回路定数の大きな部品と比較して公差が相対的に大きくなる傾向にある。 By the way, in order to increase the oscillation frequency in the voltage controlled oscillator constituting the PLL circuit, it is necessary to increase the resonance frequency of the resonance circuit, which reduces the circuit constants of the components constituting the circuit. Can be realized. However, when the circuit constant of a component is reduced, the actual value of the circuit constant is determined by the mechanical control resolution of the manufacturing apparatus for the component, and therefore the tolerance tends to be relatively larger than that of a component having a large circuit constant.
図4に示した従来の共振回路では、コンデンサC3 、バラクタCv、ショートスタブP3 を有しており、コンデンサC3 では容量公差、ショートスタブP3 ではスルーホールH3 の位置公差が共振周波数に直接影響する。従って、これらの公差は発振周波数の公差となり、PLL回路の場合、結果として制御印加電圧の公差となるため、発振周波数を高く設定するためには、変調感度(一定の変調周波数幅に対する制御電圧の幅)を広くする必要性が高まることになる。 The conventional resonance circuit shown in FIG. 4 has a capacitor C3, a varactor Cv, and a short stub P3. The capacitance tolerance of the capacitor C3 and the positional tolerance of the through hole H3 directly affect the resonance frequency of the short stub P3. Accordingly, these tolerances become oscillation frequency tolerances, and in the case of a PLL circuit, the result is a tolerance of the control applied voltage. Therefore, in order to set the oscillation frequency high, the modulation sensitivity (the control voltage for a certain modulation frequency width) The need to widen the width will increase.
一方、上記バラクタCvは印加電圧で容量値が変化するが、等価抵抗値も同時に変化することが知られている。図5に示されるように、バラクタCvでは、一般に与えられる逆電圧VRが大きくなる程、容量が低下し、図6に示されるように、抵抗rsも逆電圧VRが大きくなる程、低下する。また、共振回路の損失を低減するには印加電圧を高くすると都合がよい反面、印加電圧を高くすると、容量変化比が小さくなって変調感度を犠牲にする特性を持つ。従って、このような特性により、発振周波数を高く設定する場合は、バラクタCvへの印加電圧を高くし、かつその範囲を広くする必要があり、PLL回路における電圧制御発振器への制御印加電圧はこれを満足しなければならない。 On the other hand, it is known that the capacitance value of the varactor Cv changes with the applied voltage, but the equivalent resistance value also changes at the same time. As shown in FIG. 5, the varactors Cv, as the general reverse voltage V R applied to increase the capacity decreases, as shown in FIG. 6, as the resistance r s is also reverse voltage V R becomes large, descend. In addition, it is convenient to increase the applied voltage to reduce the loss of the resonance circuit, but when the applied voltage is increased, the capacitance change ratio is decreased to sacrifice the modulation sensitivity. Therefore, when the oscillation frequency is set to be high due to such characteristics, it is necessary to increase the voltage applied to the varactor Cv and widen the range, and the control applied voltage to the voltage controlled oscillator in the PLL circuit is Must be satisfied.
しかしながら、近年では、LVTTL(Low Voltage Transistor Transistor Logic)等の論理回路部品が低電圧化する傾向にあり、この低電圧化傾向により、発振周波数を高く設定する程、バラクタCvへの印加電圧を高くし、かつその範囲を広くすることが困難であった。 However, in recent years, logic circuit components such as LVTTL (Low Voltage Transistor Transistor Logic) tend to be low in voltage, and due to this low voltage tendency, the voltage applied to the varactor Cv increases as the oscillation frequency is set higher. However, it was difficult to widen the range.
本発明は上記問題点に鑑みてなされたものであり、その目的は、共振回路における発振周波数の公差を低減し、PLL回路に用いられる論理回路の低電圧化傾向の下でも、バラクタダイオードに対し高くかつ広い範囲の印加電圧を与えることにより、発振周波数の高周波化を図ることができる高周波帯電圧制御発振器を提供することにある。 The present invention has been made in view of the above problems, and its object is to reduce the tolerance of the oscillation frequency in the resonance circuit, and to reduce the tolerance of the logic circuit used in the PLL circuit, as compared with the varactor diode. An object of the present invention is to provide a high frequency band voltage controlled oscillator capable of increasing the oscillation frequency by applying a high and wide applied voltage.
上記目的を達成するために、請求項1の発明は、バラクタダイオード(電圧制御素子)とインダクタからなる共振回路を備え、このバラクタダイオードに制御用電圧を与えることにより、発振周波数を可変制御するLC同調型の高周波帯電圧制御発振器において、接地電位となる一対のスルーホールの間に配置された同一線路長の2つのインダクタンス成分であって、発振用トランジスタとの接続点に対し対称となる位置に配置された2つのマイクロストリップ線路と、上記発振用トランジスタに接続される上記バラクタダイオードの両端をDCカットするDCカット用コンデンサと、上記バラクタダイオードの一端に、発振周波数を変化させる制御用電圧を印加すると共に、このバラクタダイオードの他端に、基準電圧源から基準電圧を印加する制御電圧印加回路と、を設けたことを特徴とする。
請求項2の発明は、上記制御電圧印加回路では、基準電圧源から0V未満の基準電圧を印加することを特徴とする。
In order to achieve the above object, an invention according to
According to a second aspect of the present invention, the control voltage application circuit applies a reference voltage of less than 0 V from a reference voltage source.
本発明の構成によれば、一対のスルーホールの間に同一線路長の2つのマイクロストリップ線路を形成し、この2つのマイクロストリップ線路の間に、発振用トランジスタ(例えばエミッタ)を接続することで、公差が低減される。即ち、一対のスルーホール(接地電位)間の2つのマイクロストリップ線路は、発振用トランジスタとの接続点に対して対称に配置されて、並列接続となり(並列共振回路の誘導性素子を形成する)、一対のスルーホール間の距離の誤差は小さいため、マイクロストリップ線路に対し例えば一方のスルーホールが少し[+ΔL分(L:インダクタンス)]ずれたときには、他方のスルーホールも同一の長さ(−ΔL分)ずれることになり、1つのスルーホールを形成する場合に比較して、公差が小さくなる。 According to the configuration of the present invention, two microstrip lines having the same line length are formed between a pair of through holes, and an oscillation transistor (for example, an emitter) is connected between the two microstrip lines. , Tolerances are reduced. That is, two microstrip lines between a pair of through holes (ground potential) are arranged symmetrically with respect to the connection point with the oscillation transistor and are connected in parallel (form an inductive element of a parallel resonant circuit). Since the error in the distance between a pair of through holes is small, for example, when one through hole is slightly displaced from the microstrip line by [+ ΔL (L: inductance)], the other through hole has the same length (− ΔL), and the tolerance is smaller than when one through hole is formed.
また、請求項2の構成によれば、基準電圧として負の電圧が使用されるので、バラクタダイオードに対して、制御用電圧(一方の端子からの電圧)Vt+基準電圧(他方の端子からの電圧)VRef の電圧を印加することができ、従来よりも高くかつ広い印加電圧によって制御されたバラクタダイオードの容量値により、高周波化された所望の発振周波数を得ることができる。 According to the second aspect of the present invention, since a negative voltage is used as the reference voltage, the control voltage (voltage from one terminal) Vt + reference voltage (voltage from the other terminal) with respect to the varactor diode. ) A voltage of VRef can be applied, and a desired oscillation frequency with a higher frequency can be obtained by the capacitance value of the varactor diode that is higher than the conventional and controlled by a wider applied voltage.
本発明によれば、共振回路のインダクタンスを構成するマイクロストリップ線路の公差が低減され、最適化されたインダクタンスにより発振周波数の高周波化が実現できるという効果がある。 According to the present invention, the tolerance of the microstrip line constituting the inductance of the resonance circuit is reduced, and there is an effect that the oscillation frequency can be increased by the optimized inductance.
また、請求項2の構成によれば、コンデンサの容量公差がバラクタダイオード印加電圧のオフセットによって調整可能となるため、上記インダクタンスと共に最適化された容量により、共振周波数の公差を最適値に調整することが可能となる。更に、論理回路に対する電圧はそのままで、バラクタダイオードに対する印加電圧(制御電圧)を高くかつ広く設定できるため、PLL回路の低電圧化と発振周波数の高周波化を同時に実現できるという効果がある。 According to the second aspect of the present invention, since the capacitance tolerance of the capacitor can be adjusted by the offset of the varactor diode applied voltage, the resonance frequency tolerance is adjusted to an optimum value by the capacitance optimized together with the inductance. Is possible. Furthermore, since the voltage applied to the varactor diode (control voltage) can be set high and wide while keeping the voltage for the logic circuit as it is, there is an effect that the PLL circuit can be lowered and the oscillation frequency can be increased simultaneously.
図1には、本発明の実施例に係る高周波帯電圧制御発振器の構成が示されており、図示されるように、発振用トランジスタ1のエミッタ側において、同一線路長(同一形状)のマイクロストリップ線路からなる2つのショートスタブP1 ,P2 がエミッタ接続点を中心に対称となる位置で並列に接続される。即ち、基板裏面の接地面まで貫通接続され、接地電位となる1対の同径のスルーホールH1 及びH2 が設けられ、このスルーホールH1 とH2 の間に、2つのショートスタブP1 ,P2 が例えば直線上に形成され、これらショートスタブP1 とP2 との間に発振用トランジスタ1のエミッタが接続される。なお、この2つのショートスタブP1 とP2 は、1対のスルーホールH1 −H2 間において、エミッタ接続点から見て対称状態(点対称、線対称)となればよく、例えばくの字状に配置してもよい。
FIG. 1 shows the configuration of a high-frequency band voltage controlled oscillator according to an embodiment of the present invention. As shown in the drawing, on the emitter side of the
また、発振用トランジスタ1のエミッタ側の接地電位となるスルーホールH3 との間にバラクタダイオード(以下単にバラクタと称する)Cvが配置されるが、このバラクタCvのカソード側にDCカット用のコンデンサC1 、アノード側にDCカット用のコンデンサC2 が接続されると共に、このDCカットされたバラクタCvのカソード(コンデンサC1 との接続点)に、コイルL4 を介してPLL(Phase Locked Loop)回路を構成するループフィルタ4、位相検波器5が接続される。
A varactor diode (hereinafter simply referred to as a varactor) Cv is disposed between the
一方、上記バラクタCvのアノード(コンデンサC2 との接続点)に、コイルL5 を介して基準電圧源6が接続される。そして、実施例では、上記バラクタCvのカソードに、制御用電圧Vtとして、例えば従来と同様の0〜5Vの電圧が使用され、アノードに、基準電圧Vref として、例えば−5Vが設定される。
On the other hand, a
実施例は以上の構成からなり、電圧制御発振器の共振回路の等価回路は、図2に示されるように、ショートスタブP1 のインダクタンスと、ショートスタブP2 のインダクタンスと、容量C1 、C2 、可変容量Cvの合成容量とを並列に接続した並列共振回路となり、この共振回路においては、インダクタンス(L)の公差が低減されることになる。 The embodiment has the above-described configuration. As shown in FIG. 2, the equivalent circuit of the resonant circuit of the voltage controlled oscillator includes the inductance of the short stub P1, the inductance of the short stub P2, the capacitors C1, C2, and the variable capacitor Cv. In this resonant circuit, the tolerance of inductance (L) is reduced.
即ち、上記ショートスタブP1 ,P2 は、接地点から分岐点までの距離で決まる分布定数を形成し、電気長に比例したインダクタンスとなる。接地点からの距離はスルーホールの位置で決まるため、インダクタンスは、スルーホール(H1 ,H2 )の位置公差に依存する。発振器製作時における基板上の回路パターンとスルーホールとの位置合わせ公差は、スルーホールの孔開け工程での目合わせの認識誤差に加えて、回路(線路)パターンを生成する工程での面内のばらつきによって、比較的大きくなる。 That is, the short stubs P1 and P2 form a distributed constant determined by the distance from the ground point to the branch point, and become an inductance proportional to the electrical length. Since the distance from the ground point is determined by the position of the through hole, the inductance depends on the position tolerance of the through hole (H1, H2). The alignment tolerance between the circuit pattern on the board and the through hole at the time of manufacturing the oscillator is in-plane in the circuit (line) pattern generation process in addition to the alignment recognition error in the through hole drilling process. Due to variation, it becomes relatively large.
しかし、実施例のように、2つ以上のスルーホール(H1 ,H2 )間の距離は、製造装置の機械的制御分解能で決定されるため、一般的に1つのスルーホールを形成する場合と比べ分解能が十分小さいことが知られている。実施例におけるショートスタブP1 ,P2 は、同じ長さのマイクロストリップ線路が発振用トランジスタ1のエミッタに対し対称となる位置(逆方向)に配置されているため、ショートスタブP1 ,P2 のインダクタンスをLとすると、この合成インダクタンスLa は、並列回路(P1 ,P2 )の合成則により、
1/jωLa =(1/jωL)+(1/jωL)
=2/jωL …(1)
但し、(1/jωL):Lによるサセプタンス
となる。
However, as in the embodiment, since the distance between two or more through holes (H1, H2) is determined by the mechanical control resolution of the manufacturing apparatus, it is generally compared with the case where one through hole is formed. It is known that the resolution is sufficiently small. In the embodiment, the short stubs P1 and P2 are arranged at positions where the microstrip lines having the same length are symmetric with respect to the emitter of the oscillation transistor 1 (in the reverse direction), so that the inductances of the short stubs P1 and P2 are L Then, this combined inductance La is expressed by a combination rule of parallel circuits (P1, P2).
1 / jωLa = (1 / jωL) + (1 / jωL)
= 2 / jωL (1)
However, (1 / jωL): Susceptance due to L.
また、スルーホールH1 ,H2 の位置公差によるLの変化分をΔLとし、2つのスルーホール間の距離誤差≒0とすると、上記合成インダクタンスLa は、
1/jωLa =[1/jω(L+ΔL)]+[1−/jω(L−ΔL)]
=(1/jω)・[1/(L+ΔL)+1/(L−ΔL)]
=(1/jω)・[2L/(L2−ΔL2)]
ここで、L>>ΔLであるから
1/jωLa ≒2/jωL …(2)
となる。
If the change in L due to the positional tolerance of the through holes H1 and H2 is ΔL, and the distance error between the two through holes is approximately zero, the combined inductance La is
1 / jωLa = [1 / jω (L + ΔL)] + [1− / jω (L−ΔL)]
= (1 / jω) · [1 / (L + ΔL) + 1 / (L−ΔL)]
= (1 / jω) · [2L / (L 2 −ΔL 2 )]
Here, since L >> ΔL, 1 / jωLa≈2 / jωL (2)
It becomes.
故に、2つのスルーホール間の距離誤差≒0、L>>ΔLを満たすことにより、(1)と(2)は同じ結果となる。即ち、実施例では、2つのスルーホール(H1 ,H2 )間の距離誤差が小さくなるので、このスルーホールH1 ,H2 の位置に対し、ショートスタブP1 ,P2 の位置が少しずれたとしても、これらのスタブP1 ,P2 が並列回路となるので、インダクタンスの公差を低減することが可能となる。 Therefore, by satisfying the distance error between two through holes ≈ 0 and L >> ΔL, (1) and (2) have the same result. That is, in the embodiment, since the distance error between the two through holes (H1, H2) becomes small, even if the positions of the short stubs P1, P2 are slightly deviated from the positions of the through holes H1, H2. Since the stubs P1 and P2 are parallel circuits, it is possible to reduce inductance tolerance.
そして、上記バラクタCvにおいては、基準電圧源6から−5Vの基準電圧Vref をアノードへ与えながら、ループフィルタ4を介して0〜5Vの制御用電圧Vtをカソードへ供給することにより、バラクタCvに対し5〜10Vの印加電圧が与えられ、これに基づく容量値の変化によって、発振周波数の制御が行われる。
In the varactor Cv, the control voltage Vt of 0 to 5V is supplied to the cathode through the
図3には、実施例のバラクタCvに対する印加電圧の制御が示されており、従来では、図3の103のように、バラクタCvへの逆電圧(Vr)が0〜5V(制御用電圧Vt)の範囲であったのに対し、実施例では、101のように、0V未満の例えば−5Vの基準電圧がアノードに印加されるので、102のように、バラクタCvへの逆電圧が5〜10Vの範囲となり、制御用電圧Vtはそのままで、従来よりも高い電圧をバラクタCvへ印加することが可能となる。従って、印加電圧が高くなれば、図3に示されるように、バラクタCvの容量が低減されて、高周波化の促進が可能となり、また図6から理解されるように、直列抵抗(rs)が低下することになり、共振回路の損失も改善される。 FIG. 3 shows control of the applied voltage to the varactor Cv of the embodiment. Conventionally, as shown by 103 in FIG. 3, the reverse voltage (Vr) to the varactor Cv is 0 to 5 V (control voltage Vt). In the embodiment, a reference voltage of, for example, −5V, which is less than 0V, is applied to the anode as in 101, so that the reverse voltage to the varactor Cv is 5 to 102 as in 102. It becomes a range of 10V, and it becomes possible to apply a voltage higher than the conventional voltage to the varactor Cv without changing the control voltage Vt. Therefore, if the applied voltage is increased, the capacity of the varactor Cv is reduced as shown in FIG. 3, and the high frequency can be promoted. As understood from FIG. 6, the series resistance (r s ). As a result, the loss of the resonant circuit is also improved.
また、基準電圧Vref を例えば−5〜0Vの範囲で変えることにより、制御用電圧Vtはそのままで、バラクタCvへの印加電圧を0〜10Vの広い範囲で任意の幅に設定することができるという利点がある。 Further, by changing the reference voltage Vref in a range of, for example, -5 to 0V, the voltage applied to the varactor Cv can be set to an arbitrary width in a wide range of 0 to 10V without changing the control voltage Vt. There are advantages.
上記実施例では、1対のスルーホール(H1 ,H2 )を設けた場合としたが、複数対のスルーホールを設け、これらのスルーホール対のそれぞれにおいて、2つのマイクロストリップ線路を設けるようにしてもよい。 In the above embodiment, a pair of through holes (H1, H2) is provided. However, a plurality of through holes are provided, and two microstrip lines are provided in each of these through hole pairs. Also good.
なお、上記実施例では、共振回路がバイポーラトランジスタのエミッタ端子と接続する場合について説明したが、本発明は、これに限定されるものではなく、接地方式の違いによりベース端子やコレクタ端子と接続する構成とすることができる。また、発振用トランジスタは、バイポーラトランジスタに限らず、電界効果トランジスタ(FET)としてもよい。 In the above embodiment, the case where the resonance circuit is connected to the emitter terminal of the bipolar transistor has been described. However, the present invention is not limited to this, and the base circuit and the collector terminal are connected depending on the grounding method. It can be configured. The oscillation transistor is not limited to a bipolar transistor, and may be a field effect transistor (FET).
1…発振用トランジスタ、 4…ループフィルタ、
5…位相検波器、 6…基準電圧源、
Cv…バラクタダイオード、 H1 〜H4 …スルーホール、
P1 ,P2 …ショートスタブ(マイクロストリップ線路)、
C1 ,C2 …コンデンサ。
1 ... Oscillation transistor, 4 ... Loop filter,
5 ... Phase detector, 6 ... Reference voltage source,
Cv: Varactor diode, H1 to H4: Through hole,
P1, P2 ... Short stub (microstrip line),
C1, C2 ... capacitors.
Claims (2)
接地電位となる一対のスルーホールの間に配置された同一線路長の2つのインダクタンス成分であって、発振用トランジスタとの接続点に対し対称となる位置に配置された2つのマイクロストリップ線路と、
上記発振用トランジスタに接続される上記バラクタダイオードの両端をDCカットするDCカット用コンデンサと、
上記バラクタダイオードの一端に、発振周波数を変化させる制御用電圧を印加すると共に、このバラクタダイオードの他端に、基準電圧源から基準電圧を印加する制御電圧印加回路と、を設けたことを特徴とする高周波帯電圧制御発振器。 In an LC-tuned high-frequency band voltage controlled oscillator that includes a resonance circuit composed of a varactor diode and an inductor, and variably controls the oscillation frequency by applying a control voltage to the varactor diode.
Two microstrip lines that are two inductance components of the same line length arranged between a pair of through-holes that become a ground potential, and that are arranged symmetrically with respect to the connection point with the oscillation transistor;
A DC-cut capacitor for DC-cutting both ends of the varactor diode connected to the oscillation transistor;
A control voltage application circuit for applying a control voltage for changing the oscillation frequency to one end of the varactor diode and applying a reference voltage from a reference voltage source to the other end of the varactor diode is provided. High frequency band voltage controlled oscillator.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009181368A JP2011035755A (en) | 2009-08-04 | 2009-08-04 | High frequency band voltage controlled oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009181368A JP2011035755A (en) | 2009-08-04 | 2009-08-04 | High frequency band voltage controlled oscillator |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011035755A true JP2011035755A (en) | 2011-02-17 |
Family
ID=43764359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009181368A Pending JP2011035755A (en) | 2009-08-04 | 2009-08-04 | High frequency band voltage controlled oscillator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011035755A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0354903A (en) * | 1989-03-31 | 1991-03-08 | Kyocera Corp | Oscillation circuit |
JPH04252502A (en) * | 1991-01-28 | 1992-09-08 | Nec Corp | Voltage controlled piezoelectric oscillator |
JPH09219315A (en) * | 1996-02-08 | 1997-08-19 | Murata Mfg Co Ltd | Inductor built-in electronic component |
JPH11219836A (en) * | 1998-01-30 | 1999-08-10 | Kyocera Corp | Method for adjusting inductance component |
JP2000228602A (en) * | 1999-02-08 | 2000-08-15 | Alps Electric Co Ltd | Resonance line |
-
2009
- 2009-08-04 JP JP2009181368A patent/JP2011035755A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0354903A (en) * | 1989-03-31 | 1991-03-08 | Kyocera Corp | Oscillation circuit |
JPH04252502A (en) * | 1991-01-28 | 1992-09-08 | Nec Corp | Voltage controlled piezoelectric oscillator |
JPH09219315A (en) * | 1996-02-08 | 1997-08-19 | Murata Mfg Co Ltd | Inductor built-in electronic component |
JPH11219836A (en) * | 1998-01-30 | 1999-08-10 | Kyocera Corp | Method for adjusting inductance component |
JP2000228602A (en) * | 1999-02-08 | 2000-08-15 | Alps Electric Co Ltd | Resonance line |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2575259B1 (en) | Voltage-controlled oscillators and related systems | |
TWI278177B (en) | Symmetrical linear voltage controlled oscillator | |
US6825734B2 (en) | Oscillator module incorporating spiral looped-stub resonator | |
TWI528706B (en) | Method and apparatus for tuning frequency of lc-oscillators based on phase-tuning technique | |
US9998073B2 (en) | Forming a frequency control component with a target effective capacitance range | |
US9379663B1 (en) | LC oscillator circuit with wide tuning range | |
GB2288087A (en) | Voltage controlled oscillator | |
US7652544B2 (en) | Voltage controlled oscillator and frequency control method of the voltage controlled oscillator | |
EP1154560B1 (en) | Voltage controlled oscillator for oscillating signals with high C/N ratio | |
KR100676344B1 (en) | Oscillator having voltage dividing circuit | |
TW201012047A (en) | Voltage-controlled oscillator using variable inductor | |
KR20080112813A (en) | Vco using a dynamic inductor | |
JP4825860B2 (en) | Low noise voltage controlled oscillator | |
US7724102B2 (en) | Oscillator circuit | |
US9106179B2 (en) | Voltage-controlled oscillators and related systems | |
KR20090077510A (en) | Voltage controlled oscillator using varactor-loaded split-ring resonator | |
Poddar et al. | Slow wave resonator based tunable oscillators | |
JP2011035755A (en) | High frequency band voltage controlled oscillator | |
CN115441834A (en) | Inductance and capacitance type voltage-controlled oscillator | |
TWI247480B (en) | Electronic device having adjustable VCO | |
JPH1141031A (en) | Voltage controlled oscillator | |
US20030202313A1 (en) | Voltage-controlled capacitor circuit and related circuitry with diode and MOS varactors | |
JP3188661B2 (en) | Voltage controlled oscillator and frequency adjustment method thereof | |
JP2003101344A (en) | Frequency shift type high frequency voltage-controlled oscillation circuit | |
JP2005160077A (en) | Oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130521 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131217 |