JP2011028705A - プロセッサの並列ソフトウェア実行方式 - Google Patents
プロセッサの並列ソフトウェア実行方式 Download PDFInfo
- Publication number
- JP2011028705A JP2011028705A JP2009188143A JP2009188143A JP2011028705A JP 2011028705 A JP2011028705 A JP 2011028705A JP 2009188143 A JP2009188143 A JP 2009188143A JP 2009188143 A JP2009188143 A JP 2009188143A JP 2011028705 A JP2011028705 A JP 2011028705A
- Authority
- JP
- Japan
- Prior art keywords
- information
- processor
- software
- execution
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 93
- 238000012545 processing Methods 0.000 abstract description 67
- 238000011161 development Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000003068 static effect Effects 0.000 description 5
- 230000020169 heat generation Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Devices For Executing Special Programs (AREA)
Abstract
【課題】ヘテロジニアス・マルチプロセッサの並列処理における処理割り当て方法の改善による並列処理効率の向上と、並列ソフトウェアの開発効率の向上。
【解決手段】複数のプロセッサの実行状況と、次に実行するソフトウェアの特性とから、次に実行するソフトウェアを適切なプロセッサに割当てる方式を提供することを最も主要な特徴とする。
【選択図】図1
【解決手段】複数のプロセッサの実行状況と、次に実行するソフトウェアの特性とから、次に実行するソフトウェアを適切なプロセッサに割当てる方式を提供することを最も主要な特徴とする。
【選択図】図1
Description
本発明は、プロセッサの並列処理方式に関するものである。より詳細には、複数のプロセッサを用いた並列ソフトウェア実行方式に関するものである。
デジタル処理を行うプロセッサにおいては、単純な命令セットを持つ単一のプロセッサを高速に動作させることで、処理性能の向上が行われてきた。しかし、半導体の物性的な限界により今後更なる高速化を進める事は難しい。
そのため、単一のプロセッサではなく複数のプロセッサを用いて処理を並列化することで、処理性能を向上するための研究開発が行われている。しかし、処理に内在する並列度には限界があることと、並列化した際の各処理間のオーバーヘッドがあるため、単に並列処理を行うだけでは処理性能の向上は難しい。
また、並列処理を行うソフトウェアの設計実装が難しいという問題がある。そのため、逐次処理で記述されたソフトウェアをコンパイル時に自動的に並列化するという研究開発がおこなわれている。
特許文献1は、並列化コンパイル処理方法及び並列化されたオブジェクトコードを実行する並列計算機に関するものであるが、処理に内在する並列度には限界があることと、並列化した際の各処理間のオーバーヘッドがあるという問題の解決には至らない。
単一の命令セットを持つプロセッサの数を増やすことでの並列処理を行い処理効率を向上する計算方式はホモジニアス・マルチプロセッサもしくは対称型マルチプロセッサと呼ばれる。その限界を超える計算方式として、ヘテロジニアス・マルチプロセッサもしくは非対称型マルチプロセッサと呼ばれる方式がある。ヘテロジニアス・マルチプロセッサにおいては、1つの目的の処理を処理分野ごとに分解し、得意な処理分野を持つ複数・異種のプロセッサが分担して処理を行うことで、ホモジニアス・マルチプロセッサ以上の処理効率を追求することが可能である。
しかし、ヘテロジニアス・マルチプロセッサにおいては、処理を割り当てることとプロセッサの選択を最適化することで処理効率の向上が可能であるが、その一方で処理割り当ての最適化が複雑となるために、ホモジニアス・マルチプロセッサに比べてソフトウェアの設計実装は更に難しいと認識されている。
特許文献2は、ヘテロジニアス・マルチプロセッサのための並列コンパイル処理方式に関するものである。命令セット及び構成の異なるプロセッサエレメントを複数備えたヘテロジニアス・マルチプロセッサシステムにおいて、マルチプロセッサシステム全体の処理能力を向上させることを狙っている。コンパイル時のソフトウェアの静的な解析により、タスクのサイズに応じて処理するプロセッサの割り当て(スケジューリング)を決定する処理方式が述べられている。
一般に、ソフトウェアの実行時間は入力データに依存する。そのため、コンパイル時に処理プロセッサの割り当てを静的に決定することは困難である。そのため、実際の動作時の状況に応じて動的に処理プロセッサの割り当てを行う方式が必要である。
また、処理プロセッサの割り当てを含めて、並列ソフトウェアの開発は困難であると認識されており、ソフトウェアの開発を容易化し開発効率を向上するための手法が必要である。
本発明が解決しようとする課題は、ヘテロジニアス・マルチプロセッサの並列処理における処理割り当て方法の改善による並列処理効率の向上と、並列ソフトウェアの開発容易化による開発効率の向上である。
上記の目的を達成するため、本発明のソフトウェア実行方式は、異なる命令セットを持つ複数のプロセッサからなるヘテロジニアス・マルチプロセッサ・システムで、オブジェクト指向プログラミング言語で記述されたソフトウェアのオブジェクトに属するメソッドの実行時に、オブジェクトを識別するオブジェクトIDと、オブジェクトIDとプロセッサIDを対応付けるオブジェクト配置情報に基づき、前述のプロセッサIDにより識別されるプロセッサにメソッドを実行するように割り当てることを特徴とするものである。
また、本発明のソフトウェア実行方式は、オブジェクトの型情報と、オブジェクトの型情報とプロセッサIDを対応付けるためのオブジェクト型情報プロセッサ対応情報に基づきオブジェクト配置情報を作成するように構成される。
また、本発明のソフトウェア実行方式は、プロセッサIDで識別されるプロセッサでメソッドIDで識別されるメソッドを実行した際のメソッド実行時間を、メソッドIDとプロセッサIDとを対応付けてメソッド実行時間情報を記録し、そのメソッド実行時間情報に基づいてオブジェクト配置情報を作成するように構成される。
また、本発明のソフトウェア実行方式は、メソッド実行間に各プロセッサの実行状況情報を参照し、そのプロセッサ実行状況情報に基づいてオブジェクト配置情報を作成するように構成される。
また、本発明のソフトウェア実行方式は、ある特定の期間においてシステムにおけるプロセッサ負荷状況を記録し、記録したプロセッサ負荷情報に基づきオブジェクト配置情報を作成するように構成される。
また、本発明のソフトウェア実行方式は、オブジェクト間のメソッド呼び出しにおいて、メソッド呼び出し元オブジェクトのオブジェクトID1と、呼び出し先のオブジェクトID2と、呼び出し回数情報に基づいた親密度情報とを対応付けたオブジェクト親密度情報を記録し、そのオブジェクト親密度情報に基づきオブジェクト配置情報を作成するように構成される。
このような特徴を有する本発明のソフトウェア実行方式によれば、オブジェクト配置情報に基づきメソッドを実行するプロセッサを割り当てることで、ソフトウェアとオブジェクト配置情報を明確に分離することで、ヘテロジニアス・マルチプロセッサ・システムにおける並列処理効率の向上と、並列ソフトウェアの開発容易化による開発効率の向上が行える。
従来のソフトウェア実行方式では、効率的な処理を行うためのオブジェクト配置情報の作成方法が知られていなかったが、本発明のソフトウェア実行方式によれば、オブジェクトの型情報とオブジェクト型情報プロセッサ対応情報に基づきオブジェクト配置情報を作成することで、オブジェクトの型に対応付けられた処理に適したプロセッサを選択的に割り当てて並列処理効率の向上を行うことが出来、また通常のオブジェクト指向プログラミングで用いられるオブジェクトの型情報をオブジェクト配置情報に結びつけることで、並列ソフトウェアの開発容易化による開発効率の向上が行える。
従来のソフトウェア実行方式では、ソフトウェアの実動作に追従して効率的な処理を行うためのオブジェクト配置情報の作成方法が知られていなかったが、本発明のソフトウェア実行方式によれば、メソッド実行時間情報に基づいてオブジェクト配置情報を作成することで、ソフトウェア実行前の静的な情報に加えて、ソフトウェアを実行した際の動的な情報を用いてオブジェクト配置を決定することが出来るため、ソフトウェアの実動作に追従した並列処理効率の向上を行うことが出来る。
従来のソフトウェア実行方式では、プロセッサの実行状況に追従して効率的な処理を行うためのオブジェクト配置情報の作成方法が知られていなかったが、本発明のソフトウェア実行方式によれば、プロセッサ実行状況情報に基づいてオブジェクト配置を決定することが出来るため、プロセッサの実行状況に追従して並列処理効率の向上を行うことが出来る。
従来のソフトウェア実行方式では、ヘテロジニアス・マルチプロセッサ・システムに含まれる各プロセッサの負荷傾向に追従した効率的な処理を行うためのオブジェクト配置情報の作成方法が知られていなかったため、仮に負荷が低いプロセッサが存在していても使用できない場合があったが、本発明のソフトウェア実行方式によれば、プロセッサ負荷情報に基づきオブジェクト配置情報を作成することで、ヘテロジニアス・マルチプロセッサ・システム上で実行されるソフトウェア全体の動向を基にオブジェクト配置を決定することが出来るため、ヘテロジニアス・マルチプロセッサ・システムに含まれる各プロセッサの負荷傾向に追従した並列処理効率の向上を行うことが出来る。
従来のソフトウェア実行方式では、オブジェクト間の関係性の粗密に追従して効率的な処理を行うためのオブジェクト配置情報の作成方法が知られていなかったが、本発明のソフトウェア実行方式によれば、オブジェクト親密度情報に基づきオブジェクト配置情報を作成することで、オブジェクト間の関係性の粗密に追従してプロセッサへのオブジェクト配置を決定することが可能になり、並列処理効率の向上を行うことが出来る。
以下に、本発明を実施する場合の1つの形態について、具体的に図面を参照して説明する。
説明に先立ち、用語の説明をする。
マルチプロセッサシステムは、複数プロセッサから構成されるシステムのことである。ホモジニアス・マルチプロセッサシステムとは、マルチプロセッサシステムの一種で、同一の命令セットを持つ複数のプロセッサからなるシステムのことであり、対称型マルチプロセッサシステムともいう。また、ヘテロジニアス・マルチプロセッサシステムとは、マルチプロセッサシステムの一種で、異なる命令セットを持つ複数のプロセッサからなるシステムのことであり、非対称型マルチプロセッサシステムともいう。
マルチプロセッサシステムは、複数プロセッサから構成されるシステムのことである。ホモジニアス・マルチプロセッサシステムとは、マルチプロセッサシステムの一種で、同一の命令セットを持つ複数のプロセッサからなるシステムのことであり、対称型マルチプロセッサシステムともいう。また、ヘテロジニアス・マルチプロセッサシステムとは、マルチプロセッサシステムの一種で、異なる命令セットを持つ複数のプロセッサからなるシステムのことであり、非対称型マルチプロセッサシステムともいう。
オブジェクトとは、オブジェクト指向プログラミングにおけるメソッド(処理)とデータからなるオブジェクトを示す。メソッドはオブジェクトに対応して定義される。オブジェクトは型(クラス)を持ち、同じ型を持つオブジェクトが複数存在することがあり得る。
オブジェクト配置情報とは、オブジェクトと、オブジェクトに属するメソッドを実行するプロセッサを対応付ける情報のことである。また、静的なオブジェクト配置情報とは、ソフトウェアの実行前に決定可能な、オブジェクトとプロセッサを対応付ける情報のことである。また、動的なオブジェクト配置情報とは、ソフトウェアの実行時に決まる、オブジェクトとプロセッサを対応付ける情報のことである。また、オブジェクト親密度とは、オブジェクトと、オブジェクトの間の関係性の強さを表す指標である。
図1は、ヘテロジニアス・マルチプロセッサ・システムにおけるソフトウェア実行の方式を説明する図である。11〜13のプロセッサは、異なる命令セットを持つ複数のプロセッサとする。14〜15の各オブジェクトは、オブジェクト指向プログラミング言語で記述されたソフトウェアのオブジェクトである。各オブジェクトのメソッドは、いずれかのプロセッサで実行されるが、どのプロセッサで実行するかについては選択可能であるとする。実行するプロセッサを割り当てるのが16の割り当て処理部である。割り当て処理部は、オブジェクトを識別するオブジェクトIDと、オブジェクトIDとプロセッサIDを対応付ける10のオブジェクト配置情報に基づき、前述のプロセッサIDにより識別されるプロセッサにメソッドを実行するように割り当てる。
従来のソフトウェアはプロセッサで行うメソッドと割り当て処理の区別が無く一体となっていたため、開発者はソフトウェアの配置とソフトウェア本来の処理の両方を気にしてソフトウェアを開発する必要があった。そのため、マルチコア向けの並列ソフトウェアの開発は、従来の単一プロセッサのソフトウェア開発に比較して新たな技能を必要とし、困難であった。本構成によれば、ソフトウェア開発においては、適切な粒度でオブジェクトに属するメソッドを定義するだけでよく、オブジェクトの配置については切り分けて考える事が出来るために、ソフトウェアの開発効率が向上する。
また、ヘテロジニアス・マルチプロセッサ・システムにおいては、オブジェクトをどのプロセッサに配置するかによってメソッドの処理時間が大きく違うことがある。そのため、ヘテロジニアス・マルチプロセッサ・システムにおいては、ホモジニアス・マルチプロセッサ・システムに比較してオブジェクトの配置に関する最適化を行う自由度が高い。従来はソフトウェア本来の処理への影響を憂慮して最適化を十分行うことが困難であったが、本構成においては、最適化を行うことが容易になるため、より処理効率を高める事が出来、ソフトウェアの改善による高速化・低消費電力化、ひいてはシステムの低発熱化・省エネルギー化が可能になる。
図2は、オブジェクトの型情報とオブジェクト型情報プロセッサ対応情報に基づきオブジェクト配置情報を作成する構成を示す。オブジェクト14は24のオブジェクト型情報、オブジェクト15は25のオブジェクト型情報を持つとする。配置情報生成部21は、オブジェクト型とプロセッサとの対応情報22を参照することで、オブジェクト配置情報10を作成する。この際、オブジェクトの型に対応付けられた処理に適したプロセッサを選択的に割り当てて並列処理効率の向上を行うことが出来る。
例えば、「画像処理クラス」というオブジェクト型を持つオブジェクトは、画像処理が得意なプロセッサに対応付ける情報を22の中に持つことで、本機構を用いて「実行時に画像処理クラスは画像処理が得意なプロセッサに割り当てる」という効果を得ることが出来、処理効率を高める事が可能となる。オブジェクトの型情報は、通常のオブジェクト指向プログラミングで用いられるものであるため、多くの開発者にとって理解が容易であり、並列ソフトウェアの開発容易化による開発効率の向上が行える。
図3は、メソッド実行時間情報に基づいてオブジェクト配置情報を作成するための構成を示す。オブジェクト14〜15がプロセッサ11〜13で実行される際に、メソッドの実行ごとに実行時間を32のメソッド実行時間記録部がメソッドIDとプロセッサIDを対応付けて記録を行う。記録した情報は33のメソッド実行時間情報に蓄積される。31の配置情報生成部が33に基づいてオブジェクト配置情報10を生成して実行することで、ソフトウェア実行前の静的な情報に加えて、ソフトウェアを実行した際の動的な情報を用いてオブジェクト配置を決定することが出来るため、ソフトウェアの実動作に追従した並列処理効率の向上を行うことが出来る。
図4は、プロセッサ実行状況情報に基づいてオブジェクト配置情報を作成するための構成を示す。42のプロセッサ実行状況情報参照部は、オブジェクト14〜15のメソッド実行中にプロセッサ11〜13の実行状況情報を参照する。配置情報生成部41は、42の参照情報に基づいてオブジェクト配置情報10を生成する。プロセッサの実行状況に追従してオブジェクト配置を決定することが出来るため、並列処理効率の向上を行うことが出来る。
図5は、プロセッサ負荷情報に基づきオブジェクト配置情報を作成するための構成を示す。52のプロセッサ負荷情報記録部は、オブジェクト14〜15のメソッド実行中にプロセッサ11〜13のプロセッサ負荷情報を参照する。プロセッサ負荷情報は、例えばプロセッサ稼働率に表れる処理の負荷や、入出力に関する負荷の事である。プロセッサ負荷情報は53に蓄積され、配置情報生成部51は、53に基づいてオブジェクト配置情報10を生成する。本構成により、ヘテロジニアス・マルチプロセッサ・システムに含まれる各プロセッサの負荷傾向に追従した効率的な処理を行う可能になる。例えば、11のプロセッサの負荷が12〜13のプロセッサに比較して低い場合、オブジェクトのメソッド実行時に11のプロセッサに優先的に配置するという配置情報生成が可能となる。このように、ヘテロジニアス・マルチプロセッサ・システム上で実行されるソフトウェア全体の動向を基にオブジェクト配置を決定することが出来るため、ヘテロジニアス・マルチプロセッサ・システムに含まれる各プロセッサの負荷傾向に追従した並列処理効率の向上を行うことが出来る。
図6は、オブジェクト親密度情報に基づきオブジェクト配置情報を作成するための構成を示す。オブジェクト親密度情報記録部62は、オブジェクト間のメソッド呼び出し時に、メソッド呼び出し元オブジェクトのオブジェクトID1と、呼び出し先のオブジェクトID2と、呼び出し回数情報に基づいた親密度情報とを対応付けたオブジェクト親密度情報を63に記録する。配置情報生成部61は、63に基づきオブジェクト配置情報10を生成する。一般的に、異なるプロセッサ間でのメソッド呼び出しは、同一のプロセッサ内でのメソッド呼び出しに比較して、時間・エネルギーの面で効率が悪い。例えば、メソッド呼び出しが良く行われるオブジェクトは、同一のプロセッサに割り当てることで、呼び出し時のデータの受け渡しを効率よく行うことが可能になる。そのため、このような構成を取ることで、オブジェクト間の関係性の粗密に追従してプロセッサへのオブジェクト配置を決定することが可能になり、並列処理効率の向上を行うことが出来る。
本発明のソフトウェア実行方式は、複数のプロセッサの実行状況と、次に実行するソフトウェアの特性とから、次に実行するソフトウェアを適切なプロセッサに割当てる方式を提供することを主要な特徴とするものであり、並列処理によるエネルギー効率向上(低消費電力化・低発熱化・処理高速化)が有効なあらゆる場面にも用いる事が出来る。
応用先の例としては、可能な限り高速な処理が必要となる科学技術向け高速計算機(スパコン)が挙げられる。高速計算機においては発熱の問題が性能の上限となるため、プロセッサ・ソフトウェアの工夫を総動員して処理の効率を高めて低消費電力化を行う必要がある。本発明のソフトウェア実行方式によると、ヘテロジニアス・マルチプロセッサ・システムのエネルギー効率を最適化することが可能になる。
また、低消費電力化により携帯情報機器のバッテリー寿命が長くなるなど、省エネルギーが必要となる場面に活用することが可能である。その他、信頼性の観点からプロセッサのクロック周波数を低くする必要がある場面で、処理効率を高めることで同一の処理性能を持ちながらクロック周波数を低減することが可能になる。
10 オブジェクト配置情報
11〜13 プロセッサ
14〜15 オブジェクト
16 割り当て処理部
21、31、41、51、61 配置情報生成部
22 オブジェクト型とプロセッサとの対応情報
24〜25 オブジェクトの型情報
32 メソッド実行時間記録部
33 メソッド実行時間情報
42 プロセッサ実行状況情報参照部
52 プロセッサ負荷情報記録部
53 プロセッサ負荷情報
62 オブジェクト親密度情報記録部
63 オブジェクト親密度情報
11〜13 プロセッサ
14〜15 オブジェクト
16 割り当て処理部
21、31、41、51、61 配置情報生成部
22 オブジェクト型とプロセッサとの対応情報
24〜25 オブジェクトの型情報
32 メソッド実行時間記録部
33 メソッド実行時間情報
42 プロセッサ実行状況情報参照部
52 プロセッサ負荷情報記録部
53 プロセッサ負荷情報
62 オブジェクト親密度情報記録部
63 オブジェクト親密度情報
Claims (6)
- 異なる命令セットを持つ複数のプロセッサからなるヘテロジニアス・マルチプロセッサ・システムで、オブジェクト指向プログラミング言語で記述されたソフトウェアのオブジェクトに属するメソッドの実行時に、オブジェクトを識別するオブジェクトIDと、オブジェクトIDとプロセッサIDを対応付けるオブジェクト配置情報に基づき、前述のプロセッサIDにより識別されるプロセッサにメソッドを実行するように割り当てることを特徴とするソフトウェア実行方式
- オブジェクトの型情報と、オブジェクトの型情報とプロセッサIDを対応付けるためのオブジェクト型情報プロセッサ対応情報に基づきオブジェクト配置情報を作成することを特徴とする請求項1に記載のソフトウェア実行方式
- プロセッサIDで識別されるプロセッサでメソッドIDで識別されるメソッドを実行した際のメソッド実行時間を、メソッドIDとプロセッサIDとを対応付けてメソッド実行時間情報を記録し、そのメソッド実行時間情報に基づいてオブジェクト配置情報を作成することを特徴とする請求項1に記載のソフトウェア実行方式
- メソッド実行間に各プロセッサの実行状況情報を参照し、そのプロセッサ実行状況情報に基づいてオブジェクト配置情報を作成することを特徴とする請求項1に記載のソフトウェア実行方式
- ある特定の期間においてシステムにおけるプロセッサ負荷状況を記録し、記録したプロセッサ負荷情報に基づきオブジェクト配置情報を作成することを特徴とする請求項1に記載のソフトウェア実行方式
- オブジェクト間のメソッド呼び出しにおいて、メソッド呼び出し元オブジェクトのオブジェクトID1と、呼び出し先のオブジェクトID2と、呼び出し回数情報に基づいた親密度情報とを対応付けたオブジェクト親密度情報を記録し、そのオブジェクト親密度情報に基づきオブジェクト配置情報を作成することを特徴とする請求項1に記載のソフトウェア実行方式
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009188143A JP2011028705A (ja) | 2009-07-24 | 2009-07-24 | プロセッサの並列ソフトウェア実行方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009188143A JP2011028705A (ja) | 2009-07-24 | 2009-07-24 | プロセッサの並列ソフトウェア実行方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011028705A true JP2011028705A (ja) | 2011-02-10 |
Family
ID=43637333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009188143A Pending JP2011028705A (ja) | 2009-07-24 | 2009-07-24 | プロセッサの並列ソフトウェア実行方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011028705A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017037533A (ja) * | 2015-08-11 | 2017-02-16 | 日本電信電話株式会社 | プロセッサ割り当て装置およびプロセッサ割り当て方法 |
JP2020016910A (ja) * | 2018-07-23 | 2020-01-30 | 日本電信電話株式会社 | リソース割当装置、リソース管理システム、および、リソース割当プログラム |
-
2009
- 2009-07-24 JP JP2009188143A patent/JP2011028705A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017037533A (ja) * | 2015-08-11 | 2017-02-16 | 日本電信電話株式会社 | プロセッサ割り当て装置およびプロセッサ割り当て方法 |
JP2020016910A (ja) * | 2018-07-23 | 2020-01-30 | 日本電信電話株式会社 | リソース割当装置、リソース管理システム、および、リソース割当プログラム |
WO2020022018A1 (ja) * | 2018-07-23 | 2020-01-30 | 日本電信電話株式会社 | リソース割当装置、リソース管理システム、および、リソース割当プログラム |
JP7037059B2 (ja) | 2018-07-23 | 2022-03-16 | 日本電信電話株式会社 | リソース管理システム、および、リソース割当プログラム |
US11762704B2 (en) | 2018-07-23 | 2023-09-19 | Nippon Telegraph And Telephone Corporation | Resource allocation device, resource management system, and resource allocation program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070074217A1 (en) | Scheduling optimizations for user-level threads | |
US8643656B2 (en) | Energy-aware task consolidation on graphics processing unit (GPU) | |
JP4621786B2 (ja) | 情報処理装置、並列処理最適化方法およびプログラム | |
Agullo et al. | Multifrontal QR factorization for multicore architectures over runtime systems | |
US20110099550A1 (en) | Analysis and visualization of concurrent thread execution on processor cores. | |
JP2004110809A (ja) | マルチプロセッサ・ホスト・システム上でのマルチプロセッサ・エミュレーションのための方法およびシステム | |
JP2009519513A (ja) | 専用スレッド管理を用いたマルチコアの演算処理方法及び装置 | |
JP2013524386A (ja) | ランスペース方法、システムおよび装置 | |
JP4873423B2 (ja) | 仮想化プログラム、シミュレーション装置、仮想化方法 | |
JP4381459B1 (ja) | 情報処理装置、粒度調整方法およびプログラム | |
Chandrasekhar et al. | Igc: The open source intel graphics compiler | |
Pienaar et al. | Automatic generation of software pipelines for heterogeneous parallel systems | |
Sunitha et al. | Performance improvement of CUDA applications by reducing CPU-GPU data transfer overhead | |
Knauerhase et al. | For Extreme Parallelism, Your {OS} Is Sooooo {Last-Millennium} | |
Jain et al. | Charm++ and MPI: Combining the best of both worlds | |
Ho et al. | Simulating a Multi-core x8664 Architecture with Hardware ISA Extension Supporting a Data-Flow Execution Model | |
JP4908363B2 (ja) | 情報処理装置、並列処理最適化方法およびプログラム | |
JP6488739B2 (ja) | 並列化コンパイル方法、及び、並列化コンパイラ | |
JP2011028705A (ja) | プロセッサの並列ソフトウェア実行方式 | |
Ibrahim et al. | Analysis and tuning of libtensor framework on multicore architectures | |
Vo et al. | HyperFlow: A Heterogeneous Dataflow Architecture. | |
JP5278538B2 (ja) | コンパイルシステム、コンパイル方法およびコンパイルプログラム | |
Liao et al. | OpenMC: Towards simplifying programming for TianHe supercomputers | |
Ashraf et al. | Improving Performance In Hpc System Under Power Consumptions Limitations | |
Du et al. | Optimization of data allocation on CMP embedded system with data migration |