JP2011015159A - Correlation calculation device - Google Patents
Correlation calculation device Download PDFInfo
- Publication number
- JP2011015159A JP2011015159A JP2009157120A JP2009157120A JP2011015159A JP 2011015159 A JP2011015159 A JP 2011015159A JP 2009157120 A JP2009157120 A JP 2009157120A JP 2009157120 A JP2009157120 A JP 2009157120A JP 2011015159 A JP2011015159 A JP 2011015159A
- Authority
- JP
- Japan
- Prior art keywords
- product
- sum operation
- replica
- input signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、相関演算装置に関する。 The present invention relates to a correlation calculation device.
デジタル通信において受信信号の開始位置を検出する処理として、相関処理が行われる。送信側では、送信信号の特定の箇所に、あらかじめ決められた信号列を埋め込んでいる。受信側では、受信信号と信号列の相関処理を行うことで、信号列の位置を特定し、受信信号の開始位置を知ることができる。 Correlation processing is performed as processing for detecting the start position of a received signal in digital communication. On the transmission side, a predetermined signal sequence is embedded in a specific portion of the transmission signal. On the receiving side, by performing correlation processing between the received signal and the signal sequence, the position of the signal sequence can be specified and the start position of the received signal can be known.
図1は、受信信号のタイミング検出を示す図である。無線通信処理のセルサーチと呼ばれる処理では、送受信装置の双方にとって既知の信号列(レプリカ)を探すことで信号の開始位置を検出する。受信信号(入力信号)は、伝播経路上のノイズ等により変化している。そのため、簡単な一致比較では既知の信号列(レプリカ)を検出することはできない。一般には、入力信号とレプリカで位置をずらしながら相関演算を行い、最も相関値の高い位置のタイミングt1に既知の信号列があると判定する。 FIG. 1 is a diagram illustrating timing detection of a received signal. In a process called cell search in the wireless communication process, a signal start position is detected by searching for a signal string (replica) known to both transmitting and receiving apparatuses. The received signal (input signal) changes due to noise on the propagation path. Therefore, a known signal sequence (replica) cannot be detected by simple match comparison. In general, correlation calculation is performed while shifting the position between the input signal and the replica, and it is determined that there is a known signal sequence at timing t1 of the position with the highest correlation value.
相関値P(t)は、次式のように、入力信号D(u+t)及びレプリカR(u)の複素乗算により求められる。
P(t)=ΣD(u+t)・R(u)
Correlation value P (t) is obtained by complex multiplication of input signal D (u + t) and replica R (u) as in the following equation.
P (t) = ΣD (u + t) · R (u)
入力信号及びレプリカは、複素信号であるため、入力信号及びレプリカの各ベクトルの複素乗算値が大きければ、相関値も大きくなる。上記の相関値のうち最大となるtの位置が既知の信号列(レプリカ)の位置になる。 Since the input signal and the replica are complex signals, the correlation value increases as the complex multiplication value of each vector of the input signal and the replica increases. The position of t which becomes the maximum among the correlation values becomes the position of a known signal sequence (replica).
図2は、タイミング検出装置の概略図である。タイミング検出装置は、メモリ202、相関演算器206及び最大値選択器207を有する。メモリ202は、入力信号201を入力し、入力信号203及びレプリカ204を記憶する。相関演算器206は、メモリ202内の入力信号203及びレプリカ204の相関演算を行い、相関演算結果(相関値)205をメモリ202に記録する。最大値選択器207は、メモリ202内の相関演算結果205のうちの最大値のタイミング情報を選択し、出力する。
FIG. 2 is a schematic diagram of the timing detection apparatus. The timing detection apparatus includes a
図4は相関演算器(マッチドフィルタ)の構成例を示す図であり、図3は図4のマッチドフィルタの動作を示す図である。マッチドフィルタは、入力信号を記憶するためのフリップフロップ401と、レプリカを記憶するためのフリップフロップ402と、乗算器403と、加算器404と有する。まず、フリップフロップ402にレプリカをセットする。次に、入力信号を1データずつフリップフロップ401のパイプラインに入力する。1サイクル毎に異なったタイミングで入力信号とレプリカの相関処理を行うことができる。例えば、レプリカの長さが256だとすると、フリップフロップ402及び乗算器403も256個必要となり、非常に巨大な回路となる。このマッチドフィルタは、速度が高速だが、回路面積が大きいことが問題である。
FIG. 4 is a diagram illustrating a configuration example of a correlation calculator (matched filter), and FIG. 3 is a diagram illustrating an operation of the matched filter in FIG. The matched filter includes a flip-
図6は分割型マッチドフィルタの構成例を示す図であり、図5は図6の分割型マッチドフィルタの動作を示す図である。分割型マッチドフィルタは、入力信号を記憶するためのフリップフロップ601と、レプリカを記憶するためのフリップフロップ602と、乗算器603と、加算器604とを有する。分割型マッチドフィルタは、ある程度速度を犠牲にして面積を削減するため、マッチドフィルタの長さを分割して相関演算を複数回実行する。この方法だと、レプリカを分割して相関演算を行うため、分割した数だけ入力信号をフリップフロップ601のパイプラインに流す必要がある。
FIG. 6 is a diagram illustrating a configuration example of the divided matched filter, and FIG. 5 is a diagram illustrating an operation of the divided matched filter of FIG. The divided matched filter includes a flip-
また、位相シフト機能を具備した拡散信号発生器と、前記拡散信号発生器の出力と入力信号とを掛け合わせる乗算器と、複数の信号に亘って同相加算を行うために所定回数分の相関結果を蓄えておくリングバッファと、加算器と、を備えるCDMA用セルサーチ回路が知られている(例えば、特開平10−164012号公報参照)。 Also, a spread signal generator having a phase shift function, a multiplier for multiplying the output of the spread signal generator and the input signal, and a correlation result for a predetermined number of times for performing in-phase addition over a plurality of signals. There is known a CDMA cell search circuit including a ring buffer for storing the signal and an adder (see, for example, Japanese Patent Application Laid-Open No. 10-164012).
また、同期を捕捉するマッチドフィルタを用い、入力信号の上位1若しくは複数の少数ビットから同期を捕捉するサーチャと、同期を捕捉すると、当該入力信号の逆拡散を行って復調するスライディングコリレータとを有することを特徴とする逆拡散回路が知られている(例えば、特開平11−298375号公報参照)。 In addition, it has a searcher that uses a matched filter that captures synchronization and captures synchronization from the upper one or a plurality of minority bits of the input signal, and a sliding correlator that demodulates the input signal by despreading when synchronization is captured. A despreading circuit characterized by this is known (for example, see Japanese Patent Application Laid-Open No. 11-298375).
また、符号多重された複数の無線周波数信号のそれぞれに起因する受信データのうちの一つと複数の受信データのうちの一つと同一のコピーデータとの一方を選択して選択データを保持出力するとともに、該選択データとレプリカコードとを乗算してその乗算結果を加算出力する複数の単位マッチドフィルタを有するCDMA方式の受信装置が知られている(例えば、特開2002−204184号公報参照)。 In addition, one of the received data caused by each of the plurality of code-multiplexed radio frequency signals and one of the same copy data as one of the plurality of received data are selected and the selected data is held and output. There is known a CDMA system receiving apparatus having a plurality of unit matched filters that multiply the selected data and a replica code and add and output the multiplication result (see, for example, Japanese Patent Application Laid-Open No. 2002-204184).
また、各セルに固有のロングコードと各通信チャネルに対応したショートコードとからなる拡散符号系列を用いるDS−CDMA基地局間非同期セルラ方式における初期同期方法が知られている(例えば、特開平10−126380号公報参照)。 There is also known an initial synchronization method in an asynchronous cellular system between DS-CDMA base stations that uses a spread code sequence consisting of a long code unique to each cell and a short code corresponding to each communication channel (for example, Japanese Patent Laid-Open No. 10-101). -126380).
分割型マッチドフィルタのように、回路規模を縮小して相関演算器を実現する場合、中間データを格納するメモリが必要となる。例えば、マッチドフィルタを分割した場合、分割した数だけ入力信号をN個流す必要がある。分割したデータを積算する必要があるため、少なくとも前回までのN個の積算値と今回のN個の相関値と合わせて2N個の中間データ用のメモリが必要となる。 When a correlation calculator is realized by reducing the circuit scale as in the case of a divided matched filter, a memory for storing intermediate data is required. For example, when the matched filter is divided, it is necessary to flow N input signals by the divided number. Since it is necessary to integrate the divided data, 2N intermediate data memories are required together with at least the N integrated values up to the previous time and the current N correlation values.
本発明の目的は、小型の相関演算装置を提供することである。 An object of the present invention is to provide a small correlation calculation device.
相関演算装置は、入力信号内のN(Nは2以上の整数)個の入力信号のうちのいずれか1個とレプリカ信号内のN個のレプリカ信号のうちのいずれか1個との組み合わせをそれぞれ積和演算により累積加算して累積加算値を出力し、その次のサイクルで入力信号内の次のN個の入力信号のうちのいずれか1個とレプリカ信号内の次のN個のレプリカ信号のうちのいずれか1個との組み合わせをそれぞれ積和演算により累積加算して累積加算値を出力する処理を繰り返すN×N個の積和演算器と、前記レプリカ信号に対して前記入力信号をずらす量が同じもの同士の前記積和演算器が出力する同じサイクル又は異なるサイクルにおける累積加算値を加算することにより、前記レプリカ信号に対する前記入力信号のずれ量毎の前記入力信号及び前記レプリカ信号の相関値を出力する加算器とを有することを特徴とする。 The correlation calculation device calculates a combination of any one of N (N is an integer of 2 or more) input signals in the input signal and any one of N replica signals in the replica signal. Cumulative addition is performed by product-sum operation, and the accumulated addition value is output. In the next cycle, any one of the next N input signals in the input signal and the next N replicas in the replica signal are output. N × N product-sum calculators that repeat the process of accumulating and adding a combination of any one of the signals with a product-sum operation and outputting the accumulated addition value, and the input signal for the replica signal By adding the cumulative addition values in the same cycle or different cycles output by the product-sum calculators with the same amount of shift, the input signal for each shift amount of the input signal with respect to the replica signal and the previous And having an adder for outputting a correlation value of the replica signal.
N×N個の積和演算器を用いて積和演算を繰り返すことにより相関値を出力することができるので、積和演算器の数が少なくなり、小型化することができる。また、積和演算器が累積加算するため、中間データを記憶するためのメモリのサイズを小さくすることができる。 Since the correlation value can be output by repeating the product-sum operation using N × N product-sum operation units, the number of product-sum operation units can be reduced and the size can be reduced. In addition, since the product-sum operation unit performs cumulative addition, the size of the memory for storing the intermediate data can be reduced.
(第1の実施形態)
図7は、本発明の第1の実施形態による相関演算装置内の積和演算器群の構成例を示す図である。積和演算器群は、N×N個(例えば4個)の積和演算器(MAC)E00,E01,E10,E11を有する。ここで、Nは2以上の整数である。入力信号(受信信号)d0は1番目の複素数の入力信号、入力信号d1は2番目の複素数の入力信号である。レプリカ(信号)r0は1番目の複素数のレプリカ、レプリカr1は2番目の複素数のレプリカである。積和演算器E00は、入力信号d0及びレプリカr0の積和演算を行い、演算結果を出力する。積和演算器E01は、入力信号d0及びレプリカr1の積和演算を行い、演算結果を出力する。積和演算器E10は、入力信号d1及びレプリカr1の積和演算を行い、演算結果を出力する。積和演算器E11は、入力信号d1及びレプリカr0の積和演算を行い、演算結果を出力する。積和演算器E00及びE01には同一の入力信号d0が入力され、積和演算器E10及びE11には同一の入力信号d1が入力される。また、積和演算器E00及びE11には同一のレプリカr0が入力され、積和演算器E01及びE10には同一のレプリカr1が入力される。
(First embodiment)
FIG. 7 is a diagram illustrating a configuration example of a product-sum operation unit group in the correlation operation device according to the first embodiment of the present invention. The product-sum operation unit group includes N × N (for example, four) product-sum operation units (MAC) E00, E01, E10, and E11. Here, N is an integer of 2 or more. The input signal (received signal) d0 is the first complex input signal, and the input signal d1 is the second complex input signal. The replica (signal) r0 is the first complex replica, and the replica r1 is the second complex replica. The product-sum operation unit E00 performs a product-sum operation on the input signal d0 and the replica r0 and outputs the operation result. The product-sum operation unit E01 performs a product-sum operation on the input signal d0 and the replica r1, and outputs the operation result. The product-sum operation unit E10 performs a product-sum operation on the input signal d1 and the replica r1 and outputs the operation result. The product-sum operation unit E11 performs a product-sum operation on the input signal d1 and the replica r0 and outputs the operation result. The same input signal d0 is input to the product-sum calculators E00 and E01, and the same input signal d1 is input to the product-sum calculators E10 and E11. The same replica r0 is input to the product-sum calculators E00 and E11, and the same replica r1 is input to the product-sum calculators E01 and E10.
図9は、図7の積和演算器群を2次元行列に並べ替えた積和演算器群を示す図であり、図7の積和演算器群と同じ構成を有する。2次元行列の正方形上に積和演算器E00〜E11を並べると、入力信号d0,d1及びレプリカr0,r1の配線関係が比較的わかりやすい。 FIG. 9 is a diagram illustrating a product-sum operation unit group in which the product-sum operation unit group in FIG. 7 is rearranged into a two-dimensional matrix, and has the same configuration as the product-sum operation unit group in FIG. When the product-sum calculators E00 to E11 are arranged on a square of a two-dimensional matrix, the wiring relationship between the input signals d0 and d1 and the replicas r0 and r1 is relatively easy to understand.
図11は、図9の積和演算器群を用いた相関演算方法を示す図である。相関演算装置は、N個の入力信号とK個のレプリカとの相関演算を行う。「0」のタイミングでは、入力信号に対してレプリカのずらす量を0にして、入力信号とレプリカとの積和演算によりK個の積和演算値を求め、K個の積和演算値を加算することにより相関値を求める。また、「−1」のタイミングでは、入力信号に対してレプリカのずらす量を−1にして、入力信号とレプリカとの積和演算によりK個の積和演算値を求める。また、「+1」のタイミングでは、入力信号に対してレプリカのずらす量を+1にして、入力信号とレプリカとの積和演算によりK個の積和演算値を求め、K個の積和演算値を加算することにより相関値を求める。以上のように、入力信号とレプリカとのタイミングをずらしながら、入力信号とレプリカとの相関演算を行う。各タイミングの相関値を求め、その中で最大の相関値になるタイミングが入力信号内のレプリカが存在する位置であり、入力信号の先頭位置を認識することができる。 FIG. 11 is a diagram showing a correlation calculation method using the product-sum calculator group shown in FIG. The correlation calculation device performs correlation calculation between N input signals and K replicas. At the timing of “0”, the amount of replica shift with respect to the input signal is set to 0, the K product-sum operation values are obtained by the product-sum operation of the input signal and the replica, and the K product-sum operation values are added. To obtain the correlation value. At the timing “−1”, the amount of replica shift with respect to the input signal is set to −1, and K product-sum operation values are obtained by product-sum operation of the input signal and the replica. At the timing of “+1”, the amount of replica shift with respect to the input signal is set to +1, K product-sum operation values are obtained by product-sum operation of the input signal and replica, and K product-sum operation values are obtained. To obtain a correlation value. As described above, the correlation between the input signal and the replica is calculated while shifting the timing of the input signal and the replica. The correlation value at each timing is obtained, and the timing at which the maximum correlation value is obtained is the position where the replica in the input signal exists, and the head position of the input signal can be recognized.
WCDMA(Wideband Code Division Multiple Access)の無線通信方式では、入力信号のデータ数Nが640であり、レプリカのデータ数Kが256である。また、LTE(Long Term Evolution)の無線通信方式では、入力信号のデータ数Nが2048×90であり、レプリカのデータ数Kが2048である。 In the wireless communication system of WCDMA (Wideband Code Division Multiple Access), the number N of input signal data is 640, and the number of replica data K is 256. In the LTE (Long Term Evolution) wireless communication system, the number N of input signal data is 2048 × 90, and the number of replica data K is 2048.
図12は、図9の積和演算器群による積和演算方法を示す図である。4個の積和演算器A1〜A4は、図9の4個の積和演算器E00〜E11に対応する。積和演算器A1は、図11の「0」のタイミングのレプリカr0の位置の演算に対応し、入力信号d0及びレプリカr0の積和演算を行う。積和演算器A2は、図11の「0」のタイミングのレプリカr1の位置の演算に対応し、入力信号d1及びレプリカr1の積和演算を行う。積和演算器A3は、図11の「−1」のタイミングのレプリカr1の位置の演算に対応し、入力信号d0及びレプリカr1の積和演算を行う。積和演算器A4は、図11の「+1」のタイミングのレプリカr0の位置の演算に対応し、入力信号d1及びレプリカr0の積和演算を行う。平行四辺形を形成する4個の積和演算器A1〜A4は、図11の「−1」、「0」及び「+1」のタイミングから抽出したものに対応する。 FIG. 12 is a diagram showing a product-sum operation method by the product-sum operation unit group of FIG. Four product-sum calculators A1 to A4 correspond to the four product-sum calculators E00 to E11 in FIG. The product-sum operation unit A1 performs the product-sum operation of the input signal d0 and the replica r0 corresponding to the operation of the position of the replica r0 at the timing “0” in FIG. The product-sum operation unit A2 performs the product-sum operation of the input signal d1 and the replica r1 in response to the operation of the position of the replica r1 at the timing “0” in FIG. The product-sum operation unit A3 performs the product-sum operation of the input signal d0 and the replica r1 in response to the operation of the position of the replica r1 at the timing “−1” in FIG. The product-sum operation unit A4 performs the product-sum operation of the input signal d1 and the replica r0 in response to the operation of the position of the replica r0 at the timing “+1” in FIG. The four product-sum calculators A1 to A4 forming the parallelogram correspond to those extracted from the timings “−1”, “0”, and “+1” in FIG.
図13は、図9の積和演算器群のサイクル毎の処理を示す図である。第1のサイクルでは、図12と同じく、積和演算器A1は入力信号d0及びレプリカr0の複素乗算を行い、積和演算器A2は入力信号d1及びレプリカr1の複素乗算を行い、積和演算器A3は入力信号d0及びレプリカr1の複素乗算を行い、積和演算器A4は入力信号d1及びレプリカr0の複素乗算を行う。 FIG. 13 is a diagram illustrating processing for each cycle of the product-sum operation unit group in FIG. 9. In the first cycle, as in FIG. 12, the product-sum operation unit A1 performs a complex multiplication of the input signal d0 and the replica r0, and the product-sum operation unit A2 performs a complex multiplication of the input signal d1 and the replica r1, and performs a product-sum operation. The unit A3 performs complex multiplication of the input signal d0 and the replica r1, and the product-sum operation unit A4 performs complex multiplication of the input signal d1 and the replica r0.
次に、第2のサイクルでは、積和演算器A1は入力信号d2及びレプリカr2の複素乗算を行い、積和演算器A2は入力信号d3及びレプリカr3の複素乗算を行い、積和演算器A3は入力信号d2及びレプリカr3の複素乗算を行い、積和演算器A4は入力信号d3及びレプリカr2の複素乗算を行う。そして、積和演算器A1〜A4は、それぞれ、第1のサイクルの複素乗算値と第2のサイクルの複素乗算値とを累積複素加算する。 Next, in the second cycle, the product-sum operation unit A1 performs complex multiplication of the input signal d2 and the replica r2, the product-sum operation unit A2 performs complex multiplication of the input signal d3 and the replica r3, and the product-sum operation unit A3. Performs complex multiplication of the input signal d2 and the replica r3, and the product-sum operation unit A4 performs complex multiplication of the input signal d3 and the replica r2. Then, the product-sum arithmetic units A1 to A4 respectively perform cumulative complex addition of the complex multiplication value of the first cycle and the complex multiplication value of the second cycle.
次に、第3のサイクルでは、積和演算器A1は入力信号d4及びレプリカr4の複素乗算を行い、積和演算器A2は入力信号d5及びレプリカr5の複素乗算を行い、積和演算器A3は入力信号d4及びレプリカr5の複素乗算を行い、積和演算器A4は入力信号d5及びレプリカr4の複素乗算を行う。そして、積和演算器A1〜A4は、それぞれ、第1のサイクル〜第3のサイクルの複素乗算値を累積複素加算する。 Next, in the third cycle, the product-sum operation unit A1 performs complex multiplication of the input signal d4 and the replica r4, the product-sum operation unit A2 performs complex multiplication of the input signal d5 and the replica r5, and the product-sum operation unit A3. Performs complex multiplication of the input signal d4 and the replica r5, and the product-sum operation unit A4 performs complex multiplication of the input signal d5 and the replica r4. Then, the product-sum calculators A1 to A4 perform cumulative complex addition on the complex multiplication values of the first cycle to the third cycle, respectively.
次に、第4のサイクルでは、積和演算器A1は入力信号d6及びレプリカr6の複素乗算を行い、積和演算器A2は入力信号d7及びレプリカr7の複素乗算を行い、積和演算器A3は入力信号d6及びレプリカr7の複素乗算を行い、積和演算器A4は入力信号d7及びレプリカr6の複素乗算を行う。そして、積和演算器A1〜A4は、それぞれ、第1のサイクル〜第4のサイクルの複素乗算値を累積複素加算する。 Next, in the fourth cycle, the product-sum operation unit A1 performs complex multiplication of the input signal d6 and the replica r6, the product-sum operation unit A2 performs complex multiplication of the input signal d7 and the replica r7, and the product-sum operation unit A3. Performs complex multiplication of the input signal d6 and the replica r7, and the product-sum operation unit A4 performs complex multiplication of the input signal d7 and the replica r6. Then, the product-sum calculators A1 to A4 perform cumulative complex addition on the complex multiplication values of the first cycle to the fourth cycle, respectively.
以降、同様に、積和演算器A1〜A4は、入力信号及びレプリカをサイクル毎に2個ずつ順に演算する。積和演算器A1〜A4へ入力信号とレプリカを連続的に入力すると、演算結果は図11の−1,0,+1のタイミングの一部が積算された結果となる。この値は、積和演算器A1〜A4の中のアキュムレータ2613(図26)に格納されている。 Thereafter, similarly, the product-sum calculators A1 to A4 sequentially calculate two input signals and two replicas every cycle. When the input signal and the replica are continuously input to the product-sum calculators A1 to A4, the calculation result is a result obtained by integrating a part of the timings of -1, 0, and +1 in FIG. This value is stored in the accumulator 2613 (FIG. 26) in the product-sum calculators A1 to A4.
図26は、積和演算器A1〜A4の構成例を示す図である。積和演算器A1〜A4は、複素乗算器2611、複素加算器2612及びアキュムレータ2613を有する。複素乗算器2611は、乗算器2601〜2604、減算器2605及び加算器2606を有する。複素加算器2612は、加算器2607及び2608を有する。アキュムレータ2613は、アキュムレータ2609及び2610を有する。積和演算器A1〜A4は、信号A及びBを入力し、信号accを出力する。例えば、信号Aは入力信号、信号Bはレプリカである。信号Aは実数部信号Re(A)及び虚数部信号Im(A)を有し、信号Bは実数部信号Re(B)及び虚数部信号Im(B)を有する。
FIG. 26 is a diagram illustrating a configuration example of the product-sum arithmetic units A1 to A4. The product-sum calculators A1 to A4 include a
乗算器2601は、信号Aの実数部信号Re(A)及び信号Bの実数部信号Re(B)の乗算を行い、乗算値を出力する。乗算器2602は、信号Aの虚数部信号Im(A)及び信号Bの虚数部信号Im(B)の乗算を行い、乗算値を出力する。乗算器2603は、信号Aの実数部信号Re(A)及び信号Bの虚数部信号Im(B)の乗算を行い、乗算値を出力する。乗算器2604は、信号Aの虚数部信号Im(A)及び信号Bの実数部信号Re(B)の乗算を行い、乗算値を出力する。
The
減算器2605は、乗算器2601の乗算値及び乗算器2602の乗算値の減算を行い、減算値を出力する。加算器2606は、乗算器2603の乗算値及び乗算器2604の乗算値の加算を行い、加算値を出力する。
A
加算器2607は、減算器2605の減算値及びアキュムレータ2609の記憶値Re(acc)の加算を行い、累積加算を行う。アキュムレータ2609は、加算器2607の加算値Re(acc)を記憶し、加算器2607に出力する。加算器2608は、加算器2606の加算値及びアキュムレータ2610の記憶値Im(acc)の加算を行い、累積加算を行う。アキュムレータ2610は、加算器2608の加算値Im(acc)を記憶し、加算器2608に出力する。出力信号accは、アキュムレータ2609に記憶されている実数部信号Re(acc)及びアキュムレータ2610に記憶されている虚数部信号Im(acc)を含み、出力される。
An
以上のように、積和演算器は、入力信号及びレプリカを複素乗算する複素乗算器2611と、複素乗算器2611により複素乗算された信号を累積複素加算する複素加算器2612とを有する。
As described above, the product-sum calculator includes the
図14は、図9の積和演算器群を用いた相関演算方法を示す図である。第1のスキャンでは、図13に示したように、入力信号(0,1),(2,3),…,(K−2,K−1)、レプリカ(0,1),(2,3),…,(K−2,K−1)を順に入力していくと、演算結果領域1401がアキュムレータ2613に格納される。そのアキュムレータ2613の値を読み出し、アキュムレータ2613をクリアする。
FIG. 14 is a diagram showing a correlation calculation method using the product-sum calculator group shown in FIG. In the first scan, as shown in FIG. 13, input signals (0, 1), (2, 3),..., (K-2, K-1), replicas (0, 1), (2, 3),..., (K-2, K-1) are sequentially input, the
次に、第2のスキャンでは、入力信号(2,3),(4,5),…,(K,K+1)、レプリカ(0,1),(2,3),…,(K−2,K−1)を順に入力していくと、演算結果領域1402がアキュムレータ2613に格納される。このように入力信号を2個ずつずらして入力していくことにより、相関演算したい値の全体を得ることができる。アキュムレータ2613の値はそれぞれのタイミングの奇数、偶数がそれぞれ積算された値となっているので、各タイミングで奇数と偶数の結果をすべて加算することにより相関値を得ることができる。
Next, in the second scan, the input signals (2, 3), (4, 5),..., (K, K + 1), replicas (0, 1), (2, 3),. , K−1) in order, the
「0」のタイミングの相関値は、第1のスキャンで得られた積和演算器A1のアキュムレータ2613の累積加算値及び積和演算器A2のアキュムレータ2613の累積加算値を加算することにより得られる。
The correlation value at the timing of “0” is obtained by adding the cumulative addition value of the
「+2」のタイミングの相関値は、第2のスキャンで得られた積和演算器A1のアキュムレータ2613の累積加算値及び積和演算器A2のアキュムレータ2613の累積加算値を加算することにより得られる。
The correlation value at the timing “+2” is obtained by adding the cumulative addition value of the
また、「+1」のタイミングの相関値は、第1のスキャンで得られた積和演算器A4のアキュムレータ2613の累積加算値及び第2のスキャンで得られた積和演算器A3のアキュムレータ2613の累積加算値を加算することにより得られる。
Further, the correlation value at the timing of “+1” is the cumulative addition value of the
各タイミングの相関値を求める場合、「0」及び「+2」のタイミングの相関値は1回のスキャンで得られ、「+1」のタイミングの相関値は2回のスキャンで得られる。このように、中間データとして、2回のスキャン分のメモリがあればよいので、2×4=8個のデータ分の中間メモリがあればよい。例えば、第1の中間データメモリ2706(図27)は第1のスキャンによる積和演算器A1〜A4のアキュムレータ2613の4個の累積加算値を中間データとして記憶し、第2の中間データメモリ2707(図27)は第2のスキャンによる積和演算器A1〜A4のアキュムレータ2613の4個の累積加算値を中間データとして記憶する。「+1」のタイミングの相関値は、上記のように、第1の中間データメモリ2706及び第2の中間データメモリ2707の中間データを加算することにより得られる。
When obtaining the correlation value at each timing, the correlation values at the timings “0” and “+2” are obtained by one scan, and the correlation value at the timing “+1” is obtained by two scans. Thus, since it is sufficient if there is a memory for two scans as the intermediate data, it is sufficient if there is an intermediate memory for 2 × 4 = 8 data. For example, the first intermediate data memory 2706 (FIG. 27) stores four accumulated addition values of the
図27は、本実施形態による相関演算装置の構成例を示す図である。相関演算装置は、メモリ2702,2703、積和演算器群2704、セレクタ2705、中間データメモリ2706,2707、加算器2708、二乗ノルム演算器2709及びメモリ2710を有する。メモリ2702は、複素数の入力信号2701を入力して記憶する。メモリ2703は、複素数のレプリカを記憶する。積和演算器群2704は、図9の積和演算器群に対応し、N×N個の積和演算器を有し、N×N個の累積加算値を出力する。図9の積和演算器群はNが2の場合の例であり、4個の積和演算器を有し、4個の累積加算値を出力する。積和演算器群2704は、上記のように、メモリ2702及び2703から入力信号及びレプリカを2個ずつ入力し、積和演算する。セレクタ2705は、積和演算器群2704の4個の累積加算値を第1の中間データメモリ2706又は第2の中間データメモリ2707に記憶させる。例えば、第1の中間データメモリ2706には第1のスキャンの4個の累積加算値が記憶され、第2の中間データメモリ2707には第2のスキャンの4個の累積加算値が記憶される。加算器2708は、上記のように、中間データメモリ2706及び/又は2707の累積加算値を加算する。二乗ノルム演算器2709は、加算器2708の加算値の二乗ノルムを演算し、メモリ2710に相関値として記憶させる。その後、図2と同様に、最大値選択器207は、メモリ2710内の相関値のうちの最大値のタイミング情報を選択し、出力する。そのタイミングが入力信号内のレプリカの位置であり、入力信号の先頭位置を示す。
FIG. 27 is a diagram illustrating a configuration example of the correlation calculation device according to the present embodiment. The correlation calculation device includes
図20は、入力信号及びレプリカの例を示す図である。図27のメモリ2702はN個の入力信号を記憶し、図27のメモリ2703はK個のレプリカを記憶する。
FIG. 20 is a diagram illustrating an example of an input signal and a replica. The
図21は、積和演算器群の構成例を示す図であり、図9の積和演算器群と同じ構成を有する。積和演算器E00は、入力信号d0及びレプリカr0を積和演算し、累積加算値acc_01を出力する。積和演算器E10は、入力信号d1及びレプリカr1を積和演算し、累積加算値acc_10を出力する。積和演算器E01は、入力信号d0及びレプリカr1を積和演算し、累積加算値acc_00を出力する。積和演算器E11は、入力信号d1及びレプリカr0を積和演算し、累積加算値acc_11を出力する。 FIG. 21 is a diagram illustrating a configuration example of the product-sum operation unit group, and has the same configuration as the product-sum operation unit group of FIG. The product-sum operation unit E00 performs a product-sum operation on the input signal d0 and the replica r0 and outputs a cumulative addition value acc_01. The product-sum operation unit E10 performs a product-sum operation on the input signal d1 and the replica r1, and outputs a cumulative addition value acc_10. The product-sum operation unit E01 performs a product-sum operation on the input signal d0 and the replica r1, and outputs a cumulative addition value acc_00. The product-sum operation unit E11 performs a product-sum operation on the input signal d1 and the replica r0 and outputs a cumulative addition value acc_11.
図22は、中間データメモリを示す図である。第1の中間データメモリ2706及び第2の中間データメモリ2707は、図27の第1の中間データメモリ2706及び第2の中間データメモリ2707に対応し、それぞれ4個の累積加算値acc_00〜acc_11を記憶する領域を有する。
FIG. 22 is a diagram illustrating the intermediate data memory. The first
図19は、相関演算装置の相関演算方法を示すフローチャートである。ループ1912は、始端1901及び終端1908を有し、変数jを0からNまで2ずつ増やすループである。ループ1911は、始端1902及び終端1905を有し、変数iを0からKまで2ずつ増やすループである。
FIG. 19 is a flowchart showing a correlation calculation method of the correlation calculation device. The
ステップ1903では、積和演算器E00〜E11は入力信号d0,d1及びレプリカr0,r1を入力する。入力信号d0は、j+i番目の入力信号である。入力信号d1は、j+i+1番目の入力信号である。レプリカr0は、i番目のレプリカである。レプリカr1は、i+1番目のレプリカである。
In
次に、ステップ1904では、積和演算器E01は、入力信号d0及びレプリカr1の複素乗算を行い、その複素乗算値を累積加算値acc_00に累積加算する。積和演算器E00は、入力信号d0及びレプリカr0の複素乗算を行い、その複素乗算値を累積加算値acc_01に累積加算する。積和演算器E10は、入力信号d1及びレプリカr1の複素乗算を行い、その複素乗算値を累積加算値acc_10に累積加算する。積和演算器E11は、入力信号d1及びレプリカr0の複素乗算を行い、その複素乗算値を累積加算値acc_11に累積加算する。上記の処理をループ1911として繰り返す。
Next, in
次に、ステップ1906では、アキュムレータの累積加算値が読み出され、中間データメモリに格納される。累積加算値acc_00は、中間データメモリm[1][j−1]に格納される。累積加算値acc_01は、中間データメモリm[0][j]に格納される。累積加算値acc_10は、中間データメモリm[1][j]に格納される。累積加算値acc_11は、中間データメモリm[0][j+1]に格納される。
Next, in
次に、ステップ1907では、中間データメモリの中間データが読み出され、加算される。加算器2708は、中間データメモリm[0][j−1]及びm[1][j−1]の中間データを加算し、相関値COR[j−1]を出力する。この加算は、例えば、図14の第1のサイクルの演算結果領域1401の積和演算器A4の累積加算値と第2のサイクルの演算結果領域1402の積和演算器A3の累積加算値とを加算し、「+1」のタイミングの相関値を求める。また、加算器2708は、中間データメモリm[0][j]及びm[1][j]の中間データを加算し、相関値COR[j]を出力する。この加算は、例えば、図14の第1のサイクルの演算結果領域1401の積和演算器A1及びA2の累積加算値を加算し、「0」のタイミングの相関値を求める。上記の処理をループ1912として繰り返す。
Next, in
(第2の実施形態)
図8は、図7に対応し、本発明の第2の実施形態による相関演算装置内の積和演算器群の構成例を示す図である。第1の実施形態では4個の積和演算器E00〜E11の積和演算器群の場合を説明したが、本実施形態では16個の積和演算器E00〜E33の積和演算器群の場合を説明する。以下、本実施形態が第1の実施形態と異なる点を説明する。
(Second Embodiment)
FIG. 8 corresponds to FIG. 7 and is a diagram illustrating a configuration example of a product-sum operation unit group in the correlation operation device according to the second embodiment of the present invention. In the first embodiment, the case of the product-sum operation unit group of four product-sum operation units E00 to E11 has been described. However, in this embodiment, the product-sum operation unit group of 16 product-sum operation units E00 to E33 is described. Explain the case. Hereinafter, the points of the present embodiment different from the first embodiment will be described.
積和演算器群は、N×N個(例えば16個)の積和演算器E00〜E33を有する。入力信号d0は1番目の複素数の入力信号、入力信号d1は2番目の複素数の入力信号、入力信号d2は3番目の複素数の入力信号、入力信号d3は4番目の複素数の入力信号である。レプリカr0は1番目の複素数のレプリカ、レプリカr1は2番目の複素数のレプリカ、レプリカr2は3番目の複素数のレプリカ、レプリカr3は4番目の複素数のレプリカである。積和演算器E00は、入力信号d0及びレプリカr0の積和演算を行う。積和演算器E01は、入力信号d0及びレプリカr3の積和演算を行う。積和演算器E02は、入力信号d0及びレプリカr2の積和演算を行う。積和演算器E03は、入力信号d0及びレプリカr1の積和演算を行う。積和演算器E10は、入力信号d1及びレプリカr1の積和演算を行う。積和演算器E11は、入力信号d1及びレプリカr0の積和演算を行う。積和演算器E12は、入力信号d1及びレプリカr3の積和演算を行う。積和演算器E13は、入力信号d1及びレプリカr2の積和演算を行う。積和演算器E20は、入力信号d2及びレプリカr2の積和演算を行う。積和演算器E21は、入力信号d2及びレプリカr1の積和演算を行う。積和演算器E22は、入力信号d2及びレプリカr0の積和演算を行う。積和演算器E23は、入力信号d2及びレプリカr3の積和演算を行う。積和演算器E30は、入力信号d3及びレプリカr3の積和演算を行う。積和演算器E31は、入力信号d3及びレプリカr2の積和演算を行う。積和演算器E32は、入力信号d3及びレプリカr1の積和演算を行う。積和演算器E33は、入力信号d3及びレプリカr0の積和演算を行う。 The product-sum operation unit group includes N × N (for example, 16) product-sum operation units E00 to E33. The input signal d0 is a first complex number input signal, the input signal d1 is a second complex number input signal, the input signal d2 is a third complex number input signal, and the input signal d3 is a fourth complex number input signal. Replica r0 is a first complex replica, replica r1 is a second complex replica, replica r2 is a third complex replica, and replica r3 is a fourth complex replica. The product-sum operation unit E00 performs a product-sum operation on the input signal d0 and the replica r0. The product-sum operation unit E01 performs a product-sum operation on the input signal d0 and the replica r3. The product-sum operation unit E02 performs a product-sum operation on the input signal d0 and the replica r2. The product-sum operation unit E03 performs a product-sum operation on the input signal d0 and the replica r1. The product-sum operation unit E10 performs a product-sum operation on the input signal d1 and the replica r1. The product-sum operation unit E11 performs a product-sum operation on the input signal d1 and the replica r0. The product-sum operation unit E12 performs a product-sum operation on the input signal d1 and the replica r3. The product-sum operation unit E13 performs a product-sum operation on the input signal d1 and the replica r2. The product-sum operation unit E20 performs a product-sum operation on the input signal d2 and the replica r2. The product-sum operation unit E21 performs a product-sum operation on the input signal d2 and the replica r1. The product-sum operation unit E22 performs a product-sum operation on the input signal d2 and the replica r0. The product-sum operation unit E23 performs a product-sum operation on the input signal d2 and the replica r3. The product-sum operation unit E30 performs a product-sum operation on the input signal d3 and the replica r3. The product-sum operation unit E31 performs a product-sum operation on the input signal d3 and the replica r2. The product-sum operation unit E32 performs a product-sum operation on the input signal d3 and the replica r1. The product-sum operation unit E33 performs a product-sum operation on the input signal d3 and the replica r0.
図10は、図9に対応し、図8の積和演算器群を2次元行列に並べ替えた積和演算器群を示す図であり、図8の積和演算器群と同じ構成を有する。2次元行列の正方形上に積和演算器E00〜E33を並べると、入力信号d0〜d3及びレプリカr0〜r3の配線関係が比較的わかりやすい。 FIG. 10 is a diagram corresponding to FIG. 9 and showing a product-sum operation unit group in which the product-sum operation unit group of FIG. 8 is rearranged into a two-dimensional matrix, and has the same configuration as the product-sum operation unit group of FIG. . When the product-sum calculators E00 to E33 are arranged on a square of a two-dimensional matrix, the wiring relationship between the input signals d0 to d3 and the replicas r0 to r3 is relatively easy to understand.
図15は、図11に対応し、図10の積和演算器群を用いた相関演算方法を示す図である。相関演算装置は、N個の入力信号とK個のレプリカとの相関演算を行う。第1の実施形態と同様に、入力信号とレプリカとのタイミングをずらしながら、入力信号とレプリカとの相関演算を行う。 FIG. 15 is a diagram corresponding to FIG. 11 and illustrating a correlation calculation method using the product-sum calculator group of FIG. The correlation calculation device performs correlation calculation between N input signals and K replicas. Similar to the first embodiment, the correlation between the input signal and the replica is calculated while shifting the timing of the input signal and the replica.
図16は、図12に対応し、図10の積和演算器群による積和演算方法を示す図である。16個の積和演算器B1〜B16は、図10の16個の積和演算器E00〜E33に対応する。平行四辺形を形成する16個の積和演算器B1〜B16は、図15の「−3」〜「+3」のタイミングから抽出したものに対応する。 FIG. 16 corresponds to FIG. 12 and shows a product-sum operation method by the product-sum operation unit group of FIG. The 16 product-sum calculators B1 to B16 correspond to the 16 product-sum calculators E00 to E33 in FIG. The 16 product-sum calculators B1 to B16 forming the parallelogram correspond to those extracted from the timings “−3” to “+3” in FIG.
図17は、図13に対応し、図10の積和演算器群のサイクル毎の処理を示す図である。第1のサイクルでは、図16と同じく、積和演算器B1〜B16は入力信号d0〜d3及びレプリカr0〜r3の複素乗算を行う。次に、第2のサイクルでは、積和演算器B1〜B16は入力信号d4〜d7及びレプリカr4〜r7の複素乗算を行い、第1のサイクルの複素乗算値と第2のサイクルの複素乗算値とを累積複素加算する。次に、第3のサイクルでは、積和演算器B1〜B16は入力信号d8〜d11及びレプリカr8〜r11の複素乗算を行い、第1〜第3のサイクルの複素乗算値を累積複素加算する。次に、第4のサイクルでは、積和演算器B1〜B16は入力信号d12〜d15及びレプリカr12〜r15の複素乗算を行い、第1〜第4のサイクルの複素乗算値を累積複素加算する。以降、同様に、積和演算器B1〜B16は、入力信号及びレプリカをサイクル毎に4個ずつ順に演算する。 FIG. 17 corresponds to FIG. 13 and shows processing for each cycle of the product-sum operation unit group of FIG. In the first cycle, as in FIG. 16, the product-sum calculators B1 to B16 perform complex multiplication of the input signals d0 to d3 and the replicas r0 to r3. Next, in the second cycle, the product-sum calculators B1 to B16 perform complex multiplication of the input signals d4 to d7 and the replicas r4 to r7, and the complex multiplication value of the first cycle and the complex multiplication value of the second cycle. And cumulative complex addition. Next, in the third cycle, the product-sum calculators B1 to B16 perform complex multiplication of the input signals d8 to d11 and the replicas r8 to r11, and perform cumulative complex addition on the complex multiplication values of the first to third cycles. Next, in the fourth cycle, the product-sum calculators B1 to B16 perform complex multiplication of the input signals d12 to d15 and the replicas r12 to r15, and perform cumulative complex addition of the complex multiplication values of the first to fourth cycles. Thereafter, similarly, the product-sum calculators B1 to B16 sequentially calculate four input signals and replicas every cycle.
図18は、図14に対応し、図10の積和演算器群を用いた相関演算方法を示す図である。第1のスキャンでは、図17に示したように、入力信号(0,1,2,3),(4,5,6,7),…,(K−4,K−3,K−2,K−1)、レプリカ(0,1,2,3),(4,5,6,7),…,(K−4,K−3,K−2,K−1)を順に入力していくと、演算結果領域1801がアキュムレータ2613に格納される。そのアキュムレータ2613の値を読み出し、アキュムレータ2613をクリアする。
FIG. 18 is a diagram corresponding to FIG. 14 and illustrating a correlation calculation method using the product-sum calculator group of FIG. In the first scan, as shown in FIG. 17, the input signals (0, 1, 2, 3), (4, 5, 6, 7), ..., (K-4, K-3, K-2). , K-1), replica (0, 1, 2, 3), (4, 5, 6, 7), ..., (K-4, K-3, K-2, K-1) As a result, the
次に、第2のスキャンでは、入力信号(4,5,6,7),(8,9,10,11),…,(K,K+1,K+2,K+3)、レプリカ(0,1,2,3),(4,5,6,7),…,(K−4,K−3,K−2,K−1)を順に入力していくと、演算結果領域1802がアキュムレータ2613に格納される。このように入力信号を4個ずつずらして入力していくことにより、相関演算したい値の全体を得ることができる。各タイミングの演算結果をすべて加算することにより相関値を得ることができる。
Next, in the second scan, the input signals (4, 5, 6, 7), (8, 9, 10, 11), ..., (K, K + 1, K + 2, K + 3), replica (0, 1, 2, , 3), (4, 5, 6, 7),..., (K-4, K-3, K-2, K-1) are sequentially input, the
「0」のタイミングの相関値は、第1のスキャンで得られた積和演算器B1〜B4のアキュムレータ2613の累積加算値を加算することにより得られる。また、「+1」のタイミングの相関値は、第1のスキャンで得られた積和演算器B6〜B8のアキュムレータ2613の累積加算値及び第2のスキャンで得られた積和演算器B5のアキュムレータ2613の累積加算値を加算することにより得られる。また、「+2」のタイミングの相関値は、第1のスキャンで得られた積和演算器B11,B12のアキュムレータ2613の累積加算値及び第2のスキャンで得られた積和演算器B9,B10のアキュムレータ2613の累積加算値を加算することにより得られる。また、「+3」のタイミングの相関値は、第1のスキャンで得られた積和演算器B16のアキュムレータ2613の累積加算値及び第2のスキャンで得られた積和演算器B13〜B15のアキュムレータ2613の累積加算値を加算することにより得られる。
The correlation value at the timing of “0” is obtained by adding the cumulative addition values of the
各タイミングの相関値を求める場合、「0」のタイミングの相関値は1回のスキャンで得られ、「+1」〜「+3」のタイミングの相関値は2回のスキャンで得られる。このように、中間データとして、2回のスキャン分のメモリがあればよいので、2×16=32個のデータ分の中間メモリがあればよい。例えば、第1の中間データメモリ2706(図25、図27)は第1のスキャンによる積和演算器B1〜B16のアキュムレータ2613の16個の累積加算値を中間データとして記憶し、第2の中間データメモリ2707(図25、図27)は第2のスキャンによる積和演算器B1〜B16のアキュムレータ2613の16個の累積加算値を中間データとして記憶する。「+1」〜「+3」のタイミングの相関値は、上記のように、第1の中間データメモリ2706及び第2の中間データメモリ2707の中間データを加算することにより得られる。
When obtaining the correlation value of each timing, the correlation value of the timing “0” is obtained by one scan, and the correlation value of the timings “+1” to “+3” is obtained by two scans. Thus, since it is sufficient if there is a memory for two scans as the intermediate data, it is sufficient that there is an intermediate memory for 2 × 16 = 32 data. For example, the first intermediate data memory 2706 (FIG. 25, FIG. 27) stores the 16 accumulated addition values of the
図24は、図21に対応し、積和演算器群の構成例を示す図であり、図10の積和演算器群と同じ構成を有する。積和演算器E00は、入力信号d0及びレプリカr0を積和演算し、累積加算値acc_00を出力する。積和演算器E10は、入力信号d1及びレプリカr1を積和演算し、累積加算値acc_01を出力する。積和演算器E20は、入力信号d2及びレプリカr2を積和演算し、累積加算値acc_02を出力する。積和演算器E30は、入力信号d3及びレプリカr3を積和演算し、累積加算値acc_03を出力する。 FIG. 24 corresponds to FIG. 21 and shows a configuration example of the product-sum operation unit group, and has the same configuration as the product-sum operation unit group of FIG. The product-sum operation unit E00 performs a product-sum operation on the input signal d0 and the replica r0, and outputs a cumulative addition value acc_00. The product-sum operation unit E10 performs a product-sum operation on the input signal d1 and the replica r1, and outputs a cumulative addition value acc_01. The product-sum operation unit E20 performs a product-sum operation on the input signal d2 and the replica r2, and outputs a cumulative addition value acc_02. The product-sum operation unit E30 performs a product-sum operation on the input signal d3 and the replica r3, and outputs a cumulative addition value acc_03.
積和演算器E01は、入力信号d0及びレプリカr3を積和演算し、累積加算値acc_10を出力する。積和演算器E11は、入力信号d1及びレプリカr0を積和演算し、累積加算値acc_11を出力する。積和演算器E21は、入力信号d2及びレプリカr1を積和演算し、累積加算値acc_12を出力する。積和演算器E31は、入力信号d3及びレプリカr2を積和演算し、累積加算値acc_13を出力する。 The product-sum operation unit E01 performs a product-sum operation on the input signal d0 and the replica r3, and outputs a cumulative addition value acc_10. The product-sum operation unit E11 performs a product-sum operation on the input signal d1 and the replica r0 and outputs a cumulative addition value acc_11. The product-sum operation unit E21 performs a product-sum operation on the input signal d2 and the replica r1, and outputs a cumulative addition value acc_12. The product-sum operation unit E31 performs a product-sum operation on the input signal d3 and the replica r2, and outputs a cumulative addition value acc_13.
積和演算器E02は、入力信号d0及びレプリカr2を積和演算し、累積加算値acc_20を出力する。積和演算器E12は、入力信号d1及びレプリカr3を積和演算し、累積加算値acc_21を出力する。積和演算器E22は、入力信号d2及びレプリカr0を積和演算し、累積加算値acc_22を出力する。積和演算器E32は、入力信号d3及びレプリカr1を積和演算し、累積加算値acc_23を出力する。 The product-sum operation unit E02 performs a product-sum operation on the input signal d0 and the replica r2, and outputs a cumulative addition value acc_20. The product-sum operation unit E12 performs a product-sum operation on the input signal d1 and the replica r3, and outputs a cumulative addition value acc_21. The product-sum operation unit E22 performs a product-sum operation on the input signal d2 and the replica r0 and outputs a cumulative addition value acc_22. The product-sum operation unit E32 performs a product-sum operation on the input signal d3 and the replica r1, and outputs a cumulative addition value acc_23.
積和演算器E03は、入力信号d0及びレプリカr1を積和演算し、累積加算値acc_30を出力する。積和演算器E13は、入力信号d1及びレプリカr2を積和演算し、累積加算値acc_31を出力する。積和演算器E23は、入力信号d2及びレプリカr3を積和演算し、累積加算値acc_32を出力する。積和演算器E33は、入力信号d3及びレプリカr0を積和演算し、累積加算値acc_33を出力する。 The product-sum operation unit E03 performs a product-sum operation on the input signal d0 and the replica r1, and outputs a cumulative addition value acc_30. The product-sum operation unit E13 performs a product-sum operation on the input signal d1 and the replica r2, and outputs a cumulative addition value acc_31. The product-sum operation unit E23 performs a product-sum operation on the input signal d2 and the replica r3, and outputs a cumulative addition value acc_32. The product-sum operation unit E33 performs a product-sum operation on the input signal d3 and the replica r0, and outputs a cumulative addition value acc_33.
図25は、図22に対応し、中間データメモリを示す図である。第1の中間データメモリ2706及び第2の中間データメモリ2707は、図27の第1の中間データメモリ2706及び第2の中間データメモリ2707に対応し、それぞれ16個の累積加算値acc_00〜acc_33を記憶する領域を有する。
FIG. 25 corresponds to FIG. 22 and shows an intermediate data memory. The first
図23は、図19に対応し、相関演算装置の相関演算方法を示すフローチャートである。ループ2312は、始端2301及び終端2308を有し、変数jを0からNまで4ずつ増やすループである。ループ2311は、始端2302及び終端2305を有し、変数iを0からKまで4ずつ増やすループである。
FIG. 23 is a flowchart corresponding to FIG. 19 and showing a correlation calculation method of the correlation calculation device. The
ステップ2303では、積和演算器E00〜E33は入力信号d0〜d3及びレプリカr0〜r3を入力する。入力信号d0は、j+i番目の入力信号である。入力信号d1は、j+i+1番目の入力信号である。入力信号d2は、j+i+2番目の入力信号である。入力信号d3は、j+i+3番目の入力信号である。レプリカr0は、i番目のレプリカである。レプリカr1は、i+1番目のレプリカである。レプリカr2は、i+2番目のレプリカである。レプリカr3は、i+3番目のレプリカである。
In
次に、ステップ2304では、積和演算器E00は、入力信号d0及びレプリカr0の複素乗算を行い、その複素乗算値を累積加算値acc_00に累積加算する。積和演算器E10は、入力信号d1及びレプリカr1の複素乗算を行い、その複素乗算値を累積加算値acc_01に累積加算する。積和演算器E20は、入力信号d2及びレプリカr2の複素乗算を行い、その複素乗算値を累積加算値acc_02に累積加算する。積和演算器E30は、入力信号d3及びレプリカr3の複素乗算を行い、その複素乗算値を累積加算値acc_03に累積加算する。
Next, in
積和演算器E01は、入力信号d0及びレプリカr3の複素乗算を行い、その複素乗算値を累積加算値acc_10に累積加算する。積和演算器E11は、入力信号d1及びレプリカr0の複素乗算を行い、その複素乗算値を累積加算値acc_11に累積加算する。積和演算器E21は、入力信号d2及びレプリカr1の複素乗算を行い、その複素乗算値を累積加算値acc_12に累積加算する。積和演算器E31、入力信号d3及びレプリカr2の複素乗算を行い、その複素乗算値を累積加算値acc_13に累積加算する。 The product-sum calculator E01 performs complex multiplication of the input signal d0 and the replica r3, and cumulatively adds the complex multiplication value to the cumulative addition value acc_10. The product-sum calculator E11 performs complex multiplication of the input signal d1 and the replica r0, and cumulatively adds the complex multiplication value to the cumulative addition value acc_11. The product-sum operation unit E21 performs complex multiplication of the input signal d2 and the replica r1, and cumulatively adds the complex multiplication value to the cumulative addition value acc_12. The product-sum calculator E31, the input signal d3, and the replica r2 are subjected to complex multiplication, and the complex multiplication value is cumulatively added to the cumulative addition value acc_13.
積和演算器E02は、入力信号d0及びレプリカr2の複素乗算を行い、その複素乗算値を累積加算値acc_20に累積加算する。積和演算器E12は、入力信号d1及びレプリカr3の複素乗算を行い、その複素乗算値を累積加算値acc_21に累積加算する。積和演算器E22は、入力信号d2及びレプリカr0の複素乗算を行い、その複素乗算値を累積加算値acc_22に累積加算する。積和演算器E32は、入力信号d3及びレプリカr1の複素乗算を行い、その複素乗算値を累積加算値acc_23に累積加算する。 The product-sum operation unit E02 performs complex multiplication of the input signal d0 and the replica r2, and cumulatively adds the complex multiplication value to the cumulative addition value acc_20. The product-sum operation unit E12 performs complex multiplication of the input signal d1 and the replica r3, and cumulatively adds the complex multiplication value to the cumulative addition value acc_21. The product-sum calculator E22 performs complex multiplication of the input signal d2 and the replica r0, and cumulatively adds the complex multiplication value to the cumulative addition value acc_22. The product-sum calculator E32 performs complex multiplication of the input signal d3 and the replica r1, and cumulatively adds the complex multiplication value to the cumulative addition value acc_23.
積和演算器E03は、入力信号d0及びレプリカr1の複素乗算を行い、その複素乗算値を累積加算値acc_30に累積加算する。積和演算器E13は、入力信号d1及びレプリカr2の複素乗算を行い、その複素乗算値を累積加算値acc_31に累積加算する。積和演算器E23は、入力信号d2及びレプリカr3の複素乗算を行い、その複素乗算値を累積加算値acc_32に累積加算する。積和演算器E33は、入力信号d3及びレプリカr0の複素乗算を行い、その複素乗算値を累積加算値acc_33に累積加算する。 The product-sum operation unit E03 performs complex multiplication of the input signal d0 and the replica r1, and cumulatively adds the complex multiplication value to the cumulative addition value acc_30. The product-sum operation unit E13 performs complex multiplication of the input signal d1 and the replica r2, and cumulatively adds the complex multiplication value to the cumulative addition value acc_31. The product-sum calculator E23 performs complex multiplication of the input signal d2 and the replica r3, and cumulatively adds the complex multiplication value to the cumulative addition value acc_32. The product-sum operation unit E33 performs complex multiplication of the input signal d3 and the replica r0, and cumulatively adds the complex multiplication value to the cumulative addition value acc_33.
上記の処理をループ2311として繰り返す。
The above processing is repeated as a
次に、ステップ2306では、アキュムレータの累積加算値が読み出され、中間データメモリに格納される。累積加算値acc_00は、中間データメモリm[0][j]に格納される。累積加算値acc_01は、中間データメモリm[1][j]に格納される。累積加算値acc_02は、中間データメモリm[2][j]に格納される。累積加算値acc_03は、中間データメモリm[3][j]に格納される。累積加算値acc_10は、中間データメモリm[3][j−3]に格納される。累積加算値acc_11は、中間データメモリm[0][j+1]に格納される。累積加算値acc_12は、中間データメモリm[1][j+1]に格納される。累積加算値acc_13は、中間データメモリm[2][j+1]に格納される。累積加算値acc_20は、中間データメモリm[2][j−2]に格納される。累積加算値acc_21は、中間データメモリm[3][j−2]に格納される。累積加算値acc_22は、中間データメモリm[0][j+2]に格納される。累積加算値acc_23は、中間データメモリm[1][j+2]に格納される。累積加算値acc_30は、中間データメモリm[1][j−1]に格納される。累積加算値acc_31は、中間データメモリm[2][j−1]に格納される。累積加算値acc_32は、中間データメモリm[3][j−1]に格納される。累積加算値acc_33は、中間データメモリm[0][j+3]に格納される。
Next, in
次に、ステップ2307では、中間データメモリの中間データが読み出され、加算される。加算器2708は、中間データメモリm[0][j−3]、m[1][j−3]、m[2][j−3]及びm[3][j−3]の値を加算し、相関値COR[j−3]を出力する。この加算は、例えば、図18の「+1」のタイミングの相関値演算である。また、加算器2708は、中間データメモリm[0][j−2]、m[1][j−2]、m[2][j−2]及びm[3][j−2]の値を加算し、相関値COR[j−2]を出力する。この加算は、例えば、図18の「+2」のタイミングの相関値演算である。また、加算器2708は、中間データメモリm[0][j−1]、m[1][j−1]、m[2][j−1]及びm[3][j−1]の値を加算し、相関値COR[j−1]を出力する。この加算は、例えば、図18の「+3」のタイミングの相関値演算である。また、加算器2708は、中間データメモリm[0][j]、m[1][j]、m[2][j]及びm[3][j]の値を加算し、相関値COR[j]を出力する。この加算は、例えば、図18の「0」のタイミングの相関値演算である。上記の処理をループ2312として繰り返す。
Next, in
以上のように、第1及び第2の実施形態において、N×N個の積和演算器E00〜E11,E00〜E33は、入力信号内のN(Nは2以上の整数)個の入力信号のうちのいずれか1個とレプリカ信号内のN個のレプリカ信号のうちのいずれか1個との組み合わせをそれぞれ積和演算により累積加算して累積加算値を出力し、その次のサイクルで入力信号内の次のN個の入力信号のうちのいずれか1個とレプリカ信号内の次のN個のレプリカ信号のうちのいずれか1個との組み合わせをそれぞれ積和演算により累積加算して累積加算値を出力する処理を繰り返す。 As described above, in the first and second embodiments, the N × N product-sum calculators E00 to E11 and E00 to E33 include N (N is an integer of 2 or more) input signals in the input signal. A combination of any one of the above and any one of the N replica signals in the replica signal is cumulatively added by a product-sum operation, and a cumulative addition value is output and input in the next cycle A combination of any one of the next N input signals in the signal and any one of the next N replica signals in the replica signal is accumulated and accumulated by a product-sum operation. The process of outputting the added value is repeated.
加算器2708は、レプリカ信号に対して入力信号をずらす量が同じもの同士の積和演算器E00〜E11,E00〜E33が出力する同じサイクル又は異なるサイクルにおける累積加算値を加算することにより、レプリカ信号に対する入力信号のずれ量毎の入力信号及びレプリカ信号の相関値を出力する。
The
積和演算器E00〜E11,E00〜E33は、まず、第1のスキャンでは、レプリカ信号に対する入力信号のずれ量を0にしてN個の入力信号及びN個のレプリカ信号毎の演算を繰り返し、次に、第2のスキャンでは、レプリカ信号に対する入力信号のずれ量をNにしてN個の入力信号及びN個のレプリカ信号毎の演算を繰り返す。 The product-sum calculators E00 to E11 and E00 to E33 first repeat the calculation for each of the N input signals and the N replica signals by setting the shift amount of the input signal with respect to the replica signal to 0 in the first scan. Next, in the second scan, the shift amount of the input signal with respect to the replica signal is set to N, and the calculation for each of the N input signals and the N replica signals is repeated.
第1の実施形態では、Nは2であり、4個の積和演算器は第1〜第4の積和演算器であり、入力信号の先頭の4個の入力信号は第1〜第4の入力信号であり、レプリカ信号の先頭の4個のレプリカ信号は第1〜第4のレプリカ信号である。 In the first embodiment, N is 2, the four product-sum calculators are the first to fourth product-sum calculators, and the first four input signals of the input signal are the first to fourth. The first four replica signals are the first to fourth replica signals.
図13の第1のサイクルでは、第1の積和演算器は第1の入力信号及び第1のレプリカ信号の積和演算を行う。第2の積和演算器は第1の入力信号及び第2のレプリカ信号の積和演算を行う。第3の積和演算器は第2の入力信号及び第1のレプリカ信号の積和演算を行う。第4の積和演算器は第2の入力信号及び第2のレプリカ信号の積和演算を行う。 In the first cycle of FIG. 13, the first product-sum calculator performs a product-sum operation on the first input signal and the first replica signal. The second product-sum operation unit performs a product-sum operation on the first input signal and the second replica signal. The third product-sum operation unit performs a product-sum operation on the second input signal and the first replica signal. The fourth product-sum operation unit performs a product-sum operation on the second input signal and the second replica signal.
図13の第2のサイクルでは、第1の積和演算器は第3の入力信号及び第3のレプリカ信号の積和演算を行う。第2の積和演算器は第3の入力信号及び第4のレプリカ信号の積和演算を行う。第3の積和演算器は第4の入力信号及び第3のレプリカ信号の積和演算を行う。第4の積和演算器は第4の入力信号及び第4のレプリカ信号の積和演算を行う。 In the second cycle of FIG. 13, the first product-sum operation unit performs a product-sum operation on the third input signal and the third replica signal. The second product-sum operation unit performs a product-sum operation on the third input signal and the fourth replica signal. The third product-sum operation unit performs a product-sum operation on the fourth input signal and the third replica signal. The fourth product-sum operation unit performs a product-sum operation on the fourth input signal and the fourth replica signal.
第2の実施形態では、Nは4であり、16個の積和演算器は第1〜第16の積和演算器であり、入力信号の先頭の8個の入力信号は第1〜第8の入力信号であり、レプリカ信号の先頭の8個のレプリカ信号は第1〜第8のレプリカ信号である。 In the second embodiment, N is 4, the sixteen product-sum calculators are the first to sixteenth product-sum calculators, and the first eight input signals of the input signal are the first to the eighth. The first eight replica signals of the replica signal are the first to eighth replica signals.
図17の第1のサイクルでは、第1の積和演算器は第1の入力信号及び第1のレプリカ信号の積和演算を行う。第2の積和演算器は第1の入力信号及び第2のレプリカ信号の積和演算を行う。第3の積和演算器は第1の入力信号及び第3のレプリカ信号の積和演算を行う。第4の積和演算器は第1の入力信号及び第4のレプリカ信号の積和演算を行う。第5の積和演算器は第2の入力信号及び第1のレプリカ信号の積和演算を行う。第6の積和演算器は第2の入力信号及び第2のレプリカ信号の積和演算を行う。第7の積和演算器は第2の入力信号及び第3のレプリカ信号の積和演算を行う。第8の積和演算器は第2の入力信号及び第4のレプリカ信号の積和演算を行う。第9の積和演算器は第3の入力信号及び第1のレプリカ信号の積和演算を行う。第10の積和演算器は第3の入力信号及び第2のレプリカ信号の積和演算を行う。第11の積和演算器は第3の入力信号及び第3のレプリカ信号の積和演算を行う。第12の積和演算器は第3の入力信号及び第4のレプリカ信号の積和演算を行う。第13の積和演算器は第4の入力信号及び第1のレプリカ信号の積和演算を行う。第14の積和演算器は第4の入力信号及び第2のレプリカ信号の積和演算を行う。第15の積和演算器は第4の入力信号及び第3のレプリカ信号の積和演算を行う。第16の積和演算器は第4の入力信号及び第4のレプリカ信号の積和演算を行う。 In the first cycle of FIG. 17, the first product-sum calculator performs a product-sum operation on the first input signal and the first replica signal. The second product-sum operation unit performs a product-sum operation on the first input signal and the second replica signal. The third product-sum operation unit performs a product-sum operation on the first input signal and the third replica signal. The fourth product-sum operation unit performs a product-sum operation on the first input signal and the fourth replica signal. The fifth product-sum operation unit performs a product-sum operation on the second input signal and the first replica signal. The sixth product-sum operation unit performs a product-sum operation on the second input signal and the second replica signal. The seventh product-sum operation unit performs a product-sum operation on the second input signal and the third replica signal. The eighth product-sum operation unit performs a product-sum operation on the second input signal and the fourth replica signal. The ninth product-sum operation unit performs a product-sum operation on the third input signal and the first replica signal. The tenth product-sum calculator performs a product-sum operation on the third input signal and the second replica signal. The eleventh product-sum calculator performs a product-sum operation on the third input signal and the third replica signal. The twelfth product-sum operation unit performs a product-sum operation on the third input signal and the fourth replica signal. The thirteenth product-sum calculator performs a product-sum operation on the fourth input signal and the first replica signal. The fourteenth product-sum operation unit performs a product-sum operation on the fourth input signal and the second replica signal. The fifteenth product-sum operation unit performs a product-sum operation on the fourth input signal and the third replica signal. The sixteenth product-sum operation unit performs a product-sum operation on the fourth input signal and the fourth replica signal.
図17の第2のサイクルでは、第1の積和演算器は第5の入力信号及び第5のレプリカ信号の積和演算を行う。第2の積和演算器は第5の入力信号及び第6のレプリカ信号の積和演算を行う。第3の積和演算器は第5の入力信号及び第7のレプリカ信号の積和演算を行う。第4の積和演算器は第5の入力信号及び第8のレプリカ信号の積和演算を行う。第5の積和演算器は第6の入力信号及び第5のレプリカ信号の積和演算を行う。第6の積和演算器は第6の入力信号及び第6のレプリカ信号の積和演算を行う。第7の積和演算器は第6の入力信号及び第7のレプリカ信号の積和演算を行う。第8の積和演算器は第6の入力信号及び第8のレプリカ信号の積和演算を行う。第9の積和演算器は第7の入力信号及び第5のレプリカ信号の積和演算を行う。第10の積和演算器は第7の入力信号及び第6のレプリカ信号の積和演算を行う。第11の積和演算器は第7の入力信号及び第7のレプリカ信号の積和演算を行う。第12の積和演算器は第7の入力信号及び第8のレプリカ信号の積和演算を行う。第13の積和演算器は第8の入力信号及び第5のレプリカ信号の積和演算を行う。第14の積和演算器は第8の入力信号及び第6のレプリカ信号の積和演算を行う。第15の積和演算器は第8の入力信号及び第7のレプリカ信号の積和演算を行う。第16の積和演算器は第8の入力信号及び第8のレプリカ信号の積和演算を行う。 In the second cycle of FIG. 17, the first product-sum calculator performs a product-sum operation on the fifth input signal and the fifth replica signal. The second product-sum operation unit performs a product-sum operation on the fifth input signal and the sixth replica signal. The third product-sum operation unit performs a product-sum operation on the fifth input signal and the seventh replica signal. The fourth product-sum operation unit performs product-sum operation on the fifth input signal and the eighth replica signal. The fifth product-sum operation unit performs a product-sum operation on the sixth input signal and the fifth replica signal. The sixth product-sum operation unit performs a product-sum operation on the sixth input signal and the sixth replica signal. The seventh product-sum operation unit performs a product-sum operation on the sixth input signal and the seventh replica signal. The eighth product-sum operation unit performs a product-sum operation on the sixth input signal and the eighth replica signal. The ninth product-sum operation unit performs a product-sum operation on the seventh input signal and the fifth replica signal. The tenth product-sum operation unit performs a product-sum operation on the seventh input signal and the sixth replica signal. The eleventh product-sum operation unit performs a product-sum operation on the seventh input signal and the seventh replica signal. The twelfth product-sum operation unit performs a product-sum operation on the seventh input signal and the eighth replica signal. The thirteenth product-sum calculator performs a product-sum operation on the eighth input signal and the fifth replica signal. The fourteenth product-sum operation unit performs a product-sum operation on the eighth input signal and the sixth replica signal. The fifteenth product-sum operation unit performs a product-sum operation on the eighth input signal and the seventh replica signal. The sixteenth product-sum operation unit performs a product-sum operation on the eighth input signal and the eighth replica signal.
以上のように、第1及び第2の実施形態では、N×N個の積和演算器を用いて積和演算を繰り返すことにより相関値を出力することができるので、積和演算器の数が少なくなり、小型化することができる。また、積和演算器が累積加算するため、中間データを記憶するためのメモリのサイズを小さくすることができる。具体的には、N×N個の中間データを記憶するための第1の中間データメモリ2706とN×N個の中間データを記憶するための第2の中間データメモリ2707があればよい。
As described above, in the first and second embodiments, the correlation value can be output by repeating the product-sum operation using N × N product-sum operation units. And the size can be reduced. In addition, since the product-sum operation unit performs cumulative addition, the size of the memory for storing the intermediate data can be reduced. Specifically, there may be a first
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。 The above-described embodiments are merely examples of implementation in carrying out the present invention, and the technical scope of the present invention should not be construed in a limited manner. That is, the present invention can be implemented in various forms without departing from the technical idea or the main features thereof.
E00〜E33 積和演算器
2701 入力信号
2702,2703 メモリ
2704 積和演算器
2705 セレクタ
2706 第1の中間データメモリ
2707 第2の中間データメモリ
2708 加算器
2709 二乗ノルム演算器
2710 メモリ
E00-E33 Multiply-
Claims (5)
前記レプリカ信号に対して前記入力信号をずらす量が同じもの同士の前記積和演算器が出力する同じサイクル又は異なるサイクルにおける累積加算値を加算することにより、前記レプリカ信号に対する前記入力信号のずれ量毎の前記入力信号及び前記レプリカ信号の相関値を出力する加算器と
を有することを特徴とする相関演算装置。 A combination of any one of N (N is an integer of 2 or more) input signals in the input signal and any one of N replica signals in the replica signal is performed by multiply-add operation. Cumulative addition is performed to output a cumulative addition value, and any one of the next N input signals in the input signal and any of the next N replica signals in the replica signal in the next cycle. Or N × N product-sum calculators that repeat the process of accumulating the combinations of the two and multiplying them by a product-sum operation and outputting the accumulated addition value,
The amount of shift of the input signal with respect to the replica signal by adding the cumulative addition values in the same cycle or different cycles output by the product-sum calculators with the same amount of shifting the input signal with respect to the replica signal And an adder for outputting a correlation value of each input signal and replica signal.
前記積和演算器は、
前記入力信号及び前記レプリカ信号を複素乗算する複素乗算器と、
前記複素乗算器により複素乗算された信号を累積複素加算する複素加算器と
を有することを特徴とする請求項1又は2記載の相関演算装置。 The input signal and the replica signal are complex signals;
The product-sum calculator is
A complex multiplier that performs complex multiplication of the input signal and the replica signal;
The correlation calculation apparatus according to claim 1, further comprising: a complex adder that performs cumulative complex addition on the signals that are complex-multiplied by the complex multiplier.
前記4個の積和演算器は第1〜第4の積和演算器であり、
前記入力信号の先頭の4個の入力信号は第1〜第4の入力信号であり、
前記レプリカ信号の先頭の4個のレプリカ信号は第1〜第4のレプリカ信号であり、
第1のサイクルでは、前記第1の積和演算器は前記第1の入力信号及び前記第1のレプリカ信号の積和演算を行い、前記第2の積和演算器は前記第1の入力信号及び前記第2のレプリカ信号の積和演算を行い、前記第3の積和演算器は前記第2の入力信号及び前記第1のレプリカ信号の積和演算を行い、前記第4の積和演算器は前記第2の入力信号及び前記第2のレプリカ信号の積和演算を行い、
第2のサイクルでは、前記第1の積和演算器は前記第3の入力信号及び前記第3のレプリカ信号の積和演算を行い、前記第2の積和演算器は前記第3の入力信号及び前記第4のレプリカ信号の積和演算を行い、前記第3の積和演算器は前記第4の入力信号及び前記第3のレプリカ信号の積和演算を行い、前記第4の積和演算器は前記第4の入力信号及び前記第4のレプリカ信号の積和演算を行うことを特徴とする請求項1〜3のいずれか1項に記載の相関演算装置。 N is 2;
The four product-sum operation units are first to fourth product-sum operation units,
The first four input signals of the input signals are first to fourth input signals,
The first four replica signals of the replica signal are first to fourth replica signals,
In the first cycle, the first product-sum operation unit performs a product-sum operation on the first input signal and the first replica signal, and the second product-sum operation unit performs the first input signal. And the third product-sum operation unit performs a product-sum operation on the second input signal and the first replica signal, and performs the fourth product-sum operation. A product sum operation of the second input signal and the second replica signal,
In the second cycle, the first product-sum operation unit performs a product-sum operation on the third input signal and the third replica signal, and the second product-sum operation unit performs the third input signal. And the fourth product-sum operation is performed. The third product-sum operation unit performs a product-sum operation on the fourth input signal and the third replica signal. 4. The correlation calculation device according to claim 1, wherein the counter performs a product-sum operation on the fourth input signal and the fourth replica signal. 5.
前記16個の積和演算器は第1〜第16の積和演算器であり、
前記入力信号の先頭の8個の入力信号は第1〜第8の入力信号であり、
前記レプリカ信号の先頭の8個のレプリカ信号は第1〜第8のレプリカ信号であり、
第1のサイクルでは、前記第1の積和演算器は前記第1の入力信号及び前記第1のレプリカ信号の積和演算を行い、前記第2の積和演算器は前記第1の入力信号及び前記第2のレプリカ信号の積和演算を行い、前記第3の積和演算器は前記第1の入力信号及び前記第3のレプリカ信号の積和演算を行い、前記第4の積和演算器は前記第1の入力信号及び前記第4のレプリカ信号の積和演算を行い、前記第5の積和演算器は前記第2の入力信号及び前記第1のレプリカ信号の積和演算を行い、前記第6の積和演算器は前記第2の入力信号及び前記第2のレプリカ信号の積和演算を行い、前記第7の積和演算器は前記第2の入力信号及び前記第3のレプリカ信号の積和演算を行い、前記第8の積和演算器は前記第2の入力信号及び前記第4のレプリカ信号の積和演算を行い、前記第9の積和演算器は前記第3の入力信号及び前記第1のレプリカ信号の積和演算を行い、前記第10の積和演算器は前記第3の入力信号及び前記第2のレプリカ信号の積和演算を行い、前記第11の積和演算器は前記第3の入力信号及び前記第3のレプリカ信号の積和演算を行い、前記第12の積和演算器は前記第3の入力信号及び前記第4のレプリカ信号の積和演算を行い、前記第13の積和演算器は前記第4の入力信号及び前記第1のレプリカ信号の積和演算を行い、前記第14の積和演算器は前記第4の入力信号及び前記第2のレプリカ信号の積和演算を行い、前記第15の積和演算器は前記第4の入力信号及び前記第3のレプリカ信号の積和演算を行い、前記第16の積和演算器は前記第4の入力信号及び前記第4のレプリカ信号の積和演算を行い、
第2のサイクルでは、前記第1の積和演算器は前記第5の入力信号及び前記第5のレプリカ信号の積和演算を行い、前記第2の積和演算器は前記第5の入力信号及び前記第6のレプリカ信号の積和演算を行い、前記第3の積和演算器は前記第5の入力信号及び前記第7のレプリカ信号の積和演算を行い、前記第4の積和演算器は前記第5の入力信号及び前記第8のレプリカ信号の積和演算を行い、前記第5の積和演算器は前記第6の入力信号及び前記第5のレプリカ信号の積和演算を行い、前記第6の積和演算器は前記第6の入力信号及び前記第6のレプリカ信号の積和演算を行い、前記第7の積和演算器は前記第6の入力信号及び前記第7のレプリカ信号の積和演算を行い、前記第8の積和演算器は前記第6の入力信号及び前記第8のレプリカ信号の積和演算を行い、前記第9の積和演算器は前記第7の入力信号及び前記第5のレプリカ信号の積和演算を行い、前記第10の積和演算器は前記第7の入力信号及び前記第6のレプリカ信号の積和演算を行い、前記第11の積和演算器は前記第7の入力信号及び前記第7のレプリカ信号の積和演算を行い、前記第12の積和演算器は前記第7の入力信号及び前記第8のレプリカ信号の積和演算を行い、前記第13の積和演算器は前記第8の入力信号及び前記第5のレプリカ信号の積和演算を行い、前記第14の積和演算器は前記第8の入力信号及び前記第6のレプリカ信号の積和演算を行い、前記第15の積和演算器は前記第8の入力信号及び前記第7のレプリカ信号の積和演算を行い、前記第16の積和演算器は前記第8の入力信号及び前記第8のレプリカ信号の積和演算を行うことを特徴とする請求項1〜3のいずれか1項に記載の相関演算装置。 N is 4;
The 16 product-sum operation units are first to 16th product-sum operation units,
The first eight input signals of the input signals are first to eighth input signals,
The first eight replica signals of the replica signal are first to eighth replica signals,
In the first cycle, the first product-sum operation unit performs a product-sum operation on the first input signal and the first replica signal, and the second product-sum operation unit performs the first input signal. The third product-sum operation unit performs a product-sum operation on the first input signal and the third replica signal, and performs the fourth product-sum operation. A product sum operation of the first input signal and the fourth replica signal, and a fifth product sum operator performs a product sum operation of the second input signal and the first replica signal. The sixth product-sum operation unit performs a product-sum operation on the second input signal and the second replica signal, and the seventh product-sum operation unit performs the second input signal and the third input signal. The product-sum operation of the replica signal is performed, and the eighth product-sum operation unit is configured to output the second input signal and the fourth replication signal. The ninth product-sum operation unit performs a product-sum operation on the third input signal and the first replica signal, and the tenth product-sum operation unit performs the third product-sum operation. The eleventh product-sum calculator performs a product-sum operation on the third input signal and the third replica signal, and the twelfth input signal and the second replica signal. The product-sum operation unit performs a product-sum operation on the third input signal and the fourth replica signal, and the thirteenth product-sum operation unit performs a product-sum operation on the fourth input signal and the first replica signal. The fourteenth product-sum operation unit performs a product-sum operation on the fourth input signal and the second replica signal, and the fifteenth product-sum operation unit performs the fourth input signal and the second replica signal. A product-sum operation is performed on the third replica signal, and the sixteenth product-sum operation unit performs the fourth input signal. And it performs a product-sum operation of the fourth replica signal,
In the second cycle, the first product-sum operation unit performs a product-sum operation on the fifth input signal and the fifth replica signal, and the second product-sum operation unit performs the fifth input signal. And the sixth product-sum operation, the third product-sum operation unit performs the product-sum operation of the fifth input signal and the seventh replica signal, and the fourth product-sum operation. A product sum operation of the fifth input signal and the eighth replica signal, and a fifth product sum operator performs a product sum operation of the sixth input signal and the fifth replica signal. The sixth product-sum calculator performs a product-sum operation on the sixth input signal and the sixth replica signal, and the seventh product-sum calculator calculates the sixth input signal and the seventh replica. The product-sum operation of the replica signal is performed, and the eighth product-sum operation unit is configured to output the sixth input signal and the eighth replica. The ninth product-sum operation unit performs a product-sum operation on the seventh input signal and the fifth replica signal, and the tenth product-sum operation unit performs the seventh product-sum operation. The eleventh product-sum operation unit performs a product-sum operation on the seventh input signal and the seventh replica signal, and the twelfth replica signal. The product-sum operation unit performs a product-sum operation on the seventh input signal and the eighth replica signal, and the thirteenth product-sum operation unit calculates the product sum of the eighth input signal and the fifth replica signal. The fourteenth product-sum operation unit performs a product-sum operation on the eighth input signal and the sixth replica signal, and the fifteenth product-sum operation unit performs the eighth input signal and the sixth replica signal. A product-sum operation is performed on the seventh replica signal, and the sixteenth product-sum operation unit performs the eighth input signal. And the correlation calculation apparatus according to any one of claims 1 to 3, characterized in that the product-sum operation of the eighth replica signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009157120A JP2011015159A (en) | 2009-07-01 | 2009-07-01 | Correlation calculation device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009157120A JP2011015159A (en) | 2009-07-01 | 2009-07-01 | Correlation calculation device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011015159A true JP2011015159A (en) | 2011-01-20 |
Family
ID=43593607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009157120A Pending JP2011015159A (en) | 2009-07-01 | 2009-07-01 | Correlation calculation device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011015159A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013142606A (en) * | 2012-01-11 | 2013-07-22 | Seiko Epson Corp | Satellite signal capturing method and satellite signal capturing device |
JP2014022975A (en) * | 2012-07-19 | 2014-02-03 | Seiko Epson Corp | Asynchronous correlation arithmetic circuit |
US8995500B2 (en) | 2012-07-19 | 2015-03-31 | Seiko Epson Corporation | Asynchronous correlation circuit, asynchronous full adder circuit, calculation device, correlation device, asynchronous maximum value N detection circuit, and satellite signal acquisition device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002204184A (en) * | 2000-12-28 | 2002-07-19 | Fujitsu Ltd | Apparatus and method for receiving in cdma system |
-
2009
- 2009-07-01 JP JP2009157120A patent/JP2011015159A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002204184A (en) * | 2000-12-28 | 2002-07-19 | Fujitsu Ltd | Apparatus and method for receiving in cdma system |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013142606A (en) * | 2012-01-11 | 2013-07-22 | Seiko Epson Corp | Satellite signal capturing method and satellite signal capturing device |
JP2014022975A (en) * | 2012-07-19 | 2014-02-03 | Seiko Epson Corp | Asynchronous correlation arithmetic circuit |
US8995500B2 (en) | 2012-07-19 | 2015-03-31 | Seiko Epson Corporation | Asynchronous correlation circuit, asynchronous full adder circuit, calculation device, correlation device, asynchronous maximum value N detection circuit, and satellite signal acquisition device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2294518B1 (en) | Adaptive correlation | |
US6823000B1 (en) | Method and apparatus for optimal dot product calculation | |
JPWO2002032029A1 (en) | Receiver | |
JP2003152600A (en) | Apparatus and method for detecting fixed pattern, and radio base station and radio mobile station | |
CN101536333B (en) | Joint detection method and system | |
CN103430500B (en) | Channel impulse response/direct current offset associating estimating apparatus, method and correlation receiver | |
JP2011015159A (en) | Correlation calculation device | |
CN101384992A (en) | Method and apparatus to perform multiply-and-accumulate operations | |
JP3296341B2 (en) | Correlator | |
US20080192867A1 (en) | Cross correlation circuits and methods | |
CN101651900B (en) | Channel estimation method and device for eliminating interference within frequency domain | |
CN101505173A (en) | Stochastic access detection method and communication apparatus | |
US7039091B1 (en) | Method and apparatus for implementing a two dimensional correlator | |
CN112306458B (en) | Sequence generation method and device, signal receiving/transmitting device and storage medium | |
KR101318992B1 (en) | Modulo n calculation method and apparatus thereof | |
CN113783549A (en) | Interpolation filtering method and interpolation filtering device | |
JP2014192648A (en) | Peak reducing circuit and peak reducing method | |
TW200405740A (en) | Mitigation of interference in cell search by wireless transmit and receive units | |
US9276778B2 (en) | Instruction and method for fused rake-finger operation on a vector processor | |
CN107846262B (en) | Demodulation code rate detection method based on differential correlation operation | |
JP3890289B2 (en) | Lagrange interpolation sampling rate converter | |
US20040181565A1 (en) | Matrix calculation device | |
US9385778B2 (en) | Low-power circuit and implementation for despreading on a configurable processor datapath | |
US20020176484A1 (en) | Vector tree correlator for variable spreading rates | |
CN100563128C (en) | A kind of slot synchronization implement device and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130709 |