JP2011003650A - Multilayer wiring board, and semiconductor device having the same - Google Patents
Multilayer wiring board, and semiconductor device having the same Download PDFInfo
- Publication number
- JP2011003650A JP2011003650A JP2009144284A JP2009144284A JP2011003650A JP 2011003650 A JP2011003650 A JP 2011003650A JP 2009144284 A JP2009144284 A JP 2009144284A JP 2009144284 A JP2009144284 A JP 2009144284A JP 2011003650 A JP2011003650 A JP 2011003650A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- contact hole
- insulating film
- contact
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は、多層に配線された多層配線基板およびそれを備えた液晶表示装置等の半導体装置に関する。 The present invention relates to a multilayer wiring board wired in multiple layers and a semiconductor device such as a liquid crystal display device including the same.
近年、液晶表示装置等の半導体装置は、高機能化及び小型化が要求されており、これに伴い、半導体装置において使用される配線基板においても、高密度、高精度の配線層を有する配線板が要求されている。そこで、高密度、高精度の配線層を形成するために、配線層と絶縁層を交互に積層したビルドアップ構造を有する多層配線基板が使用されるようになってきている。 2. Description of the Related Art In recent years, semiconductor devices such as liquid crystal display devices have been required to have high functionality and downsizing, and accordingly, a wiring board having a high-density and high-precision wiring layer in a wiring board used in the semiconductor device. Is required. Therefore, in order to form a high-density, high-precision wiring layer, a multilayer wiring board having a build-up structure in which wiring layers and insulating layers are alternately stacked has been used.
このような多層配線基板としては、例えば、複数の配線層及び絶縁層が交互に積層され、配線層間がビア接続された多層配線基板であって、第１配線層の端面と、第１配線層の上層側に配された第２配線層と一体に構成されるビアの側壁面とが直接接続することにより、第１配線層と第２配線層とを導通したものが開示されている。そして、このような構成により、ビア底剥がれによる断線を防止し、実装信頼性を高めることができる多層配線基板を提供することができると記載されている（例えば、特許文献１参照）。 As such a multilayer wiring board, for example, a multilayer wiring board in which a plurality of wiring layers and insulating layers are alternately stacked and the wiring layers are via-connected, and the end face of the first wiring layer and the first wiring layer There is disclosed a structure in which a first wiring layer and a second wiring layer are electrically connected by directly connecting a side wall surface of a via integrally formed with a second wiring layer disposed on the upper layer side. It is described that such a configuration can provide a multilayer wiring board that can prevent disconnection due to peeling of the via bottom and improve mounting reliability (see, for example, Patent Document 1).
また、例えば、複数の絶縁層と、複数の絶縁層中に形成された導電材料からなる配線と、複数の絶縁層に形成されたビアホールに金属導電体を埋め込むことにより形成され、下に凸の台形断面をなす円錐柱状の導電体が上下に複数個連結して形成された導電体連結構造体とを有する多層配線基板が開示されている。そして、このような構成により、高密度かつ高信頼性のスタックビア（ビア−ビア接続）を有する多層配線基板を提供することができると記載されている（例えば、特許文献２参照）。 In addition, for example, it is formed by embedding a metal conductor in via holes formed in a plurality of insulating layers, conductive materials formed in the plurality of insulating layers, and via holes formed in the plurality of insulating layers. There is disclosed a multilayer wiring board having a conductor connection structure formed by connecting a plurality of conical columnar conductors having a trapezoidal cross section in the vertical direction. It is described that a multilayer wiring board having a stack via (via-via connection) with high density and high reliability can be provided with such a configuration (see, for example, Patent Document 2).
しかしながら、上記特許文献１に記載の多層配線基板においては、第１配線層とビアの接続箇所と、第２配線層とビアの接続箇所がズレて配置されているため、配線層及びビアによる遮光面積が増大してしまう。従って、例えば、このような多層配線基板を画素領域を有する液晶表示装置に使用した場合、画素領域において、画素の開口率が低下してしまうという問題があった。
However, in the multilayer wiring board described in
また、上記特許文献２に記載の多層配線基板においては、金属導電体を形成する際に、電界めっき法により、銅等の金属導電体をビアホールに埋め込む構成としているため、製造工程が複雑になるとともに、コストアップになるという問題があった。
In the multilayer wiring board described in
そこで、本発明は、上述の問題に鑑みてなされたものであり、遮光領域を抑制することにより、開口率の低下を防止するとともに、製造工程を簡素化することができる多層配線基板及びそれを備えた半導体装置を提供することを目的とする。 Therefore, the present invention has been made in view of the above-described problems, and by suppressing the light shielding region, it is possible to prevent a decrease in the aperture ratio and to simplify the manufacturing process, and the multilayer wiring substrate. An object of the present invention is to provide a provided semiconductor device.
上記目的を達成するために、請求項１に記載の発明は、第１コンタクトホールが形成された第１絶縁膜と、第１絶縁膜上に積層されるとともに、第１絶縁膜の表面及び第１コンタクトホールの表面に形成された第１配線層と、第１配線層上に積層されるとともに、第２コンタクトホールが形成された第２絶縁膜と、第２絶縁膜上に積層されるとともに、第２絶縁膜の表面及び第２コンタクトホールの表面に形成され、第１配線層と導通された第２配線層とを備える多層配線基板であって、第１及び第２コンタクトホールが、多層配線基板の上下方向において重なった状態で直線的に配置され、第１コンタクトホールにおいて、第１配線層上に絶縁性樹脂が充填されていることを特徴とする。
In order to achieve the above object, the invention described in
同構成によれば、第１及び第２コンタクトホールが多層配線基板の上下方向において、重なった状態で直線的に配置されている。従って、第１及び第２配線層と第１及び第２コンタクトホールによる遮光面積の増大を効果的に抑制して、画素の開口面積を増大させることができる。その結果、例えば、多層配線基板を画素領域を有する液晶表示装置に使用した場合、画素領域において、画素の開口率の低下を効果的に抑制することが可能になる。 According to this configuration, the first and second contact holes are linearly arranged in an overlapping state in the vertical direction of the multilayer wiring board. Accordingly, it is possible to effectively suppress an increase in the light shielding area due to the first and second wiring layers and the first and second contact holes, and to increase the opening area of the pixel. As a result, for example, when a multilayer wiring board is used in a liquid crystal display device having a pixel region, it is possible to effectively suppress a decrease in the aperture ratio of the pixel in the pixel region.
また、第１コンタクトホールにおいて、第１配線層上に絶縁性樹脂が充填される。従って、銅等の金属導電体をめっきによりビアホールに埋め込む上記従来技術とは異なり、多層配線基板の製造工程を簡素化できるとともに、コストアップを抑制することができる。 In the first contact hole, an insulating resin is filled on the first wiring layer. Therefore, unlike the prior art in which a metal conductor such as copper is embedded in the via hole by plating, the manufacturing process of the multilayer wiring board can be simplified and the increase in cost can be suppressed.
請求項２に記載の発明は、請求項１に記載の多層配線基板であって、絶縁性樹脂と第２配線層とが接触するとともに、絶縁性樹脂と第２配線層との接触部分が平坦化され、第１配線層と第２配線層とが、第１及び第２コンタクトホールの縁部で導通されていることを特徴とする。
The invention according to
同構成によれば、絶縁性樹脂と第２配線層との接触部分が平坦化されている。従って、多層配線基板の上下方向において、第１及び第２コンタクトホールを重なった状態で直線的に配置する構成とした場合であっても、第１及び第２コンタクトホールの縁部において第１配線層と第２配線層との間を確実に導通させることが可能になり、導通不良を防止できる。また、例えば、多層配線基板を画素領域を有する液晶表示装置に使用した場合であっても、画素領域において、液晶層を構成する液晶材料の配向みだれを防止することができる。 According to this configuration, the contact portion between the insulating resin and the second wiring layer is flattened. Therefore, even when the first and second contact holes are arranged linearly in the overlapping direction in the vertical direction of the multilayer wiring board, the first wiring is formed at the edge of the first and second contact holes. It is possible to reliably conduct between the layer and the second wiring layer, and to prevent conduction failure. Further, for example, even when the multilayer wiring board is used in a liquid crystal display device having a pixel region, it is possible to prevent the liquid crystal material constituting the liquid crystal layer from being spilled in the pixel region.
また、第１配線層と第２配線層とが、第１及び第２コンタクトホールの縁部で導通されている。従って、第１コンタクトホールにおいて、絶縁性樹脂を充填した場合であっても、第１及び第２配線層間の導通を確実に達成することができる。 The first wiring layer and the second wiring layer are electrically connected at the edge portions of the first and second contact holes. Therefore, even when the first contact hole is filled with an insulating resin, conduction between the first and second wiring layers can be reliably achieved.
請求項３に記載の発明は、請求項２に記載の多層配線板であって、第１コンタクトホールの径をＲ１、第２コンタクトホールの径をＲ２とした場合に、Ｒ１＜Ｒ２の関係が成立することを特徴とする。
The invention according to
同構成によれば、第１及び第２コンタクトホールの縁部で導通される第１配線層と第２配線層との接触面積を増大させることが可能になる。その結果、第１配線層と第２配線層間の導通が容易になるとともに、低抵抗接続が可能になる。 According to this configuration, it is possible to increase the contact area between the first wiring layer and the second wiring layer that are conducted at the edges of the first and second contact holes. As a result, conduction between the first wiring layer and the second wiring layer is facilitated and a low resistance connection is possible.
請求項４に記載の発明は、請求項１〜請求項３のいずれか１項に記載の多層配線基板であって、第３コンタクトホールが形成されるとともに、第２配線層上に積層された第３絶縁膜と、第３絶縁膜上に積層されるとともに、第３絶縁膜の表面及び第３コンタクトホールの表面に形成され、第２配線層と導通された第３配線層とを更に備え、第１〜第３コンタクトホールが、多層配線基板の上下方向において重なった状態で直線的に配置され、第２コンタクトホールにおいて、第２配線層上に他の絶縁性樹脂が充填され、他の絶縁性樹脂と第３配線層とが接触するとともに、他の絶縁性樹脂と第３配線層との接触部分が平坦化され、第２配線層と第３配線層とが、第２及び第３コンタクトホールの縁部で導通され、第２コンタクトホール及び第３コンタクトホールが平面視において略長方形状を有しており、第２コンタクトホールの長手方向と第３コンタクトホールの長手方向とが直交することを特徴とする。
Invention of
同構成によれば、第１コンタクトホール及び第２コンタクトホールを形成する際に、アライメントずれが生じた場合であっても、第２コンタクトホールの長手方向において、第１及び第２コンタクトホールの縁部で第１配線層と第２配線層とを確実に接触させて、安定して導通させることが可能になる。また、第１及び第２コンタクトホールの縁部で第１配線層と第２配線層とを確実に接触させることができるため、絶縁性樹脂と第２配線層との接触部分の平坦化が容易になる。 According to this configuration, even when alignment misalignment occurs when forming the first contact hole and the second contact hole, the edges of the first and second contact holes in the longitudinal direction of the second contact hole. Thus, the first wiring layer and the second wiring layer can be reliably brought into contact with each other and can be stably conducted. Further, since the first wiring layer and the second wiring layer can be reliably brought into contact with each other at the edge portions of the first and second contact holes, the contact portion between the insulating resin and the second wiring layer can be easily flattened. become.
また、第２コンタクトホール及び第３コンタクトホールを形成する際に、アライメントずれが生じた場合であっても、第３コンタクトホールの長手方向において、第２及び第３コンタクトホールの縁部で第２配線層と第３配線層とを確実に接触させて、安定して導通させることが可能になる。また、第２及び第３コンタクトホールの縁部で第２配線層と第３配線層とを確実に接触させることができるため、他の絶縁性樹脂と第３配線層との接触部分の平坦化が容易になる。 In addition, even when misalignment occurs when forming the second contact hole and the third contact hole, the second contact hole is formed at the edge of the second and third contact holes in the longitudinal direction of the third contact hole. The wiring layer and the third wiring layer can be reliably brought into contact with each other and can be stably conducted. In addition, since the second wiring layer and the third wiring layer can be reliably brought into contact with each other at the edge portions of the second and third contact holes, the contact portion between the other insulating resin and the third wiring layer is flattened. Becomes easier.
また、本発明の請求項１〜請求項４のいずれか１項に記載の多層配線基板は、開口率の低下を効果的に抑制することができるとともに、多層配線基板の製造工程を簡素化でき、コストアップを抑制することができるという優れた特性を備えている。従って、本発明は、請求項５に記載の発明のように、請求項１〜請求項４のいずれか１項に記載の多層配線基板と、多層配線基板に設けられるとともに、第１のコンタクトホールを介して、第１配線層と電気的に接続された半導体素子に好適に使用される。
Moreover, the multilayer wiring board according to any one of
本発明によれば、画素の開口率の低下を効果的に抑制することが可能になるとともに、多層配線基板の製造工程を簡素化でき、コストアップを抑制することができる。 According to the present invention, it is possible to effectively suppress a decrease in the aperture ratio of a pixel, simplify a manufacturing process of a multilayer wiring board, and suppress an increase in cost.
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The present invention is not limited to the following embodiment.
（第１の実施形態）
図１は、本発明の第１の実施形態に係る多層配線基板を備える半導体装置の構成を示す概略図であり、図２は、本発明の第１の実施形態に係る半導体装置における多層配線基板の概略構成を示す断面図である。また、図３は、図２を矢印Ｍの方向から見た場合のコンタクトホールの位置関係を示す平面図である。
(First embodiment)
FIG. 1 is a schematic view showing a configuration of a semiconductor device including a multilayer wiring board according to the first embodiment of the present invention, and FIG. 2 is a multilayer wiring board in the semiconductor device according to the first embodiment of the present invention. It is sectional drawing which shows schematic structure of these. FIG. 3 is a plan view showing the positional relationship of the contact holes when FIG. 2 is viewed from the direction of the arrow M.
なお、本実施形態においては、半導体素子として、能動素子であるＴＦＴを例に挙げて説明するとともに、半導体装置として、ＴＦＴを有する液晶表示装置について説明する。 In the present embodiment, a TFT which is an active element is described as an example of a semiconductor element, and a liquid crystal display device having a TFT as a semiconductor device is described.
図１に示すように、液晶表示装置５０は、多層配線基板であるＴＦＴ基板１と、ＴＦＴ基板１に対向して配置された対向基板３５と、対向基板３５及びＴＦＴ基板１の間に設けられた表示媒体層である液晶層（図示省略）とを備えている。対向基板３５には、図示省略のカラーフィルタ、共通電極及びブラックマトリクス等が形成されている。
As shown in FIG. 1, the liquid
一方、ＴＦＴ基板１は、いわゆるアクティブマトリクス基板に構成されている。ＴＦＴ基板１には、表示に寄与する表示領域（または、画素領域）３６と、表示領域３６の周りに形成されて表示に寄与しない額縁領域３７とを有している。表示領域３６には、複数の画素（図示省略）がマトリクス状に配置されている。各画素には、図示を省略するが、液晶層を駆動するための画素電極と、画素電極をスイッチング駆動するＴＦＴがそれぞれ設けられている。
On the other hand, the
また、例えば、ＴＦＴ基板１及び対向基板３５は、それぞれ矩形状に形成され、対向基板３５はＴＦＴ基板１より一回り小さく形成されている。そして、ＴＦＴ基板１と対向基板３５とが互いに重なっている領域に表示領域３６が矩形状に形成されている。
Further, for example, the
なお、ＴＦＴ基板１、対向基板３５、及び表示領域３６の形状は、矩形状に限定されず、他の形状であっても良い。
The shapes of the
額縁領域３７のうち対向基板３５の一辺に沿った領域には、ゲートドライバ部３８が形成されている。また、対向基板３５の他の一辺に沿った額縁領域３７には、ソースドライバ部３９が形成されている。これらゲートドライバ部３８及びソースドライバ部３９には、ロジック回路である駆動回路が形成され、配線を介して各画素のＴＦＴに接続されている。
A
また、図２に示すように、ＴＦＴ基板１に設けられ、画素または駆動回路に形成されるＴＦＴ１２は、半導体膜５の上方にゲート電極７を設けた、いわゆるトップゲート構造を有するＴＦＴである。
As shown in FIG. 2, the
このＴＦＴ１２は、基板２上に、ベースコート膜３、半導体膜５、ゲート絶縁膜４、ゲート電極７及び第１〜第３層間絶縁膜８〜１０がこの順に積層された構造を有するものである。
The
より具体的には、図２に示すように、ＴＦＴ基板１は、基板２の表面上に形成されたベースコート膜３と、ベースコート膜３の表面上に形成された半導体膜５と、半導体膜５を覆うようにベースコート膜３の表面上に形成されたゲート絶縁膜４と、ゲート絶縁膜４の表面上に形成されたゲート電極７と、ゲート電極７を覆うようにゲート絶縁膜４上に積層された第１層間絶縁膜８と、第１層間絶縁膜８の表面上に形成された第２層間絶縁膜９と、第２層間絶縁膜９の表面上に形成された第３層間絶縁膜１０とを有している。
More specifically, as shown in FIG. 2, the
なお、図２に示すように、ゲート電極７は、ゲート絶縁膜４を介して半導体膜５に対向して配設されている。また、半導体膜５は、ゲート電極７に対向する領域がチャネル領域２２として形成され、チャネル領域２２の側方に隣接する一方の領域がソース領域２３として形成されるとともに、他方の領域がドレイン領域２４として形成されている。また、図示はしないが、ＴＦＴ１２は、チャネル領域２２とソース領域２３の間、及びチャネル領域２２とドレイン領域２４の間に、各々低濃度不純物領域を設けたＬＤＤ構造のＴＦＴとしても良い。
As shown in FIG. 2, the
また、図２に示すように、ゲート絶縁膜４と第１層間絶縁膜８には、半導体膜５におけるソース領域２３の一部が露出するように形成されたコンタクトホール１９と、半導体膜５におけるドレイン領域２４の一部が露出するように形成されたコンタクトホール１１（以下、「第１コンタクトホール１１」という。）が形成されている。
As shown in FIG. 2, the
また、図２に示すように、ＴＦＴ１２は、配線層１３，１４を有している。より具体的には、第１層間絶縁膜８の表面及びコンタクトホール１９の表面に配線層１３が形成されるとともに、配線層１３は、コンタクトホール１９を介して半導体膜５のソース領域２３に電気的に接続されている。
Further, as shown in FIG. 2, the
また、同様に、第１層間絶縁膜８の表面及び第１コンタクトホール１１の表面に配線層１４（以下、「第１配線層１４」という。）が形成されるとともに、第１配線層１４は、第１コンタクトホール１１を介して半導体膜５のドレイン領域２４に電気的に接続されている。なお、第１配線層１４は、第１層間絶縁膜８上に積層されている。
Similarly, a wiring layer 14 (hereinafter referred to as “
また、図２に示すように、ＴＦＴ基板１において、第２層間絶縁膜９には、第１配線層１４の一部が露出するように形成された第２コンタクトホール１５が形成されている。そして、第２層間絶縁膜９の表面及び第２コンタクトホール１５の表面に第２配線層１６が形成されるとともに、第２配線層１６は、コンタクトホール１５を介して第１配線層１４に電気的に接続されている。なお、第２配線層１６は、第２層間絶縁膜９上に積層されている。
As shown in FIG. 2, in the
また、図２に示すように、ＴＦＴ基板１において、第３層間絶縁膜１０には、第２配線層１６の一部が露出するように形成された第３コンタクトホール１７が形成されている。そして、第３層間絶縁膜１０の表面及び第３コンタクトホール１７の表面に第３配線層１８が形成されるとともに、第３配線層電極１８は、コンタクトホール１７を介して第２配線層１６に電気的に接続されている。なお、第３配線層１８は、第３層間絶縁膜１０上に積層されている。
As shown in FIG. 2, in the
このように、本実施形態においては、ＴＦＴ基板１は、高密度、高精度の配線層を形成するために、第１〜第３配線層１４，１６，１８と第１〜第３絶縁膜８〜１０とを交互に積層したビルドアップ構造を有する多層配線基板として構成されている。
As described above, in this embodiment, the
基板２を構成する材料としては、絶縁材料からなるものが好ましく、かかる絶縁材料としては、例えば、ガラス、石英、プラスチック（アクリル樹脂）等の透明な材料が挙げられる。また、基板２の厚みは、０．５〜０．７ｍｍが好ましい。
The material constituting the
ベースコート膜３を構成する材料としては、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮｘ（ｘは正数））、シリコンオキシナイトライド（ＳｉＮＯ）等の材料が挙げられる。
Examples of the material constituting the
なお、ベースコート膜３は、これらの材料による積層構造としても良い。また、ベースコート膜３の厚みは、５０〜３００ｎｍが好ましい。
Note that the
ゲート絶縁膜６を構成する材料としては、特に限定されず、例えば、酸化シリコン（ＳｉＯ２）や、ＳｉＯＦ、ＳｉＯＣ等の酸化シリコンよりも誘電率が低い材料、四窒化三ケイ素（Ｓｉ３Ｎ４）等の窒化シリコン（ＳｉＮｘ（ｘは正数））、シリコンオキシナイトライド（ＳｉＮＯ）、二酸化チタン（ＴｉＯ２）、三酸化二アルミニウム（Ａｌ２Ｏ３）、五酸化二タンタル（Ｔａ２Ｏ５）等の酸化タンタル、二酸化ハフニウム（ＨｆＯ２）、二酸化ジルコニウム（ＺｒＯ２）等の酸化シリコンよりも誘電率が高い材料が挙げられる。 The material forming the gate insulating film 6 is not particularly limited. For example, silicon oxide (SiO 2 ), a material having a lower dielectric constant than silicon oxide such as SiOF, SiOC, or the like, trisilicon tetranitride (Si 3 N 4 ) silicon nitride such as (SiNx (x is a positive number)), silicon oxynitride (SiNO), titanium dioxide (TiO 2), dialuminum trioxide (Al 2 O 3), tantalum pentoxide (Ta 2 O 5 ) And the like, and materials having a higher dielectric constant than silicon oxide such as tantalum oxide, hafnium dioxide (HfO 2 ), and zirconium dioxide (ZrO 2 ).
なお、ゲート絶縁膜６は、単層構造であってもよいし、積層構造であってもよい。また、ゲート絶縁膜４の厚みは、３０〜１５０ｎｍが好ましい。
The gate insulating film 6 may have a single layer structure or a laminated structure. The thickness of the
半導体膜５を構成する材料としては、廉価性及び量産性の観点から、シリコンが好ましく、例えば、アモルファスシリコン、ポリシリコン、連続粒界結晶（ＣＧ）シリコンが挙げられる。このうち、高移動度を実現するとの観点から、ポリシリコン、ＣＧシリコン等がより好ましい。なお、半導体膜５の厚みは、２０〜１００ｎｍが好ましい。
The material constituting the
また、半導体膜５は、ＴＦＴ１２のアクティブ層を構成しており、このアクティブ層は、一端側が高濃度にリンやボロン等の不純物がドープされたソース領域２３と、他端側が同じく高濃度に不純物がドープされたドレイン領域２４と、それらの間の中間部分のチャネル領域２２により構成されている。
The
ゲート電極７を構成する材料としては、高融点を有しているものが好ましく、例えば、モリブテン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）等の高融点金属や、モリブデンシリサイド等の高融点シリサイドが好適に使用される。なお、ゲート電極７の厚みは、１００〜５００ｎｍが好ましい。
The material constituting the
第１層間絶縁膜８を構成する材料としては、特に限定されず、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮｘ（ｘは正数））等が挙げられる。
The material constituting the first
なお、第１層間絶縁膜８の厚みは、５００ｎｍ以上１０００ｎｍ以下が好ましい。これは、第１層間絶縁膜８の厚みが５００ｎｍ未満の場合は、第１層間絶縁膜８を平坦化することが困難になるという不都合が生じる場合があるためであり、１０００ｎｍより大きい場合は、エッチングにより、コンタクトホール１９，１１を形成することが困難になるという不都合が生じる場合があるためである。
The thickness of the first
第２及び第３層間絶縁膜９，１０を構成する材料としては、感光性を有するとともに、紫外線に感光し、アルカリ現像可能なポジ型の材料（例えば、感光性アクリル樹脂や感光性エポキシ樹脂、感光性ポリイミド樹脂）等が挙げられる。なお、第２及び第３層間絶縁膜９，１０の厚みは、１．５μｍ以上２．５μｍ以下が好ましい。
As a material constituting the second and third
配線層１３、及び第１配線層１４としては、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層膜（Ｔｉ／Ａｌ／Ｔｉ）が好適に使用され、チタン（Ｔｉ）層の厚みは、５０〜１５０ｎｍが好ましく、アルミニウム（Ａｌ）層の厚みは、２００から５００ｎｍが好ましい。
As the
また、第２配線層１６としては、例えば、モリブテン（Ｍｏ）とアルミニウム（Ａｌ）の積層膜（Ａｌ／Ｍｏ）が好適に使用され、モリブテン（Ｍｏ）層の厚みは、５０〜１５０ｎｍが好ましく、アルミニウム（Ａｌ）層の厚みは、２００から５００ｎｍが好ましい。
Further, as the
また、第３配線層１８は、例えば、錫をドープした酸化インジウムであるＩＴＯ（Indium Tin Oxide）膜により形成されており、スパッタリング法、ＣＶＤ法、真空蒸着法等により形成される。
The
ここで、本実施形態においては、図２、図３に示すように、第１〜第３コンタクトホール１１，１５，１７がＴＦＴ基板１の上下方向（図２に示すＴＦＴ基板１の厚み方向であって、図中の矢印Ｘの方向）において、重なった状態で直線的に配置される構成としている。
Here, in this embodiment, as shown in FIGS. 2 and 3, the first to third contact holes 11, 15, and 17 are formed in the vertical direction of the TFT substrate 1 (in the thickness direction of the
このような構成により、第１〜第３配線層１４，１６，１８及びコンタクトホール１１，１５，１７による遮光面積の増大を効果的に抑制して、画素の開口面積を増大させることができる。 With such a configuration, it is possible to effectively suppress an increase in the light shielding area due to the first to third wiring layers 14, 16, 18 and the contact holes 11, 15, 17 and to increase the opening area of the pixel.
また、本実施形態においては、第１及び第２コンタクトホール１１，１５において、第１及び第２コンタクトホール１１，１５の各々の表面上に形成された第１及び第２配線層１４，１６上に絶縁性樹脂が充填されている点に特徴がある。 In the present embodiment, in the first and second contact holes 11 and 15, on the first and second wiring layers 14 and 16 formed on the surfaces of the first and second contact holes 11 and 15, respectively. It is characterized in that it is filled with an insulating resin.
また、当該絶縁性樹脂と第１及び第２配線層１４，１６との接触部分が平坦化されている点に特徴がある。更に、第１〜第３配線層１４，１６，１８が、第１〜第３コンタクトホール１１，１５，１７の縁部で導通されている点に特徴がある。 Further, there is a feature in that a contact portion between the insulating resin and the first and second wiring layers 14 and 16 is flattened. Further, the first to third wiring layers 14, 16 and 18 are characterized in that they are electrically connected at the edge portions of the first to third contact holes 11, 15 and 17.
より具体的には、図２に示すように、第１コンタクトホール１１において、第１コンタクトホール１１の表面上に形成された第１配線層１４上に絶縁性樹脂２５が充填されるとともに、当該絶縁性樹脂２５と第２配線層１６との接触部分２５ａが平坦化されている。また、第１及び第２配線層１４，１６が、第１及び第２コンタクトホール１１，１５の縁部２６で導通されている。
More specifically, as shown in FIG. 2, in the
また、同様に、図２に示すように、コンタクトホール１５において、コンタクトホール１５の表面上に形成された第２配線層１６上に絶縁性樹脂２７が充填されるとともに、当該絶縁性樹脂２７と第３配線層１８との接触部分２７ａが平坦化されている。また、第２及び第３配線層１６，１８が、第２及び第３コンタクトホール１５，１７の縁部２８で導通されている。
Similarly, as shown in FIG. 2, in the
そして、このように絶縁性樹脂２５，２７を充填する構成としているため、銅等の金属導電体をめっきによりビアホールに埋め込む上記従来技術とは異なり、ＴＦＴ基板１の製造工程を簡素化できるとともに、コストアップを抑制することができる。
And since it is set as the structure filled with insulating
また、絶縁性樹脂２５と第２配線層１６との接触部分２５ａ、及び絶縁性樹脂２７と第３配線層１８との接触部分２７ａが平坦化されているため、第１〜第３コンタクトホール１１，１５，１７を上下方向Ｘにおいて、重なった状態で直線的に配置する構成とした場合であっても、第１及び第２コンタクトホール１１，１５の縁部２６において、第１配線層１４と第２配線層１６との間を確実に導通させることが可能になるとともに、第２及び第３コンタクトホール１５，１７の縁部２８において、第２配線層１６と第３配線層１８との間を確実に導通させることが可能になり、配線間の導通不良を防止できる。また、多層配線基板であるＴＦＴ基板１を画素領域を有する液晶表示装置５０に使用した場合であっても、当該画素領域において、液晶層を構成する液晶材料の配向みだれを防止することができる。
Further, since the
また、第１〜第３配線層１４，１６，１８が、第１〜第３コンタクトホール１１，１５，１７の縁部２６，２８で導通されているため、第１及び第２コンタクトホール１１，１５に絶縁性樹脂２５，２７を充填した場合であっても、第１〜第３配線層１４，１６，１８間の導通を確実に達成することができる。
Further, since the first to third wiring layers 14, 16, 18 are electrically connected at the
なお、絶縁性樹脂２５，２７を構成する材料としては、上述の第１〜第３層間絶縁膜８〜１０を構成する材料と同様のものを使用することができる。この絶縁性樹脂２５，２７は、第１〜第３配線層１４，１６，１８に対して不活性な永久膜として機能する。
In addition, as a material which comprises the insulating
また、本実施形態においては、図２に示すように、ＴＦＴ基板１の上下方向Ｘにおいて、重なった状態で直線的に配置される第１〜第３コンタクトホール１１，１５，１７の径が、上方（図２に示すＴＦＴ基板１の厚み方向であって、図中の矢印Ｙの方向）に向けて漸増する構成としている。
Further, in the present embodiment, as shown in FIG. 2, the diameters of the first to third contact holes 11, 15, 17 that are linearly arranged in an overlapping state in the vertical direction X of the
より具体的には、図２に示すように、第１コンタクトホール１１の径をＲ１、第２コンタクトホール１５の径をＲ２、及び第３コンタクトホール１７の径をＲ３とした場合に、Ｒ１＜Ｒ２＜Ｒ３の関係が成立する構成となっている。なお、ここで言う「径」とは、第１〜第３コンタクトホール１１，１５，１７の各々の断面における径のことをいう。
More specifically, as shown in FIG. 2, when the diameter of the
このような構成により、第１及び第２コンタクトホール１１，１５の縁部２６で導通される第１配線層１４と第２配線層１６との接触面積を増大させることが可能になるため、第１配線層１４と第２配線層１６間の導通が容易になるとともに、低抵抗接続が可能になる。
With this configuration, it is possible to increase the contact area between the
また、同様に、第２及び第３コンタクトホール１５，１７の縁部２８で導通される第２配線層１６と第３配線層１８との接触面積を増大させることが可能になるため、第２配線層１６と第３配線層１８間の導通が容易になるとともに、低抵抗接続が可能になる。
Similarly, it is possible to increase the contact area between the
なお、第１〜第３コンタクトホール１１，１５，１７の形状としては、例えば、上端が開口された逆円錐台形状等を挙げることができる。また、第１コンタクトホール１１の径Ｒ１は２μｍ〜４μｍが好ましく、第２及び第３コンタクトホール１５，１７の径Ｒ２，Ｒ３は、３μｍ〜５μｍが好ましい。
In addition, as a shape of the 1st-3rd contact holes 11, 15, and 17, the inverted truncated cone shape etc. which the upper end opened can be mentioned, for example. Further, the diameter R 1 of the
次に、液晶表示装置５０の製造方法の一例について説明する。図４〜図１５は、本発明の第１の実施形態に係る多層配線基板を備える半導体装置の製造方法を説明するための断面図である。
Next, an example of a method for manufacturing the liquid
＜ベースコート膜形成工程＞
まず、図４に示すように、ガラス基板やプラスチック基板等の基板２上に、ＣＶＤ法等の方法により、例えば、酸化シリコンからなるベースコート膜３を形成する。
<Base coat film formation process>
First, as shown in FIG. 4, a
＜半導体膜形成工程＞
次いで、図５に示すように、例えば、アモルファスシリコンにより、ベースコート膜３上に、例えば、フォトリソグラフィー法により、所定の厚み（例えば、５０ｎｍの厚み）を有する半導体膜５をパターン形成する。
<Semiconductor film formation process>
Next, as shown in FIG. 5, the
＜ゲート絶縁膜形成工程＞
次いで、図６に示すように、半導体膜５を覆うように、ベースコート膜３上に、例えば、ＣＶＤ法により、例えば、酸化シリコンからなる膜厚が３０〜１５０ｎｍ程度のゲート絶縁膜４を形成する。
<Gate insulation film formation process>
Next, as illustrated in FIG. 6, the
次いで、図７に示すように、モリブテン（Ｍｏ）等の金属材料により、ゲート絶縁膜４上に、所定の厚み（例えば、８０ｎｍの厚み）を有するゲート電極７をパターン形成する。ゲート電極７の形成方法としては、スパッタ法で金属材料やシリサイドを成膜した後、フォトエッチング法でパターニングする方法等が挙げられる。
Next, as shown in FIG. 7, a
また、この際、半導体膜５に不純物イオンをイオン注入した後に、加熱処理によってその不純物イオンを活性化させる。その結果、半導体膜５において、ゲート電極７に重なっている領域をチャネル領域２２として形成するとともに、ゲート電極４に重なっていない領域をソース領域２３及びドレイン領域２４として形成する。
At this time, impurity ions are implanted into the
＜第１層間絶縁膜形成工程＞
次いで、図８に示すように、ゲート電極７を覆うように、ゲート絶縁膜４上に、例えば、ＣＶＤ法により、酸化シリコンからなる第１層間絶縁膜８を形成し、ゲート電極７を被覆する。
<First interlayer insulating film forming step>
Next, as shown in FIG. 8, a first
＜コンタクトホール形成工程＞
次いで、図９に示すように、ゲート絶縁膜４と第１層間絶縁膜８に対して、エッチングを行うことにより、コンタクトホール１９，１１を同時に形成する。より具体的には、ゲート絶縁膜４と第１層間絶縁膜８に対して、半導体膜５の上方位置に、当該半導体膜５におけるソース領域２３の一部が露出するようにコンタクトホール１９が形成されるとともに、半導体膜５におけるドレイン領域２４の一部が露出するように第１コンタクトホール１１が形成される。
<Contact hole formation process>
Next, as shown in FIG. 9, contact holes 19 and 11 are formed simultaneously by etching the
＜第１配線層形成工程＞
次いで、図１０に示すように、コンタクトホール１９，１１の表面、及び第１層間絶縁膜８の表面に、導電性材料を積層させて形成し、当該導電性材料をフォトリソグラフィー及びエッチングによりパターニングする。
<First wiring layer forming step>
Next, as shown in FIG. 10, a conductive material is laminated on the surfaces of the contact holes 19 and 11 and the surface of the first
そして、コンタクトホール１９，１１を介して、半導体膜５に電気的に接続される配線層１３、及び第１配線層１４を形成する。なお、上述の導電性材料としては、上述のごとく、チタン（Ｔｉ）やアルミニウム（Ａｌ）等を使用することができる。
Then, the
＜第２層間絶縁膜形成工程＞
次いで、図１１に示すように、配線層１３及び第１配線層１４を覆うように、第１層間絶縁膜８上に、例えば、絶縁性樹脂である感光性アクリル樹脂を積層して、第２層間絶縁膜９を形成し、配線層１３及び第１配線層１４を被覆する。
<Second interlayer insulating film forming step>
Next, as shown in FIG. 11, for example, a photosensitive acrylic resin that is an insulating resin is laminated on the first
なお、この際、図１１に示すように、第１コンタクトホール１１において、第２層間絶縁膜８を形成する感光性アクリル樹脂等が絶縁性樹脂２５として、第１コンタクトホール１１の表面上に形成された第１配線層１４上に充填される。
At this time, as shown in FIG. 11, in the
＜コンタクトホール形成工程＞
次いで、図１２に示すように、第２層間絶縁膜９に対して、フォトマスクを介して紫外線を照射して、露光処理を行うことにより、コンタクトホール１５を形成する。より具体的には、第２層間絶縁膜９に対して、第１コンタクトホール１１及び第１配線層１４の上方位置に、第１配線層１４の一部及び絶縁性樹脂２５の表面が露出するようにコンタクトホール１５が形成される。
<Contact hole formation process>
Next, as shown in FIG. 12, contact holes 15 are formed by irradiating the second
なお、この際、図１２に示すように、第１及び第２コンタクトホール１１，１５がＴＦＴ基板１の上下方向Ｘにおいて、重なった状態で直線的に配置される。また、絶縁性樹脂２５と第２配線層１６との接触部分２５ａとなる絶縁性樹脂２５の表面が平坦化される。
At this time, as shown in FIG. 12, the first and second contact holes 11 and 15 are linearly arranged in an overlapping state in the vertical direction X of the
＜第２配線層形成工程＞
次いで、図１３に示すように、コンタクトホール１５の表面、及び第２層間絶縁膜９の表面に、導電性材料を積層させて形成し、当該導電性材料をフォトリソグラフィー及びエッチングによりパターニングする。
<Second wiring layer forming step>
Next, as shown in FIG. 13, a conductive material is laminated on the surface of the
そして、コンタクトホール１５を介して、第１配線層１４に電気的に接続される第２配線層１６を形成する。なお、上述の導電性材料としては、上述のごとく、モリブテン（Ｍｏ）やアルミニウム（Ａｌ）等を使用することができる。また、この際、第１及び第２配線層１４，１６が、第１及び第２コンタクトホール１１，１５の縁部２６で導通されることになる。
Then, a
＜第３層間絶縁膜形成工程＞
次いで、図１４に示すように、第２配線層１６を覆うように、第２層間絶縁膜９上に、例えば、絶縁性樹脂である感光性アクリル樹脂を積層して、第３層間絶縁膜１０を形成し、第２配線層１６を被覆する。
<Third interlayer insulating film forming step>
Next, as shown in FIG. 14, for example, a photosensitive acrylic resin that is an insulating resin is laminated on the second
なお、この際、図１４に示すように、コンタクトホール１５において、第３層間絶縁膜１０を形成する感光性アクリル樹脂等が絶縁性樹脂２７として、コンタクトホール１５の表面上に形成された第２配線層１６上に充填される。
At this time, as shown in FIG. 14, in the
＜コンタクトホール形成工程＞
次いで、図１５に示すように、第３層間絶縁膜１０に対して、フォトマスクを介して紫外線を照射して、露光処理を行うことにより、コンタクトホール１７を形成する。より具体的には、第３層間絶縁膜１０に対して、コンタクトホール１５及び第２配線層１６の上方位置に、第２配線層１６の一部及び絶縁性樹脂２７の表面が露出するようにコンタクトホール１７が形成される。
<Contact hole formation process>
Next, as shown in FIG. 15, the third
なお、この際、図１５に示すように、第１〜第３コンタクトホール１１，１５，１７がＴＦＴ基板１の上下方向Ｘにおいて、重なった状態で直線的に配置される。また、絶縁性樹脂２７と第３配線層１８との接触部分２７ａとなる絶縁性樹脂２７の表面が平坦化される。
At this time, as shown in FIG. 15, the first to third contact holes 11, 15, and 17 are linearly arranged in an overlapping state in the vertical direction X of the
＜第３配線層形成工程＞
次いで、コンタクトホール１７の表面、及び第３層間絶縁膜１０の表面に、導電性材料を積層させて形成し、当該導電性材料をフォトリソグラフィー及びエッチングによりパターニングする。
<Third wiring layer forming step>
Next, a conductive material is stacked on the surface of the
そして、コンタクトホール１７を介して、第２配線層１６に電気的に接続される第３配線層１８を形成することにより、図２に示すＴＦＴ基板１が製造されることになる。なお、上述の導電性材料としては、上述のごとく、ＩＴＯ（Indium Tin Oxide）等を使用することができる。
Then, by forming the
また、この際、第２及び第３配線層１６，１８が、コンタクトホール１５，１７の縁部２８で導通されることになる。
At this time, the second and third wiring layers 16 and 18 are conducted at the
＜貼合体形成工程＞
そして、製造したＴＦＴ基板１と対向基板３５を、シール部材（不図示）及び液晶層（不図示）を介して互いに貼り合わせることにより、図１に示す液晶表示装置５０が製造されることになる。
<Bonding body formation process>
Then, the manufactured
なお、対向基板３５の製造方法としては、図示は省略するが、まず、例えば、ガラス基板、またはプラスチック基板等の透明基板に、カラーフィルタや遮光膜等をフォトリソグラフィー法等により所定の形状に形成し、次いで、透明な共通電極をＩＴＯ等により一様に形成する。その後、配向膜（不図示）を上述した共通電極等を覆うように形成することにより製造される。
Although the illustration of the manufacturing method of the
以上に説明した本実施形態によれば、以下の効果を得ることができる。 According to this embodiment described above, the following effects can be obtained.
（１）本実施形態においては、第１〜第３コンタクトホール１１，１５，１７がＴＦＴ基板１の上下方向Ｘにおいて、重なった状態で直線的に配置される構成としている。従って、第１〜第３配線層１４，１６，１８及び第１〜第３コンタクトホール１１，１５，１７による遮光面積の増大を効果的に抑制して、画素の開口面積を増大させることができる。従って、多層配線基板であるＴＦＴ基板１を画素領域を有する液晶表示装置５０に使用した場合、当該画素領域において、画素の開口率の低下を効果的に抑制することが可能になる。
(1) In the present embodiment, the first to third contact holes 11, 15, and 17 are linearly arranged in an overlapping state in the vertical direction X of the
（２）本実施形態においては、第１及び第２コンタクトホール１１，１５において、第１及び第２コンタクトホール１１，１５の表面上に形成された第１及び第２配線層１４，１６上に絶縁性樹脂２５，２７充填する構成としている。従って、銅等の金属導電体をめっきによりビアホールに埋め込む上記従来技術とは異なり、ＴＦＴ基板１の製造工程を簡素化できるとともに、コストアップを抑制することができる。
(2) In the present embodiment, in the first and second contact holes 11 and 15, on the first and second wiring layers 14 and 16 formed on the surfaces of the first and second contact holes 11 and 15. The insulating
（３）本実施形態においては、絶縁性樹脂２５と第２配線層１６との接触部分２５ａ、及び絶縁性樹脂２７と第３配線層１８との接触部分２７ａが平坦化されている。従って、第１〜第３コンタクトホール１１，１５，１７を、ＴＦＴ基板１の上下方向Ｘにおいて、重なった状態で直線的に配置する構成とした場合であっても、第１配線層１４と第２配線層１６との間、及び第２配線層１６と第３配線層１８との間を確実に導通させることが可能になり、導通不良を防止できる。また、多層配線基板であるＴＦＴ基板１を画素領域を有する液晶表示装置５０に使用した場合であっても、当該画素領域において、液晶層を構成する液晶材料の配向みだれを防止でき、表示品位を向上することができる。
(3) In the present embodiment, the
（４）本実施形態においては、第１〜第３配線層１４，１６，１８が、第１〜第３コンタクトホール１１，１５，１７の縁部２６，２８で導通される構成としている。従って、第１及び第２コンタクトホール１１，１５において、絶縁性樹脂２５，２７を充填した場合であっても、第１〜第３配線層１４，１６，１８間の導通を確実に達成することができる。
(4) In the present embodiment, the first to third wiring layers 14, 16, 18 are electrically connected at the
（５）本実施形態においては、第１コンタクトホール１１の径をＲ１、第２コンタクトホール１５の径をＲ２、及び第３コンタクトホール１７の径をＲ３とした場合に、Ｒ１＜Ｒ２＜Ｒ３の関係が成立する構成としている。従って、第１及び第２コンタクトホール１１，１５の縁部２６で導通される第１配線層１４と第２配線層１６との接触面積を増大させることが可能になる。また、第２及び第３コンタクトホール１５，１７の縁部２８で導通される第２配線層１６と第３配線層１８との接触面積を増大させることが可能になる。その結果、第１配線層１４と第２配線層１６間の導通、及び第２配線層１６と第３配線層１８間の導通が容易になるとともに、低抵抗接続が可能になる。
(5) In the present embodiment, when the diameter of the
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図１６は、本発明の第２の実施形態に係る半導体装置における多層配線基板のコンタクトホールの形状を説明するための平面図であり、図１７は、図１６のＡ−Ａ断面図に対応する多層配線基板の概略構成を示す図である。また、図１８は、図１６のＢ−Ｂ断面図に対応する多層配線基板の概略構成を示す図である。
(Second Embodiment)
Next, a second embodiment of the present invention will be described. FIG. 16 is a plan view for explaining the shape of the contact hole of the multilayer wiring board in the semiconductor device according to the second embodiment of the present invention, and FIG. 17 corresponds to the AA cross-sectional view of FIG. It is a figure which shows schematic structure of a multilayer wiring board. 18 is a diagram showing a schematic configuration of a multilayer wiring board corresponding to the BB cross-sectional view of FIG.
なお、上記第１の実施形態と同様の構成部分については同一の符号を付してその説明を省略する。また、半導体装置については、上述の第１の実施形態において説明したものと同様であるため、ここでは詳しい説明を省略する。また、本実施形態においても、半導体素子として、能動素子であるＴＦＴを例に挙げて説明するとともに、半導体装置として、ＴＦＴを有する液晶表示装置について説明する。 Note that the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted. The semiconductor device is the same as that described in the first embodiment, and a detailed description thereof is omitted here. In this embodiment, a TFT that is an active element will be described as an example of a semiconductor element, and a liquid crystal display device having a TFT as a semiconductor device will be described.
本実施形態においては、図１６に示すように、第２コンタクトホール１５と第３コンタクトホール１７が平面視において略長方形状を有しており、第２コンタクトホール１５の長手方向Ｃと第３コンタクトホール１７の長手方向Ｄとが直交する点に特徴がある。
In the present embodiment, as shown in FIG. 16, the
この様な構成により、ＴＦＴ基板３０において、第１コンタクトホール１１、及び第２コンタクトホール１５を形成する際に、アライメントずれが生じた場合であっても、図１７に示すように、第２コンタクトホール１５の長手方向Ｃにおいて、コンタクトホール１１，１５の縁部２６において第１配線層１４と第２配線層１６との接触面積を増大させることが可能になる。従って、第１及び第２コンタクトホール１１，１５の縁部２６で第１配線層１４と第２配線層１６とを確実に接触させることが可能になる。
With such a configuration, even when misalignment occurs when forming the
また、同様に、第２コンタクトホール１５、及び第３コンタクトホール１５を形成する際に、アライメントずれが生じた場合であっても、図１８に示すように、第３コンタクトホール１５の長手方向Ｄにおいて、コンタクトホール１５，１７の縁部２８において第２配線層１６と第３配線層１８との接触面積を増大させることが可能になる。従って、コンタクトホール１５，１７の縁部２８で第２配線層１６と第３配線層１８とを確実に接触させることが可能になる。
Similarly, even when misalignment occurs when forming the
以上に説明した本実施形態によれば、上述の（１）〜（５）の効果に加えて、以下の効果を得ることができる。 According to the present embodiment described above, the following effects can be obtained in addition to the effects (1) to (5) described above.
（６）本実施形態においては、第２コンタクトホール１５と第３コンタクトホール１７が平面視において略長方形状を有する構成としている。また、第２コンタクトホール１５の長手方向Ｃと第３コンタクトホール１７の長手方向Ｄとが直交する構成としている。従って、第１コンタクトホール１１、及び第２コンタクトホール１５を形成する際に、アライメントずれが生じた場合であっても、第２コンタクトホール１５の長手方向Ｃにおいて、第１及び第２コンタクトホール１１，１５の縁部２６で第１配線層１４と第２配線層１６とを確実に接触させて、安定して導通させることが可能になる。また、第１及び第２コンタクトホール１１，１５の縁部２６で第１配線層１４と第２配線層１６とを確実に接触させることができるため、絶縁性樹脂２５と第２配線層１６との接触部分２５ａの平坦化が容易になる。また、同様に、第２コンタクトホール１５、及び第３コンタクトホール１５を形成する際に、アライメントずれが生じた場合であっても、第３コンタクトホール１５の長手方向Ｄにおいて、第２及び第３コンタクトホール１５，１７の縁部２８で第２配線層１６と第３配線層１８とを確実に接触させて、安定して導通させることが可能になる。また、第２及び第３コンタクトホール１５，１７の縁部２８で第２配線層１６と第３配線層１８とを確実に接触させることができるため、絶縁性樹脂２７と第３配線層１６との接触部分２７ａの平坦化が容易になる。
(6) In the present embodiment, the
なお、上記実施形態は以下のように変更しても良い。 In addition, you may change the said embodiment as follows.
上記実施形態においては、第１〜第３配線層１４，１６，１８の３つの配線層を導通する構成としたが、２つの配線層を導通する構成としても良く、４つ以上の配線層を導通する構成としても良い。上述のごとく、本発明は、第１〜第３配線層１４，１６，１８の接続と、第２及び第３配線層１６，１８と絶縁性樹脂２５，２７との接触部分２５ａ，２７ａの平坦化を同時に行うことができるため、ＴＦＴ基板１の上下方向Ｘにおいて、配線層を何層でも導通させることが可能であり、任意の多層配線を実現できる。
In the above embodiment, the three wiring layers of the first to third wiring layers 14, 16, and 18 are made conductive. However, two wiring layers may be made conductive, and four or more wiring layers may be connected. It is good also as a structure which conducts. As described above, according to the present invention, the first to third wiring layers 14, 16, 18 are connected, and the
また、本発明を、上述のゲートドライバ部３８やソースドライバ部３９に適用する構成としても良い。このような構成により、ゲートドライバ部３８やソースドライバ部３９の面積を縮小することができ、液晶表示装置の小型化を図ることができる。
The present invention may be applied to the
上記実施形態においては、半導体素子として、トップゲート構造を有するＴＦＴ１２を例に挙げて説明したが、本発明の半導体素子はこれに限定されず、例えば、半導体膜の下方にゲート電極を設けたボトムゲート構造を有するＴＦＴや、半導体膜を上下２つのゲート電極で挟んだダブルゲート構造を有するＴＦＴであっても良い。
In the above embodiment, the
上記実施形態においては、半導体装置として、液晶表示装置を例に挙げて説明したが、本発明はこれに限定されず、例えば、有機ＥＬ表示装置等の他の半導体装置にも同様に適用することができる。 In the above embodiment, the liquid crystal display device has been described as an example of the semiconductor device. However, the present invention is not limited to this, and the present invention is similarly applied to other semiconductor devices such as an organic EL display device. Can do.
以上に説明したように、本発明は、多層に配線された多層配線基板およびそれを備えた液晶表示装置等の半導体装置に有用である。 As described above, the present invention is useful for a multilayer wiring substrate wired in multiple layers and a semiconductor device such as a liquid crystal display device including the multilayer wiring substrate.
１ ＴＦＴ基板
２ 基板
３ ベースコート膜
４ ゲート絶縁膜
５ 半導体膜
７ ゲート電極
８ 第１絶縁膜
９ 第２絶縁膜
１０ 第３絶縁膜
１１ 第１コンタクトホール
１２ ＴＦＴ（半導体素子）
１４ 第１配線層
１５ 第２コンタクトホール
１６ 第２配線層
１７ 第３コンタクトホール
１８ 第３配線層
２２ チャネル領域
２３ ソース領域
２４ ドレイン領域
２５ 絶縁性樹脂
２５ａ 絶縁性樹脂と第２配線層との接触部分
２６ 第１及び第２コンタクトホールの縁部
２７ 絶縁性樹脂（他の絶縁性樹脂）
２７ａ 絶縁性樹脂と第３配線層との接触部分
２８ 第２及び第３コンタクトホールの縁部
３５ 対向基板
３６ 表示領域（画素領域）
３７ 額縁領域
３８ ゲートドライバ部
３９ ソースドライバ部
５０ 液晶表示装置（半導体装置）
Ｃ 第２コンタクトホールの長手方向
Ｄ 第３コンタクトホールの長手方向
Ｒ１ 第１コンタクトホールの径
Ｒ２ 第２コンタクトホールの径
Ｒ３ 第３コンタクトホールの径
Ｘ ＴＦＴ基板の上下方向
DESCRIPTION OF
14
27a Contact portion between insulating resin and
37
C Longitudinal direction of the second contact hole D Longitudinal direction of the third contact hole R 1 Diameter of the first contact hole R 2 Diameter of the second contact hole R 3 Diameter of the third contact hole X Vertical direction of the TFT substrate
Claims (5)
前記第１絶縁膜上に積層されるとともに、前記第１絶縁膜の表面及び前記第１コンタクトホールの表面に形成された第１配線層と、
前記第１配線層上に積層されるとともに、第２コンタクトホールが形成された第２絶縁膜と、
前記第２絶縁膜上に積層されるとともに、前記第２絶縁膜の表面及び前記第２コンタクトホールの表面に形成され、前記第１配線層と導通された第２配線層と
を備える多層配線基板であって、
前記第１及び第２コンタクトホールが、前記多層配線基板の上下方向において重なった状態で直線的に配置され、
前記第１コンタクトホールにおいて、前記第１配線層上に絶縁性樹脂が充填されていることを特徴とする多層配線基板。 A first insulating film in which a first contact hole is formed;
A first wiring layer stacked on the first insulating film and formed on a surface of the first insulating film and a surface of the first contact hole;
A second insulating film stacked on the first wiring layer and having a second contact hole;
A multilayer wiring board comprising: a second wiring layer laminated on the second insulating film, and formed on the surface of the second insulating film and the surface of the second contact hole, and connected to the first wiring layer. Because
The first and second contact holes are linearly arranged in a state of overlapping in the vertical direction of the multilayer wiring board,
In the first contact hole, an insulating resin is filled on the first wiring layer.
前記第３絶縁膜上に積層されるとともに、前記第３絶縁膜の表面及び前記第３コンタクトホールの表面に形成され、前記第２配線層と導通された第３配線層とを更に備え、
前記第１〜第３コンタクトホールが、前記多層配線基板の上下方向において重なった状態で直線的に配置され、
前記第２コンタクトホールにおいて、前記第２配線層上に他の絶縁性樹脂が充填され、
前記他の絶縁性樹脂と前記第３配線層とが接触するとともに、前記他の絶縁性樹脂と第３配線層との接触部分が平坦化され、
前記第２配線層と前記第３配線層とが、前記第２及び第３コンタクトホールの縁部で導通され、
前記第２コンタクトホール及び前記第３コンタクトホールが平面視において略長方形状を有しており、前記第２コンタクトホールの長手方向と前記第３コンタクトホールの長手方向とが直交することを特徴とする請求項１〜請求項３のいずれか１項に記載の多層配線基板。 A third contact hole is formed, and a third insulating film stacked on the second wiring layer;
And a third wiring layer formed on the surface of the third insulating film and the surface of the third contact hole and electrically connected to the second wiring layer.
The first to third contact holes are linearly arranged in a state of overlapping in the vertical direction of the multilayer wiring board,
In the second contact hole, the second wiring layer is filled with another insulating resin,
The other insulating resin and the third wiring layer are in contact with each other, and the contact portion between the other insulating resin and the third wiring layer is planarized,
The second wiring layer and the third wiring layer are electrically connected at an edge of the second and third contact holes;
The second contact hole and the third contact hole have a substantially rectangular shape in plan view, and the longitudinal direction of the second contact hole and the longitudinal direction of the third contact hole are orthogonal to each other. The multilayer wiring board according to any one of claims 1 to 3.
前記多層配線基板に設けられるとともに、前記第１のコンタクトホールを介して、前記第１配線層と電気的に接続された半導体素子と
を備えることを特徴とする半導体装置。 The multilayer wiring board according to any one of claims 1 to 4,
A semiconductor device comprising: a semiconductor element provided on the multilayer wiring board and electrically connected to the first wiring layer through the first contact hole.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009144284A JP2011003650A (en) | 2009-06-17 | 2009-06-17 | Multilayer wiring board, and semiconductor device having the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009144284A JP2011003650A (en) | 2009-06-17 | 2009-06-17 | Multilayer wiring board, and semiconductor device having the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011003650A true JP2011003650A (en) | 2011-01-06 |
Family
ID=43561402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009144284A Pending JP2011003650A (en) | 2009-06-17 | 2009-06-17 | Multilayer wiring board, and semiconductor device having the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011003650A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014002834A1 (en) * | 2012-06-25 | 2014-01-03 | シャープ株式会社 | Active matrix substrate, liquid crystal display device, and method for manufacturing active matrix substrate |
| JP2014517524A (en) * | 2011-06-01 | 2014-07-17 | メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング | Hybrid bipolar TFT |
| JP2014134659A (en) * | 2013-01-10 | 2014-07-24 | Japan Display Inc | Wiring board and method for manufacturing the same |
| CN108807549A (en) * | 2018-06-01 | 2018-11-13 | 京东方科技集团股份有限公司 | Thin film transistor (TFT) and its manufacturing method, array substrate and its manufacturing method |
| JP2019096724A (en) * | 2017-11-22 | 2019-06-20 | ラピスセミコンダクタ株式会社 | Semiconductor device, method of manufacturing the same, method of trimming semiconductor device |
-
2009
- 2009-06-17 JP JP2009144284A patent/JP2011003650A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014517524A (en) * | 2011-06-01 | 2014-07-17 | メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング | Hybrid bipolar TFT |
| WO2014002834A1 (en) * | 2012-06-25 | 2014-01-03 | シャープ株式会社 | Active matrix substrate, liquid crystal display device, and method for manufacturing active matrix substrate |
| KR20150031439A (en) * | 2012-06-25 | 2015-03-24 | 샤프 가부시키가이샤 | Active matrix substrate, liquid crystal display device, and method for manufacturing active matrix substrate |
| JP5890901B2 (en) * | 2012-06-25 | 2016-03-22 | シャープ株式会社 | Active matrix substrate, liquid crystal display device, and method of manufacturing active matrix substrate |
| KR101706480B1 (en) | 2012-06-25 | 2017-02-13 | 샤프 가부시키가이샤 | Active matrix substrate, liquid crystal display device, and method for manufacturing active matrix substrate |
| JP2014134659A (en) * | 2013-01-10 | 2014-07-24 | Japan Display Inc | Wiring board and method for manufacturing the same |
| JP2019096724A (en) * | 2017-11-22 | 2019-06-20 | ラピスセミコンダクタ株式会社 | Semiconductor device, method of manufacturing the same, method of trimming semiconductor device |
| JP7066382B2 (en) | 2017-11-22 | 2022-05-13 | ラピスセミコンダクタ株式会社 | Semiconductor device, manufacturing method of semiconductor device, trimming method of semiconductor device |
| CN108807549A (en) * | 2018-06-01 | 2018-11-13 | 京东方科技集团股份有限公司 | Thin film transistor (TFT) and its manufacturing method, array substrate and its manufacturing method |
| US11302822B2 (en) | 2018-06-01 | 2022-04-12 | Boe Technology Group Co., Ltd. | Thin film transistor and fabrication method thereof, array substrate and fabrication method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI764323B (en) | Display apparatus | |
| US9362409B2 (en) | Semiconductor device | |
| JP4487318B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP4543385B2 (en) | Manufacturing method of liquid crystal display device | |
| TWI570493B (en) | Display device and method for manufacturing the same | |
| US8957418B2 (en) | Semiconductor device and display apparatus | |
| JP6076626B2 (en) | Display device and manufacturing method thereof | |
| TWI671572B (en) | Display panel and manufacturing method thereof | |
| JP4772395B2 (en) | Electro-optic display device and manufacturing method thereof | |
| JP5379331B2 (en) | Manufacturing method of semiconductor device | |
| TWI519879B (en) | Display panel and display apparatus including the same | |
| CN110070798B (en) | Display device | |
| JP2010256517A (en) | Active matrix display device | |
| WO2011142061A1 (en) | Thin-film transistor substrate and liquid-crystal display device provided with the same | |
| JP2018021993A (en) | Semiconductor substrate and display using the same | |
| JP2011003650A (en) | Multilayer wiring board, and semiconductor device having the same | |
| JP5290456B2 (en) | Connection terminal and display device having the connection terminal | |
| JP2007065150A (en) | Liquid crystal display device | |
| JP2019148690A (en) | Display device | |
| JP5201298B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2009151285A (en) | Liquid crystal display device and method for manufacturing the same | |
| KR20160057526A (en) | Thin Film Transistor Substrate For Flat Panel Display Having Enhanced Insulating Property Between Gate Line and Data Line And Method For Manufacturing The Same | |
| JP2010114160A (en) | Semiconductor element, method of manufacturing the same, and display device | |
| JP6139730B2 (en) | Display device and manufacturing method thereof | |
| JP2010122379A (en) | Liquid crystal display and organic el display device |