JP2011003174A - Power-saving trigger-type control device for instantly varying frequency and method thereof - Google Patents

Power-saving trigger-type control device for instantly varying frequency and method thereof Download PDF

Info

Publication number
JP2011003174A
JP2011003174A JP2009247972A JP2009247972A JP2011003174A JP 2011003174 A JP2011003174 A JP 2011003174A JP 2009247972 A JP2009247972 A JP 2009247972A JP 2009247972 A JP2009247972 A JP 2009247972A JP 2011003174 A JP2011003174 A JP 2011003174A
Authority
JP
Japan
Prior art keywords
trigger
power
signal
frequency
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009247972A
Other languages
Japanese (ja)
Inventor
Chung-Hsing Chang
張中行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JP2011003174A publication Critical patent/JP2011003174A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power-saving trigger-type control device for instantly adjusting frequency, and a method thereof.SOLUTION: The device includes a signal control unit having at least two signal input terminals, a counting control unit, and a clock generator. The two signal input terminals respectively receive trigger actions and then generate increment trigger signals and decrement trigger signals each counting to the same number as the corresponding trigger actions. The counting control unit counts the increment trigger signals or decrement trigger signals. The clock generator linearly increments or decrements output frequency according to the count of the increment trigger signals or decrement trigger signals. The device further has a power controller to regulate output voltage. The present invention can dynamically and instantly vary the frequency/voltage of the system via external control actions in any case to achieve power efficiency.

Description

本発明は、マザーボードのオーバー/アンダークロック技術に関するものであって、特に、周波数の調整以外に、電圧微調整が可能である周波数の即時調整が可能な節電型トリガー制御装置、および、その方法に関するものである。   The present invention relates to an over / underclock technology for a mother board, and more particularly, to a power-saving trigger control device capable of instantaneously adjusting a frequency capable of fine voltage adjustment in addition to frequency adjustment, and a method thereof. Is.

CPUの動作クロック周波数は、外部周波数と周波数逓倍器からなる。外部周波数というのは、全体のシステムバス周波数のことを指す。周波数逓倍器というのは周波数逓倍器係数のことで、CPUのクロック周波数(内部周波数)と外部周波数との間に、一比率関係が存在する。この比率関係が周波数逓倍器係数である。限りある条件下で、コンピュータシステムの効率を向上させるため、手動により、CPUの外部周波数と周波数逓倍器を設置して、CPUを更に高い周波数下で動作させ、これが、オーバークロックと称される。   The operation clock frequency of the CPU is composed of an external frequency and a frequency multiplier. External frequency refers to the overall system bus frequency. The frequency multiplier is a frequency multiplier coefficient, and there is a ratio between the CPU clock frequency (internal frequency) and the external frequency. This ratio relationship is the frequency multiplier coefficient. In order to improve the efficiency of the computer system under limited conditions, the CPU external frequency and frequency multiplier are manually installed to operate the CPU at a higher frequency, which is called overclocking.

現在、オーバークロックを達成する方法が三種あり、一つは、外部周波数を変化させる方式で、CPUとCPU外部周辺素子間で通信する全体のシステムバス周波数を変化させることにより、外部周波数を増加する。二つ目は、周波数逓倍器を変化させる方式で、周波数逓倍器はCPUの内部周波数と外部周波数の比率関係であるので、CPUの周波数逓倍器を変化させて、CPUの動作周波数を増加させ、オーバークロックを達成する。三つ目は、直接、CPUの動作電圧を変化させ、CPU動作電圧中のコア電圧がCPU内部演算の電圧値に関係するので、多くのオーバークロックが、同時に、コア電圧の逓増により、CPU演算時に、快速に安定する。   Currently, there are three types of methods for achieving overclocking. One is a method of changing the external frequency. The external frequency is increased by changing the entire system bus frequency for communication between the CPU and the CPU external peripheral elements. The second is a method of changing the frequency multiplier. Since the frequency multiplier is the ratio between the internal frequency of the CPU and the external frequency, the CPU frequency multiplier is changed to increase the CPU operating frequency. Achieve overclocking. Thirdly, since the CPU operating voltage is directly changed and the core voltage in the CPU operating voltage is related to the voltage value of the CPU internal calculation, many overclocks are simultaneously performed by increasing the core voltage during CPU calculation. , Stable quickly.

しかし、上述のどの方式を採用して、CPUオーバークロックを実行しても、現有のマザーボードにとって、オーバークロックが一高周波数点に達するとき、その後の周波数微調整動作、例えば、1〜2MH、又は、その他の単位で調整するのは、基本入出力システム(BIOS)メニュー中で調整するか、又は、オペレーティングシステム(OS)下で、ソフトウェアを使用するか、ファームウェア開発システムを中断することにより、クロック生成器(Clock Generator)に書き込んで微調整する必要があり、使用上、融通が利かない。又は、ハードウェアボタンにより制御するが、ファームウェアにより中断制御を発信し続けて、クロック生成器を制御する必要がある。この時、過多な中断により、操作効率が大幅に低下し、また、システムの負荷も増加する。   However, no matter which method is used and CPU overclocking is executed, when the overclocking reaches one high frequency point for the existing motherboard, the subsequent fine frequency adjustment operation, for example, 1 to 2 MH, or others The clock generator can be adjusted by adjusting in the basic input / output system (BIOS) menu, using software under the operating system (OS), or interrupting the firmware development system. It is necessary to write in (Clock Generator) and make fine adjustments. Alternatively, although it is controlled by a hardware button, it is necessary to control the clock generator by continuously transmitting interruption control by firmware. At this time, due to excessive interruption, the operation efficiency is greatly reduced, and the load on the system also increases.

更に詳細に説明すると、現有の微調整技術は、ハードウェアを利用して、周波数を増加する信号を先に設定し、レジスタ14内に入れ、図1で示されるように、周波数調整時に、まず、確認ボタン10を押した後、確認ボタン10から発信される信号により、ファームウェアコントローラー12に通知して、レジスタ14に設定しておいた周波数を変化させる信号を読み取る。更に、ファームウェアコントローラー12により、システムマネジメントバス(SM BUS)、又は、12Cバス等のバスにより、変更する周波数の値をクロック生成器16中に書き込んで、周波数を調整する。この種の方式は、CPUにより処理する必要があるだけでなく、動作も煩雑で、時間がかかり、また、システム、および、CPUが処理中のその他のプログラムを中断するので、アプリケーションプログラムの実行過程で、即時性のある快速な周波数の逓増、逓減等の切り換え動作ができない。   More specifically, the existing fine adjustment technique uses hardware to set a signal for increasing the frequency first, put it in the register 14, and as shown in FIG. After the confirmation button 10 is pressed, the firmware controller 12 is notified by a signal transmitted from the confirmation button 10 and a signal for changing the frequency set in the register 14 is read. Further, the firmware controller 12 writes the value of the frequency to be changed into the clock generator 16 via a system management bus (SM BUS) or a 12C bus, and adjusts the frequency. This type of system requires not only processing by the CPU, but also complicated operation, takes time, and interrupts the system and other programs being processed by the CPU. Therefore, it is impossible to perform switching operations such as immediate frequency increase and decrease.

また、別の現有技術は、直接、マザーボード製品上に、加速モード(turbo mode)を設置し、システムのCPU初期周波数は、Turboを押した後、上に、一固定比率n%、例えば、3%、5%等を加えることができるだけで、更に、一度押すと、また、CPU初期周波数に戻る。この方式は、一次性のオーバークロックしかできず、無限に、逓増/逓減することができず、1MHZの小周波数の線形増加等の細微な調整もできない。   Another existing technology directly installs an acceleration mode (turbo mode) on a motherboard product, and the CPU initial frequency of the system is set to a fixed ratio n%, for example, 3% after pressing Turbo. %, 5%, etc. can be added, and when it is pressed once again, it returns to the CPU initial frequency. This method can only perform primary overclocking, cannot increase / decrease indefinitely, and cannot perform fine adjustment such as linear increase of a small frequency of 1 MHz.

上述のように、現有の周波数微調整は、即時調整ができず、つまり、ゲームをしたり、プログラムをテストしたりするとき、即時性のオーバークロックにより効果とレベルを増加することができない。Turboの方式によると、周波数が上に高く飛びすぎて、クラッシュする恐れがある。更に、現有の技術は、即時性のアンダークロックによるエネルギー節約効果を達成することができない。例えば、システムは、電池の電力がなくなりそうな時に、高効率に依存する必要がないCPU周波数を実行している場合、周波数を酌量低下させて、CPUの電力損耗を減少させ、電池の使用時間を延長することは、現有の技術では達成できないことである。   As described above, the current fine frequency adjustment cannot be performed immediately, that is, when playing a game or testing a program, the effect and level cannot be increased by immediate overclocking. According to the Turbo method, the frequency jumps too high and may crash. Furthermore, current technology cannot achieve the energy saving effect due to immediate underclocking. For example, if the system is running a CPU frequency that does not need to rely on high efficiency when it is likely that the battery will run out of power, the frequency will be drastically reduced to reduce CPU power consumption and battery usage time. Extending this is not possible with existing technology.

この他、CPU動作電圧の変化にとって、現有の直流電源レギュレータ(DC−DC Power regulator)の電圧昇降技術は、主に、BIOS内、又は、OS内で、ソフトウェアを起動させて電圧を調整するものであり、特に周波数昇降時は、ハードウェアによって即時性ならびに精密な電圧調整を柔軟に行うことができない。現在の技術は、直接、ハードウェアを調整して、電源レギュレータにより検出されたフィードバック電圧を変化させ、その後、ソフトウェア/ファームウェアなしで、出力電圧を変化させることができる。しかし、電圧の逓増は、可変抵抗により精確に制御することが難しく、電圧瞬間変化量が大きすぎて、損滅しやすい。   In addition, for the change of the CPU operating voltage, the voltage raising / lowering technology of the existing DC power supply regulator (DC-DC Power regulator) mainly adjusts the voltage by starting the software in the BIOS or the OS. In particular, when the frequency is raised or lowered, immediacy and precise voltage adjustment cannot be flexibly performed by hardware. Current technology can directly adjust the hardware to change the feedback voltage detected by the power supply regulator and then change the output voltage without software / firmware. However, the voltage increase is difficult to accurately control with a variable resistor, and the instantaneous voltage change amount is too large and is easily lost.

よって、上述の問題を解決するような、周波数の即時調整が可能な節電型トリガー制御装置、および、その方法が求められている。   Therefore, there is a need for a power-saving trigger control device capable of immediate frequency adjustment and a method for solving the above-described problems.

本発明は、周波数の即時調整が可能な節電型トリガー制御装置、および、その方法を提供し、上述の問題を解決することを目的とする。 An object of the present invention is to provide a power-saving trigger control device capable of instantaneously adjusting a frequency and a method thereof, and to solve the above-described problems.

本発明の周波数の即時調整が可能な節電型トリガー制御装置、および、その方法は、システムがいかなる状態下でも、外部の制御により、即時に、システムの周波数/電圧を線形調整して、使用者が、実際の使用状況に応じて、即時に、システムの効率を向上させたり、又は、即時に、周波数逓減/降圧させ、動態調整するだけでなく、電力管理能力を有して、節電することができる。更に、いかなるソフトウェアやファームウェアも使用せずに、周波数/電圧の昇降ができ、即時性を発揮し、使用上、更に、フレキシブルである。   According to the power-saving trigger control device and method of the present invention capable of instantaneously adjusting the frequency, the frequency / voltage of the system is linearly adjusted by the external control immediately under any state of the system, However, according to the actual usage situation, not only immediately improve the efficiency of the system, but also instantly reduce / decrease the frequency and adjust the dynamics, but also have power management capability to save power Can do. Furthermore, the frequency / voltage can be raised and lowered without using any software or firmware, which provides immediateness and is more flexible in use.

本発明の周波数の即時調整が可能な節電型トリガー制御装置、および、その方法は、システムの電力不足時に、精密なオーバークロック/アンダークロックを実行して、システムの電力損耗を抑制し、節電目的を達成する。   The power-saving trigger control device and method of the present invention capable of instantaneous frequency adjustment execute precise overclocking / underclocking when the system power is insufficient, thereby suppressing power consumption of the system and reducing power consumption. Achieve.

本発明の周波数の即時調整が可能な節電型トリガー制御装置、および、その方法は、実行中のゲームプログラム中、システムの負荷に基づいて、システムを微細にオーバークロックして、異なる周波数で操作することができる。   The power-saving trigger control device and method of the present invention capable of instantaneously adjusting the frequency are capable of finely overclocking the system and operating at different frequencies based on the system load during the game program being executed. Can do.

本発明の周波数の即時調整が可能な節電型トリガー制御装置は、2つの信号入力端を有し、使用者のトリガー回数に基づいて、それぞれ、対応する回数の逓増トリガー信号、又は、逓減トリガー信号を生成する信号制御ユニットと、受信した逓増トリガー信号、又は、逓減トリガー信号の回数を計数する計数制御ユニットと、計数制御ユニットが計数した逓増トリガー信号、又は、逓減トリガー信号の回数に基づいて、それぞれ、出力周波数を、線形逓増、又は、逓減して、CPUチップセットに提供するクロック生成器と、からなる。   The power-saving trigger control device capable of instantaneously adjusting the frequency according to the present invention has two signal input terminals, and each of the corresponding number of increasing trigger signals or decreasing trigger signals is based on the number of triggers by the user. Based on the signal control unit that generates the signal, the count control unit that counts the received increase trigger signal or the decrease trigger signal, and the number of the increase trigger signal or the decrease trigger signal counted by the count control unit, Each includes a clock generator that provides the CPU chipset with a linear increase or decrease of the output frequency.

トリガー制御装置は、更に、電源コントローラーを有し、信号制御ユニットに接続して、上述の逓増トリガー信号、又は、逓減トリガー信号の回数に基づいて、それぞれ、出力電圧を線形逓増、又は、逓減する。且つ、電源コントローラーは、内蔵式計数コントローラー、又は、外部の計数コントローラーを利用して、逓増トリガー信号、又は、逓減トリガー信号の回数を計数する。   The trigger control device further includes a power controller, and is connected to the signal control unit to linearly increase or decrease the output voltage based on the number of the above-described increasing trigger signal or decreasing trigger signal, respectively. . The power supply controller counts the number of increasing trigger signals or decreasing trigger signals using a built-in counting controller or an external counting controller.

上述の周波数を調整するトリガー制御装置以外に、本発明は、トリガー制御方法を提供し、周波数/電圧の昇降を即時に調整する。この方法は、以下のステップからなる。
周波数逓増期:第一信号入力端をトリガーして、トリガー回数に基づいて、対応する回数の逓増トリガー信号を生成する。逓増トリガー信号の第一累加回数を計算する。第一累加回数に基づいて、出力周波数に対し、同じ回数の線形逓増を実行する。
周波数逓減期:第二信号入力端をトリガーして、トリガー回数に基づいて、対応する回数の逓減トリガー信号を生成する。逓減トリガー信号の第二累加回数を計算する。第二累加回数に基づいて、出力周波数に対し、同じ回数の線形逓減を実行する。
In addition to the above-described trigger control device that adjusts the frequency, the present invention provides a trigger control method and adjusts the frequency / voltage increase and decrease immediately. This method consists of the following steps.
Frequency increasing period: The first signal input terminal is triggered to generate a corresponding number of increasing trigger signals based on the number of triggers. Calculate the first cumulative number of incremental trigger signals. Based on the first cumulative number, the same number of linear multiplications are performed on the output frequency.
Frequency declining period: The second signal input terminal is triggered to generate a corresponding number of declining trigger signals based on the number of triggers. Calculate the second cumulative number of decreasing trigger signals. Based on the second cumulative number, the same number of linear diminutions are performed on the output frequency.

上述の周波数逓増期、更に、第一累加回数に基づいて、選択的に、出力電圧に対し線形逓増を実行する。上述の周波数逓減期、更に、第二累加回数に基づいて、出力電圧に対し、選択的に線形逓減を実行する。   Based on the above-described frequency increase period and further the first cumulative number, a linear increase is selectively performed on the output voltage. A linear reduction is selectively performed on the output voltage based on the frequency reduction period and the second cumulative number.

本発明は、外部の操作制御を利用して、システムの周波数の即時の線形調整、又は、電圧昇降を達成し、コンピュータシステムのいかなる状態下でも、使用者は、実際の使用状況に応じて、システム効率を即時に向上、又は、周波数、電圧を即時に昇降して、動態調整と節電の二重目的を達成する。   The present invention utilizes external operational control to achieve immediate linear adjustment of the system frequency, or voltage ramp, under any state of the computer system, the user can Improving system efficiency instantly or raising and lowering frequency and voltage instantly to achieve the dual purpose of dynamic regulation and power saving.

公知技術により周波数調整を実行する図である。It is a figure which performs frequency adjustment by a well-known technique. 本発明のトリガー制御装置の全体構造図である。It is a whole structure figure of the trigger control device of the present invention. 本発明の電源管理を結合したトリガー制御装置の全体構造図である。1 is an overall structural diagram of a trigger control apparatus combined with power management according to the present invention. 本発明の周波数トリガー制御装置を示す図である。It is a figure which shows the frequency trigger control apparatus of this invention. 本発明の電圧トリガー制御装置を示す図である。It is a figure which shows the voltage trigger control apparatus of this invention. 本発明の電圧トリガー制御装置のもう一つの実施例を示す図である。It is a figure which shows another Example of the voltage trigger control apparatus of this invention. 本発明の四パルス周期毎に、出力電源を変化させるパルスを生成する説明図である。It is explanatory drawing which produces | generates the pulse which changes an output power supply for every four pulse periods of this invention.

本発明の節電型トリガー制御装置の全体構造は、図2で示され、第一信号入力端201と第二信号入力端203を有する信号制御ユニット20と、計数制御ユニット22、クロック生成器24、からなる。
第一信号入力端201と第二信号入力端203は、例えば、タッチ制御インターフェース、ボタン、キー等であり、この第一信号入力端201は、トリガー回数に基づいて、同じ回数の逓増トリガー信号を生成し、且つ、第二信号入力端203は、トリガー回数に基づいて、同じ回数の逓減トリガー信号を生成する。
計数制御ユニット22は、信号制御ユニット20に電気的に接続して、受信した逓増トリガー信号、又は、逓減トリガー信号の回数を計数する。この時、クロック生成器24は、計数制御ユニット22が計数した逓増トリガー信号、又は、逓減トリガー信号の回数に基づいて、それぞれ、一固定周波数幅に線形逓増、又は、逓減した出力周波数を、CPUチップセット28に提供する。また、電源コントローラー26も第一信号入力端201と第二信号入力端203に接続し、内蔵式計数コントローラー、又は、外部計数コントローラーが計数した逓増トリガー信号、又は、逓減トリガー信号の回数に基づいて、それぞれ、一固定電圧幅に線形逓増、又は、逓減した出力電圧を、CPUチップセット28に提供する。
The overall structure of the power-saving trigger control device of the present invention is shown in FIG. 2, and includes a signal control unit 20 having a first signal input terminal 201 and a second signal input terminal 203, a count control unit 22, a clock generator 24, Consists of.
The first signal input terminal 201 and the second signal input terminal 203 are, for example, a touch control interface, a button, a key, and the like. The first signal input terminal 201 receives the same number of increasing trigger signals based on the number of triggers. The second signal input terminal 203 generates the same number of decreasing trigger signals based on the number of triggers.
The counting control unit 22 is electrically connected to the signal control unit 20 and counts the number of received increasing trigger signals or decreasing trigger signals. At this time, the clock generator 24 outputs the output frequency linearly increased or decreased to one fixed frequency width based on the number of the increasing trigger signal or the decreasing trigger signal counted by the counting control unit 22, respectively. Provided to chipset 28. In addition, the power controller 26 is also connected to the first signal input terminal 201 and the second signal input terminal 203, and is based on the number of increasing trigger signals or decreasing trigger signals counted by the built-in counting controller or the external counting controller. , Each output voltage is linearly increased or decreased to a fixed voltage width to the CPU chip set 28.

第一信号入力端201と第二信号入力端203が、同時に、使用者により接触、又は、押されるとき、出力周波数、又は、前記出力電圧の値がシステムの初期値プリセットに戻る。且つ、安全性を考慮して、同時に、最高、最低周波数と電圧点を制限し、システムを効果的に保護する。   When the first signal input terminal 201 and the second signal input terminal 203 are simultaneously touched or pushed by the user, the output frequency or the value of the output voltage returns to the initial value preset of the system. In consideration of safety, the maximum and minimum frequencies and voltage points are simultaneously limited to effectively protect the system.

更に、上述の計算制御ユニット22は独立した外部回路で、それぞれ、信号をクロック生成器24、又は、電源コントローラー26に伝送する。この他、本発明は、計数制御ユニット22を直接、クロック生成器24中に内臓して、同じクロック生成チップ中に整合することもできる。もちろん、計数制御ユニット22は、直接、電源コントローラー26中に内建して、同じ電源制御チップ中に整合し、クロック生成器24と電源コントローラー26に、各自、内蔵式計数制御ユニット22を有させることもできる。   Further, the calculation control unit 22 described above is an independent external circuit, and transmits a signal to the clock generator 24 or the power supply controller 26, respectively. In addition, according to the present invention, the count control unit 22 can be directly incorporated in the clock generator 24 and matched in the same clock generation chip. Of course, the counting control unit 22 is directly built in the power supply controller 26 and matched in the same power supply control chip, and the clock generator 24 and the power supply controller 26 have their own built-in counting control unit 22. You can also.

システム電力、特に、ノート型パソコンの電池電量を効果的に制御管理するため、更に、マイクロ制御チップ30、例えば、8051マイクロコントローラーを設置し、図3で示されるように、マイクロ制御チップ30は、計数制御ユニット22に電気的に接続される。マイクロ制御チップ30は、システム電力を自動的に監視し、システム電力の不足時に、マイクロ制御チップ30は、逓減トリガー信号を計数制御ユニット22に生成し、クロック生成器24に、出力周波数を自動逓減させるか、又は、電源コントローラー26に、出力電圧を自動逓減させる。この他、マイクロ制御チップ30は、システム中で実行されるアプリケーションプログラムにより生じるシステム負荷に基づいて、逓増トリガー信号、又は、逓減トリガー信号を計数制御ユニット22に生成し、クロック生成器24に、出力周波数を自動逓増、又は、自動逓減させるか、又は、電源コントローラー26に、出力電圧を自動逓増、又は、自動逓減させる。これにより、コンピュータシステムに対し、効果的な電源管理を実行して、節電目的を達成する。   In order to effectively control and manage the system power, particularly the battery power of the notebook personal computer, a micro control chip 30, for example, an 8051 microcontroller is installed, and as shown in FIG. It is electrically connected to the counting control unit 22. The micro control chip 30 automatically monitors the system power. When the system power is insufficient, the micro control chip 30 generates a decreasing trigger signal to the counting control unit 22 and automatically decreases the output frequency to the clock generator 24. Or let the power controller 26 reduce the output voltage automatically. In addition, the micro control chip 30 generates a step-up trigger signal or a step-down trigger signal in the count control unit 22 based on a system load generated by an application program executed in the system, and outputs it to the clock generator 24. The frequency is automatically increased or decreased, or the output voltage is automatically increased or decreased by the power supply controller 26. Thus, effective power management is executed on the computer system to achieve the power saving purpose.

以下は、本発明の節電型トリガー制御装置を、周波数の調整、又は、電圧昇降に応用する実施例を説明する。以下の各実施例は、第一タッチ制御インターフェースと第二タッチ制御インターフェースをそれぞれ、第一信号入力端、及び、第二信号入力端とし、ポジティブエッジトリガー信号とネガティブエッジトリガー信号をそれぞれ、逓増トリガー信号と逓減トリガー信号とし、これを好ましい実施例として、更に、本発明の技術を詳細に説明する。   Hereinafter, an embodiment in which the power-saving trigger control device of the present invention is applied to frequency adjustment or voltage increase / decrease will be described. In the following embodiments, the first touch control interface and the second touch control interface are the first signal input terminal and the second signal input terminal, respectively, and the positive edge trigger signal and the negative edge trigger signal are respectively increased. The technique of the present invention will be described in detail by using a signal and a decreasing trigger signal as a preferred embodiment.

まず、図4は、本発明の周波数の即時調整が可能な節電型トリガー制御装置を示す図である。図で示されるように、この周波数トリガー制御装置は、計数制御ユニット22、および、クロック生成器24を直接、同一のクロック生成チップ32中に整合する。計数制御ユニット22は、更に、ロジックコントローラー221を有し、第一タッチ制御インターフェース202のポジティブエッジトリガー信号、又は、第二タッチ制御インターフェース204のネガティブエッジトリガー信号を受信し、および、このロジックコントローラー221の計数器222を接続して、ポジティブエッジトリガー信号、又は、ネガティブエッジトリガー信号の回数を計数する。クロック生成器24は、更に、メモリ241、プログラマブル分周器(programmable divider)242、位相ロックループ243、クロック分周器(clock divider)244、出力レジスタ245を有する。メモリ241は、プリセットの出力電圧を保存すると共に、逓増、又は、逓減の回数を記録する。プログラマブル分周器242は、計数回数に基づいて、数値を変化させた後、位相ロックループ243、クロック分周器244により処理され、出力レジスタ245により、CPUチップセットに出力される。クロック生成器24は、上述の構造以外に、現有のその他の構造、又は、チップを使用することができる。   First, FIG. 4 is a diagram showing a power-saving trigger control device capable of instantaneously adjusting the frequency according to the present invention. As shown in the figure, this frequency trigger controller aligns the counting control unit 22 and the clock generator 24 directly in the same clock generation chip 32. The counting control unit 22 further includes a logic controller 221 that receives a positive edge trigger signal of the first touch control interface 202 or a negative edge trigger signal of the second touch control interface 204, and the logic controller 221. The counter 222 is connected to count the number of positive edge trigger signals or negative edge trigger signals. The clock generator 24 further includes a memory 241, a programmable divider 242, a phase locked loop 243, a clock divider 244, and an output register 245. The memory 241 stores the preset output voltage and records the number of times of increase or decrease. The programmable frequency divider 242 changes the numerical value based on the number of counts, and thereafter, the programmable frequency divider 242 is processed by the phase lock loop 243 and the clock frequency divider 244, and is output to the CPU chip set by the output register 245. The clock generator 24 can use other existing structures or chips in addition to the structure described above.

この周波数トリガー制御装置の制御方法の詳細は以下のようである。
周波数逓増期:
使用者は、第一タッチ制御インターフェース202に接触して、接触回数に基づいて、対応する回数のポジティブエッジトリガー信号をロジック制御ユニット221に生成する。
計数器222は、ポジティブエッジトリガー信号の第一累加回数を計算する。
クロック生成器24は、第一累加回数に基づいて、固定周波数幅で、出力周波数に対し、同じ回数の線形逓増を実行して、使用者が必要な出力周波数を生成する。
周波数逓減期:
使用者は、第二タッチ制御インターフェース204に接触して、接触回数に基づいて、対応する回数のネガティブエッジトリガー信号をロジック制御ユニット221に生成する。
計数器222は、ネガティブエッジトリガー信号の第二累加回数を計算する。
クロック生成器24は、第二累加回数に基づいて、固定周波数幅で、出力周波数に対し、同じ回数の線形逓減を実行して、使用者が必要な出力周波数を生成する。
The details of the control method of this frequency trigger control device are as follows.
Frequency increasing period:
The user contacts the first touch control interface 202 and generates a corresponding number of positive edge trigger signals to the logic control unit 221 based on the number of times of contact.
The counter 222 calculates the first cumulative number of positive edge trigger signals.
The clock generator 24 performs the same number of linear multiplications on the output frequency with a fixed frequency width based on the first cumulative number to generate the output frequency required by the user.
Frequency decreasing period:
The user contacts the second touch control interface 204 and generates a corresponding number of negative edge trigger signals to the logic control unit 221 based on the number of times of contact.
The counter 222 calculates the second cumulative number of negative edge trigger signals.
The clock generator 24 generates the output frequency required by the user by performing the same number of linear diminishings on the output frequency with a fixed frequency width based on the second cumulative number.

上述の周波数逓増、又は、周波数逓減は、システムのいかなる状態下でも実行でき、使用者の要求によって周波数昇降ができるので、使用がフレキシブルである。   The above-described frequency increase or decrease can be performed under any system condition, and the frequency can be increased or decreased according to the user's request, so that the use is flexible.

図5は、本発明の電圧昇降の即時調整が可能なトリガー制御装置を示す図である。図で示されるように、この電圧トリガー制御装置は、更に、外部計数コントローラー23、および、電源コントローラー26、を有する。外部計数コントローラー23は独立した外部計数コントローラーで、更に、計数器231、レジスタ232、及び、デジタルーアナログコンバータ233を有する。計数器231は、第一タッチ制御インターフェース202のポジティブエッジトリガー信号、又は、第二タッチ制御インターフェース204のネガティブエッジトリガー信号の回数を計数する。レジスタ232は、プリセットの出力電圧を保存する。デジタルーアナログコンバータ233は、計数器231が計数した回数とプリセット出力電圧に基づいて、内部の参考電圧を変化させて、外部の計数コントローラー23に、電源コントローラー26が、出力電圧を線形逓増、又は、逓減できるようにする。その後、出力電圧をCPUチップセットに提供する。   FIG. 5 is a diagram showing a trigger control apparatus capable of immediate adjustment of voltage increase / decrease according to the present invention. As shown in the figure, the voltage trigger control device further includes an external counting controller 23 and a power supply controller 26. The external count controller 23 is an independent external count controller, and further includes a counter 231, a register 232, and a digital-analog converter 233. The counter 231 counts the number of positive edge trigger signals of the first touch control interface 202 or negative edge trigger signals of the second touch control interface 204. The register 232 stores a preset output voltage. The digital-to-analog converter 233 changes the internal reference voltage based on the number of times counted by the counter 231 and the preset output voltage, and the power supply controller 26 linearly increases the output voltage to the external count controller 23, or , To be able to decrease. Thereafter, the output voltage is provided to the CPU chip set.

この電圧トリガー制御装置の制御方法の詳細は、以下のようである。
昇圧期:
使用者は、第一タッチ制御インターフェース202に接触して、接触回数に基づいて、対応する回数のポジティブエッジトリガー信号を外部計数コントローラー23に生成する。
外部計数コントローラー23は、ポジティブエッジトリガー信号の第一累加回数を計算する。
電源コントローラー26は、第一累加回数に基づいて、固定周波数幅で、出力周波数に対し、同じ回数の線形逓増を実行して、使用者が必要な出力周波数を生成する。
降圧期:
使用者は、第二タッチ制御インターフェース204に接触して、接触回数に基づいて、対応する回数のネガティブエッジトリガー信号を外部計数コントローラー23に生成する。
外部計数コントローラー23は、ネガティブエッジトリガー信号の第二累加回数を計算する。
電源コントローラー26は、第二累加回数に基づいて、固定周波数幅で、出力周波数に対し、同じ回数の線形逓減を実行して、使用者が必要な出力周波数を生成する。
Details of the control method of this voltage trigger control device are as follows.
Boosting period:
The user contacts the first touch control interface 202 and generates a corresponding number of positive edge trigger signals to the external count controller 23 based on the number of times of contact.
The external counting controller 23 calculates the first cumulative number of positive edge trigger signals.
Based on the first cumulative number, the power controller 26 performs the same number of linear multiplications on the output frequency with a fixed frequency width to generate the output frequency required by the user.
Antihypertensive phase:
The user touches the second touch control interface 204 and generates a corresponding number of negative edge trigger signals to the external count controller 23 based on the number of times of contact.
The external counting controller 23 calculates the second cumulative number of negative edge trigger signals.
The power supply controller 26 performs the same number of linear diminishings on the output frequency with a fixed frequency width based on the second cumulative number of times, and generates the output frequency required by the user.

上述の昇圧、又は、降圧は、システムのいかなる状態下でも実行でき、使用者の要求によって、昇圧/降圧できるので、使用がフレキシブルである。   The above-described step-up or step-down can be executed under any state of the system, and can be stepped up / step-down according to the user's request, so that the use is flexible.

図5で示される実施例は、外部計数コントローラーと現有の電源コントローラーにより達成される。この他、電圧トリガー制御装置は、計数コントローラー25と電源コントローラー26を直接、同じ電源制御チップ34中に整合することができ、図6で示されるように、内蔵式計数コントローラー25は、計数器251、レジスタ252、デジタルーアナログコンバータ253からなり、その作動と方法の詳細は、図5と同じであるので、詳述しない。   The embodiment shown in FIG. 5 is achieved by an external counting controller and an existing power controller. In addition, the voltage trigger control device can match the count controller 25 and the power supply controller 26 directly in the same power control chip 34. As shown in FIG. , A register 252 and a digital-analog converter 253, and the details of the operation and method thereof are the same as in FIG.

更に、クロック生成器は電源コントローラーと組み合わされ、クロック生成器がオーバークロック、ダウンクロック時に、電源コントローラーも同時に、昇圧、降圧することができるが、クロック生成器が一度の逓増によりオーバークロックされると、電源コントローラーも、一度の逓増により昇圧し、電圧が大幅に増加してしまう。
例えば、周波数が133MHzから、毎回の逓増が1MHzで、233MHzまで増加する時、逓増数は100である。初期電圧は1.5Vで、電圧の各逓増は0.01Vである。その後、0.01x100=1Vで、よって、周波数は233MHz、電圧は2.5Vに達する。システムの最高耐電圧が2Vの場合、システム装置が損滅するか、過熱状態になるので、N個のポジティブエッジトリガー信号、又は、ネガティブエッジトリガー信号を受信したあと、電源コントローラーが、出力電圧を一度逓増、又は、逓減する。
図2で示されるように、電源コントローラー26は信号制御ユニット20の信号を受信し、計数制御ユニット22がクロック生成器24をトリガーすると同時に、各N個のパルス周期(Pulse cycle)を選択し、出力電源を一度だけ変化させることができ、図7で示されるように、各四個のパルス周期経過ごとに、一度だけ出力電圧を変化させることができるパルスを生成する。
In addition, the clock generator is combined with the power supply controller, and when the clock generator is overclocked or downclocked, the power supply controller can step up and down at the same time, but when the clock generator is overclocked by one increment, The controller is also boosted by a single increment, and the voltage increases significantly.
For example, when the frequency increases from 133 MHz to 1 233 MHz every time and increases to 233 MHz, the increase number is 100. The initial voltage is 1.5V, and each increment of voltage is 0.01V. Thereafter, 0.01 × 100 = 1V, so the frequency reaches 233 MHz and the voltage reaches 2.5V. If the maximum withstand voltage of the system is 2V, the system device will be destroyed or overheated. Therefore, after receiving N positive edge trigger signals or negative edge trigger signals, the power controller once sets the output voltage. Increase or decrease.
As shown in FIG. 2, the power controller 26 receives the signal of the signal control unit 20, and at the same time the counting control unit 22 triggers the clock generator 24, selects each N pulse cycles (Pulse cycle), The output power supply can be changed only once, and as shown in FIG. 7, a pulse whose output voltage can be changed only once is generated every four pulse periods.

よって、本発明は、上述の内容により、即時にオーバークロックし、上限なく、クロック生成器の最高限度まで累加できる。いかなるソフトウェア/ファームウェアを中断させず、システムに影響しないので、公知技術のハードウェア、ファームウェア、および、バスの問題を解決する。
次に、本発明は、主に、外部のハードウェアにより直接、クロック生成器、又は、電源コントローラーを制御でき、反応速度が速く、周波数高低、及び、システム電源の高低を直接変化させることができ、SMバスが不要である。更に、本発明は、アンダークロックと降圧の即時手動が可能で、システムの電力損耗を減少させ、更に、ファームウェアの開発コストが不要である。
Thus, according to the present invention, the present invention can immediately overclock and accumulate up to the maximum limit of the clock generator without an upper limit. It solves known hardware, firmware, and bus problems because it does not interrupt any software / firmware and does not affect the system.
Next, the present invention can mainly control the clock generator or the power supply controller directly by external hardware, has a fast reaction speed, and can directly change the frequency of the system power supply. , SM bus is not required. Furthermore, the present invention allows for immediate manual underclocking and step-down, reduces system power consumption, and eliminates the need for firmware development costs.

更に、多くのマザーボードのオーバークロックはシステム起動時(作業システムWindowに進入する前)、高点に到達することができるが、Windowsに進入する過程でクラッシュしやすいので、まず、現有のオーバークロック技術により、Windowsに進入する適当な周波数に調整し、その後、Windowsで、本発明の外部ハードウェアにより、直接、所望の周波数に微調整し、これにより、Windowsに進入する前よりも更に高い周波数に達することができる。この他、Windows環境下で、周波数の高点になっても、消耗が大きいシステムソース、負荷が大きいソフトウェアプログラムを実行しなくてもいいので、本発明の特性により、ソフトウェアプログラムを実行するとき、周波数の即時調整と、即時性の電圧昇降制御により、使用操作が更にフレキシブルで、簡単になる。   Furthermore, many motherboard overclocks can reach high points when the system starts up (before entering the working system Windows), but they tend to crash during the process of entering Windows. Adjust to the appropriate frequency to enter Windows, then fine-tune to the desired frequency directly in Windows with the external hardware of the present invention, thereby reaching a higher frequency than before entering Windows Can do. In addition, since it is not necessary to execute a system program with high consumption and a software program with a large load even when the frequency becomes high in a Windows environment, according to the characteristics of the present invention, when executing a software program, Operation is even more flexible and simple due to the immediate adjustment of the frequency and the immediate voltage rise and fall control.

本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、基づいて本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。   In the present invention, preferred embodiments have been disclosed as described above. However, the present invention is not limited to the present invention, and any person who is familiar with the technology can use various methods within the spirit and scope of the present invention. Variations and moist colors can be added, and the protection scope of the present invention is based on the contents specified in the claims.

10 確認ボタン
12 ファームウェアコントローラー
14 レジスタ
16 クロック生成器
20 信号制御ユニット
201 第一信号入力端
202 第一タッチ制御インターフェース
203 第二信号入力端
204 第二タッチ制御インターフェース
22 計数制御ユニット
221 ロジックコントローラー
222 計数器
23 外部計数コントローラー
231 計数器
232 レジスタ
233 デジタルーアナログコンバータ
24 クロック生成器
241 メモリ
242 プログラマブル分周器
243 位相ロックループ
244 クロック分周器
245 出力レジスタ
25 計数コントローラー
251 計数器
252 レジスタ
253 デジタルーアナログコンバータ
26 電源コントローラー
28 CPUチップセット
30 マイクロ制御チップ
32 クロック生成チップ
34 電源制御チップ
10 Confirm button 12 Firmware controller 14 Register 16 Clock generator 20 Signal control unit 201 First signal input terminal 202 First touch control interface 203 Second signal input terminal 204 Second touch control interface 22 Count control unit 221 Logic controller 222 Counter 23 External Count Controller 231 Counter 232 Register 233 Digital-Analog Converter 24 Clock Generator 241 Memory 242 Programmable Divider 243 Phase Lock Loop 244 Clock Divider 245 Output Register 25 Count Controller 251 Counter 252 Register 253 Digital-Analog Converter 26 Power supply controller 28 CPU chip set 30 Micro control chip 32 Clock generation chip 34 Electricity Source control chip

Claims (33)

周波数の即時調整が可能な節電型トリガー制御装置であって、
少なくとも2つの信号入力端を有し、トリガー回数に基づいて、それぞれ、対応する回数の逓増トリガー信号、又は、逓減トリガー信号を生成する信号制御ユニットと、
前記信号制御ユニットに接続されて、受信した前記の逓増トリガー信号、又は、前記逓減トリガー信号の回数を計数する計数制御ユニットと、
前記計数制御ユニットが計数した前記逓増トリガー信号、又は、前記逓減トリガー信号の回数に基づいて、それぞれ、出力周波数を、線形逓増、又は、逓減するクロック生成器と、
からなることを特徴とする節電型トリガー制御装置。
A power-saving trigger control device that can adjust the frequency immediately,
A signal control unit having at least two signal inputs and generating a corresponding number of increasing trigger signals or decreasing trigger signals based on the number of triggers, respectively;
A counting control unit that is connected to the signal control unit and counts the received increase trigger signal or the decrease trigger signal;
A clock generator for linearly increasing or decreasing the output frequency based on the number of times of the increasing trigger signal or the decreasing trigger signal counted by the counting control unit;
A power-saving trigger control device comprising:
前記出力周波数はCPUチップセットの外部周波数であることを特徴とする請求項1に記載の節電型トリガー制御装置。   The power-saving trigger control device according to claim 1, wherein the output frequency is an external frequency of the CPU chip set. 前記2つの信号入力端は、それぞれ、第一信号入力端と第二信号入力端で、前記第一信号入力端は、接触回数に基づいて、同じ回数の前記逓増トリガー信号を生成し、前記第二信号入力端は、接触回数に基づいて、同じ回数の前記逓減トリガー信号を生成することを特徴とする請求項1に記載の節電型トリガー制御装置。   The two signal input terminals are a first signal input terminal and a second signal input terminal, respectively, and the first signal input terminal generates the same number of increasing trigger signals based on the number of contacts, The power-saving trigger control device according to claim 1, wherein the two signal input ends generate the decreasing trigger signal of the same number based on the number of times of contact. 前記第一信号入力端と前記第二信号入力端は、タッチ制御インターフェース、ボタン、又は、キーであることを特徴とする請求項3に記載の節電型トリガー制御装置。   The power-saving trigger control device according to claim 3, wherein the first signal input terminal and the second signal input terminal are a touch control interface, a button, or a key. 前記2つの信号入力端が接触されると同時に、前記出力周波数が初期値プリセットに戻ることを特徴とする請求項3に記載の節電型トリガー制御装置。   The power-saving trigger control device according to claim 3, wherein the output frequency returns to the initial value preset at the same time when the two signal input ends are contacted. 前記計数制御ユニット、及び、前記クロック生成器は、同じチップ中に整合されることを特徴とする請求項1に記載の節電型トリガー制御装置。   The power-saving trigger control device according to claim 1, wherein the counting control unit and the clock generator are matched in the same chip. 前記計数制御ユニットは、更に、
前記信号入力端の前記逓増トリガー信号、又は、前記逓減トリガー信号を受信するロジックコントローラーと、
前記ロジックコントローラーに接続されて、前記逓増トリガー信号、又は、前記逓減トリガー信号の回数を計数する計数器と、
を有することを特徴とする請求項1に記載の節電型トリガー制御装置。
The counting control unit further comprises:
A logic controller that receives the increasing trigger signal at the signal input end or the decreasing trigger signal;
A counter connected to the logic controller for counting the number of times of the increasing trigger signal or the decreasing trigger signal;
The power-saving trigger control device according to claim 1, comprising:
前記逓増トリガー信号、又は、前記逓減トリガー信号を一度生成する毎に、前記クロック生成器は、前記出力周波数の固定周波数幅を逓増、又は、逓減することを特徴とする請求項1に記載の節電型トリガー制御装置。   2. The power saving according to claim 1, wherein the clock generator increases or decreases a fixed frequency width of the output frequency each time the increase trigger signal or the decrease trigger signal is generated. Type trigger control device. 更に、前記信号制御ユニットに接続される電源コントローラーを有し、前記電源コントローラーは、前記逓増トリガー信号、又は、前記逓減トリガー信号の回数に基づいて、それぞれ、出力電圧を逓増、又は、逓減することを特徴とする請求項1に記載の節電型トリガー制御装置。   And a power controller connected to the signal control unit, the power controller increasing or decreasing the output voltage based on the number of times of the increasing trigger signal or the decreasing trigger signal, respectively. The power-saving trigger control device according to claim 1. 前記電源コントローラーが、N個の前記逓増トリガー信号、又は、前記逓減信号を受信後、前記出力電圧を一度逓増、又は、逓減することを特徴とする請求項9に記載の節電型トリガー制御装置。   The power-saving trigger control device according to claim 9, wherein the power supply controller increases or decreases the output voltage once after receiving the N increasing trigger signals or the decreasing signals. 前記電源コントローラーは、計数コントローラーを内蔵することを特徴とする請求項9に記載の節電型トリガー制御装置。   The power-saving trigger control device according to claim 9, wherein the power controller includes a counting controller. 前記計数コントローラーは、更に、
前記タッチ制御インターフェースの前記逓増トリガー信号、又は、前記逓減トリガー信号の回数を計数する計数器と、
プリセットの出力電圧を保存するレジスタと、
前記計数器が計数する回数と前記プリセットの出力電圧に基づいて、内部の参考電圧を変化させて、前記電源コントローラーに、前記出力電圧を線形逓増、又は、逓減するデジタルーアナログコンバータと、
を有することを特徴とする請求項11に記載の節電型トリガー制御装置。
The counting controller further includes:
A counter for counting the number of times of the increasing trigger signal of the touch control interface or the decreasing trigger signal;
A register to store the preset output voltage;
A digital-to-analog converter that linearly increases or decreases the output voltage to the power supply controller by changing an internal reference voltage based on the number of times the counter counts and the preset output voltage;
The power-saving trigger control device according to claim 11, comprising:
更に、電源コントローラーと外部計数コントローラーを有し、前記外部計数コントローラーは前記信号制御ユニットに接続されて、前記外部計数コントローラーは、前記逓増トリガー信号、又は、前記逓減トリガー信号の回数に基づいて、前記電源コントローラーの出力電圧を変化させて、前記出力電圧を線形逓増、又は、逓減することを特徴とする請求項1に記載の節電型トリガー制御装置。   Furthermore, it has a power controller and an external counting controller, the external counting controller is connected to the signal control unit, the external counting controller based on the number of times of the increasing trigger signal or the decreasing trigger signal, The power-saving trigger control device according to claim 1, wherein the output voltage of the power supply controller is changed to linearly increase or decrease the output voltage. 前記外部計数コントローラーが、N個の前記逓増トリガー信号、又は、前記逓減トリガー信号を受信後、前記電源コントローラーが、前記出力電圧を一度逓増、又は、逓減することを特徴とする請求項13に記載の節電型トリガー制御装置。   The power supply controller increases or decreases the output voltage once after the external counting controller receives the N increasing trigger signals or the decreasing trigger signals. Power-saving trigger control device. N個の前記逓増トリガー信号、又は、前記逓減トリガー信号を生成する毎に、前記電源コントローラーは、前記出力電圧の固定電圧幅を逓増、又は、逓減することを特徴とする請求項10に記載の節電型トリガー制御装置。   The power supply controller increments or decrements a fixed voltage width of the output voltage every time the N number of increase trigger signals or the decrease trigger signal is generated. Power-saving trigger control device. N個の前記逓増トリガー信号、又は、前記逓減トリガー信号を生成する毎に、前記電源コントローラーは、前記出力電圧の固定電圧幅を逓増、又は、逓減することを特徴とする請求項14に記載の節電型トリガー制御装置。   The power supply controller increments or decrements a fixed voltage width of the output voltage every time the N number of increase trigger signals or the decrease trigger signal is generated. Power-saving trigger control device. 前記外部計数コントローラーは、更に、
前記タッチ制御インターフェースの前記逓増トリガー信号、又は、前記逓減トリガー信号の回数を計数する計数器と、
プリセットの出力電圧を保存するレジスタと、
前記計数器が計数する回数と前記プリセットの出力電圧に基づいて、内部の参考電圧を変化させて、前記電源コントローラーに、前記出力電圧を線形逓増、又は、逓減するデジタルーアナログコンバータと、
を有することを特徴とする請求項13に記載の節電型トリガー制御装置。
The external counting controller further includes:
A counter for counting the number of times of the increasing trigger signal of the touch control interface or the decreasing trigger signal;
A register to store the preset output voltage;
A digital-to-analog converter that linearly increases or decreases the output voltage to the power supply controller by changing an internal reference voltage based on the number of times the counter counts and the preset output voltage;
The power-saving trigger control device according to claim 13, comprising:
前記2つの信号入力端が接触されると同時に、前記出力電圧が初期値プリセットに戻ることを特徴とする請求項9に記載の節電型トリガー制御装置。   The power-saving trigger control device according to claim 9, wherein the output voltage returns to an initial value preset at the same time when the two signal input terminals are contacted. 前記2つの信号入力端が接触されると同時に、前記出力電圧が初期値プリセットに戻ることを特徴とする請求項13に記載の節電型トリガー制御装置。   The power-saving trigger control device according to claim 13, wherein the output voltage returns to the initial value preset at the same time when the two signal input terminals are brought into contact with each other. 更に、前記計数制御ユニットに電気的に接続されるマイクロ制御チップを含み、前記マイクロ制御チップは、システム電力を自動的に検出することができ、前記システムの電力不足時に、前記マイクロ制御チップは、逓減トリガー信号を前記計数制御ユニットに生成して、前記クロック生成器に、前記出力周波数を自動逓減させることを特徴とする請求項1に記載の節電型トリガー制御装置。   Furthermore, it includes a microcontroller chip electrically connected to the counting control unit, the microcontroller chip can automatically detect system power, and when the system power is insufficient, the microcontroller chip The power-saving trigger control device according to claim 1, wherein a decreasing trigger signal is generated in the counting control unit, and the clock generator is caused to automatically decrease the output frequency. 更に、前記計数制御ユニットに電気的に接続されるマイクロ制御チップを含み、システム中で実行されるアプリケーションプログラムにより生成されるシステム負荷に基づいて、逓増トリガー信号、又は、逓減トリガー信号を前記計数制御ユニットに生成して、前記クロック生成器に、前記出力周波数を自動逓増、又は、逓減させることを特徴とする請求項1に記載の節電型トリガー制御装置。   Further, it includes a micro control chip electrically connected to the count control unit, and the count control is performed on the increase trigger signal or the decrease trigger signal based on a system load generated by an application program executed in the system. The power-saving trigger control device according to claim 1, wherein the power-saving trigger control device generates the unit and causes the clock generator to automatically increase or decrease the output frequency. 前記逓増トリガー信号はポジティブエッジトリガー信号で、且つ、前記逓減トリガー信号はネガティブエッジトリガー信号であることを特徴とする請求項1に記載の節電型トリガー制御装置。   The power saving trigger control device according to claim 1, wherein the increasing trigger signal is a positive edge trigger signal, and the decreasing trigger signal is a negative edge trigger signal. 周波数の即時調整が可能なトリガー制御方法であって、
第一信号入力端をトリガーして、トリガー回数に基づいて、対応する回数の逓増トリガー信号を生成するステップと、
前記逓増トリガー信号の第一累加回数を計算するステップと、
前記第一累加回数に基づいて、出力周波数に対し、同じ回数の線形逓増を実行するステップと、を有する周波数逓増期と、
第二信号入力端をトリガーして、トリガー回数に基づいて、対応する回数の逓減トリガー信号を生成するステップと、
前記逓減トリガー信号の第二累加回数を計算するステップと、
前記第二累加回数に基づいて、前記出力周波数に対し、同じ回数の線形逓減を実行するステップと、を有する周波数逓減期と、
からなることを特徴とするトリガー制御方法。
A trigger control method capable of instantaneous frequency adjustment,
Triggering the first signal input and generating a corresponding number of increasing trigger signals based on the number of triggers;
Calculating a first cumulative number of increasing trigger signals;
Performing the same number of linear multiplications on the output frequency based on the first cumulative number of times, and a frequency escalation period having
Triggering the second signal input, and generating a corresponding number of decreasing trigger signals based on the number of triggers;
Calculating a second cumulative number of the decreasing trigger signal;
Performing a linear reduction of the same number of times on the output frequency based on the second cumulative number of times, and a frequency reduction period comprising:
A trigger control method comprising:
前記出力周波数はCPUチップセットの外部周波数であることを特徴とする請求項23に記載のトリガー制御方法。   The trigger control method according to claim 23, wherein the output frequency is an external frequency of the CPU chipset. 前記第一信号入力端と前記第二信号入力端は、タッチ制御インターフェース、ボタン、又は、キーであることを特徴とする請求項23に記載のトリガー制御方法。   The trigger control method according to claim 23, wherein the first signal input terminal and the second signal input terminal are a touch control interface, a button, or a key. 更に、前記第一信号入力端、および、前記第二信入力端に接触すると同時に、前記出力周波数が初期値プリセットに戻ることを特徴とする請求項23に記載のトリガー制御方法。   24. The trigger control method according to claim 23, wherein the output frequency returns to an initial value preset at the same time as the first signal input terminal and the second signal input terminal are contacted. 前記線形逓増は、前記出力周波数の固定周波数幅を毎回逓増することであることを特徴とする請求項23に記載のトリガー制御方法。   24. The trigger control method according to claim 23, wherein the linear increase is to increase a fixed frequency width of the output frequency every time. 前記線形逓減は、前記出力周波数の固定周波数幅を毎回逓減することであることを特徴とする請求項23に記載のトリガー制御方法。   24. The trigger control method according to claim 23, wherein the linear decrease is to decrease a fixed frequency width of the output frequency every time. 前記周波数逓増期で、更に、前記第一累加回数に基づいて、出力電圧に対し線形逓増を実行することを特徴とする請求項23に記載のトリガー制御方法。   The trigger control method according to claim 23, wherein linear increase is further performed on the output voltage based on the first cumulative number in the frequency increase period. 前記第一累加回数中の各N回数毎に、前記出力電圧は固定電圧幅を逓増することを特徴とする請求項29に記載のトリガー制御方法。   30. The trigger control method according to claim 29, wherein the output voltage gradually increases a fixed voltage width every N times in the first cumulative number. 前記周波数逓減期で、更に、前記第二累加回数に基づいて、出力電圧に対し線形逓減を実行することを特徴とする請求項23に記載のトリガー制御方法。   24. The trigger control method according to claim 23, wherein linear decrease is performed on the output voltage based on the second cumulative number in the frequency decrease period. 前記第二累加回数中の各N回数毎に、前記出力電圧は固定電圧幅を逓減することを特徴とする請求項31に記載のトリガー制御方法。   32. The trigger control method according to claim 31, wherein the output voltage decreases a fixed voltage width every N times in the second cumulative number. 前記逓増トリガー信号はポジティブエッジトリガー信号で、前記逓減トリガー信号はネガティブエッジトリガー信号であることを特徴とする請求項23に記載のトリガー制御方法。   The trigger control method according to claim 23, wherein the increasing trigger signal is a positive edge trigger signal, and the decreasing trigger signal is a negative edge trigger signal.
JP2009247972A 2009-06-22 2009-10-28 Power-saving trigger-type control device for instantly varying frequency and method thereof Pending JP2011003174A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/489,074 US20100325451A1 (en) 2009-06-22 2009-06-22 Power-saving trigger-type control device for dynamically and instantly varying frequency and method thereof

Publications (1)

Publication Number Publication Date
JP2011003174A true JP2011003174A (en) 2011-01-06

Family

ID=43123113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009247972A Pending JP2011003174A (en) 2009-06-22 2009-10-28 Power-saving trigger-type control device for instantly varying frequency and method thereof

Country Status (5)

Country Link
US (1) US20100325451A1 (en)
JP (1) JP2011003174A (en)
CN (1) CN101931384A (en)
DE (1) DE102009053528A1 (en)
TW (1) TW201100997A (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8468373B2 (en) * 2011-01-14 2013-06-18 Apple Inc. Modifying performance parameters in multiple circuits according to a performance state table upon receiving a request to change a performance state
CN102915107B (en) * 2011-08-04 2015-08-12 联芯科技有限公司 The regulate and control method of power consumption of terminal and terminal
CN103116418B (en) * 2013-02-04 2016-04-13 Tcl通讯(宁波)有限公司 A kind of method of dynamic conditioning touch-screen input detection rates and mobile terminal
US10118594B2 (en) * 2015-08-21 2018-11-06 Honda Motor Co., Ltd. System and method for reducing power consumption for a smart entry door handle in a vehicle
US11347293B2 (en) * 2019-09-20 2022-05-31 Dell Products, L.P. Management of turbo states based upon user presence
CN111541451B (en) * 2020-06-23 2021-10-29 深圳比特微电子科技有限公司 Method and clock circuit for up-converting a clock signal
CN111857236B (en) * 2020-06-30 2022-03-22 浪潮电子信息产业股份有限公司 FPGA system clock frequency setting system
CN112130658A (en) * 2020-09-29 2020-12-25 华东计算技术研究所(中国电子科技集团公司第三十二研究所) Program-controlled intelligent power supply and clock control method and system
CN117789805A (en) * 2024-02-26 2024-03-29 上海励驰半导体有限公司 Signal monitoring method and device, chip and electronic equipment

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62191940A (en) * 1986-02-19 1987-08-22 Mitsubishi Electric Corp Test system for action margin of data processor
JPS63273116A (en) * 1987-04-30 1988-11-10 Sony Corp Reproduction speed controller
JPH0368007A (en) * 1989-08-08 1991-03-25 Seiko Epson Corp Information processor
JP2002091628A (en) * 2000-09-18 2002-03-29 Fujitsu Ltd Electronic equipment and device for instructing change of processing capability
JP2007226412A (en) * 2006-02-22 2007-09-06 Sony Corp Information processor, gps system, information processing method, and computer program
JP2008059054A (en) * 2006-08-29 2008-03-13 Matsushita Electric Ind Co Ltd Processor system
JP2008107944A (en) * 2006-10-24 2008-05-08 Nec Electronics Corp Data processor

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05108195A (en) * 1991-10-11 1993-04-30 Toshiba Corp Portable computer
US6675307B1 (en) * 2000-03-28 2004-01-06 Juniper Networks, Inc. Clock controller for controlling the switching to redundant clock signal without producing glitches by delaying the redundant clock signal to match a phase of primary clock signal
US7003683B2 (en) * 2002-01-31 2006-02-21 Stmicroelectronics. Inc. Glitchless clock selection circuit
TW561353B (en) * 2002-02-05 2003-11-11 Via Tech Inc Automatic reset signal generator integrated into chipset and chipset with reset completion indication function
US7051227B2 (en) * 2002-09-30 2006-05-23 Intel Corporation Method and apparatus for reducing clock frequency during low workload periods
CN100391281C (en) * 2003-03-14 2008-05-28 联发科技股份有限公司 Sequential controlling method for electric-saving mode of mobile communication device
TWI261222B (en) * 2003-12-17 2006-09-01 Via Tech Inc Method and circuit for detecting/correcting readout clock of the disc
US7711966B2 (en) * 2004-08-31 2010-05-04 Qualcomm Incorporated Dynamic clock frequency adjustment based on processor load
CN101069147B (en) * 2004-11-10 2011-07-06 飞思卡尔半导体公司 Apparatus and method for controlling voltage and frequency using multiple reference circuits
US7861099B2 (en) * 2006-06-30 2010-12-28 Intel Corporation Method and apparatus for user-activity-based dynamic power management and policy creation for mobile platforms
WO2008012874A1 (en) * 2006-07-25 2008-01-31 National University Corporation Nagoya University Operation processing device
US7422486B2 (en) * 2006-09-22 2008-09-09 Itt Manufacturing Enterprises, Inc. Connectors to connect modules to electronic devices
US7886179B2 (en) * 2006-12-18 2011-02-08 Asustek Computer Inc. Method for adjusting working frequency of chip
US7783906B2 (en) * 2007-02-15 2010-08-24 International Business Machines Corporation Maximum power usage setting for computing device
TW200846891A (en) * 2007-05-21 2008-12-01 Dfi Inc Method for resetting basic input output system
TWI410786B (en) * 2008-04-14 2013-10-01 Asustek Comp Inc Mothermoard with functions of overclocking and overvolting
TW201001122A (en) * 2008-06-20 2010-01-01 Asustek Comp Inc Clock controlling apparatus for computer system
TWI379185B (en) * 2008-11-05 2012-12-11 Asustek Comp Inc Method and apparatus of tuning operation clock and voltage of computer system

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62191940A (en) * 1986-02-19 1987-08-22 Mitsubishi Electric Corp Test system for action margin of data processor
JPS63273116A (en) * 1987-04-30 1988-11-10 Sony Corp Reproduction speed controller
JPH0368007A (en) * 1989-08-08 1991-03-25 Seiko Epson Corp Information processor
JP2002091628A (en) * 2000-09-18 2002-03-29 Fujitsu Ltd Electronic equipment and device for instructing change of processing capability
JP2007226412A (en) * 2006-02-22 2007-09-06 Sony Corp Information processor, gps system, information processing method, and computer program
JP2008059054A (en) * 2006-08-29 2008-03-13 Matsushita Electric Ind Co Ltd Processor system
JP2008107944A (en) * 2006-10-24 2008-05-08 Nec Electronics Corp Data processor

Also Published As

Publication number Publication date
US20100325451A1 (en) 2010-12-23
CN101931384A (en) 2010-12-29
DE102009053528A1 (en) 2010-12-23
TW201100997A (en) 2011-01-01

Similar Documents

Publication Publication Date Title
JP2011003174A (en) Power-saving trigger-type control device for instantly varying frequency and method thereof
CN100456210C (en) Processor system and method for reducing power consumption in idle mode
US20170220099A1 (en) Technologies for managing power during an activation cycle
US8095818B2 (en) Method and apparatus for on-demand power management
US8977880B2 (en) Method for managing power supply of multi-core processor system involves powering off main and slave cores when master bus is in idle state
US20180107373A1 (en) Electronic System, Touch Sensitive Processing Apparatus and Method Thereof for Switching to Normal Operation Mode Upon Receiving Touch Gesture in Power Saving Mode
US20180224919A1 (en) Method for performing system power control within an electronic device, and associated apparatus
EP2549653B1 (en) Power control circuit and method therefor
US9966781B2 (en) Apparatus for battery charger with controlled charge current and associated methods
TWI410786B (en) Mothermoard with functions of overclocking and overvolting
WO2017112082A1 (en) Multiple input single inductor multiple output regulator
US20230297157A1 (en) Power consumption control apparatus, processor, and power consumption control method
EP3266099A1 (en) Load aware voltage regulator and dynamic voltage and frequency scaling
TWI470410B (en) Electronic system and power management method
CN114144746A (en) Digitally coordinated dynamically adaptable clock and voltage supply apparatus and method
EP3609046B1 (en) Motherboard with a charging function
US9122470B2 (en) Electronic device with power control function
WO2013170809A1 (en) Method and device for reducing power consumption of mobile terminal, and terminal thereof
TW202226016A (en) Secure device power-up apparatus and method
TW200521648A (en) Method and apparatus for tuning over lock and tuning method for sub-stable state with high performance
CN106844160A (en) A kind of Poewr control method, device and electronic equipment
EP3609047B1 (en) Motherboard with a smart charging function
CN116348835A (en) Two-stage dynamic supply voltage regulation
CN113625045A (en) Method and apparatus for accurate platform power measurement
TW201413437A (en) Energy-saving device for reducing CPU energy consumption at multiple levels

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131015