JP2010503921A - タイミング関連の秘密チャネル及びマルチスレッドが存在する場合のrisc型アセンブリコードのための情報フローの実行 - Google Patents
タイミング関連の秘密チャネル及びマルチスレッドが存在する場合のrisc型アセンブリコードのための情報フローの実行 Download PDFInfo
- Publication number
- JP2010503921A JP2010503921A JP2009528317A JP2009528317A JP2010503921A JP 2010503921 A JP2010503921 A JP 2010503921A JP 2009528317 A JP2009528317 A JP 2009528317A JP 2009528317 A JP2009528317 A JP 2009528317A JP 2010503921 A JP2010503921 A JP 2010503921A
- Authority
- JP
- Japan
- Prior art keywords
- code
- timing
- information flow
- security
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
- G06F21/556—Detecting local intrusion or implementing counter-measures involving covert channels, i.e. data leakage between processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Storage Device Security (AREA)
- Document Processing Apparatus (AREA)
Abstract
【選択図】図4A
Description
セキュリティ型システム
[22]以下に、型システムを使ってソース言語のための情報フローセキュリティに対処する方法を簡単に説明する。
1.l:=hなど、割当てによる明示的フロー。
2.if h then l:=1 else l:=0など、プログラム構造(条件文やwhileループ)による暗示的フロー。
3.ファーストクラスオブジェクト及び/又は関数で拡張した場合は、データ及び/又はコードポインタを通じたさらなる暗示的フローが生じる。
1.式の型におけるセキュリティレベルを追跡すること。これは、明示的フローを通じた情報漏洩を防ぐのに役立つ−割当てにおけるセキュリティレベルの不整合を許可しない。
2.プログラムカウンタ(PC)にセキュリティレベルを付けること。条件式が高いレベルで保護されている場合、その分岐については、高PCのもとで型チェックが行われる。これは、本質的には、低変数への更新が許可されない「敏感な領域」に分類されるものとして、分岐に印を付けることである。この考え方は、whileループなどの他のプログラム構造にも当てはまる。
3.ポインタを有する言語では、ポインタに2種類のセキュリティレベルが与えられる−1つはポインタのセキュリティレベルであり、もう1つは、参照されるデータ又はコードのセキュリティレベルである。ポインタを通じた不正フローは、ポインタがアクセスされたときにその2つのセキュリティレベルについて適切なチェックを行うことで防ぐことができる。
[26]TALCは、2005年12月19日に出願され、本発明の法人譲受人に譲渡された「Information Flow Enforcement for RISC−style Assembly Code」という名称のUS2005000316621に記載されており、アセンブリコードについての情報フロー問題を扱っている。その中に記載されている主な課題の1つが、アセンブリコードはソースコードほど多くの抽象概念を提供してくれないということである。ソースコードのプログラム構造は様々なプログラムポイントのセキュリティレベルを決定するのに役立つのだが、そのような構造はアセンブリコードでは利用できない。例えば、両方の分岐がガード式のセキュリティレベルを考慮するように、ソースプログラム中の条件文をチェックすることができる。このようなチェックはアセンブリコードにおいては難しい。アセンブリコードでは、「扁平な」制御フローがプログラム構造を特定するのにほとんど役立たないからである。条件文は、一般的に、分岐命令及びいくつかのコードブロックに解釈され、そこでは分岐の終了ポイントが明白ではない。
[34]本明細書では、いくつかの実際的な設定における、アセンブリコードのための情報フローセキュリティに対処するために使用することができる実施形態について説明する。シーケンシャルプログラムについては、終端チャネル及びタイミングチャネルを含み、いくつかの秘密チャネルを閉じるための型システムを説明する。マルチスレッドプログラムについては、可能的且つ確率的不干渉を保証する型システムを説明する。一実施形態では、プログラム実行のタイミングを記録するための追加注釈を含むように、前記の型システムTALCを拡張する。これらのタイミング注釈を使って、高セキュリティコンテキストにおいてはループがないことなどの、様々なソースレベルの制約を表現する。
[47]本明細書に記載の技術を使って、情報フローセキュリティに関連するいくつかの異なる問題に取り組む。理解し易いように、以下では、シーケンシャルプログラムにおける終端チャネルについてより詳細に述べる。
1.非終了高ループ:while h do skip;
2.高条件文中の非終了ループ:if h then{while true do skip}else skip.
f:∀m.<m+3>{r0:(m)}
コストが2かかる何かを行う
(m+1)jmp r0
[59]上記の考え方を実装する型付けされたアセンブリ言語TALC +について、以下に説明する。特に、TALC +はTALC(図2の版を使用しており、そこで説明したように、タイミング挙動に直交する機能は省略してある)の拡張である。
[68]一実施形態では、最小限のソース言語からセキュリティ型を維持する翻訳が使用される。より具体的には、このソース言語は、図1Bの型システムが規則[C6´]で改造された場合の図1Aのソース言語である。これによって簡潔な提示が可能になり、それは、簡潔ではあるが、アセンブリコードにおいて終端チャネルを閉じるためのタイミング注釈の使用、という主要な提案を明示するのに十分である。
・Hは、Ψのもとで十分に型付けされ、ソースのすべての変数及びプロシージャに対するエントリを含む。
・Ψ及びHは、lendとラベル付けされた継続コードをすでに含んでいる。
・lendにおけるコードは、tによって反映されたタイミング挙動を有する。
・lstartとラベル付けされた新たなコードがΨ´及びH´に入力される。
・生成された注釈t´は、lstartで開始するコードのタイミング挙動を反映する。
・セキュリティコンテキストκはpcと一致しなければならない。
[75]∞を用いても機能するように、加算+を予期された方法で拡張する。規則[TRC1]では、開始ラベルのタイミング注釈t´を計算する際に、ソースコマンドを計算するためのアセンブリ命令のコストを終了ラベルのタイミング注釈tの先頭に追加する。規則[TRC2]では、セキュリティレベルが低のため、特別な注釈∞を使用する。規則[TRC3]は、条件式については、「長い方の」分岐のタイミングを考慮しなければならないと指示している。規則[TRC4]は、本質的に、何らかのラッパーコードを、したがってそのタイミングの計算を導入している。シーケンシャルコマンドについては、規則[TRC5]が、2つのサブコマンドの翻訳をつなぎ合わせている。最後に、whileループについては、規則[TRC6]が、単に特別な注釈∞を使っている。
補題1(式の翻訳)
[77]本発明の一実施形態は、終端チャネルが存在する場合の情報フローセキュリティに関するものである。以下に、タイミングチャネル、可能的不干渉、及び確率的不干渉に関する3つの他の実施形態を説明する。
[78]タイミングチャネルを考えると、我々はマシンモデルを拡張して、実行時間t及び出力アクションのoutput nを明示的に指定し、プログラム実行のより正確なタイミング情報を観察できるようにする。
(アクションシーケンス)as::=ε|t as |n as
If h then{時間のかかるオペレーション}else skip;
output n
[87]一実施形態では、マルチスレッド設定における情報フローの問題を考察するのに、不干渉の表記を拡張してスレッドの非決定性実行を説明している。一実施形態では、プログラムの観察可能な挙動を一組の可能な実行結果とみなす簡単な一般化を使用している。
1.whileループの保護の型は低(low)でなければならない。
2.whileループ自体の型も低(low)でなければならない。
[92]上記の不干渉の一般化は、一組の可能性ある実行結果を考慮している。これは、時折、実際にはある特定の悪用を防ぐのに十分なほど強力ではないことがある。例えば、可能性ある結果の確率分布が情報フローのチャネルとしての役割を果たす場合がある。
1.高領域における低割当てを許可しない。
2.高領域におけるwhileループを許可しない。
3.2つの分岐が一致する内部タイミング注釈を有する場合にのみ高条件式を許可する。
[96]セキュリティレベルθに関する2つのプログラムの同等性を定義する。直感的に言えば、2つのプログラム(ヒープファイル及びレジスタファイル)は、それらが低セキュリティの内容について一致する場合に且つその場合にのみ同等である。
定義1(ヒープの同等性)
補題3(高ステップ)
ならば、以下のいずれかである。
1.
2.Iは形態(raise κ´;I´)又は(lowerω)である。
証明の概略:Iの最初の命令についてのケース分析による。Iはhaltではない。なぜならば、haltの型付け規則は、コンテキストが・であることを要求するからである。操作意味論及び型付け規則の反転により、Iがhalt、raise又はlowerでないならば、次のステップのためのΓ1、t1及びP1を得ることができる。型付け規則中の時間経過判断により、t1<tが維持される。型付け規則はまた、低ヒープセル中への書き込みを禁じるので、低ヒープセルはそのステップの後も同じままである。レジスタが更新されると、Γ1は、それに対して、セキュリティラベルがSL(κ)を考慮している型を与えるので、そのレジスタはΓ1に高い型を有する。その結果、
補題4(コンテキストの排出)
証明の概略:tに対する一般化された帰納法による。
補題5(低ステップ)
P=(H,R,I)κ、SL(κ)⊆θ、Ψ;Γ;t├P、Ψ;Γ;t├Q、Ψ;Γ├P≒θQ、
証明の概略:Iの最初の命令についてのケース分析。SL(κ)⊆θ、及び≒θの定義により、P及びQは同じ命令シーケンスを含む。raiseのケースは状態を変えないので、自明に同等性を維持する。その他のケースはすべて、セキュリティコンテキストがθよりも低であることを維持する。型付け規則の検査は、ヒープ中の低ロケーションには低い値しか割当てられないことを示している。いったんレジスタに高い値が与えられるとΓ1中のその型は高に変わる。分岐を行う場合、ガードは低でなければならず、したがってP及びQの両方が同じコードに分岐する。したがって、2つのプログラムは1ステップ後も同等のままである。
定理1(不干渉)
P=(H,R,I)κ、SL(κ)⊆θ、Ψ;Γ;t├P、Ψ;Γ;t├Q、Ψ;Γ├P≒θQ、且つ
証明の概略:導出
[111]図19は、本明細書に記載のオペレーションの1つ又は複数を実行することができる例示的コンピュータシステムのブロック図である。図19を参照すると、コンピュータシステム1900は例示的なクライアント又はサーバコンピュータシステムを含む。コンピュータシステム1900は、情報を伝達するための通信メカニズム又はバス1911と、及び情報を処理するための、バス1911と接続されたプロセッサ1912とを備える。プロセッサ1912はマイクロプロセッサを含むが、例えば、Pentium(商標)、PowerPC(商標)、Alpha(商標)などのマイクロプロセッサに限定されるものではない。
Claims (4)
- コードがセキュリティポリシーに違反しているかどうかについて静的にチェックがなされる際に、1つ又は複数のタイミング関連の秘密チャネル及び並列チャネルに関して情報フローを実行する型情報を備えたタイミング注釈を有するアセンブリコードを受信するステップと、
セキュリティポリシーに基づいて、前記アセンブリコードに対して情報フローに関する検証を行うステップと
を含む方法。 - システムによって実行されると該システムに方法を実行させる命令を記憶している1つ又は複数の記録可能媒体を有する製品であって、
前記方法が、
コードがセキュリティポリシーに違反しているかどうかについて静的にチェックがなされる際に、1つ又は複数のタイミング関連の秘密チャネル及び並列チャネルに関して情報フローを実行する型情報を備えたタイミング注釈を有するアセンブリコードを受信するステップと、
セキュリティポリシーに基づいて、前記アセンブリコードに対して情報フローに関する検証を行うステップと
を含む製品。 - 注釈付きアセンブリコード、検証モジュール、コード修正モジュールを記憶するメモリであって、前記注釈付きアセンブリコードが、コードがセキュリティポリシーに違反しているかどうかについて静的にチェックがなされる際に、1つ又は複数のタイミング関連の秘密チャネル及び並列チャネルに関して情報フローを実行する型情報を備えたタイミング注釈を有する、メモリと、
前記検証モジュールを実行して、セキュリティポリシーに基づいて前記注釈付きコードに対して情報フローに関する検証を行うプロセッサと
を備える装置。 - アセンブリコードに対してセキュリティ型維持翻訳を行うステップであって、コードがセキュリティポリシーに違反しているかどうかについて静的にチェックがなされる際に、1つ又は複数のタイミング関連の秘密チャネル及び並列チャネルに関して情報フローを実行する型情報を備えたタイミング注釈を用いて前記コードに注釈付けを行うことを含む、ステップと、
前記アセンブリコードが実行された結果である情報フローのコンパイルを証明するステップと、
前記安全に型付けされたアセンブリコードがネットワークを介してダウンロードされることを可能にするステップと
を含む方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US84497406P | 2006-09-14 | 2006-09-14 | |
US60/844,974 | 2006-09-14 | ||
US11/840,158 US8091128B2 (en) | 2006-09-14 | 2007-08-16 | Information flow enforcement for RISC-style assembly code in the presence of timing-related covert channels and multi-threading |
US11/840,158 | 2007-08-16 | ||
PCT/US2007/020067 WO2008033539A1 (en) | 2006-09-14 | 2007-09-13 | Information flow enforcement for risc-style assembly code in the presence of timing-related covert channels and multi-threading |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010503921A true JP2010503921A (ja) | 2010-02-04 |
JP5308337B2 JP5308337B2 (ja) | 2013-10-09 |
Family
ID=38705141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009528317A Active JP5308337B2 (ja) | 2006-09-14 | 2007-09-13 | タイミング関連の秘密チャネル及びマルチスレッドが存在する場合のrisc型アセンブリコードのための情報フローの実行 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8091128B2 (ja) |
EP (1) | EP2062187B1 (ja) |
JP (1) | JP5308337B2 (ja) |
KR (1) | KR101025467B1 (ja) |
WO (1) | WO2008033539A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9749997B2 (en) | 2007-10-02 | 2017-08-29 | Samsung Electronics Co., Ltd | Repeating transmissions of signals in communication systems |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8321666B2 (en) * | 2006-08-15 | 2012-11-27 | Sap Ag | Implementations of secure computation protocols |
US20100023782A1 (en) * | 2007-12-21 | 2010-01-28 | Intel Corporation | Cryptographic key-to-policy association and enforcement for secure key-management and policy execution |
US8990930B2 (en) * | 2009-02-06 | 2015-03-24 | Microsoft Corporation | Code property analysis for security mitigations |
US9275246B2 (en) * | 2009-10-08 | 2016-03-01 | International Business Machines Corporation | System and method for static detection and categorization of information-flow downgraders |
US9032378B2 (en) | 2011-12-16 | 2015-05-12 | Microsoft Technology Licensing, Llc | Available symbol set generation using untyped variable |
US9305166B2 (en) * | 2013-03-08 | 2016-04-05 | The Regents Of The University Of California | Method and systems for detecting and isolating hardware timing channels |
US8955155B1 (en) | 2013-03-12 | 2015-02-10 | Amazon Technologies, Inc. | Secure information flow |
WO2016108980A2 (en) * | 2014-10-03 | 2016-07-07 | The Trustees Of The University Of Pennsylvania | Methods, systems, and computer readable media for detecting covert timing channels |
US10691797B2 (en) * | 2016-04-21 | 2020-06-23 | Big Stream Solutions, Inc. | Systems and methods for compiler guided secure resource sharing |
KR101978812B1 (ko) * | 2017-08-09 | 2019-05-15 | 주식회사 센스톤 | 가상카드번호 기반의 금융거래제공시스템, 가상카드번호생성장치, 가상카드번호검증장치, 가상카드번호 기반의 금융거래제공방법 및 가상카드번호 기반의 금융거래제공프로그램 |
CN109032934B (zh) * | 2018-07-10 | 2021-07-02 | 北京计算机技术及应用研究所 | 一种fpga/ip核逻辑代码安全规则检测方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6128774A (en) * | 1997-10-28 | 2000-10-03 | Necula; George C. | Safe to execute verification of software |
US6253370B1 (en) * | 1997-12-01 | 2001-06-26 | Compaq Computer Corporation | Method and apparatus for annotating a computer program to facilitate subsequent processing of the program |
JP2004287810A (ja) * | 2003-03-20 | 2004-10-14 | Nec Corp | 不正アクセス防止システム、不正アクセス防止方法、および不正アクセス防止プログラム |
WO2006069335A2 (en) * | 2004-12-21 | 2006-06-29 | Ntt Docomo, Inc. | Information flow enforcement for risc-style assembly code |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5915085A (en) * | 1997-02-28 | 1999-06-22 | International Business Machines Corporation | Multiple resource or security contexts in a multithreaded application |
-
2007
- 2007-08-16 US US11/840,158 patent/US8091128B2/en not_active Expired - Fee Related
- 2007-09-13 JP JP2009528317A patent/JP5308337B2/ja active Active
- 2007-09-13 EP EP07838294.2A patent/EP2062187B1/en active Active
- 2007-09-13 WO PCT/US2007/020067 patent/WO2008033539A1/en active Application Filing
- 2007-09-13 KR KR1020087023929A patent/KR101025467B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6128774A (en) * | 1997-10-28 | 2000-10-03 | Necula; George C. | Safe to execute verification of software |
US6253370B1 (en) * | 1997-12-01 | 2001-06-26 | Compaq Computer Corporation | Method and apparatus for annotating a computer program to facilitate subsequent processing of the program |
JP2004287810A (ja) * | 2003-03-20 | 2004-10-14 | Nec Corp | 不正アクセス防止システム、不正アクセス防止方法、および不正アクセス防止プログラム |
WO2006069335A2 (en) * | 2004-12-21 | 2006-06-29 | Ntt Docomo, Inc. | Information flow enforcement for risc-style assembly code |
Non-Patent Citations (1)
Title |
---|
JPN6012064269; Dachuan Yu: Toward More Typed Assembly Languages for Confidentiality , 20060811, 第1-24頁 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9749997B2 (en) | 2007-10-02 | 2017-08-29 | Samsung Electronics Co., Ltd | Repeating transmissions of signals in communication systems |
US11234221B2 (en) | 2007-10-02 | 2022-01-25 | Samsung Electronics Co., Ltd | Repeating transmissions of signals in communication systems |
Also Published As
Publication number | Publication date |
---|---|
WO2008033539A1 (en) | 2008-03-20 |
KR101025467B1 (ko) | 2011-04-04 |
US20080072323A1 (en) | 2008-03-20 |
JP5308337B2 (ja) | 2013-10-09 |
KR20080104167A (ko) | 2008-12-01 |
EP2062187B1 (en) | 2019-04-10 |
EP2062187A1 (en) | 2009-05-27 |
US8091128B2 (en) | 2012-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5308337B2 (ja) | タイミング関連の秘密チャネル及びマルチスレッドが存在する場合のrisc型アセンブリコードのための情報フローの実行 | |
Nelson et al. | Scaling symbolic evaluation for automated verification of systems code with Serval | |
Patrignani et al. | Secure compilation to protected module architectures | |
Dehesa-Azuara et al. | Verifying and synthesizing constant-resource implementations with types | |
US20060143689A1 (en) | Information flow enforcement for RISC-style assembly code | |
Heitmeyer et al. | Formal specification and verification of data separation in a separation kernel for an embedded system | |
Foster et al. | Flow-insensitive type qualifiers | |
Stefan et al. | Flexible dynamic information flow control in the presence of exceptions | |
Barthe et al. | A certified lightweight non-interference java bytecode verifier | |
Hubert et al. | Semantic foundations and inference of non-null annotations | |
Barthe et al. | Security of multithreaded programs by compilation | |
Schlich et al. | Reduction of interrupt handler executions for model checking embedded software | |
Barthe et al. | Security types preserving compilation | |
Hu et al. | A security type verifier for smart contracts | |
Barthe et al. | Security types preserving compilation | |
Medel et al. | A typed assembly language for non-interference | |
Bloem et al. | Efficient information-flow verification under speculative execution | |
Cook et al. | Summarization for termination: no return! | |
Boockmann et al. | Generating inductive shape predicates for runtime checking and formal verification | |
Bonelli et al. | Information flow analysis for a typed assembly language with polymorphic stacks | |
Bichhawat et al. | Permissive runtime information flow control in the presence of exceptions | |
Sarrab | Policy based runtime verification of information flow. | |
Cheang | Formal Specification and Verification of Secure Information Flow for Hardware Platforms | |
Lopez et al. | Computer Security: 23rd European Symposium on Research in Computer Security, ESORICS 2018, Barcelona, Spain, September 3-7, 2018, Proceedings, Part I | |
Medel et al. | Non-interference for a typed assembly language |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130628 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5308337 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |