JP2010287947A - Apd bias voltage control circuit - Google Patents
Apd bias voltage control circuit Download PDFInfo
- Publication number
- JP2010287947A JP2010287947A JP2009138268A JP2009138268A JP2010287947A JP 2010287947 A JP2010287947 A JP 2010287947A JP 2009138268 A JP2009138268 A JP 2009138268A JP 2009138268 A JP2009138268 A JP 2009138268A JP 2010287947 A JP2010287947 A JP 2010287947A
- Authority
- JP
- Japan
- Prior art keywords
- apd
- bias voltage
- module
- current
- optical signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Optical Communication System (AREA)
Abstract
Description
この発明は、例えば、光信号の過大入力からAPD(Avalanche PhotoDiode)モジュールを保護するAPDバイアス電圧制御回路に関するものである。 The present invention relates to an APD bias voltage control circuit for protecting an APD (Avalanche PhotoDiode) module from an excessive input of an optical signal, for example.
光通信システムの受信モジュールとして、APD素子を使用したAPDモジュールが知られている。このAPDモジュールは、APD素子に約30Vという高いバイアス電圧を印加して使用することで、光信号が入力された際に、電子雪崩現象を発生し、印加したバイアス電圧によって決まる増倍率に応じたAPD電流が流れるため、微小強度の光信号が入力される際でも十分な電流を発生させることができる。 As a receiving module of an optical communication system, an APD module using an APD element is known. This APD module is used by applying a high bias voltage of about 30 V to the APD element, so that an electronic avalanche phenomenon occurs when an optical signal is input, and it corresponds to a multiplication factor determined by the applied bias voltage. Since the APD current flows, a sufficient current can be generated even when an optical signal with a very low intensity is input.
このAPDモジュールに印加するバイアス電圧を制御するためのAPDバイアス電圧制御回路では、光信号の入力パワーによって印加するバイアス電圧を変化させ、光信号の入力パワーが弱い程、バイアス電圧を高くして増倍率を上げるように制御し、光信号の入力パワーが強い程、バイアス電圧を低くして増倍率を下げるように制御する。これにより、光信号の入力パワーの変動に対応して増倍率を制御することができ、APDモジュールにより出力される電気信号の出力レベルを一定に維持することができる。 In the APD bias voltage control circuit for controlling the bias voltage applied to the APD module, the bias voltage to be applied is changed depending on the input power of the optical signal. The weaker the input power of the optical signal, the higher the bias voltage is increased. Control is performed so as to increase the magnification. The stronger the input power of the optical signal, the lower the bias voltage and the lower the multiplication factor. As a result, the multiplication factor can be controlled in response to fluctuations in the input power of the optical signal, and the output level of the electrical signal output from the APD module can be maintained constant.
しかしながら、従来のAPDバイアス電圧制御回路では、光信号の入力がない状態から光ファイバが接続された場合や送信側・受信側モジュールの電源投入時等において光信号の入力が急峻に増加した場合など、光信号の入力がない状態から数ms〜数100msという短時間に光信号の入力パワーが上昇した場合、増倍率に寄与するバイアス電圧の制御が光信号の入力パワーに追随できず、APDモジュールにより発生するAPD電流が最大定格を超えてしまい、APDモジュールが損傷する恐れがあるという課題がある。 However, in the conventional APD bias voltage control circuit, when the optical fiber is connected from the state where there is no optical signal input, or when the optical signal input sharply increases when the transmitter / receiver module is turned on, etc. When the input power of the optical signal rises in a short time of several ms to several hundred ms from the state where no optical signal is input, the control of the bias voltage contributing to the multiplication factor cannot follow the input power of the optical signal, and the APD module There is a problem that the APD current generated by the APD module exceeds the maximum rating and the APD module may be damaged.
また、光信号が定常的に増大して過大入力される場合では、バイアス電圧が低下し、増倍率は低下するが、ある領域以下には下がらない下げ止まりの領域があり、増倍率がこの下げ止まりの状態において光信号が過大入力されると、APDモジュールにより発生するAPD電流が最大定格を超えて上昇することになり、APDモジュールが損傷する恐れがあるという課題がある。 Also, when the optical signal is constantly increased and excessively input, the bias voltage decreases and the multiplication factor decreases, but there is a non-lower region that does not decrease below a certain region. When the optical signal is excessively input in the state, the APD current generated by the APD module increases beyond the maximum rating, and there is a problem that the APD module may be damaged.
それに対して、本来の性能を劣化させることなく、光増幅器の過渡的な応答に起因して発生する瞬時的な過大電流を制限し、過大電流から受光素子や前置増幅器を保護するAPDバイアス電圧制御回路が存在する(例えば、特許文献1参照)。 On the other hand, the APD bias voltage that limits the instantaneous excessive current generated due to the transient response of the optical amplifier without degrading the original performance and protects the light receiving element and the preamplifier from the excessive current. There is a control circuit (see, for example, Patent Document 1).
また、光信号の入力パワーの急変時においてもAPDモジュールを保護するAPDバイアス電圧制御回路が存在する(例えば、特許文献2参照)。また、APDモジュールの受光レベルが最大受光レベルを超えた場合に、高電圧発生回路の出力電圧を、バイアス電圧がAPDモジュールの増幅不能電圧になるまで降下させるAPDバイアス電圧制御回路が存在する(例えば、特許文献3参照)。 There is also an APD bias voltage control circuit that protects the APD module even when the input power of the optical signal changes suddenly (see, for example, Patent Document 2). There is also an APD bias voltage control circuit that reduces the output voltage of the high voltage generation circuit until the bias voltage becomes an unamplifiable voltage of the APD module when the light reception level of the APD module exceeds the maximum light reception level (for example, And Patent Document 3).
しかしながら、特許文献1に開示されるAPDバイアス電圧制御回路は、電圧比較器と引き算器とを用いて電圧源からの電圧を制御するものであり、自己バイアス抵抗を用いたAPDモジュールに適用することはできないという課題がある。 However, the APD bias voltage control circuit disclosed in Patent Document 1 controls a voltage from a voltage source using a voltage comparator and a subtractor, and is applied to an APD module using a self-bias resistor. There is a problem that cannot be done.
また、特許文献2に開示されるAPDバイアス電圧制御回路は、光信号の瞬時的な過大入力に対する保護に関するものであり、光信号の定常的な過大入力に対してはAPDモジュールを保護することができないという課題がある。一方、特許文献3に開示されるAPDバイアス電圧制御回路は、DC/DCコンバータを使用した高電圧発生回路の出力電圧を直接変化させる方式であり、DC/DCコンバータを構成している周辺回路部品の時定数により電圧の変化に時間を要し、その程度によっては瞬時的な光信号の過大入力に追随してAPDモジュールを保護できない可能性があるという課題がある。
The APD bias voltage control circuit disclosed in Patent Document 2 relates to protection against instantaneous excessive input of an optical signal, and can protect the APD module against steady excessive input of an optical signal. There is a problem that it cannot be done. On the other hand, the APD bias voltage control circuit disclosed in
この発明は、上記のような課題を解決するためになされたもので、光信号の過大入力からAPDモジュールを保護することができ、自己バイアス抵抗方式に適用可能なAPDバイアス電圧制御回路を提供することを目的としている。 The present invention has been made to solve the above-described problems, and provides an APD bias voltage control circuit that can protect an APD module from an excessive input of an optical signal and can be applied to a self-bias resistance system. The purpose is that.
この発明に係るAPDバイアス制御回路は、APDモジュールにバイアス電圧を印加するバイアス電圧印加部と、APDモジュールにより発生されるAPD電流に応じたモニタ電流を出力するAPD電流モニタ部と、APD電流モニタ部により出力されるモニタ電流に応じて、バイアス電圧を制御するバイアス電圧制御部とを備えるものである。 An APD bias control circuit according to the present invention includes a bias voltage application unit that applies a bias voltage to an APD module, an APD current monitor unit that outputs a monitor current according to an APD current generated by the APD module, and an APD current monitor unit And a bias voltage control unit that controls the bias voltage in accordance with the monitor current output by.
この発明によれば、上記のように構成したので、APDモジュールにより発生されるAPD電流が最大定格を超えることはなくなり、光信号の過大入力からAPDモジュールを保護することができ、また、自己バイアス抵抗方式に適用することができる。 According to the present invention, since it is configured as described above, the APD current generated by the APD module does not exceed the maximum rating, the APD module can be protected from an excessive input of an optical signal, and the self-bias can be protected. It can be applied to the resistance method.
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態1.
図1はこの発明の実施の形態1に係るAPDバイアス電圧制御回路の構成を示す図である。
APDバイアス電圧制御回路は、図1に示すように、バイアス電圧Vbが印加された状態で光信号Pinが入力されることにより、APD電流Iapdを発生するAPDモジュール1と、バイアス電圧Vbを印加するために必要な高電圧Vhvを供給する定電圧源2と、定電圧源2により供給される高電圧Vhvからバイアス電圧Vbを発生してAPDモジュール1に印加するバイアス電圧印加部3と、APDモジュール1により発生されるAPD電流Iapdに応じた電圧降下を引き起こし、APDモジュール1に印加されるバイアス電圧Vbを変化させる自己バイアス抵抗R1と、APDモジュール1により発生されるAPD電流Iapdに応じたモニタ電流Imonを出力するAPD電流モニタ部4と、APD電流モニタ部4により出力されるモニタ電流Imonを電圧に変換し、モニタ信号Vmonとして出力する抵抗R2と、抵抗R2により出力されるモニタ信号Vmonから、バイアス指令電圧Vsetをバイアス電圧印加部3に送ることによりバイアス電圧Vbを制御するバイアス電圧制御部5とから構成される。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
Embodiment 1 FIG.
1 is a diagram showing a configuration of an APD bias voltage control circuit according to Embodiment 1 of the present invention.
As shown in FIG. 1, the APD bias voltage control circuit applies the bias voltage Vb and the APD module 1 that generates the APD current Iapd when the optical signal Pin is input with the bias voltage Vb applied. A constant voltage source 2 that supplies a high voltage Vhv necessary for the operation, a bias
ここで、APDモジュール1は、図1に示すように、バイアス電圧Vbが印加された状態で光信号Pinが入力されることにより、電子雪崩現象を発生し、印加されたバイアス電圧Vbによって決まる増倍率Mに応じたAPD電流Iapdを発生するAPD素子6と、APD素子6により発生されるAPD電流Iapdを電圧に変換し、出力電気信号Voutとして出力するトランスインピーダンスアンプ(TIA)7とから構成される。
Here, as shown in FIG. 1, the APD module 1 generates an electronic avalanche phenomenon when an optical signal Pin is input in a state where a bias voltage Vb is applied, and an increase determined by the applied bias voltage Vb. An
次に、上記のように構成されるAPDバイアス電圧制御回路の動作について説明する。
まず、定電圧源2は、バイアス電圧Vbを発生させるために必要な高電圧Vhvをバイアス電圧印加部3に供給する。次いで、バイアス電圧印加部3は、バイアス電圧制御部5から送られるバイアス電圧Vbを制御するためのバイアス指令電圧Vsetに基づいて、定電圧源2から供給される高電圧Vhvからバイアス電圧Vbを発生し、APDモジュール1に印加する。
Next, the operation of the APD bias voltage control circuit configured as described above will be described.
First, the constant voltage source 2 supplies the bias
次いで、APDモジュール1のAPD素子6は、バイアス電圧印加部3から自己バイアス抵抗R1を介して送られるバイアス電圧Vbが印加された状態で光信号Pinが入力されることにより、電子雪崩現象を発生し、印加されたバイアス電圧Vbによって決まる増倍率Mに応じたAPD電流Iapdを発生させる。次いで、APDモジュール1のTIA7は、APD素子6により発生されるAPD電流Iapdを電圧に変換し、出力電気信号Voutとして外部に出力する。
Next, the
一方、APD電流モニタ部4は、APDモジュール1のAPD素子6により発生されるAPD電流Iapdに応じたモニタ電流Imonを出力する。次いで、抵抗R2は、APD電流モニタ部4により出力されるモニタ電流Imonを電圧に変換し、モニタ信号Vmonとして出力する。
On the other hand, the APD current monitor unit 4 outputs a monitor current Imon corresponding to the APD current Iapd generated by the
次いで、バイアス電圧制御部5は、抵抗R2により出力されるモニタ信号Vmonから、バイアス電圧Vbを制御するためのバイアス指令電圧Vsetをバイアス電圧印加部3に送ることにより、バイアス電圧Vbを制御する。
Next, the bias
次に、バイアス電圧制御部5によるバイアス電圧Vbの制御について説明する。
図2はこの発明の実施の形態1における光信号Pinの変化によるバイアス電圧Vb、増倍率M及びAPD電流Iapdの変化を示す図であり、図2(a)は光信号Pinの変化を示す図であり、図2(b)はバイアス電圧Vbの変化を示す図であり、図2(c)は増倍率Mの変化を示す図であり、図2(d)はAPD電流Iapdの変化を示す図である。ここで、図2の点線は従来のAPDバイアス電圧制御回路での各変化を示し、実線はこの発明の実施の形態1に係るAPDバイアス電圧制御回路での各変化を示している。
Next, control of the bias voltage Vb by the bias
FIG. 2 is a diagram showing changes in the bias voltage Vb, multiplication factor M, and APD current Iapd due to changes in the optical signal Pin in Embodiment 1 of the present invention, and FIG. 2 (a) is a diagram showing changes in the optical signal Pin. 2 (b) is a diagram showing a change in the bias voltage Vb, FIG. 2 (c) is a diagram showing a change in the multiplication factor M, and FIG. 2 (d) shows a change in the APD current Iapd. FIG. Here, the dotted line in FIG. 2 shows each change in the conventional APD bias voltage control circuit, and the solid line shows each change in the APD bias voltage control circuit according to Embodiment 1 of the present invention.
まず、図2(a)に示すように、APDモジュール1に光信号Pinの入力がほとんどない場合では、図2(d)に示すように、APDモジュール1により発生されるAPD電流Iapdはほとんど流れない状態となる。そのため、APD電流モニタ部4を介して抵抗R2により出力されるモニタ信号Vmonについてもほとんど出力されず、バイアス電圧制御部5はこのモニタ信号VmonからAPDモジュール1に光信号Pinが入力されていないことを判断することができる。
First, as shown in FIG. 2 (a), when the optical signal Pin is hardly input to the APD module 1, the APD current Iapd generated by the APD module 1 almost flows as shown in FIG. 2 (d). No state. Therefore, the monitor signal Vmon output by the resistor R2 via the APD current monitor unit 4 is hardly output, and the bias
このようにしてバイアス電圧制御部5は、モニタ信号Vmonから、APDモジュール1に光信号Pinが入力されていないと判断した場合、次いで、バイアス電圧印加部3に対して、APDモジュール1に印加するバイアス電圧Vbを通常使用する際の規定値よりも低い値に設定することを示すバイアス指令電圧Vsetを送る。
In this way, when the bias
次いで、バイアス電圧印加部3は、バイアス電圧制御部5から送られるバイアス指令電圧Vsetに基づいて、図2(b)に示すように、APDモジュール1に印加するバイアス電圧Vbを規定値よりも低い値に低下させる。これに伴って、図2(c)に示すように、増倍率Mも低下する。
Next, the bias
この状態において、図2(a)に示すように、従来のAPDバイアス電圧制御回路では最大定格を超えるAPD電流Iapdが流れてしまうような、短時間での急峻な立ち上がり特性を持った強い光信号PinがAPDモジュール1に入力される場合であっても、バイアス電圧Vbを規定値よりも低い値に設定して増倍率Mが低くなるようにしたため、図2(d)に示すように、APDモジュール1により発生するAPD電流Iapdを最大定格内に収めることができ、APDモジュール1を保護することができる。 In this state, as shown in FIG. 2A, a strong optical signal having a steep rise characteristic in a short time that an APD current Iapd exceeding the maximum rating flows in the conventional APD bias voltage control circuit. Even when Pin is input to the APD module 1, the bias voltage Vb is set to a value lower than the specified value so that the multiplication factor M is lowered. Therefore, as shown in FIG. The APD current Iapd generated by the module 1 can be kept within the maximum rating, and the APD module 1 can be protected.
その後、バイアス電圧制御部5は、モニタ信号Vmonから、光信号Pinの急峻な立ち上がりがなくなり、増倍率Mを上げてもAPDモジュール1により発生するAPD電流Iapdが最大定格を超えないと判断した場合、次いで、バイアス電圧印加部3に対して、APDモジュール1に印加するバイアス電圧Vbを通常使用する際の規定値まで上げることを示すバイアス指令電圧Vsetを送る。
After that, when the bias
次いで、バイアス電圧印加部3は、バイアス電圧制御部5から送られるバイアス指令電圧Vsetに基づいて、図2(b)に示すように、APDモジュール1に印加するバイアス電圧Vbを規定値まで上げる。
Next, the bias
以上のように、この実施の形態1によれば、APD電流Iapdをバイアス電圧制御部5によりモニタし、APDモジュール1に光信号Pinが入力されていない場合には、APDモジュール1に印加するバイアス電圧Vbを下げ、光信号Pinの入力を検知した後にバイアス電圧Vbを規定値まで上げるような制御を行うように構成したので、APDモジュール1により発生するAPD電流Iapdが最大定格を超えることはなく、光信号Pinの瞬時的な過大入力からAPDモジュール1を保護することができ、また、自己バイアス抵抗方式に適用することができる。
As described above, according to the first embodiment, the APD current Iapd is monitored by the
実施の形態2.
この発明の実施の形態1に係るAPDバイアス制御回路では、APDモジュール1に光信号Pinの入力がない場合に、APDモジュール1に印加するバイアス電圧Vbを下げるように構成したものであるが、この発明の実施の形態2に係るAPDバイアス制御回路は、APDモジュール1に光信号Pinが定常的に増大して過大入力される場合に、APDモジュール1に印加するバイアス電圧Vbを下げるように構成したものである。
この発明の実施の形態2に係るAPDバイアス制御回路は、図1に示す、この発明の実施の形態1に係るAPDバイアス制御回路の構成と同一であり、以下、図1を参照しながら説明を行う。
Embodiment 2. FIG.
The APD bias control circuit according to the first embodiment of the present invention is configured to lower the bias voltage Vb applied to the APD module 1 when the optical signal Pin is not input to the APD module 1. The APD bias control circuit according to the second embodiment of the invention is configured to lower the bias voltage Vb applied to the APD module 1 when the optical signal Pin is constantly increased and excessively input to the APD module 1. Is.
The APD bias control circuit according to the second embodiment of the present invention is the same as the configuration of the APD bias control circuit according to the first embodiment of the present invention shown in FIG. 1, and will be described below with reference to FIG. Do.
次に、バイアス電圧制御部5によるバイアス電圧の制御について説明する。
図3はこの発明の実施の形態2における光信号の変化によるバイアス電圧、増倍率及びAPD電流の変化を示す図であり、図3(a)は光信号Pinの変化を示す図であり、図3(b)はバイアス電圧Vbの変化を示す図であり、図3(c)は増倍率Mの変化を示す図であり、図3(d)はAPD電流Iapdの変化を示す図である。ここで、図3の点線は従来のAPDバイアス電圧制御回路での各変化を示し、実線はこの発明の実施の形態2に係るAPDバイアス電圧制御回路での各変化を示している。
Next, control of the bias voltage by the bias
FIG. 3 is a diagram showing changes in bias voltage, multiplication factor, and APD current due to changes in the optical signal according to Embodiment 2 of the present invention, and FIG. 3 (a) is a diagram showing changes in the optical signal Pin. 3 (b) is a diagram showing changes in the bias voltage Vb, FIG. 3 (c) is a diagram showing changes in the multiplication factor M, and FIG. 3 (d) is a diagram showing changes in the APD current Iapd. Here, the dotted line in FIG. 3 shows each change in the conventional APD bias voltage control circuit, and the solid line shows each change in the APD bias voltage control circuit according to the second embodiment of the present invention.
図3(a)に示すように、APDモジュール1に光信号Pinが定常的に増大して過大入力される場合では、図3(d)に示すように、APDモジュール1により発生されるAPD電圧Iapdも増加するため、APDモジュール1に印加されるバイアス電圧Vbが自己バイアス抵抗R1により低下することにより、図3(c)に示すように、増倍率Mは低下する。 As shown in FIG. 3A, when the optical signal Pin is constantly increased and excessively input to the APD module 1, the APD voltage generated by the APD module 1 is shown in FIG. Since Iapd also increases, when the bias voltage Vb applied to the APD module 1 is decreased by the self-bias resistor R1, the multiplication factor M is decreased as shown in FIG.
しかしながら、図3(c)に点線で示すように、増倍率Mはある領域まで低下すると、それ以下には低下しない下げ止まり状態となる。増倍率Mがこの下げ止まり状態において、APDモジュール1にさらに光信号Pinが過大入力されると、APDモジュール1により発生されるAPD電流Iapdはさらに増加する。バイアス電圧制御部5は、モニタ信号Vmonから、APDモジュール1に光信号Pinが定常的に増加して過大入力され、このAPDモジュール1により発生されるAPD電流Iapdが最大定格を超える恐れがあると判断すると、バイアス電圧印加部3に対して、APDモジュール1に印加するバイアス電圧Vbを通常使用する際の規定値より低い値に設定することを示すバイアス指令電圧Vsetを送る。
However, as indicated by the dotted line in FIG. 3 (c), when the multiplication factor M decreases to a certain region, it is in a stopped state that does not decrease below that. If the optical signal Pin is further excessively input to the APD module 1 in a state where the multiplication factor M has stopped decreasing, the APD current Iapd generated by the APD module 1 further increases. The bias
次いで、バイアス電圧印加部3は、バイアス電圧制御部5から送られるバイアス指令電圧Vsetに基づいて、図3(b)に示すように、APDモジュール1に印加するバイアス電圧Vbを規定値よりも低い値に低下させる。これにより、APDモジュール1に印加されるバイアス電圧Vbが低下し、図3(c)に示すように、増倍率Mも通常では下がらない領域まで下げることができるため、従来のAPDバイアス電圧制御回路ではAPD電流Iapdが最大定格を超えるような定常的に増加する強い光信号PinがAPDモジュール1に入力される場合であっても、APDモジュール1により発生されるAPD電流Iapdを最大定格内に収めることができ、APDモジュール1を保護することができる。
Next, the bias
以上のように、この実施の形態2によれば、APD電流Iapdをバイアス電圧制御部5によりモニタし、APDモジュール1に光信号Pinが定常的に増大して過大入力される場合には、APDモジュール1に印加するバイアス電圧Vbを下げるような制御を行うように構成したので、また、APDモジュール1により発生するAPD電流Iapdが最大定格を超えることはなく、光信号Pinの定常的な過大入力からAPDモジュール1を保護することができ、また、自己バイアス抵抗方式に適用することができる。
As described above, according to the second embodiment, when the APD current Iapd is monitored by the bias
1 APDモジュール、2 定電圧源、3 バイアス電圧印加部、4 APD電流モニタ部、5 バイアス電圧制御部、6 APD素子、7 TIA。 1 APD module, 2 constant voltage source, 3 bias voltage application unit, 4 APD current monitor unit, 5 bias voltage control unit, 6 APD element, 7 TIA.
Claims (3)
前記APDモジュールにより発生されるAPD電流に応じたモニタ電流を出力するAPD電流モニタ部と、
前記APD電流モニタ部により出力されるモニタ電流に応じて、前記バイアス電圧を制御するバイアス電圧制御部と
を備えるAPDバイアス電圧制御回路。 A bias voltage application unit for applying a bias voltage to an APD (Avalanche PhotoDiode) module;
An APD current monitor unit that outputs a monitor current corresponding to the APD current generated by the APD module;
An APD bias voltage control circuit comprising: a bias voltage control unit that controls the bias voltage in accordance with a monitor current output by the APD current monitor unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009138268A JP2010287947A (en) | 2009-06-09 | 2009-06-09 | Apd bias voltage control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009138268A JP2010287947A (en) | 2009-06-09 | 2009-06-09 | Apd bias voltage control circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010287947A true JP2010287947A (en) | 2010-12-24 |
Family
ID=43543357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009138268A Pending JP2010287947A (en) | 2009-06-09 | 2009-06-09 | Apd bias voltage control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010287947A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170143468A (en) * | 2016-06-21 | 2017-12-29 | (주) 에이알텍 | Method for Estimating Inherent Polynomial for IOP at Optical Tranceiver and Method for Realtime Acquiring IOP information |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08191277A (en) * | 1995-01-11 | 1996-07-23 | Hitachi Ltd | Optical reception circuit |
JP2004336320A (en) * | 2003-05-07 | 2004-11-25 | Sumitomo Electric Ind Ltd | Light receiving amplifier device |
JP2005354548A (en) * | 2004-06-14 | 2005-12-22 | Mitsubishi Electric Corp | Optical receiver |
JP2006352360A (en) * | 2005-06-14 | 2006-12-28 | Sumitomo Electric Ind Ltd | Optical receiver |
JP2008028537A (en) * | 2006-07-19 | 2008-02-07 | Opnext Japan Inc | Apd bias circuit |
-
2009
- 2009-06-09 JP JP2009138268A patent/JP2010287947A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08191277A (en) * | 1995-01-11 | 1996-07-23 | Hitachi Ltd | Optical reception circuit |
JP2004336320A (en) * | 2003-05-07 | 2004-11-25 | Sumitomo Electric Ind Ltd | Light receiving amplifier device |
JP2005354548A (en) * | 2004-06-14 | 2005-12-22 | Mitsubishi Electric Corp | Optical receiver |
JP2006352360A (en) * | 2005-06-14 | 2006-12-28 | Sumitomo Electric Ind Ltd | Optical receiver |
JP2008028537A (en) * | 2006-07-19 | 2008-02-07 | Opnext Japan Inc | Apd bias circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170143468A (en) * | 2016-06-21 | 2017-12-29 | (주) 에이알텍 | Method for Estimating Inherent Polynomial for IOP at Optical Tranceiver and Method for Realtime Acquiring IOP information |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4590974B2 (en) | Optical receiver circuit | |
US20090245807A1 (en) | Optical power monitoring circuit, optical transceiver, optical module, optical receiver, amplifier circuit, and integrated circuit | |
JP4773905B2 (en) | APD bias circuit | |
US9157797B2 (en) | Avalanche photo diode detector control systems and method | |
JP2010028340A (en) | Optical receiver | |
JP2005304022A (en) | Optical reception circuit | |
JP2011187960A (en) | Methods and apparatuses for performing common mode pulse compensation in opto-isolator | |
JPH0348674B2 (en) | ||
US7787781B2 (en) | Optical receiver reliably detectable loss-of-signal state | |
JP2015091004A (en) | Optical communication device and optical communication device control method | |
JP4503624B2 (en) | Electronic circuit | |
CN115039052B (en) | Bias voltage adjusting method and device and optical module | |
US20030030951A1 (en) | Photodetector circuit with avalanche photodiode | |
JP2006041628A (en) | Optical receiving circuit | |
JP2010199953A (en) | Optical reception circuit, optical reception device, and method of protecting optical reception circuit | |
JP2010287947A (en) | Apd bias voltage control circuit | |
KR101334369B1 (en) | Apd receiver of controlling the apd bias voltage by optical signal | |
KR20200110986A (en) | Controller of optical transmitter | |
US9595807B2 (en) | Circuit arrangement for operating laser diode | |
JP6156500B2 (en) | Optical receiver and optical receiving method | |
JP6863623B1 (en) | Optical transmission device | |
CN210404735U (en) | APD protection circuit | |
JP4259304B2 (en) | Optical amplification controller | |
JP2004363597A (en) | Laser diode protective circuit | |
US20210409121A1 (en) | Transmitting and receiving device, terminal device, and transmitting and receiving system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131126 |