JP2010272932A - 無線通信器、半導体集積回路装置及び携帯端末装置 - Google Patents

Abstract

【課題】異なる周波数を用いる２つのデジタル通信路を物理的に離隔することで、ｎ次高調波の影響を低減する手段を提供することにある。
【解決手段】本発明に関わる無線通信器は、一つのデジタル通信路を担当する第１の無線チップ、及び他の一つのデジタル通信路を担当する第２の無線チップを備える。このうちいずれか一つの無線チップ内にＲＦ受信モジュールと、ＲＦ送信モジュールを有する。無線チップ間をアナログベースバンド信号で通信することで、二つのデジタル通信路を離隔して配置することができる。これにより、一方のデジタル通信路の動作周波数の高調波成分が他方のデジタル通信路に影響を与えることを防ぐことが可能となる。
【選択図】図１

Description

本発明は、半導体集積回路装置に関し、特に、異なる周波数で動作する２以上の通信プロトコルに対応した半導体集積回路装置に適用して有効な技術に関する。

近年の携帯電話機用ＲＦＩＣ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）は複数の通信規格、例えばＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ Ｒａｔｅｓ ｆｏｒ ＧＳＭ Ｅｖｏｌｕｔｉｏｎ）、Ｗ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）など、を満たすことや外付部品の点数低減が要求されている。通信規格毎に変調方式や必要な信号帯域が異なる。

更に高速なデータ転送レートを実現するＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）の商用サービスが予定されている。ＬＴＥで用いられる変調方式はＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ−Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ：直交周波数分割多重方式）、信号帯域は最大２０ＭＨｚとなる予定である。

これらの通信規格の通信プロトコルにおいては、アンテナから送受される高周波信号を処理する回路、例えばＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ：低雑音増幅回路）、ミキサ、変調器、ドライバなど、はアナログ信号をダウンコンバージョン（受信）もしくはアップコンバージョン（送信）するために用いられる。一方、ベースバンドＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）とＲＦＩＣとの接続インターフェースはＤｉｇＲＦ規格に基づく高速デジタル信号を用いて行われる。ベースバンドＬＳＩとＲＦＩＣとのインターフェースを共通化することで、端末メーカのベースバンドＬＳＩとＲＦＩＣの組み合わせの選択肢が増やせるためである。そのため、高周波アナログ信号処理回路とインターフェース回路間にアナログ・デジタルコンバータ（ＡＤＣ）とデジタル・アナログコンバータ（ＤＡＣ）が必要となる。

上述のような２以上の無線区間のプロトコル向けに同一チップ上でデジタル信号処理回路を内蔵すると、種々の問題が生じる。

１）受信用低雑音アンプ（ＬＮＡ）と受信用ＡＤＣの動作クロックの高調波が受信帯域に干渉することによる特性悪化。

２）送信用ＤＡＣのクロック高調波が受信帯域に干渉することによる特性悪化。

３）ＤｉｇＲＦ（デジタル通信）インターフェースに関わる動作クロックの高調波が受信帯域や内蔵ＲＦＶＣＯ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌ Ｏｓｃｉｌｌａｔｏｒ）と干渉。

その原因はＡＤＣやＤＡＣの動作クロックの高調波が受信あるいは送信周波数帯域と近接・重畳する場合に妨害波やスプリアスとなり受信もしくは送信回路特性を悪化させることが理由となる。

特にベースバンドＬＳＩとＲＦＩＣ間の動作クロック（矩形波）の高調波成分のエネルギーは、一般的に次数が低いほうがエネルギーが高く、次数が高いほうが低くなる。高周波で動作するＬＴＥの信号を処理する場合、ＬＴＥ向けのベースバンドＬＳＩとＲＦＩＣとの接続インターフェースで用いられるＡＤＣ、ＤＡＣ、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌ：小振幅差動信号）は、ＧＳＭやＷ−ＣＤＭＡ用のベースバンドＬＳＩとＲＦＩＣとの接続インターフェースのそれらより高速に動作する必要がある。そのために、例えばＧＳＭやＷ−ＣＤＭＡのＡＤＣは、ΔΣ型を用い、ＬＴＥのＡＤＣは、広帯域の信号帯域に対応したＮｙｑｕｉｓｔ型を用いることが検討されている。すなわち、より高周波で動作するＬＴＥ向けチップセット間のインターフェースで用いられるクロックの高調波成分がそれより低い周波数で動作するチップセット間のインターフェースの動作周波数と近接・重畳し妨害波・スプリアスとして干渉する可能性がある。

本発明の目的は、異なる周波数を用いる２つのデジタル回路間の干渉を物理的に離隔することで、ｎ次高調波の影響を低減する手段を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。

すなわち、異なる周波数を用いるデジタル通信路を物理的に離隔するようにするものである。

例えば、代表的な実施の形態に関わる無線通信器は、第１の周波数信号で動作する第１の通信プロトコル用の第１のモジュールと、第２の周波数信号で動作する第２の通信プロトコルとに対応した第２のモジュールと、第１のモジュールに対応し、外部との間で第１のデジタルベースバンド信号の送受信を行う第１のインターフェースモジュールと、を有する第１の無線チップと、第２のモジュールに対応し、外部との間で第２のデジタルベースバンド信号の送受信を行う第２のインターフェースモジュールを有する第２の無線チップと、を含み、第１の無線チップと、第２の無線チップとの間をアナログベースバンド信号で接続する。

この無線通信器において、第１のデジタルベースバンド信号及び第２のデジタルベースバンド信号に小振幅差動信号を用いるようにしてもよい。

他の代表的な実施の形態に関わる無線チップは、可変増幅器と、この可変増幅器の出力信号を一定の周波数成分に制限するバンドパスフィルタと、を含んで構成される第１の受信モジュールと、バンドパスフィルタから出力されるアナログベースバンド信号をデジタルベースバンド信号に変換するＡＤＣと、を含み、可変増幅器とバンドパスフィルタの接続点からアナログベースバンド信号を出力する外部接続用のインターフェースを有する。

さらに他の代表的な実施の形態に関わる別の無線チップは、ＤＡＣが出力するアナログベースバンド信号の周波数成分を制限するローパスフィルタと、このローパスフィルタの出力を周波数変換するミキサ回路と、を含み、ミキサ回路に該無線チップ外部からのアナログベースバンド信号の入力が可能にするものである。

上記の無線通信器または上記の無線チップを有することを特徴とする携帯端末装置も本発明の射程に入る。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。

すなわち、異なる周波数を用いる２つのデジタル通信路を物理的に離隔することにより、干渉の影響を低減することができる。

本発明の第１の実施の形態に関わるＷ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ用送受信器の構成を示すブロック図である。 本発明の第１の実施の形態に関わる別のＷ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ用送受信器の構成を示すブロック図である。 本発明の第１の実施の形態に関わる別のＷ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ用送受信器の構成を示すブロック図である。 本発明の第２の実施の形態に関わる第１ＲＦチップの構成を表すブロック図である。 本発明の第２の実施の形態に関わる別の第１ＲＦチップの構成を表すブロック図である。

以下、図を用いて、本発明の実施の形態を説明する。

（第１の実施の形態）
図１は本発明の第１の実施の形態に関わるＷ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ用送受信器１の構成を示すブロック図である。

Ｗ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ用送受信器１は、第１ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ：無線周波数）チップ１１、第１ベースバンドチップ１２、第２ＲＦチップ２１、第２ベースバンドチップ２２を中心に構成される。第１ＲＦチップ１１にはＦＥＭ１３を介して送受信用のアンテナを含むアンテナ群１６が接続され、構成されている。

第１ＲＦチップ１１はＦＥＭ１３、アンテナ群１６を介して得られる無線区間の信号を復調する、あるいはベースバンド信号を変調し無線区間の信号として出力する変復調回路である。

第１ＲＦチップ１１はＷ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ受信モジュール１１１、Ｗ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ送信モジュール１１２、ベースバンドチップ向けインターフェース１１３、第１ＶＣＯ１１４、第２ＲＦチップ向けインターフェース１１６＿１を含んで１つの半導体集積回路装置で構成されている。

Ｗ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ受信モジュール１１１は、バンドパスフィルタ、低雑音増幅器、ＩＱ成分分離のための９０度位相器、ミキサ回路及びローカル発信器、増幅器、バンドパスフィルタより構成されるアンテナからの無線信号を受信するためのアナログ回路である。

また、Ｗ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ送信モジュール１１２は、後述するＤＡコンバータからの信号を減衰するアッテネータ、ローパスフィルタ、ＩＱ成分合成のための９０度位相器、ミキサ回路及びローカル発信器、増幅アンプよりなる送信用のアナログ信号を生成するためのアナログ回路である。

ベースバンドチップ向けインターフェース１１３は、デジタル通信を行う第１ベースバンドチップ１２側とアナログで処理されるＷ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ受信モジュール１１１及びＷ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ送信モジュール１１２との間をつなぐインターフェース回路である。ベースバンドチップ向けインターフェース１１３中には第１ベースバンドチップ１２側とのデジタル送受信を行う第１ＲＦ−ＬＶＤＳ（小振幅差動信号）１１３ａ、受信用のＡＤＣ（アナログ・デジタル変換回路）１１３ｂ、送信用のＤＡＣ（デジタル・アナログ変換回路）１１３ｃより構成される。

第１ＲＦ−ＬＶＤＳ１１３ａは、小振幅差動信号を用いて第１ベースバンドチップ１２と通信を行うためのデジタル通信回路である。

ＡＤＣ１１３ｂは受信用のアナログ・デジタル変換回路である。このＡＤＣ１１３ｂには多重化されたＩ成分及びＱ成分の２系統のアナログ信号が入力され、本回路上でデジタルデータに変換された後、利用可能な形にまとめて第１ＲＦ−ＬＶＤＳ１１３ａに出力される。

なお、本図においては、ＡＤＣ１１３ｂは一つ存在している。しかし、Ｗ−ＣＤＭＡ／ＧＳＭのように二つのプロトコルに対応しているものであれば、ＡＤＣもそのプロトコルに対応した数が用意される。また、Ｗ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ受信モジュール１１１の内部構造もＡＤＣ毎に対応した信号系統が用意される。第１ＲＦチップ１１は第２の実施の形態で説明するため、本図では簡略化して記載する。

ＤＡＣ１１３ｃは送信用のデジタル・アナログ変換回路である。ＤＡＣ１１３ｃは第１ＲＦ−ＬＶＤＳ１１３ａから送信されるデジタルデータをアナログ形式に変換して、Ｗ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ送信モジュール１１２に送信する。

なお、本図におけるＤＡＣ１１３ｃは多重化に関する回路も有している。従って、図上では２本の信号線がＷ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ送信モジュール１１２に接続されている。これらを一つのモジュールとして構成してもよく、また二つの別個のモジュールとして構成してもよい。

第１ＶＣＯ１１４は、水晶発振子１１５からの周波数信号を受けて、第１ＲＦチップ１１が動作するための基準周波数信号を生成するための電圧制御発信器である。

第２ＲＦチップ向けインターフェース１１６＿１は、第２ＲＦチップ２１と通信を行うためのＩＱベースバンド信号通信用のインターフェースである。チップ間接続のためのインターフェースで接続するようにしているが、増幅器などを第１ＲＦチップ１１と第２ＲＦチップ２１との間に挟んでも良い。

第２ＲＦチップ向けインターフェース１１６＿１でやり取りされる信号はアナログＩＱベースバンド信号である。このようにアナログ信号を用いるのは、ｎ次高調波成分を含むデジタル通信を第１ＲＦチップ１１で行うことで、ベースバンドチップ向けインターフェース２１１に高調波の影響を与えることを防ぐためである。

第１ベースバンドチップ１２はＷ−ＣＤＭＡ／ＧＳＭ向けベースバンド信号を生成するためのデジタル回路であり、一つの半導体集積回路装置で構成される。第２ベースバンドチップ２２とのチップ間制御を行うための制御部１２１が含まれる。また、第１ベースバンドチップ１２には、第１ＲＦチップ１１との通信のための第１ＢＢ−ＬＶＤＳ１２２が含まれる。

制御部１２１は、第２ベースバンドチップ２２との間で、Ｗ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ用送受信器の使用権限をどちらの通信方式で動かすか、すなわち、Ｗ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ受信モジュール１１１とＷ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ送信モジュール１１２をどちらのベースバンドチップが動かすか、を調整する制御回路である。

第１ＢＢ−ＬＶＤＳ１２２は、第１ＲＦ−ＬＶＤＳ１１３ａとの間で双方向通信を行うデジタル通信回路である。本実施の形態では、第１ＢＢ−ＬＶＤＳ１２２と第１ＲＦ−ＬＶＤＳ１１３ａとの間の通信速度は３１２Ｍｂｐｓである。

第２ＲＦチップ２１はベースバンドチップ向けインターフェース２１１、第２ＶＣＯ２１２、第１ＲＦチップ向けインターフェース１１６＿２を含んで一つの半導体集積回路装置で構成される。

ベースバンドチップ向けインターフェース２１１は、アナログで処理されるＷ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ受信モジュール１１１及びＷ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ送信モジュール１１２と、デジタル通信を行う第２ベースバンドチップ２２との間をつなぐインターフェース回路である。ベースバンドチップ向けインターフェース２１１中には第２ベースバンドチップ２２側とのデジタル送受信を行う第２ＲＦ−ＬＶＤＳ（小振幅差動信号）２１１ａ、受信用のＡＤＣ（アナログ・デジタル変換回路）２１１ｂ、送信用のＤＡＣ（デジタル・アナログ変換回路）２１１ｃより構成される。

第２ＲＦ−ＬＶＤＳ２１１ａは、第２ＢＢ−ＬＶＤＳ２２２と小振幅差動信号を用いて通信を行うためのデジタル通信回路である。

ＡＤＣ２１１ｂは受信用のアナログ・デジタル変換回路である。ＡＤＣ１１３ｂ同様に多重化されたＩ成分及びＱ成分の２系統のアナログ信号が入力され、本回路上で利用可能な形にまとめて第２ＲＦ−ＬＶＤＳ２１１ａに出力される。

ＤＡＣ２１１ｃは送信用のデジタル・アナログ変換回路である。ＤＡＣ２１１ｃは第２ＲＦ−ＬＶＤＳ２１１ａから送信されるデジタルデータをアナログ形式に変換して、第１ＲＦチップ向けインターフェース１１６＿２、第２ＲＦチップ向けインターフェース１１６＿１を介してＷ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ送信モジュール１１２に送信する。

第２ＶＣＯ２１２は、水晶発振子２１３からの周波数信号を受けて、第２ＲＦチップ２１が動作するための基準周波数信号を生成するための電圧制御発信器である。

第２ベースバンドチップ２２は、ＬＴＥ向けベースバンド信号を生成するためのデジタル回路である。第１ベースバンドチップ１２とのチップ間制御を行うための制御部２２１が含まれる。第２ベースバンドチップ２２には、第２ＲＦチップ２１との通信のための第２ＢＢ−ＬＶＤＳ２２２が含まれる。第２ＢＢ−ＬＶＤＳ２２２と第２ＲＦ−ＬＶＤＳ２１１ａとの間の通信速度は２．９Ｇｂｐｓである。

これらのほかに、Ｗ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ用送受信器１内には、ＦＥＭ１３と第１ＲＦチップ１１の間に、デュアルモードＨＰＡ１４とシングルモードＨＰＡ１５ａ、１５ｂのパワーアンプが存在する。これらのパワーアンプは、たとえば図示しないＤＣ−ＤＣコンバータを直流電源として動作する。

ＦＥＭ１３は送信及び受信を切り替えるスイッチ回路である。

デュアルモードＨＰＡ１４はＬＴＥ以外のＷ−ＣＤＭＡ／ＧＳＭに用いるパワーアンプモジュールである。デュアルモードＨＰＡ１４中には、Ｗ−ＣＤＭＡ向けのパワーアンプとＧＳＭ向けのパワーアンプが含まれる。対応する通信プロトコルが増えれば、デュアルモードＨＰＡ１４内に増えた通信プロトコルに対応するパワーアンプがさらに含まれる。

シングルモードＨＰＡ１５ａ、１５ｂは、ＭＩＭＯ（Ｍｕｌｔｉ Ｉｎｐｕｔ Ｍｕｌｔｉ Ｏｕｔｐｕｔ）に対応するため、複数本存在する個々のアンテナの出力を増幅するためのパワーアンプである。なお、本図においては２×２ＭＩＭＯを想定しているためシングルモードＨＰＡも２つだが、より大規模化した４×４ＭＩＭＯを採用する際には４つ存在することとなる。逆にアンテナが一本で良い場合（１×２ＭＩＭＯ）には、シングルモードＨＰＡも一つで済む。

このようにＬＴＥに対応した第２ＲＦチップ２１と第２ベースバンドチップ２２間のデジタル通信（ＤｉｇＲＦ）とそれ以外の第１ＲＦチップ１１と第１ベースバンドチップ１２間のデジタル通信（ＤｉｇＲＦ）を別個独立にする。そして第１ＲＦチップ１１及び第２のＲＦチップ２１との間をアナログ信号で接続する。合わせて、２つのデジタル通信用の配線を分離し距離を取る。これらの施策により、これらの回路で使用されているクロックの高調波による干渉の低減が期待できる。これは、ＬＴＥ信号処理用の回路及びその他の通信プロトコル処理用の回路が同一のＬＳＩに実装される場合と比較し、回路間の物理的距離を離すことが可能になるためである。従って、第１ＲＦチップ１１と第２ＲＦチップ２１が、第１ベースバンドチップと第２ベースバンドチップに比べて小さいために、ＬＴＥに対応した第２ＲＦチップ２１と第２ベースバンドチップ２２間のデジタル通信（ＤｉｇＲＦ）とそれ以外の第１ＲＦチップ１１と第１ベースバンドチップ１２間のデジタル通信（ＤｉｇＲＦ）の配線間の物理的距離を離せないということもない。

次に本実施の形態の変形例について説明する。図２は本発明の第１の実施の形態に関わる別のＷ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ用送受信器１−２の構成を示すブロック図である。

この変形例は第１の実施の形態同様、このＷ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ用送受信器１−２は、第１ＲＦチップ１１−２、第１ベースバンドチップ１２−２、第２ＲＦチップ２１−２、第２ベースバンドチップ２２−２を中心に構成される。第１ＲＦチップ１１−２にはＦＥＭ１３を介して送受信用のアンテナを含むアンテナ群１６が接続され、構成されている。

ただし、第１の実施の形態では、Ｗ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ受信モジュール１１１、Ｗ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ送信モジュール１１２の使用権限の調停を第１ベースバンドチップ１２の制御部１２１と第２ベースバンドチップ２２の制御部２２１との間で行われていた。

これに対し本図のＷ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ用送受信器の構成では、調停用の制御部１１７を第１ＲＦチップ１１−２内部に、制御部２１４を第２ＲＦチップ２１−２内部に設ける。

このようにＲＦ側に調停用の制御部を設けても図１同様の機能を担保することができる。

また図３は、本発明の第１の実施の形態に関わる別のＷ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ用送受信器１−３の構成を示すブロック図である。

上述したとおり、ＬＴＥなどの高速プロトコル用のデジタル通信（ＤｉｇＲＦ）区間とＷ−ＣＤＭＡなどのデジタル通信（ＤｉｇＲＦ）区間が分離されていればよい。従って、図３のようにベースバンドチップを一つの半導体集積回路装置３１で構成し、デジタル通信（ＤｉｇＲＦ）区間を分離しても同様の効果が得られる。

第１の実施の形態に関わる信号処理用の回路では、ＬＴＥ向けのチップセットとそれ以外の無線プロトコル向けのチップセットを分離することで、受信及び送信特性を悪化させること無くＧＳＭ、ＥＤＧＥ、Ｗ−ＣＤＭＡとＬＴＥを並存させることが可能となる。

（第２の実施の形態）
次に第２の実施の形態について説明する。

図４は本発明の第２の実施の形態に関わる第１ＲＦチップ１１の構成を表すブロック図である。また、図５は本発明の第２の実施の形態に関わる第１ＲＦチップ１１の構成を表す別のブロック図である。図１などでは第１ＲＦチップ１１の内部構成は簡略化していたが、本図ではより詳細なものとなっている。

第１ＲＦチップ１１がＷ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ受信モジュール１１１、Ｗ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ送信モジュール１１２、ベースバンドチップ向けインターフェース１１３、第１ＶＣＯ１１４、第２ＲＦチップ向けインターフェース１１６＿１を含んで構成されているのは第１の実施の形態で述べた通りである。なお、本図では第１ＶＣＯ１１４は図示していない。

Ｗ−ＣＤＭＡ／ＧＳＭ／ＬＴＥ受信モジュール１１１は、低ノイズ増幅器１１１ａ、ミキサ１１１ｂ、ＬＰＦ１１１ｃ、可変増幅器１１１ｄ、ＬＰＦ１１１ｅより構成される。

低ノイズ増幅器１１１ａは、アンテナから受信した無線信号を低雑音で増幅するための増幅器である。

ミキサ１１１ｂは、低ノイズ増幅器１１１ａによる増幅後の受信信号とローカル信号を乗算するダウンミキサである。

ＬＰＦ１１１ｃは、ミキサ１１１ｂの出力から低周波成分を取り出すことを目的としたフィルタ回路である。

可変増幅器１１１ｄはＬＰＦ１１１ｃの出力をＩ成分及びＱ成分のバランスをとりつつ適宜増幅することを目的とした可変増幅回路である。

ＬＰＦ１１１ｅは増幅後の信号から、利用を想定する周波数のみを取り出すことを目的としたバンドパスフィルタである。

低ノイズ増幅器１１１ａ、ミキサ１１１ｂ、ＬＰＦ１１１ｃ、可変増幅器１１１ｄ、ＬＰＦ１１１ｅが、Ｗ−ＣＤＭＡ及びＧＳＭそれぞれに１組ずつ用意されている。これは、ＧＳＭ、Ｗ−ＣＤＭＡとＬＴＥでは信号帯域が異なるため、全てのフィルタを共用することができないためである。

一方、ＷＣＤＭＡ／ＧＳＭ／ＬＴＥ送信モジュール１１２は、ＬＰＦ１１２ａ、ミキサ１１２ｂ、増幅器１１２ｃより構成される。

ＬＰＦ１１２ａは、ＤＡＣ１１３ｃより送られるアナログ信号からノイズを除去するためのローパスフィルタである。

ミキサ１１２ｂは、ノイズが除去されたアナログ信号にローカル信号を乗算するアップミキサである。

増幅器１１２ｃは、ローカル信号乗算後の信号を増幅する増幅器である。この増幅後の信号がパワーアンプＨＰＡ（図１デュアルモードＨＰＡ１４など）によってさらに増幅された後、アンテナを介して端末外部に出力される。

なおローカル信号の信号源となるＰＬＬなども実際の回路には含まれるが、ここではそれらの回路は省略する。

既述の通り、ＧＳＭ、Ｗ−ＣＤＭＡとＬＴＥでは信号帯域が異なるため、全てのフィルタを共用することはできない。本発明においては、共用できる範囲でＬＴＥとそれ以外との部品の共用を提案する。

まず、受信側においては、図４に示すように可変増幅器１１１ｄとＬＰＦ１１１ｅの接続点から第２ＲＦチップ向けインターフェース１１６＿１へ信号線を配する。このようにすることで可変増幅器１１１ｄまでの部品を共用することが可能となる。結果第２ＲＦチップ２１の規模が縮小できる利点がある。

また別の形態として、図５のようにミキサ１１１ｂとＬＰＦ１１１ｃの接続点から第２ＲＦチップ向けインターフェース１１６＿１へ信号線を配することも可能である。

一方、送信側はＬＰＦ１１２ａとミキサ１１２ｂの接続点へ第２ＲＦチップ向けインターフェース１１６＿１から信号線を接続する。

このようにすることで、可能な限りＬＰＦなどの構成部材を共用でき結果、回路構成を小さなものにすることが可能となる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。

一例としては、Ｗ―ＣＤＭＡ／ＧＳＭ／ＬＴＥ受信モジュール１１１に含めて説明していた低ノイズ増幅器１１１ａ、ミキサ１１１ｂをＷ―ＣＤＭＡ／ＧＳＭ／ＬＴＥ受信モジュール１１１外部に配置することも本実施の形態では想定する。同様にＷ―ＣＤＭＡ／ＧＳＭ／ＬＴＥ送信モジュール１１２内部に含まれるミキサ１１２ｂ、増幅器１１２ｃを外部に配置してもよい。

また、第１の実施の形態では、第１ＲＦチップ１１外部に配置したデュアルモードＨＰＡ１４、シングルモードＨＰＡ１５ａ、１５ｂを第１ＲＦチップ１１内に含めても権利範囲は及ぶものとする。

上記では、ＬＴＥなどの高速なプロトコルと、Ｗ−ＣＤＭＡ、ＧＳＭなどのＬＴＥに比べて相対的に低速なプロトコルの組み合わせで説明した。しかし、必ずしも低速なプロトコルと高速なプロトコルとの組み合わせに限定されるものではない（事実ＬＴＥ自体は専用チャンネル（Ｄｅｄｉｃａｔｅｄ Ｃｈａｎｎｅｌ）がないものの、基本的にはＣＤＭＡ方式を用いている）。異なる周波数帯域を使い、ｎ次高調波が他のプロトコルの使用周波数と重畳または近接する場合、適用可能である。

１１…第１ＲＦチップ、１２…第１ベースバンドチップ、１３…ＦＥＭ、
１４…デュアルモードＨＰＡ、１５ａ、１５ｂ…シングルモードＨＰＡ、
１６…アンテナ群、
２１…第２ＲＦチップ、２２…第２ベースバンドチップ、
１１１…ＷＣＤＭＡ／ＧＳＭ／ＬＴＥ受信モジュール、
１１１ａ…低ノイズ増幅器、１１１ｂ…ミキサ、１１１ｃ…ＬＰＦ、
１１１ｄ…可変増幅器、１１１ｅ…ＬＰＦ、
１１２…ＷＣＤＭＡ／ＧＳＭ／ＬＴＥ送信モジュール、
１１２ａ…ＬＰＦ、１１２ｂ…ミキサ、１１２ｃ…増幅器、
１１３…ベースバンドチップ向けインターフェース、
１１３ａ…第１ＲＦ−ＬＶＤＳ、１１３ｂ…ＡＤＣ、
１１３ｃ…ＤＡＣ、１１４…第１ＶＣＯ、
１１５…水晶発振子、１１６＿１…第２ＲＦチップ向けインターフェース、
１１６＿２…第１ＲＦチップ向けインターフェース、
１１７、１２１、２１４、２２１、…制御部、
１２２…第１ＢＢ−ＬＶＤＳ、２１１…ベースバンドチップ向けインターフェース、
２１１ａ…第２ＢＢ−ＬＶＤＳ、２１１ｂ…ＡＤＣ、２１１ｃ…ＤＡＣ、
２１２…第２ＶＣＯ、２１３…水晶発振子、２２２…第２ＢＢ−ＬＶＤＳ。

Claims (7)

1. 第１の周波数信号で動作する第１の通信プロトコル用の第１のモジュールと、第２の周波数信号で動作する第２の通信プロトコルに対応した第２のモジュールと、前記第１のモジュールに対応し、外部との間で第１のデジタルベースバンド信号の送受信を行う第１のインターフェースモジュールと、を有する第１の半導体集積回路装置と、
   前記第２のモジュールに対応し、外部との間で第２のデジタルベースバンド信号の送受信を行う第２のインターフェースモジュールを有する第２の半導体集積回路装置と、を含む無線通信器であって、
   前記第１の半導体集積回路装置と、前記第２の半導体集積回路装置との間をアナログベースバンド信号で接続する。
2. 請求項１記載の無線通信器において、前記第１のデジタルベースバンド信号及び前記第２のデジタルベースバンド信号に小振幅差動信号を用いる。
3. 可変増幅器と、前記可変増幅器の出力信号を一定の周波数成分に制限するバンドパスフィルタと、を含んで構成される第１の受信モジュールと、前記バンドパスフィルタから出力されるアナログベースバンド信号をデジタルベースバンド信号に変換するアナログ・デジタル変換回路と、を含む半導体集積回路装置であって、
   前記可変増幅器と前記バンドパスフィルタの接続点から前記アナログベースバンド信号を出力する外部接続用のインターフェースを有する。
4. デジタル・アナログ変換回路が出力するアナログベースバンド信号の周波数成分を制限するローパスフィルタと、前記ローパスフィルタの出力を周波数変換するミキサ回路と、を含む半導体集積回路装置であって、
   前記ミキサ回路に該半導体集積回路外部からの前記アナログベースバンド信号の入力が可能である。
5. 請求項１又は２に記載の無線通信器を有することを特徴とする携帯端末装置。
6. 請求項３又は４に記載の半導体集積回路装置を有することを特徴とする携帯端末装置。
7. 請求項５記載の携帯端末装置は、前記第１のインターフェースモジュールと接続され、前記第１のデジタルベースバンド信号を生成する第１ベースバンドチップと、
   前記第２のインターフェースモジュールと接続され、前記第２のデジタルベースバンド信号を生成する第２のベースバンドチップとを有する。

Images