JP2010268293A - 通信装置及び通信処理方法 - Google Patents
通信装置及び通信処理方法 Download PDFInfo
- Publication number
- JP2010268293A JP2010268293A JP2009118889A JP2009118889A JP2010268293A JP 2010268293 A JP2010268293 A JP 2010268293A JP 2009118889 A JP2009118889 A JP 2009118889A JP 2009118889 A JP2009118889 A JP 2009118889A JP 2010268293 A JP2010268293 A JP 2010268293A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- data
- generation
- analysis
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】データを受信し、及びデータを送信する通信装置であって、受信したデータを解析する受信解析部を備え、受信解析部は、受信情報を受信する受信部と、受信情報を格納するレジスタと、受信情報を一時的に格納する一以上の第1の一時レジスタから構成される、第1の遅延レジスタと、遅延レジスタから選択された所定の長さの受信情報を出力する第1のデータセレクタ部と、認証処理を実行する認証部と、復号処理を実行する復号部と、解析処理を実行し、認証処理の結果、復号処理の結果、及び解析処理の結果を解析結果として出力する解析部と、処理を実行するためのマイクロプログラムと、解釈されたマイクロプログラムを出力する第1の解釈部と、を備えることを特徴とする。
【選択図】図2
Description
図2は、本発明の実施形態の受信解析部145の構成を示すブロック図である。
図3は、本発明の実施形態の送信生成部140の構成を示すブロック図である。
105 ホストCPU
110 ホストメモリ
115 周辺I/F
120 ホストバスI/F部
125 アクセラレータ
130 通信情報管理・制御部
135 送受信一時バッファ部
140 送信生成部
145 受信解析部
150 通信データ変調・復調部
155 ネットワーク
200 受信パケットA
205 受信パケットB
210 受信パケットC
215 通信データ変調・復調部I/F
220 ワーキングレジスタ
225 受信解析部本体
230 通信情報管理・制御部I/F
235 Nバイトレジスタ
240 データセレクタ
245 マイクロプログラム解釈器A
250 受信解析部エンジン
255 解析エンジンA
260 認証エンジン
265 復号エンジン
270 Mバイトレジスタ
275 データセレクタ
280 解析エンジンB
285 マイクロプログラム解釈器B
290 送受信一時バッファ部I/F
295 遅延レジスタ
300 送信パケットA
305 送信パケットB
310 送信パケットC
315 通信情報管理・制御部I/F
320 通信データ変調・復調部I/F
325 ワーキングレジスタ
330 マイクロプログラム解釈器
335 送信生成部エンジン
340 暗号エンジン
345 生成エンジン
350 認証エンジン
355 Mバイトレジスタ
360 データセレクタ
365 Nバイトレジスタ
370 データセレクタ
375 送受信一時バッファ部I/F
380 遅延レジスタ
385 送信生成部本体
600 L2ヘッダ
605 外側IPヘッダ
610 ESP(Encapsulating Security Payload)
615 SPI(Security Parameter Index)(1)
620 シーケンス番号
625 IV
630 IPパケット
635 パディング
640 トレーラ
645 パディング長
650 ヘッダ
655 ICV
660 暗号化パケット
Claims (13)
- ネットワークに接続され、前記ネットワークからデータを受信し、及び前記ネットワークにデータを送信する通信装置であって、
プロセッサと、前記プロセッサと接続されるメモリと、前記プロセッサに接続され、前記通信装置に機器を接続するための周辺インタフェースと、前記受信したデータ及び前記送信すべきデータを制御及び管理する制御部と、前記受信したデータ及び前記送信すべきデータを格納するバッファ部と、前記プロセッサと前記制御部及び前記バッファ部とを接続するためのホストバスインタフェースと、前記受信したデータを解析する受信解析部と、前記ネットワークからデータを受信し、又は前記ネットワークにデータを送信する通信部と、を備え、
前記通信部は、前記ネットワークから受信したデータを所定の長さに分割し、前記所定の長さに分割されたデータを受信情報として前記受信解析部に出力し、
前記受信解析部は、
前記制御部、前記バッファ部、及び前記通信部とそれぞれ接続され、
前記制御部から入力される情報又は前記受信情報を受信する受信部と、
前記受信情報を格納するレジスタと、
前記受信情報を一時的に格納する一以上の第1の一時レジスタから構成される、第1の遅延レジスタと、
所定の長さの前記受信情報を前記第1の遅延レジスタから選択し、前記選択された所定の長さの受信情報を出力する第1のデータセレクタ部と、
前記第1のデータセレクタ部から入力された受信情報に対して認証処理を実行する認証部と、
前記第1のデータセレクタ部から入力された受信情報に対して復号処理を実行する復号部と、
前記第1のデータセレクタ部から入力された受信情報に対して解析処理を実行し、前記認証処理の結果、前記復号処理の結果、及び前記解析処理の結果を解析結果として出力する第1の解析部と、
前記認証部、前記復号部、及び前記第1の解析部の処理を実行するためのマイクロプログラムと、
前記マイクロプログラムを解釈し、前記認証部、前記復号部、及び前記第1の解析部の少なくとも一つに、前記解釈されたマイクロプログラムを出力する第1の解釈部と、
前記制御部と接続するための制御部インタフェースと、
前記バッファ部に接続するためのインタフェースと、
前記通信部と接続するためのインタフェースと、を備えることを特徴とする通信装置。 - 前記受信解析部は、周期的に処理を実行し、
前記第1の遅延レジスタは、
前記受信情報が入力された場合、一つの前記第1の一時レジスタに前記受信情報を格納し、
次の周期に、前記受信情報を次の前記第1の一時レジスタに格納し、次に入力された前記受信情報を前記第1の一時レジスタに格納し、
所定の時間が経過した後に、前記受信情報を破棄することを特徴とする請求項1に記載の通信装置。 - 前記第1の一時レジスタは、第1数のバイト長の前記受信情報を格納し、
前記第1の遅延レジスタは、第2数の前記第1の一時レジスタを含み、
前記第1数は、前記第1の解析部が処理する前記受信情報のデータ長以上に設定され、
前記第2数は、前記第1数と前記第2数との積が、前記認証部、前記復号部、及び前記第1の解析部のそれぞれが処理する前記受信情報のデータ長の最小公倍数以上の数に設定されることを特徴とする請求項1に記載の通信装置。 - 前記第1の解析部は、前記受信情報のうち暗号化されていない部分について解析処理を実行し、
前記受信解析部は、
前記復号部から入力される復号結果を一時的に格納する一以上の第2の一時レジスタから構成される、第2の遅延レジスタと、
所定の長さの前記復号結果を前記第2の遅延レジスタから選択し、前記選択された復号結果を出力する第2のデータセレクタ部と、
前記第2のデータセレクタ部から入力された復号結果に対して解析処理を実行する第2の解析部と、
前記マイクロプログラムを解釈し、前記第2の解析部に前記解釈されたマイクロプログラムを出力する第2の解釈部と、
を備えることを特徴とする請求項1に記載の通信装置。 - ネットワークに接続され、前記ネットワークからデータを受信し、及び前記ネットワークにデータを送信する通信装置であって、
プロセッサと、前記プロセッサに接続されるメモリと、前記プロセッサに接続され、前記通信装置に機器を接続するための周辺インタフェースと、前記受信したデータ及び前記送信すべきデータを制御及び管理する制御部と、前記受信したデータ及び前記送信すべきデータを格納するバッファ部と、前記プロセッサと前記制御部及び前記バッファ部とを接続するためのホストバスインタフェースと、前記送信すべきデータを生成する送信生成部と、前記ネットワークからデータを受信し、又は前記ネットワークにデータを送信する通信部と、を備え、
前記送信生成部は、
前記制御部、前記バッファ部、及び前記通信部とそれぞれ接続され、
前記制御部又は前記バッファ部から入力された情報を格納するレジスタと、
入力された情報に対して認証処理を実行する認証部と、
入力された情報に対して暗号処理を実行する暗号部と、
入力された情報に基づいて前記送信すべきデータの生成処理を実行し、前記認証処理の結果、前記暗号処理の結果、及び前記生成処理の結果を生成結果として出力する第1の生成部と、
前記認証部、前記暗号部、及び前記第1の生成部の処理内容を実行するためのマイクロプログラムと、
前記マイクロプログラムを解釈し、前記認証部、前記暗号部、及び前記第1の生成部の少なくとも一つに、前記解釈されたマイクロプログラムを出力する第1の解釈部と、
前記暗号部から入力される暗号化された情報を一時的に格納する一以上の第1の一時レジスタから構成される、第1の遅延レジスタと、
前記認証部及び前記第1の生成部が必要とする、所定の長さの前記暗号化された情報を前記第1の遅延レジスタから選択し、前記選択され、暗号化された情報を前記認証部及び前記第1の生成部に出力する第1のデータセレクタ部と、
前記制御部と接続するための制御部インタフェースと、
前記バッファ部に接続するためのインタフェースと、
前記通信部と接続するためのインタフェースと、
を備えることを特徴とする通信装置。 - 前記送信生成部は、周期的に処理を実行し、
前記第1の遅延レジスタは、
前記暗号化された情報が入力された場合、一つの前記第1の一時レジスタに前記暗号化された情報を格納し、
次の周期に、前記暗号化された情報を次の前記1時レジスタに格納し、次に入力された前記暗号化された情報を前記第1の一時レジスタに格納し、
所定の時間が経過した後に、前記暗号化された情報を破棄することを特徴とする請求項5に記載の通信装置。 - 前記第1の一時レジスタは、第1数のバイト長の前記暗号化された情報を格納し、
前記第1の遅延レジスタは、第2数の前記第1の一時レジスタを含み、
前記第1数は、前記暗号部が処理する前記入力された情報のデータ長と同一に設定され、
前記第2数は、前記認証処理の遅延及び前記暗号処理の遅延を考慮し、かつ、前記第1数と前記第2数との積が、前記認証部が処理する前記入力された情報のデータ長以上の数に設定されることを特徴とする請求項5に記載の通信装置。 - 前記第1の生成部は、前記送信すべきデータのうち暗号化しない部分の生成処理を実行し、
前記送信生成部は、
前記生成結果を一時的に格納する一以上の第2の一時レジスタから構成される、第2の遅延レジスタと、
所定の長さの前記生成結果を前記第2の遅延レジスタから選択し、前記選択された生成結果を出力する第2のデータセレクタ部と、
前記第2のデータセレクタ部から入力された生成結果に基づいて前記送信データの生成処理を実行する第2の生成部と、
前記マイクロプログラムを解釈し、前記第2の生成部に前記解釈されたマイクロプログラムを出力する第2の解釈部と、
を備えることを特徴とする請求項5に記載の通信装置。 - ネットワークに接続され、前記ネットワークからデータを受信し、及び前記ネットワークにデータを送信する通信装置における通信処理方法であって、
前記通信装置は、
プロセッサと、前記プロセッサに接続されるメモリと、前記プロセッサに接続され、前記通信装置に機器を接続するための周辺インタフェースと、前記受信したデータ及び前記送信すべきデータを制御及び管理する制御部と、前記受信したデータ及び前記送信すべきデータを格納するバッファ部と、前記プロセッサと前記制御部及び前記バッファ部とを接続するためのホストバスインタフェースと、前記受信したデータを解析する受信解析部と、前記ネットワークからデータを受信し、又は前記ネットワークにデータを送信する通信部と、を備え、
前記通信部は、前記ネットワークから受信したデータを所定の長さに分割し、前記所定の長さに分割されたデータを受信情報として前記受信解析部に出力し、
前記受信解析部は、
前記制御部、前記バッファ部、及び前記通信部とそれぞれ接続され、
前記制御部から入力される情報又は前記受信情報を受信する受信部と、
前記受信情報を格納する第1のレジスタと、
前記受信情報を一時的に格納する一以上の第1の一時レジスタから構成される、第1の遅延レジスタと、
所定の長さの前記受信情報を出力する第1のデータセレクタ部と、
前記受信情報に対して認証処理を実行する第1の認証部と、
前記受信情報に対して復号処理を実行する復号部と、
前記受信情報に対して解析処理を実行する第1の解析部と、
前記第1の認証部、前記復号部、前記第1の解析部の処理を実行するための第1のマイクロプログラムと、
前記第1のマイクロプログラムを解釈し、前記第1の認証部、前記復号部、及び前記第1の解析部の少なくとも一つに、前記解釈された第1のマイクロプログラムを出力する第1の解釈部と、
前記制御部と接続するための第1の制御部インタフェースと、
前記バッファ部に接続するための第1のバッファ部インタフェースと、
前記通信部と接続するための第1の通信部インタフェースと、
を備え、
前記方法は、
前記第1のデータセレクタ部が、前記第1の認証部、前記復号部、及び前記第1の解析部が必要とする所定の長さの前記受信情報を前記第1の遅延レジスタから選択するステップと、
前記第1のデータセレクタ部が、前記選択された所定の長さの受信情報を前記第1の認証部、前記復号部、及び前記第1の解析部にそれぞれ出力するステップと、
前記第1の認証部が、前記第1のデータセレクタ部から入力された前記所定の長さの受信情報に対して前記認証処理を実行するステップと、
前記復号部が、前記第の1データセレクタ部から入力された前記所定の長さの受信情報に対して前記復号処理を実行するステップと、
前記第1の解析部が、前記第の1データセレクタ部から入力された前記所定の長さの受信情報に対して前記解析処理を実行するステップと、
前記第1の解析部が、前記認証処理の結果、前記復号処理の結果、及び前記解析処理の結果を解析結果として出力するステップと、を含むことを特徴とする通信処理方法。 - 前記通信装置は、さらに、前記送信すべきデータを生成する送信生成部を備え、
前記送信生成部は、
前記制御部、前記バッファ部及び前記通信部とそれぞれ接続され、
前記制御部又は前記バッファ部から入力された情報を格納する第2のレジスタと、
前記制御部又は前記バッファ部から入力された情報に対して認証処理を実行する第2の認証部と、
前記制御部又は前記バッファ部から入力された情報に対して暗号処理を実行する暗号部と、
前記制御部又は前記バッファ部から入力された情報に基づいて前記送信すべきデータの生成処理を実行する第1の生成部と、
前記第2の認証部、前記暗号部、及び前記第1の生成部の処理を実行するための第2のマイクロプログラムと、
前記第2のマイクロプログラムを解釈し、前記第2の認証部、前記暗号部、及び前記第1の生成部の少なくとも一つに、前記解釈された第2のマイクロプログラムを出力する第2の解釈部と、
前記暗号部から入力される暗号化された情報を一時的に格納する一以上の第2の一時レジスタから構成される、第2の遅延レジスタと、
所定の長さの前記暗号化された情報を出力する第2のデータセレクタ部と、
前記制御部と接続するための第2の制御部インタフェースと、
前記バッファ部に接続するための第2のバッファ部インタフェースと、
前記通信部と接続するための第2の通信部インタフェースと、
を備え、
前記方法は、
前記第2のデータセレクタ部が、前記認証部及び前記第1の生成部が必要とする所定の長さの前記暗号化された情報を選択するステップと、
前記第2のデータセレクタ部が、前記選択され、暗号化された情報を前記認証部及び前記第1の生成部にそれぞれ出力するステップと、
前記第1の生成部が、前記制御部又は前記バッファ部から入力された情報、及び前記第2のデータセレクタ部から入力された前記所定の長さの暗号化された情報とに基づいて、前記送信データの生成処理を実行するステップと、
前記第2の認証部が、前記制御部又は前記バッファ部から入力された情報、及び前記第2のデータセレクタ部から入力された前記所定の長さの暗号化された情報に対して認証処理を実行するステップと、
前記第1の生成部が、前記認証処理の結果、前記暗号処理の結果、及び前記生成処理の結果を生成結果として出力するステップと、を含むことを特徴とする請求項9に記載の通信処理方法。 - 前記受信解析部及び前記送信生成部は、周期的に処理を実行し、
前記第1の遅延レジスタは、
前記受信情報が入力された場合、一つの前記第1の一時レジスタに前記受信情報を格納し、
次の周期に、前記受信情報を次の前記第1の一時レジスタに格納し、
次に入力された前記受信情報を前記第1の一時レジスタに格納し、
所定の時間が経過した後に、前記受信情報を破棄し、
前記第2の遅延レジスタは、
前記暗号化された情報が入力された場合、一つの前記第2の一時レジスタに前記暗号化された情報を格納し、
次の周期に、前記暗号化された情報を次の前記第2の一時レジスタに格納し、次に入力された前記暗号化された情報を前記第2の一時レジスタに格納し、
所定の時間が経過した後に、前記暗号化された情報を破棄することを特徴とする請求項10に記載の通信処理方法。 - 前記第1の一時レジスタは、第1数のバイト長の前記受信情報を格納し、
前記第1の遅延レジスタは、第2数の前記第1の一時レジスタを含み、
前記第1数は、前記第1の解析部が処理する前記受信情報のデータ長以上に設定され、
前記第2数は、前記第1数と前記第2数との積が、前記第1の認証部、前記復号部、及び前記第1の解析部のそれぞれが処理する前記受信情報のデータ長の最小公倍数以上の数に設定され、
前記第2の一時レジスタは、第3数のバイト長の前記暗号化された情報を格納し、
前記第2の遅延レジスタは、第4数の前記第2の一時レジスタを含み、
前記第3数は、前記暗号部が処理する前記入力された情報のデータ長と同一に設定され、
前記第4数は、前記第2の認証部が実行する認証処理の遅延及び前記暗号部が実行する暗号処理の遅延を考慮し、かつ、前記第3数と前記第4数との積が、前記第2の認証部が処理する、前記制御部又は前記バッファ部から入力された情報のデータ長以上の数に設定されることを特徴とする請求項10に記載の通信処理方法。 - 前記第1の解析部は、前記受信情報のうち暗号化されていない部分について解析処理を実行し、
前記受信解析部は、前記復号部から入力される復号結果を一時的に格納する一以上の第3の一時レジスタから構成される、第3の遅延レジスタと、前記復号結果に対して解析処理を実行する第2の解析部と、前記復号結果を出力する第3のデータセレクタ部と、前記第1のマイクロプログラムを解釈し、前記第2の解析部に前記解釈された第1のマイクロプログラムを出力する第3の解釈部と、を備え、
前記第1の生成部は、前記送信すべきデータのうち暗号化しない部分の生成処理を実行し、
前記送信生成部は、前記生成結果を一時的に格納する一以上の第4の一時レジスタから構成される、第4の遅延レジスタと、前記生成結果に基づいて前記送信データの生成処理を実行する第2の生成部と、前記生成結果を出力する第4のデータセレクタ部と、前記第2のマイクロプログラムを解釈し、前記第2の生成部に前記解釈された第2のマイクロプログラムを出力する第4の解釈部と、を備え、
前記方法は、
前記第3のデータセレクタ部が、前記第2の解析部が必要とする所定の長さの前記復号結果を前記第3の遅延レジスタから選択するステップと、
前記第3のデータセレクタ部が、前記選択された所定の長さの復号結果を前記第2の解析部に出力するステップと、
前記第3の解析部が、前記第の3データセレクタ部から入力された前記所定の長さの復号結果に対して前記解析処理を実行するステップと、
前記第4のデータセレクタ部が、前記第2の生成部が必要とする所定の長さの前記生成結果を前記第4の遅延レジスタから選択するステップと、
前記第4のデータセレクタ部が、前記選択された所定の長さの生成結果を前記第2の生成部に出力するステップと、
前記第2の生成部が、前記第4のデータセレクタ部から入力された前記所定の長さの生成結果に基づいて、前記送信データの生成処理を実行するステップと、を含むことを特徴とする請求項10に記載の通信処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009118889A JP5149863B2 (ja) | 2009-05-15 | 2009-05-15 | 通信装置及び通信処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009118889A JP5149863B2 (ja) | 2009-05-15 | 2009-05-15 | 通信装置及び通信処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010268293A true JP2010268293A (ja) | 2010-11-25 |
JP5149863B2 JP5149863B2 (ja) | 2013-02-20 |
Family
ID=43364899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009118889A Expired - Fee Related JP5149863B2 (ja) | 2009-05-15 | 2009-05-15 | 通信装置及び通信処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5149863B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114095069A (zh) * | 2021-10-29 | 2022-02-25 | 中国电子科技集团公司第五十四研究所 | 一种星载综合化有效载荷装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09107523A (ja) * | 1995-10-09 | 1997-04-22 | Nippon Telegr & Teleph Corp <Ntt> | 映像蓄積変換方法及び装置 |
JP2004180234A (ja) * | 2002-11-29 | 2004-06-24 | Matsushita Electric Ind Co Ltd | 暗号パケット処理装置 |
JP2005167870A (ja) * | 2003-12-05 | 2005-06-23 | Sony Corp | データ処理方法およびデータ処理装置 |
JP2006018426A (ja) * | 2004-06-30 | 2006-01-19 | Alpine Electronics Inc | データ処理装置及びデータ転送方法 |
JP2007166279A (ja) * | 2005-12-14 | 2007-06-28 | Nippon Telegr & Teleph Corp <Ntt> | IPsec回路及びIPsec処理方法 |
JP2008067152A (ja) * | 2006-09-08 | 2008-03-21 | Renesas Technology Corp | データ処理装置 |
JP2010193364A (ja) * | 2009-02-20 | 2010-09-02 | Hitachi Ltd | 通信プロトコル処理回路、情報処理装置及び通信プロトコル処理方法 |
-
2009
- 2009-05-15 JP JP2009118889A patent/JP5149863B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09107523A (ja) * | 1995-10-09 | 1997-04-22 | Nippon Telegr & Teleph Corp <Ntt> | 映像蓄積変換方法及び装置 |
JP2004180234A (ja) * | 2002-11-29 | 2004-06-24 | Matsushita Electric Ind Co Ltd | 暗号パケット処理装置 |
JP2005167870A (ja) * | 2003-12-05 | 2005-06-23 | Sony Corp | データ処理方法およびデータ処理装置 |
JP2006018426A (ja) * | 2004-06-30 | 2006-01-19 | Alpine Electronics Inc | データ処理装置及びデータ転送方法 |
JP2007166279A (ja) * | 2005-12-14 | 2007-06-28 | Nippon Telegr & Teleph Corp <Ntt> | IPsec回路及びIPsec処理方法 |
JP2008067152A (ja) * | 2006-09-08 | 2008-03-21 | Renesas Technology Corp | データ処理装置 |
JP2010193364A (ja) * | 2009-02-20 | 2010-09-02 | Hitachi Ltd | 通信プロトコル処理回路、情報処理装置及び通信プロトコル処理方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114095069A (zh) * | 2021-10-29 | 2022-02-25 | 中国电子科技集团公司第五十四研究所 | 一种星载综合化有效载荷装置 |
CN114095069B (zh) * | 2021-10-29 | 2023-12-29 | 中国电子科技集团公司第五十四研究所 | 一种星载综合化有效载荷装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5149863B2 (ja) | 2013-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8458461B2 (en) | Methods and apparatus for performing authentication and decryption | |
Dierks et al. | RFC 5246: The transport layer security (TLS) protocol version 1.2 | |
US9832015B2 (en) | Efficient key derivation for end-to-end network security with traffic visibility | |
Dierks et al. | The transport layer security (TLS) protocol version 1.2 | |
US11658803B2 (en) | Method and apparatus for decrypting and authenticating a data record | |
US7685434B2 (en) | Two parallel engines for high speed transmit IPsec processing | |
US11870761B1 (en) | Hardware security accelerator | |
US8121284B2 (en) | Information processing system, information processing method, and information processing program | |
EP1203477B1 (en) | Protection of communications | |
CN109428867B (zh) | 一种报文加解密方法、网路设备及系统 | |
US20100306540A1 (en) | Encryption processing method and encryption processing device | |
US8281122B2 (en) | Generation and/or reception, at least in part, of packet including encrypted payload | |
Dierks et al. | RFC 4346: The transport layer security (TLS) protocol version 1.1 | |
US20180176230A1 (en) | Data packet transmission method, apparatus, and system, and node device | |
US8793505B2 (en) | Encryption processing apparatus | |
EP3808026A1 (en) | Device for data encryption and integrity | |
Agosta et al. | Cyber-security analysis and evaluation for smart home management solutions | |
KR101707602B1 (ko) | 해시 트리 기반 보안 메시지 인증 방법 및 이를 위한 장치 | |
JP5149863B2 (ja) | 通信装置及び通信処理方法 | |
JP4212339B2 (ja) | メッセージダイジェスト生成回路およびパディング回路 | |
Kiningham et al. | CESEL: Securing a Mote for 20 Years. | |
JP2009098321A (ja) | 情報処理装置 | |
Bäumer et al. | Terrapin Attack: Breaking SSH Channel Integrity By Sequence Number Manipulation | |
Birrane, III et al. | RFC 9173: Default Security Contexts for Bundle Protocol Security (BPSec) | |
de Boer | Secure communication channels for the mTask system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |