JP2010263713A - Switching power supply device, ac power supply device, and image forming apparatus - Google Patents
Switching power supply device, ac power supply device, and image forming apparatus Download PDFInfo
- Publication number
- JP2010263713A JP2010263713A JP2009113599A JP2009113599A JP2010263713A JP 2010263713 A JP2010263713 A JP 2010263713A JP 2009113599 A JP2009113599 A JP 2009113599A JP 2009113599 A JP2009113599 A JP 2009113599A JP 2010263713 A JP2010263713 A JP 2010263713A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- switching power
- integrated circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrostatic Charge, Transfer And Separation In Electrography (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
Description
本発明は、スイッチング電源装置に関し、さらに詳しくは、スイッチング電源を集積化した場合の集積回路の回路構成に関するものである。 The present invention relates to a switching power supply device, and more particularly to a circuit configuration of an integrated circuit when a switching power supply is integrated.
地球温暖化現象の進展に伴い、省エネ化はあらゆる場面での課題となっている。特に電源分野については省エネ電源が常識となっている。即ち、高効率な変換方法の重要性は非常に高く、スイッチング電源では高効率な変換方法が多く用いられている。つまり、スイッチング電源はドロッパ電源やシャント電源と比較し、構成上高効率な変換方法であるが、さらなる高効率化のために、ドライバFETのハイサイドとローサイドの同時スイッチングによる貫通電流防止(デッドタイム)を行なうことによって、効率化を高めていることはよく知られた方法である。 With the progress of global warming phenomenon, energy saving is an issue in every situation. Especially in the power supply field, energy-saving power sources are common sense. That is, the importance of a highly efficient conversion method is very high, and many efficient conversion methods are used in switching power supplies. In other words, the switching power supply is a highly efficient conversion method compared to the dropper power supply or shunt power supply. However, in order to further increase the efficiency, the through-current prevention (dead time) by simultaneous switching of the high side and low side of the driver FET is possible. It is a well-known method to increase efficiency by performing
図13は、従来のスイッチング電源において、ドライバFETを集積回路内に内蔵した場合のドライバ部及びフィルタに関する構成図である。図13において、ドライバFETであるPCHFET112およびNCHFET111がそれぞれハイサイドドライバ、ローサイドドライバであり、パルス幅変調信号PWM_H、PWM_Lによって駆動される。PWMOが集積回路118の出力端であり、フィルタのコイル115に接続される。
フィルタのコイル115および容量116は電源ボード上に配置され、フィルタの出力OUTが負荷117へ供給される。当然ながらフィルタのカットオフ周波数はPWM信号の周波数よりも低いところに設定される。一般的なPWM信号に対する出力OUTの電圧特性を図2に示す。PWM信号のduty比(ハイ期間/(ハイ期間+ロー期間))に比例して出力電圧が高くなる。通常は出力電圧の一部をフィードバックし、設定値と比較することにより出力電圧の制御を行う。
FIG. 13 is a configuration diagram relating to a driver unit and a filter when a driver FET is built in an integrated circuit in a conventional switching power supply. In FIG. 13, PCHFET 112 and NCHFET 111 which are driver FETs are a high-side driver and a low-side driver, respectively, and are driven by pulse width modulation signals PWM_H and PWM_L. PWMO is the output terminal of the integrated circuit 118 and is connected to the coil 115 of the filter.
The filter coil 115 and the
図13のスイッチング電源の動作について図14〜16にて説明する。通常ハイサイドドライバとローサイドドライバの駆動信号を共通とした場合には、駆動信号が電源とGNDの間の中間電位の瞬間に、図14のようにハイサイドドライバとローサイドドライバが同時に導通し、貫通電流119が流れてしまう。このような貫通電流118を防止するために、一般的にハイサイドドライバの駆動信号とローサイドドライバの駆動信号を別々に設け、それぞれのスイッチングタイミングを若干ずらすことにより、ドライバが同時にオンすることを防止する(デッドタイム)方法が使用される。
図15がそのタイミングを示した図である。図15において(1)がPCHFET112がオンの期間、(2)がNCHFET111がオンの期間であり、それ以外の期間がデッドタイムとなる。
The operation of the switching power supply of FIG. 13 will be described with reference to FIGS. Normally, when the drive signals for the high side driver and the low side driver are made common, the high side driver and the low side driver are simultaneously turned on as shown in FIG. 14 at the moment when the drive signal is at an intermediate potential between the power supply and GND. A current 119 flows. In order to prevent such a through current 118, in general, a high-side driver drive signal and a low-side driver drive signal are provided separately, and the respective switching timings are slightly shifted to prevent the drivers from being simultaneously turned on. The dead time method is used.
FIG. 15 shows the timing. In FIG. 15, (1) is a period in which the PCHFET 112 is on, (2) is a period in which the NCHFET 111 is on, and the other period is a dead time.
図16において、スイッチング電源における各タイミングでの電圧、電流、電力消費の変化を説明する。まず期間aの前の状態ではPCHFET112がオンして電流がPCHFETから容量116へ流れ込み、PCHFETが電力を消費している状態とする。電流の向きは図13における矢印の向きを正とする。期間aに入りPWM_HがハイになるとPCHFETがオフし、図13のコイル115のインダクタンス特性の逆起電力により、PWMOの電位がGND以下まで遷移する。
そのときPWMOの電位がGNDに対してNCHFET111の閾値電圧より低くなると、NCHFET111が導通し、GNDからPWMO(コイル115)へ電流が流れる(期間a)。期間aの間、NCHFET111に流れる電流およびコイル115の逆起電力は徐々に小さくなってくる。次にPWM_Lをハイにしてデッドタイムが終了するとNCHFET111のオン抵抗が下がる(期間b)。期間bの間に、PWMO電位はGNDより高くなり、NCHFET111に流れる電流は正の値となる。
In FIG. 16, changes in voltage, current, and power consumption at each timing in the switching power supply will be described. First, in a state before the period a, the PCHFET 112 is turned on, a current flows from the PCHFET to the
At that time, when the potential of PWMO becomes lower than the threshold voltage of NCHFET 111 with respect to GND, NCHFET 111 becomes conductive, and a current flows from GND to PWMO (coil 115) (period a). During the period a, the current flowing through the NCHFET 111 and the back electromotive force of the coil 115 gradually decrease. Next, when PWM_L is set to high and the dead time ends, the ON resistance of the
次に、PWM_LをローにしてNCHFET111をオフすると、コイル115の逆起電力により、今度はPWMOの電位が、電源VCCよりも高くなる。PWMOの電位が電源VCCに対してPCHFET112の閾値電圧より高くなると、PCHFET112が導通し、PWMO(コイル115)から電源VCCへ電流が流れる(期間c)。期間cの間、PCHFET112に流れる電流およびコイル115の逆起電力は徐々に小さくなってくる。次にPWM_Hをローにしてデッドタイム終了し、PCHFET112のオン抵抗が下がる(期間d)。期間dの間に、PWMO電位は電源VCCより低くなり、PCHFET112に流れる電流は正の値となる。以上のような動作が繰り返し行われる。
ドライバFETにて消費される電力変化を図16の一番下に示している。貫通電流118がないと仮定した場合、最も消費電力が大きくなるのは期間a、期間c等ドライバのオン抵抗が大きくなる期間である。一般にはこの期間を出来るだけ短くし、なおかつ貫通電流を防止して、全体としての消費電力を抑制することが求められる。
特許文献1には、このデッドタイムを最適に調整することで電源全体としての効率を上げる方法について開示されている。
Next, when PWM_L is set to low and the NCHFET 111 is turned off, the potential of PWMO is now higher than the power supply VCC due to the counter electromotive force of the coil 115. When the potential of the PWMO becomes higher than the threshold voltage of the
The change in power consumed by the driver FET is shown at the bottom of FIG. When it is assumed that there is no through current 118, the power consumption becomes the largest during the period in which the on-resistance of the driver is increased, such as period a and period c. In general, it is required to shorten this period as much as possible and prevent a through current to suppress the power consumption as a whole.
特許文献1のように、ハイサイドFETとローサイドFETが共にオフする時間(デッドタイム)を調整することで電源全体としての効率を上げることは可能であるが、そのために、電源の出力端子にDCパワー調整システムを必要とし、複数の電源が必要な場合は、全体のコストが嵩むといった問題がある。
また、通常スイッチング電源はドライバとしてパワーMOSFETを使用し、大電力を供給する場合などは、ドライバFETは単独部品を使用する場合が多い。しかし用途によって、もしくは比較的消費電力の小さな電源においては、ドライバFETを制御集積回路に内蔵する場合もありえる。例えば、画像形成装置内部における作像プロセス(帯電、現像、転写)用高圧電源のように、タンデム機の場合には4色分電源が必要であり、1つ当たりの電力供給量は小さくても異なる多数の電源が必要となる場合がある。そのような場合、単独部品のパワーMOSFETを使用すると部品点数が増加し、また部品配置が複雑になるため、ドライバFETを電源制御用集積回路と一体化することは有用である。
As in
In general, the switching power supply uses a power MOSFET as a driver, and when supplying a large amount of power, the driver FET often uses a single component. However, depending on the application or in a power supply with relatively low power consumption, the driver FET may be built in the control integrated circuit. For example, in the case of a tandem machine such as a high-voltage power supply for an image forming process (charging, development, transfer) in the image forming apparatus, a power supply for four colors is required, and even if the power supply amount per one is small. Many different power sources may be required. In such a case, if a single component power MOSFET is used, the number of components increases and the component arrangement becomes complicated. Therefore, it is useful to integrate the driver FET with the integrated circuit for power supply control.
しかし複数のドライバFETを内蔵する場合、もしくは1つであっても電力供給量が大きい場合、ドライバFETのオン抵抗による発熱量が集積回路のパッケージの許容熱量を越えてしまう可能性が考えられる。パッケージの許容熱量は、例えばパッケージの熱抵抗値を55℃/Wとした場合、大気温度70度の動作までを保証し、半導体のジャンクション温度125度まで動作を保証しようとすると、パッケージの許容熱量は(125−70)/55=1Wから最大1Wとなる。
この許容熱量を越える場合、集積回路として動作を保証することが困難となるため、通常なんらかの放熱対策を施すこととなる。例えば、放熱特性の高いセラミックパッケージを使用したり、放熱FINを配備するなど考えられるが、いずれにしてもコストが高くなってしまう。
本発明は、かかる課題に鑑みてなされたものであり、ドライバFETを集積回路に内蔵する場合に、集積回路の発熱量が集積回路のパッケージの許容熱量を越えない構成を安価に実現したスイッチング電源装置を提供することを目的とする。
However, when a plurality of driver FETs are built in, or even if only one driver FET is provided, the amount of heat generated by the on-resistance of the driver FET may exceed the allowable heat amount of the integrated circuit package. For example, when the package thermal resistance value is 55 ° C./W, the allowable heat quantity of the package is guaranteed up to an operation at an atmospheric temperature of 70 degrees, and if the operation is guaranteed up to a semiconductor junction temperature of 125 degrees, the allowable heat quantity of the package is (125−70) / 55 = 1W to 1W at maximum.
When this allowable heat amount is exceeded, it is difficult to guarantee the operation as an integrated circuit, and therefore some heat dissipation measures are usually taken. For example, it is possible to use a ceramic package with high heat dissipation characteristics or to dispose a heat dissipation FIN, but in any case, the cost increases.
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and a switching power supply that realizes a low-cost configuration in which the amount of heat generated by the integrated circuit does not exceed the allowable amount of heat of the package of the integrated circuit when the driver FET is incorporated in the integrated circuit. An object is to provide an apparatus.
本発明はかかる課題を解決するために、請求項1は、第一のPWM信号によって駆動されるハイサイドスイッチ素子及び第二のPWM信号によって駆動されるローサイドスイッチ素子を内蔵するスイッチング電源集積回路と、該スイッチング電源集積回路の出力端子に接続され、インダクタ素子及び容量素子により構成されたフィルタと、を備えたスイッチング電源装置において、アノード端子をグランドへ接続しカソード端子を前記出力端子に接続した第1のダイオードと、アノード端子を前記出力端子へ接続しカソード端子を電源に接続した第2のダイオードと、を前記スイッチング電源集積回路の外部に備え、前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子が共にオフする期間を設け、該期間中は前記第1のダイオード又は前記第2のダイオードのいずれか一方を導通させることにより、前記スイッチング電源集積回路の発熱を抑制するように構成したことを特徴とする。 To solve this problem, the present invention provides a switching power supply integrated circuit including a high-side switch element driven by a first PWM signal and a low-side switch element driven by a second PWM signal. A switching power supply device comprising: a filter connected to an output terminal of the switching power supply integrated circuit; and a filter constituted by an inductor element and a capacitive element, wherein an anode terminal is connected to the ground and a cathode terminal is connected to the output terminal. 1 diode, and a second diode having an anode terminal connected to the output terminal and a cathode terminal connected to a power source, provided outside the switching power supply integrated circuit, wherein the high-side switch element and the low-side switch element are both An off period is provided, and during the period, the first diode Is by conducting one of said second diode, characterized by being configured to suppress heat generation of the switching power supply integrated circuit.
請求項2は、前記スイッチング電源集積回路は、三角波を生成する三角波生成部と、設定電圧と前記フィルタの出力電圧又は前記出力電圧の比例電圧とを比較し、該電圧の差分を積分することで前記三角波と比較する制御電圧を生成する差分積分器と、前記制御電圧と前記三角波を比較し第三のPWM信号を生成する比較器と、前記比較器により生成された第三のPWM信号を基に互いにスイッチングタイミングがずれた前記第一のPWM信号及び前記第二のPWM信号を生成するPWM生成部と、を備え、前記設定電圧に応じて前記出力電圧が制御されることを特徴とする。
請求項3は、前記出力端子を複数備える多出力のスイッチング電源装置において、前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子を夫々の前記出力端子に備え、前記第1のダイオード及び前記第2のダイオードを前記各出力端子に備えることを特徴とする。
According to a second aspect of the present invention, the switching power supply integrated circuit compares the set voltage with the output voltage of the filter or a proportional voltage of the output voltage, and integrates a difference between the voltages. A differential integrator that generates a control voltage to be compared with the triangular wave, a comparator that compares the control voltage with the triangular wave to generate a third PWM signal, and a third PWM signal generated by the comparator. And a PWM generator for generating the first PWM signal and the second PWM signal whose switching timings are shifted from each other, and the output voltage is controlled in accordance with the set voltage.
According to a third aspect of the present invention, in the multi-output switching power supply device including a plurality of the output terminals, the high-side switch element and the low-side switch element are provided in the respective output terminals, and the first diode and the second diode are provided. Each of the output terminals is provided.
請求項4は、AC電源を生成するAC電源装置において、請求項2又は3に記載のスイッチング電源装置と、トランスと、を備え、前記設定電圧として正弦波形状の電圧を入力し、前記出力電圧を前記トランスに印加したときの前記トランスの出力又は該トランスの出力の比例電圧を前記設定電圧と比較することで、AC電源を生成することを特徴とする。
請求項5は、電子写真方式に係る画像形成装置において、像担持体に一様な電荷を帯電する帯電用電源として請求項4記載のAC電源装置を使用したことを特徴とする。
請求項6は、複数の像担持体を備える画像形成装置において、前記像担持体に一様な電荷を帯電する帯電用電源として請求項4記載のAC電源装置を複数備え、前記スイッチング電源集積回路は複数の出力端子を備える1つの集積回路としたことを特徴とする。
A fourth aspect of the present invention relates to an AC power source device that generates an AC power source, comprising the switching power source device according to
According to a fifth aspect of the present invention, in the image forming apparatus according to the electrophotographic system, the AC power supply unit according to the fourth aspect is used as a charging power source for charging a uniform charge to the image carrier.
6. An image forming apparatus comprising a plurality of image carriers, wherein the switching power supply integrated circuit comprises a plurality of AC power supply devices according to claim 4 as a charging power source for charging the image carrier with a uniform charge. Is a single integrated circuit having a plurality of output terminals.
本発明によれば、ドライバFETを内蔵したスイッチング電源集積回路において、出力端子にダイオードを接続し、ドライバFETがオフ期間に外付けダイオードに還流電流を流すことにより、集積回路における発熱量を低減させることが可能となる。
また、本発明のスイッチング電源集積回路の発熱低減方法をフィードバック制御電源に採用することにより、フィードバック制御電源の発熱量低減を可能とする。
また、多出力電源の場合においても、スイッチング電源集積回路の発熱量低減に効果がある。
また、高圧電源の場合においても、集積回路の発熱量低減に効果がある。
また、画像形成装置内部の帯電装置において本発明の集積回路を採用することにより、集積回路における発熱量を低減させることが可能となる。
また、カラー画像形成装置においても帯電装置の高圧電源として上述の集積回路を採用することにより、集積回路における発熱量を低減させることが可能となる。
According to the present invention, in a switching power supply integrated circuit with a built-in driver FET, a diode is connected to the output terminal, and the driver FET causes a return current to flow to an external diode during the off period, thereby reducing the amount of heat generated in the integrated circuit. It becomes possible.
Further, by adopting the heat generation reduction method for the switching power supply integrated circuit according to the present invention for the feedback control power supply, the heat generation amount of the feedback control power supply can be reduced.
Further, even in the case of a multi-output power supply, it is effective for reducing the amount of heat generated by the switching power supply integrated circuit.
Further, even in the case of a high voltage power source, it is effective in reducing the heat generation amount of the integrated circuit.
Further, by employing the integrated circuit of the present invention in the charging device inside the image forming apparatus, it is possible to reduce the amount of heat generated in the integrated circuit.
Also, in the color image forming apparatus, the amount of heat generated in the integrated circuit can be reduced by employing the above-described integrated circuit as a high-voltage power supply for the charging device.
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図1は、本発明の実施形態に係るスイッチング電源のドライバ部及びフィルタ及びダイオードに関する構成図である。このスイッチング電源50は、PWM_H(第一のPWM信号)によって駆動されるPCHFET(ハイサイドスイッチ素子)12及びPWM_L(第二のPWM信号)によって駆動されるNCHFET(ローサイドスイッチ素子)11を内蔵するスイッチング電源集積回路(以下、単に集積回路と呼ぶ)20と、集積回路20の出力端子に接続され、コイル(インダクタ素子)15及び容量(容量素子)16により構成されたフィルタと、を備えたスイッチング電源装置50において、アノード端子をGND(グランド)へ接続しカソード端子をPWMO(出力端子)に接続したダイオード(第1のダイオード)13と、アノード端子を出力端子へ接続しカソード端子をVCC(電源)に接続したダイオード(第2のダイオード)14と、を集積回路20の外部に備え、PCHFET12及びNCHFET11が共にオフする期間を設け、この期間中はダイオード13又はダイオード14のいずれか一方を導通させることにより、集積回路20の発熱を抑制するように構成した。
Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings. However, the components, types, combinations, shapes, relative arrangements, and the like described in this embodiment are merely illustrative examples and not intended to limit the scope of the present invention only unless otherwise specified. .
FIG. 1 is a configuration diagram relating to a driver unit, a filter, and a diode of a switching power supply according to an embodiment of the present invention. The switching
即ち、図1において、ドライバFETであるPCHFET12およびNCHFET11は集積回路20内部に内蔵されている。PCHFET12のオンオフを制御する信号はPWM_Hであり、NCHFET11のオンオフを制御する信号はPWM_Lであり、ともにパルス幅変調信号である。PWMOが集積回路20の出力端であり、フィルタのコイル15に接続される。フィルタのコイル15および容量16は電源ボード上に配置される。ダイオード13およびダイオード14は集積回路20外部に配置されており、PCHFET12およびNCHFET11がともにオフの期間に還流電流を流すために使用される。一般的なPWM信号に対する出力OUTの電圧特性を図2に示す。PWM信号のduty比(ハイ期間/(ハイ期間+ロー期間))に比例して出力電圧が高くなる。通常は出力電圧の一部をフィードバックし、設定値と比較することにより出力電圧を制御を行う。
図1のスイッチング電源の動作について図3にて説明する。図3において、各タイミングでの電圧、電流、電力消費の変化を示している。まず期間aの前の状態ではPCHFET12がオンして電流がPCHFETから容量16へ流れ込み、PCHFETが電力を消費している状態とする。電流の向きは図1における矢印の向きを正とする。期間aに入りPWM_HがハイになるとPCHFET12がオフし、図1のコイル15のインダクタンス特性の逆起電力により、PWMOの電位がGND以下まで遷移する。そのときPWMOの電位がGNDに対してダイオード13のオン電圧より低くなる(ダイオード13の両端にオン電圧以上の電圧が正の向きにかかる)とダイオード13が導通し、GNDからPWMO(コイル15)へダイオード13を通して電流が流れる(期間a)。
That is, in FIG. 1, the
The operation of the switching power supply of FIG. 1 will be described with reference to FIG. FIG. 3 shows changes in voltage, current, and power consumption at each timing. First, in a state before the period a, the
ここでNCHFET11の閾値電圧はダイオード13のオン電圧よりも高いものと仮定する。期間aの間、ダイオード13に流れる電流およびコイル15の逆起電力は徐々に小さくなってくる。次にダイオード13の両端にかかる電圧がダイオード13のオン電圧よりも小さくなる前に、PWM_LをハイにしてNCHFET11をオンし導通させる(期間b)。期間bの間に、PWMO電位はGNDより高くなり、NCHFET11に流れる電流は正の値となる。
次に、PWM_LをローにしてNCHFET11をオフすると、コイル15の逆起電力により、今度はPWMOの電位が、電源VCCよりも高くなる。PWMOの電位が電源VCCに対してダイオード14のオン電圧より高くなるとダイオード14が導通し、PWMO(コイル15)から電源VCCへダイオード14を通して電流が流れる(期間c)。ここでPCHFET12の閾値電圧はダイオード14のオン電圧よりも高いものと仮定する。期間cの間、PCHFET12に流れる電流およびコイル15の逆起電力は徐々に小さくなってくる。
Here, it is assumed that the threshold voltage of the
Next, when PWM_L is set to low and the
次にダイオード14の両端にかかる電圧がダイオード14のオン電圧よりも小さくなる前に、PWM_HをローにしてPCHFET12をオンし導通させる(期間d)。期間dの間に、PWMO電位は電源VCCより低くなり、PCHFET12に流れる電流は正の値となる。
以上のような動作が繰り返し行われる。
ドライバFETにて消費される電力変化を図16の場合と比較すると、期間a、期間c、期間eの間、外付けのダイオード13、ダイオード14で電力消費するため、集積回路20内部で消費する電力は小さくなることがわかる。特に、ダイオード13、ダイオード14としては、動作速度が速く、オン電圧が低く、オン抵抗が小さいショットキーダイオードなどを使用することが望ましい。また図3からもわかるように、期間a、期間c、期間eのようにPCHFET12、NCHFET11ともにオフしている期間は出来るだけ長い(ダイオード13 、ダイオード14が導通している期間内で)ほうが集積回路20での電力消費という意味では小さくなり有利である。
Next, before the voltage applied to both ends of the
The above operation is repeated.
Compared with the case of FIG. 16, the power consumption consumed by the driver FET is consumed by the
図4は図1の構成を使用したスイッチング電源の構成を示す図である。図4において、集積回路20は三角波生成部21、比較器22、差分積分器23、デッドタイム生成部24、スイッチング駆動部25から構成される。また集積回路20の外部はダイオード13、ダイオード14、コイル15、容量16、フィードバック用抵抗分圧R1 、R2、負荷17で構成される。
入力電圧とFB電圧との差分が差分積分器23により積分され、制御信号として出力される。制御信号は三角波生成部21で生成された三角波と比較器22で比較され、PWMに変換される。PWMはデッドタイム生成部24に入力され、ハイサイド駆動信号PWM_Hおよびローサイド駆動信号PWM_Lが生成される。PWM_HおよびPWM_Lはスイッチング駆動部25に入力され、PWMOとして出力され、コイル15と容量16で構成されるフィルタにより平滑化され出力OUTが生成される。
出力OUTの分圧をFB電圧としてフィードバックすることにより、全体として制御系が構成され、入力電圧に応じた出力電圧が生成される。スイッチング駆動部25は図1のPCHFET12、NCHFET11のようなドライバFETにより構成される。図4ではFB電圧として出力OUTの分圧としたが、出力OUTをそのままFB電圧としてもよい。
FIG. 4 is a diagram showing a configuration of a switching power supply using the configuration of FIG. In FIG. 4, the
The difference between the input voltage and the FB voltage is integrated by the
By feeding back the divided voltage of the output OUT as the FB voltage, the control system is configured as a whole, and an output voltage corresponding to the input voltage is generated. The switching
図5は図4における三角波生成部の構成を示す図である。図5において、三角波生成部21は電流源I1とシュミットトリガ回路、トランジスタと容量C1により構成される。シュミットトリガ回路は入力電圧の遷移方向により閾値電圧が変わる回路であり、閾値を例えばref±Vthとする。例えば、TRIOUTがref+Vthを越えた場合、シュミットトリガ回路の出力が反転し、トランジスタがオンする。トランジスタによりC1に蓄えられた電荷が放電し、TRIOUTは引き下げられる。
ここで今度はTRIOUTの電位がref−Vthより低くなると、シュミットトリガ回路の出力が反転し、トランジスタがオフする。トランジスタがオフしている間は電流源I1により、容量C1へ充電される。このようにしてTRIOUTにはのこぎり型の三角波が生成される。
FIG. 5 is a diagram showing the configuration of the triangular wave generator in FIG. In FIG. 5, the triangular
Here, when the potential of TRIOUT becomes lower than ref−Vth, the output of the Schmitt trigger circuit is inverted and the transistor is turned off. While the transistor is off, the capacitor C1 is charged by the current source I1. In this way, a sawtooth triangular wave is generated at TRIOUT.
図6は図4における差分積分器23の構成図を示す図である。図6においてオペアンプ23aには帰還がかけられており、ノードn1はバーチャルショートによりFB電圧となる。入力電圧とFB電圧との差電圧を抵抗Rで割った電流が、容量C2へ蓄えられることになり、積分出力が生成される。
図7は図4におけるデッドタイム生成部を示す図である。図7において図7(a)にPWMからPWM_LとPWM_Hを生成する構成と、図7(b)にタイミングチャートを示す。ノードCにはあえて容量を付加することにより、AよりBのノード変化を遅延させ、その期間をデッドタイムとして生成する。PWM_Hのほうが、PWM_Lよりもハイ期間は長いものとなる。
図8は高圧AC電源の構成例を示す図である。基本的に図4のスイッチング電源を基本としているが、出力OUTにトランス34の1次側を接続し、2次側から高電圧を出力する。また入力電圧としては正弦波を入力している。高圧AC出力を分圧してFB電圧としてフィードバックしている。トランス34の1次側と2次側の巻き数比を1:nにすることにより、1次側に印加した入力電圧の振幅のn倍の振幅の高圧AC出力を生成することが出来る。
FIG. 6 is a diagram showing the configuration of the
FIG. 7 is a diagram showing the dead time generation unit in FIG. FIG. 7A shows a configuration for generating PWM_L and PWM_H from PWM, and FIG. 7B shows a timing chart. By adding capacity to node C, the node change of B is delayed from A, and the period is generated as a dead time. PWM_H has a longer high period than PWM_L.
FIG. 8 is a diagram illustrating a configuration example of a high-voltage AC power source. Although the switching power supply of FIG. 4 is basically used, the primary side of the
また、本発明に係る高圧AC電源装置を、帯電装置に適用することが好ましい。本発明に係る帯電装置200の構成の一例を、図9に示す。帯電装置200は、高圧AC電源装置1及び帯電ローラ201を有している。尚、本実施形態では、いわゆる近接帯電法によって感光体ドラム210が帯電されるものとするが、これに限られるものではない。
帯電ローラ201は、例えば、図10に示されるように、棒状の芯金202と、芯金202をくるむように設けられ中抵抗に抵抗が設定されている円柱状の弾性層203と、弾性層203の外周を被覆し、耐摩耗性を向上させ、かつ異物付着性を低減させる被覆層204とを有している。そして、感光体ドラム210における像が形成されない部分が帯電されないようにスペーサ205が設けられている。
尚、スペーサ205は、帯電ローラ201ではなく、感光体ドラム210に設けても良い。また、帯電ローラ201と感光体ドラム210との間に、例えばベルトのようなシート状の部材をスペーサとして配置しても良い。このように高圧AC電源装置1を、帯電装置200に適用することにより、帯電装置200の省電力化を実現することができる。
Moreover, it is preferable to apply the high-voltage AC power supply device according to the present invention to a charging device. An example of the configuration of the
For example, as shown in FIG. 10, the charging
The
さらに、本発明に係る高圧AC電源装置を、図11に示すような画像形成装置に適用することが好ましい。画像形成装置300は、感光体ドラム301の周囲に、感光体を高圧に帯電するAC帯電装置(帯電装置200)、DC帯電装置302、画像データを露光する光走査装置303、光走査装置303により記録された静電潜像に帯電したトナーを付着して顕像化する現像装置304、感光体ドラム301に付着したトナーを紙に転写する転写装置305、感光体ドラム301に残ったトナーを掻き取り備蓄するクリーニング装置306等を備えるものである。
尚、各部の構成及び動作については公知であるので、説明を省略する。また、図11に示す画像形成装置は、カラー画像形成装置を含むのは勿論である。このように高圧AC電源装置1を有する帯電装置200を画像形成装置300に適用することにより、画像形成装置300の省電力化を実現することができる。
Furthermore, it is preferable to apply the high-voltage AC power supply apparatus according to the present invention to an image forming apparatus as shown in FIG. The
Note that the configuration and operation of each unit are well known, and thus the description thereof is omitted. The image forming apparatus shown in FIG. 11 naturally includes a color image forming apparatus. By applying the
また、図12に複数の感光体ドラムを備えるカラー画像形成装置の構成図を示す。このカラー画像形成装置2000は、4色(ブラック、シアン、マゼンタ、イエロー)を重ね合わせてフルカラーの画像を形成するタンデム方式の多色カラー画像形成装置であり、ブラック用の「感光体ドラムK1、帯電装置K2、現像装置K4、クリーニングユニットK5、及び転写装置K6」と、シアン用の「感光体ドラムC1、帯電装置C2、現像装置C4、クリーニングユニットC5、及び転写装置C6」と、マゼンタ用の「感光体ドラムM1、帯電装置M2、現像装置M4、クリーニングユニットM5、及び転写装置M6」と、イエロー用の「感光体ドラムY1、帯電装置Y2、現像装置Y4、クリーニングユニットY5、及び転写装置Y6」と、光走査装置2010と、転写ベルト2080と、定着ユニット2030などを備えている。
各感光体ドラムは、図12中の矢印の方向に回転し、各感光体ドラムの周囲には、回転順に帯電装置、現像装置、転写装置、クリーニングユニットがそれぞれ配置されている。各帯電装置は、対応する感光体ドラムの表面を均一に帯電する。
FIG. 12 shows a configuration diagram of a color image forming apparatus including a plurality of photosensitive drums. The color
Each photoconductor drum rotates in the direction of the arrow in FIG. 12, and a charging device, a developing device, a transfer device, and a cleaning unit are arranged around each photoconductor drum in the order of rotation. Each charging device uniformly charges the surface of the corresponding photosensitive drum.
この帯電装置によって帯電された各感光体ドラム表面に光走査装置2010により光が照射され、各感光体ドラムに潜像が形成されるようになっている。そして、対応する現像装置により各感光体ドラム表面にトナー像が形成される。さらに、対応する転写装置により、記録紙に各色のトナー像が転写され、最終的に定着ユニット2030により記録紙に画像が定着される。
帯電装置K2、C2、M2、Y2として図9の帯電装置を使用して、高圧AC電源装置として、図8の構成を使用し、各色用の高圧AC電源装置を1つの集積回路に集積化することにより、高圧電源ユニットの構成が簡略化され小型化が可能となる。
The surface of each photoconductive drum charged by the charging device is irradiated with light by the
The charging device of FIG. 9 is used as the charging devices K2, C2, M2, and Y2, and the configuration of FIG. 8 is used as the high-voltage AC power supply device, and the high-voltage AC power supply device for each color is integrated into one integrated circuit. This simplifies the configuration of the high-voltage power supply unit and enables downsizing.
11 NCHFET、12 PCHFET、13 ダイオード、14 ダイオード、15 コイル、16 容量、17 負荷、20スイッチング電源集積回路、21 三角波生成部、22 比較器、23 差分積分器、24 デッドタイム生成部、25 スイッチング駆動部、50 スイッチング電源
11 NCHFET, 12 PCHFET, 13 Diode, 14 Diode, 15 Coil, 16 Capacity, 17 Load, 20 Switching Power Supply Integrated Circuit, 21 Triangular Wave Generator, 22 Comparator, 23 Difference Integrator, 24 Dead Time Generator, 25
Claims (6)
アノード端子をグランドへ接続しカソード端子を前記出力端子に接続した第1のダイオードと、アノード端子を前記出力端子へ接続しカソード端子を電源に接続した第2のダイオードと、を前記スイッチング電源集積回路の外部に備え、
前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子が共にオフする期間を設け、該期間中は前記第1のダイオード又は前記第2のダイオードのいずれか一方を導通させることにより、前記スイッチング電源集積回路の発熱を抑制するように構成したことを特徴とするスイッチング電源装置。 A switching power supply integrated circuit including a high-side switch element driven by the first PWM signal and a low-side switch element driven by the second PWM signal; an inductor element connected to an output terminal of the switching power supply integrated circuit; In a switching power supply device comprising a filter constituted by a capacitive element,
A switching power supply integrated circuit comprising: a first diode having an anode terminal connected to ground and a cathode terminal connected to the output terminal; and a second diode having an anode terminal connected to the output terminal and a cathode terminal connected to a power source. Prepared outside
A period during which both the high-side switch element and the low-side switch element are turned off is provided, and during this period, either one of the first diode or the second diode is made conductive to generate heat in the switching power supply integrated circuit. A switching power supply device configured to suppress the above.
設定電圧と前記フィルタの出力電圧又は前記出力電圧の比例電圧とを比較し、該電圧の差分を積分することで前記三角波と比較する制御電圧を生成する差分積分器と、
前記制御電圧と前記三角波を比較し第三のPWM信号を生成する比較器と、
前記比較器により生成された第三のPWM信号を基に互いにスイッチングタイミングがずれた前記第一のPWM信号及び前記第二のPWM信号を生成するPWM生成部と、を備え、
前記設定電圧に応じて前記出力電圧が制御されることを特徴とする請求項1に記載のスイッチング電源装置。 The switching power supply integrated circuit includes a triangular wave generator that generates a triangular wave;
A differential integrator that generates a control voltage to be compared with the triangular wave by comparing a set voltage with an output voltage of the filter or a proportional voltage of the output voltage, and integrating a difference between the voltages;
A comparator that compares the control voltage with the triangular wave to generate a third PWM signal;
A PWM generator that generates the first PWM signal and the second PWM signal whose switching timings are shifted from each other based on the third PWM signal generated by the comparator;
The switching power supply according to claim 1, wherein the output voltage is controlled according to the set voltage.
前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子を夫々の前記出力端子に備え、前記第1のダイオード及び前記第2のダイオードを前記各出力端子に備えることを特徴とする請求項1又は2に記載のスイッチング電源装置。 In a multi-output switching power supply device comprising a plurality of the output terminals,
The said high side switch element and the said low side switch element are provided in each said output terminal, The said 1st diode and the said 2nd diode are provided in each said output terminal, The Claim 1 or 2 characterized by the above-mentioned. Switching power supply.
請求項2又は3に記載のスイッチング電源装置と、トランスと、を備え、前記設定電圧として正弦波形状の電圧を入力し、前記出力電圧を前記トランスに印加したときの前記トランスの出力又は該トランスの出力の比例電圧を前記設定電圧と比較することで、AC電源を生成することを特徴とするAC電源装置。 In an AC power supply that generates an AC power supply,
A switching power supply device according to claim 2 and a transformer, wherein a voltage of a sine wave shape is input as the set voltage, and the output of the transformer or the transformer when the output voltage is applied to the transformer. An AC power supply apparatus is characterized in that an AC power supply is generated by comparing a proportional voltage of the output of the output with the set voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009113599A JP2010263713A (en) | 2009-05-08 | 2009-05-08 | Switching power supply device, ac power supply device, and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009113599A JP2010263713A (en) | 2009-05-08 | 2009-05-08 | Switching power supply device, ac power supply device, and image forming apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010263713A true JP2010263713A (en) | 2010-11-18 |
Family
ID=43361334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009113599A Pending JP2010263713A (en) | 2009-05-08 | 2009-05-08 | Switching power supply device, ac power supply device, and image forming apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010263713A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8947058B2 (en) | 2011-02-17 | 2015-02-03 | Ricoh Company, Limited | Switching power supply device, AC power supply device, and image forming apparatus |
CN114094905A (en) * | 2021-11-18 | 2022-02-25 | 桂林星辰科技股份有限公司 | PWM dead zone control circuit of high turn-on rate |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002262550A (en) * | 2001-02-28 | 2002-09-13 | Minolta Co Ltd | Power control device, power device, and imaging apparatus |
JP2002315317A (en) * | 2001-04-18 | 2002-10-25 | Fuji Electric Co Ltd | Dc/dc converter and switching noise reduction method thereof |
JP2004101915A (en) * | 2002-09-10 | 2004-04-02 | Canon Inc | Data forming method and device, control program and storage medium for data forming device |
JP2007523585A (en) * | 2004-02-17 | 2007-08-16 | アギア システムズ インコーポレーテッド | Versatile intelligent power controller |
-
2009
- 2009-05-08 JP JP2009113599A patent/JP2010263713A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002262550A (en) * | 2001-02-28 | 2002-09-13 | Minolta Co Ltd | Power control device, power device, and imaging apparatus |
JP2002315317A (en) * | 2001-04-18 | 2002-10-25 | Fuji Electric Co Ltd | Dc/dc converter and switching noise reduction method thereof |
JP2004101915A (en) * | 2002-09-10 | 2004-04-02 | Canon Inc | Data forming method and device, control program and storage medium for data forming device |
JP2007523585A (en) * | 2004-02-17 | 2007-08-16 | アギア システムズ インコーポレーテッド | Versatile intelligent power controller |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8947058B2 (en) | 2011-02-17 | 2015-02-03 | Ricoh Company, Limited | Switching power supply device, AC power supply device, and image forming apparatus |
CN114094905A (en) * | 2021-11-18 | 2022-02-25 | 桂林星辰科技股份有限公司 | PWM dead zone control circuit of high turn-on rate |
CN114094905B (en) * | 2021-11-18 | 2022-09-30 | 桂林星辰科技股份有限公司 | PWM dead zone control circuit with high turn-on rate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012186987A (en) | Switching power supply device, ac power supply device and image forming apparatus | |
US8638578B2 (en) | Power converter including a charge pump employable in a power adapter | |
EP2552004B1 (en) | Power supply system with low power standby supply for control unit | |
JP5316903B2 (en) | Power supply system and image forming apparatus | |
JP5974952B2 (en) | Power supply system and image forming apparatus equipped with the power supply system | |
KR101919625B1 (en) | Current controlling mode DC-DC Converter | |
JP2011152030A (en) | Power supply device and image forming apparatus | |
JP2015122881A (en) | Power-supply device and image formation device | |
KR20080010999A (en) | Phase controlling device and fuser controlling device having the same and method of the phase controlling | |
US10018955B2 (en) | Power supply circuit and image forming apparatus | |
JP2010263713A (en) | Switching power supply device, ac power supply device, and image forming apparatus | |
WO2012004960A1 (en) | High-voltage power source | |
JP5711447B2 (en) | Power supply device and image forming apparatus | |
US8941258B2 (en) | Power supply device and image forming apparatus including the power supply device | |
US20070013409A1 (en) | Digitally controlled high-voltage power supply and method therefor | |
JP6885163B2 (en) | Power supply and image forming equipment | |
JP2020096434A (en) | Power unit and image forming apparatus | |
US20080050143A1 (en) | Shared High Voltage Power Supply for Photoconductor Charging in an Electrophotographic Device | |
JP4551155B2 (en) | Control circuit, power supply device using the control circuit, and electronic device | |
JP2010164667A (en) | High-voltage ac power source device, charging device, image-forming device, and color image-forming device | |
JP5552790B2 (en) | Switching power supply device, AC power supply device, and image forming apparatus | |
JP3747746B2 (en) | Power supply | |
JP5740872B2 (en) | AC high voltage power supply device, charging device, developing device, and image forming apparatus | |
US7002816B2 (en) | Power supply apparatus and image forming apparatus using the same | |
JP2013182031A (en) | Power source device, charger, developing device, and image forming apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130628 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131022 |