JP2010252056A

JP2010252056A - Laminated dielectric filter

Info

Publication number: JP2010252056A
Application number: JP2009099472A
Authority: JP
Inventors: Toshiyuki Saito; 利之齋藤
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2009-04-16
Filing date: 2009-04-16
Publication date: 2010-11-04

Abstract

PROBLEM TO BE SOLVED: To obtain a thin laminated dielectric filter with a microstrip structure which prevents deterioration in VSWR. SOLUTION: The microstrip line type laminated dielectric filter 10 includes: a ground electrode 11, a first line 14A as a resonator, and a second line 14B having a symmetric shape with respect to the first line 14A, which are formed in a laminated body 20 composed of laminated dielectric layers. A marking 15 made of a conductive film is formed on a top face on the side of the first line 14A of the laminated body 20. A wide section 16A is formed at a part overlapping on the marking 15 is formed in the first line 14A, while a wide section 16B is formed in the second line 14B in almost the same shape as the first line 14. COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、ＷｉＭＡＸや無線ＬＡＮなどの無線通信用の機器において、不要な妨害波を除去する積層型誘電体フィルタに関するもので、特にマイクロストリップライン型の積層型誘電体フィルタに関するものである。 The present invention relates to a multilayer dielectric filter that removes unwanted interference waves in wireless communication devices such as WiMAX and wireless LAN, and more particularly to a microstrip line multilayer dielectric filter.

ＷｉＭＡＸや無線ＬＡＮなどの無線通信に用いられる通信機器には、不要な電波を除去して必要な電波を通過させるフィルタが用いられている。フィルタは必要な電波のみを低損失で通過させる特性が要求される。このようなフィルタとして、例えば図１に示す等価回路図で表されるフィルタが挙げられる。このフィルタ１は次のような構成を有している。入力端子ＩＮから出力端子ＯＵＴの間の信号ラインに、直列に接続された結合容量３が形成されている。この結合容量３より入力端子ＩＮ側に、一方の端部が信号ラインに接続され他方の端部がグラウンドＧＮＤに接続されている第一の共振器４Ａと、この第一の共振器４Ａに並列に接続された第一の接地容量２Ａを有している。また結合容量３より出力端子ＯＵＴ側に、一方の端部が信号ラインに接続され他方の端部がグラウンドＧＮＤに接続されている第二の共振器４Ｂと、この第二の共振器４Ｂに並列に接続された第二の接地容量２Ｂとを有している。そして、入力端子ＩＮ側と出力端子ＯＵＴ側は、結合容量３と、第一の共振器４Ａと第二の共振器４Ｂとの間に形成される磁界結合Ｍと、によって結合される。このようなフィルタ１を実現する手段としては、安価で小型化が容易なことから積層型誘電体フィルタが広く用いられている。 A communication device used for wireless communication, such as WiMAX or wireless LAN, uses a filter that removes unnecessary radio waves and passes the required radio waves. The filter is required to pass only necessary radio waves with low loss. An example of such a filter is a filter represented by an equivalent circuit diagram shown in FIG. The filter 1 has the following configuration. A coupling capacitor 3 connected in series is formed in a signal line between the input terminal IN and the output terminal OUT. A first resonator 4A in which one end is connected to the signal line and the other end is connected to the ground GND on the input terminal IN side from the coupling capacitor 3, and in parallel with the first resonator 4A. The first grounding capacitor 2A is connected to the. Further, a second resonator 4B having one end connected to the signal line and the other end connected to the ground GND on the output terminal OUT side from the coupling capacitor 3, and the second resonator 4B in parallel. And a second grounded capacitor 2B connected to. The input terminal IN side and the output terminal OUT side are coupled by a coupling capacitor 3 and a magnetic field coupling M formed between the first resonator 4A and the second resonator 4B. As a means for realizing such a filter 1, a multilayer dielectric filter is widely used because it is inexpensive and easy to downsize.

積層型誘電体フィルタは、共振器となる線路が形成された誘電体層を、グラウンド電極が形成された誘電体層で上下に挟んだ構造を有するものである。誘電体層には、誘電率が５０以上の誘電体材料が用いられ、電波の波長を短縮させる。これにより小型で所望の特性を有するフィルタを実現できるものである。 The multilayer dielectric filter has a structure in which a dielectric layer on which a line serving as a resonator is formed is sandwiched between dielectric layers on which ground electrodes are formed. For the dielectric layer, a dielectric material having a dielectric constant of 50 or more is used to shorten the wavelength of the radio wave. As a result, a small filter having desired characteristics can be realized.

ところで近年、無線通信機器の薄型化が進んできている。例えば無線ＬＡＮ用の通信機器では、ＰＣカード等のようなカード型の機器が広く採用されている。このため、このような無線通信機器に用いられる積層型誘電体フィルタにも薄型化の要求が高まっている。積層型誘電体フィルタを薄型化するには、誘電体層の厚さを薄くする必要がある。しかし、上下をグラウンド電極に挟まれたストリップライン型のフィルタでは、誘電体層を薄くしていくと、共振器となる線路とグラウンド電極との間隔が近くなってきて、共振器の特性インピーダンスが低くなり、所望の特性を得ることが難しくなってくる。そこで、グラウンド電極を片面のみに形成し、誘電体層を介して共振器となる線路が形成されたマイクロストリップライン型の積層型誘電体フィルタとする方法がある。これにより共振器の特性インピーダンスを低下させずに薄型化することができる。 By the way, in recent years, wireless communication devices have been made thinner. For example, card-type devices such as PC cards are widely used in wireless LAN communication devices. For this reason, there is an increasing demand for thinner dielectric filters used in such wireless communication devices. In order to reduce the thickness of the multilayer dielectric filter, it is necessary to reduce the thickness of the dielectric layer. However, in a stripline filter with the ground electrode sandwiched between the top and bottom, as the dielectric layer is made thinner, the distance between the resonator line and the ground electrode becomes closer, and the characteristic impedance of the resonator becomes smaller. It becomes low and it becomes difficult to obtain a desired characteristic. Therefore, there is a method of forming a microstrip line type dielectric filter in which a ground electrode is formed only on one surface and a line serving as a resonator is formed through a dielectric layer. Thereby, it is possible to reduce the thickness without reducing the characteristic impedance of the resonator.

このようなマイクロストリップライン型の積層型誘電体フィルタは、図１０に示す斜視図、図１１に示す分解斜視図および図１２に示す平面図のようになる。なお、以後の説明に用いる平面図については、マーキングと第一の線路との位置関係および第二の線路の形状を明確にするため、容量電極等は省略している。グラウンド電極１１１を有する誘電体層１２１の上層に、第一の容量電極１１２Ａと、該第一の容量電極１１２Ａと対称形状に形成された第二の容量電極１１２Ｂと、を有する誘電体層１２２が積層されている。第一の容量電極１１２Ａとグラウンド電極１１１とによって第一の接地容量２Ａが形成される。第二の容量電極１１２Ｂとグラウンド電極１１１とによって第二の接地容量２Ｂが形成される。この誘電体層１２２の上層に、第三の容量電極１１３を有する誘電体層１２３が積層されている。この第三の容量電極１２３と前記第一の容量電極１１２Ａとによって形成される容量と、第三の容量電極１２３と前記第二の容量電極１１２Ｂとによって形成される容量と、によって結合容量３が形成される。そしてこの誘電体層１２３の上層に、第一の共振器４Ａを形成する第一の線路１１４Ａと、第二の共振器４Ｂを形成しかつ該第一の線路１１４Ａと対称形状に形成された第二の線路１１４Ｂと、を有する誘電体層１２４が積層されている。さらにこの誘電体層１２４の上に、保護層となる誘電体層１２５が積層される。このようにして積層体１２０が形成される。なお、誘電体１２４は、第一の線路１１４Ａおよび第二の線路１１４Ｂと、グラウンド電極１１１と、の距離を大きく取るため、他の誘電体層よりも厚く形成される。誘電体層１２４は、他の誘電体層と同じ厚さの誘電体層を複数枚積層して厚く形成する方法か、一枚の誘電体層の厚さを厚く形成する方法で形成される。 Such a microstripline type multilayer dielectric filter has a perspective view shown in FIG. 10, an exploded perspective view shown in FIG. 11, and a plan view shown in FIG. In the plan view used in the following description, the capacitor electrode and the like are omitted in order to clarify the positional relationship between the marking and the first line and the shape of the second line. A dielectric layer 122 having a first capacitive electrode 112A and a second capacitive electrode 112B formed symmetrically with the first capacitive electrode 112A is formed on the dielectric layer 121 having the ground electrode 111. Are stacked. The first capacitor electrode 112A and the ground electrode 111 form a first ground capacitor 2A. A second grounded capacitor 2B is formed by the second capacitor electrode 112B and the ground electrode 111. On top of this dielectric layer 122, a dielectric layer 123 having a third capacitor electrode 113 is laminated. The coupling capacitance 3 is formed by the capacitance formed by the third capacitance electrode 123 and the first capacitance electrode 112A and the capacitance formed by the third capacitance electrode 123 and the second capacitance electrode 112B. It is formed. A first line 114A forming the first resonator 4A and a second resonator 4B are formed on the upper layer of the dielectric layer 123, and are formed symmetrically with the first line 114A. A dielectric layer 124 having two lines 114B is laminated. Further, a dielectric layer 125 serving as a protective layer is laminated on the dielectric layer 124. In this way, the stacked body 120 is formed. The dielectric 124 is formed thicker than the other dielectric layers in order to increase the distance between the first line 114A and the second line 114B and the ground electrode 111. The dielectric layer 124 is formed by a method in which a plurality of dielectric layers having the same thickness as other dielectric layers are stacked and formed thick, or a method in which a single dielectric layer is formed thick.

この積層体１２０の側面に外部電極が形成されて、積層型誘電体フィルタ１００となる。入力端子ＩＮとなる第一の外部電極１３１Ａが、第一の線路１１４Ａの一方の端部と第一の容量電極１１２Ａが露出している側面に形成されている。出力端子ＯＵＴとなる第二の外部電極１３１Ｂが、第二の線路１１４Ｂの一方の端部と第二の容量電極１１２Ｂが露出している側面に形成されている。第一の接地用外部電極１３２Ａが第一の線路１１４Ａの他方の端部と第二の線路１１４Ｂの他方の端部とグラウンド電極１１１の一方の端部が露出している側面に形成されている。第二の接地用外部電極１３２Ｂが、グラウンド電極１１１の他方の端部が露出している側面に形成されている。このような積層型誘電体フィルタ１００は、共振器となる線路や容量電極等が、入力側と出力側とで対称になるように設計される。 External electrodes are formed on the side surfaces of the multilayer body 120 to form the multilayer dielectric filter 100. A first external electrode 131A serving as an input terminal IN is formed on the side surface where one end of the first line 114A and the first capacitor electrode 112A are exposed. A second external electrode 131B serving as the output terminal OUT is formed on the side surface where one end of the second line 114B and the second capacitor electrode 112B are exposed. The first grounding external electrode 132A is formed on the side surface where the other end of the first line 114A, the other end of the second line 114B, and one end of the ground electrode 111 are exposed. . The second grounding external electrode 132B is formed on the side surface where the other end of the ground electrode 111 is exposed. Such a multilayer dielectric filter 100 is designed such that a line serving as a resonator, a capacitor electrode, and the like are symmetrical on the input side and the output side.

そして、この積層型誘電体フィルタ１００の上面すなわち誘電体層１２５の上には、フィルタの方向を識別するマーキング１１５が形成されている。マイクロストリップライン型のフィルタの場合、基板に実装したときにグラウンド電極１１１が実装面側にある必要がある。そのため、どちらが実装面になるかを識別する必要がある。また、この積層型誘電体フィルタ１００に限らず、フィルタ素子は、所望の特性を得るために入力側と出力側が決められている。そのため、どちらが入力側であるかを識別する必要がある。マーキング１１５は通常上面の入力側に寄った位置に形成される。 A marking 115 for identifying the direction of the filter is formed on the upper surface of the multilayer dielectric filter 100, that is, on the dielectric layer 125. In the case of a microstrip line type filter, the ground electrode 111 needs to be on the mounting surface side when mounted on a substrate. Therefore, it is necessary to identify which is the mounting surface. In addition to the multilayer dielectric filter 100, the filter element has an input side and an output side determined in order to obtain desired characteristics. Therefore, it is necessary to identify which is the input side. The marking 115 is usually formed at a position close to the input side of the upper surface.

特開平１０−０３２４０２号公報Japanese Patent Laid-Open No. 10-032402 特開平５−３２７３１１号公報JP-A-5-327311

このようなマーキング１１５は、インクの他、導電ペーストを用いてスクリーン印刷によって形成される。導電ペーストを用いた場合、線路や容量電極等と同様のプロセスによってマーキングを形成することができる。マーキングを線路や容量電極と同時に形成することにより、製造コストを低減することができる。 Such a marking 115 is formed by screen printing using a conductive paste in addition to ink. When the conductive paste is used, the marking can be formed by a process similar to that for the line, the capacitor electrode, and the like. By forming the marking simultaneously with the line and the capacitive electrode, the manufacturing cost can be reduced.

しかしながら、マーキング１１５を導電ペーストで形成した場合、次のような問題点がある。第一の線路１１４Ａおよび第二の線路１１４Ｂは、グラウンド電極１１１から離すために、積層型誘電体フィルタ１００の上面に近い位置に形成される。積層型誘電体フィルタ１００の薄型化が進めば、第一の線路１１４Ａおよび第二の線路１１４Ｂはさらに上面に近接した位置に形成される。ここで、マーキング１１５は、図１２に示す透視図のように、第一の線路１１４Ａと重なる状態になる。マーキング１１５が導電膜で形成されていると、第一の線路１１４Ａの周囲に発生する磁界を妨げるようになる。この結果、第一の線路１１４Ａと第二の線路１１４Ｂの電気的特性が変化する。そのため、通過帯域でのミスマッチが生じ、電圧定在波比（ＶｏｌｔａｇｅＳｔａｎｄｉｎｇＷａｖｅＲａｔｉｏ：以後ＶＳＷＲと略す。）の劣化が発生する。 However, when the marking 115 is formed of a conductive paste, there are the following problems. The first line 114 A and the second line 114 B are formed at positions close to the upper surface of the multilayer dielectric filter 100 in order to be separated from the ground electrode 111. If the multilayer dielectric filter 100 is made thinner, the first line 114A and the second line 114B are further formed at positions closer to the upper surface. Here, the marking 115 overlaps with the first line 114A as shown in a perspective view of FIG. When the marking 115 is formed of a conductive film, a magnetic field generated around the first line 114A is prevented. As a result, the electrical characteristics of the first line 114A and the second line 114B change. For this reason, mismatch occurs in the pass band, and the voltage standing wave ratio (hereinafter referred to as VSWR) is deteriorated.

本発明は、このような問題点を解決して、マイクロストリップ構造を有する薄型の積層型誘電体フィルタを得られるようにするものである。 The present invention solves such problems and makes it possible to obtain a thin laminated dielectric filter having a microstrip structure.

本発明では第一の解決手段として、誘電体層を積み重ねた積層体の内部に、グラウンド電極と、共振器となる第一の線路および該第一の線路と対称形状である第二の線路と、が形成されており、前記積層体の前記第一の線路側の上面に導電膜からなるマーキングが形成されているマイクロストリップライン型の積層誘電体フィルタにおいて、前記第一の線路は、前記マーキングと重なる部分が他の部分よりも幅広に形成されており、前記第二の線路は前記第一の線路と略同じ形状である積層誘電体フィルタを提案する。 In the present invention, as a first solution, a ground electrode, a first line serving as a resonator, and a second line symmetrical to the first line are formed inside the stacked body in which dielectric layers are stacked. In the microstrip line type dielectric dielectric filter, a marking made of a conductive film is formed on an upper surface of the multilayer body on the first line side. A multilayer dielectric filter is proposed in which the overlapping portion is formed wider than the other portions, and the second line has substantially the same shape as the first line.

上記第一の解決手段のように、第一の線路のマーキングと重なる部分の幅を広くすることによって、マーキングが第一の線路の周囲に発生する磁界を妨げる作用を低減できる。そして、第一の線路と第二の線路を略同じ形状にすることによって、入力側と出力側との対称性を持たせることができる。これによって積層型誘電体フィルタのＶＳＷＲを改善することができる。 By increasing the width of the portion that overlaps the marking of the first line as in the first solution, the effect of the marking hindering the magnetic field generated around the first line can be reduced. And the symmetry of an input side and an output side can be given by making a 1st track | line and a 2nd track | truck into substantially the same shape. As a result, the VSWR of the multilayer dielectric filter can be improved.

なお、磁界を妨げる作用の低減という観点から、第二の解決手段として、第一の線路の幅広に形成された部分の幅寸法を、マーキングの幅寸法と同じかまたはそれよりも広くした積層誘電体フィルタを提案する。このような構造であれば、マーキングが磁界を妨げる作用をより低減できる。しかし、第一の線路のマーキングと重なる部分の幅が他の部分よりも広く形成されていれば、その寸法に関係なく、本発明の効果すなわちＶＳＷＲの改善がなされる。 From the viewpoint of reducing the effect of disturbing the magnetic field, as a second solution, a multilayer dielectric in which the width dimension of the wide portion of the first line is equal to or wider than the width dimension of the marking. A body filter is proposed. With such a structure, the effect of the marking hindering the magnetic field can be further reduced. However, if the width of the portion overlapping the marking of the first line is formed wider than the other portions, the effect of the present invention, that is, the VSWR is improved regardless of the size.

本発明によれば、薄型化してもＶＳＷＲの劣化が少ないマイクロストリップライン型の積層誘電体フィルタを得ることができる。 According to the present invention, it is possible to obtain a microstrip line type multilayer dielectric filter with little deterioration of VSWR even if the thickness is reduced.

フィルタの等価回路図である。It is an equivalent circuit diagram of a filter. 本発明の積層型誘電体フィルタの第一の実施形態を示す斜視図である。1 is a perspective view showing a first embodiment of a multilayer dielectric filter of the present invention. 本発明の積層型誘電体フィルタの第一の実施形態を示す分解斜視図である。1 is an exploded perspective view showing a first embodiment of a multilayer dielectric filter of the present invention. 本発明の積層型誘電体フィルタの第一の実施形態を示す平面図である。It is a top view which shows 1st embodiment of the laminated dielectric filter of this invention. 本発明の効果を示すグラフである。It is a graph which shows the effect of the present invention. 本発明の積層型誘電体フィルタの第二の実施形態を示す平面図である。It is a top view which shows 2nd embodiment of the laminated dielectric filter of this invention. 本発明の積層型誘電体フィルタの第一の実施形態の変形例を示す平面図である。It is a top view which shows the modification of 1st embodiment of the laminated dielectric filter of this invention. 本発明の積層型誘電体フィルタの第一の実施形態の変形例を示す平面図である。It is a top view which shows the modification of 1st embodiment of the laminated dielectric filter of this invention. 本発明の積層型誘電体フィルタの第一の実施形態の変形例を示す平面図である。It is a top view which shows the modification of 1st embodiment of the laminated dielectric filter of this invention. 従来の積層型誘電体フィルタを示す斜視図である。It is a perspective view which shows the conventional laminated dielectric filter. 従来の積層型誘電体フィルタを示す分解斜視図である。It is a disassembled perspective view which shows the conventional laminated dielectric filter. 従来の積層型誘電体フィルタを示す平面図である。It is a top view which shows the conventional laminated dielectric filter. 参考例の積層型誘電体フィルタを示す平面図である。It is a top view which shows the laminated dielectric filter of a reference example.

本発明の積層型誘電体フィルタにかかる第一の実施形態について、図面に基づいて説明する。図２および図３に示す積層型誘電体フィルタ１０は、次のような構成を有している。 A first embodiment according to a multilayer dielectric filter of the present invention will be described with reference to the drawings. The multilayer dielectric filter 10 shown in FIGS. 2 and 3 has the following configuration.

グラウンド電極１１を有する誘電体層２１の上に、該グラウンド電極１１と第一の接地容量２Ａを形成する第一の容量電極１２Ａ、および該グラウンド電極１１１と第二の接地容量２Ｂを形成しかつ該第一の容量電極１２Ａと対称形状に形成された第二の容量電極１２Ｂを有する誘電体層２２が積層されている。この誘電体層２２の上に、前記第一の容量電極１２Ａおよび前記第二の容量電極１２Ｂと結合容量３を形成する第三の容量電極１３を有する誘電体層２３が積層されている。そしてこの誘電体層２３の上に、第一の共振器４Ａを形成する第一の線路１４Ａと、第二の共振器４Ｂを形成しかつ該第一の線路１４Ａと対称形状に形成された第二の線路１４Ｂと、を有する誘電体層２４が積層されている。さらにこの誘電体層２４の上に、保護層となる誘電体層２５が積層される。このようにして積層体２０が形成される。なお、誘電体２４は、第一の線路１４Ａおよび第二の線路１４Ｂと、グラウンド電極１１と、の距離を大きく取るため、他の誘電体層よりも厚く形成される。誘電体層２４は、他の誘電体層と同じ厚さの誘電体層を複数枚積層して厚く形成する方法か、一枚の誘電体層の厚さを厚く形成する方法で形成される。 On the dielectric layer 21 having the ground electrode 11, the first electrode 12A for forming the ground electrode 11 and the first grounded capacitor 2A, and the ground electrode 111 and the second grounded capacitor 2B are formed, and A dielectric layer 22 having a second capacitor electrode 12B formed symmetrically with the first capacitor electrode 12A is laminated. On the dielectric layer 22, a dielectric layer 23 having a third capacitive electrode 13 that forms a coupling capacitance 3 with the first capacitive electrode 12A and the second capacitive electrode 12B is laminated. A first line 14A forming the first resonator 4A and a second resonator 4B are formed on the dielectric layer 23, and are formed symmetrically with the first line 14A. A dielectric layer 24 having two lines 14B is laminated. Further, a dielectric layer 25 serving as a protective layer is laminated on the dielectric layer 24. In this way, the laminate 20 is formed. The dielectric 24 is formed thicker than the other dielectric layers in order to increase the distance between the first line 14A and the second line 14B and the ground electrode 11. The dielectric layer 24 is formed by a method in which a plurality of dielectric layers having the same thickness as other dielectric layers are stacked and formed thick, or a method in which a single dielectric layer is formed thick.

この積層体２０の側面に外部電極を形成すると、積層型誘電体フィルタ１０が得られる。すなわち、第一の線路１４Ａの一方の端部と第一の容量電極１２Ａが露出している側面に入力端子ＩＮとなる第一の外部電極３１Ａが形成され、第二の線路１４Ｂの一方の端部と第二の容量電極１２Ｂが露出している側面に出力端子ＯＵＴとなる第二の外部電極３１Ｂが形成され、第一の線路１４Ａの他方の端部と第二の線路１４Ｂの他方の端部とグラウンド電極１１の一方の端部が露出している側面に第一の接地用外部電極３２Ａが形成され、グラウンド電極１１の他方の端部が露出している側面に第二の接地用外部電極３２Ｂが形成されている。こうして得られた積層型誘電体フィルタ１０は、共振器となる線路や容量電極等が、入力側と出力側とで対称になるように設計される。 When an external electrode is formed on the side surface of the multilayer body 20, the multilayer dielectric filter 10 is obtained. That is, the first external electrode 31A serving as the input terminal IN is formed on one side of the first line 14A and the side surface where the first capacitive electrode 12A is exposed, and one end of the second line 14B. The second external electrode 31B serving as the output terminal OUT is formed on the side surface where the second capacitor electrode 12B is exposed and the other end of the first line 14A and the other end of the second line 14B. The first grounding external electrode 32A is formed on the side surface where one end portion of the ground electrode 11 is exposed, and the second grounding external electrode is formed on the side surface where the other end portion of the ground electrode 11 is exposed. An electrode 32B is formed. The multilayer dielectric filter 10 obtained in this way is designed so that the line serving as the resonator, the capacitive electrode, and the like are symmetric between the input side and the output side.

そして、この積層型誘電体フィルタ１０の上面すなわち誘電体層２５の上には、フィルタの方向を識別するマーキング１５が形成されている。さらに、第一の線路１４Ａは幅広部１６Ａを有しており、第二の線路１４Ｂは幅広部１６Ｂを有している。幅広部１６Ａは、図４に示すように、マーキング１５と重なる位置に形成されている。幅広部１６Ｂは、幅広部１６Ａと対称となる位置に形成されている。 A marking 15 for identifying the direction of the filter is formed on the upper surface of the multilayer dielectric filter 10, that is, on the dielectric layer 25. Furthermore, the first line 14A has a wide portion 16A, and the second line 14B has a wide portion 16B. As shown in FIG. 4, the wide portion 16 A is formed at a position overlapping the marking 15. The wide portion 16B is formed at a position symmetrical to the wide portion 16A.

このような積層型誘電体フィルタ１０は、例えば次のようにして得られる。まず、シート状の誘電体層２１〜２５を用意する。この誘電体層２１〜２５は、例えば誘電体セラミック粉末を有機バインダーと混合してスラリーを形成し、これをドクターブレード法等の方法でシート状に形成して得られる。誘電体セラミック粉末としては、チタン酸バリウムなどのペロブスカイト型誘電体セラミックスや、ディオプサイト結晶（ＣａＭｇＳｉ_２Ｏ_６）含有セラミックスなどの低温焼結性材料等が挙げられる。これらの材料は所望する特性に応じて選択される。得られたシート状の誘電体層は、長尺のシートのまま、あるいは所定形状に打ち抜いて金属性のフレーム等に貼り付けて、次の印刷工程に送られる。 Such a multilayer dielectric filter 10 is obtained, for example, as follows. First, the sheet-like dielectric layers 21 to 25 are prepared. The dielectric layers 21 to 25 are obtained, for example, by mixing a dielectric ceramic powder with an organic binder to form a slurry, which is formed into a sheet by a method such as a doctor blade method. Examples of the dielectric ceramic powder include low-temperature sinterable materials such as perovskite-type dielectric ceramics such as barium titanate and ceramics containing diopsite crystals (CaMgSi ₂ O ₆ ). These materials are selected according to the desired properties. The obtained sheet-like dielectric layer is a long sheet, or is punched into a predetermined shape and attached to a metal frame or the like and sent to the next printing step.

続いて、スクリーン印刷法等によって導電ペーストを塗布し、誘電体層に導体パターンおよびマーキングを形成する。ここで誘電体層２１にはグラウンド電極１１が形成され、誘電体層２２には第一の容量電極１２Ａおよび第二の容量電極１２Ｂが形成され、誘電体層２３には第三の容量電極１３が形成され、誘電体層２４には第一の線路１４Ａおよび第二の線路１４Ｂが形成され、誘電体層２５にはマーキング１５が形成される。導体パターンおよびマーキングを形成する金属としては、Ａｇ、Ｐｔ、Ｃｕ、Ｎｉ、Ａｕ、Ａｇ−Ｐｄ合金、Ａｇ−Ｐｔ合金が挙げられる。これらは、誘電体層に用いる材料に応じて選択される。例えばＮｉやＣｕなどの卑金属を用いる場合は、誘電体層に耐還元性を有する材料が用いられる。また、ＡｇやＣｕなどの比較的融点が低い金属を用いる場合は、誘電体層に焼結温度が１０００℃以下の低温焼結性の材料が用いられる。 Subsequently, a conductive paste is applied by a screen printing method or the like to form a conductor pattern and a marking on the dielectric layer. Here, the ground electrode 11 is formed on the dielectric layer 21, the first capacitor electrode 12 A and the second capacitor electrode 12 B are formed on the dielectric layer 22, and the third capacitor electrode 13 is formed on the dielectric layer 23. The first line 14A and the second line 14B are formed on the dielectric layer 24, and the marking 15 is formed on the dielectric layer 25. Examples of the metal forming the conductor pattern and the marking include Ag, Pt, Cu, Ni, Au, an Ag—Pd alloy, and an Ag—Pt alloy. These are selected according to the material used for the dielectric layer. For example, when a base metal such as Ni or Cu is used, a material having reduction resistance is used for the dielectric layer. When a metal having a relatively low melting point such as Ag or Cu is used, a low-temperature sinterable material having a sintering temperature of 1000 ° C. or less is used for the dielectric layer.

続いて、導体パターンを形成した誘電体層２１〜２５を積層する。長尺のシートあるいは金属フレームに貼り付けられたシートから所定形状で打ち抜いて、これを順次積層する。なお、誘電体層２４は、厚さの調整のため、導電パターンを印刷していない誘電体層を複数枚重ねても良い。積層した誘電体層２１〜２５を熱圧着して、積層体２０を得る。 Subsequently, dielectric layers 21 to 25 on which conductor patterns are formed are stacked. A long sheet or a sheet affixed to a metal frame is punched out in a predetermined shape, and these are sequentially stacked. The dielectric layer 24 may be formed by stacking a plurality of dielectric layers on which no conductive pattern is printed in order to adjust the thickness. The laminated dielectric layers 21 to 25 are thermocompression bonded to obtain the laminated body 20.

積層体２０を所定の焼成温度例えば１０００℃で焼成したのち、導体パターンが露出しした側面に導電ペーストを塗布して外部電極を形成する。第一の線路１４Ａの一方の端部が露出する側面に第一の外部電極３１Ａが形成され、第二の線路１４Ａの一方の端部が露出する側面に第二の外部電極３１Ｂが形成され、第一の線路１４Ａの他方の端部と第二の線路１４Ｂの他方の端部とグラウンド電極１１の一方の端部が露出している側面に第一の接地用外部電極３２Ａが形成され、グラウンド電極１１の他方の端部が露出している側面に第二の接地用外部電極３２Ｂが形成される。外部電極に用いる金属としては、Ａｇ、Ｃｕ、Ｎｉ等が挙げられる。 After the laminated body 20 is fired at a predetermined firing temperature, for example, 1000 ° C., a conductive paste is applied to the side surface where the conductor pattern is exposed to form an external electrode. The first external electrode 31A is formed on the side surface where one end portion of the first line 14A is exposed, and the second external electrode 31B is formed on the side surface where one end portion of the second line 14A is exposed, A first grounding external electrode 32A is formed on the side surface where the other end of the first line 14A, the other end of the second line 14B, and one end of the ground electrode 11 are exposed, A second grounding external electrode 32B is formed on the side surface where the other end of the electrode 11 is exposed. Examples of the metal used for the external electrode include Ag, Cu, and Ni.

このようにして得られた積層型誘電体フィルタ１０について、従来の積層型誘電体フィルタ１００を比較例として、ＶＳＷＲの測定を行った結果を図５に示す。なお、ＶＳＷＲは、次式
ＶＳＷＲ＝（１＋｜ρ｜）／（１−｜ρ｜）
ρ＝（Ｚ−Ｚ_０）／（Ｚ＋Ｚ_０）＝Ｖ_２／Ｖ_１
（Ｖ_１は進行波の電圧、Ｖ_２は反射波の電圧、Ｚ_０は伝送線路の特性インピーダンス、Ｚは負荷インピーダンス、ρは電圧反射係数）
で表され、１に近いほど特性が良い。 FIG. 5 shows the results of measuring VSWR of the multilayer dielectric filter 10 obtained as described above, using the conventional multilayer dielectric filter 100 as a comparative example. VSWR is expressed by the following formula: VSWR = (1+ | ρ |) / (1- | ρ |)
ρ = (Z−Z ₀ ) / (Z + Z ₀ ) = V ₂ / V ₁
(V ₁ is the traveling wave voltage, V ₂ is the reflected wave voltage, Z ₀ is the characteristic impedance of the transmission line, Z is the load impedance, and ρ is the voltage reflection coefficient)
The closer to 1, the better the characteristics.

図５から、本発明の積層型誘電体フィルタ１０は、従来の積層型誘電体フィルタ１００と比較して、ＶＳＷＲが改善されていることがわかる。このことから、共振器となる線路の幅広部分にＶＳＷＲの改善効果があることがわかる。 From FIG. 5, it can be seen that the multilayer dielectric filter 10 of the present invention has an improved VSWR compared to the conventional multilayer dielectric filter 100. From this, it can be seen that the VSWR is improved in the wide portion of the line serving as the resonator.

次に本発明の積層型誘電体フィルタにかかる第二の実施形態について説明する。図６に示す積層型誘電体フィルタ１０’は、第一の線路１４Ａ’に形成された幅広部１６Ａ’の幅寸法Ｗ１が、マーキング１５の幅寸法Ｗ２よりも大きくなっている点で、第一の実施形態の積層型誘電体フィルタ１０と異なる。 Next, a second embodiment according to the multilayer dielectric filter of the present invention will be described. The multilayer dielectric filter 10 ′ shown in FIG. 6 has the first feature that the width dimension W1 of the wide portion 16A ′ formed on the first line 14A ′ is larger than the width dimension W2 of the marking 15. This is different from the multilayer dielectric filter 10 of the embodiment.

この積層型誘電体フィルタ１０’のように、第一の線路１４Ａ’の幅広部１６Ａ’の幅寸法がマーキング１５の幅寸法と同じかまたは大きくなると、マーキング１５に妨げられない磁界が存在するようになる。その結果、マーキング１５が第一の線路１４Ａ’の周囲に発生する磁界を妨げる作用の低減効果がより大きくなる。 When the width dimension of the wide portion 16A ′ of the first line 14A ′ is the same as or larger than the width dimension of the marking 15 as in the multilayer dielectric filter 10 ′, a magnetic field that does not interfere with the marking 15 is present. become. As a result, the effect of reducing the action of the marking 15 hindering the magnetic field generated around the first line 14A 'is further increased.

なお、第二の線路１４Ｂ’の幅広部１６Ｂ’も、第一の線路１４Ａ’の幅広部１６Ａ’と略同じ形状とする。これにより入力側と出力側との対称性を持った積層型誘電体フィルタ１０’を得ることができる。 The wide portion 16B 'of the second line 14B' has substantially the same shape as the wide portion 16A 'of the first line 14A'. As a result, a multilayer dielectric filter 10 'having symmetry between the input side and the output side can be obtained.

次に本発明の積層型誘電体フィルタの変形例について説明する。図７に示す積層誘電体フィルタ１０ａは、第二の線路１４Ｂの他方の端部が第二の接地用外部電極３２Ｂ接続されている点で図２に示す積層型誘電体フィルタ１０と異なる。すなわち、図２に示す積層型誘電体フィルタ１０は第一の線路１４Ａと第二の線路１４Ｂとが線対称の関係にあるが、図７に示す積層型誘電体フィルタ１０ａは第一の線路１４Ａと第二の線路１４Ｂとが点対称の関係にある。このような構造の積層型誘電体フィルタでも、本発明の効果を有している。 Next, a modification of the multilayer dielectric filter of the present invention will be described. The multilayer dielectric filter 10a shown in FIG. 7 differs from the multilayer dielectric filter 10 shown in FIG. 2 in that the other end of the second line 14B is connected to the second grounding external electrode 32B. That is, in the multilayer dielectric filter 10 shown in FIG. 2, the first line 14A and the second line 14B have a line-symmetric relationship, but the multilayer dielectric filter 10a shown in FIG. And the second line 14B are point-symmetric. Even the multilayer dielectric filter having such a structure has the effect of the present invention.

他の変形例として、図８に示す積層型誘電体フィルタ５０および図９に示す積層型誘電体フィルタ５０’がある。図８に示す積層型誘電体フィルタ５０は、マーキング５５を境に第一の線路５４Ａの第一の外部電極７１Ａ側が幅広部５６Ａになっており、第二の線路５４Ｂの第二の外部電極７１Ｂ側が幅広部５６Ｂになっている。一方、図９に示す積層型誘電体フィルタ５０’は、マーキング５５を境に第一の線路５４Ａ’の第一の接地用外部電極７２Ａ側が幅広部５６Ａ’になっており、第二の線路５４Ｂ’の第一の接地用外部電極７２Ａ側が幅広部５６Ｂ’になっている。 As other modifications, there are a multilayer dielectric filter 50 shown in FIG. 8 and a multilayer dielectric filter 50 ′ shown in FIG. 9. In the multilayer dielectric filter 50 shown in FIG. 8, the first external electrode 71A side of the first line 54A is a wide portion 56A with the marking 55 as a boundary, and the second external electrode 71B of the second line 54B. The side is a wide portion 56B. On the other hand, in the multilayer dielectric filter 50 ′ shown in FIG. 9, the first grounding external electrode 72A side of the first line 54A ′ is a wide part 56A ′ with the marking 55 as a boundary, and the second line 54B. The first grounding external electrode 72A side is a wide portion 56B '.

これらの構成であっても、マーキングに重なる部分の第一の線路の幅が広く形成されているので、本発明のＶＳＷＲの改善効果を有している。また、第二の線路が第一の線路と略同じ形で線対称の位置にあるので、入力側と出力側との対称性を持った積層型誘電体フィルタを得ることができる。 Even in these configurations, since the width of the first line that overlaps the marking is formed wide, it has the effect of improving the VSWR of the present invention. In addition, since the second line is substantially the same shape as the first line and is in a line-symmetrical position, a multilayer dielectric filter having symmetry between the input side and the output side can be obtained.

なおここで参考例として、図１３に示す積層型誘電体フィルタ１００’について説明する。積層型誘電体フィルタ１００’は、マーキング１１５’を第一の線路１１４Ａ’の幅Ｗ３よりも小さくした点が従来の積層型誘電体フィルタ１００と異なる。 Here, as a reference example, a multilayer dielectric filter 100 ′ shown in FIG. 13 will be described. The multilayer dielectric filter 100 'differs from the conventional multilayer dielectric filter 100 in that the marking 115' is smaller than the width W3 of the first line 114A '.

このように、マーキングの大きさを第一の線路の幅よりも小さくすることで、本発明のＶＳＷＲ改善の効果が得られる。しかし、マーキングを小さくすると、視認性が低下する場合があるので、あまり実用的ではない。なお、図１３に示す積層誘電体フィルタ１００’では、第一の線路１１４Ａ’のマーキング１１５’に重なる部分の線幅Ｗ３を、その他の部分の幅Ｗ４よりも広くして、マーキング１１５’の大きさを視認性が確保できる大きさにすれば、本発明の効果が得られ、マーキングの視認性も低下させずにすむ。 Thus, the effect of improving the VSWR of the present invention can be obtained by making the size of the marking smaller than the width of the first line. However, if the marking is made small, the visibility may be lowered, so it is not very practical. In the multilayer dielectric filter 100 ′ shown in FIG. 13, the line width W3 of the portion overlapping the marking 115 ′ of the first line 114A ′ is made wider than the width W4 of the other portions, so that the size of the marking 115 ′ is increased. If the height is made large enough to ensure the visibility, the effect of the present invention can be obtained, and the visibility of the marking can be prevented from being lowered.

以上、本発明について説明してきたが、上記の実施形態に限定されるものではなく、本発明の範囲内で種々の変更が可能である。 Although the present invention has been described above, the present invention is not limited to the above-described embodiment, and various modifications can be made within the scope of the present invention.

１フィルタ
２Ａ第一の接地容量
２Ｂ第二の接地容量
３結合容量
４Ａ第一の共振器
４Ｂ第二の共振器
１０、１０’、１０ａ、５０、５０’、１００、１００’ 積層型誘電体フィルタ
１１、５１、１１１グラウンド電極
１２Ａ、５２Ａ、１１２Ａ第一の容量電極
１２Ｂ、５２Ｂ、１１２Ｂ第二の容量電極
１３、５３、１１３第三の容量電極
１４Ａ、１４Ａ’、５４Ａ、５４Ａ’、１１４Ａ、１１４Ａ’ 第一の線路
１４Ｂ、１４Ｂ’、５４Ｂ、５４Ｂ’、１１４Ｂ、１１４Ｂ’ 第二の線路
１５、５５、１１５、１１５’ マーキング
１６Ａ、１６Ｂ、１６Ａ’、１６Ｂ’、５６Ａ、５６Ｂ、５６Ａ’、５６Ｂ’ 幅広部
２０、２０’、６０、６０’、１２０積層体
２１、２２、２３、２４、２５、１２１、１２２、１２３、１２４、１２５誘電体層
３１Ａ、７１Ａ、１３１Ａ第一の外部電極
３１Ｂ、７１Ｂ、１３１Ｂ第二の外部電極
３２Ａ、７２Ａ、１３２Ａ第一の接地用外部電極
３２Ｂ、７２Ｂ、１３２Ｂ第二の接地用外部電極
1 Filter 2A First Ground Capacitance 2B Second Ground Capacitance 3 Coupling Capacitance 4A First Resonator 4B Second Resonator
10, 10 ', 10a, 50, 50', 100, 100 'Multilayer dielectric filter 11, 51, 111 Ground electrode 12A, 52A, 112A First capacitive electrode 12B, 52B, 112B Second capacitive electrode 13, 53, 113 Third capacitive electrode 14A, 14A ′, 54A, 54A ′, 114A, 114A ′ First line 14B, 14B ′, 54B, 54B ′, 114B, 114B ′ Second line 15, 55, 115, 115 'Marking 16A, 16B, 16A', 16B ', 56A, 56B, 56A', 56B 'Wide part 20, 20', 60, 60 ', 120 Laminate 21, 22, 23, 24, 25, 121, 122 , 123, 124, 125 Dielectric layers 31A, 71A, 131A First external electrodes 31B, 71B, 131B Second external electrodes 32A, 72A, 13 A first grounding external electrodes 32B, 72B, 132B second grounding external electrode

Claims

A ground electrode, a first line serving as a resonator, and a second line that is symmetrical to the first line are formed inside the stacked body in which the dielectric layers are stacked. In the microstrip line type multilayer dielectric filter in which a marking made of a conductive film is formed on the upper surface on the first line side of the first line, the portion of the first line overlapping the marking is wider than the other portion. The multilayer dielectric filter is characterized in that the second line has substantially the same shape as the first line.

2. The multilayer dielectric according to claim 1, wherein a width dimension of a wide portion of the first line and the second line is equal to or wider than a width dimension of the marking. Body filter.