JP2010250816A - コンピュータ装置及びコンピュータシステムのためのメモリシステム - Google Patents
コンピュータ装置及びコンピュータシステムのためのメモリシステム Download PDFInfo
- Publication number
- JP2010250816A JP2010250816A JP2010081638A JP2010081638A JP2010250816A JP 2010250816 A JP2010250816 A JP 2010250816A JP 2010081638 A JP2010081638 A JP 2010081638A JP 2010081638 A JP2010081638 A JP 2010081638A JP 2010250816 A JP2010250816 A JP 2010250816A
- Authority
- JP
- Japan
- Prior art keywords
- mlc
- memory
- controller
- slc
- memory system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
- G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】寿命が長く、信頼性が高く、安価なメモリシステムを提供する。
【解決手段】メモリシステム300は、複数のコンピュータ装置と接続されるコントローラ310と、該コントローラと接続される複数のマルチレベルセル(MLC)装置320と、コントローラ310及び複数のMLC装置320と接続されるシングルレベルセル(SLC)装置330とを備えている。コントローラ310の制御下で、データは複数のMLC装置に分割して記憶され、SLC装置330はデータのパリティチェックためのパリティ装置として機能する。
【選択図】図3
【解決手段】メモリシステム300は、複数のコンピュータ装置と接続されるコントローラ310と、該コントローラと接続される複数のマルチレベルセル(MLC)装置320と、コントローラ310及び複数のMLC装置320と接続されるシングルレベルセル(SLC)装置330とを備えている。コントローラ310の制御下で、データは複数のMLC装置に分割して記憶され、SLC装置330はデータのパリティチェックためのパリティ装置として機能する。
【選択図】図3
Description
本発明は、コンピュータシステム及びコンピュータ装置に関し、特に、コンピュータシステム及びコンピュータ装置で使用するメモリシステムに関する。
図1は、従来技術のメモリシステム100のブロック図である。メモリシステム100は、メモリコントローラ110、メモリコントローラ110に接続される複数のデータ記憶装置120、メモリコントローラ110及びデータ記憶装置120に接続されるパリティ(又はプロテクション)装置130(エラー検出/訂正装置)を備えている。
データ記憶装置120及びパリティ装置130の各々は、マルチレベルセル(MLC)メモリディスク又はフラッシュ装置である。レベル3又はレベル4の複数のインディペンデントディスクの冗長アレイ(それぞれRAID3又はRAID4)配置、又はレベル3又はレベル4の複数のインディペンデントフラッシュの冗長アレイ(それぞれRAIF3又はRAIF4)配置では、データがストライプ方式でデータ記憶装置120に書き込まれるので、データはパリティ装置130にも書き込まれる。つまり、パリティ装置130にデータが書き込まれる回数は、各データ記憶装置120に書き込まれる回数よりも、はるかに多くなる。
パリティ装置130にデータが書き込まれる回数が、各データ記憶装置120に個々に書き込まれる回数よりもはるかに多いため、パリティ装置130は、各データ記憶装置120よりも早く磨耗する。その結果、MLCメモリ装置(例:ディスク及びフラッシュ装置)がシングルレベルセル(SLC)装置(例:ディスク及びフラッシュ装置)に比べて比較的安価であるとはいえ、メモリシステム100は、相対的に寿命が限定され、且つ信頼性に問題を抱える場合がある。
図2は、従来技術の別のメモリシステム200のブロック図である。メモリシステム200は、メモリコントローラ210、メモリコントローラ210に接続される複数のデータ記憶装置220、メモリコントローラ210及びデータ記憶装置220に接続されるパリティ(又はプロテクション)装置230(エラー検出/訂正装置)を備えている。
データ記憶装置220及びパリティ装置230の各々は、SLCメモリディスク又はフラッシュ装置である。データ記憶装置220及びパリティ装置230がそれぞれSLC装置であるので、図1のメモリシステム100のように早く磨耗することはなく、且つ信頼性の問題を抱える可能性もより少ない。これは、SLC装置はMCL装置と比べて最大で10倍の量の書き込みサイクルを処理できるからである。データ記憶装置220及びパリティ装置230の両方にSLC装置を用いるメモリシステム200の欠点は、SLC装置がMLC装置に比べて高価なことである。
従って、従来技術のメモリシステムと対比して、寿命がより長く、信頼性がより高く、より安価なメモリシステムを提供することが望まれている。さらに、本発明の別の望ましい特徴及び特性は、後述する発明の詳細な説明、特許請求の範囲、付随する図面で明らかにされるであろう。
本発明により、複数のコンピュータ装置からのデータを記憶するためのメモリシステムが種々の実施形態で提供される。1つのメモリシステムは、複数のコンピュータ装置と接続するよう構成されたコントローラ、コントローラと接続される複数のマルチレベルセル(MLC)記憶ディスク、並びにコントローラ及び複数のMLC記憶ディスクと接続されるシングルレベルセル(SLC)、を備えている。MLC記憶ディスクは、データの記憶を複数のMLC記憶ディスクに分割するよう構成されており、また、SLC記憶ディスクはデータのためのパリティ記憶ディスクである。
本発明により、コンピュータのための記憶装置も提供される。1つのメモリ装置は、コントローラ、コントローラと接続される複数のMLC装置、コントローラ及び複数のMLC装置と接続されるSLC装置、を備えている。MLC装置はデータの記憶を複数のMLC装置に分割するよう構成されており、また、SLC装置はデータのためのパリティ装置である。
プロセッサ及びプロセッサと接続されるメモリを備えるコンピュータ装置も提供される。メモリは、メモリコントローラ、メモリコントローラと接続される複数のMLC装置、並びにメモリコントローラ及び複数のMLC装置と接続されるSLC装置を備えている。MLC装置は、データの記憶を複数のMLC装置に分割するよう構成され、またSLC装置は、データのためのパリティ記憶ディスクである。
以下に記載の発明の詳細な説明は、本質的には例示にすぎず、本発明又はその応用例及び本発明の使用を限定するものではない。さらに、前述及び以下の記述において示された任意の理論によって制限されるものでもない。
多様な実施形態で、寿命がより長く、信頼性がより高く、且つ/又は従来のメモリシステムより安価なメモリシステムが提供される。すなわち、多様な実施形態で、複数のマルチレベルセル(MLC)装置及び1つのシングルレベルセル(SLC)装置を用いるメモリシステムが提供される。詳細には、MLC装置はMLC装置に書き込まれたデータを記憶するために用いられ、またSLC装置は、MLC装置に書き込まれたデータのためのパリティ/プロテクション装置(エラー検出/訂正装置)として用いられる。このようにして、多様なメモリシステムの実施形態で、インディペンデントディスクのレベル5の冗長アレイ(RAID5)構成、及びインディペンデントフラッシュのレベル5の冗長アレイ(RAIF5)構成の代用が提供される。
図3は本発明の一実施形態によるメモリシステム300である。図示された実施形態では、メモリシステム300は、メモリコントローラ310、メモリコントローラ310と接続される複数のデータ記憶装置320、並びにメモリコントローラ310及びデータ記憶装置320と接続されるパリティ装置330(エラー検出/訂正装置)を備えている。
データ記憶装置320はそれぞれ、MLCメモリディスク又はフラッシュ装置である。MLCメモリディスク及びMLCフラッシュ装置は、当該技術分野で周知であるので、本明細書では詳述しない。
データ記憶装置320はそれぞれ、MLCメモリディスク又はフラッシュ装置である。MLCメモリディスク及びMLCフラッシュ装置は、当該技術分野で周知であるので、本明細書では詳述しない。
パリティ装置330は、SLCメモリディスク又はフラッシュ装置である。SLCメモリディスク及びフラッシュ装置は、当該技術分野で周知であるので、本明細書では詳述しない。
パリティ装置330は、当該技術分野で既知の又は今後開発される任意のプロテクションスキームを使用する。例えば、パリティ装置330は、リードソロモンプロテクションスキーム、EDAC(誤り検出訂正)ハミングプロテクションスキーム、XORプロテクションスキーム、及び/又は同様のプロテクションスキームを用いるよう構成される。
パリティ装置330は、当該技術分野で既知の又は今後開発される任意のプロテクションスキームを使用する。例えば、パリティ装置330は、リードソロモンプロテクションスキーム、EDAC(誤り検出訂正)ハミングプロテクションスキーム、XORプロテクションスキーム、及び/又は同様のプロテクションスキームを用いるよう構成される。
データ記憶装置320がMLCメモリディスクであり、且つパリティ装置330はSLCメモリディスクである一実施形態では、メモリシステム300は、インディペンデントディスクのレベル3の冗長アレイ(RAID3)構成と一致する方法でデータを記憶するよう構成される。
データメ記憶装置320がMLCメモリディスクであり、且つパリティ装置330がSLCメモリディスクである別の実施形態では、メモリシステム300は、インディペンデントディスクのレベル4の冗長アレイ(RAID4)構成と一致する方法でデータを記憶するよう構成される。
データメ記憶装置320がMLCメモリディスクであり、且つパリティ装置330がSLCメモリディスクである別の実施形態では、メモリシステム300は、インディペンデントディスクのレベル4の冗長アレイ(RAID4)構成と一致する方法でデータを記憶するよう構成される。
データ記憶装置320がMLCフラッシュ装置であり、且つパリティ装置330がSLCフラッシュ装置である一実施形態では、メモリシステム300は、インディペンデントフラッシュのレベル3の冗長アレイ(RAIF3)構成と一致する方法でデータを記憶するよう構成される。
データ記憶装置320がMLCフラッシュ装置であり、且つパリティ装置330がSLCフラッシュ装置である別の実施形態では、メモリシステム300は、インディペンデントフラッシュのレベル4の冗長アレイ(RAIF4)構成と一致する方法でデータを記憶するよう構成される。
データ記憶装置320がMLCフラッシュ装置であり、且つパリティ装置330がSLCフラッシュ装置である別の実施形態では、メモリシステム300は、インディペンデントフラッシュのレベル4の冗長アレイ(RAIF4)構成と一致する方法でデータを記憶するよう構成される。
RAID3構成及びRAID4構成の機能は、当該技術分野において既知であるため、本明細書では詳述しない。同様に、RAIF3構成及びRAIF構成の機能も、当該技術分野において既知であるため、本明細書では詳述しない。
図3では、メモリシステム300がデータ記憶装置320を4個備えるものとして示されているが、メモリシステム300の別の実施形態では、2又は3個のデータ記憶装置320を備えている場合もある。同様に、別の実施形態では、4個以上のデータ記憶装置320を備えていてもよい。
図3では、メモリシステム300がデータ記憶装置320を4個備えるものとして示されているが、メモリシステム300の別の実施形態では、2又は3個のデータ記憶装置320を備えている場合もある。同様に、別の実施形態では、4個以上のデータ記憶装置320を備えていてもよい。
実施形態によっては、メモリシステム300が備えているデータ記憶装置320は10個未満であるが、それは上述したように、SLCメモリ装置が書き込みを処理する能力が、MLCメモリ装置より約10倍大きいからである。パリティ装置330に書き込みできる回数が、データ記憶装置320の書き込み可能な回数の合計よりも多いため、これらの実施形態では、メモリシステム300の信頼性が維持される。別の実施形態では、メモリシステム300は10個のデータ記憶装置320を備えているため、パリティ装置330に書き込みできる回数は、データ記憶装置320に書き込みできる回数の合計とほぼ同じである。
メモリシステム300は、メモリシステム300を備えることが可能な任意の媒体上に形成される。メモリシステム300の一実施形態は、大容量記憶回路カード上に形成される。すなわち、大容量記憶回路カードに、コントローラ310、データ記憶装置320、及びパリティ装置330が実装される。
図4は、ネットワークで結合されたメモリシステムを用いるコンピュータネットワーク400の一実施形態の図である。図示された実施形態のコンピュータネットワーク400は、ネットワーク420を介してメモリシステム300と通信する、複数のコンピュータ装置410を備えている。
コンピュータ装置410は、当該技術分野で既知の又は将来的に開発される、任意のコンピュータ装置である。例えば、各コンピュータ装置410は、パーソナルコンピュータ(例:ラップトップ、ノートブック、デスクトップ、及び/又は同様のもの)、携帯端末(PDA)、ブラックベリー(商標登録)、携帯電話、及び同様のコンピュータ装置、並びにこれらを組み合わせたものである。
ネットワーク420は、コンピュータ装置410がメモリシステムと通信し、且つメモリシステムにデータを記憶することを可能にするような任意の通信媒体である。例えば、ネットワーク420は、インターネット、ローカルエリアネットワーク(LAN)、広域ネットワーク(WAN)、及び/又は同様のネットワークである。
図4に示される別の実施形態では、メモリシステム300における複数のデータ記憶装置320は、MLCメモリディスクである。同様に、パリティ装置330はSLCメモリディスクである。
さらに、メモリシステム300は、RAID3構成又はRAID4構成の機能及び原理に従ってデータを記憶するよう構成される。すなわち、バイトレベルのストライピング(例:RAID3)又はブロックレベルのストライピング(例:RAID4)を用いて、データがデータ記憶装置320に書きこまれる。
さらに、メモリシステム300は、RAID3構成又はRAID4構成の機能及び原理に従ってデータを記憶するよう構成される。すなわち、バイトレベルのストライピング(例:RAID3)又はブロックレベルのストライピング(例:RAID4)を用いて、データがデータ記憶装置320に書きこまれる。
図5は、コンピュータ装置500の一実施形態を示している。図示の実施形態では、コンピュータ装置500は、1又は複数のメモリシステム300と通信しているプロセッサ510を備えている。
コンピュータ装置500は、当該技術分野で既知の又は将来的に開発される、任意のコンピュータ装置である。例えば、コンピュータ装置500は、パーソナルコンピュータ(例:ラップトップ、ノートブック、デスクトップ、及び/又は同様のもの)、携帯端末(PDA)、ブラックベリー(商標登録)、携帯電話、及び同様のコンピュータ装置である。このように、プロセッサ510は、当該技術分野で既知の又は将来的に開発される、任意のプロセッサである。
コンピュータ装置500は、当該技術分野で既知の又は将来的に開発される、任意のコンピュータ装置である。例えば、コンピュータ装置500は、パーソナルコンピュータ(例:ラップトップ、ノートブック、デスクトップ、及び/又は同様のもの)、携帯端末(PDA)、ブラックベリー(商標登録)、携帯電話、及び同様のコンピュータ装置である。このように、プロセッサ510は、当該技術分野で既知の又は将来的に開発される、任意のプロセッサである。
図5に示される実施形態では、メモリシステム300における複数のデータ記憶装置320は、MLCフラッシュ装置である。同様に、パリティ装置330はSLCフラッシュ装置である。
さらに、メモリシステム300は、RAIF3構成又はRAIF4構成の機能及び原理に従ってデータを記憶するよう構成される。すなわち、バイトレベルのストライピング(例:RAIF3)又はブロックレベルのストライピング(例:RAIF4)を用いて、データがデータ記憶装置320に書きこまれる。
さらに、メモリシステム300は、RAIF3構成又はRAIF4構成の機能及び原理に従ってデータを記憶するよう構成される。すなわち、バイトレベルのストライピング(例:RAIF3)又はブロックレベルのストライピング(例:RAIF4)を用いて、データがデータ記憶装置320に書きこまれる。
一実施形態において、コンピュータ装置500はハードドライブの代わりに複数のメモリシステム300を用いる。すなわち、コンピュータ装置500のこの実施形態は、伝統的なハードドライブを、固体集積回路フラッシュドライブ550を形成するメモリシステム300で代用しているものである。
少なくとも1つの実施形態例が前述の本発明の詳細の説明で発表されたが、多数の変形が存在することが理解されるであろう。また、実施形態例は、例示にすぎず、本発明の範囲、適用性、又は構造に対して何らかの制約を与えるものではないことが理解されるであろう。むしろ、前述の詳細な説明は、本発明の実施形態例を実現するための便利な手引を、当業者に提供するものであって、添付の請求項及びその法的に同等なものによって規定される本発明の範囲を逸脱することなく、実施形態例で記述された要素の機能及び配置において、多様な変更が可能であることが理解されるであろう。
Claims (3)
- 複数のコンピュータ装置(410)からのデータを記憶するメモリシステム(300)であって、
複数のコンピュータ装置(410)と接続するよう構成されているコントローラ(310)と、
コントローラ(310)と接続された複数のマルチレベルセル(MLC)記憶ディスクであって、データを複数のMLC記憶ディスクに分割して記憶するよう構成されている、複数のMLC記憶ディスクと、
コントローラ(310)及び複数のMLC記憶ディスクと接続されるシングルレベルセル(SLC)記憶ディスクであって、データのパリティ記憶ディスクであるSLC記憶ディスクと
を備えることを特徴とするメモリシステム。 - コンピュータのためのメモリ装置であって、
コントローラ(310)と、
コントローラ(310)と接続され、データを複数のマルチレベルセル(MLC)装置に分割して記憶するよう構成されている複数のMLC装置と、
コントローラ(310)及び複数のMLC装置と接続されるシングルレベルセル(SLC)装置であって、データのパリティ装置(330)であるSLC装置と
を備えることを特徴とするメモリ装置。 - コンピュータ装置(500)であって、
プロセッサ(510)と、
プロセッサ(510)と接続される第1のメモリシステム(300)であって、
第1のメモリコントローラ(310)と、
第1のメモリコントローラ(310)と接続され、データを分割して記憶するよう構成される第1の複数のマルチレベルセル(MLC)装置と、
メモリコントローラ(310)及び第1の複数のMLC装置と接続される第1のシングルレベルセル(SLC)装置であって、データのパリティ装置(330)である第1のSLC装置と
を備えるプロセッサ(510)と
を備えることを特徴とするコンピュータ措置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/421,848 US20100262755A1 (en) | 2009-04-10 | 2009-04-10 | Memory systems for computing devices and systems |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010250816A true JP2010250816A (ja) | 2010-11-04 |
Family
ID=42244529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010081638A Withdrawn JP2010250816A (ja) | 2009-04-10 | 2010-03-31 | コンピュータ装置及びコンピュータシステムのためのメモリシステム |
Country Status (3)
Country | Link |
---|---|
US (1) | US20100262755A1 (ja) |
EP (1) | EP2239654A2 (ja) |
JP (1) | JP2010250816A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012137885A (ja) * | 2010-12-24 | 2012-07-19 | Toshiba Corp | データ記憶装置、メモリ制御装置及びメモリ制御方法 |
US9021183B2 (en) | 2010-12-24 | 2015-04-28 | Kabushiki Kaisha Toshiba | Data storage apparatus and apparatus and method for controlling nonvolatile memories |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7269708B2 (en) * | 2004-04-20 | 2007-09-11 | Rambus Inc. | Memory controller for non-homogenous memory system |
US8135903B1 (en) * | 2009-10-30 | 2012-03-13 | Western Digital Technologies, Inc. | Non-volatile semiconductor memory compressing data to improve performance |
US8850128B2 (en) * | 2009-12-23 | 2014-09-30 | HGST Netherlands B.V. | Implementing data storage and dual port, dual-element storage device |
US9003101B1 (en) | 2011-06-29 | 2015-04-07 | Western Digital Technologies, Inc. | Prioritized access for media with heterogeneous access rates |
US8902653B2 (en) * | 2011-08-12 | 2014-12-02 | Micron Technology, Inc. | Memory devices and configuration methods for a memory device |
US9348741B1 (en) | 2011-12-19 | 2016-05-24 | Western Digital Technologies, Inc. | Systems and methods for handling write data access requests in data storage devices |
RU2013128347A (ru) * | 2013-06-20 | 2014-12-27 | ИЭмСи КОРПОРЕЙШН | Сверточные коды для исправления скрытых ошибок носителей |
US9229801B2 (en) * | 2013-09-24 | 2016-01-05 | Sandisk Technologies Inc. | Method and device for write abort protection |
US11042324B2 (en) * | 2019-04-29 | 2021-06-22 | EMC IP Holding Company LLC | Managing a raid group that uses storage devices of different types that provide different data storage characteristics |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5463765A (en) * | 1993-03-18 | 1995-10-31 | Hitachi, Ltd. | Disk array system, data writing method thereof, and fault recovering method |
US5799140A (en) * | 1995-04-21 | 1998-08-25 | International Business Machines Corporation | Disk array system and method for storing data |
US7333364B2 (en) * | 2000-01-06 | 2008-02-19 | Super Talent Electronics, Inc. | Cell-downgrading and reference-voltage adjustment for a multi-bit-cell flash memory |
US6845472B2 (en) * | 2000-01-25 | 2005-01-18 | Hewlett-Packard Development Company, L.P. | Memory sub-system error cleansing |
KR100463199B1 (ko) * | 2002-03-04 | 2004-12-23 | 삼성전자주식회사 | 플렉서블 리던던시 스킴을 갖는 반도체 메모리 장치 |
KR100505685B1 (ko) * | 2003-05-12 | 2005-08-03 | 삼성전자주식회사 | 리던던시 효율을 증가시키는 반도체 메모리 장치 |
US7237176B2 (en) * | 2004-01-12 | 2007-06-26 | Hewlett-Packard Development Company, L.P. | Partitioning data for error correction |
US7227797B2 (en) * | 2005-08-30 | 2007-06-05 | Hewlett-Packard Development Company, L.P. | Hierarchical memory correction system and method |
JP2010512584A (ja) * | 2006-12-06 | 2010-04-22 | フュージョン マルチシステムズ,インク.(ディービイエイ フュージョン−アイオー) | 空データトークン指令を有する要求デバイスからのデータを管理する装置、システムおよび方法 |
KR20080080882A (ko) * | 2007-03-02 | 2008-09-05 | 삼성전자주식회사 | Ecc용 레이어를 구비하는 다층 구조 반도체 메모리 장치및 이를 이용하는 에러 검출 및 정정 방법 |
US8453022B2 (en) * | 2007-12-05 | 2013-05-28 | Densbits Technologies Ltd. | Apparatus and methods for generating row-specific reading thresholds in flash memory |
-
2009
- 2009-04-10 US US12/421,848 patent/US20100262755A1/en not_active Abandoned
-
2010
- 2010-03-26 EP EP10158089A patent/EP2239654A2/en not_active Withdrawn
- 2010-03-31 JP JP2010081638A patent/JP2010250816A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012137885A (ja) * | 2010-12-24 | 2012-07-19 | Toshiba Corp | データ記憶装置、メモリ制御装置及びメモリ制御方法 |
US8707134B2 (en) | 2010-12-24 | 2014-04-22 | Kabushiki Kaisha Toshiba | Data storage apparatus and apparatus and method for controlling nonvolatile memories |
US9021183B2 (en) | 2010-12-24 | 2015-04-28 | Kabushiki Kaisha Toshiba | Data storage apparatus and apparatus and method for controlling nonvolatile memories |
Also Published As
Publication number | Publication date |
---|---|
US20100262755A1 (en) | 2010-10-14 |
EP2239654A2 (en) | 2010-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010250816A (ja) | コンピュータ装置及びコンピュータシステムのためのメモリシステム | |
US10191676B2 (en) | Scalable storage protection | |
US10459793B2 (en) | Data reliability information in a non-volatile memory device | |
US10884914B2 (en) | Regrouping data during relocation to facilitate write amplification reduction | |
CN101685672B (zh) | 在多级单元闪存装置中使用的最低有效位页恢复方法 | |
US10275310B2 (en) | Updating exclusive-or parity data | |
US10353614B2 (en) | Raid system and method based on solid-state storage medium | |
US9292382B2 (en) | Codewords that span pages of memory | |
JP6345210B2 (ja) | 軟判定復号のための物理アドレスの相互関連付け | |
US20160246537A1 (en) | Deduplication of parity data in ssd based raid systems | |
US9058288B2 (en) | Redundant storage in non-volatile memory by storing redundancy information in volatile memory | |
CN107037982B (zh) | Raid-6数据存储装置以及包括其的数据处理系统 | |
US20090113235A1 (en) | Raid with redundant parity | |
JP2019502987A (ja) | 不揮発性メモリ・システムにおけるマルチページ障害の回復 | |
US20130304970A1 (en) | Systems and methods for providing high performance redundant array of independent disks in a solid-state device | |
US20150089328A1 (en) | Flex Erasure Coding of Controllers of Primary Hard Disk Drives Controller | |
JP2021532491A (ja) | 安全なメモリシステムプログラミング | |
CN103218271A (zh) | 一种数据纠错方法及装置 | |
JP2010020648A (ja) | 記憶装置 | |
US10770431B1 (en) | Memory die layouts for failure protection in SSDs | |
US11984718B2 (en) | Storage device including protection circuit for secondary power source and method of controlling secondary power source | |
US20210406205A1 (en) | Storage system with capacity scalability and method of operating the same | |
JP2022075487A (ja) | 共有データ統計情報を使用したコンテンツアウェア復号(Content Aware Decoding) | |
CN116783654A (zh) | 自适应错误校正以提高系统存储器可靠性、可用性和可服务性(ras) | |
US11681581B1 (en) | Data integrity protection with partial updates |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130604 |