JP2010236992A - Sensor device - Google Patents

Sensor device Download PDF

Info

Publication number
JP2010236992A
JP2010236992A JP2009084486A JP2009084486A JP2010236992A JP 2010236992 A JP2010236992 A JP 2010236992A JP 2009084486 A JP2009084486 A JP 2009084486A JP 2009084486 A JP2009084486 A JP 2009084486A JP 2010236992 A JP2010236992 A JP 2010236992A
Authority
JP
Japan
Prior art keywords
potential
circuit
determination
output
sensor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009084486A
Other languages
Japanese (ja)
Other versions
JP5278114B2 (en
Inventor
Hajime Ito
一 伊藤
Kazuyoshi Nagase
和義 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009084486A priority Critical patent/JP5278114B2/en
Publication of JP2010236992A publication Critical patent/JP2010236992A/en
Application granted granted Critical
Publication of JP5278114B2 publication Critical patent/JP5278114B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a sensor device detecting each disconnection which may be generated in a sensing part or the like. <P>SOLUTION: When a power supply line 12 is disconnected, or both of piezo resistances Rs1, Rs2 are disconnected, an inequality: VsP, VsM<VrefL is established, and thereby first and second window comparators 32, 33 output a high level (H) respectively, and output Sout from an OR circuit 34 reaches a high level, to thereby detect each disconnection. When a ground line 15 is disconnected, or both of piezo resistances Rs3, Rs4 are disconnected, VsP and VsM rise approximately up to a power supply potential Vcc respectively, and thereby an inequality: VsP, VsM>VrefH is established, and the first and second window comparators 32, 33 output a high level (H) respectively, and the output Sout from the OR circuit 34 reaches a high level, to thereby detect each disconnection. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

この発明は、検出対象である物理量に応じて抵抗値を変化させる抵抗をブリッジ接続してなるブリッジ回路を有し、断線検出機能を備えたセンサ装置に関する。   The present invention relates to a sensor device having a bridge circuit formed by bridge-connecting resistors whose resistance value is changed according to a physical quantity to be detected and having a disconnection detection function.

従来、この種のセンサ装置として、例えば、特許文献１（特開平６−２４９７３０号公報）に記載のものが知られている。図８は、特許文献１に記載のセンサ装置の回路図である。従来のセンサ装置は、数ｋΩのセンサ抵抗Ｒｓ１〜Ｒｓ４をブリッジ状に接続してなるセンシング部８０を備える。センサ抵抗Ｒｓ１，Ｒｓ２の各一端は端子８１に接続されており、端子８１は電源線９３によって電源Ｖｃｃに接続されており、各他端は端子８３，８４を介してセンサ抵抗Ｒｓ３，Ｒｓ４の各一端と接続されている。   Conventionally, as this type of sensor device, for example, the one described in Patent Document 1 (Japanese Patent Laid-Open No. 6-249730) is known. FIG. 8 is a circuit diagram of the sensor device described in Patent Document 1. The conventional sensor device includes a sensing unit 80 formed by connecting sensor resistances Rs1 to Rs4 of several kΩ in a bridge shape. One end of each of the sensor resistors Rs1, Rs2 is connected to a terminal 81, the terminal 81 is connected to a power source Vcc by a power supply line 93, and the other end is connected to each of the sensor resistors Rs3, Rs4 via terminals 83, 84. Connected to one end.

センサ抵抗Ｒｓ３，Ｒｓ４の各他端は端子８２に接続されており、端子８２はグランド線９４を介してＧＮＤ端子と接続されている。センサ抵抗Ｒｓ１には、数ＭΩの抵抗Ｒ１７が並列に接続されており、センサ抵抗Ｒｓ３にも数ＭΩの抵抗Ｒ１８が並列に接続されている。端子８３はオペアンプ９２の非反転入力端子に接続されており、端子８４はオペアンプ９１の非反転入力端子に接続されている。   The other ends of the sensor resistors Rs3 and Rs4 are connected to a terminal 82, and the terminal 82 is connected to a GND terminal via a ground line 94. A resistance R17 of several MΩ is connected in parallel to the sensor resistance Rs1, and a resistance R18 of several MΩ is connected in parallel to the sensor resistance Rs3. The terminal 83 is connected to the non-inverting input terminal of the operational amplifier 92, and the terminal 84 is connected to the non-inverting input terminal of the operational amplifier 91.

電源ＶｃｃおよびＧＮＤ間には、抵抗Ｒ１５，Ｒ１６が並列接続されており、その抵抗Ｒ１５，Ｒ１６の中点が抵抗Ｒ１１を介してオペアンプ９２の反転入力端子に接続されている。つまり、抵抗Ｒ１５，Ｒ１６により電源の電位を分圧した電位が基準電位Ｖｒｅｆとしてオペアンプ９２に印加される。オペアンプ９２の出力は、抵抗Ｒ１２を介して自身の反転入力端子にフィードバックされている。また、オペアンプ９２の出力は、抵抗Ｒ１３，Ｒ１４を介してオペアンプ９１の出力に接続されている。抵抗Ｒ１３，Ｒ１４の中点はオペアンプ９１の反転入力端子に接続されている。   Resistors R15 and R16 are connected in parallel between the power sources Vcc and GND, and the midpoints of the resistors R15 and R16 are connected to the inverting input terminal of the operational amplifier 92 via the resistor R11. That is, a potential obtained by dividing the potential of the power supply by the resistors R15 and R16 is applied to the operational amplifier 92 as the reference potential Vref. The output of the operational amplifier 92 is fed back to its inverting input terminal via the resistor R12. The output of the operational amplifier 92 is connected to the output of the operational amplifier 91 through resistors R13 and R14. The middle points of the resistors R13 and R14 are connected to the inverting input terminal of the operational amplifier 91.

被測定物の磁気が変化すると、その変化した磁気の大きさに応じて各センサ抵抗の抵抗値が変化する。この変化は、センサ抵抗からなるブリッジ回路の中点電位Ｖａ，Ｖｂの電位差となって現れる。中点電位Ｖａはオペアンプ９２の非反転入力端子に印加され、中点電位Ｖｂはオペアンプ９１の非反転入力端子に印加される。そして、中点電位Ｖａ，Ｖｂは、オペアンプ９１，９２によって差動増幅され、その差動増幅された電位がオペアンプ９１から出力される（Ｖｏｕｔ）。   When the magnetism of the object to be measured changes, the resistance value of each sensor resistance changes according to the magnitude of the changed magnetism. This change appears as a potential difference between the midpoint potentials Va and Vb of the bridge circuit including the sensor resistance. The midpoint potential Va is applied to the non-inverting input terminal of the operational amplifier 92, and the midpoint potential Vb is applied to the non-inverting input terminal of the operational amplifier 91. The midpoint potentials Va and Vb are differentially amplified by the operational amplifiers 91 and 92, and the differentially amplified potential is output from the operational amplifier 91 (Vout).

センサ抵抗Ｒｓ１およびＲｓ４、または、Ｒｓ２およびＲｓ３が断線した場合、あるいは、任意の３個のセンサ抵抗が断線した場合、さらに、各センサ抵抗が総て断線した場合は、オペアンプ９１の出力Ｖｏｕｔの電位はＬ（ロー）レベルを示す。また、任意のセンサ抵抗が１個断線した場合は、その断線したセンサ抵抗の位置により、オペアンプ９１の出力Ｖｏｕｔの電位はＬレベルまたはＨ（ハイ）レベルを示す。このように、センサ抵抗が断線した場合、オペアンプ９１の出力Ｖｏｕｔの電位が、ＬレベルまたはＨレベルを示すため、断線したセンサ抵抗の箇所を特定することができる。   When the sensor resistances Rs1 and Rs4 or Rs2 and Rs3 are disconnected, or when any three sensor resistances are disconnected, and when all the sensor resistances are all disconnected, the potential of the output Vout of the operational amplifier 91 Indicates an L (low) level. When one arbitrary sensor resistance is disconnected, the potential of the output Vout of the operational amplifier 91 is L level or H (high) level depending on the position of the disconnected sensor resistance. As described above, when the sensor resistance is disconnected, the potential of the output Vout of the operational amplifier 91 indicates the L level or the H level. Therefore, the location of the disconnected sensor resistance can be specified.

特開平６−２４９７３０号公報（第８〜１１段落、図１）。JP-A-6-249730 (8th to 11th paragraphs, FIG. 1).

しかし、前述の従来のセンサ装置は、センシング部の断線箇所によっては断線を検出することができないという問題がある。具体的には、電源Ｖｃｃ側に配置されたセンサ抵抗Ｒｓ１，Ｒｓが同時に断線した場合、あるいは、端子８１に接続された電源線９３が断線した場合は、その断線を検出することができない。また、ＧＮＤ側に配置されたセンサ抵抗Ｒｓ３，Ｒｓ４が同時に断線した場合、あるいは、端子８２に接続されたグランド線９４が断線した場合も、その断線を検出することができない。   However, the above-described conventional sensor device has a problem that the disconnection cannot be detected depending on the disconnection portion of the sensing unit. Specifically, when the sensor resistors Rs1 and Rs arranged on the power supply Vcc side are disconnected at the same time, or when the power supply line 93 connected to the terminal 81 is disconnected, the disconnection cannot be detected. Further, even when the sensor resistors Rs3 and Rs4 arranged on the GND side are disconnected at the same time, or when the ground line 94 connected to the terminal 82 is disconnected, the disconnection cannot be detected.

特に、端子８１，８２は、ワイヤボンディングによって、それぞれ電源回路およびグランドに接続されるため、ワイヤボンディングミスやボンディングワイヤの断線が発生することが考えられるため、その断線をも検出できることが望ましい。
上記のように、従来のセンサ装置が、特定の断線を検出することができない理由を以下に述べる。 In particular, since the terminals 81 and 82 are connected to the power supply circuit and the ground by wire bonding, respectively, it is considered that a wire bonding error or a bonding wire breakage may occur, so it is desirable that the breakage can be detected.
The reason why the conventional sensor device cannot detect a specific disconnection as described above will be described below.

抵抗Ｒ１１〜Ｒ１４，Ｒ１７，Ｒ１８の各抵抗値をＲ１１〜Ｒ１４，Ｒ１７，Ｒ１８とする。また、抵抗Ｒ１１，Ｒ１４の抵抗値が等しく、かつ、抵抗Ｒ１２，Ｒ１３の抵抗値が等しいとする。ここで、電源Ｖｃｃ側に配置されたセンサ抵抗Ｒｓ１，Ｒｓが同時に断線した場合、あるいは、センサ抵抗Ｒｓ１，Ｒｓ２と端子８１との接続部位が断線したとすると、オペアンプ９１の出力Ｖｏｕｔの電位は、次式（１）により求まる。
Ｖｏｕｔ＝（Ｒ１４／Ｒ１３＋１）（Ｖｂ−Ｖａ）＋Ｖｒｅｆ ・・・（１） The resistance values of the resistors R11 to R14, R17, and R18 are R11 to R14, R17, and R18. Further, it is assumed that the resistance values of the resistors R11 and R14 are equal and the resistance values of the resistors R12 and R13 are equal. Here, if the sensor resistors Rs1 and Rs arranged on the power supply Vcc side are disconnected simultaneously, or if the connection portion between the sensor resistors Rs1 and Rs2 and the terminal 81 is disconnected, the potential of the output Vout of the operational amplifier 91 is It is obtained by the following formula (1).
Vout = (R14 / R13 + 1) (Vb−Va) + Vref (1)

また、抵抗Ｒ１８の抵抗値をＲ１８とし、抵抗Ｒ１７，Ｒ１８の抵抗値が等しいとする。また、センサ抵抗Ｒｓ１〜Ｒｓ４の抵抗値がそれぞれＲｓであるとすると、中点間の電位差（Ｖｂ−Ｖａ）は、次式（２）により求まる。
Ｖｂ−Ｖａ＝−Ｖｃｃ／（１＋２・（Ｒ８／Ｒｓ）） ・・・（２） Further, it is assumed that the resistance value of the resistor R18 is R18, and the resistance values of the resistors R17 and R18 are equal. Further, assuming that the resistance values of the sensor resistors Rs1 to Rs4 are Rs, the potential difference (Vb−Va) between the middle points is obtained by the following equation (2).
Vb−Va = −Vcc / (1 + 2 · (R8 / Rs)) (2)

ところで、Ｖｃｃは５Ｖ、抵抗値Ｒｓは数ｋΩであり、抵抗値Ｒ８は数ＭΩであるため、（Ｖｂ−Ｖａ）は数ｍＶとなり、オペアンプ９１の出力Ｖｏｕｔの電位は、センサ装置が正常に動作しているときの電位と変わらない。従って、電源Ｖｃｃ側に配置されたセンサ抵抗Ｒｓ１，Ｒｓ２が同時に断線した場合、あるいは、センサ抵抗Ｒｓ１，Ｒｓ２と端子８１との接続部位が断線した場合は、その断線を検出することができない。   By the way, since Vcc is 5V, resistance value Rs is several kΩ, and resistance value R8 is several MΩ, (Vb−Va) is several mV, and the potential of the output Vout of the operational amplifier 91 is the normal operation of the sensor device. It is not different from the potential when you are. Therefore, when the sensor resistors Rs1 and Rs2 arranged on the power supply Vcc side are disconnected at the same time, or when the connection portion between the sensor resistors Rs1 and Rs2 and the terminal 81 is disconnected, the disconnection cannot be detected.

上記と同じ理由により、ＧＮＤ側に配置されたセンサ抵抗Ｒｓ３，Ｒｓ４が同時に断線した場合、あるいは、センサ抵抗Ｒｓ３，Ｒｓ４と端子８２との接続部位が断線した場合も、その断線を検出することができない。
以上のように、従来のセンサ装置は、センシング部などに発生し得る断線を総て検出することができない。 For the same reason as above, even when the sensor resistors Rs3 and Rs4 arranged on the GND side are disconnected at the same time, or when the connection part between the sensor resistors Rs3 and Rs4 and the terminal 82 is disconnected, the disconnection can be detected. Can not.
As described above, the conventional sensor device cannot detect all disconnections that may occur in the sensing unit or the like.

そこでこの発明は、上述の諸問題を解決するためになされたものであり、センシング部などに発生し得る断線を総て検出することのできるセンサ装置を実現することを目的とする。   Accordingly, the present invention has been made to solve the above-described problems, and an object thereof is to realize a sensor device that can detect all disconnections that may occur in a sensing unit or the like.

この発明は、上記目的を達成するため、請求項１に記載の発明では、駆動電源（１１）を供給する電源端子（２１）に接続された一対のピエゾ抵抗（Ｒｓ１，Ｒｓ２）と、グランド端子（２２）に接続された一対のピエゾ抵抗（Ｒｓ３，Ｒｓ４）とからなるブリッジ回路（２７）を有し、検出対象である物理量に応じた電位差（ＶｓＰ−ＶｓＭ）を前記ブリッジ回路の第１および第２の中点（２５，２６）間に発生するセンシング部（２０）と、前記電位差を増幅する増幅回路（４０）と、を備えたセンサ装置（１０）において、前記駆動電源（１１）の電位（ＶｓＩ）の１／２（ＶｓＩ／２）よりも高く、かつ、前記駆動電源（１１）の電位（ＶｓＩ）よりも低い第１の判定電位（ＶｒｅｆＨ）と、グランド電位よりも高く、かつ、前記駆動電源（１１）の電位（ＶｓＩ）の１／２（ＶｓＩ／２）よりも低い第２の判定電位（ＶｒｅｆＬ）とを生成する第１の回路（３５，３６）と、前記第１の回路と、前記第１および第２の中点とに接続されており、前記第１の中点に発生する電位である第１の電位（ＶｓＰ）が前記第２の判定電位以上かつ前記第１の判定電位以下であり、さらに、前記第２の中点に発生する電位である第２の電位（ＶｓＭ）が前記第２の判定電位以上かつ前記第１の判定電位以下であるときに第１の判定結果電位（Ｌ）を発生し、前記第１および第２の電位の少なくとも一方が前記第２の判定電位（ＶｒｅｆＬ）よりも低いとき、あるいは、前記第１および第２の電位の少なくとも一方が前記第１の判定電位（ＶｒｅｆＨ）よりも高いときに前記第１の判定結果電位とは電位の異なる第２の判定結果電位（Ｈ）を発生する第２の回路（３２，３３，３４）と、を備えたことを特徴とする。   In order to achieve the above object, according to the present invention, a pair of piezoresistors (Rs1, Rs2) connected to a power supply terminal (21) for supplying a drive power supply (11) and a ground terminal are provided. A bridge circuit (27) including a pair of piezoresistors (Rs3, Rs4) connected to (22), and a potential difference (VsP−VsM) corresponding to a physical quantity to be detected is set to In the sensor device (10) including a sensing unit (20) generated between the second midpoints (25, 26) and an amplifier circuit (40) for amplifying the potential difference, the drive power supply (11) A first determination potential (VrefH) that is higher than 1/2 (VsI / 2) of the potential (VsI) and lower than the potential (VsI) of the drive power supply (11); and higher than the ground potential; The drive A first circuit (35, 36) for generating a second determination potential (VrefL) lower than 1/2 (VsI / 2) of the potential (VsI) of the power supply (11); , Connected to the first and second midpoints, and a first potential (VsP) that is a potential generated at the first midpoint is equal to or higher than the second judgment potential and the first judgment The first determination is made when the second potential (VsM), which is equal to or lower than the potential and further generated at the second midpoint, is equal to or higher than the second determination potential and equal to or lower than the first determination potential. When a result potential (L) is generated and at least one of the first and second potentials is lower than the second determination potential (VrefL), or at least one of the first and second potentials is When the first determination potential (VrefH) is higher than the first determination potential The fruit potential characterized by comprising a different second determination result second circuit for generating a potential (H) (32,33,34) of potential.

駆動電源（１１）を供給する電源端子（２１）に接続された一対のピエゾ抵抗素子（Ｒｓ１，Ｒｓ２）の少なくとも一方が断線すると、ブリッジ回路（２７）の第１および第２の中点（２５，２６）に発生する第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方はグランドレベルになる。あるいは、電源端子および駆動電源間の電源線（１２）が断線すると、ブリッジ回路（２７）の第１および第２の中点（２５，２６）に発生する第１および第２の電位（ＶｓＰ，ＶｓＭ）は、どちらもグランドレベルになる。
このため、第２の回路（３２，３３，３４）における「第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方が前記第２の判定電位（ＶｒｅｆＬ）よりも低いとき」という条件が満足されるため、第２の回路が第２の判定結果電位（Ｈ）を発生する。
従って、電源端子（２１）に接続された一対のピエゾ抵抗素子（Ｒｓ１，Ｒｓ２）の両方が断線したことを検出することができる。さらに、電源端子および駆動電源間の電源線（１２）が断線したことも検出することができる。 When at least one of the pair of piezoresistive elements (Rs1, Rs2) connected to the power supply terminal (21) that supplies the drive power supply (11) is disconnected, the first and second middle points (25 of the bridge circuit (27)) , 26) at least one of the first and second potentials (VsP, VsM) is at the ground level. Alternatively, when the power supply line (12) between the power supply terminal and the drive power supply is disconnected, the first and second potentials (VsP, V) generated at the first and second midpoints (25, 26) of the bridge circuit (27). Both VsM) are at the ground level.
Therefore, the condition “when at least one of the first and second potentials (VsP, VsM) is lower than the second determination potential (VrefL)” in the second circuit (32, 33, 34) is satisfied. Therefore, the second circuit generates the second determination result potential (H).
Therefore, it is possible to detect that both of the pair of piezoresistive elements (Rs1, Rs2) connected to the power supply terminal (21) are disconnected. Further, it is possible to detect that the power supply line (12) between the power supply terminal and the drive power supply is disconnected.

また、グランド端子（２２）に接続された一対のピエゾ抵抗素子（Ｒｓ３，Ｒｓ４）の少なくとも一方が断線すると、第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方は略駆動電源の電位（ＶｓＩ）になる。あるいは、グランド端子に接続されたグランド線（１５）が断線すると、第１および第２の電位（ＶｓＰ，ＶｓＭ）は、どちらも略駆動電源の電位（ＶｓＩ）になる。
このため、第２の回路（３２，３３，３４）における「第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方が前記第１の判定電位（ＶｒｅｆＨ）よりも高いとき」という条件が満足されるため、第２の回路が第２の判定結果電位（Ｈ）を発生する。
従って、グランド線（１５）に接続された一対のピエゾ抵抗素子（Ｒｓ３，Ｒｓ４）の両方が断線したことを検出することができる。さらに、グランド線（１５）が断線したことも検出することもできる。 When at least one of the pair of piezoresistive elements (Rs3, Rs4) connected to the ground terminal (22) is disconnected, at least one of the first and second potentials (VsP, VsM) is substantially equal to the potential of the drive power supply ( VsI). Alternatively, when the ground line (15) connected to the ground terminal is disconnected, the first and second potentials (VsP, VsM) are both substantially equal to the potential (VsI) of the drive power supply.
Therefore, the condition “when at least one of the first and second potentials (VsP, VsM) is higher than the first determination potential (VrefH)” in the second circuit (32, 33, 34) is satisfied. Therefore, the second circuit generates the second determination result potential (H).
Therefore, it is possible to detect that both of the pair of piezoresistive elements (Rs3, Rs4) connected to the ground line (15) are disconnected. Further, it is possible to detect that the ground line (15) is broken.

また、第１の中点（２５）に接続された一対のピエゾ抵抗素子（Ｒｓ１，Ｒｓ４）の両方が断線すると、あるいは、第１の中点に接続された信号線（１３）が断線すると、あるいは、ピエゾ抵抗素子Ｒｓ１のみが断線すると、第１の中点に発生する第１の電位（ＶｓＰ）は、グランドレベルになる。このため、第２の回路（３２，３３，３４）における「第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方が前記第２の判定電位（ＶｒｅｆＬ）よりも低いとき」という条件が満足されるため、第２の回路が第２の判定結果電位（Ｈ）を発生する。さらに、ピエゾ抵抗素子Ｒｓ４のみが断線すると、第１の中点に発生する第１の電位（ＶｓＰ）は、略駆動電源の電位になる。このため、第２の回路（３２，３３，３４）における「第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方が前記第１の判定電位（ＶｒｅｆＨ）よりも高いとき」という条件が満足されるため、第２の回路が第２の判定結果電位（Ｈ）を発生する。
従って、第１の中点（２５）に接続された一対のピエゾ抵抗素子（Ｒｓ１，Ｒｓ４）の一方もしくは両方が断線したことを検出することができる。さらに、第１の中点に接続された信号線（１３）が断線したことも検出することができる。 Further, when both of the pair of piezoresistive elements (Rs1, Rs4) connected to the first midpoint (25) are disconnected, or when the signal line (13) connected to the first midpoint is disconnected, Alternatively, when only the piezoresistive element Rs1 is disconnected, the first potential (VsP) generated at the first midpoint becomes the ground level. Therefore, the condition “when at least one of the first and second potentials (VsP, VsM) is lower than the second determination potential (VrefL)” in the second circuit (32, 33, 34) is satisfied. Therefore, the second circuit generates the second determination result potential (H). Further, when only the piezoresistive element Rs4 is disconnected, the first potential (VsP) generated at the first midpoint is substantially the potential of the drive power supply. Therefore, the condition “when at least one of the first and second potentials (VsP, VsM) is higher than the first determination potential (VrefH)” in the second circuit (32, 33, 34) is satisfied. Therefore, the second circuit generates the second determination result potential (H).
Therefore, it is possible to detect that one or both of the pair of piezoresistive elements (Rs1, Rs4) connected to the first midpoint (25) is disconnected. Furthermore, it is possible to detect that the signal line (13) connected to the first midpoint is broken.

さらに、第２の中点（２６）に接続された一対のピエゾ抵抗素子（Ｒｓ２，Ｒｓ３）の両方が断線すると、あるいは、第２の中点に接続された信号線（１４）が断線すると、あるいは、ピエゾ抵抗素子Ｒｓ２のみが断線すると、第２の中点（２６）に発生する第２の電位（ＶｓＭ）は、グランドレベルになる。このため、第２の回路（３２，３３，３４）における「第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方が前記第２の判定電位（ＶｒｅｆＬ）よりも低いとき」という条件が満足されるため、第２の回路が第２の判定結果電位（Ｈ）を発生する。さらに、ピエゾ抵抗素子Ｒｓ３のみが断線すると、第２の中点に発生する第２の電位（ＶｓＭ）は、略駆動電源の電位になる。このため、第２の回路（３２，３３，３４）における「第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方が前記第１の判定電位（ＶｒｅｆＨ）よりも高いとき」という条件が満足されるため、第２の回路が第２の判定結果電位（Ｈ）を発生する。
従って、第２の中点（２６）に接続された一対のピエゾ抵抗素子（Ｒｓ２，Ｒｓ３）の両方が断線したことを検出することができる。さらに、第２の中点に接続された信号線（１４）が断線したことも検出することができる。
以上のように、請求項１に係る発明によれば、センシング部の断線を総て検出することのできるセンサ装置を実現することができる。 Furthermore, when both of the pair of piezoresistive elements (Rs2, Rs3) connected to the second midpoint (26) are disconnected, or when the signal line (14) connected to the second midpoint is disconnected, Alternatively, when only the piezoresistive element Rs2 is disconnected, the second potential (VsM) generated at the second middle point (26) becomes the ground level. Therefore, the condition “when at least one of the first and second potentials (VsP, VsM) is lower than the second determination potential (VrefL)” in the second circuit (32, 33, 34) is satisfied. Therefore, the second circuit generates the second determination result potential (H). Further, when only the piezoresistive element Rs3 is disconnected, the second potential (VsM) generated at the second midpoint is substantially the potential of the drive power supply. Therefore, the condition “when at least one of the first and second potentials (VsP, VsM) is higher than the first determination potential (VrefH)” in the second circuit (32, 33, 34) is satisfied. Therefore, the second circuit generates the second determination result potential (H).
Therefore, it is possible to detect that both of the pair of piezoresistive elements (Rs2, Rs3) connected to the second middle point (26) are disconnected. Furthermore, it is possible to detect that the signal line (14) connected to the second midpoint is broken.
As described above, according to the first aspect of the present invention, it is possible to realize a sensor device that can detect all disconnections of the sensing unit.

請求項２に記載の発明では、請求項１に記載のセンサ装置（１０）において、前記第１の回路（３５，３６）は、前記駆動電源（１１）を入力するバッファ回路（３６）と、前記バッファ回路の出力電位を分圧して前記第１および第２の判定電位（ＶｒｅｆＨ、ＶｒｅｆＬ）を生成する抵抗回路（３５）とを備えることを特徴とする。   According to a second aspect of the present invention, in the sensor device (10) according to the first aspect, the first circuit (35, 36) includes a buffer circuit (36) for inputting the driving power source (11), and And a resistor circuit (35) for dividing the output potential of the buffer circuit to generate the first and second determination potentials (VrefH, VrefL).

抵抗回路（３５）は、駆動電源（１１）を入力するバッファ回路（３６）の出力電位を分圧して第１および第２の判定電位（ＶｒｅｆＨ、ＶｒｅｆＬ）を生成するため、センシング部（２０）に供給される駆動電源の電位（ＶｓＩ）が低下し、物理量の検出精度が低下したり誤動作したりするおそれがない。   Since the resistance circuit (35) divides the output potential of the buffer circuit (36) to which the drive power supply (11) is input to generate the first and second determination potentials (VrefH, VrefL), the sensing unit (20) The potential (VsI) of the drive power source supplied to the power source is lowered, and there is no possibility that the physical quantity detection accuracy is lowered or malfunctions.

請求項３に記載の発明では、請求項１に記載のセンサ装置（１０）において、前記第１の回路（３５，３６）は、前記センシング部（２０）の温度補償用抵抗（ＲＨ、ＲＭ、ＲＬ）から構成されており、前記温度補償用抵抗に発生する電位を分圧して前記第１および第２の判定電位（ＶｒｅｆＨ、ＶｒｅｆＬ）を生成することを特徴とする。   According to a third aspect of the present invention, in the sensor device (10) according to the first aspect, the first circuit (35, 36) includes a temperature compensation resistor (RH, RM, RL), and the first and second determination potentials (VrefH, VrefL) are generated by dividing the potential generated in the temperature compensation resistor.

センシング部（２０）の温度補償用抵抗（ＲＨ、ＲＭ、ＲＬ）に発生する電位を分圧して第１および第２の判定電位（ＶｒｅｆＨ、ＶｒｅｆＬ）を生成することができるため、第１および第２の判定電位を生成するための専用の回路を設ける必要がない。
従って、上記の専用の回路を設ける必要のない分、回路面積を小さくすることができ、かつ、センサ装置の製造コストを低減することができる。 Since the first and second determination potentials (VrefH, VrefL) can be generated by dividing the potential generated in the temperature compensation resistors (RH, RM, RL) of the sensing unit (20), the first and first There is no need to provide a dedicated circuit for generating the second determination potential.
Therefore, the circuit area can be reduced and the manufacturing cost of the sensor device can be reduced because the dedicated circuit is not necessary.

請求項４に記載の発明では、請求項３に記載のセンサ装置（１０）において、前記ブリッジ回路を構成する各ピエゾ抵抗は、それぞれ熱拡散抵抗であり、前記温度補償用抵抗（ＲＨ、ＲＭ、ＲＬ）は、薄膜抵抗であることを特徴とする。   According to a fourth aspect of the present invention, in the sensor device (10) according to the third aspect, each piezoresistor constituting the bridge circuit is a thermal diffusion resistor, and the temperature compensating resistors (RH, RM, RL) is a thin film resistor.

センシング部（２０）を構成する各抵抗（Ｒｓ１〜Ｒｓ４）は、熱拡散抵抗であるため、正の温度特性を有するので、温度上昇に伴って抵抗値が上昇する。一方、温度補償用抵抗（ＲＨ、ＲＭ、ＲＬ）は、薄膜抵抗であるため、温度が上昇しても抵抗値は殆ど変化しない。このため、温度上昇に伴ってセンシング部に流れる電流が減少するため、センシング部の感度が低下する。このようにして、センシング部の感度の温度特性を補正することができる。   Since each resistance (Rs1 to Rs4) constituting the sensing unit (20) is a thermal diffusion resistance, it has a positive temperature characteristic, so that the resistance value increases as the temperature rises. On the other hand, since the temperature compensation resistors (RH, RM, RL) are thin film resistors, the resistance value hardly changes even when the temperature rises. For this reason, since the electric current which flows into a sensing part reduces with a temperature rise, the sensitivity of a sensing part falls. In this way, the temperature characteristic of the sensitivity of the sensing unit can be corrected.

請求項５に記載の発明では、請求項２に記載のセンサ装置（１０）において、前記バッファ回路（３６）は、非反転入力端子が前記駆動電源（１１）に接続されており、ボルテージフォロワを構成するオペアンプ（３１）であることを特徴とする。   According to a fifth aspect of the present invention, in the sensor device (10) according to the second aspect, the buffer circuit (36) has a non-inverting input terminal connected to the drive power supply (11), and a voltage follower is provided. It is an operational amplifier (31) to be configured.

バッファ回路（３６）は、ボルテージフォロワを構成するオペアンプ（３１）であるため、入力インピーダンスが高く、出力インピーダンスが低いので、センシング部（２０）に供給する駆動電圧（ＶｓＩ）と同じ電圧を抵抗回路（３５）に印加することができる。   Since the buffer circuit (36) is an operational amplifier (31) constituting a voltage follower, the input circuit has a high input impedance and a low output impedance. Therefore, the buffer circuit (36) has a resistance circuit that uses the same voltage as the drive voltage (VsI) supplied to the sensing unit (20). (35).

請求項６に記載の発明では、請求項５に記載のセンサ装置（１０）において、前記オペアンプ（３１）は、非反転入力端子および反転入力端子にそれぞれゲートが接続された一対のＰＭＯＳトランジスタ（Ｐ１，Ｐ２）を有する第１の差動増幅部と、前記非反転入力端子および反転入力端子にそれぞれゲートが接続された一対のＮＭＯＳトランジスタ（Ｎ６，Ｎ５）を有する第２の差動増幅部と、前記第１および第２の差動増幅部の少なくとも一方から出力される差動増幅信号を増幅して出力する出力部（Ｐ５）と、を備えることを特徴とする。   According to a sixth aspect of the present invention, in the sensor device (10) according to the fifth aspect, the operational amplifier (31) includes a pair of PMOS transistors (P1) each having a gate connected to the non-inverting input terminal and the inverting input terminal. , P2), a second differential amplifier having a pair of NMOS transistors (N6, N5) each having a gate connected to the non-inverting input terminal and the inverting input terminal, And an output section (P5) for amplifying and outputting a differential amplification signal output from at least one of the first and second differential amplification sections.

オペアンプ（３１）の入力段は、一対のＰＭＯＳトランジスタ（Ｐ１，Ｐ２）および一対のＮＭＯＳトランジスタ（Ｎ５，Ｎ６）により構成されているため、オペアンプの入力範囲をグランド電位から駆動電圧（ＶｓＩ）まで広げることができる。
従って、第１の回路（３５，３６）は、センシング部（２０）に断線が発生していない正常時の場合と、センシング部の所定箇所に断線が発生している異常時の場合とに対応することのできる第１および第２の判定電位（ＶrefＨ、ＶrefＬ）を生成することができる。 Since the input stage of the operational amplifier (31) is constituted by a pair of PMOS transistors (P1, P2) and a pair of NMOS transistors (N5, N6), the input range of the operational amplifier is expanded from the ground potential to the drive voltage (VsI). be able to.
Accordingly, the first circuit (35, 36) corresponds to a normal case where no disconnection has occurred in the sensing unit (20) and an abnormal case in which a disconnection has occurred at a predetermined location of the sensing unit. First and second determination potentials (VrefH, VrefL) that can be generated can be generated.

請求項７に記載の発明では、請求項２に記載のセンサ装置（１０）において、前記バッファ回路（３６）は、ベースが前記駆動電源（１１）に、エミッタが定電流源（３１ｃ）にそれぞれ接続されており、コレクタが接地されたＰＮＰ型バイポーラトランジスタ（Ｔ１）と、ベースが前記ＰＮＰ型バイポーラトランジスタのエミッタに、ベース・コレクタ間に前記定電流源がそれぞれ接続されており、エミッタが前記抵抗回路（３５）に接続されたＮＰＮ型バイポーラトランジスタ（Ｔ２）と、により構成されていることを特徴とする。   According to a seventh aspect of the present invention, in the sensor device (10) according to the second aspect, the buffer circuit (36) has a base as the driving power source (11) and an emitter as the constant current source (31c). A PNP bipolar transistor (T1) connected to the collector, the base connected to the emitter of the PNP bipolar transistor, the constant current source connected between the base and the collector, and the emitter connected to the resistor And an NPN bipolar transistor (T2) connected to the circuit (35).

バッファ回路（３６）は、ＰＮＰ型バイポーラトランジスタ（Ｔ１）と、ＮＰＮ型バイポーラトランジスタ（Ｔ２）とにより構成されているため、オペアンプ（３１）を用いる構成よりもバッファ回路の面積を小さくすることができる。
従って、センサ装置（１０）を小型化することができる。 Since the buffer circuit (36) is composed of a PNP bipolar transistor (T1) and an NPN bipolar transistor (T2), the area of the buffer circuit can be made smaller than the configuration using the operational amplifier (31). .
Therefore, the sensor device (10) can be reduced in size.

請求項８に記載の発明では、請求項２に記載のセンサ装置（１０）において、前記バッファ回路（３６）は、ゲートが前記駆動電源（１１）に、ソースが定電流源（３１ｃｄ）にそれぞれ接続されており、ドレインが接地されたＰＭＯＳトランジスタ（Ｐ１）と、ゲートが前記ＰＭＯＳトランジスタのソースに、ゲート・ドレイン間に前記定電流源がそれぞれ接続されており、ソースが前記抵抗回路にそれぞれ接続されたＮＭＯＳトランジスタ（Ｎ１）と、により構成されていることを特徴とする。   According to an eighth aspect of the present invention, in the sensor device (10) according to the second aspect, the buffer circuit (36) has a gate for the drive power supply (11) and a source for the constant current source (31cd). The PMOS transistor (P1) that is connected, the drain is grounded, the gate is connected to the source of the PMOS transistor, the constant current source is connected between the gate and the drain, and the source is connected to the resistor circuit, respectively. And an NMOS transistor (N1) formed.

バッファ回路（３６）は、ＰＭＯＳトランジスタ（Ｐ１）と、ＮＭＯＳトランジスタ（Ｎ１）とにより構成されているため、オペアンプ（３１）を用いる構成よりもバッファ回路の面積を小さくすることができる。
従って、センサ装置（１０）を小型化することができる。 Since the buffer circuit (36) is composed of the PMOS transistor (P1) and the NMOS transistor (N1), the area of the buffer circuit can be made smaller than the configuration using the operational amplifier (31).
Therefore, the sensor device (10) can be reduced in size.

請求項９に記載の発明では、請求項１ないし請求項８のいずれか１つに記載のセンサ装置（１０）において、前記第２の回路（３２，３３，３４）の出力は前記増幅回路（４０）に接続されており、前記増幅回路は前記第２の回路の出力に応じて出力電位を変化させることを特徴とする。   According to a ninth aspect of the present invention, in the sensor device (10) according to any one of the first to eighth aspects, the output of the second circuit (32, 33, 34) is the amplification circuit ( 40), and the amplifier circuit changes the output potential in accordance with the output of the second circuit.

センシング部（２０）における断線を増幅回路（４０）の出力電位の変化として検出することができるため、第２の回路（３２，３３，３４）の出力を検出するための回路を別個に設ける必要がない。
従って、断線検出のための回路構成を簡易化することができ、センサ装置（１０）の製造コストを低減することができる。 Since the disconnection in the sensing unit (20) can be detected as a change in the output potential of the amplifier circuit (40), a circuit for detecting the output of the second circuit (32, 33, 34) needs to be provided separately. There is no.
Therefore, the circuit configuration for detecting disconnection can be simplified, and the manufacturing cost of the sensor device (10) can be reduced.

請求項１０に記載の発明では、請求項１ないし請求項９のいずれか１つに記載のセンサ装置（１０）において、前記第２の回路（３２，３３，３４）は、前記第１の電位（ＶsＰ）と、前記第１および第２の判定電位（ＶｒｅｆＨ、ＶｒｅｆＬ）とを比較するとともにその比較結果を出力する第１のウインドウコンパレータ（３２）と、前記第２の電位（ＶsＭ）と、前記第１および第２の判定電位（ＶｒｅｆＨ、ＶｒｅｆＬ）とを比較するとともにその比較結果を出力する第２のウインドウコンパレータ（３３）と、前記第１および第２のウインドウコンパレータからそれぞれ出力された比較結果に応じて前記第１または第２の判定結果電位を発生する論理回路（３４）と、を備えることを特徴とする。   According to a tenth aspect of the present invention, in the sensor device (10) according to any one of the first to ninth aspects, the second circuit (32, 33, 34) has the first potential. A first window comparator (32) for comparing (VsP) with the first and second determination potentials (VrefH, VrefL) and outputting the comparison result; and the second potential (VsM); A second window comparator (33) that compares the first and second determination potentials (VrefH, VrefL) and outputs the comparison result, and a comparison output from each of the first and second window comparators And a logic circuit (34) for generating the first or second determination result potential according to the result.

ウインドウコンパレータは、１つの入力電圧を２つの判定電圧と比較することができるため、第１および第２のウインドウコンパレータ（３２，３３）を用いることにより、第１および第２の電位（ＶｓＰ、ＶｓＭ）をそれぞれ第１および第２の判定電位（ＶｒｅｆＨ、ＶｒｅｆＬ）と比較することができる。   Since the window comparator can compare one input voltage with two determination voltages, the first and second potentials (VsP, VsM) can be obtained by using the first and second window comparators (32, 33). ) Can be compared with the first and second determination potentials (VrefH, VrefL), respectively.

請求項１１に記載の発明では、請求項１ないし請求項１０のいずれか１つに記載のセンサ装置（１０）において、前記センシング部（２０）は、前記物理量として圧力に応じた電位差を前記第１および第２の中点（２５，２６）間に発生するものであることを特徴とする。   According to an eleventh aspect of the present invention, in the sensor device (10) according to any one of the first to tenth aspects, the sensing unit (20) sets the potential difference according to pressure as the physical quantity. It occurs between the first and second midpoints (25, 26).

請求項１ないし請求項１０のいずれか１つに記載の特徴を用いることにより、圧力を検出するセンサ装置（１０）のセンシング部（２０）に発生し得る断線を総て検出することができる。   By using the feature according to any one of claims 1 to 10, it is possible to detect all disconnections that may occur in the sensing unit (20) of the sensor device (10) that detects pressure.

請求項１２に記載の発明では、請求項１ないし請求項１０のいずれか１つに記載のセンサ装置（１０）において、前記センシング部（２０）は、前記物理量として加速度に応じた電位差を前記第１および第２の中点（２５，２６）間に発生するものであることを特徴とする。   According to a twelfth aspect of the present invention, in the sensor device (10) according to any one of the first to tenth aspects, the sensing unit (20) uses a potential difference corresponding to an acceleration as the physical quantity. It occurs between the first and second midpoints (25, 26).

請求項１ないし請求項１０のいずれか１つに記載の特徴を用いることにより、加速度を検出するセンサ装置（１０）のセンシング部（２０）に発生し得る断線を総て検出することができる。   By using the feature according to any one of claims 1 to 10, it is possible to detect all disconnections that may occur in the sensing unit (20) of the sensor device (10) that detects acceleration.

請求項１３に記載の発明では、請求項１１に記載のセンサ装置（１０）において、前記圧力は、車両のドア（７０）内に発生する圧力であり、前記増幅回路（４０）の出力によって前記車両に設けられた乗員保護装置（６０）が作動することを特徴とする。   According to a thirteenth aspect of the present invention, in the sensor device (10) according to the eleventh aspect, the pressure is a pressure generated in a door (70) of a vehicle, and the pressure is generated by an output of the amplification circuit (40). The occupant protection device (60) provided in the vehicle operates.

車両のドア（７０）内に発生する圧力を検出するセンサ装置（１０）のセンシング部（２０）に発生し得る断線を総て検出することができるため、その断線が原因で乗員保護装置（６０）が作動しないという事態をなくすことができる。   Since all the disconnections that can occur in the sensing unit (20) of the sensor device (10) that detects the pressure generated in the vehicle door (70) can be detected, the disconnection causes the occupant protection device (60 ) Can be eliminated.

なお、上記各括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in each said parenthesis shows the correspondence with the specific means as described in embodiment mentioned later.

この発明の第１実施形態に係る圧力センサの配置状態を示す説明図である。It is explanatory drawing which shows the arrangement | positioning state of the pressure sensor which concerns on 1st Embodiment of this invention. 圧力センサ１０の電気的構成を示す回路図である。2 is a circuit diagram showing an electrical configuration of a pressure sensor 10. FIG. オペアンプ３１の回路図である。3 is a circuit diagram of an operational amplifier 31. FIG. 第２実施形態の圧力センサに備えられた断線検出回路を一部省略して示す回路図である。It is a circuit diagram which abbreviate | omits and shows a part of disconnection detection circuit with which the pressure sensor of 2nd Embodiment was equipped. 第３実施形態の圧力センサに備えられた断線検出回路を構成するバッファ回路の回路図である。It is a circuit diagram of the buffer circuit which comprises the disconnection detection circuit with which the pressure sensor of 3rd Embodiment was equipped. 第４実施形態の圧力センサに備えられた断線検出回路を構成するバッファ回路の回路図である。It is a circuit diagram of the buffer circuit which comprises the disconnection detection circuit with which the pressure sensor of 4th Embodiment was equipped. 第５実施形態の圧力センサに備えられた断線検出回路３０および増幅・調整回路４０の回路図である。It is a circuit diagram of the disconnection detection circuit 30 and the amplification / adjustment circuit 40 provided in the pressure sensor of the fifth embodiment. 特許文献１に記載のセンサ装置の回路図である。2 is a circuit diagram of a sensor device described in Patent Document 1. FIG.

〈第１実施形態〉
この発明に係る第１実施形態について図を参照して説明する。以下の各実施形態では、この発明に係るセンサ装置として、車両のドア内に配置された圧力センサを例に挙げて説明する。 <First Embodiment>
A first embodiment according to the present invention will be described with reference to the drawings. In each of the following embodiments, a pressure sensor disposed in a vehicle door will be described as an example of the sensor device according to the present invention.

（圧力センサの配置状態）
圧力センサの配置状態について、それを示す図１を参照して説明する。圧力センサ１０は、車両に備えられたドア７０の内部に配置されている。圧力センサ１０は、ドア７０の内部に発生する圧力を検出する。圧力センサ１０は、車両に備えられたＥＣＵ(Electronic Control Unit)５０と接続されており、ＥＣＵ５０はドア７０の内部またはドア７０の周囲の構造物に配置されたエアバッグ６０と接続されている。 (Pressure sensor placement)
The arrangement state of the pressure sensor will be described with reference to FIG. The pressure sensor 10 is disposed inside a door 70 provided in the vehicle. The pressure sensor 10 detects the pressure generated inside the door 70. The pressure sensor 10 is connected to an ECU (Electronic Control Unit) 50 provided in the vehicle, and the ECU 50 is connected to an airbag 60 disposed in a structure inside or around the door 70.

ドア７０に外力が加わり、ドア７０の内部圧力が上昇すると、その上昇した内部圧力が圧力センサ１０によって検出される。その検出された内部圧力に対応した検出信号が圧力センサ１０からＥＣＵ５０へ出力される。ＥＣＵ５０は、入力した検出信号に基づいて内部圧力の大きさを演算し、その演算値が所定の閾値を超えると判定したときにエアバッグ６０に対して作動信号を出力し、エアバッグ６０を作動させる。   When an external force is applied to the door 70 and the internal pressure of the door 70 increases, the increased internal pressure is detected by the pressure sensor 10. A detection signal corresponding to the detected internal pressure is output from the pressure sensor 10 to the ECU 50. The ECU 50 calculates the magnitude of the internal pressure based on the input detection signal, and outputs an operation signal to the airbag 60 when it is determined that the calculated value exceeds a predetermined threshold value. Let

（圧力センサの電気的構成）
次に、圧力センサ１０の電気的構成について、それを示す図２の回路図を参照して説明する。なお、以下の説明において断線とは、非導通状態となる完全な断線の他、一部が導通した状態となる不完全な断線を含む。また、断線とは、圧力センサ１０を製造した後に発生した断線と、製造時に発生した接続不良による断線とを含む意味である。 (Electric configuration of pressure sensor)
Next, the electrical configuration of the pressure sensor 10 will be described with reference to the circuit diagram of FIG. In the following description, the disconnection includes an incomplete disconnection in which a part is in a conductive state in addition to a complete disconnection in a non-conduction state. Moreover, a disconnection is a meaning including the disconnection which generate | occur | produced after manufacturing the pressure sensor 10, and the disconnection by the connection defect which generate | occur | produced at the time of manufacture.

センサ装置１０は、電源Ｖｃｃに接続された可変電流源１１と、この可変電流源１１に接続されたセンシング部２０と、可変電流源１１に接続された断線検出回路３０と、センシング部２０に接続された増幅・調整回路４０とを備える。センシング部２０は、検出対象である圧力に応じた電位差を発生する。断線検出回路３０は、センシング部２０などに発生した断線を検出する。増幅・調整回路４０は、センシング部２０に発生した電位差を増幅・調整する。   The sensor device 10 is connected to the variable current source 11 connected to the power source Vcc, the sensing unit 20 connected to the variable current source 11, the disconnection detection circuit 30 connected to the variable current source 11, and the sensing unit 20. The amplification / adjustment circuit 40 is provided. The sensing unit 20 generates a potential difference corresponding to the pressure to be detected. The disconnection detection circuit 30 detects a disconnection that has occurred in the sensing unit 20 or the like. The amplification / adjustment circuit 40 amplifies / adjusts the potential difference generated in the sensing unit 20.

センサ装置１０は、図示しないシリコン基板上に形成されており、図示しないダイアフラムを備える。このダイアフラムの感圧領域にセンシング部２０が形成されている。センシング部２０は、ピエゾ抵抗Ｒｓ１〜Ｒｓ４を接続してなるブリッジ回路２７を有する。
一対のピエゾ抵抗Ｒｓ１，Ｒｓ２の各一端は、電源端子２１に接続されており、各他端は、もう一対のピエゾ抵抗Ｒｓ４，Ｒｓ３の各一端に接続されている。ピエゾ抵抗Ｒｓ４，Ｒｓ３の各他端は、グランド端子２２に接続されている。つまり、ブリッジ回路２７は、ピエゾ抵抗Ｒｓ１〜Ｒｓ４により、ホイートストンブリッジ回路を構成している。 The sensor device 10 is formed on a silicon substrate (not shown) and includes a diaphragm (not shown). A sensing unit 20 is formed in the pressure-sensitive region of the diaphragm. The sensing unit 20 includes a bridge circuit 27 formed by connecting piezo resistors Rs1 to Rs4.
One end of the pair of piezoresistors Rs1, Rs2 is connected to the power supply terminal 21, and the other end is connected to one end of the other pair of piezoresistors Rs4, Rs3. The other ends of the piezoresistors Rs4 and Rs3 are connected to the ground terminal 22. That is, the bridge circuit 27 constitutes a Wheatstone bridge circuit by the piezo resistors Rs1 to Rs4.

ピエゾ抵抗Ｒｓ１〜Ｒｓ４のうち、一方の対角位置のピエゾ抵抗Ｒｓ１，Ｒｓ３は、圧力の上昇に応じて抵抗値が減少し、他の対角位置のピエゾ抵抗Ｒｓ２，Ｒｓ４は、圧力の上昇に応じて抵抗値が増加するように設定されている。なお、ブリッジ回路２７の各片にピエゾ抵抗を２つずつ設けても良いし、１つのピエゾ抵抗と１つの固定抵抗とを組み合わせた抵抗対を各片に設けても良い。   Among the piezoresistors Rs1 to Rs4, the piezoresistors Rs1 and Rs3 at one diagonal position decrease in resistance as the pressure increases, and the piezoresistors Rs2 and Rs4 at other diagonal positions increase the pressure. The resistance value is set to increase accordingly. Note that two piezoresistors may be provided on each piece of the bridge circuit 27, or a resistor pair in which one piezoresistor and one fixed resistor are combined may be provided on each piece.

この実施形態では、ピエゾ抵抗Ｒｓ１〜Ｒｓ４は、シリコン基板の表層部にボロンなどの不純物を熱拡散してなる熱拡散抵抗であり、温度係数は、数千ｐｐｍ／℃である。   In this embodiment, the piezo resistors Rs1 to Rs4 are thermal diffusion resistors formed by thermally diffusing impurities such as boron in the surface layer portion of the silicon substrate, and have a temperature coefficient of several thousand ppm / ° C.

電源端子２１は、電源供給線１２を介して可変電流源１１と接続されている。グランド端子２２は、グランド線１５を介してグランド電位ＧＮＤと接続されている。ブリッジ回路の第１の中点２５は第１の端子２３に接続されており、第２の中点２６は第２の端子２４に接続されている。第１の端子２３には、第１の中点２５に発生する第１の電位ＶｓＰが現れ、第２の端子２４には、第２の中点２６に発生する第２の電位ＶｓＭが現れる。   The power terminal 21 is connected to the variable current source 11 via the power supply line 12. The ground terminal 22 is connected to the ground potential GND through the ground line 15. The first midpoint 25 of the bridge circuit is connected to the first terminal 23, and the second midpoint 26 is connected to the second terminal 24. A first potential VsP generated at the first midpoint 25 appears at the first terminal 23, and a second potential VsM generated at the second midpoint 26 appears at the second terminal 24.

第１および第２の端子２３，２４は、それぞれ出力線１３，１４を介して増幅・調整回路４０と接続されている。増幅・調整回路４０は、オペアンプ、トランジスタおよび抵抗などから構成されており、第１および第２の中点２５，２６間に発生する電位差、つまり第１の端子２３に発生する第１の電位ＶｓＰと第２の端子２４に発生する第２の電位ＶｓＭとの差（ＶｓＰ−ＶｓＭ）を差動増幅する。出力線１３，１４には、プルダウン抵抗Ｒ２，Ｒ１がそれぞれ接続されている。プルダウン抵抗Ｒ１，Ｒ２は、ピエゾ抵抗Ｒｓ１〜Ｒｓ４の各抵抗値よりも十分大きな抵抗値（例えば、数百ｋΩ）に設定されている。   The first and second terminals 23 and 24 are connected to the amplification / adjustment circuit 40 via output lines 13 and 14, respectively. The amplifying / adjusting circuit 40 includes an operational amplifier, a transistor, a resistor, and the like, and a potential difference generated between the first and second midpoints 25 and 26, that is, a first potential VsP generated at the first terminal 23. And the second potential VsM generated at the second terminal 24 (VsP−VsM) is differentially amplified. Pull-down resistors R2 and R1 are connected to the output lines 13 and 14, respectively. The pull-down resistors R1 and R2 are set to resistance values (for example, several hundred kΩ) sufficiently larger than the resistance values of the piezo resistors Rs1 to Rs4.

断線検出回路３０は、オペアンプ３１により構成されたバッファ回路３６と、オペアンプ３１の出力に直列接続された抵抗回路３５と、第１のウインドウコンパレータ３２と、第２のウインドウコンパレータ３３と、ＯＲ回路３４とを備える。オペアンプ３１の非反転入力端子ＶＰは、電源供給線１２に接続されており、出力は反転入力端子ＶＮに接続されており、ボルテージフォロワを構成する。これにより、センシング部２０に供給される駆動電圧ＶｓＩに影響を与えることなく、駆動電圧ＶｓＩと略同一の電位ＶｓＩｏをオペアンプ３１から出力することができる。   The disconnection detection circuit 30 includes a buffer circuit 36 composed of an operational amplifier 31, a resistance circuit 35 connected in series to the output of the operational amplifier 31, a first window comparator 32, a second window comparator 33, and an OR circuit 34. With. The non-inverting input terminal VP of the operational amplifier 31 is connected to the power supply line 12, and the output is connected to the inverting input terminal VN, which constitutes a voltage follower. Accordingly, the operational amplifier 31 can output the potential VsIo substantially the same as the drive voltage VsI without affecting the drive voltage VsI supplied to the sensing unit 20.

抵抗回路３５は、抵抗ＲＨ，ＲＭ，ＲＬを直列接続した構成になっている。抵抗ＲＨ，ＲＭの中点３５ａには、オペアンプ３１の出力電位ＶｓＩｏを分圧した第１の判定電位ＶｒｅｆＨが発生し、抵抗ＲＭ，ＲＬの中点３５ｂには、オペアンプ３１の出力電位ＶｓＩｏを分圧した第２の判定電位ＶｒｅｆＬが発生する。   The resistance circuit 35 has a configuration in which resistors RH, RM, and RL are connected in series. A first determination potential VrefH obtained by dividing the output potential VsIo of the operational amplifier 31 is generated at the middle point 35a of the resistors RH and RM. An output potential VsIo of the operational amplifier 31 is divided at the middle point 35b of the resistors RM and RL. A compressed second determination potential VrefL is generated.

第１および第２の判定電位ＶｒｅｆＨ，ＶｒｅｆＬは、ブリッジ回路２７における断線を検出するための電位である。第１の判定電位ＶｒｅｆＨは、ブリッジ回路２７の断線により、第１および第２の電位ＶｓＰ，ＶｓＭの少なくとも一方が、正常範囲を超えて駆動電圧ＶｓＩにまで上昇したことを判定するための電位である。また、第２の判定電位ＶｒｅｆＬは、ブリッジ回路２７の断線により、第１および第２の電位ＶｓＰ，ＶｓＭの少なくとも一方が、正常範囲を超えてグランド電位にまで下降したことを判定するための電位である。このため、第１の判定電位ＶｒｅｆＨは、第２の判定電位ＶｒｅｆＬよりも高い電位に設定する。   The first and second determination potentials VrefH and VrefL are potentials for detecting disconnection in the bridge circuit 27. The first determination potential VrefH is a potential for determining that at least one of the first and second potentials VsP and VsM has risen to the drive voltage VsI beyond the normal range due to disconnection of the bridge circuit 27. is there. The second determination potential VrefL is a potential for determining that at least one of the first and second potentials VsP and VsM has fallen to the ground potential beyond the normal range due to the disconnection of the bridge circuit 27. It is. For this reason, the first determination potential VrefH is set to a potential higher than the second determination potential VrefL.

第１のウインドウコンパレータ３２は、抵抗回路３５の中点３５ａ，３５ｂと、出力線１３とに接続されている。そして、第１のウインドウコンパレータ３２は、第１の電位ＶｓＰが第２の判定電位ＶｒｅｆＬ以上かつ第１の判定電位ＶｒｅｆＨ以下のとき、つまり正常範囲内にあるときにローレベル（Ｌ）を出力し、その正常範囲内にないときにハイレベル（Ｈ）を出力する。   The first window comparator 32 is connected to the middle points 35 a and 35 b of the resistance circuit 35 and the output line 13. The first window comparator 32 outputs a low level (L) when the first potential VsP is equal to or higher than the second determination potential VrefL and equal to or lower than the first determination potential VrefH, that is, within the normal range. When it is not within the normal range, a high level (H) is output.

第２のウインドウコンパレータ３３は、抵抗回路３５の中点３５ａ，３５ｂと、出力線１４とに接続されている。そして、第２のウインドウコンパレータ３３は、第２の電位ＶｓＭが第２の判定電位ＶｒｅｆＬ以上かつ第１の判定電位ＶｒｅｆＨ以下のとき、つまり正常範囲内にあるときにローレベル（Ｌ）を出力し、その正常範囲内にないときにハイレベル（Ｈ）を出力する。   The second window comparator 33 is connected to the middle points 35 a and 35 b of the resistance circuit 35 and the output line 14. The second window comparator 33 outputs a low level (L) when the second potential VsM is equal to or higher than the second determination potential VrefL and equal to or lower than the first determination potential VrefH, that is, within the normal range. When it is not within the normal range, a high level (H) is output.

従って、ＯＲ回路３４は、第１および第２のウインドウコンパレータ３２，３３の両方からローレベルが出力されているときのみ、ローレベルの出力信号Ｓｏｕｔを出力する。
また、ＯＲ回路３４は、第１および第２のウインドウコンパレータ３２，３３の少なくとも一方からハイレベルが出力されたときは、ハイレベルの出力信号Ｓｏｕｔを出力する。 Therefore, the OR circuit 34 outputs the low-level output signal Sout only when the low level is output from both the first and second window comparators 32 and 33.
The OR circuit 34 outputs a high-level output signal Sout when a high level is output from at least one of the first and second window comparators 32 and 33.

第１および第２の判定電位ＶｒｅｆＨ，ＶｒｅｆＬは、次のようにして決定する。
この実施形態では、ブリッジ回路２７の駆動電圧ＶｓＩは１〜４Ｖであり、ピエゾ抵抗Ｒｓ１〜Ｒｓ４はそれぞれ数ｋΩである。センシング部２０のどこにも断線の発生していない正常時は、第１および第２の端子２３，２４に発生する第１および第２の電位ＶｓＰ，ＶｓＭは、それぞれ（ＶｓＩ／２）±数十ｍＶの範囲にある。 The first and second determination potentials VrefH and VrefL are determined as follows.
In this embodiment, the drive voltage VsI of the bridge circuit 27 is 1 to 4 V, and the piezoresistors Rs1 to Rs4 are several kΩ each. When there is no disconnection anywhere in the sensing unit 20, the first and second potentials VsP and VsM generated at the first and second terminals 23 and 24 are (VsI / 2) ± several tens, respectively. It is in the range of mV.

そこで、この実施形態では、第１および第２の判定電位ＶｒｅｆＨ，ＶｒｅｆＬを次の式（３）および（４）により設定する。   Therefore, in this embodiment, the first and second determination potentials VrefH and VrefL are set by the following equations (3) and (4).

ＶｒｅｆＨ＝ＶｓＩ＊０．６ ・・・（３）
ＶｒｅｆＬ＝ＶｓＩ＊０．４ ・・・（４） VrefH = VsI * 0.6 (3)
VrefL = VsI * 0.4 (4)

また、ブリッジ回路２７の断線が不完全で一部が導通しているような場合は、第１および第２の電位ＶｓＰ，ＶｓＭが駆動電圧ＶｓＩにまで上昇しなかったり、グランド電位まで下降しなかったりすることが考えられる。
そこで、第１の判定電位ＶｒｅｆＨは、駆動電圧ＶｓＩの０．６倍、つまり正常範囲に対して１０％のみ高く設定し、第２の判定電位ＶｒｅｆＬは、駆動電圧ＶｓＩの０．４倍、つまり正常範囲に対して１０％のみ低く設定しているため、ブリッジ回路２７の不完全な断線をも検出することができる。 Further, when the disconnection of the bridge circuit 27 is incomplete and a part thereof is conductive, the first and second potentials VsP and VsM do not increase to the drive voltage VsI or decrease to the ground potential. Can be considered.
Therefore, the first determination potential VrefH is set to 0.6 times the drive voltage VsI, that is, only 10% higher than the normal range, and the second determination potential VrefL is set to 0.4 times the drive voltage VsI, that is, Since only 10% is set lower than the normal range, incomplete disconnection of the bridge circuit 27 can be detected.

また、上記の理由により、抵抗回路３５を構成する各抵抗ＲＨ，ＲＭ，ＲＬは、次の式（５）および（６）を満足するように計算して設定する。この実施形態では、抵抗ＲＨ，ＲＭ，ＲＬの各抵抗値はそれぞれ数十〜数百ｋΩである。   For the above reason, the resistors RH, RM, and RL constituting the resistor circuit 35 are calculated and set so as to satisfy the following equations (5) and (6). In this embodiment, each resistance value of the resistors RH, RM, RL is several tens to several hundreds kΩ.

ＶｒｅｆＨ＝ＶｓＩ＊（ＲＭ＋ＲＬ）／（ＲＨ＋ＲＭ＋ＲＬ） ・・・（５）
ＶｒｅｆＬ＝ＶｓＩ＊ＲＬ／（ＲＨ＋ＲＭ＋ＲＬ） ・・・（６） VrefH = VsI * (RM + RL) / (RH + RM + RL) (5)
VrefL = VsI * RL / (RH + RM + RL) (6)

次に、オペアンプ３１の回路構成について、それを示す図３を参照して説明する。
オペアンプ３１は、第１の差動増幅部３１ｆと、第２の差動増幅部３１ｇと、第１のカレントミラー回路３１ｈと、第２のカレントミラー回路３１ｉと、第３のカレントミラー回路３１ｊと、第１の定電流源３１ａと、第２の定電流源３１ｂと、出力部３１ｋとを備える。オペアンプ３１は、出力端子３１ｅと反転入力端子ＶＮとを接続したボルテージフォロワを構成している。 Next, the circuit configuration of the operational amplifier 31 will be described with reference to FIG.
The operational amplifier 31 includes a first differential amplifier 31f, a second differential amplifier 31g, a first current mirror circuit 31h, a second current mirror circuit 31i, and a third current mirror circuit 31j. The 1st constant current source 31a, the 2nd constant current source 31b, and the output part 31k are provided. The operational amplifier 31 constitutes a voltage follower in which an output terminal 31e and an inverting input terminal VN are connected.

第１の差動増幅部３１ｆは、非反転入力端子ＶＰにゲートが接続されたＰチャンネル型のＭＯＳＦＥＴ（P-channel-type-Metal-Oxide-Semiconductor Field-Effect Transistor：以下、ＰＭＯＳトランジスタと略す)Ｐ１と、反転入力端子ＶＮにゲートが接続されたＰＭＯＳトランジスタＰ２とから構成される。第２の差動増幅部３１ｇは、非反転入力端子ＶＰにゲートが接続されたＮチャンネル型のＭＯＳＦＥＴ（以下、ＮＭＯＳトランジスタと略す）Ｎ６と、反転入力端子ＶＮにゲートが接続されたＮＭＯＳトランジスタＮ５とから構成される。   The first differential amplifier 31f is a P-channel type MOSFET (P-channel-type-Metal-Oxide-Semiconductor Field-Effect Transistor: hereinafter abbreviated as a PMOS transistor) whose gate is connected to the non-inverting input terminal VP. P1 and a PMOS transistor P2 having a gate connected to the inverting input terminal VN. The second differential amplifier 31g includes an N-channel type MOSFET (hereinafter abbreviated as NMOS transistor) N6 whose gate is connected to the non-inverting input terminal VP, and an NMOS transistor N5 whose gate is connected to the inverting input terminal VN. It consists of.

ＰＭＯＳトランジスタＰ１，Ｐ２の共通ソースには、第１の定電流源３１ａが接続されている。ＰＭＯＳトランジスタＰ１のドレインには、ＮＭＯＳトランジスタＮ１のドレインが、ＰＭＯＳトランジスタＰ２のドレインには、ＮＭＯＳトランジスタＮ２のドレインがそれぞれ接続されている。ＮＭＯＳトランジスタＮ１，Ｎ３の各ゲートは共通接続されており、ＮＭＯＳトランジスタＮ１のドレインはゲートに接続されている。つまり、第１のカレントミラー回路３１ｈは、ＰＭＯＳトランジスタＰ１の能動負荷として作用する。
ＮＭＯＳトランジスタＮ２，Ｎ４の各ゲートは共通接続されており、ＮＭＯＳトランジスタＮ２のドレインはゲートに接続されている。つまり、第２のカレントミラー回路３１ｉは、ＰＭＯＳトランジスタＰ２の能動負荷として作用する。 A first constant current source 31a is connected to a common source of the PMOS transistors P1 and P2. The drain of the NMOS transistor N1 is connected to the drain of the PMOS transistor P1, and the drain of the NMOS transistor N2 is connected to the drain of the PMOS transistor P2. The gates of the NMOS transistors N1 and N3 are commonly connected, and the drain of the NMOS transistor N1 is connected to the gate. That is, the first current mirror circuit 31h functions as an active load for the PMOS transistor P1.
The gates of the NMOS transistors N2 and N4 are commonly connected, and the drain of the NMOS transistor N2 is connected to the gate. That is, the second current mirror circuit 31i functions as an active load for the PMOS transistor P2.

ＮＭＯＳトランジスタＮ５，Ｎ６の共通ソースには、第２の定電流源３１ｂが接続されている。ＮＭＯＳトランジスタＮ５のドレインには、ＰＭＯＳトランジスタＰ３のドレインが、ＮＭＯＳトランジスタＮ６のドレインには、ＰＭＯＳトランジスタＰ４のドレインがそれぞれ接続されている。ＰＭＯＳトランジスタＰ３，Ｐ４の各ゲートは共通接続されており、ＰＭＯＳトランジスタＰ３のドレインはゲートに接続されている。ＰＭＯＳトランジスタＰ３，Ｐ４の各ソースは、電源Ｖｃｃに接続されている。つまり、第３のカレントミラー回路３１ｊは、第２の差動増幅部３１ｇの能動負荷として作用する。   A second constant current source 31b is connected to a common source of the NMOS transistors N5 and N6. The drain of the PMOS transistor P3 is connected to the drain of the NMOS transistor N5, and the drain of the PMOS transistor P4 is connected to the drain of the NMOS transistor N6. The gates of the PMOS transistors P3 and P4 are commonly connected, and the drain of the PMOS transistor P3 is connected to the gate. The sources of the PMOS transistors P3 and P4 are connected to the power supply Vcc. That is, the third current mirror circuit 31j acts as an active load for the second differential amplifier 31g.

また、ＰＭＯＳトランジスタＰ４のドレインと、ＮＭＯＳトランジスタＮ６のドレインとの間が、ライン３１ｎによって出力部３１ｋを構成するＰＭＯＳトランジスタＰ５のゲートに接続されている。また、第３のカレントミラー回路３１ｊを構成するＰＭＯＳトランジスタＰ３のドレインと、第２の差動増幅部３１ｇを構成するＮＭＯＳトランジスタＮ５との間と、第１のカレントミラー回路３１ｈを構成するＮＭＯＳトランジスタＮ３のドレインとが、ライン３１ｍによって接続されている。このため、第１の差動増幅部３１ｆが動作して第１のカレントミラー回路３１ｈに流れる電流値が変化すると、第３のカレントミラー回路３１ｊに流れる電流値が変化する。   The drain of the PMOS transistor P4 and the drain of the NMOS transistor N6 are connected to the gate of the PMOS transistor P5 constituting the output unit 31k by a line 31n. Further, between the drain of the PMOS transistor P3 constituting the third current mirror circuit 31j and the NMOS transistor N5 constituting the second differential amplifier 31g, the NMOS transistor constituting the first current mirror circuit 31h. The drain of N3 is connected by a line 31m. For this reason, when the first differential amplifier 31f operates and the current value flowing through the first current mirror circuit 31h changes, the current value flowing through the third current mirror circuit 31j changes.

また、ライン３１ｎと、第２のカレントミラー回路３１ｉを構成するＮＭＯＳトランジスタＮ４のドレインとが、ライン３１ｐによって接続されている。このため、第１の差動増幅部３１ｆが動作して第２のカレントミラー回路３１ｉに流れる電流値が変化すると、第２の差動増幅部３１ｇを構成するＮＭＯＳトランジスタＮ６のドレイン電位、すなわち、出力部３１ｋを構成するＰＭＯＳトランジスタＰ５のゲート電位が変化し、出力端子３１ｅの電位ＶｓＩｏが変化する。
また、ＰＭＯＳトランジスタＰ５のドレインには、発振防止のための位相補償用コンデンサＣ１が接続されている。 Further, the line 31n and the drain of the NMOS transistor N4 constituting the second current mirror circuit 31i are connected by a line 31p. For this reason, when the first differential amplifier 31f operates and the value of the current flowing through the second current mirror circuit 31i changes, the drain potential of the NMOS transistor N6 constituting the second differential amplifier 31g, that is, The gate potential of the PMOS transistor P5 constituting the output unit 31k changes, and the potential VsIo of the output terminal 31e changes.
Further, a phase compensation capacitor C1 for preventing oscillation is connected to the drain of the PMOS transistor P5.

正常時は入力信号ＶｓＩは１〜４Ｖである。ＶｓＩが低いときは、ＮＭＯＳトランジスタにより構成された第２の差動増幅部３１ｇは動作しないが、ＰＭＯＳトランジスタにより構成された第１の差動増幅部３１ｆが動作するため、入力信号ＶｓＩと略同一電位の出力電位ＶｓＩｏを出力することができる。ＶｓＩが高いときには、ＰＭＯＳトランジスタにより構成された第１の差動増幅部３１ｆは動作しないが、ＮＭＯＳトランジスタにより構成された第２の差動増幅部３１ｇが動作するため、入力信号ＶｓＩと略同一電位の出力電位ＶｓＩｏを出力することができる。ＶｓＩが中間の電位の場合は、ＰＭＯＳトランジスタにより構成された第１の差動増幅部３１ｆとＮＭＯＳトランジスタにより構成された第２の差動増幅部３１ｇの両方が動作し、入力信号ＶｓＩと略同一電位の出力電位ＶｓＩｏを出力することができる。   When normal, the input signal VsI is 1 to 4V. When VsI is low, the second differential amplifier 31g configured by the NMOS transistor does not operate, but the first differential amplifier 31f configured by the PMOS transistor operates and is therefore substantially the same as the input signal VsI. The potential output potential VsIo can be output. When VsI is high, the first differential amplifying unit 31f configured by the PMOS transistor does not operate, but the second differential amplifying unit 31g configured by the NMOS transistor operates, and therefore has substantially the same potential as the input signal VsI. Output potential VsIo can be output. When VsI is an intermediate potential, both the first differential amplifier 31f formed of the PMOS transistor and the second differential amplifier 31g formed of the NMOS transistor operate and are substantially the same as the input signal VsI. The potential output potential VsIo can be output.

センシング部２０などにおいて断線が発生し、入力信号ＶｓＩが、電源電位Ｖｃｃまたは電源電位Ｖｃｃに近い電位にまで上昇したときは、ＰＭＯＳトランジスタにより構成された第１の差動増幅部３１ｆは動作しないが、ＮＭＯＳトランジスタにより構成された第２の差動増幅部３１ｇが動作するため、入力信号ＶｓＩと略同一電位の出力電位ＶｓＩｏを出力することができる。   When a disconnection occurs in the sensing unit 20 or the like and the input signal VsI rises to the power supply potential Vcc or a potential close to the power supply potential Vcc, the first differential amplification unit 31f constituted by the PMOS transistor does not operate. Since the second differential amplifier 31g configured by the NMOS transistor operates, the output potential VsIo having substantially the same potential as the input signal VsI can be output.

つまり、オペアンプ３１は、グランド電位に近い電位から電源電位までの広い入力レンジを有するため、センシング部２０などに断線が発生した場合であっても、入力信号ＶｓＩと略同電位の出力電位ＶｓＩｏを出力できる。
従って、抵抗回路３５から発生する第１および第２の判定電位ＶｒｅｆＨ，ＶｒｅｆＬと入力信号ＶｓＩとの比が変動しないため、断線を高精度で検出することができる。 That is, since the operational amplifier 31 has a wide input range from a potential close to the ground potential to the power supply potential, even if a disconnection occurs in the sensing unit 20 or the like, an output potential VsIo that is substantially the same potential as the input signal VsI. Can output.
Accordingly, since the ratio between the first and second determination potentials VrefH and VrefL generated from the resistance circuit 35 and the input signal VsI does not fluctuate, the disconnection can be detected with high accuracy.

［断線検出］
次に、ブリッジ回路２７に発生した断線の検出について説明する。
（電源側の断線により駆動電源が供給されない場合）
電源側の断線により駆動電源が供給されない場合としては、電源線１２と電源端子２１との接続部位が断線した状態（例えば、電源線１２と電源端子２１とのボンディング不良など）、電源線１２が断線した状態、ピエゾ抵抗Ｒｓ１，Ｒｓ２が両方とも断線した状態、あるいは、それらの状態の２つ以上が同時に発生している状態などが存在する。 [Disconnection detection]
Next, detection of disconnection occurring in the bridge circuit 27 will be described.
(When drive power is not supplied due to disconnection on the power supply side)
In the case where the driving power is not supplied due to the disconnection on the power supply side, the connection portion between the power supply line 12 and the power supply terminal 21 is disconnected (for example, bonding failure between the power supply line 12 and the power supply terminal 21), There are a disconnected state, a state in which both of the piezoresistors Rs1 and Rs2 are disconnected, a state in which two or more of these states occur simultaneously, and the like.

これらの状態が発生すると、第１および第２の電位ＶｓＰ，ＶｓＭは、グランド電位まで低下する。一方、可変電流源１１の作用により、オペアンプ３１の入力電位は、略電源電位Ｖｃｃまで上昇する。このため、オペアンプ３１の出力電位ＶｓＩｏも略電源電位Ｖｃｃまで上昇するため、第２の判定電位ＶｒｅｆＬは、次の式（７）に示す電位になる。   When these states occur, the first and second potentials VsP and VsM are lowered to the ground potential. On the other hand, due to the action of the variable current source 11, the input potential of the operational amplifier 31 rises to approximately the power supply potential Vcc. For this reason, since the output potential VsIo of the operational amplifier 31 also rises to substantially the power supply potential Vcc, the second determination potential VrefL becomes a potential represented by the following equation (7).

ＶｒｅｆＬ≒Ｖｃｃ＊０．４ ・・・（７）   VrefL≈Vcc * 0.4 (7)

従って、次の式（８）が成立する。   Therefore, the following equation (8) is established.

ＶｓＰ，ＶｓＭ＜ＶｒｅｆＬ ・・・（８）   VsP, VsM <VrefL (8)

これにより、第１および第２のウインドウコンパレータ３２，３３は、それぞれハイレベル（Ｈ）を出力するため、ＯＲ回路３４の出力Ｓｏｕｔはハイレベルになるので、断線を検出することができる。   Accordingly, since the first and second window comparators 32 and 33 each output a high level (H), the output Sout of the OR circuit 34 becomes a high level, so that a disconnection can be detected.

（グランド側の断線によりグランドされない場合）
グランド側の断線によりグランドされない場合としては、グランド線１５とグランド端子２２との接続部位が断線した状態（例えば、グランド線１５とグランド端子２２とのボンディング不良など）、グランド線１５が断線した状態、ピエゾ抵抗Ｒｓ３，Ｒｓ４が両方とも断線した状態、あるいは、それらの状態の２つ以上が同時に発生している状態などが存在する。 (When not grounded due to disconnection on the ground side)
In the case where the ground is not ground due to the disconnection on the ground side, the connection part between the ground line 15 and the ground terminal 22 is disconnected (for example, bonding failure between the ground line 15 and the ground terminal 22), or the ground line 15 is disconnected. There are a state in which both of the piezoresistors Rs3 and Rs4 are disconnected, or a state in which two or more of these states occur simultaneously.

これらの状態が発生すると、第１および第２の電位ＶｓＰ，ＶｓＭは、略電源電位まで上昇する。一方、可変電流源１１の作用により、オペアンプ３１の入力電位は、略電源電位Ｖｃｃまで上昇する。このため、オペアンプ３１の出力電位ＶｓＩｏも略電源電位Ｖｃｃまで上昇するため、第１の判定電位ＶｒｅｆＨは、次の式（９）に示す電位になる。   When these states occur, the first and second potentials VsP and VsM rise to substantially the power supply potential. On the other hand, due to the action of the variable current source 11, the input potential of the operational amplifier 31 rises to approximately the power supply potential Vcc. For this reason, since the output potential VsIo of the operational amplifier 31 also rises to substantially the power supply potential Vcc, the first determination potential VrefH becomes a potential represented by the following equation (9).

ＶｒｅｆＨ≒Ｖｃｃ＊０．６ ・・・（９）   VrefH≈Vcc * 0.6 (9)

また、第１および第２の電位ＶｓＰ，ＶｓＭは、次の式（１０）および（１１）に示す電位になる。   Further, the first and second potentials VsP and VsM are potentials represented by the following equations (10) and (11).

ＶｓＰ＝Ｒ２＊ＶｓＩ／（Ｒｓ１＋Ｒ２）≒Ｒ２＊Ｖｃｃ／（Ｒｓ１＋Ｒ２）
・・・（１０）
ＶｓＭ＝Ｒ１＊ＶｓＩ／（Ｒｓ２＋Ｒ１）≒Ｒ１＊Ｖｃｃ／（Ｒｓ２＋Ｒ１）
・・・（１１） VsP = R2 * VsI / (Rs1 + R2) ≈R2 * Vcc / (Rs1 + R2)
... (10)
VsM = R1 * VsI / (Rs2 + R1) ≈R1 * Vcc / (Rs2 + R1)
(11)

また、プルダウン抵抗Ｒ１，Ｒ２の各抵抗値は、ピエゾ抵抗Ｒｓ１〜Ｒｓ４の各抵抗値よりも十分大きいため、次の式（１２）および（１３）が成立する。   Further, since the resistance values of the pull-down resistors R1 and R2 are sufficiently larger than the resistance values of the piezo resistors Rs1 to Rs4, the following equations (12) and (13) are established.

ＶｓＰ≒Ｖｃｃ ・・・（１２）
ＶｓＭ≒Ｖｃｃ ・・・（１３） VsP≈Vcc (12)
VsM≈Vcc (13)

従って、次の（１４）式が成立する。   Therefore, the following equation (14) is established.

ＶｓＰ，ＶｓＭ＞ＶｒｅｆＨ ・・・（１４）   VsP, VsM> VrefH (14)

これにより、第１および第２のウインドウコンパレータ３２，３３は、それぞれハイレベル（Ｈ）を出力するため、ＯＲ回路３４の出力Ｓｏｕｔはハイレベルになるので、断線を検出することができる。   Accordingly, since the first and second window comparators 32 and 33 each output a high level (H), the output Sout of the OR circuit 34 becomes a high level, so that a disconnection can be detected.

（断線により第１の電位ＶｓＰが異常な場合）
断線により第１の電位ＶｓＰが異常な場合としては、出力線１３と第１の端子２３との接続部位が断線した状態（例えば、出力線１３と第１の端子２３とのボンディング不良など）、出力線１３が断線した状態、ピエゾ抵抗Ｒｓ１，Ｒｓ４の少なくとも一方が断線した状態、あるいは、それらの状態の２つ以上が同時に発生している状態などが存在する。 (When the first potential VsP is abnormal due to disconnection)
As a case where the first potential VsP is abnormal due to disconnection, a state where the connection portion between the output line 13 and the first terminal 23 is disconnected (for example, bonding failure between the output line 13 and the first terminal 23), There are a state in which the output line 13 is disconnected, a state in which at least one of the piezoresistors Rs1 and Rs4 is disconnected, or a state in which two or more of these states occur simultaneously.

これらの状態のうちピエゾ抵抗Ｒｓ１のみ断線した場合、出力線１３に接続されたプルダウン抵抗Ｒ２の抵抗値は、ピエゾ抵抗Ｒｓ１の抵抗値よりも十分大きいので、第１の電位ＶｓＰは、略駆動電源の電位ＶｓＩまで上昇する。このため、次の式（１５）および（１６）が成立する。
ＶｓＰ＞ＶｒｅｆＨ ・・・（１５）
ＶｒｅｆＬ＜ＶｓＭ＜ＶｒｅｆＨ ・・・（１６） When only the piezoresistor Rs1 is disconnected in these states, since the resistance value of the pull-down resistor R2 connected to the output line 13 is sufficiently larger than the resistance value of the piezoresistor Rs1, the first potential VsP is substantially equal to the driving power supply. To the potential VsI. Therefore, the following expressions (15) and (16) are established.
VsP> VrefH (15)
VrefL <VsM <VrefH (16)

これにより、第１のウインドウコンパレータ３２の出力がハイレベルになり、第２のウインドウコンパレータ３３の出力がローレベルになるため、ＯＲ回路３４の出力Ｓｏｕｔはハイレベルになるので、断線を検出することができる。
また、ピエゾ抵抗Ｒｓ１のみ断線した場合以外の状態が発生すると、第１の電位ＶｓＰは、出力線１３に接続されたプルダウン抵抗Ｒ２によりグランド電位に低下する。このため、次の式（１７）および（１８）が成立する。 As a result, the output of the first window comparator 32 becomes high level and the output of the second window comparator 33 becomes low level, so that the output Sout of the OR circuit 34 becomes high level, so that disconnection is detected. Can do.
Further, when a state other than the case where only the piezoresistor Rs1 is disconnected occurs, the first potential VsP is lowered to the ground potential by the pull-down resistor R2 connected to the output line 13. Therefore, the following expressions (17) and (18) are established.

ＶｓＰ＜ＶｒｅｆＬ ・・・（１７）
ＶｒｅｆＬ＜ＶｓＭ＜ＶｒｅｆＨ ・・・（１８） VsP <VrefL (17)
VrefL <VsM <VrefH (18)

これにより、第１のウインドウコンパレータ３２の出力がハイレベルになり、第２のウインドウコンパレータ３３の出力がローレベルになるため、ＯＲ回路３４の出力Ｓｏｕｔはハイレベルになるので、断線を検出することができる。   As a result, the output of the first window comparator 32 becomes high level and the output of the second window comparator 33 becomes low level, so that the output Sout of the OR circuit 34 becomes high level, so that disconnection is detected. Can do.

（断線により第２の電位ＶｓＭが異常な場合）
断線により第２の電位ＶｓＭが異常な場合としては、出力線１４と第２の端子２４との接続部位が断線した状態（例えば、出力線１４と第２の端子２４とのボンディング不良など）、出力線１４が断線した状態、ピエゾ抵抗Ｒｓ２，Ｒｓ３の少なくとも一方が断線した状態、あるいは、それらの状態の２つ以上が同時に発生している状態などが存在する。 (When the second potential VsM is abnormal due to disconnection)
As a case where the second potential VsM is abnormal due to disconnection, the connection part between the output line 14 and the second terminal 24 is disconnected (for example, bonding failure between the output line 14 and the second terminal 24), There are a state in which the output line 14 is disconnected, a state in which at least one of the piezoresistors Rs2 and Rs3 is disconnected, or a state in which two or more of these states occur simultaneously.

これらの状態のうちピエゾ抵抗Ｒｓ２のみ断線した場合、出力線１４に接続されたプルダウン抵抗Ｒ１の抵抗値は、ピエゾ抵抗Ｒｓ２の抵抗値よりも十分大きいので、第２の電位ＶｓＭは、略駆動電源の電位ＶｓＩまで上昇する。このため、次の式（１９）および（２０）が成立する。
ＶｓＭ＞ＶｒｅｆＨ ・・・（１９）
ＶｒｅｆＬ＜ＶｓＰ＜ＶｒｅｆＨ ・・・（２０） When only the piezoresistor Rs2 is disconnected in these states, since the resistance value of the pull-down resistor R1 connected to the output line 14 is sufficiently larger than the resistance value of the piezoresistor Rs2, the second potential VsM is substantially equal to the driving power supply. To the potential VsI. Therefore, the following expressions (19) and (20) are established.
VsM> VrefH (19)
VrefL <VsP <VrefH (20)

これにより、第２のウインドウコンパレータ３３の出力がハイレベルになり、第１のウインドウコンパレータ３２の出力がローレベルになるため、ＯＲ回路３４の出力Ｓｏｕｔはハイレベルになるので、断線を検出することができる。
また、ピエゾ抵抗Ｒｓ２のみ断線した場合以外の状態が発生すると、第２の電位ＶｓＭは、出力線１４に接続されたプルダウン抵抗Ｒ１によりグランド電位に低下する。このため、次の式（２１）および（２２）が成立する。 As a result, the output of the second window comparator 33 becomes high level, and the output of the first window comparator 32 becomes low level. Therefore, the output Sout of the OR circuit 34 becomes high level, so that disconnection is detected. Can do.
Further, when a state other than the case where only the piezoresistor Rs2 is disconnected occurs, the second potential VsM is lowered to the ground potential by the pull-down resistor R1 connected to the output line. Therefore, the following expressions (21) and (22) are established.

ＶｓＭ＜ＶｒｅｆＬ ・・・（２１）
ＶｒｅｆＬ＜ＶｓＰ＜ＶｒｅｆＨ ・・・（２２） VsM <VrefL (21)
VrefL <VsP <VrefH (22)

これにより、第２のウインドウコンパレータ３３の出力がハイレベルになり、第１のウインドウコンパレータ３２の出力がローレベルになるため、ＯＲ回路３４の出力Ｓｏｕｔはハイレベルになるので、断線を検出することができる。   As a result, the output of the second window comparator 33 becomes high level, and the output of the first window comparator 32 becomes low level. Therefore, the output Sout of the OR circuit 34 becomes high level, so that disconnection is detected. Can do.

以上のように、第１実施形態の圧力センサ１０を使用すれば、センシング部２０に発生し得る断線を総て検出することができる。また、電源線１２およびグランド線１５の少なくとも一方の断線をも検出することができる。   As described above, if the pressure sensor 10 according to the first embodiment is used, all disconnections that may occur in the sensing unit 20 can be detected. In addition, disconnection of at least one of the power supply line 12 and the ground line 15 can also be detected.

〈第２実施形態〉
次に、この発明の第２実施形態について図４を参照して説明する。図４は、この実施形態の圧力センサに備えられた断線検出回路を一部省略して示す回路図である。この実施形態の圧力センサは、抵抗回路３５がセンシング部２０の感度の温度補償抵抗を兼用していることを特徴とする。なお、第１実施形態と同じ構成については同一の符号を使用し、説明を省略する。 Second Embodiment
Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 4 is a circuit diagram showing a part of the disconnection detection circuit provided in the pressure sensor of this embodiment. The pressure sensor of this embodiment is characterized in that the resistance circuit 35 also serves as a temperature compensation resistor for the sensitivity of the sensing unit 20. In addition, about the same structure as 1st Embodiment, the same code | symbol is used and description is abbreviate | omitted.

断線検出回路３０は、第１実施形態の断線検出回路３０に備えられていたオペアンプ３１を備えていない。抵抗回路３５は、電源線１２に接続されている。抵抗回路３５は、センシング部２０の温度特性を補償するための温度補償回路であるとともに、第１および第２の判定電位ＶｒｅｆＨ，ＶｒｅｆＬを生成する回路でもある。抵抗回路３５と第１および第２のウインドウコンパレータ３２，３３との接続関係は第１実施形態の断線検出回路３０と同じである。   The disconnection detection circuit 30 does not include the operational amplifier 31 provided in the disconnection detection circuit 30 of the first embodiment. The resistance circuit 35 is connected to the power supply line 12. The resistance circuit 35 is a temperature compensation circuit for compensating the temperature characteristic of the sensing unit 20 and also a circuit that generates the first and second determination potentials VrefH and VrefL. The connection relationship between the resistor circuit 35 and the first and second window comparators 32 and 33 is the same as that of the disconnection detection circuit 30 of the first embodiment.

ここで、可変電流源１１の電流値をＩｓ、可変電流源１１から電源線１２を介してブリッジ回路２７に流れる電流値をＩｓｇ、ピエゾ抵抗Ｒｓ１〜Ｒｓ４の抵抗値の合計をＲｓとすると、電流値Ｉｓｇは次の式（２３）により求めることができる。   Here, if the current value of the variable current source 11 is Is, the current value flowing from the variable current source 11 to the bridge circuit 27 via the power line 12 is Isg, and the total resistance value of the piezo resistors Rs1 to Rs4 is Rs, The value Isg can be obtained by the following equation (23).

Ｉｓｇ＝Ｉｓ＊１／（１＋Ｒｓ／（ＲＨ＋ＲＭ＋ＲＬ）） ・・・（２３）   Isg = Is * 1 / (1 + Rs / (RH + RM + RL)) (23)

この実施形態では、抵抗ＲＨ，ＲＭ，ＲＬはそれぞれＣｒＳｉなどの薄膜抵抗であり、各抵抗値はそれぞれ数十〜数百ｋΩである。また、各ピエゾ抵抗Ｒｓ１〜Ｒｓ４は熱拡散抵抗であり、各抵抗値はそれぞれ数ｋΩである。
従って、電流値Ｉｓｇは略電流値Ｉｓと等しくなるため、電源線１２に抵抗回路３５を接続したことにより、ブリッジ回路２７に流れる電流値Ｉｓｇが大きく減少し、圧力センサ１０の感度が低下するおそれがない。 In this embodiment, the resistors RH, RM, and RL are thin film resistors such as CrSi, and each resistance value is several tens to several hundreds kΩ. Each piezoresistor Rs1 to Rs4 is a thermal diffusion resistor, and each resistance value is several kΩ.
Therefore, since the current value Isg is substantially equal to the current value Is, the connection of the resistor circuit 35 to the power supply line 12 greatly reduces the current value Isg flowing through the bridge circuit 27 and may reduce the sensitivity of the pressure sensor 10. There is no.

また、各ピエゾ抵抗Ｒｓ１〜Ｒｓ４は熱拡散抵抗であり、正の温度特性を有し、各抵抗温度係数は数千ｐｐｍ／℃であるため、圧力センサ１０の環境温度が上昇すると、ピエゾ抵抗Ｒｓ１〜Ｒｓ４の各抵抗値が高くなる。このため、ブリッジ回路２７に流れる電流値Ｉｓｇが減少し、圧力センサ１０の感度が低下する。   Further, each of the piezoresistors Rs1 to Rs4 is a thermal diffusion resistor, has a positive temperature characteristic, and each resistance temperature coefficient is several thousand ppm / ° C. Therefore, when the environmental temperature of the pressure sensor 10 increases, the piezoresistor Rs1 Each resistance value of ~ Rs4 is increased. For this reason, the current value Isg flowing through the bridge circuit 27 decreases, and the sensitivity of the pressure sensor 10 decreases.

そこで、抵抗回路３５の抵抗値を調整し、電流値Ｉｓｇを調整することにより、感度の温度補償を行う。例えば、複数の環境温度毎の電流値Ｉｓｇをそれぞれ計測し、それら計測値の中心値を算出する。そして、その中心値と理想値との誤差がなくなるように抵抗回路３５の抵抗値を設定する。具体的には、前述の式（２３）より、電流値Ｉｓｇを大きくしたい場合は、抵抗回路３５の抵抗値（ＲＨ＋ＲＭ＋ＲＬ）を高くし、逆に電流値Ｉｓｇを小さくしたい場合は、抵抗回路３５の抵抗値（ＲＨ＋ＲＭ＋ＲＬ）を低くする。
このとき、抵抗回路３５の各抵抗の抵抗温度係数は略ゼロであるため、抵抗回路３５に設定した抵抗値が環境温度により変化しないので、電流値Ｉｓｇを高精度で調整することができる。 Therefore, the temperature value of the sensitivity is compensated by adjusting the resistance value of the resistance circuit 35 and adjusting the current value Isg. For example, the current value Isg for each of a plurality of environmental temperatures is measured, and the center value of these measured values is calculated. Then, the resistance value of the resistance circuit 35 is set so that the error between the center value and the ideal value is eliminated. Specifically, from the above equation (23), when it is desired to increase the current value Isg, the resistance value (RH + RM + RL) of the resistance circuit 35 is increased, and conversely, when the current value Isg is desired to be decreased, Lower the resistance value (RH + RM + RL).
At this time, since the resistance temperature coefficient of each resistance of the resistance circuit 35 is substantially zero, the resistance value set in the resistance circuit 35 does not change depending on the environmental temperature, so that the current value Isg can be adjusted with high accuracy.

以上のように、第２実施形態の圧力センサ１０を使用すれば、センシング部２０の温度補償のための抵抗回路３５に発生する電位を分圧して第１および第２の判定電位ＶrefＨ，ＶrefＬを生成することができるため、第１および第２の判定電位を生成するための専用の回路を設ける必要がない。
従って、上記の専用の回路を設ける必要のない分、回路面積を小さくすることができ、かつ、圧力センサ１０の製造コストを低減することができる。 As described above, if the pressure sensor 10 of the second embodiment is used, the potentials generated in the resistance circuit 35 for temperature compensation of the sensing unit 20 are divided to obtain the first and second determination potentials VrefH and VrefL. Therefore, it is not necessary to provide a dedicated circuit for generating the first and second determination potentials.
Therefore, the circuit area can be reduced and the manufacturing cost of the pressure sensor 10 can be reduced because the dedicated circuit is not necessary.

〈第３実施形態〉
次に、この発明の第３実施形態について図５を参照して説明する。図５は、この実施形態の圧力センサに備えられた断線検出回路を構成するバッファ回路の回路図である。 <Third Embodiment>
Next, a third embodiment of the present invention will be described with reference to FIG. FIG. 5 is a circuit diagram of a buffer circuit constituting the disconnection detection circuit provided in the pressure sensor of this embodiment.

バッファ回路３６は、ＰＮＰ型バイポーラトランジスタＴ１と、ＮＰＮ型バイポーラトランジスタＴ２と、定電流源３１ｃとを備える。トランジスタＴ１のベースは電源線１２に、エミッタは定電流源３１ｃを介して電源Ｖｃｃに、コレクタはグランドＧＮＤにそれぞれ接続されている。トランジスタＴ２のベースはトランジスタＴ１のエミッタに接続されており、ベース・コレクタ間には定電流源３１ｃが接続されており、エミッタは抵抗回路３５に接続されている。トランジスタＴ１はトランジスタＴ２のベース電位を決定する役割をしている。   The buffer circuit 36 includes a PNP bipolar transistor T1, an NPN bipolar transistor T2, and a constant current source 31c. The base of the transistor T1 is connected to the power supply line 12, the emitter is connected to the power supply Vcc via the constant current source 31c, and the collector is connected to the ground GND. The base of the transistor T2 is connected to the emitter of the transistor T1, the constant current source 31c is connected between the base and the collector, and the emitter is connected to the resistance circuit 35. The transistor T1 serves to determine the base potential of the transistor T2.

ここで、トランジスタＴ１のベースに印加される電位をＶｓＩ、トランジスタＴ１，Ｔ２のベース・エミッタ間電圧をそれぞれＶＢＥ（Ｔ１），ＶＢＥ（Ｔ２）、トランジスタＴ２のエミッタの出力電位をＶｓＩｏとすると、次の式（２４）が成立する。   Here, if the potential applied to the base of the transistor T1 is VsI, the base-emitter voltages of the transistors T1 and T2 are VBE (T1) and VBE (T2), respectively, and the output potential of the emitter of the transistor T2 is VsIo, then (24) is established.

ＶｓＩ＋ＶＢＥ（Ｔ１）＝ＶＢＥ（Ｔ２）＋ＶｓＩｏ ・・・（２４）   VsI + VBE (T1) = VBE (T2) + VsIo (24)

上記式（２４）より、次の式（２５）が導かれる。   From the above equation (24), the following equation (25) is derived.

ＶｓＩｏ＝ＶｓＩ＋ＶＢＥ（Ｔ１）−ＶＢＥ（Ｔ２） ・・・（２５）   VsIo = VsI + VBE (T1) −VBE (T2) (25)

トランジスタＴ１，Ｔ２間には、ベース・エミッタ間電圧の差が存在するが、その差を無視すると、式（２５）において、トランジスタＴ２のエミッタ出力電位ＶｓＩｏはトランジスタＴ１のベースに印加される電位ＶｓＩと同一になる。つまり、ブリッジ回路２７の駆動電圧ＶｓＩと略同一の電位をトランジスタＴ２から取出し、それを抵抗回路３５に印加することができる。   There is a base-emitter voltage difference between the transistors T1 and T2. If this difference is ignored, the emitter output potential VsIo of the transistor T2 is the potential VsI applied to the base of the transistor T1 in equation (25). Will be the same. That is, a potential substantially the same as the drive voltage VsI of the bridge circuit 27 can be taken from the transistor T2 and applied to the resistor circuit 35.

以上のように、第３実施形態の圧力センサ１０を使用すれば、２つのバイポーラトランジスタと、１つの定電流源とによりバッファ回路３６が構成されており、オペアンプ３１を用いたバッファ回路よりも素子数を減らすことができるため、バッファ回路の面積を小さくすることができる。
従って、センサ装置１０を小型化することができる。 As described above, when the pressure sensor 10 of the third embodiment is used, the buffer circuit 36 is configured by two bipolar transistors and one constant current source, and the element is more than the buffer circuit using the operational amplifier 31. Since the number can be reduced, the area of the buffer circuit can be reduced.
Therefore, the sensor device 10 can be reduced in size.

〈第４実施形態〉
次に、この発明の第４実施形態について図６を参照して説明する。図６は、この実施形態の圧力センサに備えられた断線検出回路を構成するバッファ回路の回路図である。 <Fourth embodiment>
Next, a fourth embodiment of the present invention will be described with reference to FIG. FIG. 6 is a circuit diagram of a buffer circuit constituting the disconnection detection circuit provided in the pressure sensor of this embodiment.

バッファ回路３６は、ＰＭＯＳトランジスタＰ１と、ＮＭＯＳトランジスタＮ１と、定電流源３１ｄとを備える。ＰＭＯＳトランジスタＰ１のゲートは電源線１２に、ソースは定電流源３１ｄを介して電源Ｖｃｃに、ドレインはグランドＧＮＤにそれぞれ接続されている。ＮＭＯＳトランジスタＮ１のゲートはＰＭＯＳトランジスタＰ１のソースに接続されており、ゲート・ドレイン間には定電流源３１ｄが接続されており、ソースは抵抗回路３５に接続されている。ＰＭＯＳトランジスタＰ１はＮＭＯＳトランジスタＮ１のゲート電位を決定する役割をしている。   The buffer circuit 36 includes a PMOS transistor P1, an NMOS transistor N1, and a constant current source 31d. The PMOS transistor P1 has a gate connected to the power supply line 12, a source connected to the power supply Vcc via a constant current source 31d, and a drain connected to the ground GND. The gate of the NMOS transistor N1 is connected to the source of the PMOS transistor P1, the constant current source 31d is connected between the gate and the drain, and the source is connected to the resistance circuit 35. The PMOS transistor P1 serves to determine the gate potential of the NMOS transistor N1.

ここで、ＰＭＯＳトランジスタＰ１のゲートに印加される電位をＶｓＩ、ＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ１のゲート・ソース間電圧をそれぞれＶＧＳ（Ｐ１），ＶＧＳ（Ｎ１）、ＮＭＯＳトランジスタＮ１のソースの出力電位をＶｓＩｏとすると、次の式（２６）が成立する。   Here, the potential applied to the gate of the PMOS transistor P1 is VsI, the gate-source voltages of the PMOS transistor P1 and the NMOS transistor N1 are VGS (P1), VGS (N1), and the output potential of the source of the NMOS transistor N1 is, respectively. When VsIo is established, the following equation (26) is established.

ＶｓＩ＋ＶＧＳ（Ｐ１）＝ＶＧＳ（Ｎ１）＋ＶｓＩｏ ・・・（２６）   VsI + VGS (P1) = VGS (N1) + VsIo (26)

上記式（２６）より、次の式（２７）が導かれる。   From the above equation (26), the following equation (27) is derived.

ＶｓＩｏ＝ＶｓＩ＋ＶＧＳ（Ｐ１）−ＶＧＳ（Ｎ１） ・・・（２７）   VsIo = VsI + VGS (P1) −VGS (N1) (27)

ＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ１間に存在するゲート・ソース間電圧の差を無視すると、式（２７）において、ＮＭＯＳトランジスタＮ１のソース出力電位ＶｓＩｏはＰＭＯＳトランジスタＰ１のゲートに印加される電位ＶｓＩと同一になる。つまり、ブリッジ回路２７の駆動電圧ＶｓＩと略同一の電位をＮＭＯＳトランジスタＮ１から取出し、それを抵抗回路３５に印加することができる。   If the gate-source voltage difference existing between the PMOS transistor P1 and the NMOS transistor N1 is ignored, the source output potential VsIo of the NMOS transistor N1 is the same as the potential VsI applied to the gate of the PMOS transistor P1 in equation (27). become. That is, a potential substantially the same as the drive voltage VsI of the bridge circuit 27 can be extracted from the NMOS transistor N1 and applied to the resistance circuit 35.

以上のように、第４実施形態の圧力センサ１０を使用すれば、２つのＭＯＳトランジスタと、１つの定電流源とによりバッファ回路３６が構成されており、オペアンプ３１を用いたバッファ回路よりも素子数を減らすことができるため、バッファ回路の面積を小さくすることができる。
従って、センサ装置１０を小型化することができる。 As described above, when the pressure sensor 10 of the fourth embodiment is used, the buffer circuit 36 is configured by two MOS transistors and one constant current source, and the element is more than the buffer circuit using the operational amplifier 31. Since the number can be reduced, the area of the buffer circuit can be reduced.
Therefore, the sensor device 10 can be reduced in size.

〈第５実施形態〉
次に、この発明の第５実施形態について図７を参照して説明する。図７は、この実施形態の圧力センサに備えられた断線検出回路３０および増幅・調整回路４０の回路図である。この実施形態の圧力センサは、断線検出回路３０の出力によって増幅・調整回路４０の出力を変化させることを特徴とする。 <Fifth Embodiment>
Next, a fifth embodiment of the invention will be described with reference to FIG. FIG. 7 is a circuit diagram of the disconnection detection circuit 30 and the amplification / adjustment circuit 40 provided in the pressure sensor of this embodiment. The pressure sensor of this embodiment is characterized in that the output of the amplification / adjustment circuit 40 is changed by the output of the disconnection detection circuit 30.

増幅・調整回路４０は、差動増幅部４３と、この差動増幅部４３に定電流を供給する定電流源４１と、差動増幅部４３に接続されたカレントミラー回路４４と、差動増幅部４３の差動出力を入力するＮＭＯＳトランジスタＮ３と、ＮＭＯＳトランジスタＮ４とを備える。ＮＭＯＳトランジスタＮ４のゲートは、断線検出回路３０のＯＲ回路３４の出力に接続されており、ドレインは、差動増幅部４３から差動出力をＮＭＯＳトランジスタＮ３に入力するライン４５に接続されており、ソースはグランドに接続されている。増幅・調整回路４０の出力Ｖｏｕｔは、正常時で、例えば０．５〜４．５Ｖである。   The amplification / adjustment circuit 40 includes a differential amplifier 43, a constant current source 41 that supplies a constant current to the differential amplifier 43, a current mirror circuit 44 connected to the differential amplifier 43, and a differential amplifier. An NMOS transistor N3 for inputting the differential output of the unit 43 and an NMOS transistor N4 are provided. The gate of the NMOS transistor N4 is connected to the output of the OR circuit 34 of the disconnection detection circuit 30, and the drain is connected to a line 45 that inputs the differential output from the differential amplifier 43 to the NMOS transistor N3. The source is connected to ground. The output Vout of the amplifying / adjusting circuit 40 is normal, for example, 0.5 to 4.5V.

断線検出回路３０が断線を検出し、ＯＲ回路３４の出力Ｓｏｕｔがハイレベルになると、増幅・調整回路４０のＮＭＯＳトランジスタＮ４がオンするため、ＮＭＯＳトランジスタＮ３のゲートの電位が低下し、ＮＭＯＳトランジスタＮ３がオフするので、出力Ｖｏｕｔが上昇する。例えば、断線が検出されると、出力Ｖｏｕｔは、正常時の上限である４．５Ｖを超えてほぼ電源電位５．０Ｖに達する。例えば、ＥＣＵ５０（図１）が、Ｖｏｕｔが正常時の範囲を超えたことを検出し、センシング部２０などに断線が発生したと判定する。
以上のように、第５実施形態の圧力センサ１０を使用すれば、断線の発生していない正常時よりも出力Ｖｏｕｔが上昇したことを検出することにより、断線の発生を検出することができる。 When the disconnection detection circuit 30 detects the disconnection and the output Sout of the OR circuit 34 becomes high level, the NMOS transistor N4 of the amplification / adjustment circuit 40 is turned on, so that the potential of the gate of the NMOS transistor N3 decreases, and the NMOS transistor N3 Is turned off, the output Vout rises. For example, when disconnection is detected, the output Vout exceeds the normal upper limit of 4.5 V and reaches approximately the power supply potential of 5.0 V. For example, the ECU 50 (FIG. 1) detects that Vout has exceeded the normal range and determines that a disconnection has occurred in the sensing unit 20 or the like.
As described above, if the pressure sensor 10 according to the fifth embodiment is used, it is possible to detect the occurrence of disconnection by detecting that the output Vout has increased compared to the normal time when no disconnection has occurred.

＜他の実施形態＞
この発明に係るセンサ装置は、車両のドア内部の圧力以外の圧力を検出する圧力センサとして使用することもできる。また、液体の圧力を検出する圧力センサとしても使用することができる。さらに、加速度センサにも適用することができる。この場合、前述のダイアフラムの変位加速度に応じた電位差が、ブリッジ回路２７の第１および第２の中点２５，２６間に発生する。 <Other embodiments>
The sensor device according to the present invention can also be used as a pressure sensor for detecting a pressure other than the pressure inside the door of the vehicle. It can also be used as a pressure sensor for detecting the pressure of the liquid. Furthermore, it can be applied to an acceleration sensor. In this case, a potential difference corresponding to the displacement acceleration of the diaphragm is generated between the first and second midpoints 25 and 26 of the bridge circuit 27.

１０・・圧力センサ（センサ装置）、１１・・駆動電源、１２・・電源線、
１３，１４・・出力線、１５・・グランド線、２０・・センシング部、
２１・・電源端子、２２・・グランド端子、２３・・第１の端子、
２４・・第２の端子、２５・・第１の中点、２６・・第２の中点、
２７・・ブリッジ回路、３０・・断線検出回路、３１・・オペアンプ、
３２・・第１のウインドコンパレータ（第２の回路）、
３３・・第２のウインドコンパレータ（第２の回路）、
３４・・ＯＲ回路（第２の回路）、３５・・抵抗回路（第１の回路）、
３６・・バッファ回路（第１の回路）、４０・・増幅・調整回路（増幅回路）。 10 .... Pressure sensor (sensor device), 11 .... Drive power supply, 12 .... Power supply line,
13, 14 ... Output line, 15 ... Ground line, 20 ... Sensing part,
21..Power supply terminal, 22..Ground terminal, 23..First terminal,
24..Second terminal, 25..First midpoint, 26..Second midpoint,
27 .. Bridge circuit, 30 .. Disconnection detection circuit, 31.
32 .. First window comparator (second circuit),
33 .. Second window comparator (second circuit),
34 .. OR circuit (second circuit), 35 .. Resistance circuit (first circuit),
36-Buffer circuit (first circuit), 40-Amplification and adjustment circuit (amplification circuit).

Claims (13)

駆動電源を供給する電源端子に接続された一対のピエゾ抵抗と、グランド端子に接続された一対のピエゾ抵抗とからなるブリッジ回路を有し、検出対象である物理量に応じた電位差を前記ブリッジ回路の第１および第２の中点間に発生するセンシング部と、
前記電位差を増幅する増幅回路と、を備えたセンサ装置において、
前記駆動電源の電位の１／２よりも高く、かつ、前記駆動電源の電位よりも低い第１の判定電位と、グランド電位よりも高く、かつ、前記駆動電源の電位の１／２よりも低い第２の判定電位とを生成する第１の回路と、
前記第１の回路と、前記第１および第２の中点とに接続されており、前記第１の中点に発生する電位である第１の電位が前記第２の判定電位以上かつ前記第１の判定電位以下であり、さらに、前記第２の中点に発生する電位である第２の電位が前記第２の判定電位以上かつ前記第１の判定電位以下であるときに第１の判定結果電位を発生し、前記第１および第２の電位の少なくとも一方が前記第２の判定電位よりも低いとき、あるいは、前記第１および第２の電位の少なくとも一方が前記第１の判定電位よりも高いときに前記第１の判定結果電位とは電位の異なる第２の判定結果電位を発生する第２の回路と、
を備えたことを特徴とするセンサ装置。 It has a bridge circuit composed of a pair of piezoresistors connected to a power supply terminal for supplying drive power and a pair of piezoresistors connected to a ground terminal, and a potential difference corresponding to a physical quantity to be detected is set in the bridge circuit. A sensing unit generated between the first and second midpoints;
In a sensor device comprising an amplifier circuit for amplifying the potential difference,
A first determination potential that is higher than 1/2 of the potential of the drive power supply and lower than the potential of the drive power supply, and higher than a ground potential, and lower than 1/2 of the potential of the drive power supply. A first circuit for generating a second determination potential;
The first potential that is connected to the first circuit and the first and second midpoints and that is generated at the first midpoint is greater than or equal to the second determination potential and the first 1st determination potential or less, and further, the first determination is made when a second potential, which is a potential generated at the second midpoint, is not less than the second determination potential and not more than the first determination potential. When a result potential is generated and at least one of the first and second potentials is lower than the second determination potential, or at least one of the first and second potentials is lower than the first determination potential A second circuit for generating a second determination result potential different from the first determination result potential when
A sensor device comprising: 前記第１の回路は、
前記駆動電源を入力するバッファ回路と、
前記バッファ回路の出力電位を分圧して前記第１および第２の判定電位を生成する抵抗回路とを備えることを特徴とする請求項１に記載のセンサ装置。 The first circuit includes:
A buffer circuit for inputting the drive power;
The sensor device according to claim 1, further comprising: a resistor circuit that divides an output potential of the buffer circuit to generate the first and second determination potentials. 前記第１の回路は、
前記センシング部の温度補償用抵抗から構成されており、前記温度補償用抵抗に発生する電位を分圧して前記第１および第２の判定電位を生成することを特徴とする請求項１に記載のセンサ装置。 The first circuit includes:
2. The temperature compensation resistor of the sensing unit is configured to divide a potential generated in the temperature compensation resistor to generate the first and second determination potentials. Sensor device. 前記ブリッジ回路を構成する各ピエゾ抵抗は、それぞれ熱拡散抵抗であり、
前記温度補償用抵抗は、薄膜抵抗であることを特徴とする請求項３に記載のセンサ装置。 Each piezoresistor constituting the bridge circuit is a thermal diffusion resistor,
The sensor device according to claim 3, wherein the temperature compensating resistor is a thin film resistor. 前記バッファ回路は、
非反転入力端子が前記駆動電源に接続されており、ボルテージフォロワを構成するオペアンプであることを特徴とする請求項２に記載のセンサ装置。 The buffer circuit is
The sensor device according to claim 2, wherein a non-inverting input terminal is connected to the driving power source and is an operational amplifier constituting a voltage follower. 前記オペアンプは、
非反転入力端子および反転入力端子にそれぞれゲートが接続された一対のＰＭＯＳトランジスタを有する第１の差動増幅部と、
前記非反転入力端子および反転入力端子にそれぞれゲートが接続された一対のＮＭＯＳトランジスタを有する第２の差動増幅部と、
前記第１および第２の差動増幅部の少なくとも一方から出力される差動増幅信号を増幅して出力する出力部と、
を備えることを特徴とする請求項５に記載のセンサ装置。 The operational amplifier is
A first differential amplifier having a pair of PMOS transistors each having a gate connected to the non-inverting input terminal and the inverting input terminal;
A second differential amplifier having a pair of NMOS transistors each having a gate connected to the non-inverting input terminal and the inverting input terminal;
An output section for amplifying and outputting a differential amplification signal output from at least one of the first and second differential amplification sections;
The sensor device according to claim 5, further comprising: 前記バッファ回路は、
ベースが前記駆動電源に、エミッタが定電流源にそれぞれ接続されており、コレクタが接地されたＰＮＰ型バイポーラトランジスタと、
ベースが前記ＰＮＰ型バイポーラトランジスタのエミッタに、ベース・コレクタ間に前記定電流源がそれぞれ接続されており、エミッタが前記抵抗回路に接続されたＮＰＮ型バイポーラトランジスタと、により構成されていることを特徴とする請求項２に記載のセンサ装置。 The buffer circuit is
A PNP bipolar transistor having a base connected to the drive power source, an emitter connected to a constant current source, and a collector grounded;
The base is composed of an emitter of the PNP bipolar transistor, the constant current source is connected between a base and a collector, and an NPN bipolar transistor whose emitter is connected to the resistor circuit. The sensor device according to claim 2. 前記バッファ回路は、
ゲートが前記駆動電源に、ソースが定電流源にそれぞれ接続されており、ドレインが接地されたＰＭＯＳトランジスタと、
ゲートが前記ＰＭＯＳトランジスタのソースに、ゲート・ドレイン間に前記定電流源がそれぞれ接続されており、ソースが前記抵抗回路にそれぞれ接続されたＮＭＯＳトランジスタと、により構成されていることを特徴とする請求項２に記載のセンサ装置。 The buffer circuit is
A PMOS transistor having a gate connected to the drive power source, a source connected to a constant current source, and a drain grounded;
An NMOS transistor having a gate connected to the source of the PMOS transistor, the constant current source connected between the gate and the drain, and an NMOS transistor connected to the resistance circuit, respectively. Item 3. The sensor device according to Item 2. 前記第２の回路の出力は前記増幅回路に接続されており、
前記増幅回路は前記第２の回路の出力に応じて出力電位を変化させることを特徴とする請求項１ないし請求項８のいずれか１つに記載のセンサ装置。 The output of the second circuit is connected to the amplifier circuit;
The sensor device according to claim 1, wherein the amplifier circuit changes an output potential according to an output of the second circuit. 前記第２の回路は、
前記第１の電位と、前記第１および第２の判定電位とを比較するとともにその比較結果を出力する第１のウインドウコンパレータと、
前記第２の電位と、前記第１および第２の判定電位とを比較するとともにその比較結果を出力する第２のウインドウコンパレータと、
前記第１および第２のウインドウコンパレータからそれぞれ出力された比較結果に応じて前記第１または第２の判定結果電位を発生する論理回路と、
を備えることを特徴とする請求項１ないし請求項９のいずれか１つに記載のセンサ装置。 The second circuit includes:
A first window comparator that compares the first potential with the first and second determination potentials and outputs the comparison result;
A second window comparator that compares the second potential with the first and second determination potentials and outputs the comparison result;
A logic circuit for generating the first or second determination result potential according to the comparison result output from each of the first and second window comparators;
The sensor device according to any one of claims 1 to 9, further comprising: 前記センシング部は、前記物理量として圧力に応じた電位差を前記第１および第２の中点間に発生するものであることを特徴とする請求項１ないし請求項１０のいずれか１つに記載のセンサ装置。   The said sensing part produces | generates the electric potential difference according to a pressure as said physical quantity between said 1st and 2nd middle points, The one of Claim 1 thru | or 10 characterized by the above-mentioned. Sensor device. 前記センシング部は、前記物理量として加速度に応じた電位差を前記第１および第２の中点間に発生するものであることを特徴とする請求項１ないし請求項１０のいずれか１つに記載のセンサ装置。   11. The sensing unit according to claim 1, wherein the sensing unit generates a potential difference corresponding to acceleration as the physical quantity between the first and second midpoints. 11. Sensor device. 前記圧力は、車両のドア内に発生する圧力であり、前記増幅回路の出力によって前記車両に設けられた乗員保護装置が作動することを特徴とする請求項１１に記載のセンサ装置。   The sensor device according to claim 11, wherein the pressure is a pressure generated in a door of the vehicle, and an occupant protection device provided in the vehicle is activated by an output of the amplifier circuit.
JP2009084486A 2009-03-31 2009-03-31 Sensor device Expired - Fee Related JP5278114B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009084486A JP5278114B2 (en) 2009-03-31 2009-03-31 Sensor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009084486A JP5278114B2 (en) 2009-03-31 2009-03-31 Sensor device

Publications (2)

Publication Number Publication Date
JP2010236992A true JP2010236992A (en) 2010-10-21
JP5278114B2 JP5278114B2 (en) 2013-09-04

Family

ID=43091447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009084486A Expired - Fee Related JP5278114B2 (en) 2009-03-31 2009-03-31 Sensor device

Country Status (1)

Country Link
JP (1) JP5278114B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012008014A (en) * 2010-06-25 2012-01-12 Hitachi Automotive Systems Ltd Disconnection detecting circuit for bridge circuit and system having disconnection detecting means
JP2013024616A (en) * 2011-07-17 2013-02-04 Denso Corp Pressure sensor
CN103471737A (en) * 2013-09-02 2013-12-25 深圳市大族激光科技股份有限公司 Thermocouple temperature detection system
WO2016170743A1 (en) * 2015-04-22 2016-10-27 株式会社デンソー Pressure sensor
JP2019045468A (en) * 2017-08-30 2019-03-22 上海天馬微電子有限公司 Display panel and display device
WO2019181346A1 (en) * 2018-03-22 2019-09-26 Ｋｙｂ株式会社 Abnormality detection device for acceleration sensor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60259922A (en) * 1984-06-05 1985-12-23 Sumitomo Electric Ind Ltd Strain sensor
JPH04109371U (en) * 1991-03-06 1992-09-22 日本電気ホームエレクトロニクス株式会社 Diagnostic circuit for semiconductor acceleration sensor
JPH06229778A (en) * 1992-10-07 1994-08-19 Nec Corp Semiconductor sensor equipped with failure detecting circuit
JP2001115886A (en) * 1999-10-18 2001-04-24 Ngk Spark Plug Co Ltd Knocking detecting device for internal combustion engine
JP2007256179A (en) * 2006-03-24 2007-10-04 Denso Corp Physical quantity detector

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60259922A (en) * 1984-06-05 1985-12-23 Sumitomo Electric Ind Ltd Strain sensor
JPH04109371U (en) * 1991-03-06 1992-09-22 日本電気ホームエレクトロニクス株式会社 Diagnostic circuit for semiconductor acceleration sensor
JPH06229778A (en) * 1992-10-07 1994-08-19 Nec Corp Semiconductor sensor equipped with failure detecting circuit
JP2001115886A (en) * 1999-10-18 2001-04-24 Ngk Spark Plug Co Ltd Knocking detecting device for internal combustion engine
JP2007256179A (en) * 2006-03-24 2007-10-04 Denso Corp Physical quantity detector

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012008014A (en) * 2010-06-25 2012-01-12 Hitachi Automotive Systems Ltd Disconnection detecting circuit for bridge circuit and system having disconnection detecting means
US9229040B2 (en) 2010-06-25 2016-01-05 Hitachi Automotive Systems, Ltd. Disconnection detection circuit for bridge circuit and system including disconnection detecting means
JP2013024616A (en) * 2011-07-17 2013-02-04 Denso Corp Pressure sensor
CN103471737A (en) * 2013-09-02 2013-12-25 深圳市大族激光科技股份有限公司 Thermocouple temperature detection system
WO2016170743A1 (en) * 2015-04-22 2016-10-27 株式会社デンソー Pressure sensor
JP2016205989A (en) * 2015-04-22 2016-12-08 株式会社デンソー Pressure sensor
JP2019045468A (en) * 2017-08-30 2019-03-22 上海天馬微電子有限公司 Display panel and display device
US10613669B2 (en) 2017-08-30 2020-04-07 Shanghai Tianma Micro-electronics Co., Ltd. Display panel and display device including force-sensing sensor with increased amplitude of output signal
WO2019181346A1 (en) * 2018-03-22 2019-09-26 Ｋｙｂ株式会社 Abnormality detection device for acceleration sensor

Also Published As

Publication number Publication date
JP5278114B2 (en) 2013-09-04

Similar Documents

Publication Publication Date Title
JP5278114B2 (en) Sensor device
EP2587270B1 (en) Circuit for detecting disconnection of bridge circuit
TWI442206B (en) Voltage divider circuit and magnetic sensor circuit
US8403559B2 (en) Two-terminal semiconductor sensor device
JP5827759B2 (en) Amplifier circuit and amplifier circuit IC chip
TWI460455B (en) Sensing circuit
CN106441695B (en) Semiconductor physical quantity sensor device
JP2009100120A (en) Differential amplifier circuit, and manufacturing method thereof
JP5930252B2 (en) Pseudo resistance circuit and charge detection circuit
JP4438222B2 (en) Physical quantity detection device
JP6270002B2 (en) Pseudo resistance circuit and charge detection circuit
KR101442302B1 (en) Physical quantity sensor
JP5024259B2 (en) Sensor device and sensor device self-diagnosis method
CN110114638A (en) Simulation input unit and reference voltage stabilization circuit
JP5126536B2 (en) Magnetic proportional current sensor gain adjustment method
JP2001108480A (en) Sensor threshold circuit
US11378598B2 (en) Semiconductor integrated circuit device and current detection circuit
US7551005B2 (en) Output circuit and current source circuit used in the same
US20080302182A1 (en) Temperature compensation circuit, trimming circuit, and acceleration detector
US6810745B2 (en) Temperature dependent sensitivity compensation structure of sensor
US6750665B2 (en) Semiconductor pressure detecting device
JP3937951B2 (en) Sensor circuit
JP2008228266A (en) Semiconductor integrated circuit device and switch input circuit
KR200355936Y1 (en) Driving circuit for mechanical sensor
JP2024060507A (en) Physical quantity output circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130506

R151 Written notification of patent or utility model registration

Ref document number: 5278114

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees