JP2010233242A - Radio wave receiving apparatus, radio wave receiving circuit and radio wave clock - Google Patents

Radio wave receiving apparatus, radio wave receiving circuit and radio wave clock Download PDF

Info

Publication number
JP2010233242A
JP2010233242A JP2010118867A JP2010118867A JP2010233242A JP 2010233242 A JP2010233242 A JP 2010233242A JP 2010118867 A JP2010118867 A JP 2010118867A JP 2010118867 A JP2010118867 A JP 2010118867A JP 2010233242 A JP2010233242 A JP 2010233242A
Authority
JP
Japan
Prior art keywords
amplification
circuit
signal
radio wave
received signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010118867A
Other languages
Japanese (ja)
Other versions
JP4983960B2 (en
Inventor
Kaoru Someya
薫 染谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2010118867A priority Critical patent/JP4983960B2/en
Publication of JP2010233242A publication Critical patent/JP2010233242A/en
Application granted granted Critical
Publication of JP4983960B2 publication Critical patent/JP4983960B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reproduce a data signal which is not deteriorated, even when a level of a receiving signal varies by a large amount, due to noise mixture, or the like. <P>SOLUTION: In a radio wave receiving apparatus 620, an over-input control circuit 632 detects whether a signal (a) received by a receiving antenna 621 and amplified by an RF amplifying circuit 622 exceeds the dynamic range or a comparison voltage value of the radio wave receiving apparatus 620. When it exceeds, a control signal (b) for lowering (attenuating) an amplification factor of the RF amplifying circuit 622 is generated and output, according to the exceeding level of the dynamic range or the comparison voltage value of the signal (a), and also a control signal (c) for increasing the amplification factor in an enhanced circuit 626 by a part of the attenuation of the amplification factor of the RF amplifying circuit 622 by the control signal (b) is generated and is then output. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、電波受信装置、電波受信回路及び電波時計に関する。   The present invention relates to a radio wave receiver, a radio wave receiver circuit, and a radio timepiece.

現在、各国(例えば日本、ドイツ、イギリス、スイス等)において、時刻情報即ちタイムコード入りの長波標準電波が送出されている。我が国(日本)では、2つの送信所(福島県及び佐賀県)より、長波標準電波のフォーマットを用いたタイムコードで振幅変調した40kHz及び60kHzの標準電波が送出されている。このタイムコードは、正確な時刻の分の桁が更新される毎即ち1分毎に、1周期60秒のフレームで送出されている。   Currently, in each country (for example, Japan, Germany, United Kingdom, Switzerland, etc.), a long wave standard radio wave including time information, that is, a time code is transmitted. In Japan (Japan), 40 kHz and 60 kHz standard radio waves modulated with time codes using a long wave standard radio wave format are transmitted from two transmitting stations (Fukushima Prefecture and Saga Prefecture). This time code is transmitted in a frame of one cycle of 60 seconds every time the minute digit of the correct time is updated, that is, every minute.

近年では、このようなタイムコード入り標準電波を受信して現在時刻を修正する、いわゆる電波時計が実用化されている。電波時計は、内蔵しているアンテナを介して標準電波を受信し、増幅・検波等を行うことでタイムコードを解読して現在時刻を修正する。   In recent years, so-called radio timepieces have been put into practical use that receive such standard radio waves with a time code and correct the current time. A radio-controlled timepiece receives a standard radio wave via a built-in antenna and corrects the current time by decoding the time code by performing amplification and detection.

ところで、電波時計において実際に受信される受信信号は、送信所から送出される標準電波に、送信所から電波時計までの伝送過程において種々の信号(ノイズ)が混入・重畳された信号となる。そこで、例えば、アンテナでの受信信号が増幅され、周波数変換された中間周波信号を基にデータ信号を再生する信号再生回路(検波回路)において、受信信号に含まれるノイズを低減する技術が知られている(例えば、特許文献1参照)。   By the way, the reception signal actually received by the radio timepiece is a signal in which various signals (noise) are mixed and superimposed on the standard radio wave transmitted from the transmission station in the transmission process from the transmission station to the radio timepiece. Therefore, for example, a technique for reducing noise contained in a received signal in a signal reproduction circuit (detection circuit) that reproduces a data signal based on an intermediate frequency signal obtained by amplifying the received signal at an antenna and converting the frequency is known. (For example, refer to Patent Document 1).

特開2004−140510号公報JP 2004-140510 A

ところで、電波受信装置には電源電圧等で決まるダイナミックレンジがあり、混入するノイズの増大によって受信信号のレベルがこのダイナミックレンジを超えた場合、当該レンジを超えた信号部分がカット(クリップ)されてしまうことにより正確なデータ信号の再生が行われなくなってしまうという問題があった。   By the way, the radio wave receiver has a dynamic range that is determined by the power supply voltage, etc. If the level of the received signal exceeds this dynamic range due to the increase of the mixed noise, the signal portion that exceeds the dynamic range is cut (clipped). As a result, there is a problem in that accurate data signals cannot be reproduced.

具体的に説明する。
図8(a)は、送信所からの送出信号(標準電波)の信号波形の一例を示す図である。同図(a)に示すように、送出信号は、10%又は100%の変調度を持つ1秒周期の信号である。しかし、電波受信装置における実際の受信信号は、同図(b)に示すように、伝送過程におけるノイズ混入によって送出信号の振幅が大きく変動した波形となる。
This will be specifically described.
FIG. 8A is a diagram illustrating an example of a signal waveform of a transmission signal (standard radio wave) from a transmitting station. As shown in FIG. 2A, the transmission signal is a signal with a period of 1 second having a modulation degree of 10% or 100%. However, the actual received signal in the radio wave receiver has a waveform in which the amplitude of the transmitted signal varies greatly due to noise mixing in the transmission process, as shown in FIG.

そして、この受信信号の信号レベルが電波受信装置のダイナミックレンジを超えた場合、当該レンジを超えた信号部分がカットされるが、このカットされた信号部分にもデータ成分が含まれている。このため、検波により再生されたデータ信号は、同図(c)に示すように、図中点線で示す本来のデータ信号(タイムコード)に対してその振幅が一部低下した、即ち劣化した波形となってしまう。   When the signal level of the received signal exceeds the dynamic range of the radio wave receiver, the signal portion exceeding the range is cut, but the cut signal portion also includes a data component. For this reason, the data signal reproduced by the detection has a waveform in which the amplitude is partially reduced, that is, deteriorated with respect to the original data signal (time code) indicated by the dotted line in the figure, as shown in FIG. End up.

上記事情に鑑み、本発明は、ノイズ混入等によって受信信号のレベルが大きく変動した場合であってもデータ信号を劣化させることなく再生可能とすること目的としている。   In view of the above circumstances, an object of the present invention is to make it possible to reproduce a data signal without deteriorating it even when the level of the received signal fluctuates greatly due to noise mixing or the like.

上記課題を解決するために、請求項1に記載の発明は、
アンテナで受信した受信信号を増幅する第1の増幅手段(例えば、図2のRF増幅回路622)と、
この第1の増幅手段によって増幅された受信信号から予め定められた周波数帯域の信号を抽出するフィルタ手段(例えば、図2のフィルタ回路625)と、
このフィルタ手段によって抽出された受信信号を更に増幅する第2の増幅手段(例えば、図2のIF増幅回路627)と、
前記第1の増幅手段によって増幅された受信信号が予め定められた電圧レベル範囲内か否かを検出するレベル検出手段(例えば、図2の過入力制御回路632)と、
このレベル検出手段によって受信信号が予め定められた電圧レベル範囲を超えたことが検出された場合に、前記第1の増幅手段における増幅度を減衰させるとともに、前記第2の増幅手段の増幅度を増加させるように制御する過入力制御手段(例えば、図2の過入力制御回路632)と、
前記第2の増幅手段によって増幅された受信信号を検波する検波手段(例えば、図2の検波回路629)と、
を備えることを特徴とする電波受信装置(例えば、図2の電波受信装置620)である。
In order to solve the above-mentioned problem, the invention described in claim 1
First amplifying means (for example, the RF amplifying circuit 622 in FIG. 2) for amplifying the received signal received by the antenna;
Filter means (for example, filter circuit 625 in FIG. 2) for extracting a signal in a predetermined frequency band from the reception signal amplified by the first amplification means;
Second amplification means (for example, IF amplification circuit 627 in FIG. 2) for further amplifying the reception signal extracted by the filter means;
Level detection means (for example, an over-input control circuit 632 in FIG. 2) for detecting whether or not the reception signal amplified by the first amplification means is within a predetermined voltage level range;
When the level detection means detects that the received signal exceeds a predetermined voltage level range, the amplification in the first amplification means is attenuated and the amplification in the second amplification means is set. Over-input control means (for example, the over-input control circuit 632 in FIG. 2) for controlling the increase;
Detection means for detecting the reception signal amplified by the second amplification means (for example, the detection circuit 629 in FIG. 2);
A radio wave receiving apparatus (for example, the radio wave receiving apparatus 620 in FIG. 2).

請求項2に記載の発明は、請求項1に記載の電波受信装置において、
前記第2の増幅手段における増幅度の増加の制御動作を遅らせるための遅延手段(例えば、図5の遅延回路6324)を更に備え、
前記過入力制御手段は、前記レベル検出手段によって受信信号が予め定められた電圧レベル範囲を超えたことが検出された場合に、前記第1の増幅手段における増幅度を減衰させるとともに、前記遅延手段によって前記第2の増幅手段の増幅度を遅らせてから増加させるように制御することを特徴とする。
The invention described in claim 2 is the radio wave receiver according to claim 1,
A delay unit (for example, a delay circuit 6324 in FIG. 5) for delaying the control operation for increasing the amplification degree in the second amplifying unit;
The over-input control means attenuates the amplification degree in the first amplification means when the level detection means detects that the received signal exceeds a predetermined voltage level range, and the delay means Is controlled so as to increase after delaying the amplification degree of the second amplification means.

請求項3に記載の発明は、請求項1に記載の電波受信装置において、
前記過入力制御手段は、前記レベル検出手段によって受信信号が予め定められた電圧レベル範囲を超えたことが検出された場合に、前記第1の増幅手段における増幅度を連続的に減衰させるとともに、前記第2の増幅手段の増幅度を連続的に増加させるように制御することを特徴とする。
The invention described in claim 3 is the radio wave receiver according to claim 1,
The overinput control means continuously attenuates the amplification degree in the first amplification means when the level detection means detects that the received signal exceeds a predetermined voltage level range, The second amplifying means is controlled to increase the amplification degree continuously.

請求項4に記載の発明は、請求項1に記載の電波受信装置において、
前記過入力制御手段は、前記レベル検出手段によって受信信号が予め定められた電圧レベル範囲を超えたことが検出された場合に、前記第1の増幅手段における増幅度を段階的に減衰させるとともに、前記第2の増幅手段の増幅度を段階的に増加させるように制御することを特徴とする。
According to a fourth aspect of the present invention, in the radio wave receiver of the first aspect,
The over-input control unit attenuates the amplification degree in the first amplification unit stepwise when the level detection unit detects that the received signal exceeds a predetermined voltage level range; Control is performed such that the amplification degree of the second amplification means is increased stepwise.

請求項5に記載の発明は、
アンテナで受信した受信信号を増幅する第1の増幅回路(例えば、図2のRF増幅回路622)と、
この第1の増幅回路によって増幅された受信信号から予め定められた周波数帯域の信号を抽出するフィルタ回路(例えば、図2のフィルタ回路625)と、
このフィルタ回路によって抽出された受信信号を更に増幅する第2の増幅回路(例えば、図2のIF増幅回路627)と、
前記第1の増幅回路によって増幅された受信信号が予め定められた電圧レベル範囲内か否かを検出するレベル検出回路(例えば、図2の過入力制御回路632)と、
このレベル検出回路によって受信信号が予め定められた電圧レベル範囲を超えたことが検出された場合に、前記第1の増幅回路における増幅度を減衰させるとともに、前記第2の増幅回路の増幅度を増加させるように制御する過入力制御回路(例えば、図2の過入力制御回路632)と、
前記第2の増幅回路によって増幅された受信信号を検波する検波回路(例えば、図2の検波回路629)と、
を備えることを特徴とする電波受信回路(例えば、図2の電波受信装置620)である。
The invention described in claim 5
A first amplifier circuit (for example, an RF amplifier circuit 622 in FIG. 2) that amplifies the received signal received by the antenna;
A filter circuit (for example, the filter circuit 625 in FIG. 2) that extracts a signal in a predetermined frequency band from the reception signal amplified by the first amplifier circuit;
A second amplifier circuit (for example, IF amplifier circuit 627 in FIG. 2) for further amplifying the reception signal extracted by the filter circuit;
A level detection circuit (for example, an over-input control circuit 632 in FIG. 2) for detecting whether or not the received signal amplified by the first amplifier circuit is within a predetermined voltage level range;
When the level detection circuit detects that the received signal exceeds a predetermined voltage level range, the amplification in the first amplification circuit is attenuated and the amplification in the second amplification circuit is increased. An over-input control circuit (for example, an over-input control circuit 632 in FIG. 2) that controls to increase,
A detection circuit (for example, the detection circuit 629 in FIG. 2) for detecting the reception signal amplified by the second amplification circuit;
A radio wave receiving circuit (for example, the radio wave receiving device 620 in FIG. 2).

請求項6に記載の発明は、請求項5に記載の電波受信回路において、
前記第2の増幅回路における増幅度の増加の制御動作を遅らせるための遅延回路(例えば、図5の検波回路629)を更に備え、
前記過入力制御回路は、
前記レベル検出回路によって受信信号が予め定められた電圧レベル範囲を超えたことが検出された場合に、前記第1の増幅回路における増幅度を減衰させるとともに、前記遅延回路によって前記第2の増幅回路の増幅度を遅らせてから増加させるように制御することを特徴とする。
The invention according to claim 6 is the radio wave receiving circuit according to claim 5,
A delay circuit (for example, the detection circuit 629 in FIG. 5) for delaying the control operation for increasing the amplification degree in the second amplifier circuit;
The over-input control circuit is
When the level detection circuit detects that the received signal exceeds a predetermined voltage level range, the amplification level in the first amplification circuit is attenuated, and the delay circuit causes the second amplification circuit to be attenuated. Control is performed such that the degree of amplification is increased after being delayed.

請求項7に記載の発明は、請求項5に記載の電波受信回路において、
前記過入力制御回路は、前記レベル検出回路によって受信信号が予め定められた電圧レベル範囲を超えたことが検出された場合に、前記第1の増幅回路における増幅度を連続的に減衰させるとともに、前記第2の増幅回路の増幅度を連続的に増加させるように制御することを特徴とする。
The invention according to claim 7 is the radio wave receiving circuit according to claim 5,
The over-input control circuit continuously attenuates the degree of amplification in the first amplifier circuit when the level detection circuit detects that the received signal exceeds a predetermined voltage level range, The second amplifier circuit is controlled to increase the amplification degree continuously.

請求項8に記載の発明は、請求項5に記載の電波受信回路において、
前記過入力制御回路は、前記レベル検出回路によって受信信号が予め定められた電圧レベル範囲を超えたことが検出された場合に、前記第1の増幅回路における増幅度を段階的に減衰させるとともに、前記第2の増幅回路の増幅度を段階的に増加させるように制御することを特徴とする。
The invention according to claim 8 is the radio wave receiving circuit according to claim 5,
When the level detection circuit detects that the received signal exceeds a predetermined voltage level range, the over-input control circuit attenuates the amplification degree in the first amplification circuit in stages. Control is performed so that the amplification degree of the second amplifier circuit is increased stepwise.

請求項9に記載の発明は、
時刻情報を含む標準電波をアンテナ(例えば、図2の受信アンテナ621)で受信した受信信号を増幅する第1の増幅手段(例えば、図2のRF増幅回路622)と、
この第1の増幅手段によって増幅された受信信号から予め定められた周波数帯域の信号を抽出するフィルタ手段(例えば、図2のフィルタ回路625)と、
このフィルタ手段によって抽出された受信信号を更に増幅する第2の増幅手段(例えば、図2のIF増幅回路627)と、
前記第1の増幅手段によって増幅された受信信号が予め定められた電圧レベル範囲内か否かを検出するレベル検出手段(例えば、図2の過入力制御回路632)と、
このレベル検出手段によって受信信号が予め定められた電圧レベル範囲を超えたことが検出された場合に、前記第1の増幅手段における増幅度を減衰させるとともに、前記第2の増幅手段の増幅度を増加させるように制御する過入力制御手段(例えば、図2の過入力制御回路632)と、
前記第2の増幅手段によって増幅された受信信号を検波し検波信号として出力する検波出力手段(例えば、図2の検波回路629)と、
この検波出力手段から出力された検波信号に基づいて時刻情報を生成するタイムコード生成手段(例えば、図1のタイムコード生成部700)と、
現在時刻を計時する計時手段(例えば、図1の計時回路部800)と、
前記タイムコード生成手段により生成された時刻情報に基づいて前記計時手段により計時されている現在時刻を修正する時刻修正手段(例えば、図1のCPU100)と、
を備えることを特徴とする電波時計(例えば、図1の電波時計1)である。
The invention according to claim 9 is:
First amplification means (for example, RF amplification circuit 622 in FIG. 2) for amplifying a reception signal received by a standard radio wave including time information by an antenna (for example, reception antenna 621 in FIG. 2);
Filter means (for example, filter circuit 625 in FIG. 2) for extracting a signal in a predetermined frequency band from the reception signal amplified by the first amplification means;
Second amplification means (for example, IF amplification circuit 627 in FIG. 2) for further amplifying the reception signal extracted by the filter means;
Level detection means (for example, an over-input control circuit 632 in FIG. 2) for detecting whether or not the reception signal amplified by the first amplification means is within a predetermined voltage level range;
When the level detection means detects that the received signal exceeds a predetermined voltage level range, the amplification in the first amplification means is attenuated and the amplification in the second amplification means is set. Over-input control means (for example, the over-input control circuit 632 in FIG. 2) for controlling the increase;
Detection output means (for example, the detection circuit 629 in FIG. 2) for detecting the reception signal amplified by the second amplification means and outputting it as a detection signal;
Time code generating means (for example, the time code generating unit 700 in FIG. 1) for generating time information based on the detection signal output from the detection output means;
Clocking means for clocking the current time (for example, the clock circuit unit 800 in FIG. 1);
Time correction means (for example, the CPU 100 in FIG. 1) for correcting the current time measured by the time measurement means based on the time information generated by the time code generation means;
A radio timepiece (for example, the radio timepiece 1 in FIG. 1).

請求項1に記載の発明によれば、受信信号があるレベルを超えた場合、第1増幅手段における増幅度が一旦減衰された後、第2増幅手段において、例えば第1増幅手段における減衰に応じた分だけ増幅される。これにより、ノイズの混入等によって受信信号のレベルが増大した場合であっても、従来のように、受信信号のレベルが電波受信装置のダイナミックレンジを超えることにより受信信号に含まれるデータ成分がカットされるといったことのない、正確なデータ信号の再生が実現される。   According to the first aspect of the present invention, when the received signal exceeds a certain level, after the degree of amplification in the first amplifying unit is once attenuated, the second amplifying unit responds to attenuation in the first amplifying unit, for example. Amplified by the amount. As a result, even when the level of the received signal increases due to noise or the like, the data component contained in the received signal is cut as the level of the received signal exceeds the dynamic range of the radio wave receiver as in the past. Thus, it is possible to reproduce an accurate data signal without being performed.

請求項2に記載の発明によれば、第1の増幅手段により増幅された受信信号が予め定められた電圧レベル範囲を超えた場合、第1の増幅手段における増幅度の減衰に遅れて、第2の増幅手段における増幅度が増加される。ここで、第2の増幅手段における増幅の遅れの程度をフィルタ手段に起因する遅延に応じた程度とすることで、より正確なデータ信号の再生が実現される。   According to the second aspect of the present invention, when the received signal amplified by the first amplifying unit exceeds a predetermined voltage level range, the first amplifying unit delays the attenuation of the amplification factor and The amplification degree in the second amplification means is increased. Here, a more accurate reproduction of the data signal is realized by setting the degree of amplification delay in the second amplifying means to a degree corresponding to the delay caused by the filter means.

請求項3に記載の発明によれば、第1増幅手段により増幅された受信信号が予め定められた電圧レベル範囲を超えた場合、第1の増幅手段における増幅度が連続的に減衰されるとともに、第2の増幅手段における増幅度が連続的に増加される。   According to the third aspect of the present invention, when the reception signal amplified by the first amplifying means exceeds a predetermined voltage level range, the amplification degree in the first amplifying means is continuously attenuated. The amplification degree in the second amplification means is continuously increased.

請求項4に記載の発明によれば、第1増幅手段により増幅された受信信号が予め定められた電圧レベル範囲を超えた場合、第1の増幅手段における増幅度が段階的に減衰されるとともに、第2の増幅手段における増幅度が段階的に増加される。   According to the fourth aspect of the present invention, when the reception signal amplified by the first amplifying means exceeds a predetermined voltage level range, the amplification degree in the first amplifying means is attenuated stepwise. The amplification degree in the second amplification means is increased stepwise.

請求項5に記載の発明によれば、受信信号があるレベルを超えた場合、第1の増幅回路における増幅度が一旦減衰された後、第2の増幅回路において、例えば第1の増幅回路における減衰に応じた分だけ増幅される。これにより、ノイズの混入等によって受信信号のレベルが増大した場合であっても、従来のように、受信信号のレベルが電波受信回路のダイナミックレンジを超えることにより受信信号に含まれるデータ成分がカットされるといったことのない、正確なデータ信号の再生が実現される。   According to the fifth aspect of the present invention, when the received signal exceeds a certain level, after the degree of amplification in the first amplifier circuit is once attenuated, in the second amplifier circuit, for example, in the first amplifier circuit Amplified by the amount corresponding to the attenuation. As a result, even if the level of the received signal increases due to noise contamination, etc., the data component contained in the received signal is cut as the level of the received signal exceeds the dynamic range of the radio wave receiving circuit as in the past. Thus, it is possible to reproduce an accurate data signal without being performed.

請求項6に記載の発明によれば、第1の増幅回路により増幅された受信信号が予め定められた電圧レベル範囲を超えた場合、第1の増幅回路における増幅度の減衰に遅れて、第2の増幅回路における増幅度が増加される。ここで、第2の増幅回路における増幅の遅れをフィルタ手段に起因する遅延に応じた程度とすることで、より正確なデータ信号の再生が実現される。   According to the sixth aspect of the present invention, when the reception signal amplified by the first amplifier circuit exceeds a predetermined voltage level range, the first amplifier circuit delays the attenuation of the amplification factor, The amplification degree in the second amplifier circuit is increased. Here, a more accurate reproduction of the data signal is realized by setting the delay of amplification in the second amplifier circuit to a level corresponding to the delay caused by the filter means.

請求項7に記載の発明によれば、第1の増幅回路により増幅された受信信号が予め定められた電圧レベル範囲を超えた場合、第1の増幅回路における増幅度が連続的に減衰されるとともに、第2の増幅回路における増幅度が連続的に増加される。   According to the seventh aspect of the present invention, when the reception signal amplified by the first amplifier circuit exceeds a predetermined voltage level range, the amplification degree in the first amplifier circuit is continuously attenuated. At the same time, the amplification degree in the second amplifier circuit is continuously increased.

請求項8に記載の発明によれば、第1の増幅回路により増幅された受信信号が予め定められた電圧レベル範囲を超えた場合、第1の増幅回路における増幅度が段階的に減衰されるとともに、第2の増幅回路における増幅度が段階的に増加される。   According to the eighth aspect of the present invention, when the reception signal amplified by the first amplifier circuit exceeds a predetermined voltage level range, the amplification degree in the first amplifier circuit is attenuated stepwise. At the same time, the degree of amplification in the second amplifier circuit is increased stepwise.

請求項9に記載の発明によれば、電波時計において、受信信号があるレベルを超えた場合、第1増幅手段における増幅度が一旦減衰された後、第2増幅手段において、例えば第1増幅手段における減衰に応じた分だけ増加される。これにより、ノイズの混入等によって受信信号のレベルが増大した場合であっても、従来のように、受信信号のレベルがダイナミックレンジを超えることにより受信信号に含まれるデータ成分がカットされるといったことのない、正確なデータ信号の再生が実現される。   According to the ninth aspect of the present invention, in the radio timepiece, when the received signal exceeds a certain level, after the degree of amplification in the first amplifying means is once attenuated, in the second amplifying means, for example, the first amplifying means. Is increased by an amount corresponding to the attenuation at. As a result, even when the level of the received signal is increased due to noise or the like, the data component included in the received signal is cut when the level of the received signal exceeds the dynamic range, as in the past. Reproducible accurate data signal reproduction is realized.

実施形態における電波時計の構成図。The block diagram of the radio timepiece in an embodiment. 実施形態におけるスーパーヘテロダイン方式の電波受信装置の構成図。1 is a configuration diagram of a superheterodyne radio wave receiver in an embodiment. FIG. 実施形態における過入力制御回路の構成図。The block diagram of the overinput control circuit in embodiment. 過入力制御回路における動作の説明図。Explanatory drawing of the operation | movement in an overinput control circuit. 実施形態における電波受信装置の各部における信号の波形例。The example of the waveform of the signal in each part of the radio wave receiving apparatus in an embodiment. 過入力制御回路の変形例。The modification of an overinput control circuit. ストレート方式の電波受信装置の構成図。1 is a configuration diagram of a straight-type radio wave receiver. 従来の電波受信装置の各部における各信号の波形例。The example of a waveform of each signal in each part of the conventional electric wave receiver.

以下、図面を参照して、本発明の好適な実施形態を説明する。   Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

[電波時計]
図1は、本実施形態における電波時計1の概略構成を示すブロック図である。同図によれば、電波時計1は、CPU(Central Processing Unit)100と、入力部200と、表示部300と、ROM(Read Only Memory)400と、RAM(Random Access Memory)500と、受信制御部600と、タイムコード生成部700と、計時回路部800と、発振回路部900とを備えている。発振回路部900を除く各部はバスBによって接続され、発振回路部900は計時回路部800に接続されている。
[Radio clock]
FIG. 1 is a block diagram showing a schematic configuration of a radio timepiece 1 according to the present embodiment. According to the figure, the radio timepiece 1 includes a CPU (Central Processing Unit) 100, an input unit 200, a display unit 300, a ROM (Read Only Memory) 400, a RAM (Random Access Memory) 500, and reception control. Unit 600, time code generation unit 700, timing circuit unit 800, and oscillation circuit unit 900. Each unit except for the oscillation circuit unit 900 is connected by a bus B, and the oscillation circuit unit 900 is connected to the time measuring circuit unit 800.

CPU100は、所定のタイミング或いは入力部200から入力された操作信号に応じてROM400に格納されているプログラムを読み出してRAM500に展開し、該プログラムに基づいて電波時計1を構成する各部への指示やデータ転送等を行う。具体的には、例えば所定時間毎に受信制御部600を制御して標準電波の受信処理を実行し、タイムコード生成部700から入力された標準タイムコードに基づいて計時回路部800で計時される現在時刻データを修正する。   The CPU 100 reads out a program stored in the ROM 400 in accordance with a predetermined timing or an operation signal input from the input unit 200, develops it in the RAM 500, and instructs each unit constituting the radio timepiece 1 based on the program. Perform data transfer. Specifically, for example, the reception control unit 600 is controlled at predetermined time intervals to execute standard radio wave reception processing, and the time measuring circuit unit 800 counts time based on the standard time code input from the time code generation unit 700. Correct the current time data.

入力部200は、電波時計1の各種機能を実行させるためのスイッチ等で構成され、これらのスイッチが操作された場合には対応する操作信号をCPU100に出力する。表示部300は、小型液晶ディスプレイ等で構成され、CPU100から入力される表示信号に基づいて現在時刻等を表示する。   The input unit 200 includes switches for executing various functions of the radio timepiece 1, and outputs corresponding operation signals to the CPU 100 when these switches are operated. The display unit 300 is configured with a small liquid crystal display or the like, and displays the current time and the like based on a display signal input from the CPU 100.

ROM400は、電波時計1にかかるシステムプログラムやアプリケーションプログラム、本実施形態を実現するためのプログラムやデータ等を記憶する。RAM500は、CPU100の作業領域として用いられ、ROM400から読み出されたプログラムやデータ等を一時的に格納する。   The ROM 400 stores system programs and application programs for the radio timepiece 1, programs and data for realizing the present embodiment, and the like. The RAM 500 is used as a work area for the CPU 100, and temporarily stores programs, data, and the like read from the ROM 400.

受信制御部600は、電波受信装置620を備える。電波受信装置620は、受信アンテナで受信した長波標準電波の不要な周波数成分をカットして該当する周波数信号を取り出し、データ信号を再生してタイムコード生成部700に出力する。   The reception control unit 600 includes a radio wave receiving device 620. The radio wave receiver 620 cuts out unnecessary frequency components of the long wave standard radio wave received by the receiving antenna, extracts the corresponding frequency signal, reproduces the data signal, and outputs it to the time code generation unit 700.

タイムコード生成部700は、電波受信装置620から入力されたデータ信号をデジタル信号に変換し、標準時刻コードや積算コード、曜日コード等の時計機能に必要なデータを含む標準タイムコードを生成してCPU100に出力する。   The time code generation unit 700 converts the data signal input from the radio wave receiver 620 into a digital signal, and generates a standard time code including data necessary for a clock function such as a standard time code, an integration code, and a day code. It outputs to CPU100.

計時回路部800は、発振回路部900から入力される信号を計数して現在時刻を計時し、現在時刻データをCPU100に出力する。発振回路部900は、常時一定周波数のクロック信号を出力する。   The clock circuit unit 800 counts the signal input from the oscillation circuit unit 900 to clock the current time, and outputs the current time data to the CPU 100. The oscillation circuit unit 900 always outputs a clock signal having a constant frequency.

[電波受信装置]
図2は、本実施形態におけるスーパーヘテロダイン方式の電波受信装置620の回路構成を示すブロック図である。同図によれば、電波受信装置620は、受信アンテナ621と、RF増幅回路622と、周波数変換回路623と、局部発振回路624と、フィルタ回路625,628と、エンハンス回路626と、IF増幅回路627と、検波回路629と、AGC回路631と、過入力制御回路632とを備えて構成される。
[Radio wave receiver]
FIG. 2 is a block diagram showing a circuit configuration of the superheterodyne radio wave receiving device 620 according to this embodiment. According to the figure, the radio wave receiving device 620 includes a receiving antenna 621, an RF amplification circuit 622, a frequency conversion circuit 623, a local oscillation circuit 624, filter circuits 625 and 628, an enhancement circuit 626, and an IF amplification circuit. 627, a detection circuit 629, an AGC circuit 631, and an over-input control circuit 632.

受信アンテナ621は、例えばバーアンテナによって構成され、タイムコードを含む所定周波数の長波標準電波を受信し、受信した長波標準電波を電気信号に変換して出力する。   The reception antenna 621 is configured by, for example, a bar antenna, receives a long-wave standard radio wave having a predetermined frequency including a time code, converts the received long-wave standard radio wave into an electric signal, and outputs the electrical signal.

RF増幅回路622は、受信アンテナ621から入力される信号を、AGC回路631から入力される制御信号、及び、過入力制御回路632から入力される制御信号bに応じて増幅或いは減衰し、信号a、及び信号a1として出力する。   The RF amplifier circuit 622 amplifies or attenuates the signal input from the receiving antenna 621 in accordance with the control signal input from the AGC circuit 631 and the control signal b input from the over-input control circuit 632, and the signal a And as a signal a1.

周波数変換回路623は、RF増幅回路622から入力される信号a1と、局部発振回路624から入力される局部発振周波数の信号(局部発振信号)とを合成し、中間周波数の信号(中間周波信号)に変換して出力する。局部発振回路624は、所定周波数の局部発振信号を生成して出力する。   The frequency conversion circuit 623 synthesizes the signal a1 input from the RF amplifier circuit 622 and the local oscillation frequency signal (local oscillation signal) input from the local oscillation circuit 624 to generate an intermediate frequency signal (intermediate frequency signal). Convert to and output. The local oscillation circuit 624 generates and outputs a local oscillation signal having a predetermined frequency.

フィルタ回路625は、バンドパスフィルタ(BPF)等で構成され、周波数変換回路623から入力される中間周波信号に対して所定の周波数範囲の信号を通過させ、範囲外の周波数成分を遮断し、信号eとして出力する。   The filter circuit 625 is configured by a band pass filter (BPF) or the like, passes a signal in a predetermined frequency range with respect to the intermediate frequency signal input from the frequency conversion circuit 623, blocks a frequency component outside the range, Output as e.

エンハンス回路626は、過入力制御回路632から入力される制御信号cに応じて、フィルタ回路625から入力される信号eを増幅させ、信号fとして出力する。   The enhancement circuit 626 amplifies the signal e input from the filter circuit 625 according to the control signal c input from the over-input control circuit 632, and outputs the amplified signal as a signal f.

IF増幅回路627は、エンハンス回路626から入力される信号を、AGC回路631から入力された制御信号に応じて増幅(或いは減衰)して出力する。フィルタ回路628は、バンドパスフィルタ等で構成され、IF増幅回路627から入力される信号に対して所定の周波数範囲の信号を通過させ、範囲外の周波数成分を遮断して出力する。   The IF amplifier circuit 627 amplifies (or attenuates) the signal input from the enhancement circuit 626 in accordance with the control signal input from the AGC circuit 631 and outputs the amplified signal. The filter circuit 628 is configured by a band pass filter or the like, and allows a signal in a predetermined frequency range to pass through the signal input from the IF amplifier circuit 627, and blocks and outputs out-of-range frequency components.

検波回路629は、フィルタ回路628から入力される信号を検波して出力する。検波回路629から出力された検波信号は、再生されたデータ信号としてタイムコード生成部700に入力され、現在時刻の修正等に利用される。   The detection circuit 629 detects and outputs the signal input from the filter circuit 628. The detection signal output from the detection circuit 629 is input to the time code generation unit 700 as a reproduced data signal and used for correcting the current time.

AGC回路631は、フィルタ回路628から入力される信号のレベルに応じて、RF増幅回路622及びIF増幅回路627の増幅度を調整する制御信号を出力する。   The AGC circuit 631 outputs a control signal for adjusting the amplification degrees of the RF amplifier circuit 622 and the IF amplifier circuit 627 in accordance with the level of the signal input from the filter circuit 628.

過入力制御回路632は、RF増幅回路622から入力される信号aのレベルに応じて、RF増幅回路622における増幅度を制御する制御信号b、及び、エンハンス回路626における増幅度を制御する制御信号cを生成して出力する。   The excessive input control circuit 632 controls the amplification level in the RF amplification circuit 622 according to the level of the signal a input from the RF amplification circuit 622, and the control signal that controls the amplification level in the enhancement circuit 626. c is generated and output.

[過入力制御回路]
図3は、過入力制御回路632の回路構成を示すブロック図である。同図によれば、過入力制御回路632は、過入力検出回路6321と、RF増幅制御回路6322と、エンハンス制御回路6323とを備えて構成される。
[Over-input control circuit]
FIG. 3 is a block diagram showing a circuit configuration of the over-input control circuit 632. According to the figure, the overinput control circuit 632 includes an overinput detection circuit 6321, an RF amplification control circuit 6322, and an enhancement control circuit 6323.

過入力検出回路6321は、RF増幅回路622から入力される信号aのレベルが、当該電波受信装置620のダイナミックレンジ(電圧レベル範囲)を超えたか否かを検出する。そして、超えたと判断した場合、ダイナミックレンジに対する信号aの超過レベルに応じた信号を出力する。   The excessive input detection circuit 6321 detects whether or not the level of the signal a input from the RF amplification circuit 622 exceeds the dynamic range (voltage level range) of the radio wave receiving device 620. And when it is judged that it exceeded, the signal according to the excess level of the signal a with respect to a dynamic range is output.

具体的に、過入力検出回路6321は、該過入力検出回路6321内部に、RF増幅回路622から入力される信号aのレベルが、ダイナミックレンジを越えたか否かを判断する為の閾値としての比較電圧値(図示せず)を記憶しておき、RF増幅回路622から入力される信号aのレベルが、前記比較電圧値を越えたと判断された場合に比較電圧値に対する信号aの超過レベルに応じた信号を出力する。尚、比較電圧値は、必ずしも電波受信装置620が受信を可能とするダイナミックレンジ(電圧レベル範囲)に設定する必要はなく、該ダイナミックレンジの値より低い他の値でも良い。   Specifically, the over-input detection circuit 6321 has a comparison as a threshold for determining whether or not the level of the signal a input from the RF amplifier circuit 622 exceeds the dynamic range in the over-input detection circuit 6321. A voltage value (not shown) is stored, and when it is determined that the level of the signal a input from the RF amplifier circuit 622 exceeds the comparison voltage value, the level of the signal a with respect to the comparison voltage value is determined. Output the signal. The comparison voltage value does not necessarily need to be set to a dynamic range (voltage level range) that enables reception by the radio wave receiving device 620, and may be another value lower than the value of the dynamic range.

RF増幅制御回路6322は、過入力検出回路6321から入力される信号に応じてRF増幅回路622の増幅度を制御するための制御信号bを生成する。具体的には、信号aが比較電圧値を超えてない場合には、現在の増幅度を維持させる制御信号bを出力し、超えた場合には、信号aが比較電圧値を超えないよう、比較電圧値に対する信号aの超過レベルに応じた分だけ増幅度を低下(減衰)させる制御信号bを出力する。   The RF amplification control circuit 6322 generates a control signal b for controlling the amplification degree of the RF amplification circuit 622 in accordance with the signal input from the excessive input detection circuit 6321. Specifically, when the signal a does not exceed the comparison voltage value, the control signal b for maintaining the current amplification degree is output. When the signal a exceeds, the signal a does not exceed the comparison voltage value. A control signal b for reducing (attenuating) the amplification degree by an amount corresponding to the excess level of the signal a with respect to the comparison voltage value is output.

エンハンス制御回路6323は、RF増幅制御回路6322から入力される制御信号bに応じてエンハンス回路626の増幅度を制御する制御信号cを生成して出力する。具体的には、制御信号bによるRF増幅回路622の増幅度の減衰量に応じた分だけ、IF増幅回路627の増幅度を増加(増幅)させる制御信号cを出力する。   The enhancement control circuit 6323 generates and outputs a control signal c that controls the amplification degree of the enhancement circuit 626 in accordance with the control signal b input from the RF amplification control circuit 6322. Specifically, the control signal c for increasing (amplifying) the amplification degree of the IF amplification circuit 627 by the amount corresponding to the attenuation amount of the amplification degree of the RF amplification circuit 622 by the control signal b is output.

ここで、過入力制御回路632の具体的な制御を説明する。図4は、過入力制御回路632による制御の一例を説明するための図であり、横軸を信号aのレベルとし、縦軸にRF増幅回路622の増幅度及びエンハンス回路626それぞれの増幅度を示している。   Here, specific control of the over-input control circuit 632 will be described. FIG. 4 is a diagram for explaining an example of control by the over-input control circuit 632. The horizontal axis represents the level of the signal a, and the vertical axis represents the amplification degree of the RF amplification circuit 622 and the amplification degree of the enhancement circuit 626. Show.

信号aのレベルが比較電圧値を超えない場合(図4の比較電圧値の範囲内)、RF増幅制御回路6322によってRF増幅回路622の現在の増幅度を維持させる制御信号bが生成されるとともに、エンハンス制御回路6323によってエンハンス回路626の現在の増幅度を維持させる制御信号cが生成される。従って、RF増幅回路622の増幅度は、AGC回路631のみの制御によって、例えば一定値に維持される。また、エンハンス回路626の増幅度は、例えば一定値「1」に維持される。   When the level of the signal a does not exceed the comparison voltage value (within the range of the comparison voltage value in FIG. 4), the RF amplification control circuit 6322 generates a control signal b that maintains the current amplification degree of the RF amplification circuit 622. The control signal c for maintaining the current amplification degree of the enhancement circuit 626 is generated by the enhancement control circuit 6323. Therefore, the amplification degree of the RF amplifier circuit 622 is maintained at a constant value, for example, by the control of only the AGC circuit 631. Further, the amplification degree of the enhancement circuit 626 is maintained at a constant value “1”, for example.

そして、信号aのレベルが比較電圧値を超えた場合(図4の比較電圧値の超過域)、RF増幅制御回路6322によってRF増幅回路622の増幅度を信号aの増加に比例して低下(減衰)させる制御信号bが生成されるとともに、エンハンス制御回路6323により、この信号bによる増幅度の減衰量に等しい分だけ、エンハンス回路626の増幅度を増加(増幅)させる制御信号cが生成される。従って、信号aのレベルの増加に伴い、RF増幅回路622の増幅度が徐々に減衰されるとともに、エンハンス回路626の増幅度が、このRF増幅回路622の増幅度の減衰量にほぼ等しい分だけ増加(増幅)される。   When the level of the signal a exceeds the comparison voltage value (excess range of the comparison voltage value in FIG. 4), the RF amplification control circuit 6322 decreases the amplification degree of the RF amplification circuit 622 in proportion to the increase of the signal a ( The control signal b to be attenuated) is generated, and the enhancement control circuit 6323 generates a control signal c to increase (amplify) the amplification degree of the enhancement circuit 626 by an amount equal to the attenuation amount of the amplification degree by the signal b. The Therefore, as the level of the signal a increases, the amplification degree of the RF amplification circuit 622 is gradually attenuated, and the amplification degree of the enhancement circuit 626 is substantially equal to the attenuation amount of the amplification degree of the RF amplification circuit 622. Increased (amplified).

[回路動作]
次に、電波受信装置620における受信動作を説明する。図5は、電波受信装置620における受信動作を説明するための図であり、電波受信装置620における各信号波形の一例を示している。なお、過入力検出回路6321内部に記憶された比較電圧値の値は、電波受信装置620のダイナミックレンジに設定されているものとして、以下を説明する。
[Circuit operation]
Next, the reception operation in the radio wave receiving device 620 will be described. FIG. 5 is a diagram for explaining a reception operation in the radio wave receiving device 620 and shows an example of each signal waveform in the radio wave receiving device 620. The following description will be made assuming that the value of the comparison voltage value stored in the over-input detection circuit 6321 is set to the dynamic range of the radio wave receiver 620.

先ず、受信アンテナ621による受信信号dを、図5(a)に示す波形の信号とする。この受信信号dは、上述の[発明が解決しようとする課題]において図8(b)に示した信号波形と同一であり、混入されたノイズによって送出信号の振幅が大きく変動した信号となっている。この受信信号dがRF増幅回路622にて増幅され、信号a、a1として出力される。   First, the signal d received by the receiving antenna 621 is a signal having the waveform shown in FIG. This received signal d is the same as the signal waveform shown in FIG. 8B in the above [Problem to be Solved by the Invention], and is a signal in which the amplitude of the transmitted signal greatly fluctuates due to mixed noise. Yes. The received signal d is amplified by the RF amplifier circuit 622 and output as signals a and a1.

すると、過入力制御回路632では、過入力検出回路6321により、信号aのダイナミックレンジを超える信号部分、即ち信号aの振幅値がこのダイナミックレンジをどの程度超えたかの超過レベルが検出される。   Then, in the excessive input control circuit 632, the excessive input detection circuit 6321 detects a signal portion exceeding the dynamic range of the signal a, that is, an excess level indicating how much the amplitude value of the signal a exceeds the dynamic range.

次いで、RF増幅制御回路6322により、この検出された超過レベルに応じてRF増幅回路622の増幅度を減衰させる制御信号bが生成され、この制御信号bに従ってRF増幅回路622の増幅度が減衰される。この結果、RF増幅回路622から出力される信号a1は、図5(b)に示す波形の信号となる。即ち、同図(b)によれば、信号a1は、同図(a)に示した信号dのダイナミックレンジを超える信号部分の振幅が低下され、そのレベルがダイナミックレンジを超えない信号となっている。   Next, the RF amplification control circuit 6322 generates a control signal b that attenuates the amplification degree of the RF amplification circuit 622 according to the detected excess level, and the amplification degree of the RF amplification circuit 622 is attenuated according to the control signal b. The As a result, the signal a1 output from the RF amplifier circuit 622 becomes a signal having the waveform shown in FIG. That is, according to FIG. 7B, the signal a1 is a signal whose amplitude does not exceed the dynamic range because the amplitude of the signal portion exceeding the dynamic range of the signal d shown in FIG. Yes.

続いて、この信号a1が、周波数変換回路623により中間周波信号(IF信号)に変換され、フィルタ回路625を通過して、信号eとして出力される。同図(c)は、フィルタ回路625から出力される信号eの信号波形を示す図である。同図(c)に示すように、信号eは、制御信号bに従ったRF増幅回路622における増幅度の減衰により、図中点線で示す包絡線の本来の信号波形に対して一部振幅が低下した波形となっている。またこの振幅の低下分は、RF増幅回路622による増幅度の減衰量に応じた程度となっている。   Subsequently, the signal a1 is converted into an intermediate frequency signal (IF signal) by the frequency conversion circuit 623, passes through the filter circuit 625, and is output as the signal e. FIG. 5C is a diagram showing a signal waveform of the signal e output from the filter circuit 625. As shown in FIG. 9C, the signal e has a partial amplitude with respect to the original signal waveform of the envelope indicated by the dotted line in the figure due to the attenuation of the amplification degree in the RF amplifier circuit 622 according to the control signal b. The waveform is lowered. Further, the amount of decrease in the amplitude is in accordance with the attenuation amount of the amplification degree by the RF amplifier circuit 622.

また、過入力制御回路632において、エンハンス制御回路6323により、RF増幅制御回路6322により生成される信号bに応じて、エンハンス回路626の増幅度を増加(増幅)させる制御信号cが生成・出力される。そして、この制御信号cに応じて、エンハンス回路626の増幅度が増加される。その結果、エンハンス回路626から出力される信号fは、同図(d)に示す波形となる。同図(d)に示すように、信号fは、制御信号cに従ったエンハンス回路626における増幅度の増加により、同図(c)に示す信号eの振幅の低下分が増幅(補償)された、本来の信号波形となっている。   In the over-input control circuit 632, the enhancement control circuit 6323 generates and outputs a control signal c that increases (amplifies) the amplification degree of the enhancement circuit 626 in accordance with the signal b generated by the RF amplification control circuit 6322. The Then, the amplification degree of the enhancement circuit 626 is increased according to the control signal c. As a result, the signal f output from the enhancement circuit 626 has a waveform shown in FIG. As shown in FIG. 4D, the signal f is amplified (compensated) by the decrease in the amplitude of the signal e shown in FIG. 4C due to the increase in the amplification degree in the enhancement circuit 626 according to the control signal c. In addition, the original signal waveform is obtained.

この信号eがIF増幅回路627によって増幅され、検波回路629によって検波されて検波信号が出力される。従って、検波信号は、受信された標準電波に含まれるデータ信号を正確に再現した波形となる。   This signal e is amplified by the IF amplification circuit 627, detected by the detection circuit 629, and a detection signal is output. Therefore, the detection signal has a waveform that accurately reproduces the data signal included in the received standard radio wave.

[作用・効果]
以上、本実施形態によれば、電波時計1の電波受信装置620において、過入力制御回路632により、受信アンテナ621で受信され、RF増幅回路622で増幅された信号aが当該電波受信装置620のダイナミックレンジ、若しくは予め設定された比較電圧値を超えるか否かが検出され、超えた場合、その超過レベルに応じて、RF増幅回路622の増幅度が低下(減衰)されるとともに、エンハンス回路626の増幅度が増加(増幅)される。このため、ノイズの混入等により受信アンテナ621での受信信号dの信号レベルがダイナミックレンジ、若しくは比較電圧値を超えた場合、その超えた信号部分に含まれるデータ信号がカットされることがなく、正確なデータ信号の再生が実現される。
[Action / Effect]
As described above, according to the present embodiment, in the radio wave receiver 620 of the radio timepiece 1, the signal a received by the reception antenna 621 and amplified by the RF amplifier circuit 622 by the over-input control circuit 632 is transmitted to the radio wave receiver 620. It is detected whether or not a dynamic range or a preset comparison voltage value is exceeded, and if it exceeds, the amplification degree of the RF amplifier circuit 622 is reduced (attenuated) according to the excess level, and the enhancement circuit 626 is increased. Is increased (amplified). For this reason, when the signal level of the received signal d at the receiving antenna 621 exceeds the dynamic range or the comparison voltage value due to noise mixing or the like, the data signal included in the signal portion exceeding the dynamic range is not cut. Accurate data signal reproduction is realized.

[変形例]
尚、本発明を適用可能な実施形態は、上述した実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
[Modification]
The embodiment to which the present invention is applicable is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit of the present invention.

(1)過入力制御回路632
例えば、実施形態における過入力制御回路632を、図6に示す過入力制御回路632Aのように構成しても良い。同図によれば、過入力制御回路632Aは、過入力検出回路6321と、RF増幅制御回路6322と、エンハンス制御回路6323と、遅延回路6324とを備えて構成される。
(1) Over-input control circuit 632
For example, the overinput control circuit 632 in the embodiment may be configured as an overinput control circuit 632A shown in FIG. According to the figure, the overinput control circuit 632A includes an overinput detection circuit 6321, an RF amplification control circuit 6322, an enhancement control circuit 6323, and a delay circuit 6324.

遅延回路6324は、エンハンス制御回路6323から入力される信号cを所定時間だけ遅らせて出力する。ここで、電波受信装置620において、RF増幅回路622から出力される信号aは、エンハンス回路626に入力されるまでの間、周波数変換回路623及びフィルタ回路625を通過することによる遅延が生じる。特に、フィルタ回路625を通過することによる遅延は大きい。このため、遅延回路6324による遅延の程度をこのフィルタ回路625の遅延の程度に応じて設定することで、RF増幅回路622における減衰のタイミングと、エンハンス回路626における増幅のタイミングとの調整が図られるため、より正確なデータ信号の再生が実現される。   The delay circuit 6324 delays the signal c input from the enhancement control circuit 6323 by a predetermined time and outputs it. Here, in the radio wave receiver 620, the signal a output from the RF amplifier circuit 622 is delayed by passing through the frequency conversion circuit 623 and the filter circuit 625 until it is input to the enhancement circuit 626. In particular, the delay caused by passing through the filter circuit 625 is large. For this reason, by setting the degree of delay by the delay circuit 6324 according to the degree of delay of the filter circuit 625, the timing of attenuation in the RF amplifier circuit 622 and the timing of amplification in the enhancement circuit 626 can be adjusted. Therefore, more accurate data signal reproduction is realized.

(3)電波受信装置620
また、上述した実施形態ではスーパーヘテロダイン方式の電波受信装置620を用いることとしたが、ストレート方式を用いることとしても良い。
(3) Radio wave receiving device 620
In the above-described embodiment, the superheterodyne radio wave receiver 620 is used, but a straight system may be used.

図7は、本発明を適用したストレート方式の電波受信装置620Aの回路構成を示すブロック図である。同図によれば、ストレート方式の電波受信装置620Aは、受信アンテナ621と、RF増幅回路622と、フィルタ回路633と、エンハンス回路626と、検波回路634と、過入力制御回路632とを備えて構成される。この場合、検波回路634には、エンハンス回路626から出力された信号が入力される。   FIG. 7 is a block diagram showing a circuit configuration of a straight-type radio wave receiver 620A to which the present invention is applied. According to the figure, the straight type radio wave receiver 620A includes a receiving antenna 621, an RF amplifier circuit 622, a filter circuit 633, an enhancement circuit 626, a detection circuit 634, and an over-input control circuit 632. Composed. In this case, the signal output from the enhancement circuit 626 is input to the detection circuit 634.

1 電波時計
100 CPU
200 入力部
300 表示部
400 ROM
500 RAM
600 受信制御部
620 電波受信装置
621 受信アンテナ
622 RF増幅回路
623 周波数変換回路
624 発振回路
625,628 フィルタ回路
626 エンハンス回路
627 IF増幅回路
629 検波回路
631 AGC回路
632 過入力制御回路
6321 過入力検出回路
6322 RF増幅制御回路
6323 エンハンス制御回路
6324 遅延回路
700 タイムコード生成部
800 計時回路部
900 発振回路部
1 Radio clock 100 CPU
200 Input unit 300 Display unit 400 ROM
500 RAM
600 reception control unit 620 radio wave reception device 621 reception antenna 622 RF amplification circuit 623 frequency conversion circuit 624 oscillation circuit 625, 628 filter circuit 626 enhancement circuit 627 IF amplification circuit 629 detection circuit 631 AGC circuit 632 over-input control circuit 6321 over-input detection circuit 6322 RF amplification control circuit 6323 Enhancement control circuit 6324 Delay circuit 700 Time code generation unit 800 Timekeeping circuit unit 900 Oscillation circuit unit

Claims (9)

アンテナで受信した受信信号を増幅する第1の増幅手段と、
この第1の増幅手段によって増幅された受信信号から予め定められた周波数帯域の信号を抽出するフィルタ手段と、
このフィルタ手段によって抽出された受信信号を更に増幅する第2の増幅手段と、
前記第1の増幅手段によって増幅された受信信号が予め定められた電圧レベル範囲内か否かを検出するレベル検出手段と、
このレベル検出手段によって受信信号が予め定められた電圧レベル範囲を超えたことが検出された場合に、前記第1の増幅手段における増幅度を減衰させるとともに、前記第2の増幅手段の増幅度を増加させるように制御する過入力制御手段と、
前記第2の増幅手段によって増幅された受信信号を検波する検波手段と、
を備えることを特徴とする電波受信装置。
First amplification means for amplifying a received signal received by an antenna;
Filter means for extracting a signal in a predetermined frequency band from the reception signal amplified by the first amplification means;
Second amplification means for further amplifying the reception signal extracted by the filter means;
Level detection means for detecting whether the received signal amplified by the first amplification means is within a predetermined voltage level range;
When the level detection means detects that the received signal exceeds a predetermined voltage level range, the amplification in the first amplification means is attenuated and the amplification in the second amplification means is set. Over-input control means for controlling to increase;
Detecting means for detecting the received signal amplified by the second amplifying means;
A radio wave receiving apparatus comprising:
前記第2の増幅手段における増幅度の増加の制御動作を遅らせるための遅延手段を更に備え、
前記過入力制御手段は、前記レベル検出手段によって受信信号が予め定められた電圧レベル範囲を超えたことが検出された場合に、前記第1の増幅手段における増幅度を減衰させるとともに、前記遅延手段によって前記第2の増幅手段の増幅度を遅らせてから増加させるように制御することを特徴とする請求項1に記載の電波受信装置。
A delay unit for delaying the control operation of the increase in the amplification degree in the second amplification unit;
The over-input control means attenuates the amplification degree in the first amplification means when the level detection means detects that the received signal exceeds a predetermined voltage level range, and the delay means The radio wave receiving apparatus according to claim 1, wherein control is performed so that the amplification degree of the second amplifying means is increased after being delayed.
前記過入力制御手段は、前記レベル検出手段によって受信信号が予め定められた電圧レベル範囲を超えたことが検出された場合に、前記第1の増幅手段における増幅度を連続的に減衰させるとともに、前記第2の増幅手段の増幅度を連続的に増加させるように制御することを特徴とする請求項1に記載の電波受信装置。   The overinput control means continuously attenuates the amplification degree in the first amplification means when the level detection means detects that the received signal exceeds a predetermined voltage level range, 2. The radio wave receiving apparatus according to claim 1, wherein control is performed so that the amplification degree of the second amplifying means is continuously increased. 前記過入力制御手段は、前記レベル検出手段によって受信信号が予め定められた電圧レベル範囲を超えたことが検出された場合に、前記第1の増幅手段における増幅度を段階的に減衰させるとともに、前記第2の増幅手段の増幅度を段階的に増加させるように制御することを特徴とする請求項1に記載の電波受信装置。   The over-input control unit attenuates the amplification degree in the first amplification unit stepwise when the level detection unit detects that the received signal exceeds a predetermined voltage level range; 2. The radio wave receiving apparatus according to claim 1, wherein control is performed so that the amplification degree of the second amplifying means is increased stepwise. アンテナで受信した受信信号を増幅する第1の増幅回路と、
この第1の増幅回路によって増幅された受信信号から予め定められた周波数帯域の信号を抽出するフィルタ回路と、
このフィルタ回路によって抽出された受信信号を更に増幅する第2の増幅回路と、
前記第1の増幅回路によって増幅された受信信号が予め定められた電圧レベル範囲内か否かを検出するレベル検出回路と、
このレベル検出回路によって受信信号が予め定められた電圧レベル範囲を超えたことが検出された場合に、前記第1の増幅回路における増幅度を減衰させるとともに、前記第2の増幅回路の増幅度を増加させるように制御する過入力制御回路と、
前記第2の増幅回路によって増幅された受信信号を検波する検波回路と、
を備えることを特徴とする電波受信回路。
A first amplifier circuit for amplifying a received signal received by an antenna;
A filter circuit for extracting a signal in a predetermined frequency band from the reception signal amplified by the first amplifier circuit;
A second amplification circuit for further amplifying the reception signal extracted by the filter circuit;
A level detection circuit for detecting whether or not the reception signal amplified by the first amplification circuit is within a predetermined voltage level range;
When the level detection circuit detects that the received signal exceeds a predetermined voltage level range, the amplification in the first amplification circuit is attenuated and the amplification in the second amplification circuit is increased. An over-input control circuit for controlling to increase,
A detection circuit for detecting the reception signal amplified by the second amplification circuit;
A radio wave receiving circuit comprising:
前記第2の増幅回路における増幅度の増加の制御動作を遅らせるための遅延回路を更に備え、
前記過入力制御回路は、
前記レベル検出回路によって受信信号が予め定められた電圧レベル範囲を超えたことが検出された場合に、前記第1の増幅回路における増幅度を減衰させるとともに、前記遅延回路によって前記第2の増幅回路の増幅度を遅らせてから増加させるように制御することを特徴とする請求項5に記載の電波受信回路。
A delay circuit for delaying the control operation for increasing the amplification degree in the second amplifier circuit;
The over-input control circuit is
When the level detection circuit detects that the received signal exceeds a predetermined voltage level range, the amplification level in the first amplification circuit is attenuated, and the delay circuit causes the second amplification circuit to be attenuated. The radio wave receiving circuit according to claim 5, wherein the amplification is controlled so as to increase after being delayed.
前記過入力制御回路は、前記レベル検出回路によって受信信号が予め定められた電圧レベル範囲を超えたことが検出された場合に、前記第1の増幅回路における増幅度を連続的に減衰させるとともに、前記第2の増幅回路の増幅度を連続的に増加させるように制御することを特徴とする請求項5に記載の電波受信回路。   The over-input control circuit continuously attenuates the degree of amplification in the first amplifier circuit when the level detection circuit detects that the received signal exceeds a predetermined voltage level range, 6. The radio wave receiving circuit according to claim 5, wherein the second amplifying circuit is controlled so as to continuously increase an amplification factor. 前記過入力制御回路は、前記レベル検出回路によって受信信号が予め定められた電圧レベル範囲を超えたことが検出された場合に、前記第1の増幅回路における増幅度を段階的に減衰させるとともに、前記第2の増幅回路の増幅度を段階的に増加させるように制御することを特徴とする請求項5に記載の電波受信回路。   When the level detection circuit detects that the received signal exceeds a predetermined voltage level range, the over-input control circuit attenuates the amplification degree in the first amplification circuit in stages. The radio wave receiving circuit according to claim 5, wherein the second amplification circuit is controlled to increase the amplification degree in a stepwise manner. 時刻情報を含む標準電波をアンテナで受信した受信信号を増幅する第1の増幅手段と、
この第1の増幅手段によって増幅された受信信号から予め定められた周波数帯域の信号を抽出するフィルタ手段と、
このフィルタ手段によって抽出された受信信号を更に増幅する第2の増幅手段と、
前記第1の増幅手段によって増幅された受信信号が予め定められた電圧レベル範囲内か否かを検出するレベル検出手段と、
このレベル検出手段によって受信信号が予め定められた電圧レベル範囲を超えたことが検出された場合に、前記第1の増幅手段における増幅度を減衰させるとともに、前記第2の増幅手段の増幅度を増加させるように制御する過入力制御手段と、
前記第2の増幅手段によって増幅された受信信号を検波し検波信号として出力する検波出力手段と、
この検波出力手段から出力された検波信号に基づいて時刻情報を生成するタイムコード生成手段と、
現在時刻を計時する計時手段と、
前記タイムコード生成手段により生成された時刻情報に基づいて前記計時手段により計時されている現在時刻を修正する時刻修正手段と、
を備えることを特徴とする電波時計。
A first amplifying means for amplifying a reception signal received by a standard radio wave including time information by an antenna;
Filter means for extracting a signal in a predetermined frequency band from the reception signal amplified by the first amplification means;
Second amplification means for further amplifying the reception signal extracted by the filter means;
Level detection means for detecting whether the received signal amplified by the first amplification means is within a predetermined voltage level range;
When the level detection means detects that the received signal exceeds a predetermined voltage level range, the amplification in the first amplification means is attenuated and the amplification in the second amplification means is set. Over-input control means for controlling to increase;
Detection output means for detecting the reception signal amplified by the second amplification means and outputting it as a detection signal;
Time code generating means for generating time information based on the detection signal output from the detection output means;
A time measuring means for measuring the current time;
Time correcting means for correcting the current time measured by the time measuring means based on the time information generated by the time code generating means;
A radio-controlled timepiece characterized by comprising:
JP2010118867A 2010-05-25 2010-05-25 Radio wave receiver, radio wave receiver circuit, radio wave clock Active JP4983960B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010118867A JP4983960B2 (en) 2010-05-25 2010-05-25 Radio wave receiver, radio wave receiver circuit, radio wave clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010118867A JP4983960B2 (en) 2010-05-25 2010-05-25 Radio wave receiver, radio wave receiver circuit, radio wave clock

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005211180A Division JP2007028493A (en) 2005-07-21 2005-07-21 Radio wave receiving apparatus, radio wave receiving circuit and radio wave clock

Publications (2)

Publication Number Publication Date
JP2010233242A true JP2010233242A (en) 2010-10-14
JP4983960B2 JP4983960B2 (en) 2012-07-25

Family

ID=43048566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010118867A Active JP4983960B2 (en) 2010-05-25 2010-05-25 Radio wave receiver, radio wave receiver circuit, radio wave clock

Country Status (1)

Country Link
JP (1) JP4983960B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291986A (en) * 1992-04-07 1993-11-05 Sharp Corp Automatic gain control circuit
JPH0884084A (en) * 1994-09-06 1996-03-26 Ford Motor Co Automatically gain-controlled overshoot limiter for am receiver
JP2001102947A (en) * 1999-09-29 2001-04-13 Toshiba Corp Automatic gain control circuit and receiver
JP2002094408A (en) * 2000-09-14 2002-03-29 Sharp Corp Receiving device
JP2004260795A (en) * 2003-02-07 2004-09-16 Casio Comput Co Ltd Radio wave reception, radio wave control clock, and repeater

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291986A (en) * 1992-04-07 1993-11-05 Sharp Corp Automatic gain control circuit
JPH0884084A (en) * 1994-09-06 1996-03-26 Ford Motor Co Automatically gain-controlled overshoot limiter for am receiver
JP2001102947A (en) * 1999-09-29 2001-04-13 Toshiba Corp Automatic gain control circuit and receiver
JP2002094408A (en) * 2000-09-14 2002-03-29 Sharp Corp Receiving device
JP2004260795A (en) * 2003-02-07 2004-09-16 Casio Comput Co Ltd Radio wave reception, radio wave control clock, and repeater

Also Published As

Publication number Publication date
JP4983960B2 (en) 2012-07-25

Similar Documents

Publication Publication Date Title
US7613441B2 (en) Radio wave reception device and radio wave clock
JP2007139703A (en) Time receiving apparatus and radio controlled timepiece
JP3903986B2 (en) Time information transmission / reception device and time information transmission / reception circuit
JP4544347B2 (en) Time information acquisition device and radio clock
JP2007139705A (en) Time receiving apparatus and radio controlled timepiece
JP4983960B2 (en) Radio wave receiver, radio wave receiver circuit, radio wave clock
JP2007028493A (en) Radio wave receiving apparatus, radio wave receiving circuit and radio wave clock
JP4107258B2 (en) Radio receiver, radio clock, and repeater
JP3969386B2 (en) Radio receiver, radio clock, and repeater
JP2008228043A (en) Radio communication equipment, radio signal adjustment method and program
JP4010231B2 (en) Radio receiver, radio clock, and repeater
JP3876876B2 (en) Radio receiver, detector circuit, radio clock, and repeater
US20050170795A1 (en) Radio wave receive, radio wave reception integrated circuit, wave clock, and repeater
JP4232433B2 (en) Radio receiver, radio clock, and repeater
JP4003652B2 (en) Radio receiver, radio clock, and repeater
JP2005062077A (en) Electric wave receiving device, electric wave clock and repeater
JP4631822B2 (en) Receiver circuit and clock
JP4525731B2 (en) Receiver circuit and clock
JP4189591B2 (en) Radio wave receiver, radio clock, and relay device
JP3461903B2 (en) Clock with radio wave correction function
JP5929242B2 (en) Receiver circuit and radio-controlled clock
JP2005062099A (en) Time information transmitting/receiving device and timepiece
JP2006238126A (en) Radio wave receiver, radio-controlled clock, relay, and detection circuit
JP2006074471A (en) Radio wave receiver, radio wave clock, repeater, and semiconductor circuit
JP2006129378A (en) Time information transmitting/receiving apparatus, and integrated circuit for transmitting/receiving time information

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4983960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3