JP2010217963A - Constant current circuit - Google Patents

Constant current circuit Download PDF

Info

Publication number
JP2010217963A
JP2010217963A JP2009060728A JP2009060728A JP2010217963A JP 2010217963 A JP2010217963 A JP 2010217963A JP 2009060728 A JP2009060728 A JP 2009060728A JP 2009060728 A JP2009060728 A JP 2009060728A JP 2010217963 A JP2010217963 A JP 2010217963A
Authority
JP
Japan
Prior art keywords
transistor
current
circuit
transistors
current mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009060728A
Other languages
Japanese (ja)
Inventor
Hiroshi Sakazume
浩 坂爪
Hiroshi Tanigawa
寛 谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Toko Power Devices Corp
Original Assignee
Asahi Kasei Toko Power Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Toko Power Devices Corp filed Critical Asahi Kasei Toko Power Devices Corp
Priority to JP2009060728A priority Critical patent/JP2010217963A/en
Publication of JP2010217963A publication Critical patent/JP2010217963A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a constant current circuit for adjusting a current mirror ratio to obtain a high-accuracy output current, in a constant current circuit including a built-in current mirror circuit having large current mirror ratio. <P>SOLUTION: A correction circuit MCC is arranged between a current reference part CRS 1 and a current output COS 1. The correction circuit MCC is provided with: a transistor M01 configuring a current mirror circuit with a transistor M11 in the current reference part CRS 1; and a transistor M02 configuring the current mirror circuit with a transistor M12 in the current output part COS 1. Transistors M03 and M04 are serially connected to each of the transistors M11 and M12. A trim element (for example, MA1 and TA1) is paired with the serially connected transistors to form a trim circuit, and m trim circuits are connected to main currents of the transistor M03. In the same way, m trim circuits are connected to the main currents of the transistor M04. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

電流ミラー比の大きなカレントミラー回路を内蔵する定電流回路に関するものである。   The present invention relates to a constant current circuit incorporating a current mirror circuit having a large current mirror ratio.

定電流回路は、ICの内側にあってはバイアス供給源や負荷として、ICの外側にあってはLEDやモーターなどのドライバとして広く使用されている。
図2に最も基本的な定電流回路の構成を示した。
The constant current circuit is widely used as a bias supply source and a load inside the IC, and as a driver such as an LED or a motor outside the IC.
FIG. 2 shows the configuration of the most basic constant current circuit.

図2において、PチャネルMOSFETによるトランジスタM21、トランジスタM22、トランジスタM23、・・・、トランジスタM2nは、それぞれのゲート端子およびソース端子が共通接続されており、カレントミラー回路を構成している。ここでトランジスタM21のゲート・ソース間は短絡され、その主電流路は電源供給ラインVDDとグランドとの間で抵抗R2と直列に接続されている。一方、トランジスタM22〜M2nは、それぞれのソース端子の共通接続点が電源供給ラインVDDに接続され、それぞれのドレイン端子の共通接続点が外部の電流の供給先に接続されている。以上のトランジスタM21と抵抗R2により電流基準部CRS2が形成され、トランジスタM22〜M2nにより電流出力部COS2が形成されている。 In FIG. 2, a transistor M21, a transistor M22, a transistor M23,..., A transistor M2n using P-channel MOSFETs have their gate terminals and source terminals connected in common to form a current mirror circuit. Here, the gate and source of the transistor M21 are short-circuited, and the main current path is connected in series with the resistor R2 between the power supply line V DD and the ground. On the other hand, in the transistors M22 to M2n, the common connection point of each source terminal is connected to the power supply line VDD, and the common connection point of each drain terminal is connected to an external current supply destination. The transistor M21 and the resistor R2 form a current reference part CRS2, and the transistors M22 to M2n form a current output part COS2.

図2の定電流回路では、電源供給ラインVDDの電圧が一定であれば、トランジスタM21と抵抗R2を流れる入力電流Iin2も一定になる。なお、入力電流Iin2の値はトランジスタM21のゲート・ソース間電圧、電源供給ラインVDDの電圧および抵抗R2の電気抵抗によって決まる。トランジスタM21〜M2nが全て同じ形状に形成されていると仮定すると、トランジスタM22〜M2nの各ドレイン端子の共通接続点から得られる出力電流IO2は、理論上、電流基準部CRS2と電流出力部COS2の各トランジスタの個数の比に応じた値となる。 In the constant current circuit of FIG. 2, if the voltage of the power supply line V DD is constant, the input current I in2 flowing through the transistor M21 and the resistor R2 is also constant. The value of the input current I in2 is determined by the gate-source voltage of the transistor M21, the voltage of the power supply line V DD , and the electric resistance of the resistor R2. Assuming that the transistors M21 to M2n are all formed in the same shape, the output current I O2 obtained from the common connection point of the drain terminals of the transistors M22 to M2n is theoretically the current reference unit CRS2 and the current output unit COS2 It becomes a value according to the ratio of the number of each transistor.

具体的に図2の回路の場合、出力電流IO2は入力電流Iin2の(n−1)倍の大きさとなる。このトランジスタの個数の比(n−1)は、半導体装置の設計段階においては、便宜的に入力電流と出力電流の比を示す電流ミラー比として扱われる。なお、設計段階における電流ミラー比は、本来はトランジスタの個数の比という形でなく、トランジスタM21とトランジスタM22〜M2nの各トランジスタ内のチャネルの形状(特に長さLと幅W)から算出された数値の比から求められる。(非特許文献1参照)(以下では、理解が容易なようにチャネルの形状が同一のトランジスタの個数で議論する。) Specifically, in the case of the circuit of FIG. 2, the output current I O2 is (n−1) times larger than the input current I in2 . The ratio (n−1) of the number of transistors is treated as a current mirror ratio indicating the ratio between the input current and the output current for convenience in the design stage of the semiconductor device. The current mirror ratio at the design stage is not originally in the form of the ratio of the number of transistors, but is calculated from the channel shape (particularly, the length L and width W) in each of the transistors M21 and M22 to M2n. It is obtained from the numerical ratio. (See Non-Patent Document 1) (Hereinafter, the number of transistors having the same channel shape will be discussed for easy understanding.)

図2のような構成の定電流回路では、出力電流IO2の大きさが電源供給ラインVDDからの供給電圧によって変化してしまう。そこで、供給電圧とは無関係に出力電流IO2の大きさを一定に維持したい場合には図3に示すような構成の定電流回路が使用される。 In the constant current circuit configured as shown in FIG. 2, the magnitude of the output current I O2 varies depending on the supply voltage from the power supply line V DD . Therefore, when it is desired to keep the output current I O2 constant regardless of the supply voltage, a constant current circuit having a configuration as shown in FIG. 3 is used.

図3において、PチャネルMOSFETによるトランジスタM31、トランジスタM32、トランジスタM33、・・・、トランジスタM3nは、それぞれのゲート端子およびソース端子が共通接続されており、カレントミラー回路を構成している。トランジスタM31のゲートは誤差増幅器31に出力端子に接続され、その主電流路は電源供給ラインVDDとグランドとの間で抵抗R3と直列に接続されている。誤差増幅器31の非反転入力端子は抵抗R3のトランジスタM31側端子に直接接続され、誤差増幅器31の反転入力端子は抵抗R3のグランド側端子に基準電圧源Vref3を介して接続されている。 In FIG. 3, a transistor M31, a transistor M32, a transistor M33,..., A transistor M3n using P-channel MOSFETs have their gate terminals and source terminals connected in common to form a current mirror circuit. The gate of the transistor M31 is connected to the output terminal of the error amplifier 31, and its main current path is connected in series with the resistor R3 between the power supply line V DD and the ground. The non-inverting input terminal of the error amplifier 31 is directly connected to the transistor M31 side terminal of the resistor R3, and the inverting input terminal of the error amplifier 31 is connected to the ground side terminal of the resistor R3 via the reference voltage source Vref3 .

一方、トランジスタM32〜M3nは、それぞれのソース端子の共通接続点が電源供給ラインVDDに接続され、それぞれのドレイン端子の共通接続点が外部の電流の供給先に接続されている。以上のトランジスタM31、抵抗R3、誤差増幅器A31および基準電圧源Vref3により電流基準部CRS3が形成され、トランジスタM32〜M3nにより電流出力部COS3が形成されている。 On the other hand, in the transistors M32 to M3n, the common connection point of each source terminal is connected to the power supply line V DD, and the common connection point of each drain terminal is connected to an external current supply destination. More transistors M31, the resistor R3, the current reference portion CRS3 is formed by the error amplifier A31 and the reference voltage source V ref3, the current output section COS3 is formed by transistors M32~M3n.

この図3の定電流回路においては、トランジスタM31と抵抗R3を流れる入力電流Iin3は、抵抗R3の端子間電圧と基準電圧源Vref3の出力電圧を等しくするような値に制御される。そしてトランジスタM31〜M3nが全て同じ形状に形成されている場合、出力電流IO3は図2の定電流回路と同様に入力電流Iin3の(n−1)倍の大きさとなる。 In the constant current circuit of FIG. 3, the input current I in3 flowing through the transistor M31 and the resistor R3 is controlled to a value that equalizes the voltage across the resistor R3 and the output voltage of the reference voltage source Vref3 . When the transistors M31 to M3n are all formed in the same shape, the output current I O3 is (n−1) times as large as the input current I in3 , as in the constant current circuit of FIG.

特開2005−173741号JP-A-2005-173741 特開2001−148468号JP 2001-148468 A

グレイ/メイヤー 共著、永田穣 監訳、「超LSIのためのアナログ集積回路設計技術・下」培風館、1990年12月15日初版発行、P284Gray / Meyer co-authored by Nagata Satoshi, “Analog Integrated Circuit Design Technology for VLSI / Lower” Baifukan, December 15, 1990, first edition, P284

実際に半導体チップ上に定電流回路を形成する場合、パターンレイアウトの都合上、定電流回路を構成する各トランジスタ素子は、チップ上に二次元的に配置される。その際、カレントミラー回路を構成するトランジスタはそれぞれ同じ島領域の中に形成されるのが常である。しかし、同じ島領域内であっても、電流出力部のトランジスタ(M22〜M2nやM32〜M3n)の中に、電流基準部のトランジスタ(M21やM31)から物理的距離の近いトランジスタと遠いトランジスタが形成されることは避けられない。   When a constant current circuit is actually formed on a semiconductor chip, each transistor element constituting the constant current circuit is two-dimensionally arranged on the chip for convenience of pattern layout. At that time, the transistors constituting the current mirror circuit are usually formed in the same island region. However, even within the same island region, among the transistors (M22 to M2n and M32 to M3n) in the current output section, there are transistors that are close to and far from the current reference transistors (M21 and M31). It is inevitable that it is formed.

物理的距離の遠い位置のトランジスタは、物理的距離の近い位置のトランジスタに比べ、電流基準部のトランジスタ(M21やM31)とのペア性が悪化する。具体的には、それぞれのトランジスタの各部の形状・サイズが全て同一であっても、遠い位置のトランジスタを流れる電流と近い位置のトランジスタを流れる電流が僅かに異なってしまう。   A transistor at a far physical distance is less paired with a current reference transistor (M21 or M31) than a transistor at a near physical distance. Specifically, even if the shape and size of each part of each transistor are all the same, the current flowing through the transistor at a distant position is slightly different from the current flowing through the transistor at a distant position.

例えば、大電流が必要で電流ミラー比を数10倍に大きくしたい場合、当然、電流出力部のトランジスタの個数を多くする。この時、電流基準部のトランジスタ(M21やM31)から物理的距離の遠いトランジスタが多数形成されてしまう。すると、実際に得られる出力電流の値が入力電流にトランジスタの個数の比を乗じた値と異なってしまうという問題が有った。換言すると、設計段階における電流ミラー比の値と製品段階における電流ミラー比の値の誤差が大きくなるという問題が有った。   For example, when a large current is required and the current mirror ratio is desired to be increased to several tens of times, the number of transistors in the current output unit is naturally increased. At this time, many transistors having a physical distance from the transistors (M21 and M31) in the current reference portion are formed. As a result, there is a problem that the actual output current value differs from the input current multiplied by the ratio of the number of transistors. In other words, there is a problem that an error between the value of the current mirror ratio at the design stage and the value of the current mirror ratio at the product stage becomes large.

そこで本発明は、電流ミラー比の大きなカレントミラー回路を内蔵する定電流回路において、電流ミラー比を調整可能とし、精度の高い出力電流が得られる定電流回路を提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to provide a constant current circuit capable of adjusting a current mirror ratio and obtaining a highly accurate output current in a constant current circuit having a built-in current mirror circuit having a large current mirror ratio.

上記課題を解決するための本発明は、 第1のトランジスタに基準となる入力電流を流通される電流基準部と、第2のトランジスタの出力側から入力電流の数十倍の出力電流を得る電流出力部と、電流基準部と電流出力部の間に配置された補正回路とを具備し、 ここで該補正回路が、 カレントミラー回路の出力側トランジスタとして第1のトランジスタとカレントミラー回路を構成する第3のトランジスタと、 カレントミラー回路の入力側トランジスタとして第2のトランジスタとカレントミラー回路を構成する第4のトランジスタと、 第3のトランジスタと直列接続された第5のトランジスタと、 第4のトランジスタと直列に接続され、カレントミラー回路の出力側トランジスタとして第5のトランジスタとカレントミラー回路を形成する第6のトランジスタと、 第5のトランジスタの主電流に並列接続された少なくとも一つの第1のトリミング回路と、 第6のトランジスタの主電流に並列接続された少なくとも一つの第2のトリミング回路と、を具えることを特徴とする   In order to solve the above problems, the present invention provides a current reference unit for supplying a reference input current to the first transistor, and a current for obtaining an output current of several tens of times the input current from the output side of the second transistor An output unit, and a correction circuit disposed between the current reference unit and the current output unit, wherein the correction circuit forms a current mirror circuit with the first transistor as an output side transistor of the current mirror circuit A third transistor; a fourth transistor constituting a current mirror circuit with the second transistor as an input side transistor of the current mirror circuit; a fifth transistor connected in series with the third transistor; and a fourth transistor. Is connected in series to form a current mirror circuit with a fifth transistor as the output transistor of the current mirror circuit. A sixth transistor, at least one first trimming circuit connected in parallel to the main current of the fifth transistor, and at least one second trimming circuit connected in parallel to the main current of the sixth transistor; Characterized by comprising

本発明によれば、補正回路内に設けられたトリミング素子を適宜トリミングすることにより、電流基準部から電流出力部に伝達される電流を調整でき、定電流回路の電流ミラー比を調整できる。その結果、精度の高い出力電流の得られる定電流回路を提供することが可能になる。   According to the present invention, by appropriately trimming the trimming element provided in the correction circuit, the current transmitted from the current reference unit to the current output unit can be adjusted, and the current mirror ratio of the constant current circuit can be adjusted. As a result, it is possible to provide a constant current circuit that can obtain a highly accurate output current.

本発明による定電流回路の回路図Circuit diagram of constant current circuit according to the present invention 従来の定電流回路の一例の回路図。The circuit diagram of an example of the conventional constant current circuit. 従来の定電流回路の別例の回路図。The circuit diagram of another example of the conventional constant current circuit.

以下、本発明の実施の形態について図面を参照しながら説明する。
図1は本発明の実施例による定電流回路の構成を示している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 shows the configuration of a constant current circuit according to an embodiment of the present invention.

図1において、電源供給ラインVDDとグランドとの間で直列接続されたトランジスタM11と抵抗R1、出力端子がトランジスタM11のゲートに接続され、非反転入力端子が抵抗R1のトランジスタM11側端子に接続された誤差増幅器A11、そして誤差増幅器A11の反転入力端子に接続された基準電圧源Vref1により電流基準部CRSが構成されている。また、ゲート端子およびソース端子が共通接続されたトランジスタM12、トランジスタM13、・・・、トランジスタM1n(ただしnは10を越える整数)により電流出力部COS1が構成されている。 In FIG. 1, the transistor M11 and the resistor R1 connected in series between the power supply line V DD and the ground, the output terminal is connected to the gate of the transistor M11, and the non-inverting input terminal is connected to the transistor M11 side terminal of the resistor R1. The current reference unit CRS is configured by the error amplifier A11 and the reference voltage source V ref1 connected to the inverting input terminal of the error amplifier A11. Further, the transistor M12, the transistor M13,..., The transistor M1n (where n is an integer exceeding 10) constitutes a current output unit COS1 in which the gate terminal and the source terminal are commonly connected.

これら電流基準部CRS1と電流出力部COS1の回路構成については、図3に示す従来の定電流回路の電流基準部CRS3や電流出力部COS3とほぼ同じであり、その各部の動作もほぼ同じである。図1の回路では、この電流基準部CRS1と電流出力部COS1の間に補正回路MCCを配置している。この補正回路MCCの内部は以下のように構成されている。   The circuit configurations of the current reference unit CRS1 and the current output unit COS1 are substantially the same as the current reference unit CRS3 and the current output unit COS3 of the conventional constant current circuit shown in FIG. 3, and the operations of the respective units are also substantially the same. . In the circuit of FIG. 1, a correction circuit MCC is disposed between the current reference unit CRS1 and the current output unit COS1. The inside of the correction circuit MCC is configured as follows.

先ず、電流基準部CRS1内のトランジスタM11とカレントミラー回路を構成するように、そのゲートをトランジスタM11のゲートに接続し、そのソースをトランジスタM11のソースに接続したPチャネル型のトランジスタM01を設ける。このトランジスタM01のドレインとグランドの間にNチャネルMOSFETによるトランジスタM03の主電流路を接続し、トランジスタM03のゲートを誤差増幅器A01の出力端子に接続する。誤差増幅器01の非反転入力端子はトランジスタM03の主電流路のトランジスタM01側端子(=ドレイン)に接続し、誤差増幅器A01の反転入力端子は電流基準部CRS1内の基準電圧源Vref1に接続する。 First, a P-channel transistor M01 having a gate connected to the gate of the transistor M11 and a source connected to the source of the transistor M11 is provided so as to form a current mirror circuit with the transistor M11 in the current reference unit CRS1. The main current path of the transistor M03 by an N-channel MOSFET is connected between the drain of the transistor M01 and the ground, and the gate of the transistor M03 is connected to the output terminal of the error amplifier A01. The non-inverting input terminal of the error amplifier 01 is connected to the transistor M01 side terminal (= drain) of the main current path of the transistor M03, and the inverting input terminal of the error amplifier A01 is connected to the reference voltage source V ref1 in the current reference unit CRS1. .

トランジスタM03とカレントミラー回路を構成するよう、トランジスタMA1、MA2、・・・、MAmの各ゲートをトランジスタM03のゲートに共通接続し、その各ソースをトランジスタM03のソースに共通接続する。トランジスタMA1〜MAmの各ドレインは、それぞれトリム素子TA1〜TAmを介してトランジスタM03のドレインに共通接続する。これにより、直列接続されたトランジスタとトリム素子(例えばMA1とTA1)を一対としたトリム回路を形成し、トランジスタM03の主電流に対して並列にm個のトリム回路を接続した形態としている。   In order to form a current mirror circuit with the transistor M03, the gates of the transistors MA1, MA2,..., MAm are commonly connected to the gate of the transistor M03, and the sources thereof are commonly connected to the source of the transistor M03. The drains of the transistors MA1 to MAm are commonly connected to the drain of the transistor M03 via trim elements TA1 to TAm, respectively. Thus, a trim circuit is formed in which a transistor and a trim element (for example, MA1 and TA1) connected in series are paired, and m trim circuits are connected in parallel to the main current of the transistor M03.

また、電流出力部COS1内のトランジスタM12〜M1nとカレントミラー回路を構成するように、そのゲートをトランジスタM12〜M1nのゲートに接続し、そのソースをトランジスタM12〜M1nのソースに接続したPチャネル型のトランジスタM02を設ける。このトランジスタM02のゲートを更に誤差増幅器A02の出力端子に接続する。誤差増幅器02の非反転入力端子はトランジスタM02のドレインに接続し、誤差増幅器A02の反転入力端子は電流基準部CRS1内の基準電圧源Vref1に接続する。トランジスタM02のドレインとグランドの間にNチャネルMOSFETによるトランジスタM04の主電流路を接続し、トランジスタM04のゲートをトランジスタM03とカレントミラー回路を構成するようにトランジスタM03のゲートに共通接続する。 Further, a P-channel type in which the gate is connected to the gates of the transistors M12 to M1n and the source is connected to the sources of the transistors M12 to M1n so as to form a current mirror circuit with the transistors M12 to M1n in the current output unit COS1. The transistor M02 is provided. The gate of the transistor M02 is further connected to the output terminal of the error amplifier A02. The non-inverting input terminal of the error amplifier 02 is connected to the drain of the transistor M02, and the inverting input terminal of the error amplifier A02 is connected to the reference voltage source V ref1 in the current reference unit CRS1. The main current path of the transistor M04 by an N-channel MOSFET is connected between the drain of the transistor M02 and the ground, and the gate of the transistor M04 is commonly connected to the gate of the transistor M03 so as to form a current mirror circuit.

トランジスタM04とカレントミラー回路を構成するよう、トランジスタMB1、MB2、・・・、MBmの各ゲートをトランジスタM04のゲートに共通接続し、その各ソースをトランジスタM04のソースに共通接続する。トランジスタMB1〜MBmの各ドレインは、それぞれトリム素子TB1〜TBmを介してトランジスタM04のドレインに共通接続する。これにより、直列接続されたトランジスタとトリム素子(例えばMB1とTB1)を一対としたトリム回路を形成し、トランジスタM04の主電流に対して並列にm個のトリム回路を接続した形態としている。   In order to form a current mirror circuit with the transistor M04, the gates of the transistors MB1, MB2,..., MBm are commonly connected to the gate of the transistor M04, and the sources thereof are commonly connected to the source of the transistor M04. The drains of the transistors MB1 to MBm are commonly connected to the drain of the transistor M04 via trim elements TB1 to TBm, respectively. Thus, a trim circuit is formed in which a transistor and a trim element (for example, MB1 and TB1) connected in series are paired, and m trim circuits are connected in parallel to the main current of the transistor M04.

以上のような回路構成を持つ図1の定電流回路では、入力電流Iin1に応じた電流が
(1)トランジスタM11とトランジスタM01からなるカレントミラー回路、
(2)トランジスタM01と直列接続されたトランジスタM03およびトランジスタMA1〜MAmの並列回路
(3)トランジスタM03、トランジスタMA1〜MAm、トランジスタM04およびトランジスタMB1〜MBmからなるカレントミラー回路、
(4)トランジスタM04およびトランジスタMB1〜MBmの並列回路と直列接続されたトランジスタM02、
を経て電流出力部COS1に伝達される。そして、最終的にトランジスタM02とカレントミラー回路を構成するトランジスタM12〜M1nの各ドレインの共通接続点から入力電流Iin1の数10倍の出力電流IO1が得られるようになっている。
In the constant current circuit of FIG. 1 having the above circuit configuration, a current corresponding to the input current I in1 is (1) a current mirror circuit including a transistor M11 and a transistor M01.
(2) A parallel circuit of the transistor M03 and the transistors MA1 to MAm connected in series with the transistor M01 (3) a current mirror circuit including the transistor M03, the transistors MA1 to MAm, the transistor M04, and the transistors MB1 to MBm,
(4) a transistor M02 connected in series with a parallel circuit of the transistor M04 and the transistors MB1 to MBm;
Is transmitted to the current output unit COS1. Finally, an output current I O1 that is several tens of times the input current I in1 is obtained from the common connection point of the drains of the transistors M12 to M1n that constitute the current mirror circuit with the transistor M02.

具体的に、トランジスタM11とM12〜M1nが同じ形状、トランジスタM01とM04が同じ形状、トランジスタM03、MA1〜MAm、MB1〜MBmおよびM04が同じ形状、だと仮定すると、理論的には出力電流IO1は、図3の回路と同様に入力電流Iin1の(n−1)倍の大きさとなる。 Specifically, assuming that the transistors M11 and M12 to M1n have the same shape, the transistors M01 and M04 have the same shape, and the transistors M03, MA1 to MAm, MB1 to MBm, and M04 have the same shape, theoretically, the output current I O1 is (n-1) times larger than the input current Iin1 as in the circuit of FIG.

ここで、実際に作成した定電流回路の出力電流IO1が入力電流Iin1の(n−1)倍から外れた値である場合、トリミング素子TA1〜TAm、TB1〜TBmを適切に切断あるいは接続維持することによって、出力電流IO1を入力電流Iin1の(n−1)倍の値に合わせ込む。その具体的な手順は以下の通りである。 Here, when the output current I O1 of the actually created constant current circuit is a value deviating from (n−1) times the input current I in1 , the trimming elements TA1 to TAm and TB1 to TBm are appropriately disconnected or connected. By maintaining the output current I O1 , the output current I O1 is adjusted to a value (n−1) times the input current I in1 . The specific procedure is as follows.

先ず、検査で入力電流Iin1と出力電流IO1を測定し、その二つの電流値から実際の製品の電流ミラー比を算出する。そして、実際の電流ミラー比と設計段階における電流ミラー比とのズレの大きさからトランジスタMA1〜MAmとトランジスタMB1〜MBmの個数の比率を決定する。その際、例えば実際の電流ミラー比が設計段階における電流ミラー比よりも小さく現れている場合にはトランジスタMA1〜MAnの個数を相対的に少なくする。 First, the input current I in1 and the output current I O1 are measured by inspection, and the current mirror ratio of the actual product is calculated from the two current values. Then, the ratio of the numbers of the transistors MA1 to MAm and the transistors MB1 to MBm is determined from the amount of deviation between the actual current mirror ratio and the current mirror ratio at the design stage. At that time, for example, when the actual current mirror ratio appears smaller than the current mirror ratio in the design stage, the number of transistors MA1 to MAn is relatively reduced.

先のトランジスタ個数の決定に応じて、トリミング素子TA1〜TAn、TB1〜TBnのいずれを切断するか決定し、レーザートリミング法などで切断する。これにより、実際の電流ミラー比を設計段階の電流ミラー比に近似させ、出力電流IO1を入力電流Iin1の(n−1)倍の値に高い精度で合わせ込むのである。 In accordance with the previous determination of the number of transistors, it is determined which one of the trimming elements TA1 to TAn and TB1 to TBn is to be cut and cut by a laser trimming method or the like. As a result, the actual current mirror ratio is approximated to the current mirror ratio at the design stage, and the output current I O1 is adjusted to a value (n−1) times the input current I in1 with high accuracy.

本発明のようにトランジスタM03とM04にそれぞれ複数のトリミング回路を接続した補正回路MCCで調整すると、従来のトリミング方式に比べて以下のような利点がある。   When the adjustment is performed by the correction circuit MCC in which a plurality of trimming circuits are connected to the transistors M03 and M04 as in the present invention, there are the following advantages over the conventional trimming method.

従来のトリミング方式の一例として、特許文献1に開示されているごとく、本願図3中の抵抗R3の部分にトリミング回路を設けるものがある。この従来方式の場合、トランジスタM31〜M3nに生じた電流ミラー比のズレ(=製品段階での実際の電流ミラー比と設計段階での電流ミラー比のズレ)はそのまま残ってしまうため、入力電流Iin3を変化させた時、入力電流Iin3の可変手段によっては出力電流IO3の値が目標値から外れた値になってしまう。これに対して本発明では、トリミングによって実際の電流ミラー比が設計段階の電流ミラー比に近似するため、入力電流Iin3をどのような手段で変化させても出力電流IO3の値を目標値に合わせることができる。 As an example of a conventional trimming method, there is one in which a trimming circuit is provided in the portion of the resistor R3 in FIG. In the case of this conventional method, the current mirror ratio deviation (= the actual current mirror ratio in the product stage and the current mirror ratio deviation in the design stage) generated in the transistors M31 to M3n remains as it is. When in3 is changed, the value of the output current I O3 may deviate from the target value depending on the variable means of the input current I in3 . On the other hand, in the present invention, since the actual current mirror ratio approximates to the design stage current mirror ratio by trimming, the value of the output current I O3 is set to the target value regardless of the means of changing the input current I in3. Can be adapted to

従来のトリミング方式の別例として、特許文献2に開示されているごとく、本願図3中のトランジスタM32〜M3nに対して直接、図1のトランジスタMA1とトリム素子TA1のようなトリミング回路を並列に設けるというものもある。この別例の従来方式の場合、電流ミラー比が数10倍と大きいと、トリミング回路を構成するトランジスタの形成位置とどれを切断対象にするかによっては、トランジスタの位置関係や電流が乱れ、トリミング後の電流ミラー比や出力電流IO3が予定していた大きさにならない可能性がある。 As another example of the conventional trimming system, as disclosed in Patent Document 2, a trimming circuit such as the transistor MA1 and the trimming element TA1 in FIG. 1 is directly connected in parallel to the transistors M32 to M3n in FIG. There is something to provide. In the case of this conventional example, if the current mirror ratio is as large as several tens of times, depending on the formation position of the transistor constituting the trimming circuit and which one is to be cut, the positional relationship and current of the transistor are disturbed and the trimming is performed. There is a possibility that the current mirror ratio and the output current I O3 will not be as large as planned.

また、従来方式の別例では、製品毎のバラツキも考慮した上で、トリミング処理によって出力電流IO3を目標値に合わせ込むよう、出力電流IO3を目標値よりも高くした状態で定電流回路を製作しておかなければならない。つまり、製品は必ずトリミングする必要があるし、出力電流IO3の検査時の値と目標値の差が大きくなるので、高い精度で出力電流IO3を目標値に合わせ込むのが容易でない。 Further, in another example of the conventional method, in terms of variations in each product was also considered, as is intended to adjust the output current I O3 to the target value by trimming, a constant current circuit output current I O3 while higher than the target value Must be made. In other words, the product must be trimmed, and the difference between the value of the output current I O3 at the time of inspection and the target value becomes large, so it is not easy to adjust the output current I O3 to the target value with high accuracy.

これに対して本発明では、図1のトランジスタM02とトランジスタM12〜M1nの相対的な位置関係や電流が、トリミング回路を構成する各トランジスタMA1〜MAn、MB1〜MBnの形成位置や切断の有無によって乱されない。また、トランジスタMA1〜MAmとトランジスタMB1〜MBmの間の電流ミラー比は低く(実施例では1になっている)、MA1〜MAmとMB1〜MBmの互いの形成位置を分散させることで物理的距離の近いトランジスタと遠いトランジスタが形成されるのを容易に防げる。このため、トリミング処理後の実際の製品の電流ミラー比や出力電流IO1は、高い精度で処理前に予定していた大きさにできる。 On the other hand, in the present invention, the relative positional relationship and current between the transistor M02 and the transistors M12 to M1n in FIG. 1 depend on the positions where the transistors MA1 to MAn and MB1 to MBn constituting the trimming circuit are formed and whether or not they are disconnected. Not disturbed. Further, the current mirror ratio between the transistors MA1 to MAm and the transistors MB1 to MBm is low (1 in the embodiment), and the physical distance is obtained by dispersing the formation positions of the MA1 to MAm and MB1 to MBm. It is possible to easily prevent the formation of transistors that are close to and distant from each other. For this reason, the current mirror ratio and the output current I O1 of the actual product after the trimming process can be set to the sizes planned before the process with high accuracy.

更に本発明では、初めから出力電流IO3を目標値となるよう定電流回路を製作でき、中にはトリミング不要の製品もあってトリミングに要する作業量を少なくできる。また、出力電流IO1の検査時の値と目標値の差が小さいので、高い精度で出力電流IO3を目標値に合わせ込むのが容易である。したがって、本発明によれば、精度の高い出力電流の得られる定電流回路を提供することが可能になる。 Furthermore, in the present invention, a constant current circuit can be manufactured from the beginning so that the output current I O3 becomes a target value, and some of the products do not require trimming, and the amount of work required for trimming can be reduced. Further, since the difference between the value of the output current I O1 at the time of inspection and the target value is small, it is easy to adjust the output current I O3 to the target value with high accuracy. Therefore, according to the present invention, it is possible to provide a constant current circuit that can obtain an output current with high accuracy.

以上に説明した本発明の実施例(図1)において、トランジスタM03とM04ドレインはトランジスタM01やM02のドレインに直接接続されている。しかし、このトランジスタM03とM04のドレインをトリム素子を介してトランジスタM01やM02のドレインに接続し、トランジスタM03とM04をトリミング回路の一つとして使用するようにしても構わない。   In the embodiment of the present invention described above (FIG. 1), the drains of the transistors M03 and M04 are directly connected to the drains of the transistors M01 and M02. However, the drains of the transistors M03 and M04 may be connected to the drains of the transistors M01 and M02 via trim elements, and the transistors M03 and M04 may be used as one of the trimming circuits.

また、図1に示す本発明の実施例において、カレントミラー回路を構成するトランジスタM11、M03、M02に対するバイアスは、それぞれ誤差増幅器A11、A01、A02から供給されている。出力電流IO1にそれほど高い安定度を必要としない場合には、誤差増幅器A11、A01、A02を使用せず、その代わりに図2のトランジスタM21のようにトランジスタM11、M03、M02のゲート・ソース間を短絡するようにしても構わない。 In the embodiment of the present invention shown in FIG. 1, biases for the transistors M11, M03, and M02 constituting the current mirror circuit are supplied from error amplifiers A11, A01, and A02, respectively. When the output current I O1 does not require a very high stability, the error amplifiers A11, A01, A02 are not used, but instead the gates and sources of the transistors M11, M03, M02 as in the transistor M21 of FIG. You may make it short-circuit between.

COS1:電流出力部
CRS1:電流基準部
in1 :入力電流
O1:出力電流
M01:トランジスタ(第3のトランジスタ)
M02:トランジスタ(第4のトランジスタ)
M03:トランジスタ(第5のトランジスタ)
M04:トランジスタ(第6のトランジスタ)
M11:トランジスタ(第1のトランジスタ)
M12〜M1n:トランジスタ(第2のトランジスタ)
MA1〜MAn:トランジスタ(第1のトリミング回路を構成するトランジスタ)
MB1〜MBn:トランジスタ(第2のトリミング回路を構成するトランジスタ)
MCC:補正回路
TA1〜TAn:トリム素子(第1のトリミング回路を構成するトランジスタ)
TB1〜TBn:トリム素子(第2のトリミング回路を構成するトランジスタ)
COS1: current output unit CRS1: current reference unit I in1 : input current I O1 : output current M01: transistor (third transistor)
M02: Transistor (fourth transistor)
M03: Transistor (fifth transistor)
M04: Transistor (sixth transistor)
M11: transistor (first transistor)
M12 to M1n: transistors (second transistors)
MA1 to MAn: transistors (transistors constituting the first trimming circuit)
MB1 to MBn: transistors (transistors constituting the second trimming circuit)
MCC: correction circuits TA1 to TAn: trim elements (transistors constituting the first trimming circuit)
TB1 to TBn: Trim elements (transistors constituting the second trimming circuit)

Claims (3)

第1のトランジスタに基準となる入力電流を流通される電流基準部と、第2のトランジスタの出力側から該入力電流の数十倍の出力電流を得る電流出力部と、該電流基準部と該電流出力部の間に配置された補正回路とを具備し、
ここで該補正回路が、
カレントミラー回路の出力側トランジスタとして該第1のトランジスタとカレントミラー回路を構成する第3のトランジスタと、
カレントミラー回路の入力側トランジスタとして該第2のトランジスタとカレントミラー回路を構成する第4のトランジスタと、
該第3のトランジスタと直列接続された第5のトランジスタと、
該第4のトランジスタと直列に接続され、カレントミラー回路の出力側トランジスタとして該第5のトランジスタとカレントミラー回路を形成する第6のトランジスタと、
該第5のトランジスタの主電流に並列接続された少なくとも一つの第1のトリミング回路と、
該第6のトランジスタの主電流に並列接続された少なくとも一つの第2のトリミング回路と、を具える
ことを特徴とする定電流回路。
A current reference section through which a reference input current is passed to the first transistor, a current output section that obtains an output current of several tens of times the input current from the output side of the second transistor, the current reference section, A correction circuit disposed between the current output units,
Here, the correction circuit
A third transistor that forms a current mirror circuit with the first transistor as an output-side transistor of the current mirror circuit;
A fourth transistor constituting a current mirror circuit with the second transistor as an input side transistor of the current mirror circuit;
A fifth transistor connected in series with the third transistor;
A sixth transistor connected in series with the fourth transistor and forming a current mirror circuit with the fifth transistor as an output side transistor of the current mirror circuit;
At least one first trimming circuit connected in parallel to the main current of the fifth transistor;
A constant current circuit comprising: at least one second trimming circuit connected in parallel to a main current of the sixth transistor.
前記第1のトリミング回路が、前記第5のトランジスタとカレントミラー回路を構成する第7のトランジスタと、該第7のトランジスタの主電流路に直列接続された第1のトリム素子から構成され、
前記第2のトリミング回路が、前記第6のトランジスタとカレントミラー回路を構成する第8のトランジスタと、該第8のトランジスタの主電流路に直列接続された第2のトリム素子から構成される
ことを特徴とする、請求項1に記載した定電流回路。
The first trimming circuit includes a seventh transistor that forms a current mirror circuit with the fifth transistor, and a first trim element connected in series to a main current path of the seventh transistor,
The second trimming circuit includes an eighth transistor constituting a current mirror circuit with the sixth transistor, and a second trim element connected in series to the main current path of the eighth transistor. The constant current circuit according to claim 1, wherein:
前記第5のトランジスタが前記第7のトランジスタの一つと共用され、前記第6のトランジスタが前記第8のトランジスタの一つと共用されていることを特徴とする、請求項2に記載した定電流回路。   3. The constant current circuit according to claim 2, wherein the fifth transistor is shared with one of the seventh transistors, and the sixth transistor is shared with one of the eighth transistors. .
JP2009060728A 2009-03-13 2009-03-13 Constant current circuit Withdrawn JP2010217963A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009060728A JP2010217963A (en) 2009-03-13 2009-03-13 Constant current circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009060728A JP2010217963A (en) 2009-03-13 2009-03-13 Constant current circuit

Publications (1)

Publication Number Publication Date
JP2010217963A true JP2010217963A (en) 2010-09-30

Family

ID=42976795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009060728A Withdrawn JP2010217963A (en) 2009-03-13 2009-03-13 Constant current circuit

Country Status (1)

Country Link
JP (1) JP2010217963A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012161160A (en) * 2011-01-31 2012-08-23 Shindengen Electric Mfg Co Ltd Control circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012161160A (en) * 2011-01-31 2012-08-23 Shindengen Electric Mfg Co Ltd Control circuit

Similar Documents

Publication Publication Date Title
US6388521B1 (en) MOS differential amplifier with offset compensation
US7088180B2 (en) Programmable gain current amplifier
JP4607636B2 (en) Analog / digital conversion circuit
US6791396B2 (en) Stack element circuit
EP2845316B1 (en) Electronic circuit for adjusting an offset of a differential amplifier
US8497791B2 (en) Operational amplifier
US8405459B2 (en) Folded cascode differential amplifier and semiconductor device
US7944280B2 (en) Bandgap reference generator utilizing a current trimming circuit
US5892402A (en) High precision current output circuit
CN110708809B (en) Constant current source generating circuit of common-anode LED display screen driving chip
US20110298642A1 (en) Current trimming circuit and a/d converter including current trimming circuit
KR20070043601A (en) Operational amplifier
US10613570B1 (en) Bandgap circuits with voltage calibration
US20080290942A1 (en) Differential amplifier
JP4058334B2 (en) Hysteresis comparator circuit
JP2005173741A (en) Current drive circuit
JP4573413B2 (en) Differential output circuit
US20190123729A1 (en) Semiconductor device
JP2007201882A (en) Semiconductor integrated circuit
US10725489B2 (en) Semiconductor device
JP2010217963A (en) Constant current circuit
KR101783484B1 (en) Semiconductor integrated circuit having variable resistance circuit
JP2010183455A (en) Semiconductor device
US9690316B2 (en) Integrated circuit and method for driving the same
JP4607482B2 (en) Constant current circuit

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110425

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120605