JP2010213445A - Charge/discharge controller incorporated in battery and semiconductor integrated circuit used for the same - Google Patents

Charge/discharge controller incorporated in battery and semiconductor integrated circuit used for the same Download PDF

Info

Publication number
JP2010213445A
JP2010213445A JP2009056382A JP2009056382A JP2010213445A JP 2010213445 A JP2010213445 A JP 2010213445A JP 2009056382 A JP2009056382 A JP 2009056382A JP 2009056382 A JP2009056382 A JP 2009056382A JP 2010213445 A JP2010213445 A JP 2010213445A
Authority
JP
Japan
Prior art keywords
voltage
detection
current
modulator
battery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009056382A
Other languages
Japanese (ja)
Other versions
JP2010213445A5 (en
JP5593036B2 (en
Inventor
Yoshitaka Jingu
善敬 神宮
Tatsuji Matsuura
達治 松浦
Masakazu Hoshino
正和 星野
Katsumi Yamamoto
克己 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009056382A priority Critical patent/JP5593036B2/en
Publication of JP2010213445A publication Critical patent/JP2010213445A/en
Publication of JP2010213445A5 publication Critical patent/JP2010213445A5/en
Application granted granted Critical
Publication of JP5593036B2 publication Critical patent/JP5593036B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Tests Of Electric Status Of Batteries (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce a circuit scale for detecting voltage and detecting current. <P>SOLUTION: A charge/discharge controller incorporated in a battery employs the same detection circuit for detecting voltage and current of a battery cell. An A/D converter 2 using a ΔΣ modulator 22 is used for the same detection circuit. In current detection, a voltage drop of a current detection resistor R is utilized. The voltage drop of the current detection resistor R is lower than the voltage of the battery cell. Values of current sampling capacitors C0 and C1 at the time of detecting the current of the ΔΣ modulator 22 are larger than a value of a voltage sampling capacitor C1 at the time of detecting the voltage of the ΔΣ modulator 22. Voltage of a plurality of battery cells C1 to C4 is detected in the voltage detection. The number of bits of a digital signal of current detection in A/D conversion is larger than that of a digital signal of voltage detection. A sampling frequency of current detection is lower than that of voltage detection and a current detection period is longer than a voltage detection period. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、リチウム・イオン２次電池等の電池に内蔵される充放電制御装置およびそれに使用される半導体集積回路に関し、特に電圧検出および電流検出のための回路規模を低減するのに有効な技術に関するものである。   The present invention relates to a charge / discharge control device built in a battery such as a lithium ion secondary battery and a semiconductor integrated circuit used therefor, and in particular, a technique effective for reducing the circuit scale for voltage detection and current detection. It is about.

リチウム・イオン２次電池は、体積当たりのエネルギー密度が高く、例えば、ノート型パーソナルコンピュータ、デジタルカメラ、デジタルビデオ、携帯電話等の様々な携帯電子機器の小型軽量化と長時間動作の両立を実現するキーとなっている。エネルギー密度は年々増加しており、火災等の大事故も発生することもある。   Lithium-ion secondary batteries have a high energy density per volume. For example, various portable electronic devices such as notebook personal computers, digital cameras, digital videos, and mobile phones can be made compact and light and compatible with long-term operation. It is the key to do. Energy density is increasing year by year, and major accidents such as fires may occur.

リチウム・イオン２次電池は過充電や過放電によって電池寿命が短くなり、電極での金属リチウムの析出成長によって電池内部で短絡が発生して発火することもある。従って、リチウム・イオン２次電池を内部に内蔵した電池パックでは、過充電や過放電を防止する保護回路が必要とされる。   Lithium-ion secondary batteries have a short battery life due to overcharge and overdischarge, and may cause a short circuit inside the battery due to the deposition and growth of metallic lithium on the electrode, resulting in ignition. Therefore, a battery pack incorporating a lithium ion secondary battery requires a protection circuit that prevents overcharge and overdischarge.

下記非特許文献１には、リチウム電池のセルの電圧および電流をモニターするリチャージャブルリチウム電池安全ＩＣが記載されている。その保護回路は、プログラマブル回路アーキテクチャーによって、４個の直列接続セルの各セル電池を±１％のセル電圧制限精度で保護することが可能である。電池セルを過放電と過充電から保護するために、１個のセルが下限電圧または上限電圧に到達するかまたは電流制限状態が検出されると、電流を遮断するようにセルの電流経路に２個のＦＥＴが直列に接続される。４個の直列接続セルの各セルの電圧は、マルチプレクサーとバンドギャップコンパレータとを使用して測定される。尚、マルチプレクサーは、各セルの電圧をコンパレータのレベルにレベルシフトするものである。４個の直列接続セルには電流検出抵抗が直列に接続され、電流検出抵抗の両端間の電圧降下の検出により電流制限が実行される。過電流状態が検出されると、ＩＣのロジックは適切なＦＥＴをオフにして電流を遮断するものである。   Non-Patent Document 1 below describes a rechargeable lithium battery safety IC that monitors the voltage and current of a lithium battery cell. The protection circuit can protect each cell battery of four series-connected cells with a cell voltage limiting accuracy of ± 1% by a programmable circuit architecture. In order to protect the battery cell from overdischarge and overcharge, when one cell reaches the lower limit voltage or the upper limit voltage or a current limit state is detected, the current path of the cell is switched to 2 so as to cut off the current. FETs are connected in series. The voltage of each of the four series connected cells is measured using a multiplexer and a bandgap comparator. The multiplexer shifts the voltage of each cell to the level of the comparator. A current detection resistor is connected in series to the four series-connected cells, and current limiting is executed by detecting a voltage drop across the current detection resistor. When an overcurrent condition is detected, the logic of the IC is to turn off the appropriate FET and cut off the current.

下記非特許文献２には、過充電保護、過放電保護、短絡回路電流制限等の機能を持つデュアルセル・リチウムイオン電池制御ＩＣが記載されている。２個のセル電池の中間タップの電圧はＡ／Ｄ変換器の入力端子に供給され、Ａ／Ｄ変換器の出力信号は制御ロジックに供給される。２個のセル電池の電流経路には、電流センス抵抗を介して２個のＦＥＴが直列に接続され、電流センス抵抗の両端間の電圧降下はコンパレータに供給され、コンパレータの出力信号は制御ロジックに供給され、２個のＦＥＴは制御ロジックによって制御される。   Non-Patent Document 2 listed below describes a dual cell lithium ion battery control IC having functions such as overcharge protection, overdischarge protection, and short circuit current limit. The voltage of the intermediate tap of the two cell batteries is supplied to the input terminal of the A / D converter, and the output signal of the A / D converter is supplied to the control logic. Two FETs are connected in series to the current path of the two cell batteries via a current sense resistor, the voltage drop across the current sense resistor is supplied to the comparator, and the output signal of the comparator is supplied to the control logic. Provided, the two FETs are controlled by control logic.

下記特許文献１には、複数チャンネルのアナログ入力信号を処理可能なＡ／Ｄ変換器が記載されている。Ａ／Ｄ変換器は、積分器、比較器、フィードバック系を含むΔΣ変調器から構成されている。Ａ／Ｄ変換器の入力と出力に切換器と分離器とがそれぞれ接続され、切換器では２チャンネルのアナログ入力信号を順次に切り換えて時分割入力が実行されて、分離器は２つの時分割出力信号を２つのディジタルフィルタに供給するものである。   Patent Document 1 below describes an A / D converter that can process analog input signals of a plurality of channels. The A / D converter is composed of a ΔΣ modulator including an integrator, a comparator, and a feedback system. A switch and a separator are connected to the input and output of the A / D converter, respectively. In the switch, two channels of analog input signals are sequentially switched to execute time division input, and the separator is divided into two time divisions. The output signal is supplied to two digital filters.

特開平７−２４９９８９号 公報Japanese Patent Application Laid-Open No. 7-249989

Ｔｒｏｙ Ｓｔｏｃｋｓｔａｄ ｅｔ ａｌ， “Ａ Ｍｉｃｒｏｐｏｗｅｒ Ｓａｆｅｔｙ ＩＣ ｆｏｒ Ｒｅｃｈａｇｅｒｂｌｅ Ｌｉｔｈｉｕｍ Ｂａｔｔｅｒｉｅｓ”， ＩＥＥＥ １９９６ ＣＵＳＴＯＭ ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴＳ ＣＯＮＦＥＲＥＮＣＥ ＰＰ．１２７〜１３０．Troy Stockstad et al., “A Micropower Safe IC for Rechargeable Lithium Batteries”, IEEE 1996 CUST INTEGRATED CIRCUITS CONFERENCE PP. 127-130. 製品名Ｓｉ９７３０ データ・シート “Ｓｉ９７３０ Ｖｉｓｈａｙ Ｓｉｌｉｃｏｎｉｘ Ｄｕａｌ−Ｃｅｌｌ Ｌｉｔｈｉｕｍ Ｉｏｎ Ｂａｔｔｅｒｙ Ｃｏｎｔｒｏｌ ＩＣ”， ｐｐ．１〜１３，Ｖｉｓｈａｙ Ｓｉｌｉｃｏｎｉｘｈｔｔｐ：／／ｗｗｗ．ｄａｔａｓｈｅｅｔｃａｔａｌｏｇ．ｏｒｇ／ｄａｔａｓｈｅｅｔ／Ｖｉｓｈａｙ／７０６５８．ｐｄｆ[平成２１年２月１１日検索]Product Name Si9730 Data Sheet “Si9730 Visibility Siliconix Dual-Cell Lithium Ion Battery Control IC”, pp. 1-13, Vishay Siliconixhttp: // www. datasheetcatalog. org / datasheet / Vishay / 70658. pdf [searched on February 11, 2009]

本発明者等は、本発明に先立って携帯電子機器に使用される電池パックとしてのリチウム・イオン２次電池に内蔵される充放電制御ＩＣの開発に従事した。   Prior to the present invention, the present inventors engaged in the development of a charge / discharge control IC incorporated in a lithium ion secondary battery as a battery pack used in a portable electronic device.

本発明に先立った開発の過程で、本発明者等は上記非特許文献１および上記非特許文献２に記載の技術に関して、検討を行った。   In the course of development prior to the present invention, the present inventors examined the techniques described in Non-Patent Document 1 and Non-Patent Document 2.

上記非特許文献１に記載の技術では、セルの電圧の検出にコンパレータが使用され、セルの電流の検出にロジックが使用される。また上記非特許文献２に記載の技術では、セルの電圧の検出にＡ／Ｄ変換器が使用され、セルの電流の検出にコンパレータが使用される。このように上記非特許文献１および上記非特許文献２に記載の技術では、セル電圧の検出とセル電流の検出とに異なる回路が使用されているので、回路規模が大きいと言う問題が本発明者等の検討によって明らかとされた。   In the technique described in Non-Patent Document 1, a comparator is used to detect a cell voltage, and a logic is used to detect a cell current. In the technique described in Non-Patent Document 2, an A / D converter is used to detect a cell voltage, and a comparator is used to detect a cell current. As described above, in the techniques described in Non-Patent Document 1 and Non-Patent Document 2, different circuits are used for cell voltage detection and cell current detection. It was clarified by the examination of the person.

本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。   The present invention has been made as a result of the study of the present inventors prior to the present invention as described above.

従って、本発明の目的とするところは、２次電池に内蔵される充放電制御装置において、電圧検出と電流検出のための回路規模を低減することにある。   Accordingly, an object of the present invention is to reduce the circuit scale for voltage detection and current detection in a charge / discharge control device built in a secondary battery.

ところで、２次電池に内蔵される充放電制御装置において、回路規模の低減のためには、電圧検出と電流検出とに同一の検出回路を共用することが有効となる。この際に回路規模の小さな同一の検出回路としては、上記特許文献１に記載のように、アナログ入力信号の微分処理と積分処理を実行して１ビット等の小ビットのディジタル出力信号をΔΣ変調器の出力から生成して、ΔΣ変調器の出力の小ビットのディジタル出力信号をディジタルフィルタ等のデジメーション回路から生成するＡ／Ｄ変換器を使用することが好適である。   By the way, in the charge / discharge control device built in the secondary battery, it is effective to share the same detection circuit for voltage detection and current detection in order to reduce the circuit scale. At this time, as the same detection circuit having a small circuit scale, as described in Patent Document 1, differential processing and integration processing of an analog input signal are executed, and a small bit digital output signal such as 1 bit is subjected to ΔΣ modulation. It is preferable to use an A / D converter that generates a small-bit digital output signal of the output of the ΔΣ modulator from a decimating circuit such as a digital filter.

この方式のＡ／Ｄ変換器を携帯電子機器に使用される電池パックとしてのリチウム・イオン２次電池に内蔵される充放電制御装置の電圧検出と電流検出に使用すると、以下のような問題が発生することが、本発明者等の検討の結果、明らかとされた。   When this type of A / D converter is used for voltage detection and current detection of a charge / discharge control device built in a lithium ion secondary battery as a battery pack used in a portable electronic device, the following problems occur. As a result of studies by the present inventors, it has been clarified that this occurs.

すなわち、携帯電子機器の電源電圧は略７．２〜２４ボルトが必要であるので、携帯電子機器に使用される電池パックは略１．８〜６ボルトの電圧のセルの４個直列接続によって構成されて、電池パックの電圧は略７．２〜２４ボルトとされる。従って、電池パックとしてのリチウム・イオン２次電池に内蔵される充放電制御装置の電圧検出は、各セルの電圧を検出する必要があるので、略１．８〜６ボルトの比較的高いレベルの電圧を検出することが必要となる。   That is, since the power supply voltage of the portable electronic device needs to be approximately 7.2 to 24 volts, the battery pack used for the portable electronic device is configured by connecting four cells having a voltage of approximately 1.8 to 6 volts in series. Thus, the voltage of the battery pack is approximately 7.2 to 24 volts. Therefore, since the voltage detection of the charge / discharge control device built in the lithium ion secondary battery as the battery pack needs to detect the voltage of each cell, it is a relatively high level of about 1.8 to 6 volts. It is necessary to detect the voltage.

一方、携帯電子機器は、最大で略２０アンペアの消費電流を電池パックとしてのリチウム・イオン２次電池から供給される。一方、充放電制御装置の電流検出は検出抵抗の両端間の大きな消費電流による電圧降下を検出するものであるので、電流検出の際の消費電力を低減するためには、電流検出抵抗は相当低い抵抗値に設定される。例えば、電流検出抵抗は５ｍΩに設定されて、２０アンペアの消費電流が流れると、電流検出抵抗の両端間の電圧降下は１００ミリボルトと相当低いレベルとなる。   On the other hand, the portable electronic device is supplied with a maximum consumption current of approximately 20 amperes from a lithium ion secondary battery as a battery pack. On the other hand, since the current detection of the charge / discharge control device detects a voltage drop due to a large current consumption between both ends of the detection resistor, the current detection resistor is considerably low in order to reduce the power consumption during the current detection. Set to resistance value. For example, when the current detection resistor is set to 5 mΩ and a current consumption of 20 amperes flows, the voltage drop across the current detection resistor is at a considerably low level of 100 millivolts.

一方、上記特許文献１に記載のΔΣ変調器を使用するＡ／Ｄ変換器では、積分器はモノリシック集積回路に形成容易なスイッチド・キャパシタによって一般的に構成される。スイッチド・キャパシタでは、サンプリングクロックによって制御されるスイッチ素子を介してアナログ入力信号がキャパシタにサンプリングされる。サンプリングの過程の反復によってキャパシタの電荷が累積加算され、累積加算によるキャパシタの端子電圧が量子化器としての比較器の基準電圧に到達すると、比較器の出力パルス信号がフィードバック系のＤ／Ａ変換器の入力端子に供給され、Ｄ／Ａ変換器の出力信号がアナログ入力にフィードバックされる。   On the other hand, in the A / D converter using the ΔΣ modulator described in Patent Document 1, the integrator is generally configured by a switched capacitor that can be easily formed in a monolithic integrated circuit. In a switched capacitor, an analog input signal is sampled into the capacitor via a switching element controlled by a sampling clock. By repeating the sampling process, the charge of the capacitor is cumulatively added. When the terminal voltage of the capacitor resulting from the cumulative addition reaches the reference voltage of the comparator as a quantizer, the output pulse signal of the comparator is converted into a D / A conversion of the feedback system. The output signal of the D / A converter is fed back to the analog input.

従って、積分器をスイッチド・キャパシタにより構成したΔΣ変調器を具備するＡ／Ｄ変換器を使用すると、アナログ入力信号電圧としての高レベルのセルの電圧と電流検出抵抗の両端間の低レベルの電圧が供給される際には、高レベルのセル電圧が供給される場合には、積分器の出力振幅を超過して積算結果が失われ、A／D変換結果に誤差が生じると言う問題も、本発明者等の検討の結果、明らかとされた。   Therefore, when an A / D converter including a ΔΣ modulator having an integrator formed of a switched capacitor is used, a low level voltage between the high voltage of the cell as an analog input signal voltage and both ends of the current detection resistor is used. When a voltage is supplied, if a high level cell voltage is supplied, the output amplitude of the integrator will be exceeded and the integration result will be lost, causing an error in the A / D conversion result. As a result of the study by the present inventors, it has been clarified.

従って、本発明の他の目的とするところは、２次電池に内蔵される充放電制御装置の電圧検出と電流検出とにΔΣ変調器によるＡ／Ｄ変換器を使用する際、異なる２つの入力振幅に対応することにある。   Accordingly, another object of the present invention is to use two different inputs when an A / D converter using a ΔΣ modulator is used for voltage detection and current detection of a charge / discharge control device built in a secondary battery. It corresponds to the amplitude.

冒頭で説明したようにリチウム・イオン２次電池は過充電や過放電によって電池寿命が短くなるので、過充電や過放電を防止する保護が必要である。従って、携帯電子機器が電池パックの動作電源電圧によって動作する場合に、直列接続された４個のセルのいずれかのセルの検出電圧により過放電状態を検出した際はセルの電流経路に直列接続されたＦＥＴをオフにして電流を遮断する必要がある。また、携帯電子機器が商用のＡＣ電源で動作して、電池パックがＡＣ電源の整流・平滑電圧によって充電されている場合に、直列接続された４個のセルのいずれかのセルの検出電圧によって過充電状態を検出した際はセルの電流経路に直列接続されたＦＥＴをオフにして電流を遮断する必要がある。   As described at the beginning, since the battery life of a lithium ion secondary battery is shortened due to overcharge or overdischarge, protection to prevent overcharge or overdischarge is necessary. Therefore, when the portable electronic device is operated by the operating power supply voltage of the battery pack, when an overdischarge state is detected by the detection voltage of one of the four cells connected in series, it is connected in series to the current path of the cell. It is necessary to cut off the current by turning off the FET. In addition, when the portable electronic device is operated with a commercial AC power source and the battery pack is charged with the rectified / smoothed voltage of the AC power source, the detected voltage of one of the four cells connected in series When an overcharged state is detected, it is necessary to turn off the FET connected in series to the current path of the cell to cut off the current.

また、携帯電子機器が商用ＡＣ電源で動作している場合に、電池パックが充電されている場合に、電池パックのセルが短絡された際に電流検出抵抗の両端間の電圧による過電流状態を検出して、セルの電流経路に直列接続されたＦＥＴをオフにして電流を遮断する必要がある。更に携帯電子機器が電池パックの動作電源電圧によって動作する場合に、携帯電子機器の電源端子が接地端子に短絡された際には電流検出抵抗の両端間の電圧による過電流状態を検出して、セルの電流経路に直列接続されたＦＥＴをオフにして電流を遮断する必要がある。   In addition, when the portable electronic device is operated with a commercial AC power source, when the battery pack is charged, when the cell of the battery pack is short-circuited, an overcurrent state due to a voltage between both ends of the current detection resistor is set. It is necessary to detect and shut off the current by turning off the FET connected in series to the current path of the cell. Furthermore, when the portable electronic device operates with the operating power supply voltage of the battery pack, when the power supply terminal of the portable electronic device is short-circuited to the ground terminal, an overcurrent state due to the voltage across the current detection resistor is detected, It is necessary to cut off the current by turning off the FET connected in series to the current path of the cell.

従って、リチウム・イオン２次電池の電池パックの過充電や過放電の防止保護のためには、電池パックの４個のセルの過充電電圧検出および過放電電圧検出が必要となる。また、リチウム・イオン２次電池の電池パックの過電流保護のために、携帯電子機器から電池パックへの充電電流の過電流検出と、電池パックから携帯電子機器への放電電流の過電流検出とが必要となる。また充電電流の過電流検出と放電電流の過電流検出に際して、過電流を超過する電流によって携帯電子機器や電池パックの発火の危険もあるので、２次電池に内蔵される充放電制御装置の電流検出は電圧検出よりも高い精度が必要になり、電流検出と電圧検出の検出時間が著しく増大すると言う問題も、本発明者等の検討の結果、明らかとされた。   Therefore, in order to prevent overcharge and overdischarge of the battery pack of the lithium ion secondary battery, it is necessary to detect overcharge voltage and overdischarge voltage of the four cells of the battery pack. In addition, for overcurrent protection of battery packs of lithium ion secondary batteries, overcurrent detection of charging current from the portable electronic device to the battery pack, and overcurrent detection of discharge current from the battery pack to the portable electronic device, Is required. In addition, when charging current overcurrent detection and discharge current overcurrent detection are detected, there is a risk of ignition of portable electronic devices or battery packs due to current exceeding the overcurrent. The detection requires higher accuracy than the voltage detection, and the problem that the detection time of the current detection and the voltage detection is remarkably increased has been clarified as a result of the study by the present inventors.

従って、本発明の更に他の目的とするところは、２次電池に内蔵される充放電制御装置において高精度の電流検出と低精度の電圧検出の検出時間の著しい増大を軽減することにある。   Accordingly, still another object of the present invention is to reduce a significant increase in detection time of high-accuracy current detection and low-accuracy voltage detection in a charge / discharge control device built in a secondary battery.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。   A typical one of the inventions disclosed in the present application will be briefly described as follows.

すなわち、本発明の代表的な実施の形態は、電池(ＢＰ)に内蔵される充放電制御装置(ＢＣ)である。   That is, a typical embodiment of the present invention is a charge / discharge control device (BC) built in a battery (BP).

前記電池(ＢＰ)に内蔵される電池セル(Ｃ１〜Ｃ４)の電圧検出と電流検出とに同一の検出回路を共用するものであり、
前記同一の検出回路に、ΔΣ変調器(２２)を利用するＡ／Ｄ変換器(２、図２参照)を使用することを特徴とする(図１参照)。 The same detection circuit is shared for voltage detection and current detection of the battery cells (C1 to C4) built in the battery (BP),
An A / D converter (2, see FIG. 2) using a ΔΣ modulator (22) is used for the same detection circuit (see FIG. 1).

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。   The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.

すなわち、充放電制御装置において、電圧検出と電流検出のための回路規模を低減することができる。   That is, in the charge / discharge control device, the circuit scale for voltage detection and current detection can be reduced.

図１は、リチウム・イオン２次電池等の電池に内蔵される本発明の実施の形態１による充放電制御装置の全体構成を示すブロック図である。FIG. 1 is a block diagram showing an overall configuration of a charge / discharge control apparatus according to Embodiment 1 of the present invention built in a battery such as a lithium ion secondary battery. 図２は、図１に示した本発明の実施の形態１による充放電制御装置において電圧検出と電流検出とに共用される同一の検出回路としてのΔΣ変調器を使用するＡ／Ｄ変換器２の構成を示すブロック図である。2 shows an A / D converter 2 that uses a ΔΣ modulator as the same detection circuit shared by voltage detection and current detection in the charge / discharge control apparatus according to Embodiment 1 of the present invention shown in FIG. It is a block diagram which shows the structure of these. 図３は、図２に示したＡ／Ｄ変換器２を構成するΔΣ変調器２２の詳細な構成を示すブロック図である。FIG. 3 is a block diagram showing a detailed configuration of the ΔΣ modulator 22 constituting the A / D converter 2 shown in FIG. 図４は、図３に示したΔΣ変調器２２の差分器２２１、累積加算器２２２、Ｄ／Ａ変換器２２４の動作を説明する図である。FIG. 4 is a diagram for explaining operations of the difference unit 221, the cumulative adder 222, and the D / A converter 224 of the ΔΣ modulator 22 shown in FIG. 3. 図５は、図２に示した図１の充放電制御装置ＢＣに含まれたΔΣ変調器２２を使用するＡ／Ｄ変換器２の各部の波形を示す図である。FIG. 5 is a diagram showing waveforms of respective parts of the A / D converter 2 using the ΔΣ modulator 22 included in the charge / discharge control device BC of FIG. 1 shown in FIG. 図６は、リチウム・イオン２次電池に内蔵される本発明の実施の形態２による具体的な充放電制御装置の全体構成を示すブロック図である。FIG. 6 is a block diagram showing the overall configuration of a specific charge / discharge control apparatus according to Embodiment 2 of the present invention built in a lithium ion secondary battery.

１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
本発明の代表的な実施の形態は、電池(ＢＰ)に内蔵される充放電制御装置(ＢＣ)である。 1. First, an outline of a typical embodiment of the invention disclosed in the present application will be described. The reference numerals of the drawings referred to with parentheses in the outline description of the representative embodiments merely exemplify what are included in the concept of the components to which the reference numerals are attached.
A typical embodiment of the present invention is a charge / discharge control device (BC) built in a battery (BP).

前記電池(ＢＰ)に内蔵される電池セル(Ｃ１〜Ｃ４)の電圧検出と電流検出とに同一の検出回路を共用するものであり、
前記同一の検出回路に、ΔΣ変調器(２２)を利用するＡ／Ｄ変換器(２、図２参照)を使用することを特徴とする(図１参照)。 The same detection circuit is shared for voltage detection and current detection of the battery cells (C1 to C4) built in the battery (BP),
An A / D converter (2, see FIG. 2) using a ΔΣ modulator (22) is used for the same detection circuit (see FIG. 1).

前記実施の形態によれば、充放電制御装置において、電圧検出と電流検出のための回路規模を低減することができる。   According to the embodiment, in the charge / discharge control device, the circuit scale for voltage detection and current detection can be reduced.

好適な実施の形態では、前記電流検出は、前記電池セル(Ｃ１〜Ｃ４)の電流経路に直列接続された電流検出抵抗(Ｒ)の両端間の電圧降下を利用するものである。   In a preferred embodiment, the current detection uses a voltage drop across the current detection resistor (R) connected in series to the current path of the battery cells (C1 to C4).

前記電流検出抵抗(Ｒ)の前記両端間の前記電圧降下の電圧は、前記電圧検出によって検出される前記電池セル(Ｃ１〜Ｃ４)の電圧よりも低いものである。   The voltage of the voltage drop across the current detection resistor (R) is lower than the voltage of the battery cells (C1 to C4) detected by the voltage detection.

前記Ａ／Ｄ変換器(２)の前記ΔΣ変調器(２２)が前記電流検出に際して前記電流検出抵抗(Ｒ)の前記両端間の前記電圧降下の前記電圧をサンプリングする際の電流サンプリングキャパシタ(Ｃ０、Ｃ１)の値は、前記Ａ／Ｄ変換器(２)の前記ΔΣ変調器(２２)が前記電圧検出に際して前記電池セル(Ｃ１〜Ｃ４)の前記電圧をサンプリングする際の電圧サンプリングキャパシタ(Ｃ１)の値よりも大きくされることを特徴とする(図４(Ａ)、(Ｂ)参照)。   A current sampling capacitor (C0) when the ΔΣ modulator (22) of the A / D converter (2) samples the voltage of the voltage drop across the current detection resistor (R) during the current detection. , C1) is a voltage sampling capacitor (C1) when the ΔΣ modulator (22) of the A / D converter (2) samples the voltage of the battery cells (C1 to C4) when the voltage is detected. ) Is larger than the value (see FIGS. 4A and 4B).

前記好適な実施の形態によれば、電池に内蔵される充放電制御装置の電圧検出と電流検出とにΔΣ変調器によるＡ／Ｄ変換器を使用する際、異なる２つの入力振幅に対応することができる。   According to the preferred embodiment, when the A / D converter using the ΔΣ modulator is used for voltage detection and current detection of the charge / discharge control device built in the battery, it corresponds to two different input amplitudes. Can do.

他の好適な実施の形態では、前記電圧検出は、前記電池(ＢＰ)に内蔵される複数の電池セル(Ｃ１〜Ｃ４)の複数の電圧を検出するものである。   In another preferred embodiment, the voltage detection detects a plurality of voltages of a plurality of battery cells (C1 to C4) built in the battery (BP).

前記ΔΣ変調器(２２)を利用する前記Ａ／Ｄ変換器(２)による前記電流検出のディジタル変換出力信号(ＤＡ)のビット数は、前記ΔΣ変調器(２２)を利用する前記Ａ／Ｄ変換器(２)による前記複数の電池セル(Ｃ１〜Ｃ４)の前記複数の電圧の前記電圧検出のディジタル変換出力信号(ＤＢ)のビット数よりも大きく設定されたものである。   The number of bits of the digital conversion output signal (DA) of the current detection by the A / D converter (2) using the ΔΣ modulator (22) is the A / D using the ΔΣ modulator (22). The number of bits of the digital detection output signal (DB) for the voltage detection of the plurality of voltages of the plurality of battery cells (C1 to C4) by the converter (2) is set.

前記ΔΣ変調器(２２)の前記電流検出でのサンプリング周波数(ｆA(ＡＩin))は、前記ΔΣ変調器(２２)の前記複数の電池セル(Ｃ１〜Ｃ４)の前記複数の電圧の前記電圧検出でのサンプリング周波数(ｆB(ＶＩin))よりも低く設定されることが可能とされている。 The sampling frequency (f A (AIin)) in the current detection of the ΔΣ modulator (22) is the voltage of the plurality of voltages of the battery cells (C1 to C4) of the ΔΣ modulator (22). It can be set lower than the sampling frequency (f B (VIin)) in detection.

前記ΔΣ変調器(２２)の前記電流検出のサンプリングによる電流検出期間(ＴA(ＡＩin))は、前記ΔΣ変調器(２２)の前記複数の電池セル(Ｃ１〜Ｃ４)の前記複数の電圧の前記電圧検出のサンプリングによる電圧検出期間(ＴB(ＶＩin))よりも長く設定されることが可能とされている(図５参照)。 It said current current detection period by the sampling of the detection of the ΔΣ modulator (22) (T A (AIin )) is a plurality of voltages of the plurality of battery cells of the ΔΣ modulator (22) (C1~C4) It can be set longer than the voltage detection period (T B (VIin)) by the voltage detection sampling (see FIG. 5).

前記他の好適な実施の形態によれば、電池に内蔵される充放電制御装置において高精度の電流検出と低精度の電圧検出の検出時間の著しい増大を軽減することができる。   According to the other preferred embodiment, it is possible to reduce a significant increase in detection time of high-accuracy current detection and low-accuracy voltage detection in the charge / discharge control device built in the battery.

より好適な実施の形態は、前記電池セル(Ｃ１〜Ｃ４)の電流経路に直列接続された少なくとも２個のトランジスタ(Ｑ１、Ｑ２)を更に含む。   A more preferred embodiment further includes at least two transistors (Q1, Q2) connected in series to the current paths of the battery cells (C1-C4).

前記ΔΣ変調器(２２)を利用する前記Ａ／Ｄ変換器(２)による前記電池セル(Ｃ１〜Ｃ４)の前記電圧検出と前記電流検出とのいずれかの検出結果に応答して前記２個のトランジスタ(Ｑ１、Ｑ２)のいずれか一方のトランジスタがオフに制御されることを特徴とする。   In response to a detection result of either the voltage detection or the current detection of the battery cells (C1 to C4) by the A / D converter (2) using the ΔΣ modulator (22). Any one of the transistors (Q1, Q2) is controlled to be turned off.

具体的な一つの実施の形態では、前記２個のトランジスタ(Ｑ１、Ｑ２)のそれぞれはＰチャンネルＭＯＳトランジスタであることを特徴とする。   In a specific embodiment, each of the two transistors (Q1, Q2) is a P-channel MOS transistor.

より具体的な一つの実施の形態は、前記電池セル(Ｃ１〜Ｃ４)はリチウム・イオン電池であることを特徴とする。   In a more specific embodiment, the battery cells (C1 to C4) are lithium ion batteries.

〔２〕本発明の別の観点の代表的な実施の形態は、電池(ＢＰ)に内蔵される充放電制御装置(ＢＣ)に使用される半導体集積回路である。   [2] A typical embodiment of another aspect of the present invention is a semiconductor integrated circuit used in a charge / discharge control device (BC) built in a battery (BP).

前記電池(ＢＰ)に内蔵される電池セル(Ｃ１〜Ｃ４)の電圧検出と電流検出とに同一の検出回路を共用するものであり、
前記同一の検出回路に、ΔΣ変調器(２２)を利用するＡ／Ｄ変換器(２、図２参照)を使用することを特徴とする(図１参照)。 The same detection circuit is shared for voltage detection and current detection of the battery cells (C1 to C4) built in the battery (BP),
An A / D converter (2, see FIG. 2) using a ΔΣ modulator (22) is used for the same detection circuit (see FIG. 1).

前記実施の形態によれば、充放電制御装置において、電圧検出と電流検出のための回路規模を低減することができる。
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。 According to the embodiment, in the charge / discharge control device, the circuit scale for voltage detection and current detection can be reduced.
2. Details of Embodiment Next, the embodiment will be described in more detail. In all the drawings for explaining the best mode for carrying out the invention, components having the same functions as those in the above-mentioned drawings are denoted by the same reference numerals, and repeated description thereof is omitted.

［実施の形態１］
《充放電制御装置の全体構成》
図１は、リチウム・イオン２次電池等の電池に内蔵される本発明の実施の形態１による充放電制御装置の全体構成を示すブロック図である。 [Embodiment 1]
<< Overall configuration of charge / discharge control device >>
FIG. 1 is a block diagram showing an overall configuration of a charge / discharge control apparatus according to Embodiment 1 of the present invention built in a battery such as a lithium ion secondary battery.

図１に示した充放電制御装置ＢＣは、リチウム・イオン２次電池等の電池パックＢＰに内蔵されている。電池パックＢＰは、４個の直列接続の電池セルＣ１、Ｃ２、Ｃ３、Ｃ４からなる電池Ｂａｔを含んでいる。電池セルＣ１、Ｃ２、Ｃ３、Ｃ４のそれぞれの電圧は略１．８〜６ボルトであるので、電池Ｂａｔは略７．２〜２４ボルトの電源電圧を携帯電子機器１０に供給可能とされている。電池パックＢＰには携帯電子機器１０が接続され、このＰＣ１０は中央処理ユニット(ＣＰＵ)１１と充電ユニット(ＣＧＵ)１２とを含んでいる。充電ユニット(ＣＧＵ)１２には、ＡＣ電源線ＡＣ＿ＬＮとＡＣ電源プラグＡＣ＿ＰＧとを介して商用ＡＣ電源電圧が供給される。   The charge / discharge control device BC shown in FIG. 1 is built in a battery pack BP such as a lithium ion secondary battery. The battery pack BP includes a battery Bat composed of four battery cells C1, C2, C3, and C4 connected in series. Since each voltage of the battery cells C1, C2, C3, and C4 is approximately 1.8 to 6 volts, the battery Bat can supply a power supply voltage of approximately 7.2 to 24 volts to the portable electronic device 10. . A portable electronic device 10 is connected to the battery pack BP, and the PC 10 includes a central processing unit (CPU) 11 and a charging unit (CGU) 12. A commercial AC power supply voltage is supplied to the charging unit (CGU) 12 through an AC power supply line AC_LN and an AC power supply plug AC_PG.

図１に示す充放電制御装置ＢＣは、例えばモノリシック半導体集積回路によって構成され、中央処理ユニット(ＣＰＵ)１と、コントローラ(Ｃｎｔ)３と、電圧検出と電流検出とに共用の同一の検出回路としてのΔΣ変調器を使用するＡ／Ｄ変換器２とを含んでいる。また、図１に示した充放電制御装置ＢＣは、直列接続の２個のＰチャンネルＭＯＳトランジスタＱ１、Ｑ２とバックツーバック接続の直列接続の２個のダイオードＤ１、Ｄ２と電流検出抵抗Ｒとを含んでいる。ダイオードＤ１のアノードとカソードとは実際にはＰチャンネルＭＯＳトランジスタＱ１のＰ型ソース領域とＮ型ウェル領域の寄生ＰＮ接合によって形成され、ダイオードＤ２のアノードとカソードとは実際にはＰチャンネルＭＯＳトランジスタＱ２のＰ型ソース領域とＮ型ウェル領域の寄生ＰＮ接合によって形成されている。ＰＣ１０の充電ユニット(ＣＧＵ)１２から電池パックＢＰの電池Ｂａｔを充電する際には、寄生ダイオードＤ２とオン状態のＰチャンネルＭＯＳトランジスタＱ１とを介して充電電流ＩCが流れる。逆に、電池パックＢＰの電池Ｂａｔから中央処理ユニット(ＣＰＵ)１１に放電による動作電源電圧が供給される際には、寄生ダイオードＤ１とオン状態のＰチャンネルＭＯＳトランジスタＱ２とを介して放電電流ＩDが流れる。 The charge / discharge control device BC shown in FIG. 1 is constituted by, for example, a monolithic semiconductor integrated circuit, and is used as a common detection circuit shared by a central processing unit (CPU) 1, a controller (Cnt) 3, and voltage detection and current detection. And an A / D converter 2 using a ΔΣ modulator. The charge / discharge control device BC shown in FIG. 1 includes two P-channel MOS transistors Q1 and Q2 connected in series, two diodes D1 and D2 connected in series in back-to-back connection, and a current detection resistor R. Contains. The anode and cathode of the diode D1 are actually formed by a parasitic PN junction of the P-type source region and N-type well region of the P-channel MOS transistor Q1, and the anode and cathode of the diode D2 are actually P-channel MOS transistor Q2. The P-type source region and the N-type well region are formed by a parasitic PN junction. From the charging unit (CGU) 12 of PC10 when charging the battery Bat of the battery pack BP, the charging current I C flows through the P-channel MOS transistor Q1 of the parasitic diode D2 and the on state. Conversely, when an operating power supply voltage is supplied from the battery Bat of the battery pack BP to the central processing unit (CPU) 11 by discharging, the discharge current I is passed through the parasitic diode D1 and the on-state P-channel MOS transistor Q2. D flows.

また図１に示すように、電池パックＢＰの端子Ｔ１はＰＣ１０の充電ユニット(ＣＧＵ)１２に接続され、電池パックＢＰの端子Ｔ２はＰＣ１０の中央処理ユニット(ＣＰＵ)１１に接続され、電池パックＢＰの中央処理ユニット(ＣＰＵ)１は端子Ｔ３を介してＰＣ１０の中央処理ユニット(ＣＰＵ)１１に接続されている。   As shown in FIG. 1, the terminal T1 of the battery pack BP is connected to the charging unit (CGU) 12 of the PC 10, the terminal T2 of the battery pack BP is connected to the central processing unit (CPU) 11 of the PC 10, and the battery pack BP. The central processing unit (CPU) 1 is connected to a central processing unit (CPU) 11 of the PC 10 via a terminal T3.

図１に示す充放電制御装置ＢＣでは、電池パックＢＰの電池Ｂａｔの各電池セルＣ１、Ｃ２、Ｃ３、Ｃ４の各検出電圧はＡ／Ｄ変換器２に供給される一方、電流検出結果としての電流検出抵抗Ｒの両端間電圧降下もＡ／Ｄ変換器２に供給される。例えば、電流検出抵抗Ｒは５ｍΩに設定されて、２０アンペアの消費電流が流れると、電流検出抵抗Ｒの両端間の電圧降下は１００ミリボルトと相当低いレベルとなる。   In the charge / discharge control device BC shown in FIG. 1, each detection voltage of each battery cell C1, C2, C3, C4 of the battery Bat of the battery pack BP is supplied to the A / D converter 2, while the current detection result is The voltage drop across the current detection resistor R is also supplied to the A / D converter 2. For example, when the current detection resistor R is set to 5 mΩ and a current consumption of 20 amperes flows, the voltage drop across the current detection resistor R becomes a considerably low level of 100 millivolts.

Ａ／Ｄ変換器２に供給される電池パックＢＰの電池Ｂａｔの各電池セルＣ１、Ｃ２、Ｃ３、Ｃ４の各検出電圧は、電池Ｂａｔの各電池セルＣ１、Ｃ２、Ｃ３、Ｃ４の過充電電圧検出と過放電電圧検出に利用されるものである。すなわち、Ａ／Ｄ変換器２によって過充電状態が検出されると、中央処理ユニット(ＣＰＵ)１とコントローラ(Ｃｎｔ)３との制御によって充電用ＰチャンネルＭＯＳトランジスタＱ１がオフとされて、充電電流ＩCが遮断される。また更に、Ａ／Ｄ変換器２によって過放電状態が検出されると、中央処理ユニット(ＣＰＵ)１とコントローラ(Ｃｎｔ)３との制御によって放電用ＰチャンネルＭＯＳトランジスタＱ２がオフとされて、放電電流ＩDが遮断される。 The detection voltages of the battery cells C1, C2, C3, C4 of the battery Bat of the battery pack BP supplied to the A / D converter 2 are the overcharge voltages of the battery cells C1, C2, C3, C4 of the battery Bat. It is used for detection and overdischarge voltage detection. That is, when an overcharge state is detected by the A / D converter 2, the charging P-channel MOS transistor Q1 is turned off under the control of the central processing unit (CPU) 1 and the controller (Cnt) 3, and the charging current is I C is cut off. Further, when an overdischarge state is detected by the A / D converter 2, the discharge P-channel MOS transistor Q2 is turned off under the control of the central processing unit (CPU) 1 and the controller (Cnt) 3, and the discharge is performed. Current ID is cut off.

またＡ／Ｄ変換器２に供給される電流検出抵抗Ｒの両端間の電圧降下は、電池パックの充電電流の過電流検出と放電電流の過電流検出とに利用されるものである。すなわち、Ａ／Ｄ変換器２によって充電電流の過電流状態が検出されると、中央処理ユニット(ＣＰＵ)１とコントローラ(Ｃｎｔ)３との制御によって充電用ＰチャンネルＭＯＳトランジスタＱ１の充電電流ＩCが所定の過電流以下の電流に制限されることができる。また、Ａ／Ｄ変換器２によって放電電流の過電流状態が検出されると、中央処理ユニット(ＣＰＵ)１とコントローラ(Ｃｎｔ)３との制御によって放電用ＰチャンネルＭＯＳトランジスタＱ２の放電電流ＩDが所定の過電流以下の電流に制限されることができる。 The voltage drop across the current detection resistor R supplied to the A / D converter 2 is used for the overcurrent detection of the charging current and the overcurrent detection of the discharge current of the battery pack. That is, when an overcurrent state of the charging current is detected by the A / D converter 2, the charging current I C of the charging P-channel MOS transistor Q1 is controlled by the central processing unit (CPU) 1 and the controller (Cnt) 3. Can be limited to currents below a predetermined overcurrent. Further, the overcurrent state of the discharge current is detected by the A / D converter 2, the discharge current I D of the discharging P-channel MOS transistor Q2 by controlling the central processing unit (CPU) 1 and a controller (Cnt) 3 Can be limited to currents below a predetermined overcurrent.

また、電池パックＢＰのＣＰＵ１とＰＣ１０のＣＰＵ１１とは、Ａ／Ｄ変換器２による電池Ｂａｔの電池セルＣ１、Ｃ２、Ｃ３、Ｃ４の各検出電圧の情報と電流検出抵抗Ｒの両端間電圧の検出電流の情報とを使用して、ＰＣ１０の充電ユニット(ＣＧＵ)１２の充電動作を制御することも可能である。   Further, the CPU 1 of the battery pack BP and the CPU 11 of the PC 10 detect the information on the detection voltages of the battery cells C1, C2, C3, and C4 of the battery Bat and the voltage across the current detection resistor R by the A / D converter 2. It is also possible to control the charging operation of the charging unit (CGU) 12 of the PC 10 using the current information.

従って、図１に示した本発明の実施の形態１による充放電制御装置によれば、Ａ／Ｄ変換器２を使用することによって電圧検出と電流検出のための回路規模を低減することが可能となる。その際の電圧検出と電流検出用の同一の検出回路として、ΔΣ変調器を利用するＡ／Ｄ変換器を使用することによって、回路規模の小さな同一の検出回路とすることが可能となる。   Therefore, according to the charge / discharge control apparatus according to the first embodiment of the present invention shown in FIG. 1, it is possible to reduce the circuit scale for voltage detection and current detection by using the A / D converter 2. It becomes. By using an A / D converter that uses a ΔΣ modulator as the same detection circuit for voltage detection and current detection at that time, the same detection circuit with a small circuit scale can be obtained.

《ΔΣ変調器を利用するＡ／Ｄ変換器の構成》
図２は、図１に示した本発明の実施の形態１による充放電制御装置において電圧検出と電流検出とに共用される同一の検出回路としてのΔΣ変調器を使用するＡ／Ｄ変換器２の構成を示すブロック図である。 << Configuration of A / D Converter Using ΔΣ Modulator >>
2 shows an A / D converter 2 that uses a ΔΣ modulator as the same detection circuit shared by voltage detection and current detection in the charge / discharge control apparatus according to Embodiment 1 of the present invention shown in FIG. It is a block diagram which shows the structure of these.

図２に示すＡ／Ｄ変換器２は、制御回路２０と、入力切り換え回路２１と、ΔΣ変調器２２と、出力切り換え回路２３と、ディジタルフィルタ等のデジメーション回路２４、２５とによって構成されている。   The A / D converter 2 shown in FIG. 2 includes a control circuit 20, an input switching circuit 21, a ΔΣ modulator 22, an output switching circuit 23, and dimming circuits 24 and 25 such as digital filters. Yes.

また更に、ΔΣ変調器２２は、差分器２２１と、累積加算器２２２と、量子化器としての比較器２２３と、Ｄ／Ａ変換器２２４とを含んでいる。   Furthermore, the ΔΣ modulator 22 includes a difference unit 221, a cumulative adder 222, a comparator 223 as a quantizer, and a D / A converter 224.

入力切り換え回路２１には、図１に示した電池パックＢＰの電流検出のための電流検出抵抗Ｒの両端間の電流検出アナログ信号Ａ(ＡＩin)と、電池Ｂａｔの電池セルＣ１、Ｃ２、Ｃ３、Ｃ４の電圧検出のための電圧検出アナログ信号Ｂ(ＡＶin)とが供給される。制御回路２０からハイレベルの第１入力選択信号ΦAが入力切り換え回路２１に供給されている期間では、電流検出アナログ信号Ａ(ＡＩin)が入力切り換え回路２１によって選択されてΔΣ変調器２２の差分器２２１の一方の入力端子に供給される。制御回路２０からハイレベルの第２入力選択信号ΦBが入力切り換え回路２１に供給されている期間では、電圧検出アナログ信号Ｂ(ＡＶin)が入力切り換え回路２１によって選択されてΔΣ変調器２２の差分器２２１の一方の入力端子に供給される。 The input switching circuit 21 includes a current detection analog signal A (AIin) between both ends of the current detection resistor R for current detection of the battery pack BP shown in FIG. 1, and battery cells C1, C2, C3 of the battery Bat, A voltage detection analog signal B (AVin) for voltage detection of C4 is supplied. In the period in which the first input selection signal [Phi A high level from the control circuit 20 is supplied to the input switching circuit 21, a current detection analog signal A (AIin) is selected by the input switching circuit 21 difference ΔΣ modulator 22 Is supplied to one input terminal of the device 221. During the period when the high-level second input selection signal Φ B is supplied from the control circuit 20 to the input switching circuit 21, the voltage detection analog signal B (AVin) is selected by the input switching circuit 21 and the difference of the ΔΣ modulator 22 is selected. Is supplied to one input terminal of the device 221.

差分器２２１の出力信号は累積加算器２２２の信号入力端子に供給されて、累積加算器２２２の制御入力端子とＤ／Ａ変換器２２４の制御入力端子には制御回路２０から第１入力選択信号ΦAと第２入力選択信号ΦBと相互に逆位相のクロック信号ΦC、ΦDが供給される。累積加算器２２２の出力信号は量子化器としての比較器２２３の信号入力端子に供給され、比較器２２３の制御入力端子に制御回路２０から相互に逆位相のクロック信号ΦC、ΦDが供給される。量子化器としての比較器２２３の出力信号ΦEはＤ／Ａ変換器２２４のディジタル信号入力端子に供給されて、Ｄ／Ａ変換器２２４のアナログ変換出力信号は差分器２２１の他方の入力端子に供給される。 The output signal of the differentiator 221 is supplied to the signal input terminal of the cumulative adder 222, and the control input terminal of the cumulative adder 222 and the control input terminal of the D / A converter 224 receive the first input selection signal from the control circuit 20. Clock signals Φ C and Φ D having opposite phases to Φ A and the second input selection signal Φ B are supplied. The output signal of the cumulative adder 222 is supplied to a signal input terminal of a comparator 223 as a quantizer, and clock signals Φ C and Φ D having opposite phases are supplied from the control circuit 20 to the control input terminal of the comparator 223. Is done. The output signal Φ E of the comparator 223 as a quantizer is supplied to the digital signal input terminal of the D / A converter 224, and the analog conversion output signal of the D / A converter 224 is the other input terminal of the differencer 221. To be supplied.

量子化器としての比較器２２３の出力信号ΦEは出力切り換え回路２３の信号入力端子に供給され、出力切り換え回路２３の制御入力端子には制御回路２０から第１入力選択信号ΦAと第２入力選択信号ΦBとが供給される。制御回路２０からハイレベルの第１入力選択信号ΦAが出力切り換え回路２３に供給されている期間では、電流検出ディジタル変換信号Ａ(ＤＩout)としてのΔΣ変調器２２の出力信号ΦEがディジタルフィルタで構成されたデジメーション回路２４の入力端子に供給される。このデジメーション回路２４では、ΔΣ変調器２２の出力信号ΦEのパルス列のハイレベルパルス“１”の数をカウントしてその積算値をバイナリコードに変換することによって間引き処理を行い、デジメーション回路２４の出力から１５ビットの電流検出ディジタル出力信号ＤＡが生成される。また制御回路２０からハイレベルの第２入力選択信号ΦBが出力切り換え回路２３に供給されている期間では、電圧検出ディジタル変換信号Ｂ(ＤＶout)としてのΔΣ変調器２２の出力信号ΦEがディジタルフィルタにて構成されたデジメーション回路２５の入力端子に供給される。このデジメーション回路２５では、ΔΣ変調器２２の出力信号ΦEのパルス列のハイレベルパルス“１”の数をカウントしてその積算値をバイナリコードに変換することによって間引き処理を行い、デジメーション回路２５の出力から１２ビットの電圧検出ディジタル出力信号ＤＢが生成される。 The output signal Φ E of the comparator 223 as a quantizer is supplied to the signal input terminal of the output switching circuit 23, and the control input terminal of the output switching circuit 23 receives the first input selection signal Φ A and the second input signal from the control circuit 20. An input selection signal Φ B is supplied. During the period when the high-level first input selection signal Φ A is supplied from the control circuit 20 to the output switching circuit 23, the output signal Φ E of the ΔΣ modulator 22 as the current detection digital conversion signal A (DIout) is the digital filter. Is supplied to the input terminal of the decimation circuit 24 configured as described above. The decimating circuit 24 performs a thinning process by counting the number of high level pulses “1” in the pulse train of the output signal Φ E of the ΔΣ modulator 22 and converting the integrated value into a binary code. A 15-bit current detection digital output signal DA is generated from the 24 outputs. Further, during the period when the high-level second input selection signal Φ B is supplied from the control circuit 20 to the output switching circuit 23, the output signal Φ E of the ΔΣ modulator 22 as the voltage detection digital conversion signal B (DVout) is digital. This is supplied to the input terminal of the decimation circuit 25 constituted by a filter. The decimating circuit 25 performs a thinning process by counting the number of high-level pulses “1” in the pulse train of the output signal Φ E of the ΔΣ modulator 22 and converting the integrated value into a binary code. A 12-bit voltage detection digital output signal DB is generated from the 25 outputs.

《ΔΣ変調器の詳細な構成》
図３は、図２に示したＡ／Ｄ変換器２を構成するΔΣ変調器２２の詳細な構成を示すブロック図である。 《Detailed configuration of ΔΣ modulator》
FIG. 3 is a block diagram showing a detailed configuration of the ΔΣ modulator 22 constituting the A / D converter 2 shown in FIG.

図３では、図２に示したＡ／Ｄ変換器２を構成するΔΣ変調器２２の差分器２２１、累積加算器２２２、Ｄ／Ａ変換器２２４の詳細な構成が示されている。   FIG. 3 shows detailed configurations of the difference unit 221, the cumulative adder 222, and the D / A converter 224 of the ΔΣ modulator 22 constituting the A / D converter 2 shown in FIG. 2.

図３に示すように、差分器２２１、累積加算器２２２は、７個の制御スイッチＳＷ０〜ＳＷ３、ＳＷ８〜ＳＷ１１と４個のキャパシタＣ０、Ｃ１、Ｃ４、Ｃ５と演算増幅器ＯＰＡを含んでいる。Ｄ／Ａ変換器２２４は、６個の制御スイッチＳＷ４〜ＳＷ６、ＳＷ１２、ＳＷ１３と２個のキャパシタＣ１２、Ｃ１３を含んでいる。   As shown in FIG. 3, the differentiator 221 and the cumulative adder 222 include seven control switches SW0 to SW3 and SW8 to SW11, four capacitors C0, C1, C4, and C5, and an operational amplifier OPA. The D / A converter 224 includes six control switches SW4 to SW6, SW12, and SW13 and two capacitors C12 and C13.

ハイレベルの第１入力選択信号ΦAに応答して制御スイッチＳＷ８、ＳＷ９がオン状態とされて、２個のキャパシタＣ０、Ｃ１は並列接続される。ハイレベルの第２入力選択信号ΦBに応答して制御スイッチＳＷ１０、ＳＷ１１、ＳＷ１２、ＳＷ１３がオン状態とされて、２個のキャパシタＣ４、Ｃ５は並列接続され、２個のキャパシタＣ２、Ｃ３は並列接続される。 In response to the high-level first input selection signal Φ A , the control switches SW8 and SW9 are turned on, and the two capacitors C0 and C1 are connected in parallel. In response to the high-level second input selection signal Φ B , the control switches SW10, SW11, SW12, SW13 are turned on, the two capacitors C4, C5 are connected in parallel, and the two capacitors C2, C3 are Connected in parallel.

ハイレベルのクロック信号ΦCに応答して制御スイッチＳＷ０、ＳＷ２、ＳＷ５、ＳＷ７がそれぞれオン状態とされる一方、逆にハイレベルのクロック信号ΦDに応答して制御スイッチＳＷ１、ＳＷ３、ＳＷ６、がそれぞれオン状態とされる。 High level of the clock signal [Phi control switch in response to the C SW0, SW2, SW5, SW7 is one which is respectively turned on, the control switch SW1 in response back to the clock signal [Phi D of high level, SW3, SW6, Are turned on.

２個のキャパシタＣ０、Ｃ１と５個の制御スイッチＳＷ０、ＳＷ１、ＳＷ２、ＳＷ８、ＳＷ９とは、ハイレベルのクロック信号ΦCに応答してアナログ入力電圧を２個のキャパシタＣ０、Ｃ１の両端間にサンプリングする機能を持つものである。また２個のキャパシタＣ４、Ｃ５と３個の制御スイッチＳＷ３、ＳＷ１０、ＳＷ１１と演算増幅器ＯＰＡとは、２個のキャパシタＣ０、Ｃ１の両端間にアナログ入力電圧によってサンプリングされた電荷を、ハイレベルのクロック信号ΦDに応答して２個のキャパシタＣ４、Ｃ５に転送する機能を持つものである。 The two capacitors C0 and C1 and the five control switches SW0, SW1, SW2, SW8, and SW9 send an analog input voltage between both ends of the two capacitors C0 and C1 in response to the high level clock signal Φ C. It has a function of sampling. The two capacitors C4 and C5, the three control switches SW3, SW10, and SW11 and the operational amplifier OPA are charged with a high-level charge sampled by the analog input voltage between both ends of the two capacitors C0 and C1. in response to the clock signal [Phi D are those having a function of transferring the two capacitors C4, C5.

Ｄ／Ａ変換器２２４の６個の制御スイッチＳＷ４〜ＳＷ７、ＳＷ１２、ＳＷ１３と２個のキャパシタＣ１２、Ｃ１３は、量子化器としての比較器２２３の出力信号ΦEの反転信号ΦEBのハイレベルとハイレベルのクロック信号ΦCに応答して電源電圧Ｖccを２個のキャパシタＣ２、Ｃ３の両端間にサンプリングする機能を持つものである。またＤ／Ａ変換器２２４の６個の制御スイッチＳＷ４〜ＳＷ７、ＳＷ１２、ＳＷ１３と２個のキャパシタＣ１２、Ｃ１３は、量子化器としての比較器２２３の出力信号ΦEのハイレベルとハイレベルのクロック信号ΦCとに応答して接地電圧Ｖssを２個のキャパシタＣ２、Ｃ３の両端間にサンプリングする機能を持つものである。更に、２個のキャパシタＣ４、Ｃ５と３個の制御スイッチＳＷ３、ＳＷ１０、ＳＷ１１と演算増幅器ＯＰＡとは、Ｄ／Ａ変換器２２４の２個のキャパシタＣ２、Ｃ３の両端間に電源電圧Ｖccと接地電圧Ｖssとによってサンプリングされた電荷を、ハイレベルのクロック信号ΦDに応答して２個のキャパシタＣ４、Ｃ５に転送する機能を持つものである。 D / A converter 224 of the six control switches SW4~SW7, SW12, SW13 and two capacitors C12, C13 is, the high level of the inverted signal [Phi EB output signal [Phi E of the comparator 223 as a quantizer And has a function of sampling the power supply voltage Vcc across the two capacitors C2 and C3 in response to the high level clock signal Φ C. Further, the six control switches SW4 to SW7, SW12, SW13 and the two capacitors C12, C13 of the D / A converter 224 have high and high levels of the output signal Φ E of the comparator 223 as a quantizer. It has a function of sampling the ground voltage Vss across the two capacitors C2 and C3 in response to the clock signal Φ C. Further, the two capacitors C4 and C5, the three control switches SW3, SW10 and SW11, and the operational amplifier OPA are connected between the power supply voltage Vcc and the ground between the two capacitors C2 and C3 of the D / A converter 224. the charge sampled by the voltage Vss, in response to the high-level clock signal [Phi D are those having a function of transferring the two capacitors C4, C5.

《ΔΣ変調器の差分器、累積加算器、Ｄ／Ａ変換器の動作》
図４は、図３に示したΔΣ変調器２２の差分器２２１、累積加算器２２２、Ｄ／Ａ変換器２２４の動作を説明する図である。 << Operation of ΔΣ Modulator Differencer, Cumulative Adder, D / A Converter >>
FIG. 4 is a diagram for explaining operations of the difference unit 221, the cumulative adder 222, and the D / A converter 224 of the ΔΣ modulator 22 shown in FIG. 3.

図４(Ａ)は、図３に示すΔΣ変調器２２の差分器２２１、累積加算器２２２にハイレベルの第１入力選択信号ΦAに応答して入力切り換え回路２１から電流検出アナログ信号Ａ(ＡＩin)が供給される際の動作を説明する図である。 FIG. 4A shows the current detection analog signal A (() from the input switching circuit 21 in response to the high-level first input selection signal Φ A to the difference unit 221 and the cumulative adder 222 of the ΔΣ modulator 22 shown in FIG. It is a figure explaining the operation | movement when AIin) is supplied.

図４(Ａ)に示すように、アナログ入力信号としての低レベルのアナログ電圧の電流検出抵抗Ｒの両端間の電流検出アナログ信号Ａ(ＡＩin)が供給される際には、低レベルのアナログ電圧のサンプリングキャパシタは２個のキャパシタＣ０、Ｃ１の並列接続とされている。また、Ｄ／Ａ変換器２２４の電源電圧Ｖcc、接地電圧Ｖssのサンプリングキャパシタは、２個のキャパシタＣ２、Ｃ３の並列接続とされるのではなく、単一のキャパシタＣ３とされる。更に演算増幅器ＯＰＡの反転入力端子と出力端子との間の積分容量は、２個のキャパシタＣ４、Ｃ５の並列接続とされるのではなく、単一のキャパシタＣ５とされる。従って、低レベルのアナログ電圧の電流検出アナログ信号Ａ(ＡＩin)に応答して、大きな充電電荷が２個のキャパシタＣ０、Ｃ１の並列接続のサンプリングキャパシタにサンプリングされる。また、演算増幅器ＯＰＡは、ハイレベルのクロック信号ΦDに応答して２個のキャパシタＣ０、Ｃ１の両端間の大きなサンプリング電荷を、単一のキャパシタＣ５に高転送電圧で転送するものとなる。従って、図４(Ａ)に示す動作によれば、低電圧レベルの電流検出アナログ信号Ａ(ＡＩin)のＡ／Ｄ変換に対応することができる。 As shown in FIG. 4A, when the current detection analog signal A (AIin) between both ends of the current detection resistor R of the low level analog voltage as the analog input signal is supplied, the low level analog voltage The sampling capacitor is a parallel connection of two capacitors C0 and C1. Further, the sampling capacitor of the power supply voltage Vcc and the ground voltage Vss of the D / A converter 224 is not a parallel connection of the two capacitors C2 and C3 but a single capacitor C3. Further, the integral capacitance between the inverting input terminal and the output terminal of the operational amplifier OPA is not a parallel connection of the two capacitors C4 and C5, but a single capacitor C5. Accordingly, in response to the current detection analog signal A (AIin) having a low level analog voltage, a large charge is sampled by the sampling capacitor connected in parallel between the two capacitors C0 and C1. The operational amplifier OPA is becomes transferring large sampling charge across the two capacitors C0, C1 in response to the high-level clock signal [Phi D, at a high transfer voltage to a single capacitor C5. Therefore, according to the operation shown in FIG. 4A, it is possible to cope with A / D conversion of the current detection analog signal A (AIin) at a low voltage level.

図４(Ｂ)は、図３に示すΔΣ変調器２２の差分器２２１、累積加算器２２２にハイレベルの第２入力選択信号ΦBに応答して入力切り換え回路２１から電池Ｂａｔの電池セルＣ１、Ｃ２、Ｃ３、Ｃ４の電圧検出のための電圧検出アナログ信号Ｂ(ＡＶin)が供給される際の動作を説明する図である。 4B shows a battery cell C1 of the battery Bat from the input switching circuit 21 in response to the high-level second input selection signal Φ B to the differencer 221 and the cumulative adder 222 of the ΔΣ modulator 22 shown in FIG. , C2, C3, and C4 are diagrams illustrating an operation when a voltage detection analog signal B (AVin) for voltage detection is supplied.

図４(Ｂ)に示すように、アナログ入力信号としての高レベルのアナログ電圧の電圧検出のための電圧検出アナログ信号Ｂ(ＡＶin)が供給される際には、高レベルのアナログ電圧のサンプリングキャパシタは単一のキャパシタＣ１とされる。また、Ｄ／Ａ変換器２２４の電源電圧Ｖcc、接地電圧Ｖssのサンプリングキャパシタは、単一のキャパシタＣ３とされるのではなく２個のキャパシタＣ２、Ｃ３の並列接続とされる。更に演算増幅器ＯＰＡの反転入力端子と出力端子との間の積分容量は、単一のキャパシタＣ５とされるのではなく２個のキャパシタＣ４、Ｃ５の並列接続とされる。従って、高レベルのアナログ電圧の電圧検出アナログ信号Ｂ(ＡＶin)に応答して、小さな充電電荷が単一のキャパシタＣ１のサンプリングキャパシタにサンプリングされる。また、演算増幅器ＯＰＡはハイレベルのクロック信号ΦDに応答して単一のキャパシタＣ１の両端間の小さなサンプリング電荷を、２個の並列接続キャパシタＣ４、Ｃ５に低転送電圧で転送するものとなる。従って、図４(Ｂ)に示す動作によれば、高電圧レベルの電圧検出アナログ信号Ｂ(ＡＶin)のＡ／Ｄ変換に際して、演算増幅器ＯＰＡの反転入力端子の入力電圧が演算増幅器ＯＰＡのダイナミック・レンジを超過すると言う問題を解消することができる。 As shown in FIG. 4B, when a voltage detection analog signal B (AVin) for voltage detection of a high level analog voltage as an analog input signal is supplied, a high level analog voltage sampling capacitor is used. Is a single capacitor C1. In addition, the sampling capacitor of the power supply voltage Vcc and the ground voltage Vss of the D / A converter 224 is not a single capacitor C3 but a parallel connection of two capacitors C2 and C3. Further, the integral capacitance between the inverting input terminal and the output terminal of the operational amplifier OPA is not a single capacitor C5 but a parallel connection of two capacitors C4 and C5. Therefore, in response to the voltage detection analog signal B (AVin) of the high level analog voltage, a small charge is sampled on the sampling capacitor of the single capacitor C1. The operational amplifier OPA is intended to transfer small sampling charge across the single capacitor C1 in response to the high-level clock signal [Phi D, with two parallel-connected capacitors C4, C5 a low transfer voltage . Therefore, according to the operation shown in FIG. 4B, when A / D conversion of the voltage detection analog signal B (AVin) at the high voltage level is performed, the input voltage of the inverting input terminal of the operational amplifier OPA is changed to the dynamic level of the operational amplifier OPA. The problem of exceeding the range can be solved.

《ΔΣ変調器の差分器、累積加算器、Ｄ／Ａ変換器の動作》
図５は、図２に示した図１の充放電制御装置ＢＣに含まれたΔΣ変調器２２を使用するＡ／Ｄ変換器２の各部の波形を示す図である。 << Operation of ΔΣ Modulator Differencer, Cumulative Adder, D / A Converter >>
FIG. 5 is a diagram showing waveforms of respective parts of the A / D converter 2 using the ΔΣ modulator 22 included in the charge / discharge control device BC of FIG. 1 shown in FIG.

図５では、１番目と２番目とに、第１入力選択信号ΦAの波形と第２入力選択信号ΦBの波形とがそれぞれ示されている。第１入力選択信号ΦAは２５０ｍＳｅｃと相当長い時間のハイレベル期間ＴA(ＡＩin)を持つ一方、第２入力選択信号ΦBは１ｍＳｅｃと相当短い時間のハイレベル期間ＴB(ＡＶin)を持つものである。 In FIG. 5, the waveform of the first input selection signal Φ A and the waveform of the second input selection signal Φ B are shown in the first and second, respectively. The first input selection signal Φ A has a high level period T A (AIin) of 250 mSec and a considerably long time, while the second input selection signal Φ B has a high level period T B (AVin) of 1 mSec and a considerably short time. Is.

図５の３番目と４番目とに、非反転クロック信号ΦCの波形と反転クロック信号ΦDの波形とがそれぞれ示されている。第１入力選択信号ΦAの２５０ｍＳｅｃと相当長い時間のハイレベル期間ＴA(ＡＩin)では、非反転クロック信号ΦCと反転クロック信号ΦDとは１３１ｋＨｚと比較的低いクロック周波数ｆA(ＡＩin)を持つものである。また、第２入力選択信号ΦBの１ｍＳｅｃと相当短い時間のハイレベル期間ＴB(ＡＶin)では、非反転クロック信号ΦCと反転クロック信号ΦDとは１ＭＨｚと比較的高いクロック周波数ｆB(ＡＶin)を持つものである。 The third and fourth in FIG. 5 show the waveform of the non-inverted clock signal Φ C and the waveform of the inverted clock signal Φ D , respectively. During the high level period T A (AIin) of 250 mSec of the first input selection signal Φ A and a considerably long time, the non-inverted clock signal Φ C and the inverted clock signal Φ D are 131 kHz, which is a relatively low clock frequency f A (AIin). It has something. Further, in the high level period TB (AVin) of 1 mSec of the second input selection signal Φ B and a considerably short time, the non-inverted clock signal Φ C and the inverted clock signal Φ D have a relatively high clock frequency f B (AVin ).

図５の５番目と６番目とに、ΔΣ変調器２２の量子化器としての比較器２２３の出力信号ΦEの波形と反転信号ΦEBの波形とがそれぞれ示されている。 The fifth and sixth and 5, the waveform of the output signal [Phi E of the comparator 223 as a quantizer ΔΣ modulator 22 and the inverted signal [Phi EB waveforms are shown respectively.

図５の７番目には、ΔΣ変調器２２の差分器、累積加算器２２１、２２２に含まれる最初のサンプリングキャパシタＣ０、Ｃ１の入力ノードＸの波形が示されている。入力ノードＸの波形は、第１入力選択信号ΦAの２５０ｍＳｅｃと相当長い時間のハイレベル期間ＴA(ＡＩin)では、電流検出抵抗Ｒの両端間での電流検出アナログ信号Ａ(ＡＩin)となる。また入力ノードＸの波形は、第２入力選択信号ΦBの１ｍＳｅｃと相当短い時間のハイレベル期間ＴB(ＡＶin)では、電池Ｂａｔの電池セルＣ１、Ｃ２、Ｃ３、Ｃ４の電圧検出のための電圧検出アナログ信号Ｂ(ＡＶin)となる。 The seventh waveform in FIG. 5 shows the waveform of the input node X of the first sampling capacitors C0 and C1 included in the differencer of the ΔΣ modulator 22 and the cumulative adders 221 and 222. The waveform of the input node X becomes a current detection analog signal A (AIin) between both ends of the current detection resistor R in the high level period T A (AIin) of 250 mSec of the first input selection signal Φ A and a considerably long time. . The waveform of the input node X, the second input selection signal [Phi B of 1mSec a considerable short time of the high level period TB (AVin), cells C1 of the battery Bat, C2, C3, C4 voltage for voltage detection of The detection analog signal B (AVin) is obtained.

図５の８番目と９番目とに、Ａ／Ｄ変換器２のデジメーション回路２４の１５ビットの電流検出ディジタル出力信号ＤＡの波形とＡ／Ｄ変換器２のデジメーション回路２５の１２ビットの電圧検出ディジタル出力信号ＤＢとがそれぞれ示されている。   The waveform of the 15-bit current detection digital output signal DA of the decimating circuit 24 of the A / D converter 2 and the 12-bit of the decimating circuit 25 of the A / D converter 2 are shown in the eighth and ninth positions of FIG. A voltage detection digital output signal DB is shown.

またデジメーション回路２４の１５ビットの電流検出ディジタル出力信号ＤＡは、出力切り換え回路２３からの電流検出ディジタル変換信号Ａ(ＤＩout)としてのΔΣ変調器２２の量子化器としての比較器２２３の出力信号ΦEの処理結果である。更に、デジメーション回路２５の１２ビットの電圧検出ディジタル出力信号ＤＢは、出力切り換え回路２３からの電圧検出ディジタル変換信号Ｂ(ＤＶout)としてのΔΣ変調器２２の量子化器としての比較器２２３の出力信号ΦEの処理結果である。 Further, the 15-bit current detection digital output signal DA of the dimming circuit 24 is the output signal of the comparator 223 as the quantizer of the ΔΣ modulator 22 as the current detection digital conversion signal A (DIout) from the output switching circuit 23. It is a processing result of Φ E. Further, the 12-bit voltage detection digital output signal DB of the dimming circuit 25 is output from the comparator 223 as a quantizer of the ΔΣ modulator 22 as the voltage detection digital conversion signal B (DVout) from the output switching circuit 23. This is a processing result of the signal Φ E.

以上図５を用いて説明したΔΣ変調器２２を使用するＡ／Ｄ変換器２の動作方法によれば、高精度が必要とされる電流検出抵抗Ｒでの電流検出と電池Ｂａｔで低精度であるが検出個所の多い多数の電池セルＣ１、Ｃ２、Ｃ３、Ｃ４での電圧検出を、比較的短い時間で完了することができる。それは、高精度の１５ビットの電流検出ディジタル出力信号ＤＡを、比較的低いクロック周波数ｆA(ＡＩin)を持つクロック信号ΦC、ΦDを使用して相当長い時間のハイレベル期間ＴA(ＡＩin)で処理するために、高精度の電流検出が可能となる。また、低精度の１２ビットの電圧検出ディジタル出力信号ＤＢを、比較的高いクロック周波数ｆB(ＡＶin)を持つクロック信号ΦC、ΦDを使用して相当短い時間のハイレベル期間ＴB(ＡＶin)で処理するために、低精度であるが検出個所の多い多数の電流検出が可能となる。 According to the operation method of the A / D converter 2 using the ΔΣ modulator 22 described above with reference to FIG. 5, the current detection with the current detection resistor R and the battery Bat with low accuracy are required. However, voltage detection in a large number of battery cells C1, C2, C3, and C4 having many detection points can be completed in a relatively short time. It uses a highly accurate 15-bit current detection digital output signal DA using a clock signal Φ C , Φ D having a relatively low clock frequency f A (AIin) and a high level period T A (AIin ), The current can be detected with high accuracy. Further, the low-precision 12-bit voltage detection digital output signal DB is used for the high level period TB (AVin) of a considerably short time using the clock signals Φ C and Φ D having a relatively high clock frequency f B (AVin). Therefore, it is possible to detect a large number of currents with low detection accuracy but with many detection points.

以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on various embodiments. However, the present invention is not limited thereto, and various modifications can be made without departing from the scope of the invention. Needless to say.

例えば、図４(Ａ)において、低レベルのアナログ電圧がサンプリングされるキャパシタは２個のキャパシタＣ０、Ｃ１の並列接続に限定されるものではなく、３個以上のキャパシタの並列接続とすることもできる。また、並列接続される２個のキャパシタＣ０、Ｃ１の容量値に、異なったウェイトを持たせることも可能である。   For example, in FIG. 4A, a capacitor for sampling a low-level analog voltage is not limited to the parallel connection of two capacitors C0 and C1, but may be a parallel connection of three or more capacitors. it can. It is also possible to give different weights to the capacitance values of the two capacitors C0 and C1 connected in parallel.

更に、図４(Ｂ)において、Ｄ／Ａ変換器２２４の電源電圧Ｖcc、接地電圧Ｖssのサンプリングキャパシタは２個のキャパシタＣ２、Ｃ３の並列接続に限定されるものではなく、３個以上のキャパシタの並列接続とすることもできる。また同様に並列接続される２個のキャパシタＣ２、Ｃ３の容量値に、異なったウェイトを持たせることも可能である。更に、演算増幅器ＯＰＡの反転入力端子と出力端子との間の積分容量は２個のキャパシタＣ４、Ｃ５の並列接続に限定されるものではなく、３個以上のキャパシタの並列接続とすることもできる。また並列接続される２個のキャパシタＣ４、Ｃ５の容量値に、異なったウェイトを持たせることも可能である。   Further, in FIG. 4B, the sampling capacitor of the power supply voltage Vcc and the ground voltage Vss of the D / A converter 224 is not limited to the parallel connection of the two capacitors C2 and C3, but three or more capacitors. Can be connected in parallel. Similarly, it is possible to give different weights to the capacitance values of the two capacitors C2 and C3 connected in parallel. Further, the integral capacitance between the inverting input terminal and the output terminal of the operational amplifier OPA is not limited to the parallel connection of the two capacitors C4 and C5, and may be a parallel connection of three or more capacitors. . It is also possible to give different weights to the capacitance values of the two capacitors C4 and C5 connected in parallel.

更に、図１に示す電池パックＢＰにおいて、２個のＰチャンネルＭＯＳトランジスタＱ１、Ｑ２は、２個のＰＮＰディスクリートバイポーラトランジスタに置換されることも可能である。その際には、バックツーバック接続の直列接続の２個のダイオードＤ１、Ｄ２は、同様に２個のディスクリート・ダイオードに置換されることになる。   Further, in the battery pack BP shown in FIG. 1, the two P-channel MOS transistors Q1 and Q2 can be replaced with two PNP discrete bipolar transistors. In that case, the two diodes D1 and D2 connected in series in the back-to-back connection are similarly replaced with two discrete diodes.

［実施の形態２］
《具体的な充放電制御装置の全体構成》
図６は、リチウム・イオン２次電池に内蔵される本発明の実施の形態２による具体的な充放電制御装置の全体構成を示すブロック図である。 [Embodiment 2]
<< Specific overall configuration of charge / discharge control apparatus >>
FIG. 6 is a block diagram showing the overall configuration of a specific charge / discharge control apparatus according to Embodiment 2 of the present invention built in a lithium ion secondary battery.

図６に示す充放電制御装置ＢＣは、リチウム・イオン２次電池パックＢＰに内蔵されている。電池パックＢＰは、４個の直列接続の電池セルＣ１、Ｃ２、Ｃ３、Ｃ４からなる電池Ｂａｔを含んでいる。電池セルＣ１、Ｃ２、Ｃ３、Ｃ４のそれぞれの電圧は略１．８〜６ボルトであるので、電池Ｂａｔは略７．２〜２４ボルトの電源電圧を携帯電子機器１０に供給可能とされている。電池パックＢＰには携帯電子機器１０が接続される。図６のＰＣ１０は、図示されていないが図１と同様に中央処理ユニット(ＣＰＵ)と充電ユニット(ＣＧＵ)とを含んでいる。充電ユニット(ＣＧＵ)には、ＡＣ電源線とＡＣ電源プラグとを介して商用ＡＣ電源電圧が供給される。   The charge / discharge control device BC shown in FIG. 6 is built in the lithium ion secondary battery pack BP. The battery pack BP includes a battery Bat composed of four battery cells C1, C2, C3, and C4 connected in series. Since each voltage of the battery cells C1, C2, C3, and C4 is approximately 1.8 to 6 volts, the battery Bat can supply a power supply voltage of approximately 7.2 to 24 volts to the portable electronic device 10. . The mobile electronic device 10 is connected to the battery pack BP. Although not shown, the PC 10 of FIG. 6 includes a central processing unit (CPU) and a charging unit (CGU) as in FIG. A commercial AC power supply voltage is supplied to the charging unit (CGU) via an AC power supply line and an AC power supply plug.

図６に示す充放電制御装置ＢＣは、例えばシステム・イン・パッケージ(ＳＩＰ：System In Package)中に内蔵されたマイクロコントローラユニット(ＭＣＵ：Micro Controller Unit)の半導体チップとアナログフロントエンド(ＡＦＥ：Analog Front End)の半導体チップとによって構成されている。
マイクロコントローラユニット(ＭＣＵ)の半導体チップは、中央処理ユニット(ＣＰＵ)１、電圧検出と電流検出とに共用の同一の検出回路としてのΔΣ変調器を使用するＡ／Ｄ変換器２、フラッシュ不揮発性メモリ４、インターフェースユニット５、過電流検出ユニット６を含んでいる。フラッシュ不揮発性メモリ４には、中央処理ユニット(ＣＰＵ)１の種々の動作プログラムが格納されることが可能である。また更に、このフラッシュ不揮発性メモリ４には、図２、図３、図４、図５で説明した電圧検出と電流検出に共用されるＡ／Ｄ変換器２としてＣＰＵ１が動作させる動作プログラムが格納されることことも可能である。 The charge / discharge control device BC shown in FIG. 6 includes a semiconductor chip and an analog front end (AFE: Analog) of a microcontroller unit (MCU) built in, for example, a system in package (SIP). Front End) semiconductor chip.
The semiconductor chip of the microcontroller unit (MCU) includes a central processing unit (CPU) 1, an A / D converter 2 that uses a ΔΣ modulator as a common detection circuit for voltage detection and current detection, and flash nonvolatile A memory 4, an interface unit 5, and an overcurrent detection unit 6 are included. Various operation programs of the central processing unit (CPU) 1 can be stored in the flash nonvolatile memory 4. Furthermore, the flash nonvolatile memory 4 stores an operation program that causes the CPU 1 to operate as the A / D converter 2 that is shared by the voltage detection and current detection described with reference to FIGS. 2, 3, 4, and 5. It is also possible to be done.

アナログフロントエンド(ＡＦＥ)の半導体チップは、コントローラ(Ｃｎｔ)３、電圧レギュレータ７、電圧検出ユニット８を含んでいる。   The semiconductor chip of the analog front end (AFE) includes a controller (Cnt) 3, a voltage regulator 7, and a voltage detection unit 8.

また、図６に示したリチウム・イオン２次電池パックＢＰは、直列接続の２個のＰチャンネルＭＯＳトランジスタＱ１、Ｑ２とバックツーバック接続の直列接続の２個のダイオードＤ１、Ｄ２と電流検出抵抗Ｒとを含んでいる。ダイオードＤ１のアノードとカソードとは実際にはＰチャンネルＭＯＳトランジスタＱ１のＰ型ソース領域とＮ型ウェル領域の寄生ＰＮ接合によって形成され、ダイオードＤ２のアノードとカソードとは実際にはＰチャンネルＭＯＳトランジスタＱ２のＰ型ソース領域とＮ型ウェル領域の寄生ＰＮ接合によって形成されている。   The lithium ion secondary battery pack BP shown in FIG. 6 includes two P-channel MOS transistors Q1 and Q2 connected in series and two diodes D1 and D2 connected in series in a back-to-back connection and a current detection resistor. R is included. The anode and cathode of the diode D1 are actually formed by a parasitic PN junction of the P-type source region and N-type well region of the P-channel MOS transistor Q1, and the anode and cathode of the diode D2 are actually P-channel MOS transistor Q2. The P-type source region and the N-type well region are formed by a parasitic PN junction.

ＰＣ１０の充電ユニットから電池パックＢＰの電池Ｂａｔを充電する際には、寄生ダイオードＤ２とオン状態のＰチャンネルＭＯＳトランジスタＱ１を介して充電電流ＩCが流れる。逆に、電池パックＢＰの電池ＢａｔからＰＣ１０の中央処理ユニット(ＣＰＵ)に放電による動作電源電圧が供給される際には、寄生ダイオードＤ１とオン状態のＰチャンネルＭＯＳトランジスタＱ２とを介して放電電流ＩDが流れる。 When charging the battery Bat of the battery pack BP from the charging unit of PC10 is the charging current I C flows through the P-channel MOS transistor Q1 of the parasitic diode D2 and the on state. On the contrary, when the operation power supply voltage is supplied from the battery Bat of the battery pack BP to the central processing unit (CPU) of the PC 10, the discharge current is passed through the parasitic diode D1 and the P-channel MOS transistor Q2 in the on state. ID flows.

また電池パックＢＰの端子Ｔ１はＰＣ１０の充電ユニットに接続され、電池パックＢＰの端子Ｔ２はＰＣ１０の中央処理ユニット(ＣＰＵ)に接続されている。電池パックＢＰのマイクロコントローラユニット(ＭＣＵ)の中央処理ユニット(ＣＰＵ)１は、インターフェースユニット５と端子Ｔ３とを介してＰＣ１０の中央処理ユニット(ＣＰＵ)に接続され、双方向でデータＤＡＴＡを通信する。また電池パックＢＰの端子Ｔ４は、双方向データＤＡＴＡのシリアル通信時に使用されるシリアル・クロックＳＣＬの双方向転送に利用されるものである。   The terminal T1 of the battery pack BP is connected to the charging unit of the PC 10, and the terminal T2 of the battery pack BP is connected to the central processing unit (CPU) of the PC 10. The central processing unit (CPU) 1 of the microcontroller unit (MCU) of the battery pack BP is connected to the central processing unit (CPU) of the PC 10 via the interface unit 5 and the terminal T3, and communicates data DATA bidirectionally. . The terminal T4 of the battery pack BP is used for bidirectional transfer of the serial clock SCL used during serial communication of bidirectional data DATA.

電池パックＢＰの電池Ｂａｔの各電池セルＣ１〜Ｃ４の各検出電圧はアナログフロントエンド(ＡＦＥ)の半導体チップの電圧検出ユニット８を介してマイクロコントローラユニット(ＭＣＵ)のＡ／Ｄ変換器２に供給される。一方、電流検出結果としての電流検出抵抗Ｒの両端間電圧降下も、マイクロコントローラユニット(ＭＣＵ)のＡ／Ｄ変換器２に供給される。例えば、電流検出抵抗Ｒは５ｍΩに設定されて、２０アンペアの消費電流が流れると、電流検出抵抗Ｒの両端間の電圧降下は１００ミリボルトと相当低いレベルとなる。   The detection voltages of the battery cells C1 to C4 of the battery Bat of the battery pack BP are supplied to the A / D converter 2 of the microcontroller unit (MCU) via the voltage detection unit 8 of the semiconductor chip of the analog front end (AFE). Is done. On the other hand, the voltage drop across the current detection resistor R as a current detection result is also supplied to the A / D converter 2 of the microcontroller unit (MCU). For example, when the current detection resistor R is set to 5 mΩ and a current consumption of 20 amperes flows, the voltage drop across the current detection resistor R becomes a considerably low level of 100 millivolts.

ＭＣＵのＡ／Ｄ変換器２に供給される電池パックＢＰの電池Ｂａｔの各電池セルＣ１〜Ｃ４の各検出電圧は、電池Ｂａｔの各電池セルＣ１、Ｃ２、Ｃ３、Ｃ４の過充電電圧検出と過放電電圧検出に利用されるものである。すなわちＭＣＵのＡ／Ｄ変換器２によって過充電状態が検出されると、ＭＣＵの中央処理ユニット(ＣＰＵ)１とＡＦＥのコントローラ(Ｃｎｔ)３との制御によって充電用ＰチャンネルＭＯＳトランジスタＱ１がオフとされて、充電電流ＩCが遮断される。また更に、ＭＣＵのＡ／Ｄ変換器２によって過放電状態が検出されると、ＭＣＵの中央処理ユニット(ＣＰＵ)１とＡＦＥのコントローラ(Ｃｎｔ)３との制御によって放電用ＰチャンネルＭＯＳトランジスタＱ２がオフとされて、放電電流ＩDが遮断される。 The detection voltages of the battery cells C1 to C4 of the battery Bat of the battery pack BP supplied to the A / D converter 2 of the MCU are the overcharge voltage detection of the battery cells C1, C2, C3, and C4 of the battery Bat. This is used for overdischarge voltage detection. That is, when an overcharge state is detected by the A / D converter 2 of the MCU, the charging P-channel MOS transistor Q1 is turned off under the control of the central processing unit (CPU) 1 of the MCU and the controller (Cnt) 3 of the AFE. Thus, the charging current I C is cut off. Further, when an overdischarge state is detected by the A / D converter 2 of the MCU, the discharge P-channel MOS transistor Q2 is controlled by the control of the central processing unit (CPU) 1 of the MCU and the controller (Cnt) 3 of the AFE. As a result, the discharge current ID is cut off.

またＭＣＵのＡ／Ｄ変換器２に供給される電流検出抵抗Ｒの両端間の電圧降下は、電池パックの充電電流の過電流検出と放電電流の過電流検出とに利用されるものである。すなわち、ＭＣＵのＡ／Ｄ変換器２と過電流検出ユニット６とによって充電電流の過電流状態が検出されると、ＭＣＵの中央処理ユニット(ＣＰＵ)１とＡＦＥのコントローラ(Ｃｎｔ)３との制御によって充電用ＰチャンネルＭＯＳトランジスタＱ１の充電電流ＩCが所定の過電流以下の電流に制限されることができる。また、ＭＣＵのＡ／Ｄ変換器２と過電流検出ユニット６とによって放電電流の過電流状態が検出されると、ＭＣＵの中央処理ユニット(ＣＰＵ)１とＭＣＵのコントローラ(Ｃｎｔ)３との制御によって放電用ＰチャンネルＭＯＳトランジスタＱ２の放電電流ＩDが所定の過電流以下の電流に制限されることができる。 The voltage drop across the current detection resistor R supplied to the A / D converter 2 of the MCU is used for overcurrent detection of the charging current and discharge current of the battery pack. That is, when an overcurrent state of the charging current is detected by the A / D converter 2 of the MCU and the overcurrent detection unit 6, the control between the central processing unit (CPU) 1 of the MCU and the controller (Cnt) 3 of the AFE Thus, the charging current I C of the charging P-channel MOS transistor Q1 can be limited to a current equal to or lower than a predetermined overcurrent. When an overcurrent state of the discharge current is detected by the A / D converter 2 of the MCU and the overcurrent detection unit 6, the control of the central processing unit (CPU) 1 of the MCU and the controller (Cnt) 3 of the MCU is controlled. As a result, the discharge current I D of the discharge P-channel MOS transistor Q2 can be limited to a current not more than a predetermined overcurrent.

また、電池パックＢＰのＣＰＵ１とＰＣ１０のＣＰＵとは、Ａ／Ｄ変換器２による電池Ｂａｔの電池セルＣ１、Ｃ２、Ｃ３、Ｃ４の各検出電圧の情報と電流検出抵抗Ｒの両端間電圧の検出電流の情報とを使用して、ＰＣ１０の充電ユニットの充電動作を制御することも可能である。   In addition, the CPU 1 of the battery pack BP and the CPU of the PC 10 are configured to detect information on the detection voltages of the battery cells C1, C2, C3, and C4 of the battery Bat and the voltage across the current detection resistor R by the A / D converter 2. It is also possible to control the charging operation of the charging unit of the PC 10 using the current information.

更にまた、図６に示した本発明の実施の形態２によるＳＩＰで構成された充放電制御装置ＢＣによれば、ＭＣＵのＡ／Ｄ変換器２を使用することによって電圧検出と電流検出とのための回路規模を低減することが可能となる。その際の電圧検出と電流検出用の同一の検出回路として、ΔΣ変調器を利用するＡ／Ｄ変換器を使用することによって、回路規模の小さな同一の検出回路とすることが可能となる。   Furthermore, according to the charge / discharge control device BC configured by SIP according to the second embodiment of the present invention shown in FIG. 6, by using the A / D converter 2 of the MCU, voltage detection and current detection can be performed. Therefore, the circuit scale can be reduced. By using an A / D converter that uses a ΔΣ modulator as the same detection circuit for voltage detection and current detection at that time, the same detection circuit with a small circuit scale can be obtained.

更にまた、図６に示した本発明の実施の形態２によるＳＩＰで構成された充放電制御装置ＢＣのマイクロコントローラユニット(ＭＣＵ)に内蔵されるＡ／Ｄ変換器２も、図２、図３、図４、図５で説明した本発明の実施の形態１によるＡ／Ｄ変換器２と全く同様に構成して動作させることができる。   Furthermore, the A / D converter 2 built in the microcontroller unit (MCU) of the charge / discharge control device BC configured by SIP according to the second embodiment of the present invention shown in FIG. 6 is also shown in FIGS. 4 and FIG. 5 can be configured and operated in exactly the same manner as the A / D converter 2 according to the first embodiment of the present invention.

また、本発明は、リチウム・イオン２次電池等の電池に内蔵される充放電制御装置に広く採用することが可能である。   Further, the present invention can be widely applied to a charge / discharge control device built in a battery such as a lithium ion secondary battery.

ＢＰ…電池パック
ＢＣ…充放電制御装置ＢＣ
Ｂａｔ…電池
Ｃ１、Ｃ２、Ｃ３、Ｃ４…電池セル
１０…携帯電子機器
１１…中央処理ユニット(ＣＰＵ)
１２…充電ユニット(ＣＧＵ)
１…中央処理ユニット(ＣＰＵ)
２…ΔΣ変調器を使用するＡ／Ｄ変換器
３…コントローラ(Ｃｎｔ)
Ｑ１、Ｑ２…ＰチャンネルＭＯＳトランジスタ
Ｄ１、Ｄ２…ダイオード
Ｒ…電流検出抵抗
２０…制御回路
２１…入力切り換え回路
２２…ΔΣ変調器
２３…出力切り換え回路
２４、２５…ディジタルフィルタ等のデジメーション回路
２２１…差分器
２２２…累積加算器
２２３…量子化器としての比較器
２２４…Ｄ／Ａ変換器
Ｃ０〜Ｃ５…キャパシタ
ＯＰＡ…演算増幅器 BP ... Battery pack BC ... Charge / discharge control device BC
Bat ... Battery C1, C2, C3, C4 ... Battery cell 10 ... Portable electronic device 11 ... Central processing unit (CPU)
12 ... Charging unit (CGU)
1. Central processing unit (CPU)
2 ... A / D converter using ΔΣ modulator 3 ... Controller (Cnt)
Q1, Q2 ... P channel MOS transistors D1, D2 ... Diode R ... Current detection resistor 20 ... Control circuit 21 ... Input switching circuit 22 ... ΔΣ modulator 23 ... Output switching circuit 24, 25 ... Digimation circuit 221 ... Difference unit 222 ... Cumulative adder 223 ... Comparator as a quantizer 224 ... D / A converter C0 to C5 ... Capacitor OPA ... Operational amplifier

Claims (12)

電池に内蔵される充放電制御装置であって、
前記電池に内蔵される電池セルの電圧検出と電流検出とに同一の検出回路を共用するものであり、
前記同一の検出回路に、ΔΣ変調器を利用するＡ／Ｄ変換器を使用することを特徴とする充放電制御装置。 A charge / discharge control device built in the battery,
The same detection circuit is shared for voltage detection and current detection of battery cells built in the battery,
An A / D converter that uses a ΔΣ modulator is used for the same detection circuit. 前記電流検出は、前記電池セルの電流経路に直列接続された電流検出抵抗の両端間の電圧降下を利用するものであり、
前記電流検出抵抗の前記両端間の前記電圧降下の電圧は、前記電圧検出によって検出される前記電池セルの電圧よりも低いものであり、
前記Ａ／Ｄ変換器の前記ΔΣ変調器が前記電流検出に際して前記電流検出抵抗の前記両端間の前記電圧降下の前記電圧をサンプリングする際の電流サンプリングキャパシタの値は、前記Ａ／Ｄ変換器の前記ΔΣ変調器が前記電圧検出に際して前記電池セルの前記電圧をサンプリングする際の電圧サンプリングキャパシタの値よりも大きくされることを特徴とする請求項１に記載の充放電制御装置。 The current detection uses a voltage drop across a current detection resistor connected in series to the current path of the battery cell,
The voltage of the voltage drop across the current detection resistor is lower than the voltage of the battery cell detected by the voltage detection;
The value of the current sampling capacitor when the ΔΣ modulator of the A / D converter samples the voltage of the voltage drop across the current detection resistor when the current is detected is the value of the A / D converter. The charge / discharge control apparatus according to claim 1, wherein the ΔΣ modulator is made larger than a value of a voltage sampling capacitor when the voltage of the battery cell is sampled when the voltage is detected. 前記電圧検出は、前記電池に内蔵される複数の電池セルの複数の電圧を検出するものであり、
前記ΔΣ変調器を利用する前記Ａ／Ｄ変換器による前記電流検出のディジタル変換出力信号のビット数は、前記ΔΣ変調器を利用する前記Ａ／Ｄ変換器による前記複数の電池セルの前記複数の電圧の前記電圧検出のディジタル変換出力信号のビット数よりも大きく設定されたものであり、
前記ΔΣ変調器の前記電流検出でのサンプリング周波数は、前記ΔΣ変調器の前記複数の電池セルの前記複数の電圧の前記電圧検出でのサンプリング周波数よりも低く設定されることが可能とされており、
前記ΔΣ変調器の前記電流検出のサンプリングによる電流検出期間は、前記ΔΣ変調器の前記複数の電池セルの前記複数の電圧の前記電圧検出のサンプリングによる電圧検出期間よりも長く設定されることが可能とされていることを特徴とする請求項２に記載の充放電制御装置。 The voltage detection is to detect a plurality of voltages of a plurality of battery cells built in the battery,
The number of bits of the current detection digital conversion output signal by the A / D converter using the ΔΣ modulator is the plurality of battery cells of the plurality of battery cells by the A / D converter using the ΔΣ modulator. The voltage is set to be larger than the number of bits of the digital detection output signal of the voltage detection,
The sampling frequency at the current detection of the ΔΣ modulator can be set lower than the sampling frequency at the voltage detection of the plurality of voltages of the plurality of battery cells of the ΔΣ modulator. ,
The current detection period by the current detection sampling of the ΔΣ modulator may be set longer than the voltage detection period by the voltage detection sampling of the plurality of voltages of the plurality of battery cells of the ΔΣ modulator. The charge / discharge control apparatus according to claim 2, wherein 前記電池セルの電流経路に直列接続された少なくとも２個のトランジスタを更に含み、
前記ΔΣ変調器を利用する前記Ａ／Ｄ変換器による前記電池セルの前記電圧検出と前記電流検出とのいずれかの検出結果に応答して前記２個のトランジスタのいずれか一方のトランジスタがオフに制御されることを特徴とする請求項３に記載の充放電制御装置。 And further comprising at least two transistors connected in series to the current path of the battery cell,
One of the two transistors is turned off in response to a detection result of the voltage detection or the current detection of the battery cell by the A / D converter using the ΔΣ modulator. The charge / discharge control apparatus according to claim 3, wherein the charge / discharge control apparatus is controlled. 前記２個のトランジスタのそれぞれはＰチャンネルＭＯＳトランジスタであることを特徴とする請求項４に記載の充放電制御装置。   5. The charge / discharge control apparatus according to claim 4, wherein each of the two transistors is a P-channel MOS transistor. 前記電池セルはリチウム・イオン電池であることを特徴とする請求項５に記載の充放電制御装置。   The charge / discharge control apparatus according to claim 5, wherein the battery cell is a lithium ion battery. 電池に内蔵される充放電制御装置に使用される半導体集積回路であって、
前記電池に内蔵される電池セルの電圧検出と電流検出とに同一の検出回路を共用するものであり、
前記同一の検出回路に、ΔΣ変調器を利用するＡ／Ｄ変換器を使用することを特徴とする半導体集積回路。 A semiconductor integrated circuit used in a charge / discharge control device built in a battery,
The same detection circuit is shared for voltage detection and current detection of battery cells built in the battery,
A semiconductor integrated circuit, wherein an A / D converter using a ΔΣ modulator is used for the same detection circuit. 前記電流検出は、前記電池セルの電流経路に直列接続された電流検出抵抗の両端間の電圧降下を利用するものであり、
前記電流検出抵抗の前記両端間の前記電圧降下の電圧は、前記電圧検出によって検出される前記電池セルの電圧よりも低いものであり、
前記Ａ／Ｄ変換器の前記ΔΣ変調器が前記電流検出に際して前記電流検出抵抗の前記両端間の前記電圧降下の前記電圧をサンプリングする際の電流サンプリングキャパシタの値は、前記Ａ／Ｄ変換器の前記ΔΣ変調器が前記電圧検出に際して前記電池セルの前記電圧をサンプリングする際の電圧サンプリングキャパシタの値よりも大きくされることを特徴とする請求項７に記載の半導体集積回路。 The current detection uses a voltage drop across a current detection resistor connected in series to the current path of the battery cell,
The voltage of the voltage drop across the current detection resistor is lower than the voltage of the battery cell detected by the voltage detection;
The value of the current sampling capacitor when the ΔΣ modulator of the A / D converter samples the voltage of the voltage drop across the current detection resistor when the current is detected is the value of the A / D converter. The semiconductor integrated circuit according to claim 7, wherein the ΔΣ modulator is set larger than a value of a voltage sampling capacitor when the voltage of the battery cell is sampled when the voltage is detected. 前記電圧検出は、前記電池に内蔵される複数の電池セルの複数の電圧を検出するものであり、
前記ΔΣ変調器を利用する前記Ａ／Ｄ変換器による前記電流検出のディジタル変換出力信号のビット数は、前記ΔΣ変調器を利用する前記Ａ／Ｄ変換器による前記複数の電池セルの前記複数の電圧の前記電圧検出のディジタル変換出力信号のビット数よりも大きく設定されたものであり、
前記ΔΣ変調器の前記電流検出でのサンプリング周波数は、前記ΔΣ変調器の前記複数の電池セルの前記複数の電圧の前記電圧検出でのサンプリング周波数よりも低く設定されることが可能とされており、
前記ΔΣ変調器の前記電流検出のサンプリングによる電流検出期間は、前記ΔΣ変調器の前記複数の電池セルの前記複数の電圧の前記電圧検出のサンプリングによる電圧検出期間よりも長く設定されることが可能とされていることを特徴とする請求項８に記載の半導体集積回路。 The voltage detection is to detect a plurality of voltages of a plurality of battery cells built in the battery,
The number of bits of the current detection digital conversion output signal by the A / D converter using the ΔΣ modulator is the plurality of battery cells of the plurality of battery cells by the A / D converter using the ΔΣ modulator. The voltage is set to be larger than the number of bits of the digital detection output signal of the voltage detection,
The sampling frequency at the current detection of the ΔΣ modulator can be set lower than the sampling frequency at the voltage detection of the plurality of voltages of the plurality of battery cells of the ΔΣ modulator. ,
The current detection period by the current detection sampling of the ΔΣ modulator may be set longer than the voltage detection period by the voltage detection sampling of the plurality of voltages of the plurality of battery cells of the ΔΣ modulator. The semiconductor integrated circuit according to claim 8, wherein: 前記電池セルの電流経路に直列接続された少なくとも２個のトランジスタを更に含み、
前記ΔΣ変調器を利用する前記Ａ／Ｄ変換器による前記電池セルの前記電圧検出と前記電流検出とのいずれかの検出結果に応答して前記２個のトランジスタのいずれか一方のトランジスタがオフに制御されることを特徴とする請求項９に記載の半導体集積回路。 And further comprising at least two transistors connected in series to the current path of the battery cell,
One of the two transistors is turned off in response to a detection result of the voltage detection or the current detection of the battery cell by the A / D converter using the ΔΣ modulator. The semiconductor integrated circuit according to claim 9, wherein the semiconductor integrated circuit is controlled. 前記２個のトランジスタのそれぞれはＰチャンネルＭＯＳトランジスタであることを特徴とする請求項１０に記載の半導体集積回路。   11. The semiconductor integrated circuit according to claim 10, wherein each of the two transistors is a P-channel MOS transistor. 前記電池セルはリチウム・イオン電池であることを特徴とする請求項１１に記載の半導体集積回路。   The semiconductor integrated circuit according to claim 11, wherein the battery cell is a lithium ion battery.
JP2009056382A 2009-03-10 2009-03-10 Charge / discharge control device built in battery and semiconductor integrated circuit used therefor Expired - Fee Related JP5593036B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009056382A JP5593036B2 (en) 2009-03-10 2009-03-10 Charge / discharge control device built in battery and semiconductor integrated circuit used therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009056382A JP5593036B2 (en) 2009-03-10 2009-03-10 Charge / discharge control device built in battery and semiconductor integrated circuit used therefor

Publications (3)

Publication Number Publication Date
JP2010213445A true JP2010213445A (en) 2010-09-24
JP2010213445A5 JP2010213445A5 (en) 2012-03-29
JP5593036B2 JP5593036B2 (en) 2014-09-17

Family

ID=42973016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009056382A Expired - Fee Related JP5593036B2 (en) 2009-03-10 2009-03-10 Charge / discharge control device built in battery and semiconductor integrated circuit used therefor

Country Status (1)

Country Link
JP (1) JP5593036B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103516005A (en) * 2012-06-15 2014-01-15 美国博通公司 Charger external power device gain sampling
CN104009514A (en) * 2013-02-27 2014-08-27 蔡富生 Control circuit and method of battery branch in battery system
CN104267352A (en) * 2014-09-28 2015-01-07 苏州克兰兹电子科技有限公司 Multifunctional electric vehicle battery management system
CN104345281A (en) * 2014-10-11 2015-02-11 苏州克兰兹电子科技有限公司 Battery management system of electric automobile
US9887608B2 (en) 2013-01-24 2018-02-06 Asmo Co., Ltd. Rotor, stator and motor
CN107765149A (en) * 2017-10-13 2018-03-06 上海钛昕电气科技有限公司 The insulation detection device of integrated multifunction
WO2018218972A1 (en) * 2017-06-01 2018-12-06 深圳源创智能照明有限公司 Solar power supply system and charging and discharging detection and regulating circuit thereof
CN109444529A (en) * 2018-12-07 2019-03-08 上海辛格林纳新时达电机有限公司 A kind of current sample method and servo-driver based on Σ Δ type ADC
JP2020506650A (en) * 2017-02-08 2020-02-27 ライテック・ラボラトリーズ・エルエルシー Monitoring system for series-connected battery cells
CN110927582A (en) * 2019-11-13 2020-03-27 上海理工大学 Lithium battery SOC estimation method based on multiple sigma points
US11209488B2 (en) 2017-12-22 2021-12-28 Litech Laboratories, Inc. Energy delivery system
US11990591B2 (en) 2017-02-08 2024-05-21 Litech Laboratories, Inc. Method for monitoring series-connected battery cells

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106124994A (en) * 2016-06-12 2016-11-16 北京长城华冠汽车科技股份有限公司 The battery parameter detection device of a kind of electric automobile and electric automobile
JP6922533B2 (en) * 2017-08-04 2021-08-18 株式会社デンソー Voltage detector

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007240524A (en) * 2006-02-13 2007-09-20 Mitsumi Electric Co Ltd Remaining battery charge detection circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007240524A (en) * 2006-02-13 2007-09-20 Mitsumi Electric Co Ltd Remaining battery charge detection circuit

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103516005A (en) * 2012-06-15 2014-01-15 美国博通公司 Charger external power device gain sampling
CN103516005B (en) * 2012-06-15 2015-09-23 美国博通公司 Charger external power device gain is sampled
US9887608B2 (en) 2013-01-24 2018-02-06 Asmo Co., Ltd. Rotor, stator and motor
CN104009514A (en) * 2013-02-27 2014-08-27 蔡富生 Control circuit and method of battery branch in battery system
JP2014166141A (en) * 2013-02-27 2014-09-08 Fu-Sheng Tsai Control circuit and control method for battery branch of battery system
TWI511416B (en) * 2013-02-27 2015-12-01 蔡富生 Control circuit and method of battery branch in battery system
CN104009514B (en) * 2013-02-27 2016-08-17 蔡富生 The control circuit of battery branch and control method for a battery system
CN104267352A (en) * 2014-09-28 2015-01-07 苏州克兰兹电子科技有限公司 Multifunctional electric vehicle battery management system
CN104345281A (en) * 2014-10-11 2015-02-11 苏州克兰兹电子科技有限公司 Battery management system of electric automobile
US11121415B2 (en) 2017-02-08 2021-09-14 Litech Laboratories, Inc. Monitoring system for series-connected battery cells
JP2020506650A (en) * 2017-02-08 2020-02-27 ライテック・ラボラトリーズ・エルエルシー Monitoring system for series-connected battery cells
JP2022089830A (en) * 2017-02-08 2022-06-16 ライテック・ラボラトリーズ・エルエルシー Monitoring system for series-connected battery cells
JP7094289B2 (en) 2017-02-08 2022-07-01 ライテック・ラボラトリーズ・エルエルシー Monitoring system for series-connected battery cells
JP7471337B2 (en) 2017-02-08 2024-04-19 ライテック・ラボラトリーズ・エルエルシー Monitoring system for series-connected battery cells
US11990591B2 (en) 2017-02-08 2024-05-21 Litech Laboratories, Inc. Method for monitoring series-connected battery cells
WO2018218972A1 (en) * 2017-06-01 2018-12-06 深圳源创智能照明有限公司 Solar power supply system and charging and discharging detection and regulating circuit thereof
CN107765149A (en) * 2017-10-13 2018-03-06 上海钛昕电气科技有限公司 The insulation detection device of integrated multifunction
US11209488B2 (en) 2017-12-22 2021-12-28 Litech Laboratories, Inc. Energy delivery system
CN109444529A (en) * 2018-12-07 2019-03-08 上海辛格林纳新时达电机有限公司 A kind of current sample method and servo-driver based on Σ Δ type ADC
CN109444529B (en) * 2018-12-07 2021-06-01 上海辛格林纳新时达电机有限公司 Current sampling method and servo driver based on sigma delta type ADC
CN110927582A (en) * 2019-11-13 2020-03-27 上海理工大学 Lithium battery SOC estimation method based on multiple sigma points

Also Published As

Publication number Publication date
JP5593036B2 (en) 2014-09-17

Similar Documents

Publication Publication Date Title
JP5593036B2 (en) Charge / discharge control device built in battery and semiconductor integrated circuit used therefor
JP4450817B2 (en) Voltage conversion circuit and battery device
KR101040494B1 (en) Apparatus and Method for measuring cell voltage of battery pack
US7471016B2 (en) Low pass filter
US6774831B2 (en) Analog switch circuit
US7705563B2 (en) Charging control semiconductor integrated circuit and secondary battery charging apparatus using the same
US20160094065A1 (en) Battery protection circuit and device, battery pack, and battery protection method
US20040101744A1 (en) Multi-series connection type battery cell pack
US20100194345A1 (en) Multi-cell battery pack protection circuit
CN107315107B (en) Semiconductor device, battery monitoring system and detection method
US20070001893A1 (en) Integrator and cyclic ad converter using the same
EP2355303A2 (en) Battery pack
TW200410432A (en) Charging-type electric potential balancing device
WO1998034316A1 (en) Power supply monitoring integrated circuit device and battery pack
JP4340514B2 (en) Battery voltage measuring device and battery pack
US8378868B2 (en) Systems and methods for analog to digital converter charge storage device measurement
KR20130023003A (en) Battery charge circuit
Farah et al. A new Li-ion battery charger with charge mode selection based on 0.18 um CMOS for phone applications
JP5187040B2 (en) Rechargeable battery charger
JP2006246652A (en) Detection circuit of remained capacity of battery, battery unit, and supply voltage supervisory circuit
Chen et al. A Battery Interconnect Module with high voltage transceiver using 0.25 µm 60V BCD process for Battery Management Systems
CN102116800A (en) Multi-resistance measuring method for satisfying wireless signal output and measuring device
CN219085102U (en) Detection gating module, battery management system and battery management chip
JP5329840B2 (en) Overvoltage protection circuit and power management circuit and electronic equipment using the same
KR101525941B1 (en) Battery charge circuit

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140804

R150 Certificate of patent or registration of utility model

Ref document number: 5593036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees