JP2010199498A - Switching element, switching element manufacturing method, electronic device, logic integrated circuit, and memory element - Google Patents
Switching element, switching element manufacturing method, electronic device, logic integrated circuit, and memory element Download PDFInfo
- Publication number
- JP2010199498A JP2010199498A JP2009045644A JP2009045644A JP2010199498A JP 2010199498 A JP2010199498 A JP 2010199498A JP 2009045644 A JP2009045644 A JP 2009045644A JP 2009045644 A JP2009045644 A JP 2009045644A JP 2010199498 A JP2010199498 A JP 2010199498A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- oxide
- conductive layer
- switching element
- ion conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 150000002500 ions Chemical class 0.000 claims abstract description 51
- 229910021645 metal ion Inorganic materials 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000013078 crystal Substances 0.000 claims abstract description 29
- 238000002425 crystallisation Methods 0.000 claims abstract description 16
- 230000008025 crystallization Effects 0.000 claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 239000013081 microcrystal Substances 0.000 claims description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 9
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 5
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims description 3
- 239000005751 Copper oxide Substances 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910000431 copper oxide Inorganic materials 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 229910000476 molybdenum oxide Inorganic materials 0.000 claims description 3
- 229910000480 nickel oxide Inorganic materials 0.000 claims description 3
- 229910000484 niobium oxide Inorganic materials 0.000 claims description 3
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 claims description 3
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 claims description 3
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 claims description 3
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 3
- 229910001930 tungsten oxide Inorganic materials 0.000 claims description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 3
- AHKZTVQIVOEVFO-UHFFFAOYSA-N oxide(2-) Chemical compound [O-2] AHKZTVQIVOEVFO-UHFFFAOYSA-N 0.000 abstract description 63
- 230000008569 process Effects 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 239000010416 ion conductor Substances 0.000 abstract description 5
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 14
- 238000000137 annealing Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000001465 metallisation Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 238000001771 vacuum deposition Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 230000008034 disappearance Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000008033 biological extinction Effects 0.000 description 2
- 238000004132 cross linking Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
本発明は、金属の析出を利用したスイッチング素子、スイッチング素子の製造方法、電子デバイス、論理集積回路及びメモリ素子に関する。 The present invention relates to a switching element using metal deposition, a method for manufacturing the switching element, an electronic device, a logic integrated circuit, and a memory element.
プログラマブルロジックの機能を多様化し、電子機器などへの実装を推進するためには、ロジックセル間を相互に結線するスイッチのサイズを小さくし、そのオン抵抗を小さくすることが必要となる。金属の析出を利用したスイッチはサイズが小さく、オン抵抗が比較的小さいため、プログラマブルロジックに適用するスイッチとして注目されている。 In order to diversify the functions of the programmable logic and to promote the mounting to electronic devices, it is necessary to reduce the size of the switch for connecting the logic cells to each other and to reduce the on-resistance. A switch using metal deposition is attracting attention as a switch applied to programmable logic because of its small size and relatively low on-resistance.
上記金属の析出を利用したスイッチング素子として、2端子スイッチの技術が開示されている(例えば、特許文献1)。図10は、上記特許文献1の2端子スイッチの構造を示す。図示するように、上記特許文献1記載の2端子スイッチは、金属イオンを供給する第1電極11とイオンを供給しない第2電極12とでイオン伝導層14を挟んだ構造をしている。両電極間は、イオン伝導層14中での金属架橋の形成・消滅によってスイッチングする。2端子スイッチは、構造が単純であるため、作製プロセスが簡便であり、素子サイズをナノメートルオーダーまで小さく加工可能である。 As a switching element utilizing the metal deposition, a technique of a two-terminal switch is disclosed (for example, Patent Document 1). FIG. 10 shows the structure of the two-terminal switch of Patent Document 1. As illustrated, the two-terminal switch described in Patent Document 1 has a structure in which an ion conductive layer 14 is sandwiched between a first electrode 11 that supplies metal ions and a second electrode 12 that does not supply ions. Switching between the two electrodes is performed by formation / disappearance of a metal bridge in the ion conductive layer 14. Since the two-terminal switch has a simple structure, the manufacturing process is simple, and the element size can be reduced to the nanometer order.
しかし、上記したような2端子素子では、オンする際のオン抵抗を低減するようにスイッチングした場合、オフに遷移する際の電流であるオフ電流が数mA以上と大きくなってしまうという問題があった。オフ電流が大きくなると、プログラマブルロジックに応用した際に、周辺の回路サイズが大きくなってしまうため、金属の析出を利用したスイッチング素子の利点である小型性を生かせない。 However, with the two-terminal element as described above, there is a problem that when switching is performed so as to reduce the on-resistance when turning on, the off-current, which is the current when transitioning to off, increases to several mA or more. It was. When the off-state current increases, the peripheral circuit size increases when applied to programmable logic. Therefore, the small size that is an advantage of the switching element using metal deposition cannot be utilized.
上記問題を解決するために、金属の析出を利用した3端子スイッチの技術が開示されている(例えば、特許文献2)。図11は、上記特許文献2記載の3端子スイッチ素子の構造を示す。上記特許文献2記載の3端子スイッチは、上記特許文献1に記載された第1電極11及び第2電極12に加え、金属架橋の形成・消滅をコントロールする第3電極13を設けているので、オフ電流の信号線への影響を低減することができる。また、上記特許文献2記載の3端子スイッチは、金属架橋の太さが制御可能であるので、エレクトロマイグレーション耐性にも優れている。 In order to solve the above problem, a technique of a three-terminal switch using metal deposition has been disclosed (for example, Patent Document 2). FIG. 11 shows the structure of the three-terminal switch element described in Patent Document 2. Since the three-terminal switch described in Patent Document 2 includes the first electrode 11 and the second electrode 12 described in Patent Document 1, the third electrode 13 that controls the formation and disappearance of metal bridges is provided. The influence of the off-current on the signal line can be reduced. Moreover, since the thickness of the metal bridge | crosslinking is controllable, the 3 terminal switch of the said patent document 2 is excellent also in electromigration tolerance.
しかしながら、金属の析出を利用したスイッチをプログラマブルロジックの配線切り替えスイッチとして搭載するためには、ロジック動作電圧(例えば、1V)以上のスイッチング電圧と半導体集積回路の製造工程に耐える熱耐性が必要となる。スイッチング電圧はイオン伝導体中の金属イオンの拡散速度に大きく依存するため、イオン伝導体材料の選択及び最適化が重要である。上記問題を解決するために、イオン伝導層に金属イオンの拡散の遅い酸化物を用いることで、スイッチング電圧を高め、高い熱耐性を得る技術が開示されている(例えば、特許文献3)。 However, in order to mount a switch using metal deposition as a wiring switch for programmable logic, a switching voltage higher than a logic operating voltage (for example, 1 V) and heat resistance that can withstand the manufacturing process of a semiconductor integrated circuit are required. . Since the switching voltage greatly depends on the diffusion rate of metal ions in the ionic conductor, selection and optimization of the ionic conductor material is important. In order to solve the above problem, a technique is disclosed in which an oxide having a slow diffusion of metal ions is used for an ion conductive layer to increase a switching voltage and obtain high heat resistance (for example, Patent Document 3).
しかし、イオン伝導層に酸化物を適用する上記特許文献3の技術では、金属イオンの拡散が抑制されるため、第3電極による第1電極及び第2電極間の金属架橋の生成・消滅が困難となり、3端子動作が困難となってしまうという課題があった。
However, in the technique of
また、上記特許文献3のスイッチのようにイオン伝導層に酸化物を用いた3端子スイッチにおいて、第1電極及び第2電極間の金属架橋を操作するためには、第3電極に大きな電圧を印加する必要がある。しかし、第3電極に大きな電圧を印加すると、第1電極及び第2電極間の金属架橋を生成もしくは消滅させる前に、第3電極及び第1電極間もしくは第3電極及び第2電極間において、金属の析出もしくは絶縁破壊によって短絡が発生してしまうという課題があった。
In addition, in a three-terminal switch using an oxide in the ion conductive layer like the switch of
本発明はこのような実情を鑑みてなされたものであり、上述した課題を解決し、半導体プロセス親和性に優れる酸化物イオン伝導体を適用し、且つ低電圧で駆動できるスイッチング素子、スイッチング素子の製造方法、該スッチング素子を適用した電子デバイス、論理集積回路及びメモリ素子を提供することを目的とする。 The present invention has been made in view of such a situation. The present invention solves the above-described problems, applies an oxide ion conductor excellent in semiconductor process affinity, and can be driven at a low voltage. An object of the present invention is to provide a manufacturing method, an electronic device to which the switching element is applied, a logic integrated circuit, and a memory element.
本発明のスイッチング素子は、第1の電極と、第2の電極と、第3の電極と、酸化物を含有するイオン伝導層と、を有し、第1の電極は、イオン伝導層に電子を供給し、第1の電極及び第3の電極の少なくとも1以上の電極は、イオン伝導層に金属イオンを供給し、金属イオンは、電子を受け取ってイオン伝導層中で金属を形成し、金属は、第1の電極と第2の電極間を接続し、第3の電極は、第1の電極及び第2の電極間を接続する金属の形成及び消去を制御し、イオン伝導層は、第1の電極と第2の電極と第3の電極とに接して設けられ、酸化物の結晶化温度で結晶化した酸化物の結晶である酸化物結晶よりも小さい酸化物の結晶である微結晶を含有し、微結晶は、結晶粒界を形成することを特徴とすることができる。 The switching element of the present invention has a first electrode, a second electrode, a third electrode, and an ion conductive layer containing an oxide, and the first electrode has electrons in the ion conductive layer. At least one of the first electrode and the third electrode supplies a metal ion to the ion conductive layer, and the metal ion receives an electron to form a metal in the ion conductive layer. Connects between the first electrode and the second electrode, the third electrode controls formation and erasure of the metal connecting between the first electrode and the second electrode, and the ion conductive layer A microcrystal that is provided in contact with the first electrode, the second electrode, and the third electrode and that is smaller than an oxide crystal that is an oxide crystal that is crystallized at the crystallization temperature of the oxide The microcrystals can be characterized by forming grain boundaries.
本発明のスイッチング素子は、微結晶は、酸化物の結晶化温度よりも低い温度でイオン伝導層を加熱することにより形成されることを特徴とすることができる。 The switching element of the present invention can be characterized in that the microcrystal is formed by heating the ion conductive layer at a temperature lower than the crystallization temperature of the oxide.
本発明のスイッチング素子の製造方法は、第2の電極を形成する第2電極形成ステップと、酸化物を含有するイオン伝導層を第2の電極に接するように形成するイオン伝導層形成ステップと、イオン伝導層を、イオン伝導層が含有する酸化物の結晶化温度より低い温度で加熱する加熱ステップと、イオン伝導層表面の一部であって、第2の電極との接面と対向する面に、イオン伝導層に電子を供給する第1の電極を形成する第1電極形成ステップと、イオン伝導層表面の一部であって、第2の電極との接面と対向する面に第3の電極を形成する第3電極形成ステップと、を有し、第1電極形成ステップ及び第3電極形成ステップで形成された第1の電極及び第3の電極の少なくとも1以上の電極は、イオン伝導層に金属イオンを供給し、該金属イオンが電子を受け取ってイオン伝導層中に金属を形成することを特徴とすることができる。 The switching element manufacturing method of the present invention includes a second electrode forming step for forming a second electrode, an ion conductive layer forming step for forming an ion conductive layer containing an oxide so as to be in contact with the second electrode, A heating step for heating the ion conductive layer at a temperature lower than the crystallization temperature of the oxide contained in the ion conductive layer, and a part of the surface of the ion conductive layer that faces the contact surface with the second electrode A first electrode forming step for forming a first electrode for supplying electrons to the ion conductive layer; and a third electrode on a surface that is a part of the surface of the ion conductive layer and faces the contact surface with the second electrode. A third electrode forming step for forming the first electrode, and at least one of the first electrode and the third electrode formed in the first electrode forming step and the third electrode forming step is ion-conductive. Supplying metal ions to the layer, Ions receive electrons can and forming a metal on the ion-conducting layer.
本発明のスイッチング素子の製造方法は、加熱ステップは、酸化物の結晶化温度で結晶化する酸化物の結晶である酸化物結晶よりも小さい酸化物の結晶である微結晶をイオン伝導層に形成し、微結晶により形成される結晶粒界をイオン伝導層に含有させることを特徴とすることができる。 In the method for manufacturing a switching element of the present invention, the heating step forms in the ion conductive layer a microcrystal that is an oxide crystal smaller than an oxide crystal that is an oxide crystal that crystallizes at the crystallization temperature of the oxide. In addition, a crystal grain boundary formed by microcrystals can be included in the ion conductive layer.
本発明の電子デバイスは、上記スイッチング素子を有することを特徴とすることができる。 The electronic device of the present invention may be characterized by having the above switching element.
本発明の論理集積回路は、上記スイッチング素子を有することを特徴とすることができる。 The logic integrated circuit according to the present invention can include the switching element.
本発明のメモリ素子は、上記スイッチング素子と、スイッチング素子がオン状態及びオフ状態の何れの状態であるかを読み出すトランジスタ素子と、を有することを特徴とすることができる。 A memory element of the present invention can include the switching element and a transistor element that reads out whether the switching element is in an on state or an off state.
本発明によれば、酸化物を適用したスイッチング素子の動作時において、短絡の発生を抑制し、第1電極及び第2電極間の金属架橋の生成・消滅を容易に操作することが可能となる。 According to the present invention, during the operation of a switching element to which an oxide is applied, it is possible to suppress the occurrence of a short circuit and easily manipulate the generation / extinction of a metal bridge between the first electrode and the second electrode. .
以下に本発明の実施形態の例について、図面を用いて詳細に説明する。 Hereinafter, examples of embodiments of the present invention will be described in detail with reference to the drawings.
(実施形態1)
図1は、本実施形態に係るスイッチング素子の概略構成例を示す。以下に、本実施形態に係る3端子スイッチング素子の構成について説明する。尚、本実施形態では、3端子スイッチング素子について例を挙げて説明するが、これに限定されるものではない。
(Embodiment 1)
FIG. 1 shows a schematic configuration example of a switching element according to the present embodiment. The configuration of the three-terminal switching element according to this embodiment will be described below. In the present embodiment, the three-terminal switching element will be described by way of example, but the present invention is not limited to this.
図1に示すように、本実施形態に係る3端子スイッチング素子は、第1電極11と、第2電極12と、第3電極13と、微結晶酸化物イオン伝導層15と、を備えている。本実施形態に係る3端子スイッチング素子は、第2電極12の上層に微結晶酸化物イオン伝導層15を設け、微結晶酸化物イオン伝導層15の表面であって第2電極12が形成された面と対向する面に、微結晶酸化物イオン伝導層15を介して第1電極11及び第3電極13を設けている。尚、本実施形態では「上」や「下」と表現することがあるが、これは相対的な位置関係を便宜的に表現したものに過ぎず、例えば、上下を入れ替えたり上下を左右に置き換えたりしてもよい。 As shown in FIG. 1, the three-terminal switching element according to this embodiment includes a first electrode 11, a second electrode 12, a third electrode 13, and a microcrystalline oxide ion conductive layer 15. . In the three-terminal switching element according to this embodiment, the microcrystalline oxide ion conductive layer 15 is provided on the second electrode 12, and the second electrode 12 is formed on the surface of the microcrystalline oxide ion conductive layer 15. The first electrode 11 and the third electrode 13 are provided on the surface facing the surface with the microcrystalline oxide ion conductive layer 15 interposed therebetween. In this embodiment, it may be expressed as “up” or “down”, but this is merely a representation of the relative positional relationship for convenience. For example, the upper and lower sides are replaced or the upper and lower sides are replaced with left and right. Or you may.
本実施形態に係る3端子スイッチング素子は、第1電極11及び第3電極13を、金属イオンを供給する金属で形成し、第2電極12を、金属イオンを供給しない金属で形成している。また、微結晶酸化物イオン伝導層15は、第1電極及び第3電極から供給された金属イオンを伝導するための媒体となる。 In the three-terminal switching element according to this embodiment, the first electrode 11 and the third electrode 13 are formed of a metal that supplies metal ions, and the second electrode 12 is formed of a metal that does not supply metal ions. The microcrystalline oxide ion conductive layer 15 serves as a medium for conducting metal ions supplied from the first electrode and the third electrode.
本実施形態では、この微結晶酸化物イオン伝導層15を、まずスパッタ法又はレーザアブレーション法等を用いて酸化物の薄膜を形成し、次に酸化物の結晶化温度よりも低い温度でアニール処理を行うことで形成する。これにより、本実施形態における微結晶酸化物イオン伝導層15に酸化物の微結晶を形成する。ここで、微結晶とは、酸化物の結晶化温度で形成される結晶である酸化物結晶よりも小さく、微細な酸化物の結晶を示している。尚、上記では、微結晶を形成して微結晶酸化物イオン伝導層15に含有させる例を示したが、これに限定されるものではない。例えば、微結晶に加え、酸化物の結晶化温度で形成される結晶である酸化物結晶と同等又はそれ以上の大きさの結晶を形成して、微結晶酸化物イオン伝導層15に含有させるようにしてもよい。 In the present embodiment, the microcrystalline oxide ion conductive layer 15 is first formed by using a sputtering method or a laser ablation method, and then an annealing process is performed at a temperature lower than the crystallization temperature of the oxide. It is formed by doing. Thus, oxide microcrystals are formed in the microcrystalline oxide ion conductive layer 15 in the present embodiment. Here, the microcrystal refers to a fine oxide crystal which is smaller than the oxide crystal which is a crystal formed at the crystallization temperature of the oxide. In the above, an example in which microcrystals are formed and contained in the microcrystalline oxide ion conductive layer 15 is shown, but the present invention is not limited to this. For example, in addition to the microcrystal, a crystal having a size equal to or larger than that of the oxide crystal that is formed at the crystallization temperature of the oxide is formed and contained in the microcrystalline oxide ion conductive layer 15. It may be.
図2は、本実施形態に係るスイッチング素子の概略構成例を示す。図3は、本実施形態に係るスイッチング素子の微結晶酸化物イオン伝導層15内での金属イオンの移動経路例を示す。次に、本実施形態に係る3端子スイッチの駆動方法例について、図2及び図3を用いて説明する。 FIG. 2 shows a schematic configuration example of the switching element according to the present embodiment. FIG. 3 shows an example of the movement path of metal ions in the microcrystalline oxide ion conductive layer 15 of the switching element according to this embodiment. Next, an example of a method for driving the three-terminal switch according to the present embodiment will be described with reference to FIGS.
まず、3端子スイッチ操作の前に、第1電極11及び第2電極12間で2端子操作を行い、金属架17橋を形成・溶解する。具体的には、第2電極12を接地して第1電極11に正電圧を印加することで、第1電極11の金属が金属イオン16になり、微結晶酸化物イオン伝導層15に溶解する。そして、微結晶酸化物イオン伝導層15に溶解した金属イオン16が第2電極12表面に析出し、析出した金属により第1電極11と第2電極12を接続する金属架橋17が形成され、第1電極11と第2電極12間がオンになる。その後、第1電極11に負電圧を印加することにより、金属架橋17の一部が溶解し第1電極11と第2電極12間がオフになる。 First, before the three-terminal switch operation, the two-terminal operation is performed between the first electrode 11 and the second electrode 12 to form and melt the metal bridge 17 bridge. Specifically, by grounding the second electrode 12 and applying a positive voltage to the first electrode 11, the metal of the first electrode 11 becomes a metal ion 16 and dissolves in the microcrystalline oxide ion conductive layer 15. . Then, metal ions 16 dissolved in the microcrystalline oxide ion conductive layer 15 are deposited on the surface of the second electrode 12, and the metal bridge 17 that connects the first electrode 11 and the second electrode 12 is formed by the deposited metal, Between the first electrode 11 and the second electrode 12 is turned on. Thereafter, by applying a negative voltage to the first electrode 11, a part of the metal bridge 17 is dissolved and the space between the first electrode 11 and the second electrode 12 is turned off.
次に、第1電極11と第2電極12を接地して、第3電極13に正電圧を印加すると、第3電極13の金属が金属イオン16になり、微結晶酸化物イオン伝導層15に溶解する。そして、微結晶酸化物イオン伝導層15に溶解した金属イオン16が、上述した2端子操作において金属架橋17が溶解した箇所に析出する。これにより、再び第1電極11と第2電極12が接続し、3端子スイッチング素子がオン状態になる。 Next, when the first electrode 11 and the second electrode 12 are grounded and a positive voltage is applied to the third electrode 13, the metal of the third electrode 13 becomes a metal ion 16, and the microcrystalline oxide ion conductive layer 15 is formed. Dissolve. Then, the metal ions 16 dissolved in the microcrystalline oxide ion conductive layer 15 are deposited at the locations where the metal bridges 17 are dissolved in the above-described two-terminal operation. Thereby, the 1st electrode 11 and the 2nd electrode 12 connect again, and a 3 terminal switching element will be in an ON state.
一方、上記したように3端子スイッチング素子がオン状態にある場合に、第3電極13に負の電圧を印加すると、金属架橋17の金属が微結晶酸化物イオン伝導層15に溶解し、金属架橋47の一部の接続が途切れる。この際、第2電極12は、溶解した金属イオン16を回収する。これにより、第1電極11と第2電極12との電気的接続が切れ、3端子スイッチがオフ状態になる。 On the other hand, when the negative voltage is applied to the third electrode 13 when the three-terminal switching element is in the ON state as described above, the metal of the metal bridge 17 is dissolved in the microcrystalline oxide ion conductive layer 15 and the metal bridge A part of 47 is disconnected. At this time, the second electrode 12 collects the dissolved metal ions 16. Thereby, the electrical connection between the first electrode 11 and the second electrode 12 is cut off, and the three-terminal switch is turned off.
尚、第3電極13を接地し、第1電極11又は第2電極12に負電圧を印加してスイッチング素子をオン状態にすることや、第1電極11又は第2電極12に正電圧を印加してスイッチング素子をオフ状態にすることも可能である。また、第2電極12は全てが金属イオンを供給しない材料である必要はなく、少なくとも微結晶酸化物イオン伝導層15と接触する部位が金属イオンを供給しない材料であればよい。 The third electrode 13 is grounded and a negative voltage is applied to the first electrode 11 or the second electrode 12 to turn on the switching element, or a positive voltage is applied to the first electrode 11 or the second electrode 12. Thus, the switching element can be turned off. Further, the second electrode 12 does not have to be a material that does not supply metal ions, and any material that does not supply metal ions in at least a portion in contact with the microcrystalline oxide ion conductive layer 15 may be used.
また、微結晶酸化物イオン伝導層15には、半導体プロセス親和性に優れる酸化物を適用することができる。例えば、酸化タンタル、酸化シリコン、酸化チタン、酸化ニッケル、酸化ニオブ、酸化タングステン、酸化モリブデン、酸化銅、酸化ジルコニウム、酸化ハフニウム、その組み合わせ等が好適である。 An oxide having excellent semiconductor process affinity can be applied to the microcrystalline oxide ion conductive layer 15. For example, tantalum oxide, silicon oxide, titanium oxide, nickel oxide, niobium oxide, tungsten oxide, molybdenum oxide, copper oxide, zirconium oxide, hafnium oxide, combinations thereof, and the like are preferable.
本実施形態に係る3端子スイッチング動作においては、図3に示すように金属イオン16は微結晶酸化物イオン伝導層15に含有される酸化物の微結晶18の結晶粒界19を移動する。上記非特許文献1に記載されているように、金属イオンの拡散速度は微結晶のバルク中よりも、結晶粒界の方が速くなる。 In the three-terminal switching operation according to this embodiment, as shown in FIG. 3, the metal ions 16 move through the crystal grain boundaries 19 of the oxide microcrystals 18 contained in the microcrystalline oxide ion conductive layer 15. As described in Non-Patent Document 1, the diffusion rate of metal ions is faster at the grain boundaries than in the bulk of the microcrystals.
図4は、本実施形態に係る3端子スイッチング素子の効果を説明するための図である。図5及び図6は、本実施形態係る3端子スイッチング素子の効果を説明するためのスイッチング素子の電気特性例を示すグラフである。本実施形態に係る3端子スイッチの微結晶酸化物イオン伝導層の効果について図4〜図6を参照して説明する。以下、説明の便宜のために2端子スイッチング素子の例について説明するが、これに限定されるものではないことは言うまでもない。 FIG. 4 is a diagram for explaining the effect of the three-terminal switching element according to the present embodiment. 5 and 6 are graphs showing examples of electrical characteristics of the switching element for explaining the effect of the three-terminal switching element according to the present embodiment. The effect of the microcrystalline oxide ion conductive layer of the three-terminal switch according to the present embodiment will be described with reference to FIGS. Hereinafter, for convenience of explanation, an example of a two-terminal switching element will be described, but it is needless to say that the present invention is not limited to this.
図5及び図6は、MIM(Metal Insulation Metal)構造のスイッチを作製し、アニールに伴うスイッチング特性の変化を観測した結果である。スイッチング素子は、図4に示すように、上部電極20、酸化物イオン伝導層21、下部電極22、低抵抗シリコン基板23、を備えている。ここでは、低抵抗シリコン基板23上に、下部電極22として白金20nmを設けている。また、下部電極22上に、酸化物イオン伝導層21として酸化タンタルを15nm成膜している。さらに、上部電極20として酸化物イオン伝導層21上にシリコンで作製したマスクを介して真空蒸着法で銅を100nm成膜している。上部電極20に電圧を印加し、低抵抗シリコン基板23を介して下部電極22を設置している。尚、本実施形態では以上のような構成のスイッチング素子を用いた場合を例に挙げて説明するが、これに限定されるものではない。 5 and 6 show the results of fabricating a switch having an MIM (Metal Insulation Metal) structure and observing changes in switching characteristics accompanying annealing. As shown in FIG. 4, the switching element includes an upper electrode 20, an oxide ion conductive layer 21, a lower electrode 22, and a low resistance silicon substrate 23. Here, platinum 20 nm is provided as the lower electrode 22 on the low-resistance silicon substrate 23. Further, a tantalum oxide film having a thickness of 15 nm is formed as the oxide ion conductive layer 21 on the lower electrode 22. Furthermore, 100 nm of copper is deposited on the oxide ion conductive layer 21 as the upper electrode 20 by a vacuum deposition method through a mask made of silicon. A voltage is applied to the upper electrode 20, and the lower electrode 22 is installed via a low resistance silicon substrate 23. In the present embodiment, the case where the switching element having the above configuration is used will be described as an example. However, the present invention is not limited to this.
図5は、上記図4の素子において、上部電極20を形成する前に酸素中で酸化物イオン伝導層21をアニールした場合とアニールしなかった場合との、電流の過渡応答を示している。図5に示すように、酸化物イオン伝導層21に上部電極20を接して、金属イオンが酸化物イオン伝導層21中に供給されるように定電圧を印加した場合、まず電流値が一度減少した後、増加に転じる傾向が見られる。前者の電流の減少は、金属イオンが酸化物イオン伝導層21中に供給される際における、金属のイオン化に伴う電子のやり取りに起因するイオン電流である。他方、後者の電流の増加は、酸化物中における電子電流である(例えば、非特許文献2参照)。 FIG. 5 shows the transient response of the current when the oxide ion conductive layer 21 is annealed in oxygen before the upper electrode 20 is formed and when it is not annealed in the element shown in FIG. As shown in FIG. 5, when the upper electrode 20 is in contact with the oxide ion conductive layer 21 and a constant voltage is applied so that metal ions are supplied into the oxide ion conductive layer 21, the current value first decreases once. After that, there is a tendency to start to increase. The former decrease in current is an ionic current resulting from the exchange of electrons accompanying the ionization of the metal when the metal ion is supplied into the oxide ion conductive layer 21. On the other hand, the latter increase in current is an electron current in the oxide (for example, see Non-Patent Document 2).
図5に示すように、上部電極20を形成する前に酸素中で酸化物イオン伝導層21に350℃30分のアニールを行ったスイッチング素子の過渡電流は、4Vの定電圧印加時に1秒程度の間電流が減少し、その後増加に転じている。つまり、4Vの定電圧印加時に1秒程度イオン電流が観測される。一方、上記アニールを行っていないスイッチング素子の過渡電流は、5Vの定電圧印加時に500秒以上の間、イオン電流が観測されている。イオン電流が観測されている時間は、金属イオンが供給し終わるまでの時間、すなわち金属イオンの拡散速度に関係していることから、酸化物イオン伝導層21にアニールを行うことで酸化物イオン伝導層21中での金属イオンの拡散速度が増加していることがわかる。 As shown in FIG. 5, the transient current of the switching element obtained by annealing the oxide ion conductive layer 21 in oxygen at 350 ° C. for 30 minutes before forming the upper electrode 20 is about 1 second when a constant voltage of 4 V is applied. During this period, the current decreases and then increases. That is, an ion current is observed for about 1 second when a constant voltage of 4 V is applied. On the other hand, as a transient current of the switching element not subjected to the annealing, an ionic current is observed for 500 seconds or more when a constant voltage of 5 V is applied. Since the time during which the ionic current is observed is related to the time until the metal ions are completely supplied, that is, the diffusion rate of the metal ions, the oxide ion conductive layer 21 is annealed to conduct oxide ion conduction. It can be seen that the diffusion rate of metal ions in the layer 21 is increased.
図6は、図4の素子を用いて測定した、電流−電圧特性である。上部電極20に印加した電圧を正側へ走引すると、上部電極20を形成する前に、酸化物イオン伝導層21に対してアニールを行っていないスイッチング素子では、8.9V付近で電流が急に増加し、オン状態へ遷移する。一方、上部電極20を形成する前に、酸化物イオン伝導層21に対して酸素中で550℃30分のアニールを行ったスイッチング素子は、1.2V付近でオン状態に遷移している。つまり、上部電極20を形成する前に酸化物イオン伝導層21に対してアニールを行ったスイッチング素子では、アニールを行っていないスイッチング素子に比較してオン電圧を著しく低下させることができる。ここで、上記非特許文献1にも示されているように、金属イオンの拡散速度が速いほど、オン電圧が低下する。すなわち、酸化物イオン伝導層にアニールを行うことで、酸化物イオン伝導層中での金属イオンの拡散速度が増加していることがわかる。 FIG. 6 shows current-voltage characteristics measured using the device of FIG. When the voltage applied to the upper electrode 20 is moved to the positive side, the current suddenly approaches 8.9 V in the switching element in which the oxide ion conductive layer 21 is not annealed before the upper electrode 20 is formed. Increase to the ON state. On the other hand, the switching element in which the oxide ion conductive layer 21 is annealed in oxygen at 550 ° C. for 30 minutes before forming the upper electrode 20 transitions to the ON state at around 1.2V. That is, in the switching element in which the oxide ion conductive layer 21 is annealed before the upper electrode 20 is formed, the on-voltage can be significantly reduced as compared with the switching element that is not annealed. Here, as also shown in Non-Patent Document 1, the on-voltage decreases as the diffusion rate of metal ions increases. That is, it can be seen that annealing of the oxide ion conductive layer increases the diffusion rate of metal ions in the oxide ion conductive layer.
尚、図5では350℃30分アニールしたスイッチング素子を例に挙げて説明したが、これに限定されるものではなく、例えば、図6と同様に550℃30分アニールした場合にも、図5に示すような結果を得ることができる。同様に、図6においても、550℃30分アニールした場合だけでなく、350℃30分アニールした場合にも、図6に示すような結果を得ることができる。また、もちろんアニール温度が350〜550℃であれば図5及び図6に示すような結果を得ることができることは言うまでもないが、550℃以上であっても構わない。 In FIG. 5, the switching element annealed at 350 ° C. for 30 minutes has been described as an example. However, the present invention is not limited to this, and for example, even when annealed at 550 ° C. for 30 minutes as in FIG. The result as shown in can be obtained. Similarly, in FIG. 6, the results shown in FIG. 6 can be obtained not only when annealing is performed at 550 ° C. for 30 minutes but also when annealing is performed at 350 ° C. for 30 minutes. Of course, if the annealing temperature is 350 to 550 ° C., the results shown in FIGS. 5 and 6 can be obtained, but it may be 550 ° C. or higher.
図5及び図6に示すように、酸化物イオン伝導層にアニールを行うことによって、酸化物イオン伝導層中における金属イオンの拡散速度が増加する。上記アニールによる拡散速度の増加は、イオン伝導層である酸化物の微結晶化に起因している。例えば、酸化物として好適な酸化タンタルの結晶化温度は約700℃付近であるが、350℃−400℃付近でも微結晶化が進行することが上記非特許文献3にも示されている。具体的には、上記非特許文献3では、原子層堆積法を用いて酸化タンタルを350℃で成膜した際に、結晶が形成されていることを確認している。このように、結晶化温度以下の温度でも酸化タンタルの微結晶化が進行することが示唆されている。
As shown in FIGS. 5 and 6, annealing of the oxide ion conductive layer increases the diffusion rate of metal ions in the oxide ion conductive layer. The increase in the diffusion rate due to the annealing is caused by the microcrystallization of the oxide serving as the ion conductive layer. For example, the crystallization temperature of tantalum oxide suitable as an oxide is about 700 ° C., but it is also shown in
図7は、本実施形態に係る3端子スイッチング素子の製造方法例を示す。次に、本実施形態に係る3端子スイッチング素子の製造方法例について、図7を用いて説明する。 FIG. 7 shows an example of a method for manufacturing the three-terminal switching element according to this embodiment. Next, an example of a method for manufacturing the three-terminal switching element according to this embodiment will be described with reference to FIG.
図7の(a)に示すように、低抵抗シリコン基板103の表面にシリコン酸化膜102を形成する。シリコン酸化膜102上に真空蒸着法やスパッタ法等を用いて第2電極101を形成する。そして、図7の(b)に示すように、第2電極上に酸化物イオン伝導層104を形成する。この際、成膜された酸化物の組成はターゲットの組成にできるだけ近くなるようにする。
As shown in FIG. 7A, a
次に、図7の(c)に示すように、酸化物イオン伝導層104をアニールすることで、微結晶酸化物イオン伝導層105を得る。そして、図7の(d)に示すように、図7の(c)で得た微結晶酸化物イオン伝導層105上の一部分に絶縁層106を形成する。図7の(e)に示すように、パターニングされた絶縁層106上及び絶縁層106に覆われていない微結晶酸化物イオン伝導層105上に、真空蒸着法又はスパッタ法等により第1電極に適用する金属を堆積する。その上にレジストをスピンコートし、リソグラフィ技術によりレジストのパターンニングを行う。パターニング後、該金属をエッチングすることで第1電極107を形成する。
Next, as shown in FIG. 7C, the microcrystalline oxide ion conductive layer 105 is obtained by annealing the oxide ion conductive layer 104. Then, as shown in FIG. 7D, an insulating layer 106 is formed on a part of the microcrystalline oxide ion conductive layer 105 obtained in FIG. As shown in FIG. 7E, the first electrode is formed on the patterned insulating layer 106 and on the microcrystalline oxide ion conductive layer 105 not covered with the insulating layer 106 by vacuum deposition or sputtering. Deposit metal to be applied. A resist is spin-coated thereon, and the resist is patterned by a lithography technique. After the patterning, the
最後に、図7の(f)に示すように、パターニングされた絶縁層106、絶縁層106に覆われていない微結晶酸化物イオン伝導層105、第1電極101上に、真空蒸着法もしくはスパッタ法により第3電極に適用される金属を堆積させる。その上にレジストをスピンコートし、リソグラフィ技術によりレジストのパターンニングを行う。パターニング後、金属をエッチングし、第3電極108を形成する。 Finally, as shown in FIG. 7F, a vacuum deposition method or sputtering is performed on the patterned insulating layer 106, the microcrystalline oxide ion conductive layer 105 not covered with the insulating layer 106, and the first electrode 101. The metal applied to the third electrode is deposited by the method. A resist is spin-coated thereon, and the resist is patterned by a lithography technique. After the patterning, the metal is etched to form the third electrode 108.
本実施形態により、半導体プロセス親和性に優れる酸化物を含有する酸化物イオン伝導層にアニールを行うことで、電極から供給される金属イオンの拡散速度を向上させることが可能となり、スイッチング素子のオン電圧を低下させることが可能となる。これにより、酸化物イオン伝導層にアニールを行ったスイッチング素子は、繰り返し耐性や保持耐性といった信頼性を向上させることが可能となる。 According to this embodiment, it is possible to improve the diffusion rate of metal ions supplied from the electrode by annealing the oxide ion conductive layer containing an oxide having excellent semiconductor process affinity, and to turn on the switching element. The voltage can be reduced. Thereby, the switching element which annealed to the oxide ion conductive layer can improve reliability, such as repetition resistance and holding | maintenance tolerance.
(実施形態2)
本実施形態では、上記実施形態1の3端子スイッチング素子をプログラマブルロジックに適用した例について説明する。
(Embodiment 2)
In the present embodiment, an example in which the three-terminal switching element of the first embodiment is applied to programmable logic will be described.
図8は、上記実施形態1の3端子スイッチング素子を用いたプログラマブルロジックの概略構成例を示す。図8に示すように、プログラマブルロジック114は、2次元配列状に配置された多数のロジックセル111と、ロジックセル111間を接続するための配線と、配線間の接続・非接続を切り替えるための多数のスイッチング素子112と、を備えている。スイッチの接続状態を接続又は非接続に変えることにより、ロジックセル111間の配線の構成やロジックセル111の機能等を設定し、仕様に合わせた論理集積回路を得ることが可能となる。 FIG. 8 shows a schematic configuration example of a programmable logic using the three-terminal switching element of the first embodiment. As shown in FIG. 8, the programmable logic 114 is configured to switch a large number of logic cells 111 arranged in a two-dimensional array, wiring for connecting the logic cells 111, and connection / non-connection between the wirings. And a large number of switching elements 112. By changing the connection state of the switch to connected or disconnected, it is possible to set the wiring configuration between the logic cells 111, the function of the logic cell 111, and the like, and obtain a logic integrated circuit that meets the specifications.
スイッチング素子112は、例えば、ドレイン電極D、ソース電極S、ゲート電極Gを備えるトランジスタ素子である。上記実施形態1の3端子スイッチング素子を本実施形態のスイッチに適用すると、上記実施形態1の第1電極が図8に示すドレイン電極Dに相当し、第2電極がソース電極Sに相当し、第3電極がゲート電極Gに相当する。そして、図8に示すようにソース電極Sがロジックセル111に接続され、ドレイン電極Dがプログラマブルロジック114内の信号線113に接続されている。 The switching element 112 is a transistor element including, for example, a drain electrode D, a source electrode S, and a gate electrode G. When the three-terminal switching element of the first embodiment is applied to the switch of the present embodiment, the first electrode of the first embodiment corresponds to the drain electrode D shown in FIG. 8, the second electrode corresponds to the source electrode S, The third electrode corresponds to the gate electrode G. As shown in FIG. 8, the source electrode S is connected to the logic cell 111, and the drain electrode D is connected to the signal line 113 in the programmable logic 114.
オン状態に設定された3端子スイッチは、ソース電極Sとドレイン電極Dとが電気的に接続された状態を維持する。そして、ロジック信号が信号線113を介してドレイン電極Dに到達すると、ソース電極Sを経由してロジックセル111に入る。その反対に、オフ状態に設定された3端子スイッチは、ソース電極Sとドレイン電極Dとが電気的に接続が切れた状態を維持する。この場合、ロジック信号は、信号線113を介してドレイン電極Dに到達しても、ソース電極Sに接続されたロジックセル111に入ることはできない。 The three-terminal switch set to the on state maintains a state where the source electrode S and the drain electrode D are electrically connected. When the logic signal reaches the drain electrode D via the signal line 113, it enters the logic cell 111 via the source electrode S. On the other hand, the three-terminal switch set to the off state maintains the state where the source electrode S and the drain electrode D are electrically disconnected. In this case, even if the logic signal reaches the drain electrode D via the signal line 113, it cannot enter the logic cell 111 connected to the source electrode S.
このようにして、プログラマブルロジック114では、ユーザによりオン状態に設定された3端子スイッチが信号線として機能し、オン状態のスイッチに接続されたロジックセル111が動作可能な状態を維持する。 In this manner, in the programmable logic 114, the three-terminal switch set to the on state by the user functions as a signal line, and the logic cell 111 connected to the on-state switch maintains an operable state.
本実施形態により、上記実施形態1の3端子スイッチをプログラマブルロジックのスイッチに適用することで、スイッチのオフ状態のリーク電流を低減し、プログラマブルロジック全体の消費電流を小さくすることが可能となる。また、上記実施形態1の3端子スイッチをプログラマブルロジックのスイッチに適用することで、昇圧回路が必要なくなり、チップサイズを低減することが可能となる。 According to the present embodiment, by applying the three-terminal switch of the first embodiment to a programmable logic switch, it is possible to reduce the leakage current in the OFF state of the switch and to reduce the current consumption of the entire programmable logic. Further, by applying the three-terminal switch of the first embodiment to a programmable logic switch, a booster circuit is not necessary, and the chip size can be reduced.
尚、本実施形態では、上記実施形態1のスイッチング素子をロジックセルへの接続及び非接続を切り替えるために用いたが、これに限定されるものではなく、例えば、配線の切り替えやロジックセルの機能の切り替えを行うためのスイッチに適用することも可能である。 In the present embodiment, the switching element of the first embodiment is used for switching between connection and non-connection to the logic cell. However, the present invention is not limited to this. It is also possible to apply to a switch for performing switching.
ここで、スイッチング素子を適用する、電子信号により回路構成を変更し、1つのチップで多くの機能を提供できるプログラマブルロジックとしては、FPGA(Field−Programmable Gate Array)やDRP(Dynamically Reconfigurable Processor)等を例として挙げることができる。 Here, as a programmable logic that can apply a switching element, change a circuit configuration by an electronic signal, and provide many functions with one chip, an FPGA (Field-Programmable Gate Array), a DRP (Dynamically Reconfigurable Processor), etc. As an example.
(実施形態3)
本実施形態では、上記実施形態1の3端子スイッチング素子を適用したメモリ素子の例について説明する。
(Embodiment 3)
In this embodiment, an example of a memory element to which the three-terminal switching element of Embodiment 1 is applied will be described.
図9は、上記実施形態1の3端子スイッチング素子を用いたメモリ素子の概略構成例を示す。図9に示すように、本実施形態に係るメモリ素子は、情報を保持するためのスイッチング素子122と、スイッチング素子122の情報を読み出すためのトランジスタ素子121と、を備えている。本実施形態では、このスイッチング素子122として、上記実施形態1の3端子スイッチング素子を適用する。スイッチング素子122は、ドレイン電極、ソース電極、ゲート電極を有するトランジスタの構成と同様であり、それぞれの電極が上記実施形態1の3端子スイッチング素子の第1電極、第2電極、第3電極に対応している。 FIG. 9 shows a schematic configuration example of a memory element using the three-terminal switching element of the first embodiment. As shown in FIG. 9, the memory element according to the present embodiment includes a switching element 122 for holding information and a transistor element 121 for reading information of the switching element 122. In the present embodiment, the three-terminal switching element of the first embodiment is applied as the switching element 122. The switching element 122 has the same configuration as a transistor having a drain electrode, a source electrode, and a gate electrode, and each electrode corresponds to the first electrode, the second electrode, and the third electrode of the three-terminal switching element of the first embodiment. is doing.
トランジスタ素子121は、ソース電極がビット線123に接続され、ゲート電極がワード線125に接続されている。スイッチング素子122は、第2電極がビット線124に接続され、第3電極がワード線126に接続されている。そして、スイッチング素子122の第1電極は、トランジスタ素子121のドレイン電極に接続されている。 The transistor element 121 has a source electrode connected to the bit line 123 and a gate electrode connected to the word line 125. The switching element 122 has a second electrode connected to the bit line 124 and a third electrode connected to the word line 126. The first electrode of the switching element 122 is connected to the drain electrode of the transistor element 121.
次に、メモリ素子への情報の書き込み方法例について説明する。尚、ここでは、メモリ素子が保持する情報「1」と「0」のうち、スイッチング素子122のオン状態を「1」とし、オフ状態を「0」とする。また、スイッチング素子122のスイッチング電圧をVtとし、トランジスタ素子121の動作電圧をVRとする。しかし、もちろんこれに限定されるものではない。 Next, an example of a method for writing information to the memory element will be described. Here, of the information “1” and “0” stored in the memory element, the ON state of the switching element 122 is “1” and the OFF state is “0”. The switching voltage of the switching element 122 is Vt, and the operating voltage of the transistor element 121 is VR. However, of course, it is not limited to this.
メモリ素子に情報「1」を書き込む場合は、スイッチング素子122の第3電極に接続されたワード線126に電圧Vtを印加し、第2電極に接続されたビット線124の電圧を0Vにする。そして、ビット線123に電圧(Vt/2)を印加する。これにより、スイッチング素子122は、オン状態になり、メモリ素子に情報「1」が書き込まれる。 When writing information “1” in the memory element, the voltage Vt is applied to the word line 126 connected to the third electrode of the switching element 122, and the voltage of the bit line 124 connected to the second electrode is set to 0V. Then, a voltage (Vt / 2) is applied to the bit line 123. As a result, the switching element 122 is turned on, and information “1” is written in the memory element.
他方、メモリ素子に情報「0」を書き込む場合には、スイッチング素子122の第3電極に接続されたワード線126の電圧を0Vにして、第2電極に接続されたビット線124に電圧Vtを印加する。そして、ビット線123に電圧(Vt/2)を印加する。これにより、スイッチング素子122は、オフ状態になり、情報「0」が書き込まれる。 On the other hand, when information “0” is written in the memory element, the voltage of the word line 126 connected to the third electrode of the switching element 122 is set to 0 V, and the voltage Vt is applied to the bit line 124 connected to the second electrode. Apply. Then, a voltage (Vt / 2) is applied to the bit line 123. As a result, the switching element 122 is turned off and information “0” is written.
次に、メモリ素子に保持された情報の読み出し方法例について説明する。 Next, an example of a method for reading information stored in the memory element will be described.
ワード線125に電圧VRを印加してトランジスタ素子121をオンさせ、ビット線123とビット線124との間の抵抗値を求める。この抵抗値は、トランジスタ素子121のオン抵抗とスイッチング素子122との合成抵抗値となる。この合成抵抗値が測定できないほど大きい場合にはスイッチング素子122がオフ状態であると判定でき、メモリ素子に保持された情報が「0」であることがわかる。一方、合成抵抗値が所定の値より小さい場合にはスイッチング素子122がオン状態であると判定でき、メモリ素子に保持された情報が「1」であることがわかる。 A voltage VR is applied to the word line 125 to turn on the transistor element 121, and a resistance value between the bit line 123 and the bit line 124 is obtained. This resistance value is a combined resistance value of the ON resistance of the transistor element 121 and the switching element 122. If this combined resistance value is so large that it cannot be measured, it can be determined that the switching element 122 is in the OFF state, and it can be seen that the information held in the memory element is “0”. On the other hand, when the combined resistance value is smaller than the predetermined value, it can be determined that the switching element 122 is in the ON state, and it can be seen that the information held in the memory element is “1”.
本実施形態により、上記実施形態1の3端子スイッチをメモリ素子の情報保持のためのスイッチング素子に用いることで、スイッチのオフ状態のリーク電流を低減することが可能となる。そのため、メモリ素子がアレイ状に複数配置されたメモリデバイスに本実施形態のメモリ素子を用いれば、メモリデバイス全体の消費電流を小さくすることが可能となる。 According to the present embodiment, by using the three-terminal switch of the first embodiment as a switching element for holding information in the memory element, it is possible to reduce the leakage current in the off state of the switch. Therefore, if the memory element of this embodiment is used for a memory device in which a plurality of memory elements are arranged in an array, the current consumption of the entire memory device can be reduced.
以下、本発明に係るスイッチング素子の製造方法の実施例として具体的な例を挙げて説明する。しかし、これに限定されるものではない。 Hereinafter, specific examples will be described as examples of the method for manufacturing a switching element according to the present invention. However, it is not limited to this.
本実施例の3端子スイッチング素子の製造方法について、上記図7を用いて説明する。図7の(a)に示すように、低抵抗シリコン基板103の表面に膜厚300nmのシリコン酸化膜102を形成した。シリコン酸化膜102上に窒化チタン及び白金を真空蒸着法又はスパッタ法で膜厚5nm及び40nmで成膜して、第2電極101とした。
A method for manufacturing the three-terminal switching element of this embodiment will be described with reference to FIG. As shown in FIG. 7A, a
次に、図7の(b)に示すように、酸化タンタルを含有する酸化物イオン伝導層104を膜厚15nmで形成した。この際、成膜された酸化物の組成はターゲットの組成にできるだけ近くなるようにする。具体的には、スパッタを行う際に、供給する酸素量を最適化する。本実施例では、酸素流量1sccm、ガス圧0.5Paの成膜条件で複合酸化物層を成膜し、酸素がタンタルの2.5倍含まれる化学量論的な酸化物層を得た。 Next, as shown in FIG. 7B, an oxide ion conductive layer 104 containing tantalum oxide was formed with a film thickness of 15 nm. At this time, the composition of the deposited oxide is set as close as possible to the composition of the target. Specifically, the amount of oxygen to be supplied is optimized when performing sputtering. In this example, a composite oxide layer was formed under film formation conditions of an oxygen flow rate of 1 sccm and a gas pressure of 0.5 Pa, and a stoichiometric oxide layer containing oxygen 2.5 times that of tantalum was obtained.
図7の(c)に示すように、酸化物イオン伝導層104を窒素中550℃30分アニールすることで、微結晶酸化物イオン伝導層105を得た。ここで、550℃とは、酸化タンタルの結晶化温度よりも低い温度である。 As shown in FIG. 7C, the microcrystalline oxide ion conductive layer 105 was obtained by annealing the oxide ion conductive layer 104 in nitrogen at 550 ° C. for 30 minutes. Here, 550 ° C. is a temperature lower than the crystallization temperature of tantalum oxide.
次に、図7の(e)に示すように、微結晶酸化物イオン伝導層105上の一部分に絶縁層106を酸化シリコンで形成した。具体的には、微結晶酸化物イオン伝導層105上にスパッタ法で酸化シリコンを100nm形成し、その上にレジストをスピンコートし、リソグラフィ技術によりレジストのパターニングを行った。パターニング後、酸化シリコンをエッチングし、絶縁層106とした。 Next, as illustrated in FIG. 7E, an insulating layer 106 was formed using silicon oxide on part of the microcrystalline oxide ion conductive layer 105. Specifically, 100 nm of silicon oxide was formed on the microcrystalline oxide ion conductive layer 105 by a sputtering method, a resist was spin-coated thereon, and the resist was patterned by a lithography technique. After patterning, the silicon oxide was etched to form the insulating layer 106.
そして、パターニングされた絶縁層106上及び絶縁層106に覆われていない微結晶酸化物イオン伝導層105上に、真空蒸着法又はスパッタ法により膜厚100nmの銅を堆積させた。そして、堆積させた銅の上にレジストをスピンコートし、リソグラフィ技術によりレジストのパターンニングを行った。パターニング後、銅をエッチングし、第1電極101を形成した。 Then, copper having a thickness of 100 nm was deposited on the patterned insulating layer 106 and on the microcrystalline oxide ion conductive layer 105 not covered with the insulating layer 106 by a vacuum evaporation method or a sputtering method. Then, a resist was spin-coated on the deposited copper, and the resist was patterned by a lithography technique. After the patterning, the copper was etched to form the first electrode 101.
次に、図7の(f)に示すように、パターニングされた絶縁層106、絶縁層106に覆われていない微結晶酸化物イオン伝導層105、第1電極101上に、真空蒸着法又はスパッタ法により膜厚100nmの銅を堆積させた。そして、堆積させた銅の上にレジストをスピンコートし、リソグラフィ技術によりレジストのパターンニングを行った。パターニング後、銅をエッチングし、第3電極103を形成した。 Next, as shown in FIG. 7F, vacuum evaporation or sputtering is performed on the patterned insulating layer 106, the microcrystalline oxide ion conductive layer 105 not covered with the insulating layer 106, and the first electrode 101. Copper having a film thickness of 100 nm was deposited by the method. Then, a resist was spin-coated on the deposited copper, and the resist was patterned by a lithography technique. After the patterning, the third electrode 103 was formed by etching copper.
上記のような方法で、第1電極、第2電極、第3電極、微結晶酸化物イオン伝導層を備えるスイッチング素子を製造した。このように製造したスイッチング素子では、動作時に第3電極と第1電極もしくは第3電極と第2電極が短絡することなく、低電圧で第1電極及び第2電極間の金属架橋の生成・消滅を操作することが可能となる。 A switching element including the first electrode, the second electrode, the third electrode, and the microcrystalline oxide ion conductive layer was manufactured by the method as described above. In the switching element manufactured in this way, the third electrode and the first electrode or the third electrode and the second electrode are not short-circuited during operation, and the generation and disappearance of the metal bridge between the first electrode and the second electrode at a low voltage. Can be operated.
尚、本実施例では、第1電極及び第3電極として、銅を適用する例を挙げて説明した。上述のように第1電極や第3電極に銅を適用した場合には、高いエレクトロマイグレーション耐性を得ることが可能である。しかし、これに限定されるものではなく、金属イオンを供給することが可能な金属であれば、第1電極及び第3電極として適用することが可能である。 In the present embodiment, an example in which copper is applied as the first electrode and the third electrode has been described. As described above, when copper is applied to the first electrode and the third electrode, high electromigration resistance can be obtained. However, the present invention is not limited to this, and any metal that can supply metal ions can be used as the first electrode and the third electrode.
上述したように、酸化物イオン伝導層を含有し、微結晶体であり結晶粒界を含んでいると、電極から供給された金属イオンは結晶粒界を通して拡散する。結晶粒界における金属イオンの拡散は、バルクや格子間における拡散よりも速い。この電極から供給される金属イオンの拡散速度が速いほど、金属架橋スイッチング素子のスイッチング電圧を低減することが可能となる。そのため、酸化物イオン伝導層に酸化物結晶化温度よりも低い温度でアニールを行った本実施形態に係るスイッチング素子では、動作時に金属架橋の形成・消滅を低電圧で行うことが可能となる。 As described above, when the oxide ion conductive layer is included, and is a microcrystalline body and includes a crystal grain boundary, metal ions supplied from the electrode diffuse through the crystal grain boundary. The diffusion of metal ions at the grain boundary is faster than the diffusion between the bulk and the lattice. The faster the diffusion rate of the metal ions supplied from this electrode, the lower the switching voltage of the metal bridging switching element. Therefore, in the switching element according to this embodiment in which the oxide ion conductive layer is annealed at a temperature lower than the oxide crystallization temperature, it is possible to form and annihilate metal bridges at a low voltage during operation.
また、本実施形態に係るスイッチング素子は、半導体プロセス親和性に優れる酸化物イオン伝導体を酸化物イオン伝導層に用い、且つ低電圧で動作可能なため、繰り返し耐性や保持耐性といった信頼性も向上することが可能となる。 In addition, since the switching element according to the present embodiment uses an oxide ion conductor excellent in semiconductor process affinity for the oxide ion conductive layer and can operate at a low voltage, reliability such as repeat resistance and retention resistance is also improved. It becomes possible to do.
本発明によれば、スイッチング素子が3端子スイッチング素子の場合、動作時に第3電極と第1電極もしくは第3電極と第2電極が短絡することなく、低電圧で第1電極及び第2電極間の金属架橋の生成・消滅を容易に操作することが可能となる。これにより、高信頼性を有する3端子スイッチング素子を提供することが可能となる。また、スイッチング電圧が低下することにより、3端子スイッチング素子を搭載したプログラマブルロジックは、昇圧回路が必要なくなり、チップサイズを低減することが可能となる。 According to the present invention, when the switching element is a three-terminal switching element, the third electrode and the first electrode or the third electrode and the second electrode are not short-circuited during operation, and the first electrode and the second electrode are connected at a low voltage. It is possible to easily manipulate the generation and extinction of metal bridges. Thereby, it is possible to provide a three-terminal switching element having high reliability. Further, since the switching voltage is lowered, the programmable logic equipped with the three-terminal switching element does not require a booster circuit, and the chip size can be reduced.
また、上記実施形態では、スイッチング素子を論理集積回路やメモリ素子に適用する例を挙げて説明したが、これに限定されるものではなく、様々な電子デバイスに適用することが可能である。 In the above embodiment, the switching element is applied to a logic integrated circuit or a memory element. However, the present invention is not limited to this and can be applied to various electronic devices.
以上好適な実施の形態に基づき具体的に説明したが、本発明は上述したスイッチング素子、スイッチング素子の製造方法、電子デバイス、論理集積回路及びメモリ素子に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であるということは言うまでもない。 Although specifically described based on the above preferred embodiments, the present invention is not limited to the above-described switching element, switching element manufacturing method, electronic device, logic integrated circuit, and memory element, and departs from the gist thereof. It goes without saying that various changes can be made without departing from the scope.
11 第1電極
12 第2電極
13 第3電極
14 イオン伝導層
15 微結晶酸化物イオン伝導層
16 金属イオン
17 金属架橋
18 微結晶
19 結晶粒界
20 上部電極
21 酸化物イオン伝導層
22 下部電極
23 低抵抗シリコン基板
101 第2電極
102 シリコン酸化膜
103 低抵抗シリコン基板
104 酸化物イオン伝導層
105 微結晶酸化物イオン伝導層
106 絶縁層
107 第1電極
108 第3電極
111 ロジックセル
112 スイッチング素子
113 信号線
114 プログラマブルロジック
121 トランジスタ素子
122 スイッチング素子
123、124 ビット線
125、126 ワード線
DESCRIPTION OF SYMBOLS 11 1st electrode 12 2nd electrode 13 3rd electrode 14 Ion conduction layer 15 Microcrystal oxide ion conduction layer 16 Metal ion 17 Metal bridge | crosslinking 18 Microcrystal 19 Grain boundary 20 Upper electrode 21 Oxide ion conduction layer 22 Lower electrode 23 Low resistance silicon substrate 101
Claims (16)
前記第1の電極は、前記イオン伝導層に電子を供給し、
前記第1の電極及び前記第3の電極の少なくとも1以上の電極は、前記イオン伝導層に金属イオンを供給し、
前記金属イオンは、前記電子を受け取って前記イオン伝導層中で金属を形成し、
前記金属は、前記第1の電極と前記第2の電極間を接続し、
前記第3の電極は、前記第1の電極及び前記第2の電極間を接続する前記金属の形成及び消去を制御し、
前記イオン伝導層は、前記第1の電極と前記第2の電極と前記第3の電極とに接して設けられ、電極前記酸化物の結晶化温度で結晶化した前記酸化物の結晶である酸化物結晶よりも小さい前記酸化物の結晶である微結晶を含有し、
前記微結晶は、結晶粒界を形成することを特徴とするスイッチング素子。 A first electrode, a second electrode, a third electrode, and an ion conductive layer containing an oxide;
The first electrode supplies electrons to the ion conductive layer,
At least one of the first electrode and the third electrode supplies metal ions to the ion conductive layer;
The metal ions receive the electrons to form a metal in the ion conducting layer;
The metal connects between the first electrode and the second electrode;
The third electrode controls the formation and erasure of the metal connecting the first electrode and the second electrode;
The ion conductive layer is provided in contact with the first electrode, the second electrode, and the third electrode, and is an oxide that is a crystal of the oxide crystallized at a crystallization temperature of the electrode Containing microcrystals that are crystals of the oxide smaller than physical crystals,
The switching element, wherein the microcrystal forms a grain boundary.
酸化物を含有するイオン伝導層を前記第2の電極に接するように形成するイオン伝導層形成ステップと、
前記イオン伝導層を、前記イオン伝導層が含有する酸化物の結晶化温度より低い温度で加熱する加熱ステップと、
前記イオン伝導層表面の一部であって、前記第2の電極との接面と対向する面に、前記イオン伝導層に電子を供給する第1の電極を形成する第1電極形成ステップと、
前記イオン伝導層表面の一部であって、前記第2の電極との接面と対向する面に第3の電極を形成する第3電極形成ステップと、を有し、
前記第1電極形成ステップ及び前記第3電極形成ステップで形成された第1の電極及び第3の電極の少なくとも1以上の電極は、前記イオン伝導層に金属イオンを供給し、該金属イオンが前記電子を受け取って前記イオン伝導層中に金属を形成することを特徴とするスイッチング素子の製造方法。 A second electrode forming step of forming a second electrode;
An ion conductive layer forming step of forming an ion conductive layer containing an oxide so as to be in contact with the second electrode;
Heating the ion conductive layer at a temperature lower than the crystallization temperature of the oxide contained in the ion conductive layer;
A first electrode forming step of forming a first electrode for supplying electrons to the ion conductive layer on a part of the surface of the ion conductive layer opposite to a contact surface with the second electrode;
A third electrode forming step of forming a third electrode on a part of the surface of the ion conductive layer that faces the contact surface with the second electrode;
At least one of the first electrode and the third electrode formed in the first electrode forming step and the third electrode forming step supplies metal ions to the ion conductive layer, and the metal ions are A method of manufacturing a switching element, comprising receiving an electron and forming a metal in the ion conductive layer.
前記スイッチング素子がオン状態及びオフ状態の何れの状態であるかを読み出すトランジスタ素子と、を有することを特徴とするメモリ素子。 The switching element according to any one of claims 1 to 6,
A memory element, comprising: a transistor element that reads out whether the switching element is in an on state or an off state.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009045644A JP5476742B2 (en) | 2009-02-27 | 2009-02-27 | Switching element, switching element manufacturing method, electronic device, logic integrated circuit, and memory element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009045644A JP5476742B2 (en) | 2009-02-27 | 2009-02-27 | Switching element, switching element manufacturing method, electronic device, logic integrated circuit, and memory element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010199498A true JP2010199498A (en) | 2010-09-09 |
JP5476742B2 JP5476742B2 (en) | 2014-04-23 |
Family
ID=42823890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009045644A Expired - Fee Related JP5476742B2 (en) | 2009-02-27 | 2009-02-27 | Switching element, switching element manufacturing method, electronic device, logic integrated circuit, and memory element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5476742B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013136798A1 (en) * | 2012-03-16 | 2013-09-19 | 日本電気株式会社 | Variable resistance element, semiconductor device having variable resistance element, semiconductor device manufacturing method, and programming method using variable resistance element |
JP2014075424A (en) * | 2012-10-03 | 2014-04-24 | Toshiba Corp | Nonvolatile variable resistance element, controller and memory device |
JP2018137452A (en) * | 2012-02-09 | 2018-08-30 | 株式会社半導体エネルギー研究所 | Semiconductor device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006319028A (en) * | 2005-05-11 | 2006-11-24 | Nec Corp | Switching element, rewritable logic integrated circuit, and memory element |
JP2008244090A (en) * | 2007-03-27 | 2008-10-09 | Nec Corp | Switching device and method for manufacturing switching device |
-
2009
- 2009-02-27 JP JP2009045644A patent/JP5476742B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006319028A (en) * | 2005-05-11 | 2006-11-24 | Nec Corp | Switching element, rewritable logic integrated circuit, and memory element |
JP2008244090A (en) * | 2007-03-27 | 2008-10-09 | Nec Corp | Switching device and method for manufacturing switching device |
Non-Patent Citations (1)
Title |
---|
JPN6013048232; Kaupo Kukli et al.: 'Journal of Crystal Growth' Influence of atomic layer deposition parameters on the phase content of Ta2O5 films Volume 212, Issues 3-4, 200005, pp.459-468 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018137452A (en) * | 2012-02-09 | 2018-08-30 | 株式会社半導体エネルギー研究所 | Semiconductor device |
US10600792B2 (en) | 2012-02-09 | 2020-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device and method for manufacturing semiconductor device |
WO2013136798A1 (en) * | 2012-03-16 | 2013-09-19 | 日本電気株式会社 | Variable resistance element, semiconductor device having variable resistance element, semiconductor device manufacturing method, and programming method using variable resistance element |
US20150103583A1 (en) * | 2012-03-16 | 2015-04-16 | Nec Corporation | Variable resistance element, semiconductor device having variable resistance element, semiconductor device manufacturing method, and programming method using variable resistance element |
JPWO2013136798A1 (en) * | 2012-03-16 | 2015-08-03 | 日本電気株式会社 | Resistance change element, semiconductor device having the resistance change element, method for manufacturing the semiconductor device, and programming method using the resistance change element |
US9548115B2 (en) | 2012-03-16 | 2017-01-17 | Nec Corporation | Variable resistance element, semiconductor device having variable resistance element, semiconductor device manufacturing method, and programming method using variable resistance element |
JP2014075424A (en) * | 2012-10-03 | 2014-04-24 | Toshiba Corp | Nonvolatile variable resistance element, controller and memory device |
Also Published As
Publication number | Publication date |
---|---|
JP5476742B2 (en) | 2014-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006319028A (en) | Switching element, rewritable logic integrated circuit, and memory element | |
JP5066918B2 (en) | Switching element, rewritable logic integrated circuit, and memory element | |
US7960712B2 (en) | Switching element, switching element drive method and fabrication method, reconfigurable logic integrated circuit, and memory element | |
JP5309615B2 (en) | Resistance change type memory and manufacturing method thereof | |
US8664651B2 (en) | Switching device and method of manufacturing the same | |
US9379322B2 (en) | Highly reliable nonvolatile memory and manufacturing method thereof | |
JP5690574B2 (en) | Thin film transistor and method for forming the same | |
CN105765720B (en) | Semiconductor device | |
TW201238053A (en) | Oxide semiconductor thin film transistor, and method of manufacturing the same | |
WO2008001712A1 (en) | Switching element, semiconductor device, rewritable logical integrated circuit, and memory element | |
JP5135797B2 (en) | Switching element, switching element manufacturing method, rewritable logic integrated circuit, and memory element | |
US20180061890A1 (en) | Switching element, semiconductor device, and semiconductor device manufacturing method | |
JP5476742B2 (en) | Switching element, switching element manufacturing method, electronic device, logic integrated circuit, and memory element | |
JPWO2007091532A1 (en) | Switching element, rewritable logic integrated circuit, and memory element | |
TWI549263B (en) | Memory structure and preparation method thereof | |
JP5477687B2 (en) | Switching element, switching element operating method, switching element manufacturing method, rewritable logic integrated circuit, and memory element | |
JPWO2006070698A1 (en) | Switching element, switching element driving method and manufacturing method, integrated circuit device, and memory element | |
JP2006287084A (en) | Thin-film transistor element and manufacturing method thereof | |
JP5446238B2 (en) | Resistance change element and operation method thereof | |
WO2013120285A1 (en) | Semiconductor memory device and access method therefor | |
JP2009267204A (en) | Circuit device, and control method | |
CN104716193A (en) | Thin film transistor and preparation method and application thereof | |
JP2012216724A (en) | Resistance storage device, and writing method thereof | |
JPWO2019009296A1 (en) | Switching element, switching method, and semiconductor device | |
JP2015065240A (en) | Current control element and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110920 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5476742 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |