JP2010193085A - Duty correction circuit - Google Patents

Duty correction circuit Download PDF

Info

Publication number
JP2010193085A
JP2010193085A JP2009034262A JP2009034262A JP2010193085A JP 2010193085 A JP2010193085 A JP 2010193085A JP 2009034262 A JP2009034262 A JP 2009034262A JP 2009034262 A JP2009034262 A JP 2009034262A JP 2010193085 A JP2010193085 A JP 2010193085A
Authority
JP
Japan
Prior art keywords
signal
period
value
counter
count value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009034262A
Other languages
Japanese (ja)
Inventor
Naohisa Takayama
直久 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009034262A priority Critical patent/JP2010193085A/en
Publication of JP2010193085A publication Critical patent/JP2010193085A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a duty correction circuit which can perform duty correction of the reception signals of various types of transmission methods/transmission rates. <P>SOLUTION: A transmission method/rate determining portion (63) removes the impulse noise of a reception signal (IN) from a receiving terminal (2) by a majority vote circuit (50). A rising point interval is detected by using a signal after noise removal by a rising point detection circuit (11), a second counter (12), and a rising point period detecting circuit (13). Based on the maximum value and on the minimum value of the detected rising point period, a transmission method and a transmission rate of the reception signal are identified by a transmission method/rate determining circuit (70) according to predetermined criteria. A waveform distortion detection/correcting circuit (9) sets the upper limit for a pulse width, according to the determined transmission method and rate and performs a waveform distortion detection/correction of the reception signal, according to the upper limit. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明はデューティ補正回路に関し、特に、通信において利用される符号ビットを表現する信号のデューティ比を補正し、ビット誤り率を低減するデューティ補正回路の構成に関する。   The present invention relates to a duty correction circuit, and more particularly to a configuration of a duty correction circuit that corrects a duty ratio of a signal representing a sign bit used in communication and reduces a bit error rate.

通信分野においては、種々の符号化方式に従ってデータが符号化されて転送される。このデータ通信において、送信側および受信側で同期を取る必要がある。この同期を簡易に確立する符号化方式の1つに、「マンチェスタ符号」といわれる符号方式がある。このマンチェスタ符号は、転送データ(ビット)の中央部においてデータに遷移を生じさせる。したがって、転送データのビット期間を規定するクロックサイクルの中央部において遷移が生じるため、転送データビットにクロック信号が埋込まれているのと等価となり、この転送データ率からクロック信号を容易に再生することができる。しかしながら、この場合、デューティ比50%のクロック信号に基づいて、ビットサイクル(ビット期間)の中央部において遷移を生じさせており、送信経路等での波形歪み等によりデューティ比が50%からずれた場合、正確にデータの復調を行なうことができなくなる。   In the communication field, data is encoded and transferred according to various encoding methods. In this data communication, it is necessary to synchronize on the transmission side and the reception side. One encoding method for easily establishing this synchronization is an encoding method called “Manchester code”. This Manchester code causes a transition in the data at the center of the transfer data (bits). Therefore, a transition occurs at the center of the clock cycle that defines the bit period of the transfer data, which is equivalent to embedding the clock signal in the transfer data bit, and the clock signal is easily reproduced from this transfer data rate. be able to. However, in this case, based on a clock signal with a duty ratio of 50%, a transition occurs at the center of the bit cycle (bit period), and the duty ratio deviates from 50% due to waveform distortion in the transmission path or the like. In this case, the data cannot be accurately demodulated.

このようなマンチェスタ符号のデューティ比を補正することを目的とする構成が、特許文献1(特開2002−354055号公報)に示されている。特許文献1に示されるデューティ補正回路においては、受信信号のエッジ(遷移)を検出し、エッジ検出に応答してサンプリング周波数でカウンタを行なうカウンタのカウント値を初期化(リセット)する。このカウンタのカウント値とエッジ検出信号とに従って、受信信号のエッジ間隔が、所定のクロック信号のデューティ比50%に対応しているかを判別する。デューティ比50%からずれている場合には、受信信号を強制的に反転して、補正受信信号を生成する。   A configuration aimed at correcting the duty ratio of such Manchester code is disclosed in Patent Document 1 (Japanese Patent Laid-Open No. 2002-354055). In the duty correction circuit disclosed in Patent Document 1, an edge (transition) of a received signal is detected, and a count value of a counter that performs a counter at a sampling frequency in response to the edge detection is initialized (reset). In accordance with the count value of the counter and the edge detection signal, it is determined whether the edge interval of the received signal corresponds to a duty ratio of 50% of a predetermined clock signal. If the duty ratio deviates from 50%, the received signal is forcibly inverted to generate a corrected received signal.

このマンチェスタ符号化方式においては、各シンボル(転送データビット)ごとにゼロクロス点が存在し、このゼロクロス点間隔が、1シンボル周期または0.5シンボル周期と予め定められている。この特徴を利用して、受信信号のデューティ比が50%よりずれているかを判別している。   In this Manchester encoding system, there is a zero cross point for each symbol (transfer data bit), and the zero cross point interval is predetermined as one symbol period or 0.5 symbol period. Using this feature, it is determined whether the duty ratio of the received signal is deviated from 50%.

また、データ識別用のクロック信号のデューティを、データビットの波形のデューティをモニタして調整することにより、クロック信号のデューティを調整する構成が、特許文献2(特開平11−127142号公報)に示されている。この特許文献2に示される構成においては、デューティは、データビットの波高値の中央値での、1パルスの占める時間幅の1タイムスロット(シンボル周期)Tに対する割合と定義しており、このデューティ100%のクロック信号を生成することを目的とする。この特許文献2に示される構成においては、デューティ可変手段により、データ信号のデューティを変更可能とし、このデューティ可変手段から出力されるデータ信号のデューティをモニタする。このデューティモニタかけのデューティが所定値となるように、デューティ可変手段を制御し、このデューティモニタ手段から出力されるデータ信号と同期したデータ識別用クロック信号を生成する。   Japanese Patent Laid-Open No. 11-127142 discloses a configuration in which the duty of the clock signal for data identification is adjusted by monitoring the duty of the waveform of the data bit to adjust the duty of the clock signal. It is shown. In the configuration shown in Patent Document 2, the duty is defined as the ratio of the time width occupied by one pulse to one time slot (symbol period) T at the median of the peak values of the data bits. The purpose is to generate a 100% clock signal. In the configuration disclosed in Patent Document 2, the duty of the data signal can be changed by the duty variable means, and the duty of the data signal output from the duty variable means is monitored. The duty variable means is controlled so that the duty on the duty monitor becomes a predetermined value, and a data identification clock signal synchronized with the data signal output from the duty monitor means is generated.

特開2002−354055号公報JP 2002-354055 A 特開平11−127142号公報JP-A-11-127142

データ伝送方式および伝送速度として、単一の伝送方式および伝送速度が利用される通信分野においては、上述の特許文献1および2に示される構成で、デューティの調整が可能であると考えられる。しかしながら、転送データについて、複数のデータ伝送方式および/または伝送速度が存在する場合、上述の特許文献1および2に示される構成では対応することができなくなる。   In the communication field where a single transmission method and transmission rate are used as the data transmission method and transmission rate, it is considered that the duty can be adjusted with the configurations shown in Patent Documents 1 and 2 described above. However, when there are a plurality of data transmission schemes and / or transmission speeds for the transfer data, the configurations described in Patent Documents 1 and 2 cannot cope with the transfer data.

たとえば、非接触カードなどのICカードを利用する分野においては、データ伝送方式として、マンチェスタ符号化方式、TypeA規格およびTypeB規格が存在し、また、データの伝送速度についても、搬送周波数(13.56MHz)により規定される周期(シンボル周期)の整数倍の周波数でデータ伝送が行なわれている。したがって、同一の受信装置を用いて複数の種類の伝送方式の受信信号に対応するシステムにおいては、複数種類の伝送方式/速度のデータに対してデューティ比を調整することが要求される。例えば、上述のような非接触カード用途において、たとえば自動改札に、この非接触カードを利用する場合、複数の伝送方式および伝送速度に対応することが必要となる。   For example, in the field using an IC card such as a non-contact card, there are a Manchester encoding method, a Type A standard, and a Type B standard as data transmission methods, and the data transmission rate is also a carrier frequency (13.56 MHz). Data transmission is performed at a frequency that is an integral multiple of the period (symbol period) defined by (1). Therefore, in a system corresponding to a plurality of types of transmission system received signals using the same receiver, it is required to adjust the duty ratio for data of a plurality of types of transmission systems / speeds. For example, in the non-contact card application as described above, when this non-contact card is used for, for example, an automatic ticket gate, it is necessary to support a plurality of transmission methods and transmission speeds.

それゆえ、この発明の目的は、複数種類の伝送方式/速度に対して受信信号のデューティを補正することのできるデューティ補正回路を提供することである。   Therefore, an object of the present invention is to provide a duty correction circuit capable of correcting the duty of a received signal for a plurality of types of transmission methods / speeds.

この発明に係るデューティ補正回路は、受信信号の連続する同一方向の遷移の間の時間を検出し、その検出した遷移間時間に従って受信信号の少なくとも伝送方式を判定する。このとき、また、受信信号の第1の論理レベルの継続時間を観測し、この観測された継続時間と判定された結果とに基づいて受信信号の波形歪みを検出し、その検出された波形歪みに応答して、受信信号を強制的に反転して補正信号を生成する。   The duty correction circuit according to the present invention detects a time between successive transitions in the same direction of a received signal, and determines at least a transmission method of the received signal according to the detected inter-transition time. At this time, the duration of the first logic level of the received signal is observed, the waveform distortion of the received signal is detected based on the observed duration and the determined result, and the detected waveform distortion is detected. In response to this, the received signal is forcibly inverted to generate a correction signal.

受信信号の伝送方式に従って、同一方向の遷移間時間は、伝送方式に従って一義的に定められる。したがって、この遷移間時間に従って伝送方式を判定して、受信信号の伝送方式に従った立上りおよび立下りの間の時間を検出することにより、波形歪みが存在するかを識別できる。これにより、正確に、受信信号の伝送方式に応じて波形歪みの検出および補正を行なうことができ、復調時のビット誤りを低減することができる。   According to the transmission method of the received signal, the time between transitions in the same direction is uniquely determined according to the transmission method. Therefore, by determining the transmission method according to the inter-transition time and detecting the time between rising and falling according to the transmission method of the received signal, it is possible to identify whether there is waveform distortion. As a result, it is possible to accurately detect and correct waveform distortion according to the transmission method of the received signal, and to reduce bit errors during demodulation.

この発明において利用されるマンチェスタ符号の信号波形を示す図である。It is a figure which shows the signal waveform of the Manchester code | cord | chord utilized in this invention. この発明において利用されるTypeA符号の信号波形を示す図である。It is a figure which shows the signal waveform of the TypeA code | symbol utilized in this invention. この発明において利用されるTypeB符号の信号波形を示す図である。It is a figure which shows the signal waveform of the TypeB code | symbol utilized in this invention. この発明の実施の形態1に従うデューティ補正回路の全体の構成を概略的に示す図である。1 schematically shows an entire configuration of a duty correction circuit according to a first embodiment of the present invention. FIG. この発明の実施の形態1における伝送方式判定および歪み検出/補正の処理シーケンスを示す図である。It is a figure which shows the processing sequence of the transmission system determination and distortion detection / correction in Embodiment 1 of this invention. この発明の実施の形態1におけるマンチェスタ符号、TypeA符号およびTypeB符号の信号波形を歪みなしおよび歪みありそれぞれについて示す図である。It is a figure which shows the signal waveform of a Manchester code | symbol, TypeA code | symbol, and TypeB code | symbol in Embodiment 1 of this invention about each with no distortion. この発明の実施の形態1に従うデューティ補正回路の動作を示すフロー図である。It is a flowchart which shows operation | movement of the duty correction circuit according to Embodiment 1 of this invention. この発明の実施の形態1におけるマンチェスタ符号の長パルスの歪み検出/補正操作を示すタイミング図である。It is a timing diagram which shows distortion detection / correction operation of the long pulse of Manchester code | symbol in Embodiment 1 of this invention. この発明の実施の形態1におけるマンチェスタ符号の短パルスの歪み検出/補正処理を示すタイミング図である。It is a timing diagram which shows the distortion detection / correction process of the short pulse of Manchester code | symbol in Embodiment 1 of this invention. この発明の実施の形態1におけるTypeA符号の長パルスの歪み検出/補正処理を示すタイミング図である。It is a timing diagram which shows the distortion detection / correction process of the long pulse of Type A code in Embodiment 1 of this invention. この発明の実施の形態1におけるTypeB符号のパルス波形歪み検出および補正動作処理を示すタイミング図である。It is a timing chart which shows the pulse waveform distortion detection and correction operation | movement process of TypeB code | symbol in Embodiment 1 of this invention. 図4に示す立上り点周期保存メモリの構成の一例を概略的に示す図である。FIG. 5 is a diagram schematically showing an example of a configuration of a rising point cycle storage memory shown in FIG. 4. 図4に示す伝送方式判定回路の構成の一例を概略的に示す図である。FIG. 5 is a diagram schematically showing an example of a configuration of a transmission method determination circuit shown in FIG. 4. 図4に示す波形歪み検出回路5の構成の一例を概略的に示す図である。FIG. 5 is a diagram schematically showing an example of the configuration of a waveform distortion detection circuit 5 shown in FIG. 4. 図14に示す波形歪み検出回路の動作を示すタイミング図である。FIG. 15 is a timing diagram illustrating an operation of the waveform distortion detection circuit illustrated in FIG. 14. 図14に示す波形歪み検出回路の動作を示すタイミング図である。FIG. 15 is a timing diagram illustrating an operation of the waveform distortion detection circuit illustrated in FIG. 14. この発明の実施の形態2に従うデューティ補正回路の全体の構成を概略的に示す図である。It is a figure which shows schematically the whole structure of the duty correction circuit according to Embodiment 2 of this invention. 図17に示す多数決回路の構成の一例を概略的に示す図である。FIG. 18 is a diagram schematically showing an example of the configuration of the majority circuit shown in FIG. 17. 図18に示す多数決回路の動作を示すタイミング図である。FIG. 19 is a timing chart showing an operation of the majority circuit shown in FIG. 18. この発明の実施の形態2におけるマンチェスタ符号に対する多数決回路の処理を示すタイミング図である。It is a timing diagram which shows the process of the majority circuit with respect to Manchester code | cord | chord in Embodiment 2 of this invention. この発明の実施の形態2におけるTypeA符号に対する多数決回路の動作を示すタイミング図である。It is a timing diagram which shows operation | movement of the majority circuit with respect to TypeA code | symbol in Embodiment 2 of this invention. この発明の実施の形態2におけるTypeB符号に対する多数決回路の処理を示すタイミング図である。It is a timing diagram which shows the process of the majority circuit with respect to TypeB code | symbol in Embodiment 2 of this invention. この発明の実施の形態2に従うデューティ補正回路の動作を示すフロー図である。It is a flowchart which shows the operation | movement of the duty correction circuit according to Embodiment 2 of this invention. この発明の実施の形態3に従うデューティ補正回路の全体の構成を概略的に示す図である。It is a figure which shows roughly the whole structure of the duty correction circuit according to Embodiment 3 of this invention. 伝送速度106kbpsのマンチェスタ符号の歪み有りおよび無しの信号波形を示す図である。It is a figure which shows the signal waveform with and without distortion of the Manchester code | symbol of the transmission rate of 106 kbps. 伝送速度212kbpsのマンチェスタ符号の歪み有りおよび無しの信号波形を示す図である。It is a figure which shows the signal waveform with and without distortion of the Manchester code | symbol of the transmission rate of 212 kbps. 伝送速度424kbpsのマンチェスタ符号の歪みの有無における信号波形を示す図である。It is a figure which shows the signal waveform in the presence or absence of distortion of the Manchester code | symbol of the transmission rate of 424 kbps. 伝送速度847kbpsのマンチェスタ符号、TypeA符号およびTypeB符号の歪みの有無に応じた信号波形を示す図である。It is a figure which shows the signal waveform according to the presence or absence of distortion of the Manchester code | symbol of a transmission rate of 847 kbps, TypeA code, and TypeB code. 伝送速度106kbpsのTypeA符号の歪みの有無に応じた信号波形を示す図である。It is a figure which shows the signal waveform according to the presence or absence of distortion of the Type A code | symbol of the transmission rate of 106 kbps. 伝送速度212kbpsのTypeA符号の歪みの有無に応じた信号波形の一例を示す図である。It is a figure which shows an example of the signal waveform according to the presence or absence of distortion of the Type A code | symbol of the transmission rate of 212 kbps. 伝送速度424kbpsのTypeA符号の歪みの有無に応じた信号波形を示す図である。It is a figure which shows the signal waveform according to the presence or absence of distortion of the TypeA code | symbol of the transmission rate of 424 kbps. 伝送速度106kbpsのTypeB符号の歪みの有無に応じた信号波形を示す図である。It is a figure which shows the signal waveform according to the presence or absence of distortion of the Type B code | symbol of the transmission rate of 106 kbps. 伝送速度212kbpsのTypeB符号の歪みの有無に応じた信号波形を示す図である。It is a figure which shows the signal waveform according to the presence or absence of distortion of the Type B code | symbol of the transmission rate of 212 kbps. 伝送速度423kbpsのTypeB符号の歪みの有無に応じた信号波形の一例を示す図である。It is a figure which shows an example of the signal waveform according to the presence or absence of distortion of the Type B code | symbol of the transmission rate of 423 kbps. この発明の実施の形態3における各符号と伝送速度の立上り点間隔の最大および最小値を一覧して示す図である。It is a figure which lists and shows the maximum and the minimum value of each code | symbol in Embodiment 3 of this invention, and the rising point interval of a transmission rate. この発明の実施の形態3における伝送方式および伝送速度の判定基準を一覧にして示す図である。It is a figure which lists and shows the criterion of the transmission system and transmission speed in Embodiment 3 of this invention. この発明の実施の形態3におけるデューティ補正回路の動作を示すフロー図である。It is a flowchart which shows operation | movement of the duty correction circuit in Embodiment 3 of this invention. この発明の実施の形態3におけるデューティ補正回路の動作を示すフロー図である。It is a flowchart which shows operation | movement of the duty correction circuit in Embodiment 3 of this invention. この発明の実施の形態3におけるデューティ補正回路の動作を示すフロー図である。It is a flowchart which shows operation | movement of the duty correction circuit in Embodiment 3 of this invention. この発明の実施の形態3における伝送速度424kbpsのTypeA符号の歪み検出/補正動作を示すタイミング図である。It is a timing diagram which shows the distortion detection / correction operation | movement of the TypeA code | symbol of the transmission rate 424kbps in Embodiment 3 of this invention. この発明の実施の形態3における伝送速度212kbpsのTypeA符号の波形歪みの検出/補正処理を示すタイミング図である。It is a timing diagram which shows the detection / correction processing of the waveform distortion of the Type A code | symbol of the transmission rate 212kbps in Embodiment 3 of this invention. この発明の実施の形態3における伝送速度106kbpsのTypeA符号の波形歪みの検出および補正動作を示すタイミング図である。It is a timing diagram which shows the detection and correction | amendment operation | movement of the waveform distortion of the TypeA code | cord | chord of the transmission rate of 106 kbps in Embodiment 3 of this invention. この発明の実施の形態3における伝送速度212kbpsのTypeB符号の波形歪みの検出/補正動作を示すタイミング図である。It is a timing diagram which shows the detection / correction operation | movement of the waveform distortion of the Type B code | symbol of the transmission rate 212kbps in Embodiment 3 of this invention. この発明の実施の形態3における伝送速度414kbpsのマンチェスタ符号の歪み検出/補正動作を示すタイミング図である。It is a timing diagram which shows the distortion detection / correction operation | movement of the Manchester code | symbol of the transmission rate 414kbps in Embodiment 3 of this invention. この発明の実施の形態3における伝送速度212kbpsのマンチェスタ符号の歪み検出/補正の動作を示すタイミング図である。It is a timing diagram which shows the operation | movement of distortion detection / correction of the Manchester code | symbol of the transmission rate 212kbps in Embodiment 3 of this invention. この発明の実施の形態3にける伝送速度106kbpsのマンチェスタ符号の歪み検出/補正処理を示すタイミング図である。It is a timing diagram which shows the distortion detection / correction processing of the Manchester code | symbol of the transmission rate of 106 kbps in Embodiment 3 of this invention. この発明の実施の形態3における伝送方式/速度判定回路70の構成の一例を概略的に示す図である。It is a figure which shows roughly an example of a structure of the transmission system / speed determination circuit 70 in Embodiment 3 of this invention. この発明の実施の形態3における波形歪み検出回路の構成の一例を概略的に示す図である。It is a figure which shows roughly an example of a structure of the waveform distortion detection circuit in Embodiment 3 of this invention. この発明の実施の形態4に従うデューティ補正回路の全体の構成を概略的に示す図である。It is a figure which shows schematically the whole structure of the duty correction circuit according to Embodiment 4 of this invention. この発明の実施の形態4におけるインパルスノイズを有するマンチェスタ符号の信号波形を示す図である。It is a figure which shows the signal waveform of the Manchester code | cord | chord which has impulse noise in Embodiment 4 of this invention. この発明の実施の形態4における多数決回路が出力するマンチェスタ符号の信号波形を示す図である。It is a figure which shows the signal waveform of the Manchester code | cord | chord output from the majority circuit in Embodiment 4 of this invention. この発明の実施の形態4におけるインパルスノイズを有するTypeA符号の信号波形を示す図である。It is a figure which shows the signal waveform of the TypeA code | symbol which has impulse noise in Embodiment 4 of this invention. この発明の実施の形態4における多数決回路のTypeA符号の出力信号波形を示す図である。It is a figure which shows the output signal waveform of the TypeA code | symbol of the majority circuit in Embodiment 4 of this invention. この発明の実施の形態4におけるインパルスノイズを有するTypeB符号の信号波形を示す図である。It is a figure which shows the signal waveform of the TypeB code | symbol which has impulse noise in Embodiment 4 of this invention. この発明の実施の形態4における多数決回路のTypeB符号の出力信号波形を示す図である。It is a figure which shows the output signal waveform of the TypeB code | symbol of the majority circuit in Embodiment 4 of this invention. この発明の実施の形態4におけるデューティ補正回路の動作を示すフロー図である。It is a flowchart which shows operation | movement of the duty correction circuit in Embodiment 4 of this invention.

[実施の形態1]
図1は、この発明に従うデューティ補正回路に与えられる受信信号の符号化方式の1つであるマンチェスタ符号のシンボルのコード表を示す図である。このマンチェスタ符号はNRZ(ノンリターンツーゼロ符合:Non-Return To Zero Code)であり、連続するシンボルの間に“0”が挿入されない。このマンチェスタ符号化方式においては、1シンボル期間Tの中央において信号の論理レベルを変化させる。この場合、シンボルが“0”のときには、この中央部においてLレベルからHレベルに信号を立上げる。一方シンボルが“1”のときには、この中央部においてHレベルからLレベルに信号の論理レベルを立下げる。すなわち、1シンボル期間Tの前半期間(T/2)においてHレベルであり、後半期間がLレベルであれば、そのシンボルは“1”と判定され、一方、1シンボル期間Tの前半期間がLレベルであり、後半期間がHレベルのときには、そのシンボルは“0”と判定される。
[Embodiment 1]
FIG. 1 is a diagram showing a code table of Manchester code symbols which is one of received signal encoding methods applied to a duty correction circuit according to the present invention. This Manchester code is NRZ (Non-Return To Zero Code), and “0” is not inserted between consecutive symbols. In this Manchester encoding system, the logic level of the signal is changed in the center of one symbol period T. In this case, when the symbol is “0”, the signal is raised from the L level to the H level in the central portion. On the other hand, when the symbol is “1”, the logic level of the signal is lowered from the H level to the L level in this central portion. That is, if the first half period (T / 2) of one symbol period T is at the H level and the latter half period is at the L level, the symbol is determined to be “1”, while the first half period of the one symbol period T is L. When the second half period is at the H level, the symbol is determined to be “0”.

図1においては、2つの連続するシンボル、すなわち前シンボルおよび後シンボルが(00)、(01)、(10)、(11)の場合の信号波形を、図1(a)−(d)にそれぞれ示す。   In FIG. 1, signal waveforms when two consecutive symbols, that is, the preceding symbol and the succeeding symbol are (00), (01), (10), (11) are shown in FIGS. 1 (a)-(d). Each is shown.

この図1(a)−(d)に示すように、マンチェスタ符号化方式においては、1シンボル期間の中央点で信号の論理レベルが変化されるため、このシンボルのエッジに同期して再生クロック信号を生成する必要がある。従って、正確な受信データの復調のためには、デューティを正確に50%に設定されたクロック信号を生成する必要がある。以下の説明において、「デューティ」は、1シンボル期間Tに対するHレベル期間の割合を示すものとしてこの用語を用いる。   As shown in FIGS. 1A to 1D, in the Manchester encoding system, the logical level of the signal is changed at the center point of one symbol period, so that the recovered clock signal is synchronized with the edge of this symbol. Must be generated. Therefore, in order to accurately demodulate received data, it is necessary to generate a clock signal with a duty set to exactly 50%. In the following description, the term “duty” is used to indicate the ratio of the H level period to one symbol period T.

図2は、この発明において利用される受信信号の他の伝送方式(符号化方式)の信号波形を示す図である。図2においては、TypeA符号の波形を示す。このTypeA符号は、マンチェスタ符号と同様、NRZ符号であり、マンチェスタ符号を副搬送波で変調する。図2(a)−(d)においては、図1と同様、2つのシンボル、すなわち、前シンボルおよび後シンボルの信号波形を示す。この副搬送波は、1シンボル周期Tの1/4倍の周期T/4を有する。   FIG. 2 is a diagram showing a signal waveform of another transmission method (encoding method) of the received signal used in the present invention. In FIG. 2, the waveform of the Type A code is shown. This Type A code is an NRZ code, similar to the Manchester code, and modulates the Manchester code with a subcarrier. 2A to 2D show signal waveforms of two symbols, that is, a front symbol and a rear symbol, as in FIG. This subcarrier has a period T / 4 which is 1/4 of one symbol period T.

図2(a)−(d)においては、シンボル列(00)、(01)、(10)、および(11)の波形をそれぞれ示す。   2A to 2D show the waveforms of the symbol strings (00), (01), (10), and (11), respectively.

図2(a)−(d)に示すように、論理“0”のシンボルに対しては、1シンボル周期の後半期間(T/2)が、副搬送波で変調され、シンボルが論理“1”のときには、この1シンボル周期Tの前半期間が副搬送波で変調される。このTypeA符号においても、1シンボル周期の前半および後半の期間のいずれが変調されているかにより、論理“0”および“1”が識別される。非変調部分は、Hレベルに維持される。   As shown in FIGS. 2A to 2D, for a symbol of logic “0”, the second half period (T / 2) of one symbol period is modulated with a subcarrier, and the symbol is logic “1”. In this case, the first half period of this one-symbol period T is modulated by the subcarrier. Also in this Type A code, logic “0” and “1” are identified depending on which of the first half and the latter half of one symbol period is modulated. The unmodulated part is maintained at the H level.

図3は、この発明において対象とされる受信信号の伝送方式がTypeB符号化方式の場合の符号の波形を示す図である。図3においても、2つの連続するシンボル、すなわち、前シンボルおよび後シンボルの信号波形を示す。このTypeB符号も、NRZ符号であり、図3(a)−(d)において、シンボル列(00)、(01)、(10)、および(11)の信号波形をそれぞれ示す。   FIG. 3 is a diagram showing a code waveform when the transmission method of the received signal targeted in the present invention is the Type B encoding method. FIG. 3 also shows signal waveforms of two consecutive symbols, that is, the front symbol and the rear symbol. This Type B code is also an NRZ code, and shows the signal waveforms of symbol strings (00), (01), (10), and (11) in FIGS.

図3(a)−(d)に示すように、TypeB符号化方式においては、NRZ符号化方式に従って符号化され、このNRZ符号をBPSK(バイナリフェーズシフトキーイング:Binary Phase Shift Keying)で変調された副搬送波を利用して負荷変調する。こで、負荷変調とは、副搬送波を用いて搬送波を変調することを示す。このBPSK方式は、デジタル信号の2値状態に応じて、搬送波の位相を初期位相かまたはこの初期位相を180度位相変位させた位相(反転値)のいずれかに設定する。   As shown in FIGS. 3A to 3D, in the Type B encoding method, encoding is performed according to the NRZ encoding method, and this NRZ code is modulated by BPSK (Binary Phase Shift Keying). Load modulation is performed using a subcarrier. Here, load modulation refers to modulating a carrier wave using a subcarrier. In the BPSK system, the phase of the carrier wave is set to either an initial phase or a phase (inverted value) obtained by shifting the initial phase by 180 degrees according to the binary state of the digital signal.

図3(a)−(d)に示すように、シンボルの論理値が“0”のときには、Hレベルから始まるパルス信号が生成され、一方、シンボルの論理値が“1”のときには、シンボルの初期値を反転したLレベルからパルス列を生成する。このTypeB符号の場合においても、パルス信号の周期(副搬送波の周期)は、シンボル周期Tの1/4倍のT/4である。すなわち、TypeB符号の場合には、このパルスの伝送速度は同一であるものの、論理“1”および“0”で、その位相が180度変位している。   As shown in FIGS. 3A to 3D, when the logical value of the symbol is “0”, a pulse signal starting from the H level is generated. On the other hand, when the logical value of the symbol is “1”, A pulse train is generated from the L level obtained by inverting the initial value. Also in the case of this Type B code, the period of the pulse signal (subcarrier period) is T / 4 which is 1/4 of the symbol period T. That is, in the case of the Type B code, although the transmission speed of this pulse is the same, the phase is shifted by 180 degrees with logic “1” and “0”.

これらの図1から図3に示すマンチェスタ符号、TypeA符号およびTypeB符号のそれぞれ伝送方式の異なる符号を受信信号として受けてそのデューティを補正する。ここで、「伝送方式」は、符号化方式と同一の意味で用いる。従って、符号化方式が同じで、伝送速度が異なる符号は、伝送方式が同じである。   The codes having different transmission methods of the Manchester code, Type A code, and Type B code shown in FIGS. 1 to 3 are received as received signals and the duty is corrected. Here, “transmission method” is used in the same meaning as the encoding method. Therefore, codes having the same encoding method and different transmission rates have the same transmission method.

図4は、この発明の実施の形態1に従うデューティ補正回路の構成を概略的に示す図である。図4において、デューティ補正回路1は、受信信号INの歪みを検出して補正する歪み検出補正部9と、受信信号INの伝送方式を判定する伝送方式判定部10を含む。   FIG. 4 schematically shows a structure of the duty correction circuit according to the first embodiment of the present invention. 4, the duty correction circuit 1 includes a distortion detection correction unit 9 that detects and corrects distortion of the reception signal IN, and a transmission method determination unit 10 that determines the transmission method of the reception signal IN.

歪み検出補正部9は、受信端子2から与えられる受信信号INの立上りエッジおよび立下りエッジを検出するエッジ検出回路3と、エッジ検出回路3のエッジ検出に従ってそのカウント値がリセットされる第1カウンタ4と、第1カウンタ4のカウント値と伝送方式判定部10からの判定伝送方式とに従って受信信号の歪みを検出する波形歪み検出回路5と、受信信号INを反転する反転回路6と、波形歪み検出回路5からのセレクタ信号SELに従って受信信号INおよび反転回路6の出力信号の一方を選択して補正信号OUTを出力端子8に伝送するセレクタ7を含む。   The distortion detection correction unit 9 includes an edge detection circuit 3 that detects a rising edge and a falling edge of the reception signal IN given from the reception terminal 2, and a first counter whose count value is reset according to the edge detection of the edge detection circuit 3. 4, a waveform distortion detection circuit 5 that detects distortion of the received signal according to the count value of the first counter 4 and the determined transmission method from the transmission method determination unit 10, an inversion circuit 6 that inverts the received signal IN, and waveform distortion It includes a selector 7 that selects one of the received signal IN and the output signal of the inverting circuit 6 according to the selector signal SEL from the detection circuit 5 and transmits the correction signal OUT to the output terminal 8.

このデューティ補正回路1は、受信装置において設けられており、出力端子8からの補正信号OUTが、図示しない受信部へ与えられて、符号列のデコードなどの所定の受信処理が行なわれる。   The duty correction circuit 1 is provided in the receiving device, and a correction signal OUT from the output terminal 8 is given to a receiving unit (not shown) to perform a predetermined receiving process such as decoding of a code string.

エッジ検出回路3は、受信信号INに立上りエッジおよび立下りエッジを検出し、エッジ検出時に、リセット信号RSTを活性化する。第1カウンタ4は、エッジ検出回路3からリセット信号RSTが与えられるごとにそのカウント値を初期値にリセットする。波形歪み検出回路5は、伝送方式判定部10からの判定結果と第1カウンタ4からのカウント値とに従って、第1カウンタ4のカウント値が判定された伝送方式の条件を満たしているかに従ってセレクタ信号SELを選択的に活性化する。   The edge detection circuit 3 detects a rising edge and a falling edge in the reception signal IN, and activates the reset signal RST when the edge is detected. The first counter 4 resets the count value to the initial value every time the reset signal RST is given from the edge detection circuit 3. The waveform distortion detection circuit 5 selects the selector signal according to whether the count value of the first counter 4 satisfies the determined condition of the transmission method according to the determination result from the transmission method determination unit 10 and the count value from the first counter 4. Selectively activates SEL.

波形歪み検出回路5において波形歪みが検出されたとき、波形歪みに対応する期間セレクタ信号SELが活性化され、セレクタ7は、反転回路6の出力信号を選択して補正信号OUTを出力端子8に転送する。波形歪み非検出時および波形歪み補正後には、セレクタ信号SELは、非活性状態(Lレベル)に設定され、セレクタ7は、受信信号INを選択して出力端子に補正信号OUTを転送する。   When the waveform distortion is detected in the waveform distortion detection circuit 5, the selector signal SEL for a period corresponding to the waveform distortion is activated, and the selector 7 selects the output signal of the inverting circuit 6 and sends the correction signal OUT to the output terminal 8. Forward. When waveform distortion is not detected and after waveform distortion correction, the selector signal SEL is set to an inactive state (L level), and the selector 7 selects the reception signal IN and transfers the correction signal OUT to the output terminal.

第1カウンタ4は、シンボルの伝送速度、すなわち副搬送波の周期でカウント動作を行なっており、図1から3に示すマンチェスタ符号、TypeA符号およびTypeB符号いずれに対しても、同じクロック信号に同期してカウント動作を行なう(ここで、受信信号の伝送速度はすべて同じであるとする)。   The first counter 4 counts at the symbol transmission rate, that is, the sub-carrier cycle, and is synchronized with the same clock signal for all of the Manchester code, Type A code, and Type B code shown in FIGS. The counting operation is performed (assuming that the transmission speeds of the received signals are all the same).

伝送方式判定部10は、受信端子2からの受信信号INの立上り点を検出する立上り点検出回路11と、立上り点検出回路11の立上り点検出に応じてそのカウント値が初期値にリセットされる第2カウンタ12と、第2カウンタ12のカウント値に従って立上り点の周期を検出する立上り点周期検出回路13と、立上り点周期検出回路13の検出周期を保持する立上り点周期保存メモリ14と、立上り点周期検出回路13からの検出周期と立上り点周期保存メモリ14に格納される立上り点周期とに従って伝送方式判定を行なう伝送方式判定回路15を含む。   The transmission method determination unit 10 detects a rising point of the reception signal IN from the receiving terminal 2 and resets the count value to an initial value in response to the rising point detection of the rising point detection circuit 11. A second counter 12; a rising point cycle detection circuit 13 for detecting a rising point cycle according to the count value of the second counter 12; a rising point cycle storage memory 14 for holding a detection cycle of the rising point cycle detection circuit 13; A transmission system determination circuit 15 is included that performs transmission system determination according to the detection period from the point period detection circuit 13 and the rising point period stored in the rising point period storage memory 14.

立上り点検出回路11は、受信信号INの一方方向の遷移(LレベルからHレベルへの遷移またはHレベルからLレベルへの遷移)のいずれか一方のエッジを検出する構成であればよく、本実施の形態1のおいては、説明を簡単にするために、同一遷移として、立上り点(立上りエッジ)を検出する立上り点検出回路を示す。したがって、立上り点周期検出回路13および立上り周期保存メモリ14は、受信信号INの立下りエッジの間隔(周期)を検出する場合には、それぞれ、立下り点周期の検出および保存を行なう。   The rising point detection circuit 11 may be configured to detect one edge of one-way transition (transition from L level to H level or transition from H level to L level) of the reception signal IN. In the first embodiment, for the sake of simplicity, a rising point detection circuit that detects a rising point (rising edge) as the same transition is shown. Therefore, when detecting the interval (cycle) of the falling edge of the reception signal IN, the rising point cycle detection circuit 13 and the rising cycle storage memory 14 detect and store the falling point cycle, respectively.

図5は、この発明の実施の形態1におけるデューティ補正回路1における受信信号INに対する処理シーケンスを概略的に示す図である。図5において、受信信号INは、プリアンブル部21Aとシンボル列21Bを含む。プリアンブル部21Aにおいては、伝送信号の先頭部には、所定のパターンを持つプリアンブルパターンが配置され、シンボル列の送信の送信開始を指示する。このプリアンブル部21Aのパターンを利用して、同期確立等が行なわれる。シンボル列21Bにおいては、図1から3に示すような種々のパターンを有するシンボルが、各伝送方式に応じて伝送される。   FIG. 5 schematically shows a processing sequence for reception signal IN in duty correction circuit 1 according to the first embodiment of the present invention. In FIG. 5, the received signal IN includes a preamble portion 21A and a symbol string 21B. In the preamble section 21A, a preamble pattern having a predetermined pattern is arranged at the head of the transmission signal, and instructs to start transmission of symbol strings. Synchronization is established by using the pattern of the preamble portion 21A. In the symbol string 21B, symbols having various patterns as shown in FIGS. 1 to 3 are transmitted according to each transmission method.

本実施の形態1においては、このプリアンブル部21Aの前半部のプリアンブルパターンを用いて、信号波形の立上り点(または立下り点)を検出し、伝送方式を前半期間終了点(判定点)22までにおいて判定する。この判定点22以後の受信信号INの期間23においては、この判定された伝送方式に基づいて、歪み検出補正部9により歪み検出および歪み補正が行なわれる。プリアンブル部21Aのプリアンブルパターンを利用して伝送方式を判定することにより、必要な情報が伝送されるシンボル列21Bのシンボル(またはパルス列)のデューティを補正し、再生クロック信号を正確に生成して、受信信号のビット誤りを低減する。   In the first embodiment, the rising point (or falling point) of the signal waveform is detected using the preamble pattern of the first half of the preamble portion 21A, and the transmission method is changed to the end point (determination point) 22 of the first half period. Determine in In the period 23 of the received signal IN after the determination point 22, the distortion detection and correction unit 9 performs distortion detection and distortion correction based on the determined transmission method. By determining the transmission method using the preamble pattern of the preamble part 21A, the duty of the symbol (or pulse string) of the symbol string 21B in which necessary information is transmitted is corrected, and the reproduction clock signal is accurately generated, Reduce bit errors in the received signal.

図6は、図1に示す受信信号のシンボル列の波形の一例を示す図である。図6においては、各受信信号は、同一開始タイミングで受信される。図6において、各信号に対して配置される共通の時間軸のエッジに対しては、各信号に対して共通の符号を付して示す。   FIG. 6 is a diagram illustrating an example of a waveform of a symbol string of the reception signal illustrated in FIG. In FIG. 6, each received signal is received at the same start timing. In FIG. 6, common time axis edges arranged for the signals are denoted by the common reference numerals for the signals.

図6(a)−(d)において、マンチェスタ符号化された受信信号MA4−MA4の信号波形を示す。受信信号MA1は、シンボル列(11)のマンチェスタ符号であり、デューティが正確に50%で伝送され、立上りエッジRSAおよびRSBを有する。   6A to 6D show signal waveforms of the reception signals MA4 to MA4 that are Manchester encoded. Received signal MA1 is a Manchester code of a symbol sequence (11), is transmitted with a duty of exactly 50%, and has rising edges RSA and RSB.

図6において、信号波形の横に付する数字は、図1に示す第1カウンタ4および第2カウンタ12のカウント値を示す。これらのカウンタ4および12の各々は、1シンボル周期T1の1/32倍の周期、すなわちT1/32の周期Tcで動作し、このクロック信号の立上りエッジおよび立下りエッジをカウントする。この場合、カウンタの動作周期Tcの周波数は、13.56MHzであり、シンボル伝送速度は、13.56/64=212kbsである。この場合、連続する立上りエッジおよび立下りエッジ間の第1および第2カウンタ4および12のカウント値は、32である。   In FIG. 6, the numbers attached to the sides of the signal waveforms indicate the count values of the first counter 4 and the second counter 12 shown in FIG. Each of these counters 4 and 12 operates with a period of 1/32 times one symbol period T1, that is, with a period Tc of T1 / 32, and counts the rising edge and falling edge of this clock signal. In this case, the frequency of the counter operation period Tc is 13.56 MHz, and the symbol transmission rate is 13.56 / 64 = 212 kbps. In this case, the count value of the first and second counters 4 and 12 between successive rising edges and falling edges is 32.

図6(b)に示す受信信号MA2は、シンボル列(10)のマンチェスタ符号である。この場合、歪みなし信号であり、Lレベルの期間が、64カウント値となる。したがって、先頭の立上りエッジRSAから次の立上りエッジRSCまでの第2カウンタ12のカウント値は、96となる。   Received signal MA2 shown in FIG. 6B is a Manchester code of symbol sequence (10). In this case, the signal is a non-distortion signal, and the L level period is a 64 count value. Therefore, the count value of the second counter 12 from the leading rising edge RSA to the next rising edge RSC is 96.

図6(c)に示す受信信号MA3は、波形歪みが存在するシンボル列(11)のマンチェスタ符号である。この場合、Lレベル期間が、第2カウンタ12のカウント値“34”の期間存在し、Hレベル期間が、第2カウンタ12のカウント値“30”に相当する期間である。デューティが50%からずれているだけであり、シンボルの開始点の同期は取られており、1シンボルの周期においては、第2カウンタ12は、64カウントする。   The received signal MA3 shown in FIG. 6C is a Manchester code of a symbol string (11) in which waveform distortion exists. In this case, the L level period is a period corresponding to the count value “34” of the second counter 12, and the H level period is a period corresponding to the count value “30” of the second counter 12. The duty is only deviated from 50%, and the starting point of the symbol is synchronized. In the period of one symbol, the second counter 12 counts 64 times.

図6(d)に示す受信信号MA4は、波形歪みが存在するシンボル列(10)のマンチェスタ符号である。この場合、Hレベル期間は、30カウント値に相当する期間である。先頭の立上りエッジRSAから次の立上りエッジRSDまでのカウント値が96である。シンボル周期T1において、各シンボル波形はリセットされる。従って、受信信号MA4において、シンボル“0”の先頭のLレベル期間は、カウント値“32”に相当する期間となる。   The received signal MA4 shown in FIG. 6D is a Manchester code of the symbol string (10) in which waveform distortion exists. In this case, the H level period is a period corresponding to 30 count values. The count value from the leading rising edge RSA to the next rising edge RSD is 96. In the symbol period T1, each symbol waveform is reset. Therefore, in the reception signal MA4, the leading L level period of the symbol “0” is a period corresponding to the count value “32”.

このマンチェスタ符号の場合、立上りエッジ間の間隔の最大値は、カウント値“96”に相当する期間であり、最小値は、カウント値“64に相当する期間である。   In the case of this Manchester code, the maximum value of the interval between rising edges is a period corresponding to the count value “96”, and the minimum value is a period corresponding to the count value “64”.

図6(e)−(h)は、TypeA符号化された受信信号TA1−TA4の信号波形を示す。図6(e)に示す受信信号TA1およびTA2は、それぞれ、シンボル列(11)および(10)のTypeA符号であり、波形歪みは存在しない。この場合、連続する立上りエッジRSEおよびRSFの間において、カウンタは、16カウントする。シンボル列(10)の場合、立上りエッジRSFから次の立上りエッジRSGまでの期間は、カウント値“80”(=32+40+8)に相当する期間となる。   FIGS. 6E to 6H show signal waveforms of Type A-encoded received signals TA1-TA4. Received signals TA1 and TA2 shown in FIG. 6E are Type A codes of symbol strings (11) and (10), respectively, and there is no waveform distortion. In this case, the counter counts 16 between successive rising edges RSE and RSF. In the case of the symbol string (10), the period from the rising edge RSF to the next rising edge RSG is a period corresponding to the count value “80” (= 32 + 40 + 8).

図6(g)および(h)に示すTypeA符号化された受信信号TA3およびTA4は、それぞれシンボル列(11)および(10)であり、波形歪みを有する。TypeA符号化された受信信号TA3およびTA4について、変調部分(カウント値“8”に相当する幅を有するパルス列:歪みがない場合)において、Lレベル期間が6カウント値、Hレベル期間が10カウント値にそれぞれ相当する期間である。受信信号TA3において、連続する立上りエッジの間の最も長い期間は、48(=10+32+6)カウント値に相当する期間であり、一方、受信信号TA4については、立上りエッジRSFAおよびRSH間の80カウント値に相当する期間となる。   Type A encoded reception signals TA3 and TA4 shown in FIGS. 6G and 6H are symbol strings (11) and (10), respectively, and have waveform distortion. For the Type A encoded reception signals TA3 and TA4, the L level period is 6 count values and the H level period is 10 count values in the modulation portion (pulse train having a width corresponding to the count value “8”: no distortion). Is a period corresponding to each. In the reception signal TA3, the longest period between successive rising edges is a period corresponding to 48 (= 10 + 32 + 6) count values, while the reception signal TA4 has an 80 count value between the rising edges RSFA and RSH. The corresponding period.

このTypeA符号の場合、立上りエッジの間隔の最大値は、カウント値“80”に相当する期間であり、最小値は、カウント値“16”に相当する期間である。   In the case of this Type A code, the maximum value of the rising edge interval is a period corresponding to the count value “80”, and the minimum value is a period corresponding to the count value “16”.

図6(i)−(l)は、TypeB符号化された受信信号の波形を示す図である。図6(i)および(j)に示す受信信号TB1およびTB2は、それぞれシンボル列(11)および(10)のTypeB符号でありかつ波形歪みが存在しない。この場合、受信信号TB1において立上りエッジRSIおよびRSJの間のカウント値は16であり、また受信信号TB2において、立上りエッジRSJから次の立上りエッジRSKまでのカウント値は、24である。   FIGS. 6 (i) to 6 (l) are diagrams showing waveforms of Type B encoded received signals. Received signals TB1 and TB2 shown in FIGS. 6 (i) and (j) are Type B codes of symbol sequences (11) and (10), respectively, and no waveform distortion exists. In this case, the count value between the rising edges RSI and RSJ is 16 in the received signal TB1, and the count value from the rising edge RSJ to the next rising edge RSK is 24 in the received signal TB2.

図6(k)および(l)に示す受信信号TB3およびTB4は、それぞれシンボル列(11)および(10)の波形歪みが存在するTypeB符号である。この場合、TypeA符号化された受信信号TA3およびTA4と同様、受信信号TB3およびTB4においても、2カウント値に相当する期間Lレベル期間が短くされる(Hレベル期間が長くされる)。従って、歪が存在する場合においても、受信信号TB3およびTB4において、立上りエッジ間隔の最小値は、16カウントに対応する期間であり、最大値は、立上りエッジRSJAおよびRSLの間の24カウントに対応する期間である。   Received signals TB3 and TB4 shown in FIGS. 6 (k) and 6 (l) are Type B codes in which waveform distortions of symbol sequences (11) and (10) exist, respectively. In this case, similarly to Type A encoded reception signals TA3 and TA4, also in reception signals TB3 and TB4, the period L level period corresponding to 2 count values is shortened (H level period is lengthened). Accordingly, even in the presence of distortion, in the received signals TB3 and TB4, the minimum value of the rising edge interval is a period corresponding to 16 counts, and the maximum value corresponds to 24 counts between the rising edges RSJA and RSL. It is a period to do.

従って、このTypeB符号の場合、立上りエッジの間隔の最大値は、カウント値“24”に相当する期間であり、最小値は、カウント値“16”に相当する期間となる。   Therefore, in the case of this Type B code, the maximum value of the rising edge interval is a period corresponding to the count value “24”, and the minimum value is a period corresponding to the count value “16”.

搬送波周波数が13.56MHzであり、シンボル伝送速度が212kbsの場合、カウンタが周期Tc(=T1/32)でカウント動作を行なって立上りエッジおよび立下りエッジをカウントする場合、1・T1が、カウント値“64”に相当し、カウント値“16”が、T1/4に相当し、カウント値“96”は、1.5・T1に相当し、カウント値“80”が5・T1/4に相当する。カウント値“24”は、期間3・T1/8に対応する。本実施の形態1においては、伝送方式(符号化方式)に応じて、立上りエッジの間隔が異なることを利用して、伝送方式を識別する。   When the carrier frequency is 13.56 MHz and the symbol transmission rate is 212 kbps, when the counter counts the rising edge and the falling edge in the cycle Tc (= T1 / 32), 1 · T1 is counted It corresponds to the value “64”, the count value “16” corresponds to T1 / 4, the count value “96” corresponds to 1.5 · T1, and the count value “80” becomes 5 · T1 / 4. Equivalent to. The count value “24” corresponds to the period 3 · T1 / 8. In the first embodiment, the transmission scheme is identified by utilizing the fact that the rising edge interval differs according to the transmission scheme (encoding scheme).

図7は、図4に示すデューティ補正回路のデューティ補正動作を示すフロー図である。以下、図7を参照して、図4に示すデューティ補正回路1のデューティ補正動作について説明する。   FIG. 7 is a flowchart showing the duty correction operation of the duty correction circuit shown in FIG. Hereinafter, the duty correction operation of the duty correction circuit 1 shown in FIG. 4 will be described with reference to FIG.

受信端子2に与えられる受信信号INとしては、図1から図3に示すように、マンチェスタ符号、TypeA符号、およびTypeB符号の3種類の伝送方式の受信信号が存在し、伝送速度は、共通に212kbpsである。データ列のシンボル周期をT1とし、クロック信号および第2カウンタ12の動作周期Tcは、T1/32であり、周波数13.56MHzである。このとき、第2カウンタ12は、1シンボル周期T1内において立上りエッジおよび立下りエッジをカウントし、64カウントを行なう。受信信号IN転送の開始点は、伝送方式にかかわらずすべての方式の受信信号について同一である。   As shown in FIGS. 1 to 3, there are three types of reception signals of Manchester code, Type A code, and Type B code as the reception signal IN given to the reception terminal 2. 212 kbps. The symbol period of the data string is T1, the operation period Tc of the clock signal and the second counter 12 is T1 / 32, and the frequency is 13.56 MHz. At this time, the second counter 12 counts rising edges and falling edges within one symbol period T1, and performs 64 counts. The starting point of the received signal IN transfer is the same for all received signals regardless of the transmission method.

伝送方式判定部10において、受信端子2から与えられる受信信号INのプリアンブル部を検出すると、このプリアンブルパターンに含まれる立上り点(立上りエッジ)を検出する(ステップS1)。なお、伝送方式判定部10においては、受信信号INの立下りエッジを検出し、その検出結果に基づいて伝送方式の判定が行なわれてもよいが、ここでは、立上りエッジ(立上り点)を検出して判定する動作について説明する。立下りエッジを検出し、その検出結果に基づいて伝送方式を判定する場合においても、同様の動作を行って伝送方式を判定することができる。   When the transmission method determination unit 10 detects the preamble portion of the reception signal IN given from the reception terminal 2, the rising point (rising edge) included in the preamble pattern is detected (step S1). Note that the transmission method determination unit 10 may detect the falling edge of the received signal IN and determine the transmission method based on the detection result, but here, the rising edge (rising point) is detected. The operation for determination will be described. Even when the falling edge is detected and the transmission method is determined based on the detection result, the transmission method can be determined by performing the same operation.

立上り点検出回路11により受信信号INの立上りエッジが検出されると、第2カウンタ12のカウント値“N”が初期値に設定され、第2カウンタ12が図示しないクロック信号のカウント動作を実行する。   When the rising edge of the reception signal IN is detected by the rising point detection circuit 11, the count value “N” of the second counter 12 is set to an initial value, and the second counter 12 executes a clock signal count operation (not shown). .

この第2カウンタ12のカウント値は、立上り点周期検出回路13へ与えられる。立上り点周期検出回路13は、第2カウンタ12のカウント値に従って立上り点の周期(連続する立上りエッジの間隔)を検出する(ステップS2)。立上り点周期検出回路13は、第2カウンタ12が立上り点検出回路11からの立上りエッジ検出に従ってそのカウンタ値が初期値に復帰される前に、その立上りエッジ間のカウント値を保持し、そのカウント値を立上り点周期保存メモリ14に格納する。立上り点検出回路11、第2カウンタ12および立上り点周期検出回路13による検出動作は、受信信号INのプリアンブルパターン(図5のプリアンブル部21Aに含まれるパターン)の所定の期間繰返し実行される。   The count value of the second counter 12 is given to the rising point period detection circuit 13. The rising point cycle detection circuit 13 detects the cycle of the rising point (interval between successive rising edges) according to the count value of the second counter 12 (step S2). The rising point period detection circuit 13 holds the count value between the rising edges before the second counter 12 returns to the initial value according to the rising edge detection from the rising point detection circuit 11, and the count value The value is stored in the rising point cycle storage memory 14. The detection operation by the rising point detection circuit 11, the second counter 12, and the rising point cycle detection circuit 13 is repeatedly executed for a predetermined period of the preamble pattern of the received signal IN (pattern included in the preamble portion 21A in FIG. 5).

立上り点周期が立上り点周期検出回路13により検出され、立上り点周期保存メモリ14に格納されると、伝送方式判定回路15が、立上り点周期検出回路13からの立上り点周期検出指示信号に従って立上り点周期保存メモリ14に格納された立上り点周期を読出し、この立上り点周期の最大値Nmaxおよび最小値Mminに従って、受信信号INの伝送方式(符号化方式)を判定する。この伝送方式判定回路15による各符号化方式に応じた伝送方式判定動作は、以下のように行なわれる。   When the rising point period is detected by the rising point period detection circuit 13 and stored in the rising point period storage memory 14, the transmission method determination circuit 15 determines the rising point according to the rising point period detection instruction signal from the rising point period detection circuit 13. The rising point cycle stored in the cycle storage memory 14 is read, and the transmission method (encoding method) of the received signal IN is determined according to the maximum value Nmax and the minimum value Mmin of the rising point cycle. The transmission method determination operation according to each encoding method by the transmission method determination circuit 15 is performed as follows.

(i)受信信号INが、マンチェスタ符号の場合:
受信信号がシンボル列(11)の場合、図6(a)および(c)に示すマンチェスタ符号化された受信信号MA1およびMA3において、歪みの有無にかかわらず、その連続する立上りエッジの間隔は、シンボル周期T1である。ここで、波形歪みのあるシンボル列のパルス列において、転送データの変調部のパルスのデューティがずれているだけであり、各シンボル周期の同期は取れていると仮定している。シンボル列が(00)の場合であっても、連続する立上りエッジの間隔は、1シンボル周期T1に等しくなる。
(I) When the received signal IN is a Manchester code:
When the received signal is a symbol string (11), in the Manchester-encoded received signals MA1 and MA3 shown in FIGS. 6 (a) and 6 (c), the interval between successive rising edges regardless of the presence or absence of distortion is Symbol period T1. Here, in the pulse train of the symbol train having waveform distortion, it is assumed that only the duty of the pulse of the modulation unit of the transfer data is shifted, and the synchronization of each symbol period is achieved. Even when the symbol string is (00), the interval between successive rising edges is equal to one symbol period T1.

一方、シンボル列が(10)の場合、図6(b)に示すように、歪み無しの受信信号MA2および図6(d)に示す歪み有りのマンチェスタ符号化受信信号MA4いずれにおいても、連続する立上りエッジの間隔は、カウント値“96”に相当する期間であり、シンボル周期T1の1.5倍、すなわち1.5・T1である。   On the other hand, when the symbol string is (10), as shown in FIG. 6 (b), both the reception signal MA2 without distortion and the Manchester encoded reception signal MA4 with distortion shown in FIG. 6 (d) are continuous. The interval between the rising edges is a period corresponding to the count value “96”, which is 1.5 times the symbol period T1, that is, 1.5 · T1.

すなわち、伝送速度212kbpsで搬送波13.56MHzのマンチェスタ符号の場合、立上りエッジの周期は、T1および1.5・T1の二通りである。このとき、カウンタ12のカウント値の最大値Nmaxとしては、1.5・T1に相当する値が用いられ、1シンボル周期T1がカウント値の最小値Nminに対応する。   That is, in the case of a Manchester code with a transmission rate of 212 kbps and a carrier wave of 13.56 MHz, the period of the rising edge is T1 and 1.5 · T1. At this time, as the maximum value Nmax of the count value of the counter 12, a value corresponding to 1.5 · T1 is used, and one symbol period T1 corresponds to the minimum value Nmin of the count value.

したがって、第2カウンタ12のカウント値の最小値Nminは、T1/Tc、最大値Nmaxは(1.5・T1)/Tcである。マンチェスタ符号の場合、1シンボル周期における第2カウンタ12のカウント値T1/Tc、最小値Nmin、最大値Nmaxの関係については、次式が満たされる:
Nmin=T1/Tc、かつNmax>T1/Tc。
Therefore, the minimum value Nmin of the count value of the second counter 12 is T1 / Tc, and the maximum value Nmax is (1.5 · T1) / Tc. In the case of Manchester code, the following equation is satisfied for the relationship between the count value T1 / Tc, the minimum value Nmin, and the maximum value Nmax of the second counter 12 in one symbol period:
Nmin = T1 / Tc and Nmax> T1 / Tc.

(ii)受信信号INがTypeA符号の場合:
シンボル列(11)、シンボル伝送速度が212kbpsの場合、図6(e)および(g)にそれぞれ示す歪みなしの受信信号TA1および歪みありの受信信号TA3各々において、連続する立上りエッジの間隔は、T1/4(=16カウント値)および3・T1/4(=48カウント値)となる。
(Ii) When the received signal IN is a Type A code:
When the symbol string (11) and the symbol transmission rate are 212 kbps, in each of the received signal TA1 without distortion and the received signal TA3 with distortion shown in FIGS. 6 (e) and (g), the interval between successive rising edges is T1 / 4 (= 16 count value) and 3 · T1 / 4 (= 48 count value).

一方、シンボル列(10)の場合、図6(f)および図6(h)に示すように、212kbps伝送速度での伝送時、受信信号TA2およびTA4は、歪みの有無にかかわらず、立上り点の間隔の最小値および最大値は、T1/4(=165カウント値)および5・T1/4(=80カウント値)となる。   On the other hand, in the case of the symbol string (10), as shown in FIG. 6 (f) and FIG. 6 (h), the reception signals TA2 and TA4 are rising points regardless of the presence or absence of distortion during transmission at the 212 kbps transmission rate. The minimum value and the maximum value of the interval are T1 / 4 (= 165 count value) and 5 · T1 / 4 (= 80 count value).

すなわち、シンボル伝送速度212kbpsのTypeA符号化受信信号が受信される場合、立上り点の周期は、T1/4、3・T1/4、5・T1/4の三通りである。したがって、第2カウンタ12のカウント値“N”の最小値Nminが、T1/(4・Tc)であり、最大値Nmaxは、5・T1/(4・Tc)である。したがって、シンボル周期のカウント値T1/Ts、最小値Nmin、最大値Nmaxの間の関係は、次式で表わされる:
Nmin<T1/TcかつNmax>T1/Tc。
That is, when a Type A encoded received signal with a symbol transmission rate of 212 kbps is received, the period of the rising point is T / 4, 3 · T1 / 4, 5 · T1 / 4. Therefore, the minimum value Nmin of the count value “N” of the second counter 12 is T1 / (4 · Tc), and the maximum value Nmax is 5 · T1 / (4 · Tc). Therefore, the relationship among the symbol period count value T1 / Ts, the minimum value Nmin, and the maximum value Nmax is expressed by the following equation:
Nmin <T1 / Tc and Nmax> T1 / Tc.

(iii)TypeB符号の場合:
伝送速度が212kbpsのシンボル列(11)に対応するTypeB符号においては、図6(i)および(k)に示すように、受信信号TB1およびTB3において歪みの有無にかかわらず、連続する立上りエッジの間隔、すなわち立上りエッジ周期は、T1/4である。
(Iii) For Type B code:
In the Type B code corresponding to the symbol string (11) having a transmission rate of 212 kbps, as shown in FIGS. 6 (i) and (k), the rising edges of the continuous rising edges are not affected by the presence or absence of distortion in the received signals TB1 and TB3. The interval, i.e. the rising edge period, is T1 / 4.

一方、伝送速度が212kbpsのシンボル列(10)に対応するTypeB符号においては、図6(j)および(l)に示すように、受信信号TB2およびTB4において立上りエッジ周期は、T1/4および3・T1/8(=24カウント値)の2種類が存在する。   On the other hand, in the Type B code corresponding to the symbol string (10) having a transmission rate of 212 kbps, as shown in FIGS. 6 (j) and (l), the rising edge periods in the received signals TB2 and TB4 are T1 / 4 and 3 There are two types of T1 / 8 (= 24 count values).

すなわち、TypeB符号の場合、立上りエッジ周期は、T1/4、3・T3/8の2種類であり、周期T1/4が立上りエッジ周期の最小値になり、周期3・T3/8が立上り周期の最大値となる。   That is, in the case of Type B code, there are two types of rising edge periods, T1 / 4 and 3 · T3 / 8, the period T1 / 4 is the minimum value of the rising edge period, and the period 3 · T3 / 8 is the rising period. The maximum value of.

したがって、第2カウンタ12のカウント値Nの最小値Nminは、T1/(4・Tc)で与えられ、最大値Nmaxは、3・T1/(8・Tc)である。シンボル周期のカウント値T1/Tc、最小値Nmin、および最大値Nmaxの間の関係は、次式で与えられる:
Nmin<T1/TcかつNmax<T1/Tc。
Therefore, the minimum value Nmin of the count value N of the second counter 12 is given by T1 / (4 · Tc), and the maximum value Nmax is 3 · T1 / (8 · Tc). The relationship between the symbol period count value T1 / Tc, the minimum value Nmin, and the maximum value Nmax is given by:
Nmin <T1 / Tc and Nmax <T1 / Tc.

この短波帯(13.56MHz帯)における受信信号INの開始部分(プリアンブルパターン前半部;図2のプリアンブル部21A)の任意の伝送方式に対する立上りエッジ周期の最大値および最小値とシンボル周期との関係は、上述のように一義的に定められ、各伝送方式に対してこれらの関係は固有である。この関係を用いて、伝送方式判定回路15において、以下の判定基準に基づいて伝送方式を識別する。   Relationship between the maximum value and minimum value of the rising edge period and the symbol period for an arbitrary transmission system of the start part (preamble part of the preamble pattern; preamble part 21A in FIG. 2) of the received signal IN in this short wave band (13.56 MHz band) Are uniquely defined as described above, and these relationships are unique to each transmission method. Using this relationship, the transmission method determination circuit 15 identifies the transmission method based on the following determination criteria.

まず、図7に示すステップS3において、第2カウンタ12のカウント値の最小値Nmin、シンボル周期のカウント値T1/Tcおよびカウント値の最大値Nmaxにおいて、「Nmin=T1/TcかつNmax>T1/Tc」の条件が満たされているかを判定する。この条件が満たされる場合には、受信信号はマンチェスタ符号化されたデータであると判定する(ステップS5)。   First, in step S3 shown in FIG. 7, in the minimum value Nmin of the second counter 12, the count value T1 / Tc of the symbol period, and the maximum value Nmax of the symbol period, “Nmin = T1 / Tc and Nmax> T1 / It is determined whether the condition of “Tc” is satisfied. If this condition is satisfied, it is determined that the received signal is Manchester encoded data (step S5).

一方、この条件がステップS3において満たされないと判定されると、次いで、ステップS4に移行し、「Nmin<T1/TcかつNmax>T1/Tc」の関係が満たされるかの判定が行なわれる。この条件が満たされる場合には、受信信号はTypeA符号(伝送速度212kbps)と判定される(ステップS8)。一方、ステップS4において上述の関係が満たされない場合には、「Nmin<T1/Tc、かつNmax<T1/Tc」の関係が満たされており、ステップS11において、受信信号は、伝送速度212kbpsのTypeB符号であると判定される(ステップS11)。   On the other hand, if it is determined in step S3 that this condition is not satisfied, then the process proceeds to step S4, where it is determined whether the relationship of “Nmin <T1 / Tc and Nmax> T1 / Tc” is satisfied. If this condition is satisfied, the received signal is determined to be a Type A code (transmission rate 212 kbps) (step S8). On the other hand, if the above relationship is not satisfied in step S4, the relationship of “Nmin <T1 / Tc and Nmax <T1 / Tc” is satisfied. In step S11, the received signal is Type B at a transmission rate of 212 kbps. It is determined that it is a code (step S11).

この判定された伝送方式(符号化方式)に従って、波形ひずみの検出および補正が行なわれる。すなわち、ステップS5においてマンチェスタ符号と判定された場合には、図4に示す歪み検出補正部9において、マンチェスタ符号の条件下でデューティ補正を行ない(ステップS6)、補正信号を生成する(ステップS7)。   Waveform distortion is detected and corrected according to the determined transmission method (encoding method). That is, if it is determined that the code is a Manchester code in step S5, the distortion detection correction unit 9 shown in FIG. 4 performs duty correction under the conditions of the Manchester code (step S6), and generates a correction signal (step S7). .

一方、ステップS8においてTypeA符号(伝送速度212kbps)と判定された場合には、図4に示す歪み検出補正部9においてTypeA符号の条件の下で、デューティを補正し(ステップS9)、補正信号を生成する(ステップS10)。   On the other hand, when it is determined that the type A code (transmission speed is 212 kbps) in step S8, the distortion detection correction unit 9 shown in FIG. 4 corrects the duty under the condition of the type A code (step S9), and outputs a correction signal. Generate (step S10).

一方、ステップS11において、TypeB符号(伝送速度212kbps)と判定された場合には、図4に示す歪み検出補正部9において、TypeB符号の条件下でデューティ補正を行ない(ステップS12)、補正信号を生成する(ステップS13)。次に、各受信符号列に応じた歪み補正処理操作について説明する。   On the other hand, if it is determined in Step S11 that the Type B code (transmission speed is 212 kbps), the distortion detection correction unit 9 shown in FIG. 4 performs duty correction under the Type B code condition (Step S12), Generate (step S13). Next, a distortion correction processing operation corresponding to each received code string will be described.

(A)マンチェスタ符号の場合:
(i)パルス長が長い場合;
図7に示すステップS5において、受信信号がマンチェスタ符号(伝送速度212kbps)であると、伝送方式判定回路15において判定される、伝送方式判定回路15は、波形歪み検出回路5に対し、長パルス用設定値“64”、および短パルス用設定値“32”を設定する。図6(a)および(b)に示すように、波形歪みの無いマンチェスタ符号の場合、連続するエッジ間の間隔は、最大値がカウント値“64”に相当する期間であり、最小値がカウント値“32”に相当する期間である。これらのパルス用設定値を識別基準値として用いて、波形歪が生じているかを識別し、その識別結果に従って歪み補正を行なう。
(A) For Manchester code:
(I) When the pulse length is long;
In step S5 shown in FIG. 7, if the received signal is a Manchester code (transmission speed 212 kbps), the transmission system determination circuit 15 determines that the received signal is a long pulse for the waveform distortion detection circuit 5. A set value “64” and a short pulse set value “32” are set. As shown in FIGS. 6A and 6B, in the case of a Manchester code without waveform distortion, the interval between successive edges is a period in which the maximum value corresponds to the count value “64”, and the minimum value is counted. This is a period corresponding to the value “32”. These pulse setting values are used as identification reference values to identify whether or not waveform distortion has occurred, and distortion correction is performed according to the identification result.

図4に示すエッジ検出回路3は、受信端子2を介して与えられる受信信号INのエッジすなわち立上りエッジおよび立下りエッジ両者を検出し、エッジ検出時にリセット信号RSTをアサートする。第1カウンタ4は、リセット信号RSTが与えられるまでの間、第2カウンタ12と同様の周期で、カウント動作を実行する。したがって、シンボル伝送速度が212kbpsのマンチェスタ符号の場合、波形歪が無い場合には、Hレベル期間およびLレベル期間は、カウント値“32”に相当する期間である。   The edge detection circuit 3 shown in FIG. 4 detects the edge of the reception signal IN given through the reception terminal 2, that is, both the rising edge and the falling edge, and asserts the reset signal RST when the edge is detected. The first counter 4 performs a counting operation at the same cycle as the second counter 12 until the reset signal RST is given. Therefore, in the case of a Manchester code having a symbol transmission rate of 212 kbps, when there is no waveform distortion, the H level period and the L level period are periods corresponding to the count value “32”.

今、図8に示すような波形を有する受信信号INが与えられた場合を考える。この場合、立下りエッジEG8Aが、エッジ検出回路3により検出されると、第1カウンタ4は、そのカウント値を初期値(=1)にリセットし、再びカウント動作を実行する。この第1カウンタ4のカウント値は波形歪み検出回路5へ与えられる。波形歪み検出回路5は、カウント値が1から64の間、セレクタ信号SELを、たとえばLレベルに設定する。応じて、セレクタ7は、受信信号INを選択して補正信号OUTを生成し、出力端子8を介して受信部へ供給する。   Consider a case where a received signal IN having a waveform as shown in FIG. 8 is given. In this case, when the falling edge EG8A is detected by the edge detection circuit 3, the first counter 4 resets the count value to the initial value (= 1) and executes the count operation again. The count value of the first counter 4 is given to the waveform distortion detection circuit 5. The waveform distortion detection circuit 5 sets the selector signal SEL to, for example, L level while the count value is 1 to 64. In response, the selector 7 selects the reception signal IN, generates the correction signal OUT, and supplies the correction signal OUT to the reception unit via the output terminal 8.

このとき、第1カウンタ4のカウント値が64に達しても、次の立上りエッジEG8Bが現われない場合、エッジ検出回路3からのリセット信号RSTは、ネゲート状態であり、第1カウンタ4のカウント値が64を超える。波形歪み検出回路5は、第1カウンタ4のカウント値が長パルス長設定値に等しい64を超えると、セレクタ信号SELをHレベルに設定する。応じて、セレクタ7は、反転回路6からの反転受信信号を選択して補正信号OUTを生成する。この場合、出力端子8に与えられる補正信号OUTは、受信信号INの立上りエッジEG8Bよりも先に、Hレベルに立上る。立上りエッジEG8Bがエッジ検出回路3により検出されるまで、歪み検出回路5はディスエーブル信号DISをアサートし、第1カウンタ4のカウント動作を停止させる。   At this time, even if the count value of the first counter 4 reaches 64, if the next rising edge EG8B does not appear, the reset signal RST from the edge detection circuit 3 is in a negated state, and the count value of the first counter 4 Exceeds 64. When the count value of the first counter 4 exceeds 64, which is equal to the long pulse length setting value, the waveform distortion detection circuit 5 sets the selector signal SEL to the H level. Accordingly, the selector 7 selects the inverted reception signal from the inverting circuit 6 and generates the correction signal OUT. In this case, the correction signal OUT applied to the output terminal 8 rises to the H level before the rising edge EG8B of the reception signal IN. Until the rising edge EG8B is detected by the edge detection circuit 3, the distortion detection circuit 5 asserts the disable signal DIS and stops the counting operation of the first counter 4.

この受信信号INの立上りエッジEG8Bがエッジ検出回路3により検出されると、第1カウンタ4がカウント動作を開始する。このとき、第1カウンタ4のカウント開始値は、セレクタ信号SELがLレベルの期間のカウント値分増分される。図8においては、カウント値“3”を初期値としてカウント動作が開始される。これにより、Hレベル期間およびLレベル期間がともにカウント値“32”に相当する期間である補正信号OUTが生成される。   When the rising edge EG8B of the reception signal IN is detected by the edge detection circuit 3, the first counter 4 starts a counting operation. At this time, the count start value of the first counter 4 is incremented by the count value during the period when the selector signal SEL is at the L level. In FIG. 8, the count operation is started with the count value “3” as an initial value. As a result, the correction signal OUT is generated in which both the H level period and the L level period correspond to the count value “32”.

したがって、シンボル列(10)または(01)のマンチェスタ符号が与えられ、受信信号INのエッジ間隔が、カウント値“64”を超える期間において受信信号に歪みが生じている場合、この長パルス用設定値“64”と第1カウンタ4のカウント値を比較し、その大小関係に応じてセレクタ信号SELを選択的にHレベルに設定する。これにより、受信信号INが強制的に反転され、歪み補正、すなわちデューティ補正が行なわれる。   Therefore, when the Manchester code of the symbol string (10) or (01) is given and the received signal is distorted in the period where the edge interval of the received signal IN exceeds the count value “64”, this long pulse setting is performed. The value “64” is compared with the count value of the first counter 4, and the selector signal SEL is selectively set to the H level according to the magnitude relationship. As a result, the reception signal IN is forcibly inverted, and distortion correction, that is, duty correction is performed.

また、この第1カウンタ4のディスエーブル信号DISによるディスエーブル状態とされたとき、その初期カウント値を、補正信号の反転からエッジ到達までクロック信号をカウントしそのカウント値を第1カウンタのカウント初期値に設定することにより、正確に補正信号の補正幅に応じて第1カウンタのカウント値の初期設定を行うことができる。   Further, when the first counter 4 is disabled by the disable signal DIS, the initial count value is counted from the inversion of the correction signal to the arrival of the edge, and the count value is counted by the first counter. By setting the value, the initial value of the count value of the first counter can be accurately set according to the correction width of the correction signal.

(ii)パルス長が短い場合;
次に、図9を参照して、マンチェスタ符号のLレベル期間またはHレベル期間(パルス幅)が、短パルス用設定値“32”よりも短くなった場合を考える。この場合、図9において、受信信号INの立上りエッジEG9Aがエッジ検出回路30に検出されると、第1カウンタ4のカウント値がリセット信号RSTに従ってリセットされ、その初期値(1)から再びカウントが開始される。第1カウンタ4のカウント値Nが1から30の間、波形歪み検出回路5は、セレクタ信号SELをLレベルに設定し、セレクタ7に受信信号INを選択させて、補正信号OUTを生成する。
(Ii) When the pulse length is short;
Next, with reference to FIG. 9, consider the case where the L level period or the H level period (pulse width) of the Manchester code is shorter than the short pulse set value “32”. In this case, in FIG. 9, when the rising edge EG9A of the reception signal IN is detected by the edge detection circuit 30, the count value of the first counter 4 is reset according to the reset signal RST, and the count is again started from the initial value (1). Be started. While the count value N of the first counter 4 is 1 to 30, the waveform distortion detection circuit 5 sets the selector signal SEL to L level, causes the selector 7 to select the reception signal IN, and generates the correction signal OUT.

受信信号INの立下りエッジEG9Bが到達すると、エッジ検出回路3は、エッジ検出に従ってリセット信号RSTをアサートし、第1カウンタ4のカウント値を初期値にリセットする。波形歪み検出回路5は、このとき、第1カウンタ4のカウント値Nが“32”に到達することなく、初期値にリセットされたため、ディスエーブル信号DISをアサートし、第1カウンタ4のカウント動作を停止させるとともに、セレクタ信号SELをHレベルに設定する。応じて、セレクタ7が、反転回路6からの反転受信信号を選択し、受信信号INのLレベルを強制的にHレベルに設定して補正信号OUTを生成する。   When the falling edge EG9B of the reception signal IN arrives, the edge detection circuit 3 asserts the reset signal RST according to the edge detection, and resets the count value of the first counter 4 to the initial value. At this time, since the count value N of the first counter 4 has been reset to the initial value without reaching “32”, the waveform distortion detection circuit 5 asserts the disable signal DIS and performs the count operation of the first counter 4. And the selector signal SEL is set to the H level. In response, the selector 7 selects the inverted reception signal from the inversion circuit 6 and forcibly sets the L level of the reception signal IN to the H level to generate the correction signal OUT.

波形歪み検出回路5は、このディスエーブル信号DISのアサートから内蔵のカウンタを起動してカウント動作を実行し、Hレベル時間が32カウントに対応する期間となるまで、セレクタ信号SELをHレベルに維持する。これにより、30カウント値の幅のHレベル期間が32カウント値の幅のHレベル期間に拡張され、デューティが改善される。   The waveform distortion detection circuit 5 starts the built-in counter from the assertion of the disable signal DIS and executes a count operation, and maintains the selector signal SEL at the H level until the H level time reaches a period corresponding to 32 counts. To do. As a result, the H level period with a width of 30 count values is extended to the H level period with a width of 32 count values, and the duty is improved.

波形歪み検出回路5は、リセット直前の第1カウンタ4のカウント値(=30)とディスエーブル信号DISのアサートからの内蔵カウンタのクロックカウント値の和が“32”となると、ディスエーブル信号DISをネゲートし、第1カウンタ34にカウント動作を開始させる。このとき、第1カウンタ4は、初期値(=1)からカウント動作を開始する。また、セレクタ信号SELをLレベルに設定してセレクタ7に受信信号INを選択させる。   When the sum of the count value (= 30) of the first counter 4 immediately before resetting and the clock count value of the built-in counter from the assertion of the disable signal DIS becomes “32”, the waveform distortion detection circuit 5 outputs the disable signal DIS. Negate and cause the first counter 34 to start counting. At this time, the first counter 4 starts the count operation from the initial value (= 1). Further, the selector signal SEL is set to the L level to cause the selector 7 to select the reception signal IN.

次の受信信号INの立上りエッジEG9Cが与えられると、再び第1カウンタ4のカウント値Nが初期値(1)にリセットされ、再びカウント動作が初期値から行なわれる。この場合においても、次のエッジ(立下りエッジ)EG9DまでのHレベル期間のカウント値が30カウントの場合、同様、波形歪み検出回路5は、第1カウンタ4のカウント値Nが短パルス用設定値“32”に到達していないことを検出し、セレクタ信号SELを強制的にHレベルに設定し、受信信号INに変えて反転受信信号をセレクタ7に選択させる。   When the next rising edge EG9C of the reception signal IN is given, the count value N of the first counter 4 is reset again to the initial value (1), and the count operation is performed again from the initial value. Also in this case, when the count value in the H level period until the next edge (falling edge) EG9D is 30 counts, the waveform distortion detection circuit 5 similarly sets the count value N of the first counter 4 to the short pulse setting. It is detected that the value “32” has not been reached, the selector signal SEL is forcibly set to the H level, and the inverted reception signal is selected by the selector 7 instead of the reception signal IN.

これらの一連の動作は、図7に示すステップS6およびS7において実行される。
なお、これらの図8および図9に示すシンボル列において、シンボル“1”においてHレベル期間が、所定のカウント値(32)よりも長くなる場合には、第1カウンタ4のカウント値Nは、長パルス用設定値64と短パルス用設定値32の間のカウント値となる。この場合には、別の修正態様を考える必要がある。しかしながら、一般に、デューティ補正において、波形歪みが生じるのは、伝送路におけるノイズなどの影響により、Lレベル期間が長くなる傾向にあり、特に問題はない。
A series of these operations is executed in steps S6 and S7 shown in FIG.
8 and 9, when the H level period is longer than the predetermined count value (32) in the symbol “1”, the count value N of the first counter 4 is The count value is between the long pulse setting value 64 and the short pulse setting value 32. In this case, another correction mode needs to be considered. However, generally, in the duty correction, waveform distortion occurs because the L level period tends to be long due to the influence of noise or the like in the transmission path, and there is no particular problem.

(B)TypeA符号の歪み補正処理:
次に、図7に示すステップS8−S10の操作について説明する。伝送速度212kbpsのTypeA符号の第2カウンタ12の立上りエッジ間隔の最大値Nmax、最小値Nminは、歪みの有無にかかわらず、5・T1/(4・Tc)、およびT1/(4・Tc)であり、カウント値は80および16である。また、パルス幅(Hレベル期間またはLレベル期間)の最大値および最小値は、それぞれ、カウント値“8”および“72”に相当する期間である。
(B) Type A code distortion correction processing:
Next, operations in steps S8 to S10 shown in FIG. 7 will be described. The maximum value Nmax and the minimum value Nmin of the rising edge interval of the second counter 12 of the Type A code having a transmission rate of 212 kbps are 5 · T1 / (4 · Tc) and T1 / (4 · Tc) regardless of the presence or absence of distortion. And the count values are 80 and 16. The maximum value and the minimum value of the pulse width (H level period or L level period) are periods corresponding to the count values “8” and “72”, respectively.

図7に示すステップS3の条件が満たされず、ステップS4の条件が満たされた場合、伝送方式判定回路15は、シンボル伝送速度212kbpsのTypeB符号のシンボル列を受信したと判定する。この場合、伝送方式判定回路15からの指示に従って、長パルス用設定値“72”および短パルス用設定値“8”が波形歪み検出回路5においてに設定される。   When the condition of step S3 shown in FIG. 7 is not satisfied and the condition of step S4 is satisfied, the transmission method determination circuit 15 determines that a symbol sequence of a Type B code having a symbol transmission rate of 212 kbps has been received. In this case, the long pulse setting value “72” and the short pulse setting value “8” are set in the waveform distortion detection circuit 5 in accordance with an instruction from the transmission method determination circuit 15.

次に、図10を参照して、図7に示すステップS9における波形歪み検出および歪み補正処理について説明する。今、図4に示すエッジ検出回路3が、受信信号INの立下りエッジEG10Aを検出してから次の立上りエッジEG10Bまでのカウント値が6の場合を考える。このとき、エッジ検出回路3からのエッジ検出によるリセット信号RSTにより、第1カウンタ4のカウント値が初期値にリセットされ、第1カウンタ4のカウント値が1から6の間、歪み検出回路5は、セレクタ信号SELをLレベルに設定する。応じて、セレクタ7は、受信信号INを選択して補正信号OUTとして出力端子8に送出する。   Next, the waveform distortion detection and distortion correction processing in step S9 shown in FIG. 7 will be described with reference to FIG. Consider a case where the edge detection circuit 3 shown in FIG. 4 detects the falling edge EG10A of the received signal IN and the count value from the next rising edge EG10B is 6. At this time, the count value of the first counter 4 is reset to the initial value by the reset signal RST by the edge detection from the edge detection circuit 3, and the distortion detection circuit 5 The selector signal SEL is set to L level. In response, the selector 7 selects the received signal IN and sends it to the output terminal 8 as the correction signal OUT.

この第1カウンタ4のカウント値が短パルス用設定値“8”を超える前に次の立上りエッジEG10Bが到達すると、エッジ検出回路3がリセット信号RSTを活性化する。応じて第1カウンタ4のカウント値がリセットされるとともに、波形歪み検出回路5が、受信信号INにおける波形歪みが発生したと判断し、セレクタ信号SELをHレベルに設定する。応じて、セレクタ7は、反転回路6からの反転受信信号を選択し、このHレベルの受信信号を反転して、補正信号OUTをLレベルに強制的に設定する。この歪み補正の間、波形歪み検出回路5は、ディスエーブル信号DISをアサートし、第1カウンタ4のカウント動作を停止させる。   When the next rising edge EG10B arrives before the count value of the first counter 4 exceeds the short pulse setting value “8”, the edge detection circuit 3 activates the reset signal RST. Accordingly, the count value of the first counter 4 is reset, and the waveform distortion detection circuit 5 determines that the waveform distortion in the reception signal IN has occurred, and sets the selector signal SEL to the H level. In response, the selector 7 selects the inverted reception signal from the inverting circuit 6, inverts this H level reception signal, and forcibly sets the correction signal OUT to the L level. During this distortion correction, the waveform distortion detection circuit 5 asserts the disable signal DIS and stops the counting operation of the first counter 4.

セレクタ信号SELのHレベルへの設定後、波形歪み検出回路5は、短パルス用設定値“8”に達するまでの期間セレクタ信号SELをHレベルに維持し、設定値に到達するとセレクタ信号SELをLレベルに設定する。これにより、カウント値“6”に相当するパルス幅がカウント値“8”に相当する期間に延長され、デューティが改善される。   After the selector signal SEL is set to the H level, the waveform distortion detection circuit 5 maintains the selector signal SEL at the H level for a period until the short pulse setting value “8” is reached. Set to L level. As a result, the pulse width corresponding to the count value “6” is extended to a period corresponding to the count value “8”, and the duty is improved.

第1カウンタ4は、波形歪み検出回路5の制御の下に、セレクタ信号SELがLレベルへの設定に従って、再度カウント動作を初期値“1”から開始する。   The first counter 4 starts counting again from the initial value “1” under the control of the waveform distortion detection circuit 5 in accordance with the setting of the selector signal SEL to the L level.

第1カウンタ4のカウント値が、1から72までの間、セレクタ信号SELは、Lレベルに設定され、受信信号INを選択する。従って、この立上りエッジEG10Fから次のエッジEG10Cまでの期間、補正信号OUTとしてHレベルの信号が出力される。   While the count value of the first counter 4 is from 1 to 72, the selector signal SEL is set to L level and selects the reception signal IN. Accordingly, an H level signal is output as the correction signal OUT during the period from the rising edge EG10F to the next edge EG10C.

次いで、エッジ検出回路3に次のエッジEG10Cが到達すると、第1カウンタ4のカウント値が所定の初期値に設定される。このとき、第1カウンタ4のカウント値は、72であり、波形歪み検出回路5は、波形歪みは生じていないと判定し、セレクタ信号SELをLレベルに維持する。この短パルスの波形歪みの補正により、長パルスの波形歪み部分も同時に補正されている。   Next, when the next edge EG10C reaches the edge detection circuit 3, the count value of the first counter 4 is set to a predetermined initial value. At this time, the count value of the first counter 4 is 72, and the waveform distortion detection circuit 5 determines that waveform distortion has not occurred, and maintains the selector signal SEL at the L level. By correcting the waveform distortion of the short pulse, the waveform distortion portion of the long pulse is also corrected at the same time.

次の立上りエッジEG10Dが与えられると、先の立上りエッジEG10Bと同様、波形補正が行なわれ、セレクタ信号SELをLレベルからHレベルに設定する。応じて、セレクタ7が、受信信号INの反転信号を選択して補正信号OUTとして出力する。これにより、補正信号OUTにおいて、エッジEG10CからエッジEG10Gまでの期間は、カウント値“8”に相当する期間となる。   When the next rising edge EG10D is given, waveform correction is performed as in the case of the previous rising edge EG10B, and the selector signal SEL is set from the L level to the H level. Accordingly, the selector 7 selects an inverted signal of the received signal IN and outputs it as the correction signal OUT. Thus, in the correction signal OUT, the period from the edge EG10C to the edge EG10G is a period corresponding to the count value “8”.

エッジEG10Dが与えられるまでの期間、波形歪み検出回路5においては、クロック数をカウントし、エッジEG10Dが与えられると、第1カウンタ4の初期カウント値を3に設定し、次のエッジEG10Eまでカウント動作を行なう。このエッジEG10Eが検出されると、第1カウンタ4のカウント値が8から初期値の1にリセットされる。これにより、カウント値6のLレベル期間が、カウント値8のLレベル期間に修正され、デューティが改善される。従って、エッジEG10Dが、エッジ10Gに補正されて出力される。   In the period until the edge EG10D is given, the waveform distortion detection circuit 5 counts the number of clocks. When the edge EG10D is given, the initial count value of the first counter 4 is set to 3 and counted until the next edge EG10E. Perform the action. When this edge EG10E is detected, the count value of the first counter 4 is reset from 8 to an initial value of 1. Thereby, the L level period of the count value 6 is corrected to the L level period of the count value 8, and the duty is improved. Therefore, the edge EG10D is corrected to the edge 10G and output.

従って、図示の波形においては、受信信号INのHレベル期間が長パスル設定値72よりも長い場合には、短パルス幅の補正により、この長パルス期間の補正が行なわれており、特に補正処理は必要とされない。第1カウンタ4のカウント値が長パルス設定値72よりも長い場合には、シンボルの半サイクルのHレベル期間より長くなり、次のLレベル期間が短くされている可能性がある。この場合には、カウント値が72を超えると受信信号INの反転信号を選択して補正信号OUTを生成する。   Therefore, in the illustrated waveform, when the H level period of the received signal IN is longer than the long pulse setting value 72, this long pulse period is corrected by correcting the short pulse width. Is not required. When the count value of the first counter 4 is longer than the long pulse setting value 72, it may be longer than the H level period of the half cycle of the symbol, and the next L level period may be shortened. In this case, when the count value exceeds 72, the inverted signal of the received signal IN is selected and the correction signal OUT is generated.

また、Lレベル期間がカウント値8よりも長くなる場合には、次のHレベル期間がカウント値8よりも短くされており、同様の補正処理をエッジ検出に従って実行することにより、デューティ補正された信号を生成することができる。   When the L level period is longer than the count value 8, the next H level period is shorter than the count value 8, and the duty correction is performed by executing the same correction process according to the edge detection. A signal can be generated.

このように、TypeA符号についても、Hレベル期間が短パルス用設定値よりも短い場合および長パルス用設定値より長い場合に応じて、波形歪みを修正することができ、デューティを改善することができる。   As described above, also for the Type A code, the waveform distortion can be corrected and the duty can be improved according to the case where the H level period is shorter than the short pulse setting value and longer than the long pulse setting value. it can.

なお、TypeA符号においてシンボル列(00)の場合、波形歪が無い場合、2シンボルに渡るHレベル期間は40カウントに相当する期間である。この場合には論理“0”の後シンボルにおいて短パルスの波形歪が修正されるため、特に問題は生じない。   In the case of the symbol string (00) in the Type A code, when there is no waveform distortion, the H level period over two symbols is a period corresponding to 40 counts. In this case, since the waveform distortion of the short pulse is corrected in the symbol after the logic “0”, there is no particular problem.

(C)TypeB符号の歪み補正処理:
先に図6(a)−(l)を参照して説明したように、TypeB符号の場合、連続する立上りエッジ間隔の最大値Nmaxおよび最小値Nminは、3・T1/(8・Tc)およびT1/(4・Tc)、すなわちカウント値24および16である。この立上りエッジ間隔は歪みの有無に関わらず同じである。デューティ50のときのパルス幅(Hレベル期間またはLレベル期間)は、最小値が8カウントに、最大値が16カウントに対応する。
(C) Type B code distortion correction processing:
As described above with reference to FIGS. 6A to 6L, in the case of the Type B code, the maximum value Nmax and the minimum value Nmin of the continuous rising edge interval are 3 · T1 / (8 · Tc) and T1 / (4 · Tc), that is, count values 24 and 16. This rising edge interval is the same regardless of the presence or absence of distortion. The pulse width (H level period or L level period) when the duty is 50 corresponds to a minimum value of 8 counts and a maximum value of 16 counts.

図11は、このTypeB符号の歪み検出および歪み補正を行なう際の信号波形図を示す図である。以下、図11を参照して、図4に示すデューティ補正回路1の歪み検出および補正動作について説明する。   FIG. 11 is a diagram showing signal waveforms when performing distortion detection and distortion correction of the Type B code. Hereinafter, the distortion detection and correction operation of the duty correction circuit 1 shown in FIG. 4 will be described with reference to FIG.

図7に示すステップS11において、検出された最大立上り点周期、最小立上り点周期およびシンボル周期の関係から、受信信号が、伝送速度が212kbpsのTypeB符号であると判定されると、図4に示す波形歪み検出回路5に対し、長パルス用設定値“16”および短パルス用設定値“8”が設定される。   If it is determined in step S11 shown in FIG. 7 that the received signal is a Type B code having a transmission rate of 212 kbps from the relationship between the detected maximum rising point period, minimum rising point period, and symbol period, it is shown in FIG. A long pulse setting value “16” and a short pulse setting value “8” are set for the waveform distortion detection circuit 5.

(i)パルス幅(Hレベル期間またはLレベル期間)が短パルス用設定値“8”よりも小さくなった場合:
受信端子2から受信信号INが与えられ、エッジ検出回路3により、エッジEG11Aが検出されると、エッジ検出回路3からのリセット信号RSTがアサートされ、第1カウンタ4のカウント値がリセットされる。第1カウンタ4は、図示しないクロック信号に従ってカウント動作を行ない、そのカウント値が1から6の間、波形歪み検出回路5は、この第1カウンタ4からのカウント値に従ってセレクタ信号SELをLレベルに維持する。この状態においては、セレクタ7は、受信端子2を介して与えられる受信信号INを選択して補正信号OUTを生成する。
(I) When the pulse width (H level period or L level period) becomes smaller than the short pulse set value “8”:
When the reception signal IN is given from the reception terminal 2 and the edge detection circuit 3 detects the edge EG11A, the reset signal RST from the edge detection circuit 3 is asserted, and the count value of the first counter 4 is reset. The first counter 4 performs a counting operation according to a clock signal (not shown). While the count value is 1 to 6, the waveform distortion detection circuit 5 sets the selector signal SEL to the L level according to the count value from the first counter 4. maintain. In this state, the selector 7 selects the reception signal IN given through the reception terminal 2 and generates the correction signal OUT.

第1カウンタ4のカウント値が8に到達する前に、次のエッジ(立下りエッジ)EG11Bが与えられたとき、エッジ検出回路3はリセット信号RSTをアサートし、第1カウンタ4のカウント値を初期値(=1)に設定する。波形歪み検出回路5は、この第1カウンタ4のカウント値が8に到達する前にリセットされると、波形歪みが存在すると判定し、セレクタ信号SELをHレベルに設定する。応じて、セレクタ7が、反転回路6からの反転受信信号を選択して、補正信号OUTを生成する。このとき、波形歪み検出回路5は、また、ディスエーブル信号DISをアサートし、第1カウンタ4のカウント動作を停止させる。   When the next edge (falling edge) EG11B is given before the count value of the first counter 4 reaches 8, the edge detection circuit 3 asserts the reset signal RST and determines the count value of the first counter 4 Set to the initial value (= 1). When the waveform distortion detection circuit 5 is reset before the count value of the first counter 4 reaches 8, the waveform distortion detection circuit 5 determines that there is waveform distortion and sets the selector signal SEL to the H level. In response, the selector 7 selects the inverted reception signal from the inverting circuit 6 and generates the correction signal OUT. At this time, the waveform distortion detection circuit 5 also asserts the disable signal DIS and stops the counting operation of the first counter 4.

波形歪み検出回路5は、このセレクタ信号SELをHレベルに設定した後、このカウンタのカウント値8に対応する期間までに到達すると、セレクタ信号SELをLレベルに設定し、受信信号INをセレクタ7に選択させる。したがって、図11に示すエッジEG11AおよびEG11Bの6カウント値に相当するLレベル期間のパルスが、8カウント値に相当する期間Lレベルとなるパルスに補正され、デューティが改善される。   When the waveform distortion detection circuit 5 reaches the period corresponding to the count value 8 of this counter after setting the selector signal SEL to H level, it sets the selector signal SEL to L level and sets the reception signal IN to the selector 7. To select. Therefore, the pulses in the L level period corresponding to the 6 count values of the edges EG11A and EG11B shown in FIG. 11 are corrected to pulses in the L level period corresponding to the 8 count values, and the duty is improved.

このとき、エッジEG11Bから以降の10カウント値のHレベル期間は、エッジEG11BおよびEG11C間の期間の補正により、8カウント期間のHレベル期間に修正されている。すなわち、第1カウンタ4のカウント開始が、補正信号OUTがLレベルに立下がると、初期値の“1”からカウント動作を開始し、次のエッジEG11Cの到達により、第1カウンタ4のカウント値が初期値にリセットされる。   At this time, the H level period of 10 count values after the edge EG11B is corrected to the H level period of 8 count periods by correcting the period between the edges EG11B and EG11C. That is, when the first counter 4 starts counting, when the correction signal OUT falls to the L level, the count operation starts from the initial value “1”, and the count value of the first counter 4 is reached when the next edge EG11C is reached. Is reset to the initial value.

(ii)パルス幅(HレベルまたはLレベル期間)が長パルス用設定値“16”より大きくなった場合:
図11に示すように、連続するエッジEG11CおよびEG11Dの幅が6カウント値に相当する期間であり、エッジEG11Dから前シンボルの周期の終了までの期間が10カウントに相当する期間であるとする。この場合、エッジEG11CおよびEG11Dの間は、8カウントの期間のHレベルの信号に補正されている。この補正信号OUTにより、前シンボルの最終のLレベル期間は、8カウントの期間に補正されている。これは、前シンボルの補正信号OUTの最終の立下りに応じて第1カウンタ4が初期値(=1)からカウント動作を実行するためである。従って、補正処理により、受信信号INのエッジEG11DおよびEG11Eの間が18カウントに相当する期間であっても、第1カウンタ4は、このエッジ間隔を16カウントに相当する期間であると判断し、歪が存在しないと判定する。
(Ii) When the pulse width (H level or L level period) is larger than the long pulse set value “16”:
As shown in FIG. 11, it is assumed that the width of successive edges EG11C and EG11D is a period corresponding to 6 count values, and the period from the edge EG11D to the end of the previous symbol period is a period corresponding to 10 counts. In this case, the signal between the edges EG11C and EG11D is corrected to an H level signal for a period of 8 counts. By this correction signal OUT, the last L level period of the previous symbol is corrected to a period of 8 counts. This is because the first counter 4 starts the count operation from the initial value (= 1) in response to the final fall of the correction signal OUT of the previous symbol. Therefore, even if the interval between the edges EG11D and EG11E of the received signal IN is a period corresponding to 18 counts by the correction process, the first counter 4 determines that this edge interval is a period corresponding to 16 counts. It is determined that there is no distortion.

受信信号INのエッジEG11EおよびEG11Fの間が6カウントに相当する期間の場合には、上述の短パルス長に対する波形ひずみの検出および歪み補正動作と同様の動作が実行される。エッジEG11Fからのパルスについても同様である。従って、補正信号OUTの後シンボルの立下りエッジEG11Iは受信信号INの立下りエッジEG11Fよりも2カウントに相当する期間遅れる。   In a period corresponding to 6 counts between the edges EG11E and EG11F of the reception signal IN, operations similar to the above-described waveform distortion detection and distortion correction operations for the short pulse length are executed. The same applies to the pulse from the edge EG11F. Therefore, the falling edge EG11I of the symbol after the correction signal OUT is delayed for a period corresponding to 2 counts from the falling edge EG11F of the reception signal IN.

今、前シンボルの最後のHレベル期間が8カウントに相当する期間であり、後シンボルの最初のHレベル期間が10カウントに相当する期間であるとする。この場合、前シンボルの最後の立上りエッジEG11Dから後シンボルの最出力の立下りエッジEG11Eの間は、18カウントに相当する期間となる。従って、この様な場合には、エッジEG11Eが到達する前に波形歪み検出回路5は、カウント値が16を超えたとして歪が存在するとして、セレクタ信号SELをHレベルに設定して、後シンボルの最初の立上りエッジを2カウントに相当する期間早くする。エッジEG11Eが到達すると、第1カウンタ4が再度カウント動作を開始する。このとき、第1カウンタ4のカウント初期値は、2に設定されており、エッジEG11Fが到達すると、そのカウント値は8であり、波形歪みは存在しないとして受信信号INを補正信号として通過させる。   Now, it is assumed that the last H level period of the previous symbol is a period corresponding to 8 counts, and the first H level period of the subsequent symbol is a period corresponding to 10 counts. In this case, the period from the last rising edge EG11D of the preceding symbol to the falling edge EG11E of the most output of the subsequent symbol is a period corresponding to 18 counts. Therefore, in such a case, before the edge EG11E arrives, the waveform distortion detection circuit 5 sets the selector signal SEL to the H level, assuming that the count value exceeds 16, and sets the selector signal SEL to the H level. The first rising edge is set earlier by a period corresponding to 2 counts. When the edge EG11E arrives, the first counter 4 starts counting again. At this time, the count initial value of the first counter 4 is set to 2, and when the edge EG11F arrives, the count value is 8, and the reception signal IN is passed as a correction signal on the assumption that there is no waveform distortion.

この条件下においては、受信信号INのエッジEG11FからエッジEG11Gの間は10カウントに相当する期間となる。このカウント値“10”は、設定されたカウント値の“8”および“16”の間の値であり、この最初の10カウントの期間は、歪が存在しないと判定され、補正されない。受信信号INの次のエッジEG11Gからの6カウントに相当する期間が、短パルス期間と判定されて波形の歪み補正が行なわれる。これにより、デューティは改善される。すなわち、この条件下においては、補正信号OUTのエッジEG11IおよびEG11Jの間では、カウント値が10であり、波形歪み補正が行なわれないものの、次の一連のパルス列については、すべて波形歪み補正が行なわれている。   Under this condition, the period from the edge EG11F to the edge EG11G of the reception signal IN is a period corresponding to 10 counts. The count value “10” is a value between “8” and “16” of the set count value, and it is determined that there is no distortion during the first 10 count period, and is not corrected. A period corresponding to 6 counts from the next edge EG11G of the reception signal IN is determined as a short pulse period, and waveform distortion correction is performed. Thereby, the duty is improved. That is, under this condition, the count value is 10 between the edges EG11I and EG11J of the correction signal OUT, and waveform distortion correction is not performed. However, waveform distortion correction is performed for the next series of pulse trains. It is.

次に、この波形歪み検出補正部9および伝送方式判定部10の構成の一例について説明する。波形歪み検出回路5および伝送方式判定回路15は、ソフトウェアに基づいて、上述の所定の処理をそれぞれ実行するように構成されてもよい。しかしながら、以下においては、個々に、これらの波形歪み検出回路5および伝送方式判定回路15の機能的な構成を示すために、ハードウェアを用いた構成の一例を示す。   Next, an example of the configuration of the waveform distortion detection correction unit 9 and the transmission method determination unit 10 will be described. The waveform distortion detection circuit 5 and the transmission method determination circuit 15 may be configured to execute the above-described predetermined processes based on software. However, in the following, in order to show the functional configuration of the waveform distortion detection circuit 5 and the transmission method determination circuit 15 individually, an example of a configuration using hardware is shown.

図12は、図4に示す立上り点周期保存メモリ14の構成の一例を概略的に示す図である。図12において、立上り点周期保存メモリ14は、複数のFIFO(ファースト・イン・ファースト・アウト)態様で配置されるレジスタREG1−REGnを含む。この立上り点周期保存メモリ14の最終段のレジスタREGnへは、立上り点周期検出回路13からの検出立上り点周期が順次格納され、初段のレジスタREG1の格納する立上り点周期情報が伝送方式判定回路15へ与えられる。これらのレジスタREG1−REGnへは、立上り点周期検出回路13により検出された立上り点周期CNTS1−CNTSnが順次格納される。   FIG. 12 is a diagram schematically showing an example of the configuration of the rising point cycle storage memory 14 shown in FIG. In FIG. 12, the rising point cycle storage memory 14 includes registers REG <b> 1-REGn arranged in a plurality of FIFO (first in first out) modes. In the last-stage register REGn of the rising-point period storage memory 14, the detected rising-point periods from the rising-point period detection circuit 13 are sequentially stored, and the rising-point period information stored in the first-stage register REG1 is the transmission method determination circuit 15. Given to. In these registers REG1-REGn, the rising point periods CNTS1-CNTSn detected by the rising point period detection circuit 13 are sequentially stored.

レジスタRGE1−REGnの書込/読出アドレスの調整は、通常のFIFOメモリと同様に、読出アドレスおよび書込アドレスが順次サイクリックに増分されて、書込および読出が行なわれればよい。また、立上り点周期保存メモリ14への書込および読出は、立上り点検出回路からのリセット信号RSTに同期して行われれば良い。   Adjustment of the write / read address of registers RGE1-REGn is performed as long as the read address and the write address are cyclically incremented in the same manner as in a normal FIFO memory. The writing and reading to the rising point cycle storage memory 14 may be performed in synchronization with the reset signal RST from the rising point detection circuit.

この図12に示すように、FIFO構成を利用して、立上り点周期情報を順次格納して転送することにより、伝送方式(符号化方式)がいずれであっても、各立上りエッジ間ごとに、立上り点周期を繰返し検出して保存することができる。   As shown in FIG. 12, by using the FIFO configuration to sequentially store and transfer the rising point period information, regardless of the transmission method (encoding method), for each rising edge, The rising point period can be repeatedly detected and stored.

なお、立上り点検出回路11は、受信信号INの信号の立上りに応答してワンショットパルスを発生する回路で構成されればよく、第2カウンタ12は、通常のカウンタで構成されればよい。また、立上り点周期検出回路13は、第2カウンタのカウント値を立上り点検出回路からの立上り点検出信号に従って取り込み、立上り点周期保存メモリ14へ取り込んだカウント値を転送する例えばラッチ回路で構成されればよい。   The rising point detection circuit 11 may be configured by a circuit that generates a one-shot pulse in response to the rising of the received signal IN, and the second counter 12 may be configured by a normal counter. The rising point cycle detection circuit 13 is constituted by, for example, a latch circuit that takes in the count value of the second counter in accordance with the rising point detection signal from the rising point detection circuit and transfers the taken count value to the rising point cycle storage memory 14. Just do it.

図13は、図4に示す伝送方式判定回路15の構成の一例を概略的に示す図である。図13において、伝送方式判定回路15は、図12に示す立上り点周期保存メモリ14からのカウント値(立上り点周期)CNTSiと最大値候補とを比較する大小比較回路30と、この立上り点周期(カウント値)CNTSiと最小値候補とを比較する比較回路31と、カウント最大値(Nmax)を格納する最大値レジスタ32と、カウント最小値(Nmin)を格納する最小値レジスタ33を含む。   FIG. 13 is a diagram schematically showing an example of the configuration of the transmission method determination circuit 15 shown in FIG. In FIG. 13, the transmission system determination circuit 15 includes a magnitude comparison circuit 30 that compares the count value (rising point cycle) CNTSi from the rising point cycle storage memory 14 shown in FIG. It includes a comparison circuit 31 that compares (count value) CNTSi with a minimum value candidate, a maximum value register 32 that stores a maximum count value (Nmax), and a minimum value register 33 that stores a minimum count value (Nmin).

大小比較回路30は、立上り点周期保存メモリ14から読出される立上り点周期(カウント値)CNTSiと最大値レジスタ32に格納される最大値候補とを比較し、立上り点周期保存メモリ14から与えられる立上り点周期を示すカウント値CNTSiが大きい場合には、活性状態(アサート状態)の信号を生成し、最大値レジスタ32へ供給する。最大値レジスタ32は、この大小比較回路30からの活性状態の信号に従って、それまでに格納されている最大値候補をそのとき与えられているカウント値CNTSiで書換える。   The magnitude comparison circuit 30 compares the rising point cycle (count value) CNTSi read from the rising point cycle storage memory 14 with the maximum value candidate stored in the maximum value register 32 and is given from the rising point cycle storage memory 14. When the count value CNTSi indicating the rising point cycle is large, an active state (asserted state) signal is generated and supplied to the maximum value register 32. The maximum value register 32 rewrites the maximum value candidate stored so far with the count value CNTSi given at that time in accordance with the active state signal from the magnitude comparison circuit 30.

比較回路31は、そのとき与えられたカウント値CNTSiが最小値レジスタ33に格納される最小値候補よりも小さいときに、活性状態の信号を出力し、最小値レジスタ33へ与える。最小値レジスタ33は、この比較回路31から活性状態の信号が与えられると、そのとき与えられているカウント値CNTSiを格納して、それまでの格納値を更新する。   When the count value CNTSi applied at that time is smaller than the minimum value candidate stored in the minimum value register 33, the comparison circuit 31 outputs an active state signal and supplies it to the minimum value register 33. When an active state signal is given from the comparison circuit 31, the minimum value register 33 stores the count value CNTSi given at that time and updates the stored value up to that time.

したがって、立上り点周期検出ごとに、最大値レジスタ32および最小値レジスタ33の格納値の更新/維持が行なわれ、検出期間終了時において、最大値レジスタ32には、最大カウント値Nmaxが格納され、最小値レジスタ33には、最小カウント値Nminが格納される。   Therefore, the maximum value register 32 and the minimum value register 33 are updated / maintained every time the rising point period is detected, and the maximum count value Nmax is stored in the maximum value register 32 at the end of the detection period. The minimum value register 33 stores the minimum count value Nmin.

伝送方式判定回路15は、さらに、基準値(=T1/Tc)を格納する基準値レジスタ34と、最大値レジスタ32に格納される最大値と基準値レジスタ30に格納される基準値とを比較する最大値比較回路35と、最小値レジスタ33に格納される最小値と基準値レジスタ30に格納される基準値とを比較する最小値比較回路36と、これらの最大値比較回路35および最小値比較回路36の出力信号に従って伝送方式を特定する信号を生成するゲート回路37−39を含む。   The transmission method determination circuit 15 further compares the reference value register 34 for storing the reference value (= T1 / Tc), the maximum value stored in the maximum value register 32, and the reference value stored in the reference value register 30. A maximum value comparison circuit 35 that compares the minimum value stored in the minimum value register 33 with the reference value stored in the reference value register 30, and the maximum value comparison circuit 35 and the minimum value. Gate circuits 37-39 for generating a signal specifying a transmission method in accordance with the output signal of comparison circuit 36 are included.

基準値レジスタ34においては、この各伝送方式のエッジ間間隔(パルス幅)を比較する比較基準となる基準値T1/Tcが格納される。この基準値T1/Tcは、伝送速度212kbpsの1シンボル期間の第2カウンタ12のカウント値に相当する。   The reference value register 34 stores a reference value T1 / Tc that serves as a comparison reference for comparing the inter-edge intervals (pulse widths) of the respective transmission methods. The reference value T1 / Tc corresponds to the count value of the second counter 12 for one symbol period with a transmission rate of 212 kbps.

最大値比較回路35は、最大値レジスタ32に格納される最大値が基準値レジスタ34に格納される基準値(=T1/Tc)よりも大きい場合には、その出力信号LARGEをアサートし、基準値レジスタ34の格納する準値が最大値レジスタ32に格納される最大値よりも小さい場合には信号SMALLXをアサートする。   When the maximum value stored in the maximum value register 32 is larger than the reference value (= T1 / Tc) stored in the reference value register 34, the maximum value comparison circuit 35 asserts the output signal LARGE, and the reference When the quasi-value stored in the value register 34 is smaller than the maximum value stored in the maximum value register 32, the signal SMALLX is asserted.

最小値比較回路36は、最小値レジスタ33に格納される最小値が基準値レジスタ34に格納する基準値と等しい場合には、その出力信号EQをアサートし、最小値レジスタ33に格納される最小値が基準値レジスタ34に格納される基準値よりも小さい場合にはその出力信号SMALLNをアサートする。   When the minimum value stored in the minimum value register 33 is equal to the reference value stored in the reference value register 34, the minimum value comparison circuit 36 asserts the output signal EQ and the minimum value stored in the minimum value register 33. When the value is smaller than the reference value stored in the reference value register 34, the output signal SMALLN is asserted.

ゲート回路37は、最大値比較回路35の出力信号LARGEと最小値比較回路36の出力信号SMALLNとを受け、両者がともにアサート状態のときに、マンチェスタ符号指示信号MANNをアサートする。   The gate circuit 37 receives the output signal LARGE from the maximum value comparison circuit 35 and the output signal SMALLN from the minimum value comparison circuit 36, and asserts the Manchester code instruction signal MANN when both are asserted.

ゲート回路38は、最大値比較回路35の出力信号LARGEと最小値比較回路36の出力信号SMALLXがともにアサートされるとTypeA符号指示信号TPAAをアサートする。ゲート回路39は、最大値比較回路35の出力信号SMALLXおよび最小値比較回路36の出力信号SMALLNがともにアサート状態のときに、TypeB符号指示信号TPBBをアサートする。   When the output signal LARGE of the maximum value comparison circuit 35 and the output signal SMALLX of the minimum value comparison circuit 36 are both asserted, the gate circuit 38 asserts the Type A code instruction signal TPAA. Gate circuit 39 asserts Type B code instruction signal TPBB when both output signal SMALLX of maximum value comparison circuit 35 and output signal SMALLN of minimum value comparison circuit 36 are in an asserted state.

この最大値比較回路35、最小値比較回路36およびゲート回路37−39の処理により、図7に示すフロー図におけるステップS3、S4およびS11における判定処理が実現される。   The determination processing in steps S3, S4, and S11 in the flowchart shown in FIG. 7 is realized by the processing of the maximum value comparison circuit 35, the minimum value comparison circuit 36, and the gate circuits 37-39.

マンチェスタ符号指示信号MANNがアサートされるのは、最大値レジスタ32に格納される最大値が基準値(=T1/Tc)よりも大きくかつ最小値レジスタ33に格納される最小値が基準値と等しいときである。一方、TypeA符号指示信号TPAAがアサートされるのは、最大値レジスタ32に格納される最大値が基準値よりも大きくかつ最小値レジスタ33に格納される最小値が基準値レジスタ30に格納される基準値よりも小さいときである。TypeB符号指示信号TPBBがアサートされるのは、最大値レジスタ32に格納される最大値が基準値レジスタ30に格納される基準値よりも小さくかつ最小値レジスタ33に格納される最小値が基準値よりも小さいときである。   The Manchester code instruction signal MANN is asserted because the maximum value stored in the maximum value register 32 is larger than the reference value (= T1 / Tc) and the minimum value stored in the minimum value register 33 is equal to the reference value. Is the time. On the other hand, the Type A code instruction signal TPAA is asserted because the maximum value stored in the maximum value register 32 is larger than the reference value and the minimum value stored in the minimum value register 33 is stored in the reference value register 30. This is when it is smaller than the reference value. The Type B code instruction signal TPBB is asserted because the maximum value stored in the maximum value register 32 is smaller than the reference value stored in the reference value register 30 and the minimum value stored in the minimum value register 33 is the reference value. When is smaller than.

なお、基準値レジスタ34に対する基準値の書込経路は示していないが、この基準値は、伝送速度に応じて、1シンボル周期におけるクロック数が決定されるため、予め、システム立上げ時等において、基準値レジスタ34に図示しない制御部により格納される。   Although the reference value writing path for the reference value register 34 is not shown, the reference value is determined by the number of clocks in one symbol period according to the transmission speed. The value is stored in the reference value register 34 by a control unit (not shown).

図14は、図4に示す波形歪み検出回路5の構成を概略的に示す図である。図14においては、第1カウンタ4を信号/カウント値の転送経路を明確にするために併せて示す。   FIG. 14 schematically shows a configuration of waveform distortion detection circuit 5 shown in FIG. In FIG. 14, the first counter 4 is also shown in order to clarify the signal / count value transfer path.

図14において、波形歪み検出回路5は、伝送方式指示信号(符号指示信号)MANN、TPAA、およびTPBBに従ってエッジ間のパルス長の基準値を設定する基準パルス長設定回路40と、基準パルス長設定回路40により生成された長パルス用設定値および短パルス用設定値をそれぞれ格納する長パルス長レジスタ41および短パルス長レジスタ42と、第1カウンタ4からのカウント値CNTFおよび長パルス長レジスタ41の格納設定値LPPとを受ける長歪み検出回路43と、第1カウンタ4の出力カウント値CNTFと短パルス長レジスタ42に格納される短パルス用設定値SPPを受ける短歪み検出回路44と、歪み補正期間を規定するために利用される補助カウンタ47および加算カウンタ45と、長歪み検出回路43および44の出力信号に従ってセレクタ信号SELおよびディスエーブル信号DISおよびリセット信号RSTDを生成するパルス長補正回路46を含む。   In FIG. 14, a waveform distortion detection circuit 5 includes a reference pulse length setting circuit 40 for setting a reference value of a pulse length between edges according to transmission method instruction signals (code instruction signals) MANN, TPAA, and TPBB, and a reference pulse length setting. The long pulse length register 41 and the short pulse length register 42 for storing the long pulse setting value and the short pulse setting value generated by the circuit 40, the count value CNTF and the long pulse length register 41 from the first counter 4, respectively. A long distortion detection circuit 43 that receives the stored set value LPP, a short distortion detection circuit 44 that receives the output count value CNTF of the first counter 4 and the short pulse set value SPP stored in the short pulse length register 42, and distortion correction Auxiliary counter 47 and addition counter 45 used for defining the period, and long distortion detection circuit 43 In accordance with the output signal of the pre-44 includes a pulse length correction circuit 46 which generates a selector signal SEL and the disable signal DIS and the reset signal RSTD.

基準パルス長設定回路40は、マンチェスタ符号指示信号MANNのアサート時、長パルス用設定値および短パルス用設定値として、それぞれカウント値“64”および“32”を生成し、それぞれ長パルス長レジスタ41および短パルス長レジスタ42に設定する。TypeA符号指示信号TPAAのアサート時には、基準パルス長設定回路40は、長パルス用設定値および短パルス用設定値として、それぞれ、“72”および“8”を生成して、長パルス長レジスタ41および短パルス長レジスタ42に格納する。TypeB符号指示信号TPBBのアサート時には、基準パルス長設定回路40は、長パルス用設定値および短パルス用設定値として、それぞれ、“16”および“8”を生成して、長パルス長レジスタ41および短パルス長レジスタ42にそれぞれ格納する。   When the Manchester code instruction signal MANN is asserted, the reference pulse length setting circuit 40 generates count values “64” and “32” as the long pulse setting value and the short pulse setting value, respectively, and the long pulse length register 41, respectively. And set in the short pulse length register 42. When the Type A code instruction signal TPAA is asserted, the reference pulse length setting circuit 40 generates “72” and “8” as the long pulse setting value and the short pulse setting value, respectively, and the long pulse length register 41 and Store in the short pulse length register 42. When the TypeB code instruction signal TPBB is asserted, the reference pulse length setting circuit 40 generates “16” and “8” as the long pulse setting value and the short pulse setting value, respectively, and the long pulse length register 41 and Each is stored in the short pulse length register 42.

これらのパルス用設定値は、予め伝送方式毎にレジスタまたはROM等に格納し、識別された伝送方式に従って対応のパルス用設定値が読出されてレジスタ41および42に格納されればよい。   These pulse setting values may be stored in advance in a register or ROM for each transmission method, and the corresponding pulse setting values may be read out and stored in the registers 41 and 42 in accordance with the identified transmission method.

長歪み検出回路43は、第1カウンタ4のカウント値CNTFが、長パルス長レジスタ41に格納された長パルス用設定値LPPよりも大きくなると、波形歪みが生じたとして、長パルス補正信号LPDをアサートするとともに、補助カウンタ47を起動する。この長歪み検出回路43は、図4に示すエッジ検出回路からのリセット信号RSTがアサートされると、長パルス歪み補正信号LPDをネゲートし、セレクタ信号SELをLレベルに設定して、受信信号を選択させる。また、補助カウンタ47のカウント値を第1カウンタ4に初期値として設定してカウント動作を開始させる。これにより、長パルス長補正時に併せて、次の短パルス長の補正をこのカウント値の補正により行う。   When the count value CNTF of the first counter 4 becomes larger than the long pulse setting value LPP stored in the long pulse length register 41, the long distortion detection circuit 43 determines that the waveform distortion has occurred and outputs the long pulse correction signal LPD. At the same time, the auxiliary counter 47 is activated. When the reset signal RST from the edge detection circuit shown in FIG. 4 is asserted, the long distortion detection circuit 43 negates the long pulse distortion correction signal LPD, sets the selector signal SEL to the L level, and receives the received signal. Let them choose. Further, the count value of the auxiliary counter 47 is set as an initial value in the first counter 4 to start the count operation. Thereby, the correction of the next short pulse length is performed by correcting the count value together with the correction of the long pulse length.

短歪み検出回路44は、第1カウンタ4のカウント値CNTFが、短パルス長レジスタ42に格納される短パルス用設定値SPPに到達する前にカウント値CNTFが初期値にリセットされたときに、短パルス波形補正信号SPDをアサートするとともに、加算カウンタ45を活性化する。加算カウンタ45は、活性化時、この第1カウンタ4のリセット前のカウント値CNTFを初期値として、クロック信号CLKに同期してカウント動作を行ない、そのカウント値が短パルス長レジスタ42に格納される短パルス用設定値SPPに到達すると、短歪み検出回路44にカウントアップ指示信号を生成する。短歪み検出回路44は、この加算カウンタ45のカウントアップ信号に従って短パルス歪み補正信号SPDをネゲートする。   When the count value CNTF of the first counter 4 is reset to the initial value before the count value CNTF of the first counter 4 reaches the short pulse setting value SPP stored in the short pulse length register 42, the short distortion detection circuit 44 The short pulse waveform correction signal SPD is asserted and the addition counter 45 is activated. When activated, the addition counter 45 performs a count operation in synchronization with the clock signal CLK using the count value CNTF before resetting of the first counter 4 as an initial value, and the count value is stored in the short pulse length register 42. When the short pulse setting value SPP is reached, a count-up instruction signal is generated in the short distortion detection circuit 44. The short distortion detection circuit 44 negates the short pulse distortion correction signal SPD according to the count up signal of the addition counter 45.

パルス長補正回路46は、長歪み検出回路43からの長パルス補正信号LPDおよび短歪み検出回路44からの短パルス歪み補正信号SPDのいずれか一方がアサートされるとセレクタ信号SELをアサートし(Hレベルに設定し)、これらの補正信号LPDおよびSPDはともにネゲートされるとセレクタ信号SELをLレベルにネゲートする。このパルス長補正回路46は、また、セレクタ信号SELがHレベルの期間、ディスエーブル信号DISをアサートし、第1カウンタ4のカウント動作を停止させる。パルス長補正回路46は、また、このセレクタ信号SELのHレベルからLレベル(アサートからネゲート状態)への遷移に従ってリセット信号RSTDを生成し、補助カウンタ47のカウント値を第1カウンタ4の初期カウント値として格納するとともに格納後、補助カウンタ47のカウント値を初期値(たとえば“1”)に初期化する。   When one of the long pulse correction signal LPD from the long distortion detection circuit 43 and the short pulse distortion correction signal SPD from the short distortion detection circuit 44 is asserted, the pulse length correction circuit 46 asserts the selector signal SEL (H When the correction signals LPD and SPD are both negated, the selector signal SEL is negated to the L level. The pulse length correction circuit 46 also asserts the disable signal DIS while the selector signal SEL is at the H level, and stops the counting operation of the first counter 4. The pulse length correction circuit 46 also generates a reset signal RSTD in accordance with the transition of the selector signal SEL from the H level to the L level (asserted to negated state), and sets the count value of the auxiliary counter 47 as the initial count of the first counter 4. The value is stored as a value, and after the storage, the count value of the auxiliary counter 47 is initialized to an initial value (eg, “1”).

次に、図15および図16を参照して、この図14に示す波形歪み検出回路5の動作について説明する。   Next, the operation of the waveform distortion detection circuit 5 shown in FIG. 14 will be described with reference to FIGS.

まず、図15を参照して、パルス幅(連続するエッジ間の間隔)が、長パルス設定値LPDよりも長くなった場合の歪み検出および補正動作について説明する。   First, with reference to FIG. 15, a distortion detection and correction operation when the pulse width (interval between consecutive edges) is longer than the long pulse set value LPD will be described.

受信信号INのエッジに従って、リセット信号RSTがアサートされ、第1カウンタ4のカウント値CNTFが初期値(=1)にリセットされ、第1カウンタ4がクロック信号CLKのエッジに従ってカウント値を順次更新する。第1カウンタ4のカウント値CNTFが長パルス用設定値LPPを超えるまでは、セレクタ信号SELはLレベルであり、受信信号INが選択されて、補正信号OUTが生成される。   The reset signal RST is asserted according to the edge of the reception signal IN, the count value CNTF of the first counter 4 is reset to the initial value (= 1), and the first counter 4 sequentially updates the count value according to the edge of the clock signal CLK. . Until the count value CNTF of the first counter 4 exceeds the long pulse setting value LPP, the selector signal SEL is at the L level, the reception signal IN is selected, and the correction signal OUT is generated.

第1カウンタ4のカウント値CNTFが長パルス用設定値LPPを超えても次のエッジが検出されない場合について、長歪み検出回路43は、カウント値CNTFが長パルス長レジスタ41に格納された長パルス用設定値LPPを超えると、長パルス歪み補正信号LPDをアサートする。応じて、パルス長補正回路46は、セレクタ信号SELをHレベルに設定し、受信信号INの反転信号を補正信号として選択して伝達し、補正信号OUTがLレベルに立下がる。このときまた、ディスエーブル信号DISがアサートされ、第1カウンタ4のカウント動作が停止される。   In the case where the next edge is not detected even when the count value CNTF of the first counter 4 exceeds the set value LPP for long pulses, the long distortion detection circuit 43 has a long pulse in which the count value CNTF is stored in the long pulse length register 41. When the set value LPP is exceeded, the long pulse distortion correction signal LPD is asserted. Accordingly, the pulse length correction circuit 46 sets the selector signal SEL to the H level, selects and transmits the inverted signal of the reception signal IN as the correction signal, and the correction signal OUT falls to the L level. At this time, the disable signal DIS is also asserted, and the counting operation of the first counter 4 is stopped.

次の受信信号INのエッジに従って、リセット信号RSTがアサートされる。応じて、長歪み検出回路43は、長パルス歪み補正信号LPDをネゲートし、パルス長補正回路46が、この補正信号セレクタ信号SELをLレベルに設定する。   The reset signal RST is asserted according to the edge of the next reception signal IN. Accordingly, the long distortion detection circuit 43 negates the long pulse distortion correction signal LPD, and the pulse length correction circuit 46 sets the correction signal selector signal SEL to the L level.

このとき、補助カウンタ47は、長パルス歪み補正信号LPDのアサート期間中、クロック信号CLKのエッジをカウントし、そのカウント値が2からKにまで更新される。このリセット信号RSTのアサート時、ディスエーブル信号DISがネゲートされ、第1カウンタ4がカウント動作を実行する。このとき、第1カウンタ4の初期値が、補助カウンタ47のカウント値に従って設定され、第1カウンタ4は、この補助カウンタ47のカウント値Kを初期値としてカウント動作を実行する。   At this time, the auxiliary counter 47 counts the edge of the clock signal CLK during the assertion period of the long pulse distortion correction signal LPD, and the count value is updated from 2 to K. When the reset signal RST is asserted, the disable signal DIS is negated, and the first counter 4 performs a counting operation. At this time, the initial value of the first counter 4 is set according to the count value of the auxiliary counter 47, and the first counter 4 executes the counting operation with the count value K of the auxiliary counter 47 as the initial value.

一方、パルス補正回路46は、セレクタ信号SELおよびディスエーブル信号DISの論理レベルをLレベルに設定するとともに、リセット信号RSTDをアサートし、補助カウンタ47のカウント値を初期値に設定する。長歪み検出回路43からの長パルス歪み補正信号LPDはアサート状態からネゲート状態に設定されており、補助カウンタ47のカウント動作が停止され、そのカウント値は初期値(=1)に設定される。   On the other hand, the pulse correction circuit 46 sets the logic level of the selector signal SEL and the disable signal DIS to L level, asserts the reset signal RSTD, and sets the count value of the auxiliary counter 47 to the initial value. The long pulse distortion correction signal LPD from the long distortion detection circuit 43 is set from the asserted state to the negated state, the counting operation of the auxiliary counter 47 is stopped, and the count value is set to the initial value (= 1).

以上のように、受信信号INのエッジ間間隔が、長パルス用設定値LPPを超える場合、長歪み検出回路43および補助カウンタ47を利用して、パルス長補正回路46により、このエッジ間間隔を長パルス用設定値LPPに設定することができる。また、リセット信号RSTに従って、セレクタ信号SELのろんりれベルを調整することにより、補正信号OUTが、誤って受信信号INに従ってHレベルに立上がるのを防止でき、確実に、デューティを改善することができる。また、第1カウンタ4のカウント動作開始時において、補助カウンタ47のカウント値を初期値としてカウント動作を開始することにより、この受信信号INの歪み部分のカウント値を調整して、歪み補正された信号を基準として、カウント動作を開始することができる。   As described above, when the interval between the edges of the received signal IN exceeds the long pulse setting value LPP, the inter-edge interval is set by the pulse length correction circuit 46 using the long distortion detection circuit 43 and the auxiliary counter 47. It can be set to the long pulse set value LPP. Further, by adjusting the ringing bell of the selector signal SEL according to the reset signal RST, the correction signal OUT can be prevented from erroneously rising to the H level according to the reception signal IN, and the duty is reliably improved. be able to. Further, when the counting operation of the first counter 4 is started, the counting operation is started with the count value of the auxiliary counter 47 as an initial value, thereby adjusting the count value of the distorted portion of the reception signal IN and correcting the distortion. The count operation can be started with the signal as a reference.

次に、図16を参照して、エッジ間間隔が短パルス用設定値よりも短くなる場合の波形歪み検出および補正動作について説明する。   Next, with reference to FIG. 16, a waveform distortion detection and correction operation when the interval between edges becomes shorter than the set value for short pulses will be described.

受信信号INの1シンボル周期内において最初に到達する先頭エッジに従ってリセット信号RSTがアサートされ、第1カウンタ4のカウント値が初期値にリセットされ、この初期値から第1カウンタ4がクロック信号CLKに従ってカウント動作を再開する。この第1カウンタ4のカウント値CNTFが短パルス用設定値SPPに到達するまで、パルス長補正回路46は、セレクタ信号SELをLレベルに維持する。したがって、この場合には、受信信号INに従って補正信号OUTが生成される。   The reset signal RST is asserted according to the first edge that reaches first within one symbol period of the reception signal IN, the count value of the first counter 4 is reset to the initial value, and the first counter 4 starts from the initial value according to the clock signal CLK. Resume counting. The pulse length correction circuit 46 maintains the selector signal SEL at the L level until the count value CNTF of the first counter 4 reaches the short pulse setting value SPP. Therefore, in this case, the correction signal OUT is generated according to the reception signal IN.

受信信号INの次のエッジが、第1カウンタ4のカウント値が短パルス用設定値SPPに到達する前に到達すると、エッジ検出回路3からのリセット信号RSTに従って第1カウンタ4のカウント値CNTFが初期値に初期化される。このとき、短歪み検出回路44は、カウント値CNTFが短パルス長レジスタ42に格納される短パルス用設定値SPPに到達する前に第1カウンタ4のカウント値が初期化されたと判断し、短パルス歪み補正信号SPDをアサートする。応じて、パルス長補正回路46はセレクタ信号SELおよびディスエーブル信号DISをアサートする。   When the next edge of the reception signal IN reaches before the count value of the first counter 4 reaches the short pulse setting value SPP, the count value CNTF of the first counter 4 is set according to the reset signal RST from the edge detection circuit 3. Initialized to the initial value. At this time, the short distortion detection circuit 44 determines that the count value of the first counter 4 has been initialized before the count value CNTF reaches the short pulse setting value SPP stored in the short pulse length register 42. Assert the pulse distortion correction signal SPD. In response, the pulse length correction circuit 46 asserts the selector signal SEL and the disable signal DIS.

このとき、また、短歪み検出回路44からの波形歪み検出に従って加算カウンタ45が活性化され、第1カウンタ4の初期化直前のカウント値CNTFを初期値としてクロック信号CLKをカウントし、そのカウント値が短パルス長レジスタ42に格納される短パルス用設定値SPPに到達するまで加算カウンタ45がカウント動作を行なう。   At this time, the addition counter 45 is activated in accordance with the waveform distortion detection from the short distortion detection circuit 44, the clock signal CLK is counted using the count value CNTF immediately before the initialization of the first counter 4 as an initial value, and the count value Until the short pulse set value SPP stored in the short pulse length register 42 is reached, the addition counter 45 performs the counting operation.

この間、短パルス補正信号SPDはHレベルであり、セレクタ信号SELはHレベルとされ、補正信号OUTとして、受信信号INの反転信号が生成される。加算カウンタ45のカウント値が、短パルス用設定値SPPに到達すると、加算カウンタ45からのカウントアップ信号に従って短歪み検出回路44は短パルス歪み補正信号SPDをネゲートする。応じて、パルス長補正回路46はセレクタ信号SELおよびディスエーブル信号DISをそれぞれLレベルに設定し(ネゲートし)、補正信号OUTとして、受信信号INが選択されるとともに、第1カウンタ4がカウント動作を開始する。このとき、パルス長補正回路46からのリセット信号RSTDに従って補助カウンタ47の初期値が第1カウンタ4の初期値に設定される。この短パルス歪み検出時においては、補助カウンタ47はカウント動作を行なわず、初期値(=1)にそのカウント値が維持されており、第1カウンタ4は、その初期値(=1)からカウント動作を開始する。したがって、補正信号OUTにより、その波形歪みが補正された期間から、再び、第1カウンタ4が、初期値からカウント動作を行なって、次のエッジまでの間隔を検出することができる。   During this time, the short pulse correction signal SPD is at the H level, the selector signal SEL is at the H level, and an inverted signal of the reception signal IN is generated as the correction signal OUT. When the count value of the addition counter 45 reaches the short pulse set value SPP, the short distortion detection circuit 44 negates the short pulse distortion correction signal SPD according to the count up signal from the addition counter 45. In response, the pulse length correction circuit 46 sets the selector signal SEL and the disable signal DIS to the L level (negation), selects the reception signal IN as the correction signal OUT, and the first counter 4 performs the count operation. To start. At this time, the initial value of the auxiliary counter 47 is set to the initial value of the first counter 4 in accordance with the reset signal RSTD from the pulse length correction circuit 46. At the time of detecting the short pulse distortion, the auxiliary counter 47 does not perform the counting operation and the count value is maintained at the initial value (= 1), and the first counter 4 counts from the initial value (= 1). Start operation. Therefore, from the period in which the waveform distortion is corrected by the correction signal OUT, the first counter 4 again performs the counting operation from the initial value, and can detect the interval to the next edge.

この場合においても、正確に、短パルス歪みを、受信信号のパルスの持続期間の判定により補正することができ、デューティを改善することができる。   Even in this case, the short pulse distortion can be accurately corrected by determining the duration of the pulse of the received signal, and the duty can be improved.

受信装置においては、デューティ補正回路により補正された信号OUTを受信信号として受けて、必要な処理を実行する。   In the receiving apparatus, the signal OUT corrected by the duty correction circuit is received as a received signal, and necessary processing is executed.

なお、上述の構成において、伝送方式判定は、受信信号の立上りエッジ間の間隔を検出して行なっている。しかしながら、これは連続する立下りエッジ間の間隔を検出して伝送方式判定を行なってもよい。同じエッジ間間隔および基準値について、立上りエッジ間間隔と同一の大小関係が成立し、立上りエッジ間隔に基づく伝送方式判定と同様、立下りエッジ間隔に基づいて伝送方式を識別することができる。   In the configuration described above, the transmission method determination is performed by detecting the interval between the rising edges of the received signal. However, this may be determined by detecting the interval between successive falling edges. For the same inter-edge interval and reference value, the same magnitude relationship as that of the rising edge interval is established, and the transmission method can be identified based on the falling edge interval in the same manner as the transmission method determination based on the rising edge interval.

以上のように、この発明の実施の形態1に従えば、受信信号の同一方向の遷移(エッジ)間間隔を検出し、その検出遷移間隔に基づいて伝送方式を設定し、判定された伝送方式に従って受信信号のパルス幅(Hレベル期間またはLレベル期間)の比較基準値を設定し、波形歪みの有無の検出および補正を行なっている。したがって、1台の受信装置(デューティ補正回路)により、複数種類の伝送方式(符号化方式)の受信信号のデューティを補正することができる。これにより、1台の装置で多種類の用途に対応することができ、汎用性の高いデューティ補正回路およびこのデューティ補正回路を内蔵する受信装置を実現することができる。   As described above, according to the first embodiment of the present invention, the interval between transitions (edges) in the same direction of the received signal is detected, the transmission scheme is set based on the detected transition interval, and the determined transmission scheme Accordingly, a comparison reference value for the pulse width (H level period or L level period) of the received signal is set, and the presence or absence of waveform distortion is detected and corrected. Therefore, it is possible to correct the duty of received signals of a plurality of types of transmission systems (encoding systems) with a single receiver (duty correction circuit). As a result, a single device can be used for various types of applications, and a highly versatile duty correction circuit and a receiving device incorporating this duty correction circuit can be realized.

[実施の形態2]
図17は、この発明の実施の形態2に従うデューティ補正回路の構成を概略的に示す図である。この図17に示すデューティ補正回路1は、その構成が、以下の点で、図4に示すデューティ補正回路と異なる。すなわち、伝送方式判定部10において、立上り点検出回路11と受信端子2の間に、多数決回路50が設けられる。この多数決回路50は、受信信号INを受け、複数の遅延信号を生成し、これらの複数の遅延信号の多数決により受信信号の論理レベルを決定する。この多数決回路50による多数決処理によりいわゆるローパスフィルタ(LPF)処理が実現され、スパイクなどのカウントクロック周期Tc以下の幅のインパルスノイズを除去する。
[Embodiment 2]
FIG. 17 schematically shows a structure of a duty correction circuit according to the second embodiment of the present invention. The duty correction circuit 1 shown in FIG. 17 differs from the duty correction circuit shown in FIG. 4 in the following points. That is, in the transmission method determination unit 10, the majority circuit 50 is provided between the rising point detection circuit 11 and the reception terminal 2. The majority circuit 50 receives the received signal IN, generates a plurality of delayed signals, and determines the logical level of the received signal by majority of the plurality of delayed signals. A so-called low-pass filter (LPF) process is realized by the majority process by the majority circuit 50, and impulse noise having a width equal to or shorter than the count clock period Tc, such as a spike, is removed.

この図17に示すデューティ補正回路1の他の構成は、図4に示すデューティ補正回路の構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。   The other configuration of the duty correction circuit 1 shown in FIG. 17 is the same as the configuration of the duty correction circuit shown in FIG. 4, and corresponding portions are denoted by the same reference numerals and detailed description thereof is omitted.

図18は、図17に示す多数決回路50の構成の一例を概略的に示す図である。図18において、多数決回路50は、受信信号INを受けて順次所定時間遅延して転送する8段の縦続接続されるDフリップフロップ(DFF)51−58と、これらのDフリップフロップ51−58の出力信号D1−D8を受ける多数決判定回路60を含む。   FIG. 18 schematically shows an example of the configuration of majority circuit 50 shown in FIG. In FIG. 18, the majority voting circuit 50 receives the received signal IN and sequentially transfers it with a predetermined time delay, thereby transferring eight stages of cascaded D flip-flops (DFF) 51-58 and the D flip-flops 51-58. A majority decision circuit 60 that receives output signals D1-D8 is included.

Dフリップフロップ51−58は、それぞれ、カウントクロック周期Tcよりも短い周期のクロック信号(図示せず)に従って、受信信号INを順次転送する。今、これらのDフリップフロップ51−58それぞれの有する遅延時間をτとする。   Each of the D flip-flops 51 to 58 sequentially transfers the reception signal IN according to a clock signal (not shown) having a cycle shorter than the count clock cycle Tc. Now, let τ be the delay time of each of these D flip-flops 51-58.

多数決判定回路60は、これらのDフリップフロップ51−58の出力信号D1−D8を受け、5/8判定基準に従ってこれらの信号D1−D8の論理レベルを判定し、その判定結果に従って出力信号OUTFを生成する。ここで、5/8判定基準では、8個の出力信号D1−D8のうち5個以上の出力信号の電位レベルが同一となったときに、その同一レベルの信号を出力する操作が行なわれる。4個のDフリップフロップの出力信号が同一論理レベルの時には、すなわち、信号D1−D8において、Hレベルの信号とLレベルの信号とが同数の時には、Lレベルの信号が出力される。   The majority decision determination circuit 60 receives the output signals D1-D8 of these D flip-flops 51-58, determines the logic levels of these signals D1-D8 according to the 5/8 determination criteria, and outputs the output signal OUTF according to the determination result. Generate. Here, according to the 5/8 determination criterion, when the potential levels of five or more output signals among the eight output signals D1 to D8 are the same, an operation of outputting the signals of the same level is performed. When the output signals of the four D flip-flops are at the same logic level, that is, when the number of H level signals and L level signals is the same in signals D1-D8, L level signals are output.

図19は、図18に示す多数決回路50の動作を示すタイミング図である。以下、図19を参照して、図18に示す多数決回路50の動作について説明する。   FIG. 19 is a timing chart showing the operation of the majority circuit 50 shown in FIG. The operation of the majority circuit 50 shown in FIG. 18 will be described below with reference to FIG.

受信信号INの先頭部分に、インパルスノイズ65が発生した状態を考える。Dフリップフロップ51−58は、それぞれ、与えられた信号を時間τ遅延して出力する。これらのDフリップフロップ51−58は、転送用クロック信号がたとえばHレベルの第1の論理レベルとなると、与えられた信号を通過させ、転送用クロック信号が例えばLレベルの第2の論理レベルとなると、そのとき与えられていた信号をラッチする。   Consider a state in which impulse noise 65 is generated at the beginning of the received signal IN. Each of the D flip-flops 51 to 58 outputs a given signal with a time τ delay. These D flip-flops 51-58 pass the given signal when the transfer clock signal becomes the first logic level of H level, for example, and the transfer clock signal becomes the second logic level of L level, for example. Then, the signal given at that time is latched.

Dフリップフロップ51−58により、それぞれ、インパルスノイズ65が時間τずつ遅れて順次転送される。多数決判定回路60においては、これらのDフリップフロップ51−58の出力信号D1−D8のうち5つ以上の出力信号の論理レベルが同じときに、その出力信号OUTFの論理レベルを設定する。したがって、インパルスノイズ65が順次転送され、Dフリップフロップ55の出力信号D5がHレベルに立上がったとき、この出力信号D1−D8において、4つの出力信号D1−D3およびD5がHレベル、出力信号D4、およびD6−D8がLレベルである。この場合、Hレベルの出力信号とLレベルの出力信号がともに同数であり、このときには、その多数決判定回路60は出力信号OUTFをLレベルに設定する。   By the D flip-flops 51-58, the impulse noise 65 is sequentially transferred with a delay of time τ. The majority decision circuit 60 sets the logic level of the output signal OUTF when five or more of the output signals D1-D8 of the D flip-flops 51-58 have the same logic level. Therefore, when the impulse noise 65 is sequentially transferred and the output signal D5 of the D flip-flop 55 rises to the H level, the four output signals D1-D3 and D5 are at the H level in the output signals D1-D8. D4 and D6-D8 are at the L level. In this case, both the H level output signals and the L level output signals are the same number. At this time, the majority decision circuit 60 sets the output signal OUTF to the L level.

次いで、Dフリップフロップ56の出力信号D6がHレベルに立上がると、出力信号D5、D7およびD8がLレベルであり、残りの出力信号D1−D4およびD6がHレベルとなり、多数決判定回路60は、5/8判定基準に従ってその出力信号OUTFをHレベルに立上げる。この後、出力信号D6からD8において、インパルスノイズ65により順次その電圧レベルがLレベルとされても、多数決判定回路60の出力信号OUTFは、5/8判定基準に従ってHレベルに維持される。   Next, when output signal D6 of D flip-flop 56 rises to H level, output signals D5, D7 and D8 are at L level, and remaining output signals D1-D4 and D6 are at H level. The output signal OUTF is raised to the H level according to the 5/8 judgment criterion. Thereafter, in the output signals D6 to D8, even if the voltage level is sequentially set to L level by the impulse noise 65, the output signal OUTF of the majority decision circuit 60 is maintained at H level according to the 5/8 determination standard.

したがって、この多数決判定回路60の出力信号OUTFにおいては、受信信号IN受信開始から6τ期間Lレベルに維持され、この受信信号INに含まれるインパルスノイズ65が除去される。   Therefore, output signal OUTF of majority decision circuit 60 is maintained at the L level for 6τ period from the start of reception of reception signal IN, and impulse noise 65 included in reception signal IN is removed.

受信信号INがLレベルに立下がると、順次、期間τの遅延をもって、これらのDフリップフロップ51−58の出力信号D1−D8がLレベルに立下がる。DフリップフロップD4の出力信号がLレベルに立下がると、これらの出力信号D1−D8において、4つの出力信号D1−D4がLレベル、4つの出力信号D5−D8がHレベルであり、多数決判定回路60は、この同数論理レベル時の判定基準に基づいて、その出力信号OUTFをLレベルに設定する。   When the reception signal IN falls to the L level, the output signals D1-D8 of these D flip-flops 51-58 fall sequentially to the L level with a delay of the period τ. When the output signal of the D flip-flop D4 falls to the L level, in these output signals D1-D8, the four output signals D1-D4 are at the L level, and the four output signals D5-D8 are at the H level. The circuit 60 sets the output signal OUTF to the L level based on the determination criterion at the same logic level.

ここで、多数決回路50における遅延期間6τが、第2カウンタ12のカウント値1に対応し、インパルスノイズ65が存在しない場合の受信信号のパルス幅がKカウントに対応すると仮定される。この場合、多数決判定回路60からの出力信号OUTFのパルス幅に対する第2カウンタのカウント値は(K−1)と判定される。これは、多数決回路50の出力信号の立下りの受信信号に対する立下りが、4τ期間遅延し、この遅延期間は、カウントクロック信号の周期Tcよりも短いため、第2カウンタにおいては、立上り点検出回路11からリセット信号RSTが与えられたとき、そのカウント値Nは、カウント値“K”に更新される前にカウント値“K−1”から初期値にリセットされるためである。   Here, it is assumed that the delay period 6τ in the majority circuit 50 corresponds to the count value 1 of the second counter 12, and the pulse width of the received signal in the absence of the impulse noise 65 corresponds to the K count. In this case, the count value of the second counter with respect to the pulse width of the output signal OUTF from the majority decision circuit 60 is determined as (K−1). This is because the falling edge of the output signal of the majority circuit 50 with respect to the received signal is delayed by 4τ period, and this delay period is shorter than the cycle Tc of the count clock signal. This is because when the reset signal RST is given from the circuit 11, the count value N is reset from the count value “K−1” to the initial value before being updated to the count value “K”.

これにより、受信信号INに含まれるインパルスノイズ65を除去した出力信号OUTFが生成され、立上り点検出回路11へ与えられて立上りエッジ検出が行なわれる。この場合において、インパルスノイズが、Hレベルに立上るノイズの場合には、先の実施の形態1において説明したように、図17に示す立上り点検出回路11および立上り点周期検出回路13は、それぞれ立下り点検出および立下り点周期検出が行われる。   As a result, an output signal OUTF from which the impulse noise 65 included in the received signal IN is removed is generated and applied to the rising point detection circuit 11 to perform rising edge detection. In this case, when the impulse noise rises to the H level, as described in the first embodiment, the rising point detection circuit 11 and the rising point cycle detection circuit 13 shown in FIG. Falling point detection and falling point period detection are performed.

図20(a)−(d)は、この発明の実施の形態2における多数決回路50の信号処理回路を示す図である。以下、図20(a)−(d)を参照して、図17および図18に示す多数決回路50のノイズ除去処理操作について説明する。   FIGS. 20A to 20D are diagrams showing a signal processing circuit of the majority circuit 50 according to the second embodiment of the present invention. Hereinafter, the noise removal processing operation of the majority circuit 50 shown in FIGS. 17 and 18 will be described with reference to FIGS.

図20(a)および(b)に示す受信信号IN1およびIN2は、それぞれシンボル列(11)および(10)の波形歪みなし(インパルスノイズあり)の伝送速度212kbpsのマンチェスタ符号である。図20(a)に示す受信信号IN1において、受信信号の立上りエッジRS20A、RS20BおよびRS20Cそれぞれに続いて、インパルスノイズ65a、65bおよび65cが発生する。この場合、1シンボル周期がT1であり、また、第2カウンタ12のカウント周期Tcは、T1/32である。したがって、1シンボル周期T1は、第2カウンタ12および第1カウンタ4のカウント値64に対応する。また、信号波形の横に示す数字は、第1および第2カウンタのカウント値を示す。以後の図においても同様である。   Received signals IN1 and IN2 shown in FIGS. 20A and 20B are Manchester codes with a transmission rate of 212 kbps without waveform distortion (with impulse noise) of symbol sequences (11) and (10), respectively. In the received signal IN1 shown in FIG. 20A, impulse noises 65a, 65b, and 65c are generated following the rising edges RS20A, RS20B, and RS20C of the received signal. In this case, one symbol period is T1, and the count period Tc of the second counter 12 is T1 / 32. Therefore, one symbol period T1 corresponds to the count value 64 of the second counter 12 and the first counter 4. The numbers shown beside the signal waveforms indicate the count values of the first and second counters. The same applies to the subsequent drawings.

図20(b)に示す受信信号IN2においても、受信信号IN2の立上りエッジRS20DおよびRS20Eそれぞれに続いてインパルスノイズ65dおよび65eが生成される。   Also in the received signal IN2 shown in FIG. 20B, impulse noises 65d and 65e are generated following the rising edges RS20D and RS20E of the received signal IN2, respectively.

受信信号IN1およびIN2は、図18に示す多数決回路50へ与えられ、その一例としての5/8判定基準に従って受信信号IN1およびIN2の波形整形が行なわれる。   Received signals IN1 and IN2 are applied to majority circuit 50 shown in FIG. 18, and waveform shaping of received signals IN1 and IN2 is performed according to an example 5/8 determination criterion.

この場合、図20(a)に示す受信信号IN1の立上りエッジに続くインパルスノイズ65a−65cが除去され、図20(c)の出力信号OUTF1に示すように、出力信号OUTF1の立上りエッジがRS20FおよびRS20GおよびRS20Hとなり、その立上りエッジが1Tc期間遅延され、インパルスノイズ65a−65cが除去される。   In this case, the impulse noise 65a to 65c following the rising edge of the reception signal IN1 shown in FIG. 20A is removed, and the rising edge of the output signal OUTF1 becomes RS20F and the output signal OUTF1 shown in FIG. RS20G and RS20H are set, the rising edges thereof are delayed by 1 Tc period, and impulse noises 65a-65c are removed.

出力信号OUTF1の各パルス幅(Hレベル期間)は、先頭エッジが1カウント時間遅延され、このエッジが、図19に示すように、多数決回路50の出力信号の後縁(立下りエッジ)の遅延期間が、その出力信号の前縁(立上りエッジ)の遅延期間よりも短くされており、そのカウント値の終了位置自体は変化しないと想定される。したがって、図20(c)における出力信号OUTF1において、立上りエッジRS20Fから立上がる信号のHレベル期間(パルス幅)に対するカウント値(第2カウンタのカウント値)は31であり、この立下りエッジから続く後半シンボル期間のカウント値が32となる。次の立上りエッジRS20Gは、図20(a)受信信号IN1の立上りエッジRS20Bよりも1カウント値遅延されているため、図20(c)に示す出力信号OUTF1の立上りエッジ間隔は、1シンボル期間T1となる。これは、立上りエッジRS20GおよびRS20Hの間隔についても同様である。   In each pulse width (H level period) of the output signal OUTF1, the leading edge is delayed by one count time, and this edge is the delay of the trailing edge (falling edge) of the output signal of the majority circuit 50 as shown in FIG. It is assumed that the period is shorter than the delay period of the leading edge (rising edge) of the output signal, and the end position of the count value itself does not change. Therefore, in the output signal OUTF1 in FIG. 20C, the count value (count value of the second counter) for the H level period (pulse width) of the signal rising from the rising edge RS20F is 31, and continues from this falling edge. The count value of the second half symbol period is 32. Since the next rising edge RS20G is delayed by one count value from the rising edge RS20B of the reception signal IN1 in FIG. 20A, the rising edge interval of the output signal OUTF1 shown in FIG. 20C is one symbol period T1. It becomes. The same applies to the interval between the rising edges RS20G and RS20H.

一方、図20(b)に示す受信信号IN2のインパルスノイズ65dおよび65eを図18に示す多数決回路50により除去した場合、その信号波形として図20(d)に示す波形が得られる。この図20(b)に示す受信信号の立上りエッジRS20DおよびRS20Eが、図20(d)に示すように、出力信号OUTF2において、それぞれ1カウント値遅れた立ち上がりエッジRS20IおよびRS20Jとなる。そのHレベル期間(パルス幅)は、出力信号OUTF1と同様、立下り時間の遅延が生じていないため、カウント値“31”に対応する期間となる。したがって、連続する立上りエッジRS20IおよびRS20Jの間隔は、カウント値“96”となり、1.5・T1の期間となる。   On the other hand, when the impulse noises 65d and 65e of the received signal IN2 shown in FIG. 20B are removed by the majority circuit 50 shown in FIG. 18, the waveform shown in FIG. 20D is obtained as the signal waveform. The rising edges RS20D and RS20E of the received signal shown in FIG. 20B become rising edges RS20I and RS20J delayed by one count value in the output signal OUTF2, respectively, as shown in FIG. 20D. The H level period (pulse width) is a period corresponding to the count value “31” because the fall time is not delayed similarly to the output signal OUTF1. Therefore, the interval between successive rising edges RS20I and RS20J is a count value “96”, which is a period of 1.5 · T1.

図20(c)および(d)に示すように、多数決回路50の出力信号OUTF1およびOUTF2において立上りエッジ間隔は、1シンボル周期T1またはシンボル周期T1の1.5倍である。したがって、このインパルスノイズを除去した場合の立上りエッジ間隔は、実施の形態1における波形歪み無しのマンチェスタ符号の立上りエッジ間隔と同じである。この立上りエッジ間隔除去は、また立下りエッジ間隔についても同様である。   As shown in FIGS. 20C and 20D, in the output signals OUTF1 and OUTF2 of the majority circuit 50, the rising edge interval is one symbol period T1 or 1.5 times the symbol period T1. Therefore, the rising edge interval when this impulse noise is removed is the same as the rising edge interval of the Manchester code without waveform distortion in the first embodiment. This removal of the rising edge interval is the same for the falling edge interval.

したがって、多数決回路50の出力信号OUTF1およびOUTF2を用いて、実施の形態1と同様にして、同じ立上りエッジ間隔(または同じ立下りエッジ間隔)の条件を用いて伝送符号がマンチェスタ符号であるかの識別を行なうことができる。   Therefore, using the output signals OUTF1 and OUTF2 of the majority circuit 50, whether the transmission code is a Manchester code using the same rising edge interval (or the same falling edge interval) condition as in the first embodiment. Identification can be performed.

図21(a)−(d)は、図17および図18に示す多数決回路50の多数決処理を示すタイミング図である。図21(a)および(b)においては、受信信号IN3およびIN4は、伝送速度210kbpsの歪みなしのTypeA符号(インパルスノイズあり)であり、それぞれシンボル列(11)および(10)である。   FIGS. 21A to 21D are timing charts showing the majority processing of the majority circuit 50 shown in FIGS. In FIGS. 21A and 21B, the received signals IN3 and IN4 are Type A codes (with impulse noise) with a transmission rate of 210 kbps and without distortion, and are symbol strings (11) and (10), respectively.

図21(a)に示すシンボル列(11)の受信信号IN3において、立上りエッジRS21A−RS21Cそれぞれに続いて、インパルスノイズ65f−65hが発生する。   In the received signal IN3 of the symbol string (11) shown in FIG. 21A, impulse noise 65f-65h is generated following each of the rising edges RS21A-RS21C.

図21(b)に示すように、シンボル列(10)の受信信号IN4においても、立上りエッジRS21DおよびRS21Eに続いてインパルスノイズ65iおよび65jが発生する。1シンボル周期は、T1であり、カウントクロック周期Tcは、T1/32である。したがって、正規のパルスの立上りおよび立下りエッジの最小間隔は、8カウント値であり、この1シンボル周期T1の半サイクルが、カウント値32に対応する。受信信号IN3の立上りエッジ間隔の最大値は、48カウント値に相当する期間であり、受信信号IN4においては、最大立上りエッジ間隔、すなわち立上りエッジRS21DおよびRS21Eの間の間隔は、80カウント値に対応する期間である。   As shown in FIG. 21 (b), impulse noises 65i and 65j are generated following the rising edges RS21D and RS21E also in the received signal IN4 of the symbol string (10). One symbol period is T1, and the count clock period Tc is T1 / 32. Therefore, the minimum interval between the rising and falling edges of the regular pulse is 8 count values, and the half cycle of this 1-symbol period T1 corresponds to the count value 32. The maximum value of the rising edge interval of the received signal IN3 is a period corresponding to 48 count values. In the received signal IN4, the maximum rising edge interval, that is, the interval between the rising edges RS21D and RS21E corresponds to 80 count values. It is a period to do.

多数決回路50において、図21(a)に示す入力信号IN3に対するインパルスノイズ除去が行なわれ、図21(c)に示す出力信号OUTF3が生成される。この場合、出力信号OUTF3が立上りエッジRS21F、RS21G、RS21Hは、それぞれ、図21(a)に示す受信信号IN3の立上りエッジRS21A、RS21BおよびRS21Cに対し1カウント値に対応する期間遅延される。また、立上りエッジRS21Iも同様、正規の立上りタイミングに対して1カウント値に相当する期間遅延される。   In the majority circuit 50, impulse noise is removed from the input signal IN3 shown in FIG. 21A, and an output signal OUTF3 shown in FIG. 21C is generated. In this case, the rising edges RS21F, RS21G, and RS21H of the output signal OUTF3 are delayed by a period corresponding to one count value with respect to the rising edges RS21A, RS21B, and RS21C of the reception signal IN3 illustrated in FIG. Similarly, the rising edge RS21I is delayed for a period corresponding to one count value with respect to the normal rising timing.

したがって、図21(c)に示す出力信号OUTF3のパルス幅(Lレベル期間およびHレベル期間)は、それぞれ、カウント値9、カウント値7、カウント値9、カウント値39、カウント値9、…に相当する期間となる。この場合においても、連続する立上りエッジRS21FおよびRS21Gの間隔7は16カウント値であり、T1/4の期間となる。また、連続する立上りエッジRS21GおよびRS21Hの間隔は、3・T1/4となる。従って、連続する立上りエッジの最大値は、48カウントに相当する期間である。   Therefore, the pulse width (L level period and H level period) of the output signal OUTF3 shown in FIG. 21 (c) is set to the count value 9, the count value 7, the count value 9, the count value 39, the count value 9,. The corresponding period. Also in this case, the interval 7 between the consecutive rising edges RS21F and RS21G is a 16 count value, which is a period of T1 / 4. The interval between successive rising edges RS21G and RS21H is 3 · T1 / 4. Therefore, the maximum value of successive rising edges is a period corresponding to 48 counts.

一方、図21(b)に示す受信信号IN4に対してインパルスノイズ除去処理が行なわれると、図21(e)に示す出力信号OUTF4の波形が得られる。この図21(e)に示す受信信号IN4においては、図21(B)に示す受信信号IN4のインパルスノイズ65iおよび65jが除去され、立上りエッジRS21DおよびRS21Eが、それぞれ1カウント値に相当する期間遅延され、立上りエッジRS21JおよびRS21Kとなる。したがって、この出力信号OUTF4において、立上りエッジ間隔は、T1/4(=16カウント)または5・T1/4(=80カウント)となる。   On the other hand, when the impulse noise removal process is performed on the reception signal IN4 shown in FIG. 21B, the waveform of the output signal OUTF4 shown in FIG. 21E is obtained. In reception signal IN4 shown in FIG. 21 (e), impulse noises 65i and 65j of reception signal IN4 shown in FIG. 21 (B) are removed, and rising edges RS21D and RS21E are delayed by a period corresponding to one count value, respectively. And rising edges RS21J and RS21K. Therefore, in this output signal OUTF4, the rising edge interval is T1 / 4 (= 16 counts) or 5 · T1 / 4 (= 80 counts).

以上のように、TypeA符号において、波形歪みがなくインパルスノイズが存在する場合、立上りエッジ間隔はT1/4、3・T1/4、または5・T1/4であり、実施の形態1におけるTypeA符号の波形歪みのない信号波形における立上りエッジ間隔と同じである。したがって、多数決回路50の出力信号OUTF3およびOUTF4を用いて、実施の形態1と同様にして、伝送方式をTypeA符号方式と判定することができる。   As described above, in the Type A code, when there is no waveform distortion and impulse noise exists, the rising edge interval is T1 / 4, 3 · T1 / 4, or 5 · T1 / 4, and the TypeA code in the first embodiment is used. This is the same as the rising edge interval in the signal waveform without waveform distortion. Therefore, using the output signals OUTF3 and OUTF4 of the majority circuit 50, the transmission method can be determined as the Type A code method in the same manner as in the first embodiment.

図22(a)−(d)は、伝送符号が、TypeB符号でありかつ歪みなしかつインパルスノイズありの場合の、図17および図18に示す多数決回路50の処理操作を示すタイミング図である。以下、図22(a)−(d)を参照して、伝送速度が212kbpsの歪みなしかつインパルスノイズありのTypeB符号のノイズ除去操作について説明する。   FIGS. 22A to 22D are timing charts showing processing operations of the majority circuit 50 shown in FIGS. 17 and 18 when the transmission code is a Type B code, no distortion, and there is impulse noise. Hereinafter, with reference to FIGS. 22A to 22D, the noise removal operation of the Type B code with a transmission rate of 212 kbps without distortion and with impulse noise will be described.

図22(a)を示す受信信号IN5は、シンボル列が(11)の伝送速度212kbpsのTypeB符号であり、図22(b)に示す受信信号IN6は、伝送速度が212kbpsのTypeB符号のシンボル列(10)である。このTypeB符号列においては、Lレベル期間においてインパルスノイズが発生した状態を一例として考える。Hレベル期間にインパルスノイズが発生した場合においても、同様の処理を行なうことができる。ここでは、立下りの検出においても伝送方式を検出して波形ノイズの補正ができることを示すために、Lレベル期間におけるインパルスノイズを対象とする。   The received signal IN5 shown in FIG. 22A is a Type B code with a transmission rate of 212 kbps with a symbol string of (11), and the received signal IN6 shown in FIG. 22B is a symbol sequence of a Type B code with a transmission rate of 212 kbps. (10). In this Type B code string, a state where impulse noise is generated in the L level period is considered as an example. Similar processing can be performed even when impulse noise occurs during the H level period. Here, in order to show that the transmission method can be detected and the waveform noise can be corrected even in the fall detection, the impulse noise in the L level period is targeted.

図22(a)に示す受信信号IN5においては、立下りエッジES22A、ES22B、およびES22Cに続いて、インパルスノイズ65k、65lおよび65mが発生する。図22(b)に示す受信信号IN6については、立下りエッジES22DおよびES22Eに続いて、インパルスノイズ65oおよび65pが続いて発生する。   In the received signal IN5 shown in FIG. 22A, impulse noises 65k, 65l, and 65m are generated following the falling edges ES22A, ES22B, and ES22C. With respect to the reception signal IN6 shown in FIG. 22B, impulse noises 65o and 65p are generated following the falling edges ES22D and ES22E.

これらの受信信号IN5およびIN6が、図17および図18に示す多数決回路50へ与えられる。この場合、インパルスノイズ65k−65m。65oおよび65pが多数決回路50における多数決判定処理に従って除去され、立下りエッジが、それぞれカウント値1に対応する期間遅延されて生成される。この多数決処理の場合、図19に示す信号波形のHレベルおよびLレベルを逆と刷ることにより、処理の動作内容が得られる。したがって、図22(a)および(b)に示す受信信号波形は、それぞれ、図22(c)および(d)に示す受信信号波形に変換される。   These received signals IN5 and IN6 are applied to majority circuit 50 shown in FIGS. In this case, impulse noise 65k-65m. 65o and 65p are removed according to the majority decision processing in the majority circuit 50, and the falling edges are generated with a delay corresponding to the count value 1, respectively. In the case of the majority process, the operation content of the process can be obtained by printing the H level and L level of the signal waveform shown in FIG. Therefore, the received signal waveforms shown in FIGS. 22A and 22B are converted into the received signal waveforms shown in FIGS. 22C and 22D, respectively.

図22(c)に示す出力信号OUTF5(シンボル列(11))において、立下りエッジES22FおよびES22Gの間の間隔および立下りエッジES22HおよびES22Iの間隔は、それぞれ16カウント値に相当する期間となり、シンボル周期T1の1/4倍、すなわちT1/4間隔となる。T1は、シンボル周期T1であり、64カウントに対応する。立下りエッジが、1カウント値遅延されるため、立上りエッジの間隔についても同様の関係が得られる。   In the output signal OUTF5 (symbol string (11)) shown in FIG. 22 (c), the interval between the falling edges ES22F and ES22G and the interval between the falling edges ES22H and ES22I are periods corresponding to 16 count values, respectively. This is 1/4 times the symbol period T1, that is, an interval of T1 / 4. T1 is the symbol period T1 and corresponds to 64 counts. Since the falling edge is delayed by one count value, the same relationship is obtained with respect to the rising edge interval.

シンボル列(10)に対応する図22(d)に示す出力信号OUTF6においても、立下りエッジES22JおよびES22Kの間隔は、各エッジそれぞれが1カウント値に対応する期間遅延されているため、24カウント値に相当する期間、すなわち、3・T1/8となる。この場合においても、立上がりエッジの間隔は、同様の関係を満たす。   Also in the output signal OUTF6 shown in FIG. 22D corresponding to the symbol string (10), the interval between the falling edges ES22J and ES22K is delayed by 24 counts because each edge is delayed for a period corresponding to one count value. A period corresponding to the value, that is, 3 · T1 / 8. Even in this case, the rising edge interval satisfies the same relationship.

したがって、この波形歪みがないTypeB符号においてインパルスノイズが発生した場合、多数決回路50の出力信号のLレベル期間は、7カウント期間または15カウント期間となるものの、立下りエッジ間隔は16カウント期間または24カウント期間であり、それぞれT1/4および3・T1/8に相当する。したがって、このTypeB符号においても、波形歪みがなくインパルスノイズが発生する場合、立下りエッジ間隔は、先の実施の形態1において説明した場合と同じ立上りエッジ間隔となる。また、立上りエッジ間隔についても、同様、16カウント値または24カウント値に対応する期間であり、先の実施の形態1において示した関係が満たされる。これにより、TypeB符号においても、多数決回路の出力信号の連続する立上りエッジの間隔情報に基いて、実施の形態1と同様にして、伝送方式がTypeB符号であると識別することができる。   Therefore, when impulse noise is generated in the Type B code without waveform distortion, the L level period of the output signal of the majority circuit 50 is 7 count periods or 15 count periods, but the falling edge interval is 16 count periods or 24 It is a count period and corresponds to T1 / 4 and 3 · T1 / 8, respectively. Therefore, also in this Type B code, when there is no waveform distortion and impulse noise is generated, the falling edge interval is the same as the rising edge interval described in the first embodiment. Similarly, the rising edge interval is a period corresponding to 16 count values or 24 count values, and the relationship shown in the first embodiment is satisfied. Thereby, also in the Type B code, it is possible to identify that the transmission system is the Type B code, as in the first embodiment, based on the interval information of successive rising edges of the output signal of the majority circuit.

これらの図20から図22に示すように、インパルスノイズにより、パルス幅(Hレベル期間またはLレベル期間)が1カウント値に対応する期間短くされても、そのインパルスノイズが連続して発生する場合、先の実施の形態1と同様に、マンチェスタ符号、TypeA符号およびTypeB符号について、同様の判定基準を用いて伝送方式を判定することができる。この場合、この多数決回路50の出力信号OUTF1−OUTF6が伝送方式判定部10において利用されて伝送方式が判定される。   As shown in FIGS. 20 to 22, even if the impulse noise is continuously generated by the impulse noise even if the pulse width (H level period or L level period) is shortened for a period corresponding to one count value. Similarly to the first embodiment, the transmission system can be determined using the same determination criterion for the Manchester code, the Type A code, and the Type B code. In this case, the output signal OUTF1-OUTF6 of the majority circuit 50 is used in the transmission method determination unit 10 to determine the transmission method.

図23は、この発明の実施の形態2に従うデューティ補正回路のデューティ補正操作を示すフロー図である。この図23に示す処理フローは、以下の点で、図7に示す処理フローとその処理操作が異なる。すなわち、図17に示す立上り点検出回路11により立上り点検出を行なうステップS1の前に、多数決回路50によるインパルスノイズ除去処理が実行される(ステップS20)。この多数決回路50におけるインパルスノイズの除去操作は、先の図20から図22において示したように、インパルスノイズを含むカウント値1に相当する期間を除去することにより、インパルスノイズを除去する。この図23に示すステップS20に続くステップS1以降の立上り点周期検出および伝送方式判定の処理は、先の図7に示す処理フローと同じであり、対応する処理ステップに対しては同一ステップ番号を付し、その詳細説明は省略する。   FIG. 23 is a flowchart showing a duty correction operation of the duty correction circuit according to the second embodiment of the present invention. The processing flow shown in FIG. 23 is different from the processing flow shown in FIG. 7 in the following points. That is, impulse noise removal processing by the majority circuit 50 is executed before step S1 in which the rising point detection circuit 11 shown in FIG. 17 detects the rising point (step S20). The operation for removing the impulse noise in the majority circuit 50 removes the impulse noise by removing the period corresponding to the count value 1 including the impulse noise, as shown in FIGS. The processing of rising point period detection and transmission method determination after step S1 following step S20 shown in FIG. 23 is the same as the processing flow shown in FIG. 7, and the same step number is assigned to the corresponding processing step. A detailed description thereof will be omitted.

なお、この実施の形態2においても、立下り点周期を検出し、伝送方式が判定されてもよい。また、このインパルスノイズは、マンチェスタ符号およびTypeA符号においても、Hレベル期間にLレベルに瞬間的に立下がるノイズでなく、Lレベル期間中に瞬間的にHレベルに立上がるノイズであってもよい。また、TypeB符号においても、同様であり、立上りまたは立下りエッジ間隔を検出することにより、伝送方式を検出することができる。   Also in the second embodiment, the falling point cycle may be detected to determine the transmission method. The impulse noise may also be noise that instantaneously rises to H level during the L level period, as well as noise that momentarily falls to L level during the H level period in the Manchester code and Type A code. . The same applies to the Type B code, and the transmission method can be detected by detecting the rising or falling edge interval.

なお、多数決判定回路においては、5/8多数決判定基準を用いて多数決処理を行なっている。これは、最大Tc/2の幅のインパルスノイズを削除するとともに、パルス幅(Hレベル持続期間またはLレベル持続期間)の先端部の1カウント値に対応する期間遅延するのを実現するのに用いられている。また、インパルスノイズは連続して発生することは要求されない。1つのパルスにおいてインパルスノイズが発生して、インパルスノイズの除去が行われたとき、対応の立上りエッジ(または立下りエッジ)の間隔は、例えば15カウント(=7+8)に相当する期間となり、カウント値の最大または最小値と異なり、そのカウント値は、判定基準として用いられないため、伝送方式の判定は、正確に行なうことができる。またインパルスノイズによるパルス幅減縮期間は、1カウントに相当する期間でなくてもよい。   In the majority decision circuit, majority processing is performed using a 5/8 majority decision criterion. This is used to eliminate impulse noise having a maximum width of Tc / 2 and to realize a delay corresponding to one count value at the tip of the pulse width (H level duration or L level duration). It has been. Further, impulse noise is not required to be continuously generated. When impulse noise is generated in one pulse and the impulse noise is removed, the interval between corresponding rising edges (or falling edges) is a period corresponding to, for example, 15 counts (= 7 + 8). Unlike the maximum or minimum value, the count value is not used as a criterion, so that the transmission method can be determined accurately. Further, the pulse width reduction period due to the impulse noise may not be a period corresponding to one count.

なお、多数決判定回路においてインパルスノイズ除去が行なわれ、歪み検出補正部9においては、インパルスノイズを含む受信信号を用いてエッジ検出を行なっている。この場合、インパルスノイズ幅が、次段のエッジ検出回路(3)のエッジ検出期間よりも短ければ、このインパルスノイズを無視して、エッジ間間隔を測定して、歪み検出および補正を行なうことができる。ただし、この場合、受信信号INにインパルスノイズが生成されていると、セレクタ7により、インパルスノイズが存在する信号が補正信号OUTとして転送される。この場合、セレクタ7の出力部に、受信信号INの高周波成分(インパルスノイズ成分)を除去するローパスフィルタ(LPF)が設けられればよい。または、これに代えて、受信部において、インパルスノイズ成分を除去するローパスフィルタが配置されていればよい。   Impulse noise removal is performed in the majority decision circuit, and the distortion detection correction unit 9 performs edge detection using a received signal including impulse noise. In this case, if the impulse noise width is shorter than the edge detection period of the edge detection circuit (3) at the next stage, this impulse noise is ignored and the interval between edges is measured to detect and correct distortion. it can. However, in this case, if impulse noise is generated in the reception signal IN, the selector 7 transfers a signal in which the impulse noise exists as the correction signal OUT. In this case, a low-pass filter (LPF) that removes a high-frequency component (impulse noise component) of the reception signal IN may be provided at the output unit of the selector 7. Alternatively, a low-pass filter that removes impulse noise components may be arranged in the reception unit instead.

以上のように、この発明の実施の形態2に従えば、伝送方式判定部において立上りまたは立下りいずれかのエッジを検出する前に、多数決回路において多数決判定を行なってインパルスノイズを除去するローパスフィルタ処理を行なっている。これにより、受信信号にインパルスノイズが生じている場合においても、正確に伝送方式を判定することができる。また、実施の形態1と同様の効果を得ることができる。   As described above, according to the second embodiment of the present invention, the low-pass filter that removes the impulse noise by performing the majority decision in the majority circuit before detecting either the rising edge or the falling edge in the transmission method determining unit. Processing is in progress. Thereby, even when impulse noise is generated in the received signal, the transmission method can be accurately determined. Moreover, the same effect as Embodiment 1 can be acquired.

なお、実施の形態2においても、この伝送方式判定回路は、受信信号のプリアンブル部の前半部のプリアンブルパターンを用いて伝送方式判定が行なわれる(図4参照)。   Also in the second embodiment, this transmission method determination circuit performs transmission method determination using the preamble pattern of the first half of the preamble portion of the received signal (see FIG. 4).

[実施の形態3]
図24は、この発明の実施の形態3に従うデューティ補正回路の全体の構成を概略的に示す図である。この図24に示すデューティ補正回路は、図4に示すデューティ補正回路と以下の点で、その構成が異なる。すなわち、伝送方式判定部63において、伝送方式判定回路15に代えて、伝送方式/速度判定回路70が設けられる。この伝送方式/速度判定回路70は、受信信号の伝送方式(符号化方式)およびシンボル伝送速度を識別する。この図24に示すデューティ補正回路1の他の構成は、図4に示すデューティ補正回路の構成と同じであり、対応する部分には同一参照番号を付し、その詳細な説明は省略する。
[Embodiment 3]
FIG. 24 schematically shows an overall configuration of the duty correction circuit according to the third embodiment of the present invention. The duty correction circuit shown in FIG. 24 differs from the duty correction circuit shown in FIG. 4 in the following points. That is, in the transmission method determination unit 63, a transmission method / speed determination circuit 70 is provided instead of the transmission method determination circuit 15. This transmission method / rate determination circuit 70 identifies the transmission method (encoding method) and symbol transmission rate of the received signal. The other configuration of the duty correction circuit 1 shown in FIG. 24 is the same as the configuration of the duty correction circuit shown in FIG. 4, and corresponding portions are denoted by the same reference numerals and detailed description thereof is omitted.

搬送周波数が13.56MHzの場合、シンボル伝送速度としては、前述の212kbps以外に、106kbps、424kbpsおよび847kbpsの伝送速度が可能である。本実施の形態3において、これらの複数の伝送方式に加えて、さらに複数の伝送速度に対応して、デューティを補正する回路を実現する。以下、各符号化方式について、伝送速度とシンボル周期との関係について説明する。   When the carrier frequency is 13.56 MHz, the symbol transmission rate can be 106 kbps, 424 kbps, and 847 kbps in addition to the above-mentioned 212 kbps. In the third embodiment, in addition to the plurality of transmission methods, a circuit for correcting the duty corresponding to a plurality of transmission speeds is realized. Hereinafter, the relationship between the transmission rate and the symbol period will be described for each coding method.

図25(a)−(d)は、伝送速度106kbpsのマンチェスタ符号の信号波形の一例を示す図である。なお、この図25(a)−(d)に示すマンチェスタ符号は、先頭立上りエッジは、すべて共通にRS25Aであるとする。図25において共通の時間軸が受信信号に対して付されている場合、エッジの符号は各受信信号に対して共通に用いる。以後の信号波形の説明においても同様とする。   FIGS. 25A to 25D are diagrams illustrating an example of a signal waveform of a Manchester code having a transmission rate of 106 kbps. In the Manchester codes shown in FIGS. 25A to 25D, it is assumed that all leading rising edges are RS25A in common. In FIG. 25, when a common time axis is attached to the received signal, the code of the edge is used in common for each received signal. The same applies to the description of the signal waveforms thereafter.

図25(a)において、受信信号MAaは、シンボル列(11)のマンチェスタ符号であり、信号波形には歪みが存在しない。この受信マンチェスタ符号MAaにおいて、波形歪みがない場合、立上りエッジRS25AおよびRS25Bの間の間隔は、実施の形態1および2と同様、カウントクロック周期Tc(=T1/32:T1は伝送速度212kbps時の1シンボル周期)でカウントした場合、Hレベル期間およびLレベル期間が、ともに64カウントに相当する期間である。1シンボル期間が、128カウント値に相当する期間である。   In FIG. 25A, the received signal MAa is a Manchester code of the symbol sequence (11), and there is no distortion in the signal waveform. In this reception Manchester code MAa, when there is no waveform distortion, the interval between the rising edges RS25A and RS25B is the count clock period Tc (= T1 / 32: T1 is at the transmission rate of 212 kbps as in the first and second embodiments). When counting in one symbol cycle), both the H level period and the L level period are periods corresponding to 64 counts. One symbol period is a period corresponding to 128 count values.

図25(b)において、受信信号MAbは、伝送速度106kbpsのシンボル列(10)のマンチェスタ符号であり、波形歪みなしの信号波形を有する。この受信マンチェスタ符号MAbにおいて、波形歪みのない場合、そのHレベル期間およびLレベル期間は、64カウントの期間である。したがって、立上りエッジRS25Aから次の立上りエッジRS25Cまでのカウント値は、192となる。   In FIG. 25 (b), the received signal MAb is a Manchester code of a symbol string (10) having a transmission rate of 106 kbps and has a signal waveform without waveform distortion. In this reception Manchester code MAb, when there is no waveform distortion, the H level period and the L level period are 64 count periods. Therefore, the count value from the rising edge RS25A to the next rising edge RS25C is 192.

図25(c)に示す受信信号MAcは、シンボル列(11)のマンチェスタ符号であり、波形歪みを有する。この場合、Hレベル期間がカウント値“62”に相当する期間と短くされている。この場合においても、1シンボルの周期は同一であるため、受信マンチェスタ符号MAcの立上りエッジの間隔は、128カウントとなる。   The received signal MAc shown in FIG. 25C is a Manchester code of the symbol string (11) and has waveform distortion. In this case, the H level period is shortened to a period corresponding to the count value “62”. Even in this case, since the period of one symbol is the same, the interval between the rising edges of the received Manchester code MAc is 128 counts.

図25(d)に示す受信信号MAdは、シンボル列(10)のマンチェスタ符号であり、かつ信号波形に歪みが存在する。この受信マンチェスタ符号MAdにおいても、Hレベル期間が、波形ひずみにより、カウント値“62”に相当する期間に設定される。したがって、この受信マンチェスタ符号MAdの立上りエッジRS25Aから次の立上りエッジRS25Bまでの期間は、192カウント値に対応する期間となる。   The received signal MAd shown in FIG. 25 (d) is a Manchester code of the symbol string (10), and there is distortion in the signal waveform. Also in this receiving Manchester code MAd, the H level period is set to a period corresponding to the count value “62” due to waveform distortion. Therefore, the period from the rising edge RS25A of the received Manchester code MAd to the next rising edge RS25B is a period corresponding to the 192 count value.

したがって、受信マンチェスタ符号MAcおよびMAdにおいて波形歪みが存在する場合においても、立上りエッジ間隔は、2・T1および3・T1となる。   Therefore, even when there is waveform distortion in the received Manchester codes MAc and MAd, the rising edge intervals are 2 · T1 and 3 · T1.

図26は、伝送速度212kbpsのマンチェスタ符号の信号波形の一例を示す図である。図26(a)−(d)において、先頭の立上りエッジは各受信信号に対して共通であり、立上りエッジRS26Aで表わされる。   FIG. 26 is a diagram illustrating an example of a signal waveform of a Manchester code having a transmission rate of 212 kbps. In FIG. 26 (a)-(d), the leading rising edge is common to each received signal, and is represented by the rising edge RS26A.

図26(a)に示す受信信号MAeは、マンチェスタ符号列(11)であり、その信号波形には、歪みが存在しない。   The received signal MAe shown in FIG. 26A is a Manchester code string (11), and the signal waveform has no distortion.

図26(b)に示す受信信号MAfは、シンボル列(10)のマンチェスタ符号であり、歪みなしの信号波形を有する。受信マンチェスタ符号列MAeにおいて立上りエッジRS26AおよびRS26Bの間の期間は、カウント値“64”に相当する。一方、受信信号MAfの連続する立上りエッジの間隔は、96カウント値に対応する。このカウント値は、伝送速度212kbpsの場合の1シンボル周期T1の1/32倍のクロックで動作するカウンタによりカウントされる。したがって、この場合、1シンボル周期T1は、64カウント値に相当する期間であり、マンチェスタ符号列MAeおよびMAfにおいて、連続する立上りエッジの間隔は、それぞれ、T1および1.5・T1となる。   The received signal MAf shown in FIG. 26B is a Manchester code of the symbol string (10) and has a signal waveform without distortion. The period between the rising edges RS26A and RS26B in the received Manchester code string MAe corresponds to the count value “64”. On the other hand, the interval between successive rising edges of the received signal MAf corresponds to 96 count values. This count value is counted by a counter that operates with a clock that is 1/32 times as long as one symbol period T1 when the transmission rate is 212 kbps. Therefore, in this case, one symbol period T1 is a period corresponding to 64 count values, and the intervals between successive rising edges in Manchester code strings MAe and MAf are T1 and 1.5 · T1, respectively.

図26(c)に示す受信信号MAgは、シンボル列(11)のマンチェスタ符号であり、かつ波形歪みを有する。この受信信号MAgにおいては、Hレベル期間がカウント値“30”に相当する期間と短くなり、応じて、Lレベル期間が34カウント値に相当する期間と長くなる。したがって、このHレベル期間が短くなった分Lレベル期間が長くなるだけであり、立上りエッジRS26AおよびRS26Bの間の間隔は、64カウント値、すなわち伝送速度212kbpsでの1シンボル周期T1に等しい期間となる。   The received signal MAg shown in FIG. 26 (c) is a Manchester code of the symbol string (11) and has waveform distortion. In this reception signal MAg, the H level period is shortened to a period corresponding to the count value “30”, and accordingly, the L level period is lengthened to a period corresponding to the 34 count value. Therefore, the L level period is only lengthened as the H level period is shortened, and the interval between the rising edges RS26A and RS26B is 64 counts, that is, a period equal to one symbol period T1 at a transmission rate of 212 kbps. Become.

図26(d)に示す受信信号MAhは、シンボル列(10)のマンチェスタ符号であり、かつ波形歪みが存在する。この場合においても、Hレベル期間が、カウント値“30”と短くされる。シンボル“0”の後半サイクルのHレベル期間がカウント値“30”に対応する期間となる。したがって、この受信信号MAhにおいては、連続する立上りエッジRS26AおよびRS26Dの間の間隔は、96カウント値に対応する期間であり、3・T1/2に対応する。   The received signal MAh shown in FIG. 26 (d) is a Manchester code of the symbol string (10) and has waveform distortion. Also in this case, the H level period is shortened to the count value “30”. The H level period of the second half cycle of the symbol “0” is a period corresponding to the count value “30”. Therefore, in this received signal MAh, the interval between successive rising edges RS26A and RS26D is a period corresponding to 96 count values and corresponds to 3 · T1 / 2.

以上のように、実施の形態1と同様、伝送速度212kbpsのマンチェスタ符号列において、伝送速度212kbpsの1シンボル周期をT1とすると、波形歪みの有無に関わらず、連続する立上りエッジ間隔は、T1および3・T1/2(=1.5・T1)のいずれかである。   As described above, in the Manchester code string having a transmission rate of 212 kbps, as in Embodiment 1, if one symbol period of the transmission rate of 212 kbps is T1, the continuous rising edge interval is T1 and regardless of the presence or absence of waveform distortion. 3 · T1 / 2 (= 1.5 · T1).

図27(a)−(d)は、伝送速度424kbpsのマンチェスタ符号の信号波形を示す図である。図27(a)において、受信信号MAiは、シンボル列列(11)のマンチェスタ符号であり、その波形には歪みは存在しない。この場合、Hレベル期間およびLレベル期間はともに16カウント値に対応する期間である。   FIGS. 27A to 27D are diagrams illustrating signal waveforms of a Manchester code having a transmission rate of 424 kbps. In FIG. 27A, the received signal MAi is a Manchester code of the symbol string (11), and there is no distortion in the waveform. In this case, both the H level period and the L level period are periods corresponding to 16 count values.

図27(b)において、受信信号MAjは、シンボル列(10)のマンチェスタ符号であり、その波形には歪みは存在しない。この場合、Hレベル期間およびLレベル期間がともに16カウント値に相当する期間であり、したがって、立上りエッジRS27AおよびRS27Bの間の間隔は、32カウント値に相当する期間であり、伝送速度212kbpsの1シンボル周期T1の1/2倍の期間となる。   In FIG. 27B, the received signal MAj is a Manchester code of the symbol sequence (10), and there is no distortion in its waveform. In this case, both the H level period and the L level period are periods corresponding to 16 count values, and therefore, the interval between the rising edges RS27A and RS27B is a period corresponding to 32 count values, and 1 at a transmission rate of 212 kbps. The period is ½ times the symbol period T1.

なお、前述のように、図27(a)−(d)において、先頭立上りエッジは、立上りエッジRS27Aで共通であるとしている。   As described above, in FIGS. 27A to 27D, the leading rising edge is common to the rising edge RS27A.

図27(b)に示す受信信号MAjは、シンボル列(10)のマンチェスタ符号であり、その信号波形には歪みは存在しない。この場合、Hレベル期間およびLレベル期間がともに16カウント値に対応し、連続する立上りエッジRS27AおよびRS27Cの間の間隔は、カウント値48に対応する期間となる。   The received signal MAj shown in FIG. 27B is a Manchester code of the symbol string (10), and there is no distortion in the signal waveform. In this case, both the H level period and the L level period correspond to 16 count values, and the interval between successive rising edges RS27A and RS27C is a period corresponding to the count value 48.

図27(c)において、受信信号MAkは、シンボル列(11)のマンチェスタ符号であり、その信号波形に歪みが存在する。この場合、Hレベル期間が14カウント値に相当する期間と短くなる。しかしながら、連続する立上りエッジの間隔は、32カウント値に対応する期間である。   In FIG. 27C, the received signal MAk is a Manchester code of the symbol string (11), and the signal waveform has distortion. In this case, the H level period is shortened to a period corresponding to 14 count values. However, the interval between successive rising edges is a period corresponding to 32 count values.

図27(d)において、受信信号MAlは、シンボル列(10)のマンチェスタ符号であり、その信号波形に歪みが存在する。この場合、Hレベル期間が14カウント値に対応する期間に短縮されている。後シンボルの立上りエッジRS27Dは、1シンボル期間の中央で発生しており、したがって、受信信号MAlの連続する立上りエッジRS27AおよびRS27Dの間の間隔は、48カウントに相当する期間となる。   In FIG. 27D, the received signal MAl is a Manchester code of the symbol string (10), and the signal waveform has distortion. In this case, the H level period is shortened to a period corresponding to the 14 count value. The rising edge RS27D of the rear symbol occurs at the center of one symbol period, and therefore the interval between the consecutive rising edges RS27A and RS27D of the reception signal MAl is a period corresponding to 48 counts.

したがって、この伝送速度424kbpsのマンチェスタ符号においても、その波形の歪みの有無に関わらず、立上りエッジ間隔は、32カウント値に相当する期間(=T1/2)および48カウント値に相当する期間(=2・T1/3)となる。   Therefore, even in this Manchester code having a transmission rate of 424 kbps, the rising edge interval is equal to a period corresponding to 32 count values (= T1 / 2) and a period corresponding to 48 count values (= 2 · T1 / 3).

図28(a)−(d)は、伝送速度847kbpsのマンチェスタ符号の信号波形の一例を示す図である。図28(a)に示す受信信号MAmは、シンボル列(11)のマンチェスタ符号であり、その信号波形には歪みは存在しない。図28(b)に示す受信信号MAnは、シンボル列(10)のマンチェスタ符号であり、その信号波形には歪みは存在しない。この歪みが存在しない受信マンチェスタ符号MAmにおいて、そのHレベル期間およびLレベル期間は、ともに8カウント値に相当する期間であり、連続する立上りエッジの間隔は、16カウント値に対応する期間となる。一方、受信マンチェスタ符号列MAnにおいては、立上りエッジの間隔は、16カウント値および立上りエッジRS27AおよびRS27Cの間の24カウント値に対応する期間が存在する。   28A to 28D are diagrams illustrating an example of a signal waveform of Manchester code having a transmission rate of 847 kbps. The received signal MAm shown in FIG. 28A is a Manchester code of the symbol string (11), and there is no distortion in the signal waveform. The received signal MAn shown in FIG. 28B is a Manchester code of the symbol string (10), and there is no distortion in the signal waveform. In reception Manchester code MAm in which this distortion does not exist, the H level period and the L level period are both periods corresponding to 8 count values, and the interval between successive rising edges is a period corresponding to 16 count values. On the other hand, in the received Manchester code string MAn, the rising edge interval has a period corresponding to the 16 count value and the 24 count value between the rising edges RS27A and RS27C.

図28(c)において、受信信号MAoは、シンボル列(11)のマンチェスタ符号であり、その信号波形においては、歪みが存在する。この場合、Hレベル期間が6カウント値に相当する期間と短くなり、デューティが50%から小さくなっている。しかしながら、連続する立上りエッジの間隔は、16カウント値に相当する期間である。   In FIG. 28C, the received signal MAo is a Manchester code of the symbol sequence (11), and there is distortion in the signal waveform. In this case, the H level period is shortened to a period corresponding to 6 count values, and the duty is reduced from 50%. However, the interval between successive rising edges is a period corresponding to 16 count values.

図28(d)に示す受信信号MApは、シンボル列(10)のマンチェスタ符号であり、その信号波形に歪みが存在し、Hレベル期間が短くされる。シンボル“1”において、Hレベル期間が短くされる場合、そのLレベル期間が長くされる。したがって、図28(d)に示すように、シンボル列(10)において波形歪みが存在し、そのHレベル期間が短くされる場合でも、シンボル“0”における立上りエッジは、シンボル開始から8カウント値経過後である。この場合、連続する立上りエッジRS28AおよびRS28Dの間隔は、24カウント値に相当する期間となる。この伝送速度847kbpsのマンチェスタ符号においては、波形歪みの有無に関わらず、立上りエッジ間隔は、16カウント値に相当する期間(=T1/4)、および24カウント値に相当する期間(=3・T1/8)となる。   The received signal MAp shown in FIG. 28 (d) is a Manchester code of the symbol string (10), the signal waveform is distorted, and the H level period is shortened. In the symbol “1”, when the H level period is shortened, the L level period is lengthened. Therefore, as shown in FIG. 28 (d), even when there is waveform distortion in the symbol string (10) and the H level period is shortened, the rising edge at the symbol “0” has passed 8 count values from the start of the symbol. Later. In this case, the interval between successive rising edges RS28A and RS28D is a period corresponding to 24 count values. In the Manchester code with a transmission rate of 847 kbps, the rising edge interval is a period corresponding to 16 count values (= T1 / 4) and a period corresponding to 24 count values (= 3 · T1) regardless of the presence or absence of waveform distortion. / 8).

この図28においては、シンボル伝送速度847kbpsのマンチェスタ符号の信号波形を示している。しかしながら、TypeA符号およびTypeB符号において、シンボル伝送速度が847kbpsの場合、その信号波形は、図28に示す信号波形と同じとなる。   In FIG. 28, a signal waveform of a Manchester code having a symbol transmission rate of 847 kbps is shown. However, in the Type A code and the Type B code, when the symbol transmission rate is 847 kbps, the signal waveform is the same as the signal waveform shown in FIG.

図29(a)−(d)は、伝送速度106kbpsのTypeA符号の信号波形を示す図である。図29(a)において、受信信号TPAaは、シンボル列(11)のTypeA符号であり、その波形には歪みは存在しない。この伝送速度106kbpsの場合、1シンボル期間の前半期間および後半期間は、それぞれ64カウント値に対応する期間となり、この受信信号TPAaにおける連続する立上りエッジRS29AおよびRS29Bの間隔は、16カウント値に対応する期間となる。また、立上りエッジRS29BからのパルスのHレベル期間は、カウント値72に相当する期間であり、立上りエッジRS29Bとその後続の立上りエッジまでの間隔は、80カウント値に相当する期間となる。ここで、カウンタとしては、上述のマンチェスタ符号のエッジ間隔をカウントするカウンタと同一周期のクロック信号に従ってカウント動作を行うカウンタが用いられる(Tc=T1/32)。   FIGS. 29A to 29D are diagrams illustrating signal waveforms of a Type A code having a transmission rate of 106 kbps. In FIG. 29A, the received signal TPAa is a Type A code of the symbol string (11), and there is no distortion in its waveform. In the case of the transmission rate of 106 kbps, the first half period and the second half period of one symbol period are periods corresponding to 64 count values, respectively, and the interval between successive rising edges RS29A and RS29B in the received signal TPAa corresponds to 16 count values. It becomes a period. The H level period of the pulse from the rising edge RS29B is a period corresponding to the count value 72, and the interval between the rising edge RS29B and the subsequent rising edge is a period corresponding to the 80 count value. Here, as the counter, a counter that performs a counting operation according to a clock signal having the same cycle as that of the counter that counts the edge interval of the Manchester code is used (Tc = T1 / 32).

図29(b)に示す受信信号TPAbは、シンボル列(10)のTypeA符号であり、その波形には歪みは存在しない。シンボル“1”の後半期間およびシンボル“0”の前半期間においてHレベルが連続するため、この受信信号TPAbにおける連続する立上りエッジRS29BおよびRS29Cの間隔は、144カウント値に相当する期間となる。   The received signal TPAb shown in FIG. 29B is a Type A code of the symbol string (10), and there is no distortion in its waveform. Since the H level continues in the second half period of the symbol “1” and the first half period of the symbol “0”, the interval between the consecutive rising edges RS29B and RS29C in the reception signal TPAb is a period corresponding to the 144 count value.

図29(c)に示す受信信号TPAcは、シンボル列列(11)のTypeA符号であり、信号波形に歪みが存在し、そのLレベル期間はカウント値“6”に相当する期間と短くされる。この図29(c)に示す受信信号TPAcにおいても、連続する立上りエッジ間の間隔の最小値は、16カウント値に相当する期間であり、最大値は、80カウントに相当する期間となる。ここで、シンボル期間の開始時点は、各信号において同期している。   The received signal TPAc shown in FIG. 29 (c) is a Type A code of the symbol string (11), the signal waveform is distorted, and its L level period is shortened to a period corresponding to the count value “6”. Also in the reception signal TPAc shown in FIG. 29C, the minimum value of the interval between successive rising edges is a period corresponding to 16 count values, and the maximum value is a period corresponding to 80 counts. Here, the start time of the symbol period is synchronized in each signal.

図29(d)において受信信号TPAdは、シンボル列(10)のTypeA符号であり、その信号波形に歪みが存在する。この場合、シンボル“0”の期間において、後半サイクルにおける最初のLレベル期間が6カウント値に相当する期間と短くされる。この受信信号TPAdにおいて、連続する立上りエッジの間隔RS29BおよびRS29Dの間の期間は、Hレベル期間が138カウント値に相当する期間であり、カウント値144に相当する期間であり、連続する立上りエッジの間隔の最小値は16カウントに相当する期間となる。したがって、伝送速度106kbpsのTypeA符号において、信号波形の歪みの有無に関わらず、立上りエッジ間隔の最小値および最大値は、それぞれ、カウント値16(=T1/4)および144カウント値に相当する期間(=9・T1/4)となる。   In FIG. 29 (d), the received signal TPAd is a Type A code of the symbol string (10), and there is distortion in the signal waveform. In this case, in the period of the symbol “0”, the first L level period in the second half cycle is shortened to a period corresponding to 6 count values. In this received signal TPAd, the period between successive rising edge intervals RS29B and RS29D is a period in which the H level period corresponds to the 138 count value and corresponds to the count value 144. The minimum value of the interval is a period corresponding to 16 counts. Therefore, in the Type A code having a transmission rate of 106 kbps, the minimum value and the maximum value of the rising edge interval are periods corresponding to the count value 16 (= T1 / 4) and the 144 count value, respectively, regardless of the presence or absence of distortion of the signal waveform. (= 9 · T1 / 4).

図30(a)−(d)は、伝送速度が212kbpsのTypeA符号の信号波形を示す図である。図30(a)に示す受信信号TPAeは、シンボル列(11)のTypeA符号であり、信号波形には歪みは存在しない。図30(b)に示す受信信号TPAfは、シンボル列(10)のTypeA符号であり、その信号波形に歪みは存在しない。図30(c)に示す受信信号TPAgは、シンボル列(11)のTypeA符号であり、その信号波形には歪みが存在する。図30(d)に示す受信信号TPAhは、シンボル列(10)のTypeA符号であり、その信号波形に歪みが存在する。   FIGS. 30A to 30D are diagrams showing signal waveforms of a Type A code having a transmission rate of 212 kbps. The received signal TPAe shown in FIG. 30A is a Type A code of the symbol string (11), and there is no distortion in the signal waveform. The received signal TPAf shown in FIG. 30B is a Type A code of the symbol string (10), and there is no distortion in the signal waveform. The received signal TPAg shown in FIG. 30C is a Type A code of the symbol string (11), and there is distortion in the signal waveform. The received signal TPAh shown in FIG. 30D is a Type A code of the symbol string (10), and there is distortion in the signal waveform.

受信信号TPAgおよびTPAhにおいては、パルス変調部分(短パルス列が連続する部分)においてLレベル期間が、6カウント値に相当する期間と短くされる。これらの図30(a)−(d)に示す受信信号TPAe−TPAhにおいては、先の実施の形態1および2において説明したと同様、立上りエッジRS30AおよびRS30Bの間隔は、最小値の6カウント値に相当する期間であり、また、最大立上りエッジ間隔は、立上りエッジRS30BおよびRS30Cの間隔および立上りエッジRS30Dと先行の立上りエッジとの間隔の80カウント値に相当する期間である。したがって、先に実施の形態1において説明したように、伝送速度が212kbpsのTypeA符号においては、波形歪みの有無に関わらず、立上りエッジ間隔の最小値および最大値は、16カウント値および80カウント値に相当する期間であり、すなわち、212kbpsの動作速度のシンボル周期をT1として、最小値T1/4および最大値5・T1/4である。   In reception signals TPAg and TPAh, the L level period is shortened to a period corresponding to 6 count values in the pulse modulation portion (portion where short pulse trains continue). In the reception signals TPAe-TPAh shown in FIGS. 30A to 30D, as described in the first and second embodiments, the interval between the rising edges RS30A and RS30B is a minimum value of 6 count values. The maximum rising edge interval is a period corresponding to 80 count values of the interval between the rising edges RS30B and RS30C and the interval between the rising edge RS30D and the preceding rising edge. Therefore, as described in the first embodiment, in the Type A code with a transmission rate of 212 kbps, the minimum value and the maximum value of the rising edge interval are 16 count values and 80 count values regardless of the presence or absence of waveform distortion. That is, the symbol period of the operating speed of 212 kbps is T1, and the minimum value T1 / 4 and the maximum value 5 · T1 / 4.

図31は、伝送速度が424kbpsのTypeA符号の信号波形を示す図である。図31(a)において受信信号TPAiは、シンボル列(11)のTypeA符号であり、その信号波形には歪みは存在しない。この受信信号TPAiにおいて、立上りエッジRS31AおよびRS31Bの間が、32カウント値に相当し、立上りエッジRS31BおよびRS31Cの間隔も、32カウント値に対応する期間となる。   FIG. 31 is a diagram illustrating a signal waveform of a Type A code having a transmission rate of 424 kbps. In FIG. 31A, the received signal TPAi is a Type A code of the symbol string (11), and there is no distortion in the signal waveform. In this received signal TPAi, the interval between the rising edges RS31A and RS31B corresponds to a 32 count value, and the interval between the rising edges RS31B and RS31C is also a period corresponding to the 32 count value.

図31(b)に示す受信信号TPAiは、シンボル列(10)のTypeA符号であり、その信号波形に歪みが存在しない。この場合、立上りエッジRS31AおよびRS31Dの間の間隔は、48カウント値に対応する期間となる。   The received signal TPAi shown in FIG. 31B is a Type A code of the symbol string (10), and there is no distortion in the signal waveform. In this case, the interval between the rising edges RS31A and RS31D is a period corresponding to 48 count values.

図31(c)に示す受信信号TPAkは、シンボル列(11)のTypeA符号であり、その信号波形に歪みが存在する。信号波形において、パルス変調部分のLレベル期間が6カウント値に対応する期間と短くされている。この場合、受信信号TPAkの立上りエッジ間隔は、32カウント値に相当する期間である。   The received signal TPAk shown in FIG. 31 (c) is a Type A code of the symbol string (11), and there is distortion in the signal waveform. In the signal waveform, the L level period of the pulse modulation portion is shortened to a period corresponding to 6 count values. In this case, the rising edge interval of the reception signal TPAk is a period corresponding to 32 count values.

図31(d)に示す受信信号TPAlは、シンボル列(10)のTypeA符号であり、その信号波形に歪みが存在する。この場合、パルス変調部分のLレベル期間が6カウント値と短くされる。この場合においても、受信信号TPAlの立上りエッジRS31DおよびRS31Eの間の隔は、最大値の48カウント値に相当する期間であり、最小値の立上りエッジ間隔は、16カウント値である。   The received signal TPAl shown in FIG. 31 (d) is a Type A code of the symbol string (10), and there is distortion in the signal waveform. In this case, the L level period of the pulse modulation portion is shortened to 6 count values. Also in this case, the interval between the rising edges RS31D and RS31E of the reception signal TPAl is a period corresponding to the maximum 48 count value, and the minimum rising edge interval is 16 count values.

したがって、この伝送速度424kbpsのTypeA符号においては、立上りエッジ間隔のカウント値は、歪みの有無に関わらず、16カウント値、32カウント値および48カウント値のいずれかであり、最小値が16カウント値、最大値が48カウント値となる。   Therefore, in the Type A code with a transmission rate of 424 kbps, the count value of the rising edge interval is any of 16 count value, 32 count value, and 48 count value regardless of the presence or absence of distortion, and the minimum value is 16 count value. The maximum value is 48 count values.

TypeA符号の伝送速度が848kbpsの場合、マンチェスタ符号の場合と同様、図28に示す信号波形と同様の信号波形となり、ここでは示さない。   When the transmission speed of the Type A code is 848 kbps, the signal waveform is the same as that shown in FIG. 28 as in the case of the Manchester code, and is not shown here.

図32(a)−(d)は、伝送速度が106kbpsのTypeB符号の信号波形を示す図である。1シンボル周期は、カウント値128に対応する期間である。図32(a)において受信信号TPBaは、シンボル列(11)のTypeB符号であり、信号波形に歪みは存在しない。この場合、カウント値が8の期間HレベルおよびLレベルとなるパルス列が繰返し表われ、連続する立上りエッジRS32AおよびRS32Bの間隔は、16カウント値に相当する期間である。   FIGS. 32A to 32D are diagrams showing signal waveforms of a Type B code having a transmission rate of 106 kbps. One symbol period is a period corresponding to the count value 128. In FIG. 32A, the received signal TPBa is a Type B code of the symbol string (11), and there is no distortion in the signal waveform. In this case, a pulse train that is H level and L level repeatedly appears for a period of 8 count values, and the interval between successive rising edges RS32A and RS32B is a period corresponding to 16 count values.

図32(b)において、受信信号TPBbは、シンボル列(10)のTypeB符号であり、波形歪みは存在しない。受信信号TPBbにおいては連続する立上りエッジの間隔は、立上りエッジRS32AおよびRS32Eにおいて24カウント値に相当する期間である。そこで、同期して表われる立上りエッジについては、共通の参照符号を付す。一方、立上りエッジRS32BおよびRS32Eの間は、24カウントに対応する期間である。16カウント値に対応する期間である。2番目のシンボルと3番目のシンボルのエッジES32およびRS32Dの間のLレベル期間は、16カウント値であるのは、受信信号TPBbにおいて、第3番目のシンボルとしては、シンボル“1”が与えられているためである。最小立上りエッジ間隔は、16カウント値に対応する期間である。   In FIG. 32B, the received signal TPBb is a Type B code of the symbol string (10), and there is no waveform distortion. In the reception signal TPBb, the interval between successive rising edges is a period corresponding to 24 count values at the rising edges RS32A and RS32E. Therefore, common reference symbols are assigned to rising edges that appear synchronously. On the other hand, the period between the rising edges RS32B and RS32E is a period corresponding to 24 counts. This is a period corresponding to 16 count values. The L level period between the edges ES32 and RS32D of the second symbol and the third symbol has a 16 count value. In the received signal TPBb, the symbol “1” is given as the third symbol. This is because. The minimum rising edge interval is a period corresponding to 16 count values.

図32(c)において、受信信号TPBcは、シンボル列(11)のTypeB符号であり、その波形に歪みが存在し、パルスのLレベル期間が、カウント値6に短縮されている。各パルスの立下りエッジは、受信信号TPBaのパルス列の立下りエッジと同期している。従って、Lレベル期間がカウント値2に対応する期間短くされ、その分、2カウント値に対応する期間Hレベル期間が長くされている。従って、連続する立上りエッジの間隔は、16カウント値に対応する期間である。   In FIG. 32 (c), the received signal TPBc is a Type B code of the symbol string (11), the waveform thereof is distorted, and the L level period of the pulse is shortened to the count value 6. The falling edge of each pulse is synchronized with the falling edge of the pulse train of the reception signal TPBa. Therefore, the L level period is shortened for the period corresponding to the count value 2, and the period H level period corresponding to the 2 count value is lengthened accordingly. Therefore, the interval between successive rising edges is a period corresponding to 16 count values.

図32(d)において、受信信号TPBdは、シンボル列(10)のTypeB符号であり、その信号波形に歪みが存在する。この受信信号TPBdにおいて、連続する立上りエッジRS32CおよびRS32Fの間隔は、24カウント値に相当する期間である。立下りエッジES32Gと立上りエッジRS32Hの間の期間は、14カウント値に対応する期間である。2番目のシンボルの最後のLレベル期間および3番目のシンボルの先頭のLレベル期間が、それぞれ、6および8カウント値に相当する期間となるためである。この場合においても、立上りエッジRS32Hと先行の立上りエッジの間の間隔は、24カウント値に対応する期間である。   In FIG. 32D, the received signal TPBd is a Type B code of the symbol string (10), and the signal waveform has distortion. In this reception signal TPBd, the interval between successive rising edges RS32C and RS32F is a period corresponding to 24 count values. The period between the falling edge ES32G and the rising edge RS32H is a period corresponding to the 14 count value. This is because the last L level period of the second symbol and the first L level period of the third symbol are periods corresponding to 6 and 8 count values, respectively. Even in this case, the interval between the rising edge RS32H and the preceding rising edge is a period corresponding to the 24 count value.

この受信信号TPBdにおいて、立下りエッジES32Gの後、6カウント期間Lレベルに維持された後Hレベルに2カウント値に対応する期間駆動されてもよい。3番目のシンボルにおいてシンボル開始時点においてLレベルのパルスが生成され、そのLレベルパルス幅が6カウント期間となる。この場合には、連続する信号の立上りエッジ間隔は8カウント値に相当する期間となる。この場合、連続する立上りエッジの間隔の最小値が8カウント値として検出された場合、ノイズ(波形歪み)の影響は明らかであり、最小値候補から排除する構成を利用することにより、波形歪みの影響を排除して、立上りエッジ間隔の最小値および最大値を検出して伝送方式/速度を判定することができる。   The reception signal TPBd may be driven to a H level for a period corresponding to a 2 count value after being maintained at a L level for 6 count periods after the falling edge ES32G. In the third symbol, an L level pulse is generated at the start of the symbol, and the L level pulse width is 6 count periods. In this case, the rising edge interval of successive signals is a period corresponding to 8 count values. In this case, when the minimum value of the interval between successive rising edges is detected as 8 count values, the influence of noise (waveform distortion) is obvious. By using a configuration that excludes the minimum value candidate, The transmission method / speed can be determined by detecting the minimum value and the maximum value of the rising edge interval while eliminating the influence.

したがって、この伝送速度106kbpsのTypeB符号において、連続する立上りエッジの間隔の最小値は、16カウント値に対応する期間(=T1/4)であり、最大値は、24カウント値に対応する期間(=3・T1/8)となる。   Therefore, in the Type B code at a transmission rate of 106 kbps, the minimum value of the interval between successive rising edges is a period corresponding to 16 count values (= T1 / 4), and the maximum value is a period corresponding to 24 count values ( = 3 · T1 / 8).

図33(a)−(d)は、伝送速度212kbpsのTypeB符号の信号波形を示す図である。1シンボル周期は、64カウント値に対応する期間である。図33(a)において、受信信号TPBeは、シンボル列(11)のTypeB符号であり、信号波形に歪みは存在しない。この場合、連続する立上りエッジRS33AおよびRS33Bの間の間隔は、16カウント値に対応する期間である。   FIGS. 33A to 33D are diagrams showing signal waveforms of a Type B code having a transmission rate of 212 kbps. One symbol period is a period corresponding to 64 count values. In FIG. 33A, the received signal TPBe is a Type B code of the symbol string (11), and there is no distortion in the signal waveform. In this case, the interval between successive rising edges RS33A and RS33B is a period corresponding to 16 count values.

図33(b)において、受信信号TPBfは、シンボル列(10)のTypeB符号であり、信号波形に歪みが存在しない。この場合、連続する立上りエッジRS33BおよびRS33Cの間の間隔は、24カウント値に相当する期間であり、また、立上りエッジの間隔の最小値は、16カウントに相当する期間である。   In FIG. 33B, the received signal TPBf is a Type B code of the symbol string (10), and there is no distortion in the signal waveform. In this case, the interval between successive rising edges RS33B and RS33C is a period corresponding to 24 count values, and the minimum value of the rising edge interval is a period corresponding to 16 counts.

図33(c)に示す受信信号TPBgは、シンボル列(11)のTypeB符号であり、信号波形に歪みが存在する。この受信信号TPBgにおいて、パルス信号の8カウントに相当するLレベル期間が6カウント値に相当する期間に短縮されていても、各パルスは同期しており、連続する立上りエッジの間隔は、16カウント値に相当する期間である。   The received signal TPBg shown in FIG. 33 (c) is a Type B code of the symbol string (11), and there is distortion in the signal waveform. In this received signal TPBg, even if the L level period corresponding to 8 counts of the pulse signal is shortened to a period corresponding to 6 count values, each pulse is synchronized and the interval between successive rising edges is 16 counts. This is the period corresponding to the value.

図33(d)において、受信信号TPBhは、シンボル列(10)のTypeB符号であり、その信号波形に歪みが存在し、Lレベル期間が6カウント値に対応する期間となっている。この受信信号TPBhにおいて、各パルスの立下りエッジは同期しているため(受信信号TPBfおよびTPBhのパルスの立下りエッジが同期している、すなわち、各パルスの周期については同期が取られている)、この受信信号TPBhにおける連続する立上りエッジRS33DおよびRS33Eの間の間隔は、24カウントに相当する期間である。また、最小の立下りエッジ間隔は、16カウント値に対応する期間である。   In FIG. 33 (d), the received signal TPBh is a Type B code of the symbol string (10), the signal waveform is distorted, and the L level period is a period corresponding to 6 count values. In the received signal TPBh, the falling edges of the pulses are synchronized (the falling edges of the pulses of the received signals TPBf and TPBh are synchronized, that is, the period of each pulse is synchronized. ), The interval between successive rising edges RS33D and RS33E in the received signal TPBh is a period corresponding to 24 counts. The minimum falling edge interval is a period corresponding to 16 count values.

したがって、伝送速度212kbpsのTypeB符号において連続する立上りエッジの間隔は、波形ひずみの有無に係わらず、16カウント値に相当する期間が最小値であり、最大値が24カウントに相当する期間である。   Therefore, regarding the interval between successive rising edges in the Type B code at a transmission rate of 212 kbps, a period corresponding to 16 count values is a minimum value and a maximum value is a period corresponding to 24 counts regardless of the presence or absence of waveform distortion.

なお、受信信号TPBhにおいて、第2シンボルから第3シンボルへの変化する場合のLレベル期間が14カウントに設定されているが、これは、図32において説明したように、Lレベル期間が6カウント、Hレベル期間が2カウント、および第3番目のシンボルの最初のLレベル期間が6カウント値となるように波形歪が生じていてもよい。上で説明したのと同様の処理により、この波形ひずみの影響は排除することができる。これは、次の図34に示す信号波形においても同様である。   In the received signal TPBh, the L level period when the second symbol changes to the third symbol is set to 14 counts. This is because the L level period is 6 counts as described in FIG. The waveform distortion may occur such that the H level period is 2 counts and the first L level period of the third symbol is 6 count values. By the same processing as described above, the influence of this waveform distortion can be eliminated. The same applies to the signal waveform shown in FIG.

図34(a)−(d)は、伝送速度424kbpsのTypeB符号の信号波形を示す図である。1シンボル周期は、16カウント値に対応する。図34(a)において、受信信号TPBiは、シンボル列(11)のTypeB符号であり、波形歪みは存在しない。この場合、連続する立上りエッジRS34AおよびRS34Bの間の間隔は、16カウント値に相当する。   FIGS. 34A to 34D are diagrams showing signal waveforms of a Type B code having a transmission rate of 424 kbps. One symbol period corresponds to 16 count values. In FIG. 34 (a), the received signal TPBi is a Type B code of the symbol string (11), and there is no waveform distortion. In this case, the interval between successive rising edges RS34A and RS34B corresponds to a 16 count value.

図34(b)において、受信信号TPBjは、シンボル列(10)のTypeB符号であり、波形歪みは存在しない。この受信信号TPBjにおいて、連続する立上りエッジRS34BおよびRS34Cの間の間隔は、24カウント値であり、また、立上りエッジの間隔の最小値は、16カウント値に対応する期間である。   In FIG. 34 (b), the received signal TPBj is a Type B code of the symbol string (10), and there is no waveform distortion. In this received signal TPBj, the interval between successive rising edges RS34B and RS34C is a 24 count value, and the minimum value of the rising edge interval is a period corresponding to a 16 count value.

図34(c)において、受信信号TPBkは、シンボル列(11)のTypeB符号であり、Lレベル期間が6カウント値に対応する期間となる波形歪みが存在する。この場合においても、各パルスの立下りエッジは、受信信号TPBiおよびTPBkにおいて同期しているため、連続する立上りエッジの間隔は、受信信号TPBkにおいても、16カウントに相当する期間である。   In FIG. 34C, the received signal TPBk is a Type B code of the symbol string (11), and there is waveform distortion in which the L level period is a period corresponding to 6 count values. Also in this case, since the falling edge of each pulse is synchronized in the reception signals TPBi and TPBk, the interval between successive rising edges is a period corresponding to 16 counts in the reception signal TPBk.

図34(d)において、受信信号TPBlは、シンボル列(10)のTypeB符号であり、受信信号TPBkと同様の波形歪みが存在する。この受信信号TPBlにおいても、信号の立下りエッジは、受信信号TPBiの信号の立下がりエッジと同期しており、受信信号TPBlにおける連続する立上りエッジRS34AおよびRS34Dの間の間隔は、24カウントに相当する期間となる。最小立上りエッジ間隔は、16カウントに対応する期間となる。   In FIG. 34 (d), the received signal TPBl is a Type B code of the symbol string (10), and the same waveform distortion as the received signal TPBk exists. Also in this received signal TPB1, the falling edge of the signal is synchronized with the falling edge of the signal of received signal TPBi, and the interval between successive rising edges RS34A and RS34D in received signal TPBl corresponds to 24 counts. It is a period to do. The minimum rising edge interval is a period corresponding to 16 counts.

したがって、この伝送速度424kbpsのTypeB符号においては、波形ひずみの有無に係わらず、連続する立上りエッジの間隔の最小値は16カウント値に相当する期間であり、また最大間隔は、24カウント値に相当する期間である。   Therefore, in the Type B code with a transmission rate of 424 kbps, the minimum value of the interval between successive rising edges is a period corresponding to 16 count values regardless of the presence or absence of waveform distortion, and the maximum interval is equivalent to 24 count values. It is a period to do.

伝送速度848kbpsのTypeB符号の信号波形は、1シンボルが、1パルスで形成され、実質的には、図28に示す伝送速度848kbpsのマンチェスタ符号の周波形と同じである。   In the signal waveform of the Type B code having a transmission rate of 848 kbps, one symbol is formed by one pulse, and is substantially the same as the peripheral waveform of the Manchester code having a transmission rate of 848 kbps shown in FIG.

図35は、この図25から図34に示す信号波形の立上り点間隔の最大値および最小値を伝送方式および伝送速度に対して示す図である。図35においては、伝送速度847kbpsにおけるシンボル周期T0を基準として示す。このシンボル周期T0は、第2カウンタの16カウント値に対応する(T0=T1/4)。以下、図35を参照して、この発明の実施の形態3における伝送方式および伝送速度の判定基準について説明する。   FIG. 35 is a diagram showing the maximum value and the minimum value of the rising point intervals of the signal waveforms shown in FIGS. 25 to 34 with respect to the transmission method and the transmission speed. In FIG. 35, a symbol period T0 at a transmission rate of 847 kbps is shown as a reference. The symbol period T0 corresponds to the 16 count value of the second counter (T0 = T1 / 4). In the following, with reference to FIG. 35, a transmission method and transmission rate determination criteria according to Embodiment 3 of the present invention will be described.

(i)伝送速度が847kbpsの場合、伝送方式に関わらず、すなわちマンチェスタ符号、TypeA符号、およびTypeB符号において、立ち上がりエッジ間隔の最小値および最大値がそれぞれ16カウント値および24カウント値に相当する期間であり、すなわち最小間隔および最大間隔は、T0および1.5・T0である。   (I) When the transmission rate is 847 kbps, regardless of the transmission method, that is, in the Manchester code, Type A code, and Type B code, the period in which the minimum value and the maximum value of the rising edge interval correspond to 16 count value and 24 count value, respectively. That is, the minimum and maximum intervals are T0 and 1.5 · T0.

また、TypeB符号においては、伝送方式に関わらず、立上りエッジの間隔の最小値および最大値が16カウント値および24カウント値に相当する期間、すなわちT0および1.5・T0である。   In the Type B code, the minimum value and the maximum value of the rising edge interval are periods corresponding to 16 count values and 24 count values, that is, T0 and 1.5 · T0, regardless of the transmission method.

したがって、伝送速度847kbpsのマンチェスタ符号、伝送速度847kbpsのTypeA符号、および伝送速度が任意のTypeB符号については、第2カウンタのカウント値Nの最小値Nminは、T0/Tc(=16)、および最大値Nmaxが、(1.5・T0)/Tc(=24)である。ここで、Tcは、第2カウンタのカウントクロック周期であり、Tc=T0/16=13.56MHzである。これにより、シンボル周期のカウント値T0/Tc、最小値Nmin、および最大値Nmaxの関係として、次式が得られる:
Nmin=T0/Tc、かつNmax>T0/Tc。
Therefore, for a Manchester code with a transmission rate of 847 kbps, a Type A code with a transmission rate of 847 kbps, and a Type B code with an arbitrary transmission rate, the minimum value Nmin of the count value N of the second counter is T0 / Tc (= 16) and the maximum The value Nmax is (1.5 · T0) / Tc (= 24). Here, Tc is the count clock cycle of the second counter, and Tc = T0 / 16 = 13.56 MHz. As a result, the following equation is obtained as the relationship between the count value T0 / Tc of the symbol period, the minimum value Nmin, and the maximum value Nmax:
Nmin = T0 / Tc and Nmax> T0 / Tc.

(ii)受信信号が、伝送速度424kbpsのTypeA符号の場合:
この場合、第2カウンタのカウント値の最大値および最小値はそれぞれ48および16であり、それぞれ期間T0および3・T0に対応する。したがって、第2カウンタのカウント値Nの最小値Nminおよび最大値Nmaxはは、それぞれ、T0/Tc(=16)3・T0/Tc(=48)である。したがって、シンボル周期のカウント値T0/Tc、最小値Nmin、最大値Nmaxの関係として次式が得られる:
Nmin<T0/Tc、かつNmax>T0/Tc。
(Ii) When the received signal is a Type A code with a transmission rate of 424 kbps:
In this case, the maximum value and the minimum value of the count value of the second counter are 48 and 16, respectively, corresponding to the periods T0 and 3 · T0, respectively. Therefore, the minimum value Nmin and the maximum value Nmax of the count value N of the second counter are T0 / Tc (= 16) 3 · T0 / Tc (= 48), respectively. Therefore, the following equation is obtained as the relationship between the symbol period count value T0 / Tc, the minimum value Nmin, and the maximum value Nmax:
Nmin <T0 / Tc and Nmax> T0 / Tc.

(iii)伝送速度が212kbpsのTypeA符号の場合:
この場合、立上りエッジ間隔の最小値および最大値は、それぞれT0および5・T0である。したがって、第2カウンタのカウント値Nの最小値Nminは、T0/Tc(=16)であり、またその最大値Nmaxは、5・T0/Tc(=80)となる。したがってシンボル周期のカウント値T0/Tc、最小値Nminおよび最大値Nmaxの関係として次式が得られる:
Nmin<T0/Tc、かつNmax<T0/Tc
(iv)受信信号が、伝送速度106kbpsのTypeA符号の場合:
この場合、立上りエッジ間隔(立上り周期)の最小値および最大値は、それぞれT0および9・T0となる。第2カウンタのカウント値Nの最小値Nminは、T0/Tc(=16)、最大値Nmaxは、9・T0/Tc(=144)である。したがって、シンボル周期のカウント値T0/Tc、最小値Nmin、および最大値Nmaxの関係として次式が得られる:
Nmin=T0/Tc、かつNmax>T0/Tc
(v)受信信号が、伝送速度424kbpsのマンチェスタ符号の場合:
この場合、立上り周期(立上り点間隔)の最小値および最大値は、それぞれ2・T0および3・T0である。第2カウンタのカウント値Nの最小値Nminは、2・T0/Tc(=32)、かつ最大値Nmaxは、3・T0/Tc(=48)である。この場合、シンボル周期のカウント値T0/Tc、最小値Nmin、および最大値Nmaxの関係として次式が得られる:
Nmin>T0/Tc、かつNmax>T0/Tc
(vi)受信信号が、伝送速度212kbpsのマンチェスタ符号の場合:
この場合、立上り点間隔(立上り周期)の最小値および最大値は、それぞれ4・T0および6・T0となる。第2カウンタのカウント値Nの最小値Nminは、4・T0/Tc、かつ最大値Nmaxは、6・T0/Tcである。したがって、この場合、シンボル周期のカウント値T0/Tc、最小値Nmin、および最大値Nmaxの関係として次式が得られる:
Nmin>T0/Tc、かつNmax>T0/Tc
(vii)受信信号が、伝送速度106kbpsのマンチェスタ符号の場合:
この場合、立上り点周期(立上りエッジ間隔)の最大値および最小値は、それぞれ、8・T0および12・T0となる。第2カウンタのカウント値Nの最小値Nminは、8・T0(=128)であり、最大値Nmaxは、12・T0(=192)となる。したがってシンボル周期のカウント値T0/Tc、最小値Nmin、および最大値Nmaxの関係として次式が得られる:
Nmin>T0/Tc、かつNmax>T0/Tc
短波帯(13.56MHz帯)における受信信号の初めの部分、すなわち、図5に示す受信信号のプリアンブルパターン(21A)の前半部における任意の伝送方式および速度に対する立上り点周期の最大値、最小値とシンボル周期との関係は一意的に定められ、図35に示すように各伝送方式に対して固有である。
(Iii) For a Type A code with a transmission rate of 212 kbps:
In this case, the minimum value and the maximum value of the rising edge interval are T0 and 5 · T0, respectively. Therefore, the minimum value Nmin of the count value N of the second counter is T0 / Tc (= 16), and the maximum value Nmax is 5 · T0 / Tc (= 80). Therefore, the following equation is obtained as the relationship between the symbol period count value T0 / Tc, the minimum value Nmin, and the maximum value Nmax:
Nmin <T0 / Tc and Nmax <T0 / Tc
(Iv) When the received signal is a Type A code with a transmission rate of 106 kbps:
In this case, the minimum value and the maximum value of the rising edge interval (rising period) are T0 and 9 · T0, respectively. The minimum value Nmin of the count value N of the second counter is T0 / Tc (= 16), and the maximum value Nmax is 9 · T0 / Tc (= 144). Therefore, the following equation is obtained as the relationship between the symbol period count value T0 / Tc, the minimum value Nmin, and the maximum value Nmax:
Nmin = T0 / Tc and Nmax> T0 / Tc
(V) When the received signal is a Manchester code having a transmission rate of 424 kbps:
In this case, the minimum value and the maximum value of the rising period (rising point interval) are 2 · T0 and 3 · T0, respectively. The minimum value Nmin of the count value N of the second counter is 2 · T0 / Tc (= 32), and the maximum value Nmax is 3 · T0 / Tc (= 48). In this case, the following equation is obtained as the relationship between the count value T0 / Tc, the minimum value Nmin, and the maximum value Nmax of the symbol period:
Nmin> T0 / Tc and Nmax> T0 / Tc
(Vi) When the received signal is a Manchester code having a transmission rate of 212 kbps:
In this case, the minimum value and the maximum value of the rising point interval (rising cycle) are 4 · T0 and 6 · T0, respectively. The minimum value Nmin of the count value N of the second counter is 4 · T0 / Tc, and the maximum value Nmax is 6 · T0 / Tc. Therefore, in this case, the following equation is obtained as the relationship between the symbol period count value T0 / Tc, the minimum value Nmin, and the maximum value Nmax:
Nmin> T0 / Tc and Nmax> T0 / Tc
(Vii) When the received signal is a Manchester code having a transmission rate of 106 kbps:
In this case, the maximum value and the minimum value of the rising point period (rising edge interval) are 8 · T0 and 12 · T0, respectively. The minimum value Nmin of the count value N of the second counter is 8 · T0 (= 128), and the maximum value Nmax is 12 · T0 (= 192). Therefore, the following equation is obtained as the relationship between the symbol period count value T0 / Tc, the minimum value Nmin, and the maximum value Nmax:
Nmin> T0 / Tc and Nmax> T0 / Tc
The maximum value and minimum value of the rising point period for an arbitrary transmission method and speed in the first part of the received signal in the short wave band (13.56 MHz band), that is, the first half of the preamble pattern (21A) of the received signal shown in FIG. And the symbol period are uniquely determined and are unique to each transmission method as shown in FIG.

この図35に示すように、第2カウンタのカウント値とその最小値および最大値の値として、16、24、32、48、64、128および192に対して大小判断を行なって伝送方式および伝送速度の判定を行なう必要がある。すなわち、対象周期として、T0、1.5・T0、2・T0、3・T0、4・T0、5・T0、6・T0、8・T0、9・T0、および12・T0の範囲を識別する必要がある。したがって、この判断基準となる立上り点間隔の探索範囲が重ならないように、各立上り点周期の間隔を2等分して、判定領域を図36に一覧して示すように各符号伝送方式および伝送速度に対して設定する。この判定基準は、受信信号の立下りエッジを利用する場合においても同様である。以下、図36を参照して、伝送方式および伝送速度の判定操作について説明する。   As shown in FIG. 35, as the count value of the second counter and the minimum and maximum values thereof, the size of 16, 24, 32, 48, 64, 128 and 192 is determined to determine the transmission method and transmission. It is necessary to determine the speed. That is, T0, 1.5 · T0, 2 · T0, 3 · T0, 4 · T0, 5 · T0, 6 · T0, 8 · T0, 9 · T0, and 12 · T0 are identified as target cycles. There is a need to. Therefore, the intervals of each rising point period are divided into two equal parts so that the search ranges for the rising point intervals serving as the determination criteria do not overlap, and each code transmission method and transmission are shown in FIG. Set for speed. This determination criterion is the same when the falling edge of the received signal is used. Hereinafter, with reference to FIG. 36, the transmission method and transmission speed determination operation will be described.

(a) 第2カウンタのカウント値Nの最大値Nmaxおよび最小値Nminが、次の関係を満たすとき、受信信号は、伝送速度106kbpsのマンチェスタ符号であると判定する:
7・T0/Tc<Nmin<10・T0/Tc、かつ
Nmax>10・T0/Tc。
(A) When the maximum value Nmax and the minimum value Nmin of the count value N of the second counter satisfy the following relationship, it is determined that the received signal is a Manchester code having a transmission rate of 106 kbps:
7 · T0 / Tc <Nmin <10 · T0 / Tc and Nmax> 10 · T0 / Tc.

(b) 伝送速度212kbpsのマンチェスタ符号に対しては、次式で表わされる判定基準が用いられる:
3.5・T0/Tc<Nmin<5・T0/Tc、かつ
5・T0/Tc<Nmax<7・T0/Tc。
(B) For a Manchester code with a transmission rate of 212 kbps, a criterion expressed by the following equation is used:
3.5 · T0 / Tc <Nmin <5 · T0 / Tc and 5 · T0 / Tc <Nmax <7 · T0 / Tc.

(c) 第2カウンタのカウント値Nの最大値Nmaxおよび最小値Nminが、次式を満たすとき、受信信号は、伝送速度424kbpsのマンチェスタ符号と判定される:
1.75・T0/Tc<Nmin<2.5・T0/Tc、かつ
2.5・T0/Tc<Nmax<3.5・T0/Tc。
(C) When the maximum value Nmax and the minimum value Nmin of the count value N of the second counter satisfy the following expression, the received signal is determined to be a Manchester code having a transmission rate of 424 kbps:
1.75 · T0 / Tc <Nmin <2.5 · T0 / Tc and 2.5 · T0 / Tc <Nmax <3.5 · T0 / Tc.

(d) 第2カウンタのカウント値Nの最小値Nminおよび最大値Nmaxが次式を満たすとき、受信信号は伝送速度106kbpsのTypeA符号であると判定される:
Nmin<1.25・T0/Tc、かつ
Nmax>7・T0/Tc。
(D) When the minimum value Nmin and the maximum value Nmax of the count value N of the second counter satisfy the following equation, it is determined that the received signal is a Type A code with a transmission rate of 106 kbps:
Nmin <1.25 · T0 / Tc and Nmax> 7 · T0 / Tc.

(e) 第2カウンタのカウント値Nの最小値Nminおよび最大値Nmaxが次式を満たすとき、受信信号は伝送速度212kbpsのTypeA符号であると判定される:
Nmin<1.25・T0/Tc、かつ
4・T0/Tc<Nmax<7・T0/Tc。
(E) When the minimum value Nmin and the maximum value Nmax of the count value N of the second counter satisfy the following expressions, it is determined that the received signal is a Type A code with a transmission rate of 212 kbps:
Nmin <1.25 · T0 / Tc and 4 · T0 / Tc <Nmax <7 · T0 / Tc.

(f) 第2カウンタのカウント値Nの最小値Nminおよび最大値Nmaxが次式を満たすとき、受信信号は伝送速度424kbpsのTypeA符号であると判定される:
Nmin<1.25・T0/Tc、かつ
2.25・T0/Tc<Nmax<4・T0/Tc。
(F) When the minimum value Nmin and the maximum value Nmax of the count value N of the second counter satisfy the following equation, it is determined that the received signal is a Type A code with a transmission rate of 424 kbps:
Nmin <1.25 · T0 / Tc and 2.25 · T0 / Tc <Nmax <4 · T0 / Tc.

(g) 第2カウンタのカウント値Nの最小値Nminおよび最大値Nmaxが次式を満たすとき、受信信号は、伝送速度847kbpsのマンチェスタ符号、または伝送速度847kbpsのTypeA符号またはTypeB符号であると判定される:
Nmin<1.25・T0/Tc、かつ
Nmax<1.75・T0/Tc。
この条件が満たされる場合には、受信信号はTypeB符号としての波形歪み補正処理が実行される。
(G) When the minimum value Nmin and the maximum value Nmax of the count value N of the second counter satisfy the following equations, the received signal is determined to be a Manchester code with a transmission rate of 847 kbps, or a Type A code or Type B code with a transmission rate of 847 kbps. Is:
Nmin <1.25 · T0 / Tc and Nmax <1.75 · T0 / Tc.
When this condition is satisfied, the received signal is subjected to waveform distortion correction processing as a Type B code.

なお、図36においては、伝送速度847kbpsにおけるシンボル周期T0のカウント値T0/Tcを“S”の符号で表わしている。   In FIG. 36, the count value T0 / Tc of the symbol period T0 at the transmission rate of 847 kbps is represented by the sign “S”.

この図36に一覧して示す判断基準を用いて、図24に示す伝送方式/速度判定回路70において受信信号の伝送方式および速度を判定する。この場合、立上り点間隔(立上り周期)の最小値および最大値が同じ領域、すなわち伝送速度が847kbpsの場合、伝送方式の識別は行なわれず、また受信信号がTypeB符号の場合、その伝送速度の識別は行なわれない。しかしながら、この場合、デューティの補正を行なうだけであり、受信信号プリアンブル部に含まれるパターンにおいて、図示しない受信部において受信信号をデコードして、符号化方式(伝送方式)の識別または伝送速度の識別が行なわれる。   Using the determination criteria listed in FIG. 36, the transmission method / speed determination circuit 70 shown in FIG. 24 determines the transmission method and speed of the received signal. In this case, when the minimum value and the maximum value of the rise point interval (rise cycle) are the same, that is, when the transmission rate is 847 kbps, the transmission method is not identified. When the received signal is a Type B code, the transmission rate is identified. Is not done. However, in this case, only the duty correction is performed, and in the pattern included in the received signal preamble portion, the received signal is decoded by a receiving unit (not shown) to identify the encoding method (transmission method) or the transmission rate. Is done.

この発明の実施の形態3に従うデューティ補正回路においても、図5に示す受信信号INのデータ列の最初のプリアンブル部の前半部分のパターンを利用して、伝送方式および伝送速度を識別し、その識別された伝送方式および伝送速度に従って波形歪み検出および歪み補正を行なう。   Also in the duty correction circuit according to the third embodiment of the present invention, the transmission method and the transmission speed are identified by using the pattern of the first half of the first preamble portion of the data sequence of reception signal IN shown in FIG. Waveform distortion detection and distortion correction are performed in accordance with the transmitted transmission method and transmission speed.

図37から図39は、この発明の実施の形態3に従うデューティ補正回路の動作を示すフロー図である。以下、図37から図39を参照して、図24に示すデューティ補正回路1の動作について説明する。なお、以下の説明においては、実施の形態1および2と同様、受信信号の連続する立上りエッジの間隔に基づいて伝送方式および伝送速度を識別する。しかしながら、立下りエッジを用いても、同様にして伝送方式および伝送速度の識別を行なうことができる。   37 to 39 are flowcharts showing the operation of the duty correction circuit according to the third embodiment of the present invention. The operation of the duty correction circuit 1 shown in FIG. 24 will be described below with reference to FIGS. In the following description, as in Embodiments 1 and 2, the transmission method and transmission rate are identified based on the interval between successive rising edges of the received signal. However, even if the falling edge is used, the transmission method and the transmission rate can be identified in the same manner.

先ず、図37を参照して、受信端子2から与えられる受信信号INを受けると、立上り点検出回路11により、この受信信号INの立上り点を検出する(ステップS31)。立上り点検出回路11により立上り点が検出されると、第2カウンタ12は、そのカウント値が初期値にリセットされ、連続する立上り点(エッジ)間の間隔をカウントする(ステップS32)。なお、第2カウンタ12のカウント周期Tcは、T0/16(=13.56MHz)である。ここで、第2カウンタ12のカウント周期Tcは、T0/32として、カウントクロック信号の立上りまたは立下りのみをカウントするように構成されてもよい。   First, referring to FIG. 37, when the reception signal IN given from the reception terminal 2 is received, the rising point detection circuit 11 detects the rising point of the reception signal IN (step S31). When the rising point is detected by the rising point detection circuit 11, the second counter 12 resets the count value to the initial value, and counts the interval between successive rising points (edges) (step S32). The count cycle Tc of the second counter 12 is T0 / 16 (= 13.56 MHz). Here, the count cycle Tc of the second counter 12 may be configured to count only rising or falling edges of the count clock signal as T0 / 32.

立上り点周期検出回路13によるカウントにより立上り点周期が検出され、この検出された立上り点周期が、立上り点周期保存メモリ14に格納される(ステップS32)。これらのステップS31およびS32の操作は、図5に示す受信信号のプリアンブル部(21A)の前半部分において繰返し実行される。   The rising point cycle is detected by counting by the rising point cycle detection circuit 13, and the detected rising point cycle is stored in the rising point cycle storage memory 14 (step S32). The operations in steps S31 and S32 are repeatedly executed in the first half of the preamble portion (21A) of the received signal shown in FIG.

次いで、立上り点周期保存メモリ14に格納された立上り点周期の最大値および最小値を伝送方式/速度判定回路70において検出し、その最大立上り点周期および最小立上り点周期に基づいて伝送方式および伝送速度を識別する。まず、立上り点周期のカウント数Nにおいて、その最小値Nminが1.25・T0/Tcよりも小さいかの判定が行なわれる(ステップS33)。この判定処理においては、図36において一覧にして示すように、伝送速度が847kbpsの符号、もしくはTypeA符号またはTypeB符号の最小値条件が満たされているかの判定が行なわれる。   Next, the maximum value and the minimum value of the rising point period stored in the rising point period storage memory 14 are detected by the transmission method / speed determination circuit 70, and the transmission method and the transmission are determined based on the maximum rising point period and the minimum rising point period. Identify speed. First, it is determined whether or not the minimum value Nmin is smaller than 1.25 · T0 / Tc in the count number N of the rising point cycle (step S33). In this determination process, as shown in a list in FIG. 36, it is determined whether a code having a transmission rate of 847 kbps, or a minimum value condition of a Type A code or a Type B code is satisfied.

ステップS33の最小値Nminの条件が満たされている場合、次に、カウント値Nの最大値Nmaxが、「2.25・T0/Tc<Nmax<4・T0/Tc」の条件を満たしているかの判定が行なわれる(ステップS34)。この判定条件は、図36に示すように、伝送速度424kbpsのTypeA符号に対する判定条件である。ステップS33およびS34のカウント値の最小値Nminおよび最大値Nmaxの条件両者が満たされている場合、図36に示すように、受信信号は、伝送速度424kbpsのTypeA符号であると、伝送方式/速度判定回路70において判定される(ステップS35)。   If the condition of the minimum value Nmin in step S33 is satisfied, then whether the maximum value Nmax of the count value N satisfies the condition of “2.25 · T0 / Tc <Nmax <4 · T0 / Tc” Is determined (step S34). As shown in FIG. 36, this determination condition is a determination condition for a Type A code having a transmission rate of 424 kbps. When both the conditions of the minimum value Nmin and the maximum value Nmax of the count values in steps S33 and S34 are satisfied, as shown in FIG. 36, if the received signal is a Type A code with a transmission rate of 424 kbps, the transmission method / speed Determination is made in the determination circuit 70 (step S35).

伝送速度424kbpsのTypeA符号においては、そのパルス幅(Hレベル期間)としては、8カウント値、24カウント値、および40カウント値に対応する期間が存在する。したがって、図24に示す歪み検出補正部9において、検出された伝送方式および伝送速度に従って、短パルス用設定値として値“8”を設定し、長パルス用設定値として値“40”が設定される。この設定された値に従って、以下に示す波形ひずみの検出および補正処理が行なわれる(ステップS36)。   In a Type A code with a transmission rate of 424 kbps, there are periods corresponding to 8 count values, 24 count values, and 40 count values as the pulse width (H level period). Therefore, in the distortion detection / correction unit 9 shown in FIG. 24, the value “8” is set as the short pulse setting value and the value “40” is set as the long pulse setting value according to the detected transmission method and transmission speed. The In accordance with the set value, the following waveform distortion detection and correction processing is performed (step S36).

図40(a)および(b)は、図38に示すステップS36におけるデューティ補正処理を示すタイミング図である。図40(a)において、受信信号INは、波形ひずみを有しており、パルス幅として、6カウント値相当期間(Lレベル期間)および42カウント値相当期間(Hレベル期間)を有する。図24に示すエッジ検出回路3が、受信信号INの立上りおよび立下りエッジを検出し、このエッジ検出ごとに、リセット信号RSTをアサートする。第1カウンタ4は、このエッジ検出回路3からのリセット信号RSTごとにそのカウント値を初期値に復帰させる。   40A and 40B are timing charts showing the duty correction processing in step S36 shown in FIG. In FIG. 40A, the received signal IN has waveform distortion, and has a 6-count value equivalent period (L level period) and a 42 count value equivalent period (H level period) as pulse widths. The edge detection circuit 3 shown in FIG. 24 detects the rising and falling edges of the reception signal IN, and asserts the reset signal RST every time this edge is detected. The first counter 4 returns the count value to the initial value for each reset signal RST from the edge detection circuit 3.

波形歪み検出回路5において、第1カウンタ4は、そのカウント値が1から6の間、セレクタ信号SELをLレベルに維持し、受信信号INをセレクタ7に選択させて、補正信号OUTを生成する。第1カウンタ4のカウント値が8に到達する前に、エッジ検出回路3がエッジを検出すると、第1カウンタ4のカウント値が初期値に復帰する。このとき、波形歪み検出回路5は、カウント値が“8”に到達する前に、第1カウンタ4のカウント値が初期値に復帰したため、波形歪みが存在すると判定し、セレクタ信号SELをHレベルに設定する。応じて、セレクタ7が、反転回路6からの反転受信信号を受け、補正信号OUTを生成する。この第1カウンタのカウント値が正規の“8”の値に到達するまでの期間、波形歪み検出回路5が、セレクタ信号SELをHレベルに維持する。この期間が経過すると、波形歪み検出回路5は、セレクタ信号SELをLレベルに設定し、受信信号INをセレクタ7に選択させて、補正信号OUTを生成する。   In the waveform distortion detection circuit 5, the first counter 4 maintains the selector signal SEL at the L level while the count value is 1 to 6, and causes the selector 7 to select the reception signal IN to generate the correction signal OUT. . If the edge detection circuit 3 detects an edge before the count value of the first counter 4 reaches 8, the count value of the first counter 4 returns to the initial value. At this time, the waveform distortion detection circuit 5 determines that there is waveform distortion because the count value of the first counter 4 returns to the initial value before the count value reaches “8”, and the selector signal SEL is set to the H level. Set to. In response, the selector 7 receives the inverted reception signal from the inverting circuit 6 and generates the correction signal OUT. During the period until the count value of the first counter reaches the regular “8” value, the waveform distortion detection circuit 5 maintains the selector signal SEL at the H level. When this period elapses, the waveform distortion detection circuit 5 sets the selector signal SEL to the L level, causes the selector 7 to select the reception signal IN, and generates the correction signal OUT.

図40(a)に示すエッジEG40AおよびEG40Bの間隔が、したがって、カウント値“8”に相当する期間Hレベルに設定され、デューティが改善される。なお、このセレクタ信号SELがHレベルに維持される期間、波形歪み検出回路5は、ディスエーブル信号DISをアサート状態に設定し、第1カウンタ4のカウント動作を停止させる。   Therefore, the interval between the edges EG40A and EG40B shown in FIG. 40A is set to the H level for a period corresponding to the count value “8”, and the duty is improved. During the period in which the selector signal SEL is maintained at the H level, the waveform distortion detection circuit 5 sets the disable signal DIS to the asserted state and stops the counting operation of the first counter 4.

受信信号INのエッジEG40Bに対する補正後、第1カウンタ4が初期値からカウント動作を開始する。受信信号INのエッジEG40Cに従って、エッジ検出回路3がリセット信号RSTをアサートする。応じて、第1カウンタ4が、このリセット信号RSTに従ってそのカウント値を初期値に復帰させ、また、その初期値からカウント動作を行う。この第1カウンタ4のカウント値が、1から40までの間、波形歪み検出回路5は、セレクタ信号SELをLレベルに維持し、受信信号INをセレクタ7に選択させ、補正信号OUTを生成する。従って、受信信号INにおいて、Hレベル期間が42カウント値に対応する期間に設定されていても、エッジEG40Bに対する2カウント値の補正により、Hレベル期間の補正が行なわれており、補正信号OUTにおいては、カウント値が40に達したときにエッジが検出されは経費済みが存在しないと判定される。   After correcting the edge EG40B of the reception signal IN, the first counter 4 starts counting from the initial value. In accordance with the edge EG40C of the reception signal IN, the edge detection circuit 3 asserts the reset signal RST. Accordingly, the first counter 4 returns the count value to the initial value in accordance with the reset signal RST, and performs the count operation from the initial value. While the count value of the first counter 4 is from 1 to 40, the waveform distortion detection circuit 5 maintains the selector signal SEL at the L level, causes the selector 7 to select the reception signal IN, and generates the correction signal OUT. . Therefore, in the received signal IN, even if the H level period is set to a period corresponding to the 42 count value, the H level period is corrected by correcting the 2 count value for the edge EG40B. When the count value reaches 40, an edge is detected and it is determined that there is no expense.

この後、受信信号INのエッジEG40Dに対する補正処理がエッジEG40Bと同様に実行される。このエッジEG40Dに対する補正処理により、10カウント値に相当する期間に対しても、補正が行なわれており、HレベルおよびLレベル期間が8カウント値のパルスが正確に生成される。   Thereafter, the correction process for the edge EG40D of the reception signal IN is executed in the same manner as the edge EG40B. By this correction processing for the edge EG40D, correction is also performed for a period corresponding to 10 count values, and pulses having an H count and L level period of 8 count values are accurately generated.

この受信信号INにおいて、第1カウンタ4のカウント値が長パルス用設定値“40”に到達しても、次のエッジが到達しない場合には、第1カウンタ4は、長パルス用設定値到達時に、そのカウント値が初期値に復帰される。波形歪み検出回路5は、長パルス用設定値に到達しても、次のエッジが到達せず第1カウンタのカウント値が初期値にリセットされないのを検出すると、波形歪みが存在すると判定し、セレクタ信号SELをHレベルに設定し、セレクタ7に、反転回路6からの反転受信信号を選択させる。これにより、補正信号OUTとして、そのLレベルが強制的にHレベルに設定された信号が生成される。この第1カウンタ4のカウント値が次のエッジの到達により初期値にリセットされるまで、波形歪み検出回路5において内部でカウントして、セレクタ信号SELをHレベルに維持する。この期間が経過すると、波形歪み検出回路5は、再び、セレクタ信号SELをLレベルに設定し、セレクタ7に受信信号INを選択させて、補正信号OUTを生成する。以下、同様の動作が繰返し実行される。   If the next edge does not arrive even if the count value of the first counter 4 reaches the long pulse setting value “40” in the received signal IN, the first counter 4 reaches the long pulse setting value. Sometimes the count value is reset to the initial value. When the waveform distortion detection circuit 5 detects that the next edge does not arrive and the count value of the first counter is not reset to the initial value even when the set value for the long pulse is reached, it is determined that waveform distortion exists, The selector signal SEL is set to H level, and the selector 7 is caused to select the inverted reception signal from the inverter circuit 6. As a result, a signal in which the L level is forcibly set to the H level is generated as the correction signal OUT. Until the count value of the first counter 4 is reset to the initial value upon arrival of the next edge, the waveform distortion detection circuit 5 internally counts and maintains the selector signal SEL at the H level. When this period elapses, the waveform distortion detection circuit 5 again sets the selector signal SEL to the L level, causes the selector 7 to select the reception signal IN, and generates the correction signal OUT. Thereafter, the same operation is repeatedly executed.

なお、上述の説明においては、短パルス用設定値“8”および長パルス用設定値“40”の2種類の値を設定して、これらの設定値に到達する前および到達後にそれぞれ第1カウンタのカウント値がリセットされると波形歪みが存在すると判定している。この場合、第1カウンタ4が、そのカウント値が“8”となると初期値に復帰し、第1カウンタ4のカウント値が“8”に到達する前にエッジ検出回路3により、受信信号INのエッジが検出されたときに、波形歪み検出回路5が、波形歪みが存在すると判定し、波形歪み検出回路5は、第1カウンタ4のカウント値が“8”に到達するまでにセレクタ信号SELをHレベルに設定する構成が利用されてもよい。この場合、パルス幅(Hレベル期間)が“8”、“24”および“40”のいずれの場合において波形歪みが存在しても、その波形歪みを検出して、補正を行なうことができる。なお、リセット信号RSTは、各シンボル周期の開始時点において生成される。   In the above description, two types of values, the short pulse setting value “8” and the long pulse setting value “40”, are set, and the first counter is set before and after reaching these setting values. When the count value is reset, it is determined that waveform distortion exists. In this case, the first counter 4 returns to the initial value when the count value reaches “8”, and the edge detection circuit 3 detects the reception signal IN before the count value of the first counter 4 reaches “8”. When an edge is detected, the waveform distortion detection circuit 5 determines that waveform distortion exists, and the waveform distortion detection circuit 5 receives the selector signal SEL until the count value of the first counter 4 reaches “8”. A configuration for setting to the H level may be used. In this case, even if the waveform distortion exists when the pulse width (H level period) is “8”, “24”, or “40”, the waveform distortion can be detected and corrected. The reset signal RST is generated at the start time of each symbol period.

上述のようにして、ステップS36において、伝送速度424kbpsのTypeA符号のデューティ補正が行なわれる。このデューティ補正後の補正信号が出力端子8を介して図示しない受信部へ転送され、必要な受信処理が実行される。   As described above, in step S36, the duty correction of the Type A code having a transmission rate of 424 kbps is performed. The correction signal after the duty correction is transferred to a receiving unit (not shown) via the output terminal 8, and necessary reception processing is executed.

一方、図37に示すステップS34において、条件「2.25・T0/Tc<Nmax<4・T0/Tc」が満たされないと判定されると、図38に示すステップS40へ処理が移行する。伝送方式/速度判定回路70においては、第2カウンタ12のカウント値Nが、条件「4・T0/Tc<Nmax<7・T0/Tc」が満たされているかを判定する。その条件が満たされている場合、図36に示すように、受信信号INは、伝送速度212kbpsのTypeA符号であると、伝送方式/速度判定回路70において判定される(ステップS41)。   On the other hand, when it is determined in step S34 shown in FIG. 37 that the condition “2.25 · T0 / Tc <Nmax <4 · T0 / Tc” is not satisfied, the process proceeds to step S40 shown in FIG. The transmission method / speed determination circuit 70 determines whether the count value N of the second counter 12 satisfies the condition “4 · T0 / Tc <Nmax <7 · T0 / Tc”. When the condition is satisfied, as shown in FIG. 36, the transmission method / speed determination circuit 70 determines that the received signal IN is a Type A code with a transmission speed of 212 kbps (step S41).

図24に示す波形歪み検出回路5においては、この伝送方式/速度判定回路70からの判定結果に基づいて、短パルス用設定値および長パルス用設定値が設定され、以下のデューティ補正処理が実行される(ステップS42)。伝送速度212kbpsのTypeA符号においては、パルス幅(Hレベル期間)は、図30に示すように、最小値が“8”であり、最大値が“72”であり、それぞれ、短パルス用設定値および長パルス用設定値として図24に示す波形歪み検出回路5に格納される。   In the waveform distortion detection circuit 5 shown in FIG. 24, the short pulse setting value and the long pulse setting value are set based on the determination result from the transmission method / speed determination circuit 70, and the following duty correction processing is executed. (Step S42). In the Type A code with a transmission rate of 212 kbps, the pulse width (H level period) has a minimum value of “8” and a maximum value of “72” as shown in FIG. And it is stored in the waveform distortion detection circuit 5 shown in FIG.

図41(a)および(b)は、図38に示すステップS42の処理を示すタイミング図である。図41(a)に示すように、受信信号INの立上りエッジEG41AおよびEG41Bの間のカウント値が、6カウント値の場合、第1カウンタ4は、そのカウント値が“8”に到達する前に、エッジ検出回路3からのリセット信号RSTによりそのカウント値が初期値にリセットされる。応じて、波形歪み検出回路5が、この第1カウンタ4の初期値へのリセットに従って波形歪が生じたと判断して、セレクタ信号SELをHレベルに設定し、反転回路6からの反転受信信号をセレクタ7に選択させて補正信号OUTを生成する。この間、第1カウンタ4は、ディスエーブル信号DISによりカウント動作が停止される。   41 (a) and 41 (b) are timing charts showing the process of step S42 shown in FIG. As shown in FIG. 41 (a), when the count value between the rising edges EG41A and EG41B of the received signal IN is 6 count values, the first counter 4 is set before the count value reaches “8”. The count value is reset to the initial value by the reset signal RST from the edge detection circuit 3. Accordingly, the waveform distortion detection circuit 5 determines that the waveform distortion has occurred in accordance with the reset of the first counter 4 to the initial value, sets the selector signal SEL to the H level, and receives the inverted reception signal from the inversion circuit 6. The correction signal OUT is generated by causing the selector 7 to select. During this time, the first counter 4 is stopped from counting by the disable signal DIS.

このセレクタ信号SELのHレベル期間がカウント値“8”に相当する期間に到達すると、波形歪検出回路5は、セレクタ信号SELをLレベルに設定して、受信信号INをセレクタ7に選択させる。このセレクタ信号SELのLレベルへの移行と並行して第1カウンタ4が、再び、初期値からカウント動作を開始する。この動作が、カウント値“6”に相当する幅のパルスに対して実行される。   When the H level period of the selector signal SEL reaches a period corresponding to the count value “8”, the waveform distortion detection circuit 5 sets the selector signal SEL to the L level and causes the selector 7 to select the reception signal IN. In parallel with the transition of the selector signal SEL to the L level, the first counter 4 starts counting again from the initial value. This operation is executed for a pulse having a width corresponding to the count value “6”.

この短パルス歪みの補正により、長パルス部分の補正もあわせて行なわれる。従って、受信信号INにおいてHレベル期間が74カウント値に相当する場合、先の6カウント値の短パルスの補正により、このHレベル期間は、72カウントに相当する期間に補正されている。   By correcting the short pulse distortion, the long pulse portion is also corrected. Therefore, when the H level period corresponds to 74 count values in the received signal IN, the H level period is corrected to a period corresponding to 72 counts by correcting the short pulse of the previous 6 count value.

一方、長パルス歪が存在する場合、受信信号INのエッジEG41Cから第1カウンタ4が、その初期値からカウント動作を行い、そのカウント値が1から72までの間、波形歪み検出回路5は、セレクタ信号SELをLレベルに維持し、受信信号INをセレクタ7に選択させて、補正信号負OUTを生成する。第1カウンタ4のカウント値が長パルス用設定値“72”に到達しても、受信信号INの次のエッジEG41Dが到達しない場合には、波形歪み検出回路により第1カウンタ4のカウント値が初期化される。応じて、波形歪み検出回路5は、この第1カウンタ4のカウント値が72に到達しても初期値にリセットされない場合には、波形歪みが存在していると判定し、セレクタ信号SELをHレベルに設定する。応じて、反転回路6の出力信号がセレクタ7により選択され、出力端子8からの補正信号OUTのLレベルが反転され、Hレベルとなる。   On the other hand, when there is a long pulse distortion, the first counter 4 starts counting from the initial value from the edge EG41C of the received signal IN, and the waveform distortion detection circuit 5 The selector signal SEL is maintained at the L level, the reception signal IN is selected by the selector 7, and the correction signal negative OUT is generated. If the next edge EG41D of the reception signal IN does not arrive even when the count value of the first counter 4 reaches the long pulse setting value “72”, the count value of the first counter 4 is set by the waveform distortion detection circuit. It is initialized. Accordingly, if the count value of the first counter 4 reaches 72 and is not reset to the initial value, the waveform distortion detection circuit 5 determines that the waveform distortion exists and sets the selector signal SEL to H. Set to level. Accordingly, the output signal of the inverting circuit 6 is selected by the selector 7, and the L level of the correction signal OUT from the output terminal 8 is inverted to become the H level.

この第1カウンタ4は、カウント値が初期値に設定されるとともに、そのカウント動作は次のエッジが到達するまで停止される。次のエッジが到達するまでの期間、波形歪み検出回路5は、セレクタ信号SELをHレベルに維持し、受信信号INの反転信号により補正信号OUTを生成する。次のエッジが到達すると、エッジ検出回路からのリセット信号RSTにより波形歪み検出回路5は、セレクタ信号SELをLレベルに設定し、受信信号INをセレクタ7により選択させ、補正信号OUTを生成する。また第1のカウンタ4が、再び初期値からカウント動作を行う。   In the first counter 4, the count value is set to the initial value, and the count operation is stopped until the next edge arrives. During the period until the next edge arrives, the waveform distortion detection circuit 5 maintains the selector signal SEL at the H level and generates the correction signal OUT by the inverted signal of the reception signal IN. When the next edge arrives, the waveform distortion detection circuit 5 sets the selector signal SEL to the L level by the reset signal RST from the edge detection circuit, causes the selector 7 to select the reception signal IN, and generates the correction signal OUT. Further, the first counter 4 starts counting again from the initial value.

このステップS42においても、第1カウンタ4のカウント値が“8”に到達するごとに初期値に復帰し、このカウント値“8”に到達する前に、第1カウンタ4のカウント値が初期値にリセットされたときに、波形歪み検出回路5は波形歪みが存在すると判定するように構成されてもよい。   Also in this step S42, every time the count value of the first counter 4 reaches “8”, the count value of the first counter 4 returns to the initial value before reaching the count value “8”. When reset to, the waveform distortion detection circuit 5 may be configured to determine that waveform distortion exists.

また、受信信号INのエッジEG41Dが、第1カウンタ4のカウント値“72”に到達する前に到達する場合には(カウント値8を超えて)、長パルス用設定値“72”に対して、受信信号のパルス幅が長くなったことを検出する回路および短くなったことを検出する回路を設け、これらの2つの検出回路の出力信号に従って、パルス長の長短に応じてセレクタ信号SELの調整が行われれば良い。   When the edge EG41D of the reception signal IN reaches before reaching the count value “72” of the first counter 4 (beyond the count value 8), the long pulse setting value “72” is exceeded. A circuit for detecting that the pulse width of the received signal has become longer and a circuit for detecting that the pulse width has become shorter, and adjusting the selector signal SEL according to the length of the pulse length according to the output signals of these two detection circuits Should be done.

次いで、ステップS43において、生成された補正信号OUTが、出力端子8を介して図示しない受信部に転送され、必要な受信処理が行なわれる。   Next, in step S43, the generated correction signal OUT is transferred to a receiving unit (not shown) via the output terminal 8, and necessary reception processing is performed.

一方、図38に示すステップS40において条件「4・T0/Tc<Nmax<7・T0/Tc」が満たされていないと判定されると、次いで、伝送方式判定回路70は、このカウント値Nについて、条件「Nmax>7・T0/Tc」が満たされているかの判断を行なう(ステップS44)。   On the other hand, if it is determined in step S40 shown in FIG. 38 that the condition “4 · T0 / Tc <Nmax <7 · T0 / Tc” is not satisfied, then the transmission method determination circuit 70 determines the count value N. Then, it is determined whether or not the condition “Nmax> 7 · T0 / Tc” is satisfied (step S44).

この条件が満たされている場合には、図36に示すように、この受信信号は、伝送速度106kbpsのTypeA符号であると伝送方式/速度判定回路70において判定される(ステップS45)。   If this condition is satisfied, as shown in FIG. 36, the transmission system / speed determination circuit 70 determines that this received signal is a Type A code with a transmission rate of 106 kbps (step S45).

次いで、この伝送方式/速度判定回路70による判定結果に基づいて、再び、図24に示す波形歪み検出回路5による波形歪みの検出および補正が行なわれる(ステップS46)。   Next, the waveform distortion is detected and corrected again by the waveform distortion detection circuit 5 shown in FIG. 24 based on the determination result by the transmission method / speed determination circuit 70 (step S46).

このステップS46においては、具体的に以下の処理が行なわれる。図29に示すように、伝送速度106kbpsのTypeA符号の場合、パルス幅は、波形歪が存在しない場合、最大値は、カウント値“136”に相当する期間であり、最小値はカウント値“8”に相当する期間である。したがって、この場合、伝送方式/速度判定回路70は、図24に示す波形歪み検出回路5に、長パルス用設定値として、カウント値“136”を設定し、短パルス用設定値として、カウント値“8”を設定する。   In step S46, the following processing is specifically performed. As shown in FIG. 29, in the case of a Type A code with a transmission rate of 106 kbps, when there is no waveform distortion, the maximum value is a period corresponding to the count value “136”, and the minimum value is the count value “8”. It is a period corresponding to “. Therefore, in this case, the transmission method / speed determination circuit 70 sets the count value “136” as the set value for the long pulse and sets the count value as the set value for the short pulse in the waveform distortion detection circuit 5 shown in FIG. Set “8”.

図42(a)および(b)は、ステップS46の処理操作を示すタイミング図である。図42(a)に示すように、受信信号INのエッジEG42Aが、図24に示すエッジ検出回路3により検出されると、リセット信号RSTがアサートされ、第1カウンタ4のカウント値が初期値にリセットされる。この第1カウンタのカウント値が“1”から“6”の間、波形歪み検出回路5は、セレクタ信号SELをLレベルに維持し、受信信号INをセレクタ7に選択させて、補正信号OUTを生成する(ステップS47)。この第1カウンタ4のカウント値が7となる前に次のエッジEG42Bが到達すると、エッジ検出回路3は、リセット信号RSTをアサートし、応じて、第1カウンタ4のカウント値が初期値にリセットされる。波形歪み検出回路5は、この第1カウンタ4のカウント値が“8”に到達する前に初期値にリセットされたのを検出して、波形歪みが生じていると判定し、セレクタ信号SELをHレベルに設定する。応じて、セレクタ7が、反転回路6からの反転受信信号を選択し、補正信号OUTをHレベルに強制的に設定する。また、第1カウンタ4のカウント動作がディスエーブル信号DISに従って停止される。   42A and 42B are timing charts showing the processing operation of step S46. As shown in FIG. 42A, when the edge EG42A of the reception signal IN is detected by the edge detection circuit 3 shown in FIG. 24, the reset signal RST is asserted, and the count value of the first counter 4 is set to the initial value. Reset. While the count value of the first counter is “1” to “6”, the waveform distortion detection circuit 5 maintains the selector signal SEL at the L level, causes the selector 7 to select the reception signal IN, and outputs the correction signal OUT. Generate (step S47). When the next edge EG42B arrives before the count value of the first counter 4 reaches 7, the edge detection circuit 3 asserts the reset signal RST, and accordingly the count value of the first counter 4 is reset to the initial value. Is done. The waveform distortion detection circuit 5 detects that the count value of the first counter 4 has been reset to the initial value before reaching “8”, determines that waveform distortion has occurred, and selects the selector signal SEL. Set to H level. In response, the selector 7 selects the inverted reception signal from the inverting circuit 6 and forcibly sets the correction signal OUT to the H level. Further, the counting operation of the first counter 4 is stopped according to the disable signal DIS.

この第1カウンタのカウント値が等価的に設定値“8”に到達するまでの期間、図24に示す波形歪み検出回路5は、セレクタ信号SELをHレベルに維持した後、Lレベルに設定する。したがって、受信信号INのエッジEG42Bが到達した後、2カウント値に相当する期間、補正信号OUTがHレベルとされ、その後、補正信号OUTは受信信号INに従って生成される。   During the period until the count value of the first counter reaches the set value “8” equivalently, the waveform distortion detection circuit 5 shown in FIG. 24 maintains the selector signal SEL at the H level and then sets it to the L level. . Therefore, after the edge EG42B of the reception signal IN arrives, the correction signal OUT is set to the H level for a period corresponding to 2 count values, and then the correction signal OUT is generated according to the reception signal IN.

また、受信信号INのエッジEG42Cがエッジ検出回路3により検出されると、リセット信号RSTがアサートされ、第1カウンタのカウント値が初期値にリセットされる。エッジEG42BおよびEG42Cの間の期間は、先の短パルスの補正により、カウント値“8”に相当する期間に補正されている。エッジEG42Cの検出後、第1カウンタ4のカウント値が8を超えて134に到達するまでは、波形歪み検出回路5は、セレクタ信号SELをLレベルに維持し、受信信号INをセレクタ7に選択させ、補正信号OUTを生成する。   When the edge EG42C of the reception signal IN is detected by the edge detection circuit 3, the reset signal RST is asserted and the count value of the first counter is reset to the initial value. The period between the edges EG42B and EG42C is corrected to a period corresponding to the count value “8” by correcting the previous short pulse. After the detection of the edge EG42C, the waveform distortion detection circuit 5 maintains the selector signal SEL at the L level and selects the reception signal IN as the selector 7 until the count value of the first counter 4 exceeds 8 and reaches 134. The correction signal OUT is generated.

この短パルス歪みの補正により後続の138カウント値に相当する期間は、立上りエッジが2カウント値に相当する期間遅延されるため、134カウント値に相当する期間となり、この長パルス歪みは、補正される。以降、後続のエッジEG42CおよびEG42Dについても、同様の処理が行なわれる。   The period corresponding to the subsequent 138 count value due to the correction of the short pulse distortion is a period corresponding to the 134 count value because the rising edge is delayed for the period corresponding to the 2 count value, and this long pulse distortion is corrected. The Thereafter, similar processing is performed for the subsequent edges EG42C and EG42D.

今、短パルス歪みが存在しない状態で、第1カウンタ4のカウント値が“136”に到達しても、受信信号INの次のエッジEG42Dが到達しない場合には、長パルス用設定値136到達しても、にエッジ検出回路3からのリセット信号RSTがアサートされない。波形歪み検出回路5は、この第1カウンタ4のカウント値が“136”に到達しても初期値に復帰しないため、波形歪みが存在すると判定し、セレクタ信号SELを再びHレベルに設定する。応じて、受信信号INの反転信号が、反転回路6およびセレクタ7を介して出力端子8に補正信号OUTとして伝達される。このとき、第1のカウンタ4は、カウント動作を停止するとともに、カウント値が初期値にリセットされる。   If the next edge EG42D of the reception signal IN does not arrive even if the count value of the first counter 4 reaches “136” in the absence of short pulse distortion, the long pulse set value 136 is reached. Even so, the reset signal RST from the edge detection circuit 3 is not asserted. Since the waveform distortion detection circuit 5 does not return to the initial value even when the count value of the first counter 4 reaches “136”, the waveform distortion detection circuit 5 determines that there is waveform distortion and sets the selector signal SEL to the H level again. Accordingly, the inverted signal of the received signal IN is transmitted as the correction signal OUT to the output terminal 8 through the inverting circuit 6 and the selector 7. At this time, the first counter 4 stops the count operation and the count value is reset to the initial value.

次のエッジが到達すると、セレクタ信号SELがLレベルに設定され、受信信号INに従って補正信号OUTが生成される。また、第1のカウンタ4がその初期値からカウント動作を開始する。この長パルス歪みの補正により、後続の短パルス歪みは、補正されている。以降、この後シンボルにおいて、各エッジが到達するたびに、幅がカウント値“6”に相当するパルスが存在する場合には、その幅を拡張されて、デューティが補正される。   When the next edge arrives, the selector signal SEL is set to the L level, and the correction signal OUT is generated according to the reception signal IN. Further, the first counter 4 starts counting from its initial value. By correcting this long pulse distortion, the subsequent short pulse distortion is corrected. Thereafter, in the subsequent symbol, when there is a pulse whose width corresponds to the count value “6” every time each edge arrives, the width is expanded and the duty is corrected.

伝送速度106kbpsのTypeA符号の条件下でデューティ補正を行なった後、この補正信号OUTが、出力端子8を介して受信部へ伝達される(ステップS47)。   After performing duty correction under the condition of the Type A code at a transmission rate of 106 kbps, this correction signal OUT is transmitted to the receiving unit via the output terminal 8 (step S47).

一方、ステップS44において、条件「Nmax>7・T0/Tc」が満たされていないと判定されると、図24に示す伝送方式/速度判定回路70は、受信信号は、TypeB符号、または伝送速度847kbpsのマンチェスタ符号、または転送速度847kbpsのTypeA符号であると判定する(ステップS48)。この場合、伝送方式/速度判定回路70からの設定値に従って、図24に示す波形歪み検出回路5は、受信信号が、TypeB符号であるとの条件下でデューティ補正を行なう(ステップS49)。   On the other hand, if it is determined in step S44 that the condition “Nmax> 7 · T0 / Tc” is not satisfied, the transmission method / speed determination circuit 70 shown in FIG. 24 receives the Type B code or the transmission speed as the received signal. It is determined that the code is a Manchester code of 847 kbps or a Type A code of transfer speed 847 kbps (step S48). In this case, according to the set value from the transmission method / speed determination circuit 70, the waveform distortion detection circuit 5 shown in FIG. 24 performs duty correction under the condition that the received signal is a Type B code (step S49).

このステップS49におけるTypeB符号のデューティ補正は以下のように行なわれる。図32から図34に示すように、伝送速度106kbps、212kbps、424kbps、および847kbpsのいずれにおいても、TypeB符号においては、パルス幅の最大値は16カウント値であり、最小値は8カウント値である。したがって、伝送方式/速度判定回路70は、図24に示す波形歪み検出回路5に対し、長パルス用設定値として、カウント値“16”を設定し、短パルス用設定値として、カウント値“8”を設定する。   The duty correction of the Type B code in step S49 is performed as follows. As shown in FIGS. 32 to 34, the maximum pulse width is 16 count values and the minimum value is 8 count values in the type B code at any of transmission rates of 106 kbps, 212 kbps, 424 kbps, and 847 kbps. . Therefore, the transmission method / speed determination circuit 70 sets the count value “16” as the long pulse setting value and the count value “8” as the short pulse setting value for the waveform distortion detection circuit 5 shown in FIG. "Is set.

TypeB符号の伝送速度106kbps、212kbps、424kbpsおよび847kbps各々において、その波形歪み検出および補正操作は同じである(図32から図34および図28に示すように、波形歪が存在しない場合、Hレベル期間およびLレベル期間は、ともにカウント値“8”に対応する期間であり、パルス幅の最大値は、“16”である)。したがって、図43(a)および(b)において、伝送速度212kbpsのTypeB符号に対する歪み検出および補正処理シーケンスを代表的に示す。   The waveform distortion detection and correction operations are the same at the transmission speeds of Type kbps code of 106 kbps, 212 kbps, 424 kbps, and 847 kbps (as shown in FIG. 32 to FIG. 34 and FIG. 28, when there is no waveform distortion, the H level period The L level period is a period corresponding to the count value “8”, and the maximum value of the pulse width is “16”). Therefore, FIGS. 43A and 43B representatively show a distortion detection and correction processing sequence for a Type B code having a transmission rate of 212 kbps.

図43(a)に示す受信信号INが、図24に示す受信端子2を介して与えられると、エッジ検出回路3は、この受信信号INに含まれるエッジを検出するとリセット信号RSTをアサートする。今、受信信号INのエッジEG43Aが検出されると、第1カウンタ4は、そのカウント値を初期値に復帰させた後、その初期値から順次カウントする。波形歪み検出回路5は、第1カウンタ4のカウント値が1から6の間、セレクタ信号SELをLレベルに維持し、受信信号INをセレクタ7に選択させて補正信号OUTを生成する(ステップS50)。   When the reception signal IN shown in FIG. 43A is given via the reception terminal 2 shown in FIG. 24, the edge detection circuit 3 asserts the reset signal RST when detecting an edge included in the reception signal IN. Now, when the edge EG43A of the reception signal IN is detected, the first counter 4 returns the count value to the initial value, and then sequentially counts from the initial value. The waveform distortion detection circuit 5 maintains the selector signal SEL at the L level while the count value of the first counter 4 is 1 to 6, and causes the selector 7 to select the reception signal IN to generate the correction signal OUT (step S50). ).

第1カウンタのカウント値が“8”に到達する前に、エッジ検出回路3が次のエッジE43Bを検出すると、リセット信号RSTがアサートされ、第1カウンタ4のカウント値が初期値にリセットされる。波形歪み検出回路5は、第1カウンタ4のカウント値が短パルス用設定値“8”に到達する前にリセットされたため、波形歪みが存在すると判断し、セレクタ信号SELをHレベルに設定する。応じて、セレクタ7が、反転回路6からの反転受信信号を選択して補正信号OUTを生成する。これにより、補正信号OUTが、強制的にHレベルに設定される。この第1カウンタ4のリセット後、短パルス用設定値“8”に到達するまでの期間、波形歪み検出回路5は、セレクタ信号SELをHレベルに維持し、この期間経過後、セレクタ信号SELをLレベルに設定して、セレクタ7に受信信号INを選択させ、受信信号INに従って補正信号OUTを生成する。   If the edge detection circuit 3 detects the next edge E43B before the count value of the first counter reaches “8”, the reset signal RST is asserted and the count value of the first counter 4 is reset to the initial value. . The waveform distortion detection circuit 5 determines that there is waveform distortion because the count value of the first counter 4 has been reset before reaching the short pulse setting value “8”, and sets the selector signal SEL to the H level. In response, the selector 7 selects the inverted reception signal from the inverting circuit 6 and generates the correction signal OUT. As a result, the correction signal OUT is forcibly set to the H level. After the reset of the first counter 4, the waveform distortion detection circuit 5 maintains the selector signal SEL at the H level during the period until the short pulse setting value “8” is reached, and after this period, the selector signal SEL is The L level is set, the selector 7 selects the reception signal IN, and the correction signal OUT is generated according to the reception signal IN.

この補正操作により、受信信号INのエッジEG43Bは、補正信号OUTのエッジEG43Dにまで、2カウント値期間遅延される。この補正信号OUTのエッジEG43Dから、第1カウンタ4は、その初期値からカウント動作を開始する。受信信号INのエッジEG43BからエッジEG43Cの間隔はカウント値“18”に相当する期間である。しかしながら、受信信号INの波形歪み補正期間中、第1カウンタ4は、波形歪み検出回路5からのディスエーブル信号DISに従ってカウント動作が停止されており、補正信号のエッジEG43Dからカウント動作を開始するため、このエッジEG43BおよびEG43Cの期間においては、第1カウンタ4のカウント値は、“16”となり、波形歪みは存在しないと判定され、このエッジEG43Cに対する波形歪みの補正処理は行なわれない。   As a result of this correction operation, the edge EG43B of the reception signal IN is delayed by a period of two count values until the edge EG43D of the correction signal OUT. From the edge EG43D of the correction signal OUT, the first counter 4 starts counting from its initial value. The interval between the edge EG43B and the edge EG43C of the reception signal IN is a period corresponding to the count value “18”. However, during the waveform distortion correction period of the reception signal IN, the first counter 4 is stopped from counting according to the disable signal DIS from the waveform distortion detection circuit 5, and starts counting from the edge EG43D of the correction signal. In the period of the edges EG43B and EG43C, the count value of the first counter 4 is “16”, and it is determined that there is no waveform distortion, and the waveform distortion correction processing for the edge EG43C is not performed.

受信信号INにおいてエッジEG43Eが与えられるまで、順次、短パルス用設定値“8”より短いパルスが、短パルス用設定値“8”に等しいHレベル期間のパルスに補正される。受信信号INのエッジEG43Eが到達し、第1カウンタ4のカウント値が“14”に到達するまで、波形歪み補正回路5は、この第1カウンタ4のカウント値に従って、セレクタ信号SELをLレベルに維持し、受信信号INに従って補正信号OUTを生成する。   Until the edge EG43E is given in the reception signal IN, pulses shorter than the short pulse setting value “8” are sequentially corrected to pulses having an H level period equal to the short pulse setting value “8”. The waveform distortion correction circuit 5 sets the selector signal SEL to the L level according to the count value of the first counter 4 until the edge EG43E of the reception signal IN reaches and the count value of the first counter 4 reaches “14”. The correction signal OUT is generated according to the reception signal IN.

短パルス歪が存在せずに長パルス歪が存在する場合、第1カウンタ4のカウント値が長パルス用設定値“16”に到達した後に、受信信号INの次のエッジEG43Fに従ってリセット信号RSTが、エッジ検出回路3によりアサートされる。このとき、波形歪み検出回路5は、長パルス用設定値長に到達しても、リセット信号がアサートされないため、波形歪みが存在すると判断し、セレクタ信号SELをHレベルに設定する。応じて、セレクタ7により反転回路6の出力信号が選択され、補正信号OUTが、強制的にHレベルに設定される。また、第1カウンタ4のカウント動作が停止されるとともに、第1カウンタ4のカウント値が初期値にリセットされる。   When the short pulse distortion does not exist and the long pulse distortion exists, the reset signal RST is generated according to the next edge EG43F of the reception signal IN after the count value of the first counter 4 reaches the set value “16” for the long pulse. , And is asserted by the edge detection circuit 3. At this time, since the reset signal is not asserted even when the long pulse set value length is reached, the waveform distortion detection circuit 5 determines that there is waveform distortion and sets the selector signal SEL to the H level. Accordingly, the output signal of the inverting circuit 6 is selected by the selector 7, and the correction signal OUT is forcibly set to the H level. Further, the count operation of the first counter 4 is stopped, and the count value of the first counter 4 is reset to the initial value.

次のエッジが到達するまで、波形歪み検出回路5は、セレクタ信号SELをHレベルに維持し、次のエッジが到達すると、セレクタ信号SELをLレベルに設定し、受信信号INに従って補正信号OUTを生成する。また、第1カウンタ4をその初期値からカウント動作を開始させる。以下、短パルスに対する補正が、エッジEG43AおよびEG43Bに対する補正と同様の操作が行なわれる。   The waveform distortion detection circuit 5 maintains the selector signal SEL at the H level until the next edge arrives. When the next edge arrives, the waveform distortion detection circuit 5 sets the selector signal SEL to the L level and outputs the correction signal OUT according to the reception signal IN. Generate. Also, the first counter 4 starts counting from its initial value. Thereafter, the correction for the short pulse is performed in the same manner as the correction for the edges EG43A and EG43B.

これにより、受信信号INにおけるエッジ間(立上りエッジおよび立下りエッジまたは立下りエッジ−立上りエッジ間)の間隔が、短パルス用設定値より短い期間、または短パルス用設定値よりも大きく長パルス用設定値よりも短いときに、確実に、波形歪みを検出して、歪み補正を行なって、デューティを改善することができる。   Thereby, the interval between edges (rising edge and falling edge or between falling edge and rising edge) in the received signal IN is shorter than the short pulse set value or larger than the short pulse set value, and for long pulses. When it is shorter than the set value, it is possible to reliably detect the waveform distortion and correct the distortion to improve the duty.

図38に示すステップS49におけるデューティ補正操作後、ステップS50において、補正信号OUTが出力端子8を介して図示しない受信部へ転送されて必要な受信処理が実行される。   After the duty correction operation in step S49 shown in FIG. 38, in step S50, the correction signal OUT is transferred to the receiving unit (not shown) via the output terminal 8, and necessary reception processing is executed.

なお、図43の受信信号INのエッジEG43EからEG43Fの間において、6カウントに相当する期間Lレベルとなり、次いで、2カウント期間Hレベルとなった後、次のシンボルの最初のLレベル期間が6カウント期間となる波形歪が存在する場合には、短パルス用設定値“8”に従って波形ひずみの検出および補正が行なわれる。   Note that, during the period between the edges EG43E to EG43F of the received signal IN in FIG. 43, the period becomes L level corresponding to 6 counts, and then after the 2 count period H level, the first L level period of the next symbol is 6 When there is a waveform distortion for the counting period, the waveform distortion is detected and corrected according to the short pulse setting value “8”.

一方、図37に示すステップS33において条件「Nmin<1.25・T0/Tc」の条件が満たされない場合には、図39に示すステップS50へ処理が移行する。図37に示すステップS33における条件「Nmin<1.25・T0/Tc」の条件が満たされない符号は、伝送速度424kbps、212kbps、または106kbpsのマンチェスタ符号であり、このマンチェスタ符号の伝送速度を識別するために、次の条件「1.75・T0/Tc<Nmin<2.5・T0/Tc、かつ2.5・T0/Tc<Nmax<3.5・T0/Tc」の条件が満たされるかの判定を行なう(ステップS51)。   On the other hand, if the condition “Nmin <1.25 · T0 / Tc” is not satisfied in step S33 shown in FIG. 37, the process proceeds to step S50 shown in FIG. A code that does not satisfy the condition “Nmin <1.25 · T0 / Tc” in step S33 shown in FIG. 37 is a Manchester code having a transmission rate of 424 kbps, 212 kbps, or 106 kbps, and identifies the transmission rate of this Manchester code. Therefore, is the following condition “1.75 · T0 / Tc <Nmin <2.5 · T0 / Tc and 2.5 · T0 / Tc <Nmax <3.5 · T0 / Tc” satisfied? Is determined (step S51).

このステップS51における判定基準は、図36に一覧に示すように、伝送速度424kbpsのマンチェスタ符号であるかの判定条件である。このステップS51において、条件が満たされたと判定されると、伝送方式/速度判定回路70は、受信信号は、伝送速度424kbpsのマンチェスタ符号であると判定する(ステップS52)。この伝送方式/速度判定回路70による符号化方式および伝送速度の判定結果に基づいて、図24に示す波形歪み検出回路5に対し、長パルス用設定値および短パルス用設定値がそれぞれ設定される。この場合、図27に示すように、伝送速度424kbpsのマンチェスタ符号のパルス幅のカウント値の最小値および最大値は、そえぞれ、“16”および“32”であり、短パルス用設定値として値“16”が設定され、長パルス用設定値として、値“32”が設定される。   The determination criterion in step S51 is a determination condition as to whether it is a Manchester code having a transmission rate of 424 kbps as shown in the list in FIG. If it is determined in step S51 that the condition is satisfied, the transmission method / speed determination circuit 70 determines that the received signal is a Manchester code having a transmission speed of 424 kbps (step S52). Based on the determination result of the encoding method and the transmission rate by the transmission method / rate determination circuit 70, the setting value for long pulse and the setting value for short pulse are set to the waveform distortion detection circuit 5 shown in FIG. . In this case, as shown in FIG. 27, the minimum value and the maximum value of the pulse width count value of the Manchester code having a transmission rate of 424 kbps are “16” and “32”, respectively. The value “16” is set, and the value “32” is set as the long pulse setting value.

図44は、図39に示すステップS57の処理を示すタイミング図である。以下、図44(a)および(b)を参照して、この伝送速度212kbpsのマンチェスタ符号の条件下でのデューティ補正処理について説明する。   FIG. 44 is a timing chart showing the process of step S57 shown in FIG. Hereinafter, with reference to FIGS. 44 (a) and 44 (b), the duty correction process under the condition of the Manchester code having the transmission rate of 212 kbps will be described.

図24に示すデューティ補正回路1において、受信端子2を介して受信信号INが与えられ、エッジ検出回路3が受信信号INのエッジを検出する。エッジ検出回路3が、受信信号INのエッジEG44Aを検出すると、リセット信号RSTがアサートされ、第1カウンタ4のカウント値が初期値にリセットされる。この第1カウンタ4のカウント値が1から12までの間、波形歪み検出回路5は、セレクタ信号SELをLレベルに設定し、受信信号INに従ってセレクタ7を介して補正信号OUTを生成する。   In the duty correction circuit 1 shown in FIG. 24, the reception signal IN is given through the reception terminal 2, and the edge detection circuit 3 detects the edge of the reception signal IN. When the edge detection circuit 3 detects the edge EG44A of the reception signal IN, the reset signal RST is asserted, and the count value of the first counter 4 is reset to the initial value. While the count value of the first counter 4 is from 1 to 12, the waveform distortion detection circuit 5 sets the selector signal SEL to L level and generates the correction signal OUT via the selector 7 in accordance with the received signal IN.

一方、受信信号INの次のエッジEG44Bが、第1カウンタ4のカウント値が短パルス用設定値“16”に到達する前に検出されると、リセット信号RSTがアサートされ、第1カウンタ4のカウント値が初期値にリセットされる。波形歪み検出回路5は、この第1カウンタ4のリセットに従って、波形歪みが存在すると判断し、セレクタ信号SELをHレベルに設定する。応じて、セレクタ7により、補正信号OUTとして、反転回路6からの受信信号INの反転信号が選択され、補正信号OUTが強制的にHレベルに設定される。この波形補正処理時において波形歪み検出回路5は、ディスエーブル信号DISをアサートし第1カウンタ4のカウント動作を停止させる。   On the other hand, if the next edge EG44B of the reception signal IN is detected before the count value of the first counter 4 reaches the short pulse setting value “16”, the reset signal RST is asserted, and the first counter 4 The count value is reset to the initial value. The waveform distortion detection circuit 5 determines that there is waveform distortion in accordance with the reset of the first counter 4, and sets the selector signal SEL to the H level. Accordingly, the selector 7 selects the inverted signal of the received signal IN from the inverting circuit 6 as the correction signal OUT, and the correction signal OUT is forcibly set to the H level. During this waveform correction processing, the waveform distortion detection circuit 5 asserts the disable signal DIS and stops the counting operation of the first counter 4.

波形歪み検出回路5においては、セレクタ信号SELをHレベルに設定した後、第1カウンタ4のカウント値が短パルス用設定値“16”に到達するまでの期間を、内蔵のカウンタを用いてモニタし、この短パルス用設定値が規定する期間に到達すると、セレクタ信号SELをLレベルに設定する。応じて、セレクタ7は受信信号INを選択して補正信号OUTを生成する。これにより、エッジEG44AおよびEG44Bの間の12カウント値の期間が、16カウント値の期間に拡張され、デューティが改善される。   In the waveform distortion detection circuit 5, after the selector signal SEL is set to H level, the period until the count value of the first counter 4 reaches the short pulse setting value “16” is monitored using a built-in counter. When the short pulse setting value is reached, the selector signal SEL is set to L level. In response, the selector 7 selects the reception signal IN and generates the correction signal OUT. Thus, the 12-count value period between the edges EG44A and EG44B is extended to a 16-count value period, and the duty is improved.

補正信号OUTがセレクタ信号SELのLレベルへの移行に従って立下がると、このディスエーブル信号DISがネゲートされて、第1カウンタ4が、初期値からカウント動作を開始する。したがって、受信信号INのエッジEG44BおよびEG44Cの間のカウント値が“36”であっても、この場合、エッジEG44AおよびEG44Bにより形成されるパルスが補正されており、この第1カウンタ4のカウント値は、長パルス用設定値“32”となり、エッジEG44BおよびEG44Cの間の波形は、正常であると判定される。これにより、誤った歪み検出操作は回避される。   When the correction signal OUT falls in accordance with the transition of the selector signal SEL to the L level, the disable signal DIS is negated and the first counter 4 starts counting from the initial value. Therefore, even if the count value between the edges EG44B and EG44C of the received signal IN is “36”, the pulse formed by the edges EG44A and EG44B is corrected in this case, and the count value of the first counter 4 is corrected. Becomes the set value for long pulse “32”, and the waveform between the edges EG44B and EG44C is determined to be normal. Thereby, an erroneous distortion detection operation is avoided.

受信信号INのエッジEG44Cがエッジ検出回路3により検出されると、再び、第1カウンタ4がリセット信号RSTに従ってリセットされ、初期値からカウントを開始する。波形歪み検出回路5は、第1カウンタ4のカウント値が32に到達するまで、セレクタ信号SELをLレベルに維持し、セレクタ7に受信信号INを選択させて、補正信号OUTを生成する。   When the edge EG44C of the reception signal IN is detected by the edge detection circuit 3, the first counter 4 is reset again according to the reset signal RST and starts counting from the initial value. The waveform distortion detection circuit 5 maintains the selector signal SEL at the L level until the count value of the first counter 4 reaches 32, causes the selector 7 to select the reception signal IN, and generates the correction signal OUT.

第1カウンタ4のカウント値が“32”を超えると、波形歪み検出回路5は、波形歪みが存在すると判断し、セレクタ信号SELをHレベルに設定し、反転回路6の出力信号がセレクタ7により選択される。これにより、補正信号OUTは、そのHレベルが強制的にLレベルに設定される。   When the count value of the first counter 4 exceeds “32”, the waveform distortion detection circuit 5 determines that waveform distortion exists, sets the selector signal SEL to H level, and the output signal of the inverting circuit 6 is output by the selector 7. Selected. As a result, the H level of the correction signal OUT is forcibly set to the L level.

この波形歪み検出回路5は、第1カウンタ4のカウント値が長パルス用設定値“32”を超えているときには、ディスエーブル信号DISに従って第1カウンタ4のカウント動作は停止させる。立上りエッジ検出回路3が受信信号のエッジEG44Dを検出すると、波形歪み検出回路5は、セレクタ信号SELをLレベルに設定し、受信信号INをセレクタ7に選択させて補正信号OUTを生成する。これにより、長パルス用設定値“32”を超える受信信号のパルス幅が、長パルス用設定値“32”に設定され、デューティが改善される。   When the count value of the first counter 4 exceeds the long pulse set value “32”, the waveform distortion detection circuit 5 stops the count operation of the first counter 4 according to the disable signal DIS. When the rising edge detection circuit 3 detects the edge EG44D of the reception signal, the waveform distortion detection circuit 5 sets the selector signal SEL to the L level, causes the selector 7 to select the reception signal IN, and generates the correction signal OUT. Thereby, the pulse width of the received signal exceeding the long pulse setting value “32” is set to the long pulse setting value “32”, and the duty is improved.

このステップS57は、補正信号OUTが出力端子8を介して図示しない受信部へ伝達され必要な受信処理が実行される(ステップS54)。   In step S57, the correction signal OUT is transmitted to a receiving unit (not shown) via the output terminal 8, and necessary reception processing is executed (step S54).

一方、ステップS51において、設定された条件が満たされていないと判定されると、伝送方式/速度判定回路70は、受信信号が、マンチェスタ符号の伝送速度がいずれであるかを識別するため、条件「3.5・T0/Tc<Nmin<5・T0/Tc、かつ5.T0/Tc<Nmax<7・T0/Tc」が満たされているかを識別する(ステップS55)。   On the other hand, if it is determined in step S51 that the set condition is not satisfied, the transmission method / speed determination circuit 70 determines whether the received signal has a transmission rate of the Manchester code. It is identified whether “3.5 · T0 / Tc <Nmin <5 · T0 / Tc and 5.T0 / Tc <Nmax <7 · T0 / Tc” is satisfied (step S55).

このステップS55における条件が満たされている場合、伝送方式/速度判定回路70は、伝送速度212kbpsのマンチェスタ符号であると判定し、長パルス用設定値および短パルス用設定値として、値“64”および“32”を設定し、図24に示す波形歪み検出回路5により波形歪みの検出および補正を行なう。   When the condition in step S55 is satisfied, the transmission method / speed determination circuit 70 determines that the Manchester code has a transmission speed of 212 kbps, and sets the value “64” as the long pulse setting value and the short pulse setting value. And “32” are set, and the waveform distortion is detected and corrected by the waveform distortion detection circuit 5 shown in FIG.

図45は、この伝送速度212kbpsのマンチェスタ符号の波形歪みの検出および補正処理を示すタイミング図である。この伝送速度212kbpsのマンチェスタ符号の処理は、実施の形態1において説明したものと同様であり、ここでは簡単に図45(a)および(b)を参照して説明する。   FIG. 45 is a timing chart showing detection and correction processing of the waveform distortion of the Manchester code having the transmission rate of 212 kbps. This Manchester code processing at a transmission rate of 212 kbps is the same as that described in the first embodiment, and will be described briefly with reference to FIGS. 45 (a) and 45 (b).

受信信号INにおいてエッジEG45Aが検出されると、第1カウンタ4の初期値からカウント動作を行なう。この第1カウンタ4のカウント値が“24”のときに、受信信号INの次のエッジEG44Bが検出されると、第1カウンタ4は、エッジ検出回路3からのリセット信号RSTに従ってリセットされ、応じて波形歪み検出回路5が、この第1カウンタ4のリセットが、短パルス用設定値“32”到達前に生じたと判定し、セレクタ信号SELをHレベルに設定し、受信信号INを反転して補正信号OUTを生成する。   When the edge EG45A is detected in the reception signal IN, the count operation is performed from the initial value of the first counter 4. When the count value of the first counter 4 is “24” and the next edge EG44B of the reception signal IN is detected, the first counter 4 is reset according to the reset signal RST from the edge detection circuit 3, and accordingly Thus, the waveform distortion detection circuit 5 determines that the reset of the first counter 4 has occurred before reaching the short pulse setting value “32”, sets the selector signal SEL to the H level, and inverts the reception signal IN. A correction signal OUT is generated.

また、波形歪み検出回路5は、ディスエーブル信号DISに従って第1カウンタ4のカウント動作を停止させるとともに、この第1カウンタ4のカウント値が、短パルス用設定値“32”に到達するまでの期間を内部のカウンタでモニタし、この内部モニタした期間が短パルス用設定値に到達すると、セレクタ信号SELをLレベルに設定する。応じて、受信信号INがセレクタ7により選択されて、補正信号OUTが生成される。   The waveform distortion detection circuit 5 stops the counting operation of the first counter 4 according to the disable signal DIS, and the period until the count value of the first counter 4 reaches the short pulse setting value “32”. Is monitored by an internal counter, and when the internally monitored period reaches the short pulse set value, the selector signal SEL is set to the L level. In response, the reception signal IN is selected by the selector 7, and the correction signal OUT is generated.

この補正信号OUTの立上り点、すなわちセレクタ信号SELのLレベルへの立下り点と同期して、ディスエーブル信号DISがネゲートされ、第1カウンタ4が初期値からカウント動作を開始する。したがって、受信信号INのエッジEG45BおよびEG45Cの間の間隔が、カウント値“72”に相当する場合においても、波形歪み検出回路5においては、第1カウンタ4のカウント値は“64”であり、波形歪みは存在していないと判断する。   The disable signal DIS is negated in synchronization with the rising point of the correction signal OUT, that is, the falling point of the selector signal SEL to the L level, and the first counter 4 starts counting from the initial value. Therefore, even when the interval between the edges EG45B and EG45C of the received signal IN corresponds to the count value “72”, in the waveform distortion detection circuit 5, the count value of the first counter 4 is “64”. It is determined that there is no waveform distortion.

この受信信号INのエッジEG45Cが検出されてから、長パルス用設定値“64”に相当する期間が経過しても、受信信号INのエッジが検出されない場合、第1カウンタ4のカウント値に従って波形歪み検出回路5が、再びセレクタ信号SELをHレベルに設定し、補正信号OUTとして、受信信号INの反転信号を選択して出力する。これにより、補正信号OUTが強制的にHレベルからLレベルに設定される。   If the edge of the reception signal IN is not detected even after a period corresponding to the long pulse setting value “64” has elapsed since the detection of the edge EG45C of the reception signal IN, the waveform according to the count value of the first counter 4 The distortion detection circuit 5 sets the selector signal SEL to the H level again, and selects and outputs an inverted signal of the reception signal IN as the correction signal OUT. As a result, the correction signal OUT is forcibly set from the H level to the L level.

受信信号INの歪み補正操作時、ディスエーブル信号DISにより第1カウンタ4のカウント動作は停止される。次いで、エッジ検出回路3が、次の受信信号INのエッジEG45Dを検出すると、波形歪み検出回路5はセレクタ信号SELをLレベルへ設定する。応じて、セレクタ7が、補正信号OUTとして、受信信号INを選択する。このセレクタ信号SELのLレベルへの設定と同期して、第1カウンタ4が、そのカウント初期値“16”からカウント動作を開始する。これにより、補正信号OUTのパルス幅の64カウント値への縮小処理が行なわれた後、正確に、受信信号INのパルス幅のカウントを行なうことができる。   During the distortion correction operation of the reception signal IN, the count operation of the first counter 4 is stopped by the disable signal DIS. Next, when the edge detection circuit 3 detects the edge EG45D of the next reception signal IN, the waveform distortion detection circuit 5 sets the selector signal SEL to the L level. Accordingly, the selector 7 selects the reception signal IN as the correction signal OUT. In synchronization with the setting of the selector signal SEL to the L level, the first counter 4 starts the count operation from the initial count value “16”. As a result, the pulse width of the reception signal IN can be accurately counted after the correction signal OUT is reduced to the 64 count value.

ステップS57によりデューティ補正を行なった補正信号OUTは、出力端子8を介して図示しない受信部へ伝達される(ステップS58)。   The correction signal OUT subjected to the duty correction in step S57 is transmitted to a receiving unit (not shown) via the output terminal 8 (step S58).

一方、図39に示すステップS55において、条件が満たされていないと判定されると、受信信号は、残りの伝送速度、すなわち伝送速度106kbpsのマンチェスタ符号であると判定され(ステップS59)。   On the other hand, if it is determined in step S55 shown in FIG. 39 that the condition is not satisfied, the received signal is determined to be a remaining transmission rate, that is, a Manchester code having a transmission rate of 106 kbps (step S59).

伝送方式速度判定回路70からの、伝送速度106kbpsのマンチェスタ符号の判定結果に基づき、図24に示す波形歪検出回路5において長パルス用設定値および短パルス用設定値がそれぞれ設定され、この設定値に基いて、波形歪み検出および波形補正が行なわれ、デューティ補正が実行される(ステップS60)。   Based on the determination result of the Manchester code at the transmission rate of 106 kbps from the transmission method speed determination circuit 70, the set value for long pulse and the set value for short pulse are respectively set in the waveform distortion detection circuit 5 shown in FIG. Based on the above, waveform distortion detection and waveform correction are performed, and duty correction is executed (step S60).

図46(a)および(b)は、この図39に示すステップS60のデューティ補正処理を示すタイミング図である。以下、図46(a)および(b)を参照して、このステップS60に係る伝送速度106kbpsのマンチェスタ符号のデューティ補正処理について説明する。   46 (a) and 46 (b) are timing charts showing the duty correction process of step S60 shown in FIG. Hereinafter, with reference to FIGS. 46A and 46B, the Manchester code duty correction process at the transmission rate of 106 kbps according to step S60 will be described.

図25に示すように、伝送速度106kbpsのマンチェスタ符号のパルス幅の最小値に対応するカウント値は“64”であり、最大値に対応するカウント値は“128”となる。したがって、伝送方式/速度判定回路70は、波形歪み検出回路5に対し、短パルス用設定値および長パルス用設定値として、それぞれ値“64”および“128”を設定する。   As shown in FIG. 25, the count value corresponding to the minimum pulse width of the Manchester code having a transmission rate of 106 kbps is “64”, and the count value corresponding to the maximum value is “128”. Therefore, the transmission method / speed determination circuit 70 sets the values “64” and “128” as the short pulse setting value and the long pulse setting value for the waveform distortion detection circuit 5, respectively.

図24に示すデューティ補正回路1において、図46(a)に示す受信信号INがエッジ検出回路3へ与えられる。エッジ検出回路3は、最初に、受信信号INのエッジEG46Aを検出すると、リセット信号RSTをアサートして第1カウンタ4のカウント値を初期値に設定する。この第1カウンタ4のカウント値が“1”から“48”の間、波形歪み検出回路5は、セレクタ信号SELをLレベルに維持し、受信信号INに従って補正信号OUTがセレクタ7を介して生成される。   In the duty correction circuit 1 shown in FIG. 24, the reception signal IN shown in FIG. When the edge detection circuit 3 first detects the edge EG46A of the reception signal IN, the edge detection circuit 3 asserts the reset signal RST and sets the count value of the first counter 4 to an initial value. While the count value of the first counter 4 is “1” to “48”, the waveform distortion detection circuit 5 maintains the selector signal SEL at the L level, and the correction signal OUT is generated via the selector 7 in accordance with the received signal IN. Is done.

エッジ検出回路3が、受信信号INの次のエッジEG46Bを検出し、リセット信号RSTをアサートすると、第1カウンタ4は、そのカウント値が短パルス用設定値“64”に到達する前に、初期値にリセットされる。波形歪み検出回路5は、この第1カウンタ4のリセットに従ってセレクタ信号SELをHレベルに設定し、セレクタ7に反転回路6の出力信号を選択させて補正信号OUTを生成する。このとき、また、波形歪み検出回路5は、第1カウンタ4に対しディスエーブル信号DISをアサートして、そのカウント動作を停止させる。   When the edge detection circuit 3 detects the next edge EG46B of the reception signal IN and asserts the reset signal RST, the first counter 4 is initialized before the count value reaches the short pulse setting value “64”. Reset to value. The waveform distortion detection circuit 5 sets the selector signal SEL to the H level in accordance with the reset of the first counter 4 and causes the selector 7 to select the output signal of the inverting circuit 6 to generate the correction signal OUT. At this time, the waveform distortion detection circuit 5 also asserts the disable signal DIS to the first counter 4 to stop the counting operation.

波形歪み検出回路5は、セレクタ信号SELのHレベルへの設定後、内部のカウンタにより、補正信号OUTの補正期間をモニタし、補正信号OUTのパルス幅のカウント値が短パルス用設定値“64”に到達すると、セレクタ信号SELをLレベルに設定し、セレクタ7に受信信号INを選択させて補正信号OUTを生成させる。このとき、また、波形歪み検出回路5は、ディスエーブル信号DISをネゲートし、第1カウンタ4に、その初期値からカウント動作を開始させる。したがって、この第1カウンタ4のカウント動作は、補正信号OUTの立下りエッジから開始されており、受信信号INのエッジEG46B−EG46Cの間が、カウント値“144”に相当する期間と長くなっても、第1カウンタ4のカウント値は“128”であり、波形歪み検出回路5における誤検出は防止される。   After setting the selector signal SEL to the H level, the waveform distortion detection circuit 5 monitors the correction period of the correction signal OUT by an internal counter, and the count value of the pulse width of the correction signal OUT is the short pulse setting value “64”. ”, The selector signal SEL is set to the L level, and the selector 7 is made to select the reception signal IN to generate the correction signal OUT. At this time, the waveform distortion detection circuit 5 negates the disable signal DIS, and causes the first counter 4 to start the count operation from the initial value. Therefore, the counting operation of the first counter 4 is started from the falling edge of the correction signal OUT, and the interval between the edges EG46B-EG46C of the reception signal IN becomes longer with a period corresponding to the count value “144”. However, the count value of the first counter 4 is “128”, and erroneous detection in the waveform distortion detection circuit 5 is prevented.

受信信号INのエッジEG46Cがエッジ検出回路3により検出されると、第1カウンタ4のカウント値が初期値にリセットされる。この第1カウンタ4のカウント値が“128”に到達するまで、波形歪み検出回路5は、セレクタ信号SELをLレベルに維持し、受信信号INに従って補正信号OUTを生成する。   When the edge EG46C of the reception signal IN is detected by the edge detection circuit 3, the count value of the first counter 4 is reset to the initial value. Until the count value of the first counter 4 reaches “128”, the waveform distortion detection circuit 5 maintains the selector signal SEL at the L level and generates the correction signal OUT according to the reception signal IN.

第1カウンタ4のカウント値が“128”を超えても、受信信号の次のエッジが到達せず、エッジ検出回路3からのリセット信号RSTがアサートされない場合には、波形歪み検出回路5は、第1カウンタ4のカウント値“129”に従ってセレクタ信号SELをHレベルに設定し、セレクタ7に反転回路6の出力信号を選択させ、補正信号OUTの論理レベルをHレベルからLレベルに強制的に設定する。   Even if the count value of the first counter 4 exceeds “128”, if the next edge of the received signal does not reach and the reset signal RST from the edge detection circuit 3 is not asserted, the waveform distortion detection circuit 5 According to the count value “129” of the first counter 4, the selector signal SEL is set to the H level, the selector 7 selects the output signal of the inverting circuit 6, and the logic level of the correction signal OUT is forcibly changed from the H level to the L level. Set.

このとき、また、波形歪み検出回路5は、第1カウンタ4のカウント動作を停止させるとともに、エッジ検出回路3からの次のエッジEG46Dの検出に従ってエッジ検出信号が与えられると、セレクタ信号SELをLレベルに設定し、受信信号INに従って補正信号OUTを生成する。   At this time, the waveform distortion detection circuit 5 stops the counting operation of the first counter 4 and, when the edge detection signal is given according to the detection of the next edge EG46D from the edge detection circuit 3, the selector signal SEL is changed to L. The correction signal OUT is generated according to the reception signal IN.

このセレクタ信号SELのLレベルへの立下りに従って、波形歪み検出回路5は、ディスエーブル信号DISをネゲートし、第1カウンタ4のカウント動作を開始させる。このとき、第1カウンタ4のカウント初期値は、パルス幅補正期間に対応するカウント値“33”に設定されており、受信信号のエッジEG46Dから、カウント動作を開始する。これにより、正確に、波形歪みが補正された信号のHレベル期間およびLレベル期間をカウントすることができる。   In accordance with the fall of the selector signal SEL to the L level, the waveform distortion detection circuit 5 negates the disable signal DIS and starts the count operation of the first counter 4. At this time, the count initial value of the first counter 4 is set to the count value “33” corresponding to the pulse width correction period, and the count operation is started from the edge EG46D of the received signal. Thereby, it is possible to accurately count the H level period and the L level period of the signal whose waveform distortion is corrected.

この波形歪検出補正部9において生成された補正信号OUTが、出力端子8を介して図示しない受信部へ伝達され、所定の受信処理が行なわれる(ステップS61)。   The correction signal OUT generated in the waveform distortion detection correction unit 9 is transmitted to a receiving unit (not shown) via the output terminal 8, and a predetermined reception process is performed (step S61).

以上のようにして、立上りエッジの周期の最小値および最大値を検出することにより、伝送方式および伝送速度を識別することができる。なお、上述の説明においては、受信信号の立上りエッジ間隔を検出して、その最小値および最大値に基づいて、伝送方式および伝送速度を決定している。しかしながら、この受信信号の立下りエッジの周期(間隔)の最大値および最小値を検出しても、立上りエッジ検出時と同様の立下りエッジ周期と伝送方式および伝送速度の関係が成立し、同様の処理を行なうことにより、各伝送方式および伝送速度に応じたデューティ補正を行なうことができる。   As described above, the transmission method and the transmission speed can be identified by detecting the minimum value and the maximum value of the rising edge period. In the above description, the rising edge interval of the received signal is detected, and the transmission method and the transmission speed are determined based on the minimum value and the maximum value. However, even if the maximum value and the minimum value of the falling edge period (interval) of the received signal are detected, the same relationship between the falling edge period, the transmission method, and the transmission rate as in the rising edge detection is established. By performing the above process, duty correction according to each transmission method and transmission speed can be performed.

また、TypeA符号、TypeB符号、およびマンチェスタ符号において長パルスの波形歪が存在する場合には、そのパルス幅が長パルス用設定値に縮減されている。長パルス用設定値に到達する前に次のエッジが検出される波形歪の場合には、以下の構成の追加により対応することができる。すなわち、パルス幅が短パルス用設定値を越えて長パルス用設定値に到達する前に第1カウンタ4がリセットされると、セレクタ信号SELをHレベルとする。パルス補正期間が長パルス用設定値に到達するとセレクタ信号SELをLレベルに設定し、第1カウンタ4に初期値(=1)からカウント動作を開始させる。   Further, when there is a waveform distortion of a long pulse in the Type A code, the Type B code, and the Manchester code, the pulse width is reduced to the set value for the long pulse. The waveform distortion in which the next edge is detected before reaching the set value for the long pulse can be dealt with by adding the following configuration. That is, when the first counter 4 is reset before the pulse width exceeds the short pulse setting value and reaches the long pulse setting value, the selector signal SEL is set to the H level. When the pulse correction period reaches the long pulse set value, the selector signal SEL is set to the L level, and the first counter 4 starts the count operation from the initial value (= 1).

図47は、図24に示すデューティ補正回路1の伝送方式/速度判定回路70の要部の構成の一例を概略的に示す図である。この図47に示す伝送方式/速度判定回路70において、立上りエッジ(または立下りエッジ)周期の最大値Nmaxおよび最小値Nminを検出する回路構成としては、実施の形態1において図13を参照して説明した構成を利用することができる。なお、図43に示すような、パルス幅が14カウント値に相当する期間となる波形歪が存在するのではなく、6カウント、2カウントおよび6カウントの幅でパルスが変化する波形歪の場合、立上り点周期としてカウント値8が検出されると、このカウント値8は無視して立上り点周期保存メモリ14に格納されないように構成する。   47 is a diagram schematically showing an example of a configuration of a main part of the transmission method / speed determination circuit 70 of the duty correction circuit 1 shown in FIG. As a circuit configuration for detecting the maximum value Nmax and the minimum value Nmin of the rising edge (or falling edge) period in the transmission method / speed determination circuit 70 shown in FIG. 47, refer to FIG. 13 in the first embodiment. The described configuration can be used. Note that, as shown in FIG. 43, there is no waveform distortion in which the pulse width is a period corresponding to 14 count values, but in the case of waveform distortion in which the pulse changes with a width of 6 counts, 2 counts, and 6 counts, When the count value 8 is detected as the rising point cycle, the count value 8 is ignored and is not stored in the rising point cycle storage memory 14.

この図47において伝送方式/速度判定回路70は、最大値テーブルメモリ80および最小値テーブルメモリ82を含む。最大値テーブルメモリ80は、立上り(または立下り)点周期の最大値Nmaxをアドレスとして受け、そのアドレスに、対応の最大値の存在領域を示す情報が格納される。最大値の存在領域は、図36において一覧して示すように、「Nmax<1.75・T0/Tc」、「2.5・T0/Tc<Nmax<3.5・T0/Tc」、「2.25・T0/Tc<Nmax<4・T0/Tc」、「4・T0/Tc<Nmax<7・T0/Tc」、「5・T0/Tc<Nmax<7・T0/Tc」、「10・T0/T1>Nmax>7・T0/Tc」および「Nmax>10・T0/Tc」である。したがって、この最大値Nmaxの存在範囲として、重なる領域が存在するため、複数の伝送方式および複数の伝送速度に対応する存在領域を示すビットがアサートされた情報が読出される(読出情報において、図36においてカウント最大値Nmaxの条件を満たす伝送方式および伝送速度に対応するビットがアサートされる)。   In FIG. 47, the transmission method / speed determination circuit 70 includes a maximum value table memory 80 and a minimum value table memory 82. The maximum value table memory 80 receives, as an address, the maximum value Nmax of the rising (or falling) point cycle, and information indicating the region where the corresponding maximum value exists is stored at the address. As shown in the list in FIG. 36, the existence region of the maximum value is “Nmax <1.75 · T0 / Tc”, “2.5 · T0 / Tc <Nmax <3.5 · T0 / Tc”, “ 2.25 · T0 / Tc <Nmax <4 · T0 / Tc ”,“ 4 · T0 / Tc <Nmax <7 · T0 / Tc ”,“ 5 · T0 / Tc <Nmax <7 · T0 / Tc ”,“ 10 · T0 / T1> Nmax> 7 · T0 / Tc ”and“ Nmax> 10 · T0 / Tc ”. Therefore, since there are overlapping areas as the existence range of the maximum value Nmax, information in which bits indicating existence areas corresponding to a plurality of transmission schemes and a plurality of transmission rates are asserted is read (in the read information, 36, the bit corresponding to the transmission method and transmission speed satisfying the condition of the maximum count value Nmax is asserted).

最小値テーブルメモリ82には、立上りエッジ(または立下りエッジ)の周期の最小値Nminをアドレスとして、各アドレス領域に、対応の最小値Nminが満たす条件に対応する伝送方式および伝送速度を示すビットがアサート状態で格納される。したがって、最大値および最小値テーブルメモリ80および82により、立上り周期(または立下り周期)の最大値MmaxおよびMminが対応する伝送方式および伝送速度に応じたビットがアサートされたデータ(多ビットデータ)が出力される。   In the minimum value table memory 82, a bit indicating a transmission method and a transmission speed corresponding to a condition that the corresponding minimum value Nmin satisfies in each address area with the minimum value Nmin of the rising edge (or falling edge) period as an address. Is stored in an asserted state. Therefore, data (multi-bit data) in which bits corresponding to the transmission method and transmission speed corresponding to the maximum values Mmax and Mmin of the rising period (or falling period) are asserted by the maximum value and minimum value table memories 80 and 82. Is output.

この最大値テーブルメモリ80および最小値テーブルメモリ82から読出された多ビットデータは、デコード回路84へ与えられる。デコード回路84は、最大値Nmaxおよび最小値Nminに応じた伝送方式および伝送速度を示すビットがアサートされたデータをデコードし、そのデコード結果に従って、マンチェスタ符号指示信号MANN、TypeA符号指示信号TPAA、TypeB符号指示信号TPBB、106kbps速度指示信号V106、212kbps速度指示信号V212、および424kbps速度指示信号V424をアサートする。伝送速度847kbpsに対応する速度指示信号は用いられていないが、この場合、TypeB符号指示信号TPBBのみがアサートされるため、伝送速度847kbpsが指定されたときには、TypeB符号の条件のもとで、歪検出および補正が実行される。   Multi-bit data read from the maximum value table memory 80 and the minimum value table memory 82 is applied to the decode circuit 84. The decode circuit 84 decodes data in which a bit indicating the transmission method and transmission speed according to the maximum value Nmax and the minimum value Nmin is asserted, and, according to the decoding result, the Manchester code instruction signal MANN, TypeA code instruction signal TPAA, TypeB. The sign instruction signal TPBB, the 106 kbps speed instruction signal V106, the 212 kbps speed instruction signal V212, and the 424 kbps speed instruction signal V424 are asserted. Although the speed instruction signal corresponding to the transmission speed 847 kbps is not used, in this case, only the Type B code instruction signal TPBB is asserted. Therefore, when the transmission speed 847 kbps is designated, distortion is caused under the condition of the Type B code. Detection and correction are performed.

図48は、この発明の実施の形態3に従うデューティ補正回路の波形歪み検出回路5の構成の一例を概略的に示す図である。この図48に示す波形歪み検出回路5の構成は、以下の点で、図14に示す波形歪み検出回路5の構成と異なり、基準パルス設定回路100、中間パルスレジスタ102およびパルス歪検出回路104が設けられる。   FIG. 48 schematically shows an example of a configuration of waveform distortion detection circuit 5 of the duty correction circuit according to the third embodiment of the present invention. The configuration of the waveform distortion detection circuit 5 shown in FIG. 48 is different from the configuration of the waveform distortion detection circuit 5 shown in FIG. 14 in the following points, and the reference pulse setting circuit 100, the intermediate pulse register 102, and the pulse distortion detection circuit 104 are different. Provided.

基準パルス長設定回路100へは、図47に示す伝送方式/速度判定回路70からの符号指示信号MANN、TPAA、およびTPBBに加えて、速度指示信号V106、V212およびV424が与えられる。この基準パルス長設定回路100は、各伝送方式および伝送速度に応じて長パルス用設定値および短パルス用設定値を格納するレジスタを有しており、指定された伝送方式および伝送速度に従って対応の長パルス用設定値LPPおよび短パルス用設定値SPPを生成して、長パルス長レジスタ41および短パルス長レジスタ42へ与える。   The reference pulse length setting circuit 100 is supplied with speed instruction signals V106, V212 and V424 in addition to the code instruction signals MANN, TPAA and TPBB from the transmission method / speed determination circuit 70 shown in FIG. The reference pulse length setting circuit 100 has a register for storing a setting value for a long pulse and a setting value for a short pulse according to each transmission method and transmission speed, and corresponds to the specified transmission method and transmission rate. The long pulse setting value LPP and the short pulse setting value SPP are generated and supplied to the long pulse length register 41 and the short pulse length register 42.

基準パルス長設定回路100は、さらに、長パルス長と短パルス長の設定値の中間の中間パルス長設定値を生成して、中間パルス長レジスタ102に格納する。パルス長が長パルス長に到達するまえにリセットされた際の波形補正を行なうために、さらに、パルス歪み検出回路104が設けられる。このパルス歪み検出回路104は、長パルス長レジスタ41に格納される長パルス用設定値LPPに従って、長パルス用設定値に到達しても、次のエッジが検出されないかを第1カウンタ4からのカウント値CNTFに従ってモニタする。長パルス用設定値に到達しても次のエッジが到達せずにリセット信号RSTがアサートされない場合には、パルス歪み検出回路104は、長パルス歪が発生したと判定して、長パルス歪み指示LPDDをアサートして、パルス長補正回路106に対して与える。パルス長補正回路106は、この長パルス補正指示LPDDが与えられると、第1カウンタ4のカウント動作を停止させるとともに、補助カウンタ47を起動して、クロック信号CLKをカウントさせる。   The reference pulse length setting circuit 100 further generates an intermediate pulse length setting value between the long pulse length and the short pulse length, and stores the intermediate pulse length setting value in the intermediate pulse length register 102. In order to perform waveform correction when the pulse length is reset before reaching the long pulse length, a pulse distortion detection circuit 104 is further provided. The pulse distortion detection circuit 104 determines whether the next edge is detected from the first counter 4 even if the long pulse setting value is reached in accordance with the long pulse setting value LPP stored in the long pulse length register 41. Monitor according to the count value CNTF. If the reset signal RST is not asserted because the next edge does not arrive even when the set value for the long pulse is reached, the pulse distortion detection circuit 104 determines that the long pulse distortion has occurred, and indicates the long pulse distortion instruction. LPDD is asserted and applied to the pulse length correction circuit 106. When this long pulse correction instruction LPDD is given, the pulse length correction circuit 106 stops the counting operation of the first counter 4 and activates the auxiliary counter 47 to count the clock signal CLK.

次のリセット信号がアサートされるまで、セレクタ信号SELをHレベルに設定して、受信信号の反転信号を選択する。次のエッジが到達し、リセット信号がアサートされると、パルス長補正回路106は、セレクタ信号をLレベルに設定して受信信号を選択する。また、パルス歪み検出回路104がリセットされ、第1カウンタ4のカウント値CNTFに従って、さらに次のエッジの到達を待つ。第1カウンタ4は、補助カウンタ47のカウント値が初期値として設定されてカウント動作を行う。これにより、長パルス補正時に次の短パルス補正を併せて実行する。   The selector signal SEL is set to the H level until the next reset signal is asserted, and the inverted signal of the received signal is selected. When the next edge arrives and the reset signal is asserted, the pulse length correction circuit 106 selects the reception signal by setting the selector signal to the L level. Further, the pulse distortion detection circuit 104 is reset and waits for the arrival of the next edge according to the count value CNTF of the first counter 4. The first counter 4 performs a counting operation with the count value of the auxiliary counter 47 set as an initial value. Thereby, the next short pulse correction is also executed at the time of the long pulse correction.

中間値を越えて、長パルス用設定値に到達する前に、次のエッジが到達する場合の処理については、以下のような処理を実行する。すなわち、長パルス用設定値と中間パルス長レジスタ102に格納される中間パルス長設定値MPPとに従って、受信信号のパルス幅(たとえばHレベル間)が中間値設定値MPPを超えて長パルス用設定値LPPに到達する前にエッジが検出されたかを検出する。この中間パルス長レジスタ102を利用することにより、長パルスの波形歪によりパルス幅が縮減されたことが確実に検出される。   The following processing is executed for the case where the next edge arrives before the set value for long pulse is reached beyond the intermediate value. That is, according to the long pulse setting value and the intermediate pulse length setting value MPP stored in the intermediate pulse length register 102, the pulse width of the received signal (for example, between H levels) exceeds the intermediate value setting value MPP and is set for the long pulse. It is detected whether an edge is detected before reaching the value LPP. By using the intermediate pulse length register 102, it is reliably detected that the pulse width has been reduced due to the waveform distortion of the long pulse.

パルス歪み検出回路104は、第1カウンタ4からのカウント値CNTFと長パルス用レジスタ41に格納される長パルス用設定値LPPおよび中間パルス用レジスタ102からの中間パルス用設定値MPPとを受け、長パルス長レジスタ41に格納される長パルス用設定値LPPに到達する前に、第1カウンタ4のカウント値CNTFが初期値にリセットされた場合、長パルス歪指示信号LPDDを生成してパルス長補正回路106へ与える。このパルス歪み検出回路104は、また、このとき、加算カウンタ45を起動し、パルス幅拡張期間をこの加算カウンタ45のカウント値に従ってモニタする。この拡張期間においてセレクタ信号SELは、反転受信信号を選択する状態に設定される。   The pulse distortion detection circuit 104 receives the count value CNTF from the first counter 4, the long pulse setting value LPP stored in the long pulse register 41, and the intermediate pulse setting value MPP from the intermediate pulse register 102, When the count value CNTF of the first counter 4 is reset to the initial value before reaching the long pulse setting value LPP stored in the long pulse length register 41, a long pulse distortion instruction signal LPDD is generated to generate a pulse length. This is supplied to the correction circuit 106. At this time, the pulse distortion detection circuit 104 starts the addition counter 45 and monitors the pulse width extension period according to the count value of the addition counter 45. In this extension period, the selector signal SEL is set to select an inverted reception signal.

第1カウンタ4のカウント値とこの加算カウンタ45のカウント値が長パルス用設定値に到達すると、セレクタ信号SELを反転して、受信信号を選択させる。   When the count value of the first counter 4 and the count value of the addition counter 45 reach the long pulse setting value, the selector signal SEL is inverted to select the received signal.

このパルス歪検出回路104により、伝送方式がいずれであっても、長パルスが波形歪によりパルス幅が設定値よりも短くされる場合においても波形歪検出および補正を行なうことができる。   This pulse distortion detection circuit 104 can detect and correct the waveform distortion even when the transmission method is any, even when the pulse width of the long pulse is shorter than the set value due to the waveform distortion.

実施の形態1の場合と同様、長歪み検出回路43、短歪み検出回路44および補助カウンタ47が設けられる。これは、実施の形態1の場合と同様である。   As in the case of the first embodiment, a long distortion detection circuit 43, a short distortion detection circuit 44, and an auxiliary counter 47 are provided. This is the same as in the first embodiment.

短歪み検出回路44は、第1カウンタ4からのカウント値CNTFが、短パルス長レジスタ42に格納される短パルス用設定値SPPに到達する前に初期値に復帰したとき、波形歪みが存在するとして短パルス補正指示信号SPDをアサートするとともに、加算カウンタ45を起動し、短パルス用設定値SPPに到達するまでの期間を加算カウンタ45のカウント値に基づいて検出する。このとき第1カウンタ4は、初期値にカウント値CNTFがリセットされるとともに、リセット前のカウント値が加算カウンタ45へ与えられてカウント値の加算が行われる。加算カウンタ45および第1カウンタ4のカウント値により正規の短パルス期間に到達したと判定されると、セレクタ信号SELをLレベルに設定して、受信信号を選択させる。また、第1カウンタ4を、初期値(リセット信号によりリセットされた値)のカウント値CNTFからカウント動作をさせる。これにより、短パルス補正により、併せて長パルス補正を実行する。   The short distortion detection circuit 44 has waveform distortion when the count value CNTF from the first counter 4 returns to the initial value before reaching the short pulse setting value SPP stored in the short pulse length register 42. The short pulse correction instruction signal SPD is asserted and the addition counter 45 is started, and the period until the short pulse set value SPP is reached is detected based on the count value of the addition counter 45. At this time, the first counter 4 resets the count value CNTF to the initial value, and gives the count value before the reset to the addition counter 45 to add the count value. If it is determined by the count values of the addition counter 45 and the first counter 4 that the regular short pulse period has been reached, the selector signal SEL is set to the L level to select the received signal. In addition, the first counter 4 is caused to perform a counting operation from the count value CNTF of an initial value (a value reset by a reset signal). Thereby, long pulse correction is executed together with short pulse correction.

パルス長補正回路106は、したがって、長パルス用補正指示信号LPD、短パルス用補正指示信号SPDおよび長パルス歪み補正指示信号LPDDのアサートに応答して、セレクタ信号SELをHレベルに設定するとともに、ディスエーブル信号DISをアサートし第1カウンタ4のカウント動作を停止させる。   Therefore, the pulse length correction circuit 106 sets the selector signal SEL to the H level in response to the assertion of the long pulse correction instruction signal LPD, the short pulse correction instruction signal SPD, and the long pulse distortion correction instruction signal LPDD, The disable signal DIS is asserted to stop the counting operation of the first counter 4.

この図48に示す波形歪み検出回路5の構成においては、TypeA符号、TypeB符号、およびマンチェスタ符号の場合いずれにおいても、長歪み検出回路43および短歪み検出回路44およびパルス歪み検出回路104によりパルス波形の歪みの検出および補正が行なわれる。一方、短パルスおよび長パルスのいずれもが、パルス幅が規定値に到達する前にリセットされる場合には、短歪み検出回路44およびパルス歪み検出回路104により、これらのパルス長不足による波形歪みが検出して補正することができる。   In the configuration of the waveform distortion detection circuit 5 shown in FIG. 48, the pulse waveform is detected by the long distortion detection circuit 43, the short distortion detection circuit 44, and the pulse distortion detection circuit 104 in all cases of Type A code, Type B code, and Manchester code. The distortion is detected and corrected. On the other hand, when both the short pulse and the long pulse are reset before the pulse width reaches the specified value, the short distortion detection circuit 44 and the pulse distortion detection circuit 104 cause waveform distortion due to the short pulse length. Can be detected and corrected.

この中間パルス長レジスタ102には、中間パルス用設定値が格納され、パルス歪み検出回路104において、中間パルス用設定値MPPを超えて第1カウンタ4のカウント値CNTFが更新され、長パルス用設定値LPPに到達する前にリセットされたかを識別する。しかしながら、このパルス歪み検出回路104は、また、短パルス長レジスタ42に設定される短パルス用設定値SPPを超えて、中間パルス長レジスタ102に格納される中間パルス用設定値MPPに到達される前に、第1カウンタ4のカウント値CNTFが初期値に復帰した場合に、この中間パルス用設定値に応じてパルス歪みの検出および補正を行なうように構成されてもよい。   The intermediate pulse length register 102 stores the intermediate pulse setting value, and the pulse distortion detection circuit 104 updates the count value CNTF of the first counter 4 beyond the intermediate pulse setting value MPP, thereby setting the long pulse setting. Identify whether it was reset before reaching the value LPP. However, the pulse distortion detection circuit 104 exceeds the short pulse setting value SPP set in the short pulse length register 42 and reaches the intermediate pulse setting value MPP stored in the intermediate pulse length register 102. Previously, when the count value CNTF of the first counter 4 returns to the initial value, the pulse distortion may be detected and corrected according to the intermediate pulse setting value.

図48に示すパルス歪み検出回路104の構成は、図14に示す実施の形態1における波形歪み検出回路5に適用されてもよい。いずれの場合の波形歪みに対しても、波形歪みを検出して補正することができる。   The configuration of pulse distortion detection circuit 104 shown in FIG. 48 may be applied to waveform distortion detection circuit 5 in the first embodiment shown in FIG. In any case, the waveform distortion can be detected and corrected.

以上のように、この発明の実施の形態3に従えば、受信信号における連続する同一方向の遷移の間隔に従って伝送速度および伝送方式(符号化方式)を識別してパルス歪みの検出および補正を行なっている。したがって、1つのデューティ補正回路により複数の伝送方式(符号化方式)および伝送速度を有する受信信号に対応することができ、このデューティ補正回路を内蔵する受信装置の汎用性が向上するとともに、各用途ごとに受信装置を製造管理する必要がなく、製造管理が簡略化される。   As described above, according to the third embodiment of the present invention, pulse distortion is detected and corrected by identifying the transmission rate and transmission method (encoding method) according to the interval of successive transitions in the same direction in the received signal. ing. Therefore, a single duty correction circuit can cope with a reception signal having a plurality of transmission methods (encoding methods) and transmission speeds, and the versatility of a receiving device incorporating the duty correction circuit is improved. There is no need to manufacture and manage the receiving apparatus every time, and manufacturing management is simplified.

[実施の形態4]
図49は、この発明の実施の形態4に従うデューティ補正回路1の構成を概略的に示す図である。この図49に示すデューティ補正回路1は、以下の点において、その構成が、図24に示すデューティ補正回路と異なる。すなわち、伝送方式/速度判定部63において、受信端子2と立上り点検出回路11の間に多数決回路50が設けられる。この多数決回路50は、図18に示す構成と同様の構成を有し、受信端子2から与えられる受信信号INに含まれるインパルスノイズをそのローパスフィルタ処理(多数決判定処理)により除去する。実施の形態2と同様、信号波形においてはインパルスノイズを除いて波形歪みは生じていないと仮定する。
[Embodiment 4]
FIG. 49 schematically shows a structure of duty correction circuit 1 according to the fourth embodiment of the present invention. The duty correction circuit 1 shown in FIG. 49 differs from the duty correction circuit shown in FIG. 24 in the following points. That is, in the transmission method / speed determination unit 63, the majority circuit 50 is provided between the reception terminal 2 and the rising point detection circuit 11. This majority decision circuit 50 has a configuration similar to that shown in FIG. 18, and removes impulse noise contained in the received signal IN given from the reception terminal 2 by its low-pass filter processing (majority decision processing). As in the second embodiment, it is assumed that no waveform distortion occurs in the signal waveform except for impulse noise.

この図49に示すデューティ補正回路1の他の構成は、図24に示すデューティ補正回路1の構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。   The other configuration of the duty correction circuit 1 shown in FIG. 49 is the same as that of the duty correction circuit 1 shown in FIG. 24. Corresponding portions are allotted with the same reference numerals, and detailed description thereof is omitted.

図50(a)−(h)は、この発明の実施の形態4における受信信号の信号波形を示す図である。図50(a)において、受信信号INMaは、シンボル列(11)の伝送速度106kbpsのマンチェスタ符号である。立上りエッジRS50AおよびRS50Bに続いて、インパルスノイズ165aおよび165bが発生する。この入力INMaの連続する立上りエッジの間隔は、128カウント値に相当する期間であり、1/2シンボル期間は、64カウントに相当する期間である。カウンタのカウント周期は、実施の形態1から3と同様である。   50 (a)-(h) are diagrams showing signal waveforms of received signals in the fourth embodiment of the present invention. In FIG. 50A, the received signal INMa is a Manchester code having a transmission rate of 106 kbps for the symbol string (11). Impulse noises 165a and 165b are generated following the rising edges RS50A and RS50B. The interval between successive rising edges of the input INMa is a period corresponding to 128 count values, and the ½ symbol period is a period corresponding to 64 counts. The count cycle of the counter is the same as in the first to third embodiments.

図50(b)に示す受信信号INMbは、シンボル列(10)の伝送速度106kbpsのマンチェスタ符号である。この受信信号INMbにおいても、立上りエッジRS50AおよびRS50Cに続いてインパルスノイズ165cおよび165dが発生する。ここで、これまでの説明と同様、各時間軸において、共通の立上りエッジには共通の参照符号を割り当てる。受信信号INMbにおいて、連続する立上りエッジの間隔は、192カウント値に相当する期間であり、1/2シンボル期間は、64カウント値に相当する期間である。   The received signal INMb shown in FIG. 50B is a Manchester code having a transmission rate of 106 kbps for the symbol string (10). Also in this received signal INMb, impulse noises 165c and 165d are generated following the rising edges RS50A and RS50C. Here, as in the description so far, common reference symbols are assigned to common rising edges in each time axis. In the reception signal INMb, the interval between successive rising edges is a period corresponding to a 192 count value, and the ½ symbol period is a period corresponding to a 64 count value.

図50(c)に示す受信信号INMcは、シンボル列(11)の伝送速度212kbpsのマンチェスタ符号である。受信信号INMcにおいては、立上りエッジRS50AおよびRS50Dに続いて、インパルスノイズ165eおよび165fが発生する。この受信信号INMcにおいて、連続する立上りエッジの間隔は、64カウント値に相当する期間であり、1/2シンボル期間は、32カウント値に相当する期間である。   The reception signal INMc shown in FIG. 50C is a Manchester code having a transmission rate of 212 kbps for the symbol string (11). In received signal INMc, impulse noises 165e and 165f are generated following rising edges RS50A and RS50D. In this reception signal INMc, the interval between successive rising edges is a period corresponding to 64 count values, and the ½ symbol period is a period corresponding to 32 count values.

図50(d)に示す受信信号INMdは、シンボル列(10)の伝送速度212kbpsのマンチェスタ符号である。この受信信号INMdにおいても、立上りエッジRS50AおよびRS50Eに続いて、インパルスノイズ165gおよび165hが発生する。この受信信号INMdにおいて、連続する立上りエッジの間隔(立上り点周期)は、96カウント値に相当する期間であり、1/2シンボル期間は、32カウント値に相当する期間である。   The received signal INMd shown in FIG. 50 (d) is a Manchester code having a transmission rate of 212 kbps for the symbol string (10). Also in this received signal INMd, impulse noises 165g and 165h are generated following the rising edges RS50A and RS50E. In this received signal INMd, the interval between successive rising edges (rising point cycle) is a period corresponding to 96 count values, and the 1/2 symbol period is a period corresponding to 32 count values.

図50(e)に示す受信信号INMeは、シンボル列(11)の伝送速度424kbpsのマンチェスタ符号である。受信信号INMeにおいて、立上りエッジRS50AおよびRS50Fに続いてインパルスノイズ165iおよび165jが続いて発生する。この受信信号INMeの立上りエッジの間隔は、32カウント値に相当する期間であり、1/2シンボル期間は、16カウント値に相当する期間である。   The reception signal INMe shown in FIG. 50 (e) is a Manchester code having a transmission rate of 424 kbps for the symbol string (11). In the received signal INMe, impulse noises 165i and 165j are generated following the rising edges RS50A and RS50F. The interval between the rising edges of the reception signal INMe is a period corresponding to 32 count values, and the ½ symbol period is a period corresponding to 16 count values.

図50(f)に示す受信信号INMfは、シンボル列(10)の伝送速度420kbpSのマンチェスタ符号である。この受信信号INMfにおいても、立上りエッジRS50AおよびRS50Gそれぞれに続いて、インパルスノイズ165kおよび165lが発生する。この受信信号INMfの連続する立上りエッジの間隔は、48カウント値に相当する期間である。   Received signal INMf shown in (f) of FIG. 50 is a Manchester code having a transmission rate of 420 kbpS for symbol string (10). Also in this received signal INMf, impulse noises 165k and 165l are generated following the rising edges RS50A and RS50G, respectively. The interval between successive rising edges of the reception signal INMf is a period corresponding to 48 count values.

図50(g)に示す受信信号INMgは、シンボル列(11)の伝送速度847kbpsのマンチェスタ符号である。この受信信号INMgにおいても、立上りエッジRS50AおよびRS50Hそれぞれに続いてインパルスノイズ165mおよび165nが発生する。この受信信号INMgにおいて、連続する立上りエッジの間隔は、16カウント値に相当する期間であり、1/2シンボル期間は、8カウント値に相当する期間である。   The reception signal INGg shown in FIG. 50 (g) is a Manchester code having a transmission rate of 847 kbps for the symbol string (11). Also in this reception signal INGg, impulse noises 165m and 165n are generated following the rising edges RS50A and RS50H, respectively. In this reception signal INMg, the interval between successive rising edges is a period corresponding to 16 count values, and the 1/2 symbol period is a period corresponding to 8 count values.

図50(h)に示す受信信号INMhは、シンボル列(10)の伝送速度847kbpsのマンチェスタ符号である。この受信信号INMhにおいても、立上りエッジRS50AおよびRS50Jに続いて、それぞれ、インパルスノイズ165oおよび165pが発生する。この受信信号INMhの連続する立上りエッジの間隔は、24カウント値に相当する期間である。   The received signal INMh shown in FIG. 50 (h) is a Manchester code having a transmission rate of 847 kbps for the symbol string (10). Also in this received signal INMh, impulse noises 165o and 165p are generated following the rising edges RS50A and RS50J, respectively. The interval between successive rising edges of the reception signal INMh is a period corresponding to 24 count values.

この図50(g)および(h)に示す受信信号INMgおよびINMhの信号波形と同じ信号波形が、伝送速度が847kbpsのTypeA符号およびTypeB符号においても得られる。   The same signal waveforms as those of the reception signals INGg and INMh shown in FIGS. 50 (g) and (h) are also obtained in the Type A code and Type B code having a transmission rate of 847 kbps.

図51(a)−(h)は、それぞれ、図50(a)−(h)に示すマンチェスタ符号のインパルスノイズを多数決回路50により除去した後の信号波形を示す図である。図51(a)において、フィルタ信号FMBaが、多数決回路50により、図50(a)に示すインパルスノイズ165aおよび165bが除去され、1カウント値に相当する期間立上りエッジが遅くされる。したがって、このフィルタ信号FMAaにおいて、立上りエッジEG51AおよびEG51Bの間隔は、立上りエッジがともに1カウント期間遅延されたため、カウント値128に相当する。   FIGS. 51A to 51H are diagrams showing signal waveforms after the Manchester code impulse noise shown in FIGS. 50A to 50H is removed by the majority circuit 50, respectively. In FIG. 51A, the majority noise circuit 165a removes the impulse noise 165a and 165b shown in FIG. 50A from the filter signal FMBa, and delays the rising edge for a period corresponding to one count value. Therefore, in this filter signal FMAa, the interval between rising edges EG51A and EG51B corresponds to count value 128 because both rising edges are delayed by one count period.

図51(b)に示すフィルタ信号FMBbにおいては、図50(a)に示すインパルスノイズ165cおよび165dが多数決回路50により除去され、その立上りエッジEG51CおよびEG51Dが1クロックカウントに相当する期間遅延される。したがって、このフィルタ信号FMBbにおける連続する立上りエッジEG51CおよびEG51Dの間隔は、192カウント値に相当する期間である。   In filter signal FMBb shown in FIG. 51 (b), impulse noises 165c and 165d shown in FIG. 50 (a) are removed by majority circuit 50, and rising edges EG51C and EG51D are delayed for a period corresponding to one clock count. . Therefore, the interval between successive rising edges EG51C and EG51D in this filter signal FMBb is a period corresponding to the 192 count value.

図51(c)に示すフィルタ信号FMBcにおいても、図50(c)に示すインパルスノイズ165eおよび165fが除去され、立上りエッジEG51EおよびEG51Fは、図50(c)に示す立上りエッジRS50AおよびRS50Dよりも1カウントに相当する期間遅延されており、これらの連続する立上りエッジEG51EおよびEG51Fの間隔は、64カウント値に相当する期間となる。   Also in the filter signal FMBc shown in FIG. 51 (c), the impulse noises 165e and 165f shown in FIG. 50 (c) are removed, and the rising edges EG51E and EG51F are higher than the rising edges RS50A and RS50D shown in FIG. 50 (c). Delayed for a period corresponding to 1 count, and the interval between these consecutive rising edges EG51E and EG51F is a period corresponding to a 64 count value.

図51(d)に示すフィルタ信号FMBdにおいては、図51(d)に示す受信信号INMdのインパルスノイズ165gおよび165hが除去され、その立上りエッジEG51GおよびEG51Hが1カウント値に相当する期間遅延される。したがって、このフィルタ信号FLDdにおける連続する立上りエッジAG51GおよびAG51Hの間隔は、96カウント値に相当する期間となる。   In the filter signal FMBd shown in FIG. 51 (d), the impulse noises 165g and 165h of the received signal INMd shown in FIG. 51 (d) are removed, and the rising edges EG51G and EG51H are delayed for a period corresponding to one count value. . Therefore, the interval between successive rising edges AG51G and AG51H in this filter signal FLDd is a period corresponding to 96 count values.

図51(e)に示すフィルタ信号FMDeにおいては、図50(e)に示すインパルスノイズ165iおよび165jが除去され、その立上りエッジEG51IおよびEG51Jが、1シンボルサイクル開始時点よりも1クロックカウントに相当する期間遅延される。したがって、このフィルタ信号FMDeにおいても、連続する立上りエッジEG51IおよびEG51Jの間の間隔は、32カウント値に相当する期間となる。   In the filter signal FMDe shown in FIG. 51 (e), the impulse noises 165i and 165j shown in FIG. 50 (e) are removed, and the rising edges EG51I and EG51J correspond to one clock count from the start of one symbol cycle. Delayed for a period. Therefore, also in this filter signal FMDe, the interval between successive rising edges EG51I and EG51J is a period corresponding to 32 count values.

図51(f)に示すフィルタ信号FMBfにおいては、図50(f)に示すインパルスノイズ165kおよび165lが除去されて立上りエッジが1クロックカウント値に相当する期間遅延され、立上りエッジEG51KおよびEG51Lの間の間隔は、48カウント値に相当する期間となる。   In the filter signal FMBf shown in FIG. 51 (f), the impulse noises 165k and 165l shown in FIG. 50 (f) are removed, the rising edge is delayed for a period corresponding to one clock count value, and between the rising edges EG51K and EG51L. This interval is a period corresponding to 48 count values.

図51(g)に示すフィルタ信号FMBgにおいても、図50(g)に示すインパルスノイズ165mおよび165nが除去されて、その立上りエッジが1カウント値に相当する期間遅延され、立上りエッジEG51MおよびEG51Nの間の間隔は16カウント値に相当する期間となる。   Also in the filter signal FMBg shown in FIG. 51 (g), the impulse noises 165m and 165n shown in FIG. 50 (g) are removed, the rising edges thereof are delayed for a period corresponding to one count value, and the rising edges EG51M and EG51N The interval between them is a period corresponding to 16 count values.

図51(h)に示すフィルタ信号FMBhにおいては、図50(h)に示すインパルスノイズ165oおよび165pが除去されて、立上りエッジが1カウント値に相当する期間遅延され、立上りエッジEG51NおよびEG51Oの間隔は、24カウント値に相当する期間となる。   In the filter signal FMBh shown in FIG. 51 (h), the impulse noises 165o and 165p shown in FIG. 50 (h) are removed, the rising edge is delayed for a period corresponding to one count value, and the interval between the rising edges EG51N and EG51O. Is a period corresponding to 24 count values.

図51(a)−(h)に示すフィルタ信号FMBa−FMBhにおいては、その信号の立上りエッジが連続する立上りエッジにおいて1カウント値に相当する期間インパルスノイズの除去により遅延されており、マンチェスタ符号の波形歪み存在しない場合の連続する立上りエッジの条件と同じ条件が、これらのフィルタ信号FLBa−FLBhにおいても満たされている。したがって、多数決回路50の出力信号のマンチェスタ符号が、図49に示す立上り点検出回路11および第2カウンタ12へ与えられると、立上り点周期検出回路13、立上り点周期保存メモリ14および伝送方式/速度判定回路70を用いて、先の実施の形態3と同様の判定基準に従って、マンチェスタ符号およびその伝送速度の識別を行なうことができる。   In filter signals FMBa-FMBh shown in FIGS. 51 (a)-(h), rising edges of the signals are delayed by removing impulse noise for a period corresponding to one count value at successive rising edges. These filter signals FLBa-FLBh satisfy the same conditions as the continuous rising edge conditions when there is no waveform distortion. Therefore, when the Manchester code of the output signal of majority circuit 50 is applied to rising point detection circuit 11 and second counter 12 shown in FIG. 49, rising point period detection circuit 13, rising point period storage memory 14 and transmission method / speed Using determination circuit 70, Manchester codes and their transmission rates can be identified according to the same determination criteria as in the third embodiment.

なお、この図51(g)および(h)においても、伝送速度が847kbpsの場合TypeA符号およびTypeB符号と同様の波形であり、TypeA符号およびTypeB符号が伝送速度897kbpsで伝送される場合、この図51(g)および図51(e)に示す信号波形と同様の波形が多数決回路50の出力信号として得られる。   In FIGS. 51 (g) and (h), when the transmission rate is 847 kbps, the waveforms are the same as those of the Type A code and Type B code. When the Type A code and Type B code are transmitted at a transmission rate of 897 kbps, Waveforms similar to the signal waveforms shown in 51 (g) and 51 (e) are obtained as output signals of the majority circuit 50.

図52(a)−(f)は、それぞれ、受信信号INAが、TypeA符号の場合の各伝送速度における信号波形を示す図である。図52(a)において、受信信号INAaは、シンボル列(11)の伝送速度106kbpsのTypeA符号である。この受信信号INAaにおいて、立上りエッジRS52AおよびRS52B、RS52Cそれぞれにおいて、インパルスノイズ265a、265b、および265cが続いて発生する。ここで、図50に示すマンチェスタ符号の場合と同様、図52においても、各信号波形に共通の時間軸に対して付された立上りエッジの参照符号を共通に利用する。   52 (a) to 52 (f) are diagrams showing signal waveforms at respective transmission rates when the reception signal INA is a Type A code. In FIG. 52 (a), the received signal INAa is a Type A code having a transmission rate of 106 kbps for the symbol string (11). In this received signal INAa, impulse noises 265a, 265b, and 265c are successively generated at the rising edges RS52A, RS52B, and RS52C, respectively. Here, as in the case of the Manchester code shown in FIG. 50, also in FIG. 52, the reference code of the rising edge attached to the time axis common to each signal waveform is used in common.

この受信信号INAaにおいては、1シンボル期間は、128カウント値に相当する期間であり、連続する立上りエッジの間隔の最小値は16カウント値に相当する期間であり、立上りエッジRS52BおよびRS52Cの間の間隔は、80(=8+64+8)カウント値に相当する期間であり、この間隔が、立上りエッジ間隔の最大値である。   In this received signal INAa, one symbol period is a period corresponding to 128 count values, and the minimum value of the interval between successive rising edges is a period corresponding to 16 count values, and is between the rising edges RS52B and RS52C. The interval is a period corresponding to 80 (= 8 + 64 + 8) count value, and this interval is the maximum value of the rising edge interval.

図52(b)に示す受信信号INAbは、シンボル列(10)の伝送速度106kbpsのTypeA符号である。この受信信号INAbにおいても、立上りエッジRS52B、RS52D等に続いてインパルスノイズ265d、265e等がそれぞれ続いて発生する。この受信信号INAbにおいては、連続する立上りエッジRS52BおよびRS52Dの間隔は、144カウント値に相当する期間であり、連続する立上りエッジ間隔の最小値は16カウント値に相当する期間であり、また、最大値は144(=8+64+64+8)カウント値に相当する期間である。   The reception signal INAb shown in FIG. 52 (b) is a Type A code having a transmission rate of 106 kbps for the symbol string (10). Also in this received signal INAb, impulse noises 265d, 265e, etc. are generated following the rising edges RS52B, RS52D, etc., respectively. In this received signal INAb, the interval between successive rising edges RS52B and RS52D is a period corresponding to 144 count values, the minimum value of successive rising edge intervals is a period corresponding to 16 count values, and the maximum The value is a period corresponding to 144 (= 8 + 64 + 64 + 8) count value.

図52(c)において、受信信号INAcは、シンボル列(11)の伝送速度212kbpsのTypeA符号である。この図52(c)に示す受信信号INAcにおいて、立上りエッジRS52EおよびRS52Fに続いて、インパルスノズ265fおよび265gがそれぞれ発生する。この受信信号INAcにおいても、連続する立上りエッジRS52EおよびRS52Fの間隔が、48カウント値に相当する期間である。最小立上りエッジ間隔は、16カウント値に相当する期間である。   In FIG. 52 (c), the received signal INAc is a Type A code with a transmission rate of 212 kbps for the symbol string (11). In the received signal INAc shown in FIG. 52 (c), impulse noses 265f and 265g are generated following the rising edges RS52E and RS52F, respectively. Also in this reception signal INAc, the interval between successive rising edges RS52E and RS52F is a period corresponding to 48 count values. The minimum rising edge interval is a period corresponding to 16 count values.

図52(d)は、シンボル列(10)の伝送速度212kbpsのTypeA符号である。この受信信号INAdにおいても、立上りエッジRS52FおよびRS52Gそれぞれに対して、インパルスノズ265hおよび265iが続いて発生する。この受信信号INAdにおいて、連続する立上りエッジ間隔の最大値は、80カウント値に相当する期間であり、最小立上りエッジ間隔は、16カウント値に相当する期間である。   FIG. 52D shows a Type A code having a transmission rate of 212 kbps for the symbol string (10). Also in this reception signal INAd, impulse noses 265h and 265i are successively generated for the rising edges RS52F and RS52G, respectively. In this reception signal INAd, the maximum value of the consecutive rising edge intervals is a period corresponding to 80 count values, and the minimum rising edge interval is a period corresponding to 16 count values.

図52(e)に示す受信信号INAeは、伝送速度424kbpsのシンボル列(11)のTypeA符号である。この受信信号INAeにおいても、立上りエッジRS52HおよびRS52Iそれぞれに続いてインパルスノズ265kおよび265lが発生する。この受信信号INAeにおける連続する立上りエッジ間隔の最大値および最小値は、ともに32カウント値に相当する期間である。   The reception signal INAe shown in FIG. 52 (e) is a Type A code of a symbol string (11) having a transmission rate of 424 kbps. Also in this received signal INAe, impulse noses 265k and 265l are generated following rising edges RS52H and RS52I, respectively. The maximum value and the minimum value of the continuous rising edge interval in the reception signal INAe are both periods corresponding to 32 count values.

図52(f)に示す受信信号INAfは、伝送速度424kbpsのシンボル列(10)のTypeA符号である。この受信信号INAfにおいても、インパルスノズ265mおよび265nがそれぞれ立上りエッジRS52JおよびRS52Kに続いて発生している。受信信号INAfにおける連続する立上りエッジRS52JおよびRS52Kの間隔は、48カウント値に相当する期間であり、連続する立上りエッジの最小間隔は16カウント値に相当する期間である。   The received signal INAf shown in FIG. 52 (f) is a Type A code of a symbol string (10) having a transmission rate of 424 kbps. Also in the received signal INAf, impulse noses 265m and 265n are generated following the rising edges RS52J and RS52K, respectively. The interval between successive rising edges RS52J and RS52K in the received signal INAf is a period corresponding to 48 count values, and the minimum interval between successive rising edges is a period corresponding to 16 count values.

この図52(a)−(f)においても、受信信号INAa−INAfにおいて、各立上りエッジに続いてインパルスノイズが発生しているものの、デューティ変更を伴う波形歪みが生じていない。   Also in FIGS. 52A to 52F, in the received signals INAa to INAf, although impulse noise is generated following each rising edge, waveform distortion accompanying duty change does not occur.

図53(a)−(f)は、それぞれ、図52(a)−(f)に示すTypeA符号を多数決回路50の出力信号の波形を示す図である。図53(a)において、フィルタ信号FINAaは、図52(a)に示すINAaにおけるインパルスノイズ265a、265b…が除去され、そのHレベル期間開始時点が1カウント値に対応する期間遅延される(立上りエッジが1カウント値に相当する期間遅延される)。従って、このフィルタ信号FINAaの立上りエッジEG53AおよびEG53Bの間の間隔は、16カウント値に対応する期間であり、また、立上りエッジEG53CおよびEG53Dの間の間隔は、80カウント値に相当する期間である。すなわち、このフィルタ信号FINAaにおいて、インパルスノイズが除去された場合、立上りエッジが1カウント値に相当する期間遅延されるため、シンボル列(11)の伝送速度106kbpsのTypeA符号の立上りエッジ間隔の最小値および最大値の関係は維持される。   53A to 53F are diagrams showing waveforms of output signals of the majority circuit 50 based on the Type A code shown in FIGS. 52A to 52F, respectively. In FIG. 53 (a), the filter signal FINAa has its impulse noise 265a, 265b... In INAa shown in FIG. 52 (a) removed, and its H level period start time is delayed for a period corresponding to one count value (rising edge). The edge is delayed for a period corresponding to one count value). Therefore, the interval between the rising edges EG53A and EG53B of the filter signal FINAa is a period corresponding to 16 count values, and the interval between the rising edges EG53C and EG53D is a period corresponding to 80 count values. . That is, in the filter signal FINAa, when the impulse noise is removed, the rising edge is delayed for a period corresponding to one count value. Therefore, the minimum value of the rising edge interval of the Type A code having a transmission rate of 106 kbps in the symbol sequence (11) And the relationship of maximum values is maintained.

図53(b)に示すフィルタ信号FINAbにおいては、多数決回路50により、図52(b)に示すインパルスノイズ265dおよび265eが除去され、その立上りエッジEG53CおよびEG53がともに1カウント値に相当する期間遅延される。最小Hレベル期間およびLレベル期間は、それぞれ、7カウント値および9カウント値に相当する期間となる。このフィルタ信号FINAbにおいても、デューティが変更されるだけであり、パルスの立下りエッジは同期している。立上りエッジが1カウント値に相当する期間遅延されているため、立上りエッジ間隔の最大値は、立上りエッジEG53CおよびEG53Eの間の144カウント値に相当する期間となり、また、最小立上りエッジ間隔は、16カウント値に相当する期間となる。   In the filter signal FINAb shown in FIG. 53 (b), the majority circuit 50 removes the impulse noises 265d and 265e shown in FIG. 52 (b), and both rising edges EG53C and EG53 are delayed by a period corresponding to one count value. Is done. The minimum H level period and the L level period are periods corresponding to the 7 count value and the 9 count value, respectively. Also in this filter signal FINAb, only the duty is changed, and the falling edges of the pulses are synchronized. Since the rising edge is delayed for a period corresponding to one count value, the maximum value of the rising edge interval is a period corresponding to the 144 count value between the rising edges EG53C and EG53E, and the minimum rising edge interval is 16 The period corresponds to the count value.

図53(c)に示すフィルタ信号FINAcにおいても、図52(c)に示すインパルスノイズ265fおよび265eが除去され、立上りエッジEG53FおよびEG53Gは、正規の立上りエッジよりも1カウント値に相当する期間遅延される。したがって、このフィルタ信号FINAcにおいても、立上りエッジ間隔の最小値は、16カウント値であり、立上りエッジ間隔の最大値は、立上りエッジEG53FおよびEG53Gの間の48カウント値に相当する期間となる。立上りエッジの最小値は16カウント値に相当する期間となる。   Also in the filter signal FINAc shown in FIG. 53 (c), the impulse noises 265f and 265e shown in FIG. 52 (c) are removed, and the rising edges EG53F and EG53G are delayed by a period corresponding to one count value from the normal rising edge. Is done. Therefore, also in this filter signal FINAc, the minimum value of the rising edge interval is 16 count values, and the maximum value of the rising edge interval is a period corresponding to 48 count values between the rising edges EG53F and EG53G. The minimum value of the rising edge is a period corresponding to 16 count values.

図53(d)に示すフィルタ信号FINAdにおいては、図52(d)に示すインパルスノイズ265hおよび265iが多数決回路50により除去され、立上りエッジEG53FおよびEG53Hがそれぞれもとの立上りエッジに対して1カウント値に相当する期間遅延される。したがって、このフィルタ信号FINAdにおいても、立上りエッジ間隔の最小値は、16カウント値に相当する期間であり、最大立上りエッジ間隔は、立上りエッジEG53FおよびEG53Hの間の80カウントに相当する期間となる。   In the filter signal FINAd shown in FIG. 53 (d), the impulse noises 265h and 265i shown in FIG. 52 (d) are removed by the majority circuit 50, and the rising edges EG53F and EG53H each count one count with respect to the original rising edge. Delayed for a period corresponding to the value. Therefore, also in this filter signal FINAd, the minimum value of the rising edge interval is a period corresponding to 16 count values, and the maximum rising edge interval is a period corresponding to 80 counts between the rising edges EG53F and EG53H.

図53(e)に示すフィルタ信号FINAeにおいても、図52(e)に示すインパルスノイズ265kおよび265lが多数決回路50により除去され、立上りエッジEG53IおよびEG53Aは、正規の立上りタイミングよりも1カウント値の期間遅延される。したがって、このフィルタ信号FINAeの立上りエッジ間隔の最大値はエッジEG53IおよびEG53Aの間の32カウント値に相当する期間であり、最小値は、16カウント値に相当する期間となる。   Also in the filter signal FINAe shown in FIG. 53 (e), the impulse noises 265k and 265l shown in FIG. 52 (e) are removed by the majority circuit 50, and the rising edges EG53I and EG53A have a count value of 1 count than the normal rising timing. Delayed for a period. Therefore, the maximum value of the rising edge interval of the filter signal FINAe is a period corresponding to 32 count values between the edges EG53I and EG53A, and the minimum value is a period corresponding to 16 count values.

図53(f)に示すフィルタ信号FINAfにおいても、図52(f)に示すインパルスノイズ265mおよび265nが除去され、立上りエッジEG53IおよびEG53Kが正規の立上りタイミングに対して1カウント値に相当する期間遅延される。したがって、このフィルタ信号FINAfにおいても、立上りエッジ間隔の最小値は、16カウント値に相当する期間であり、立上りエッジ間隔の最大値は、エッジEG53IおよびEG53Kの間の48カウント値に相当する期間となる。   Also in the filter signal FINAf shown in FIG. 53 (f), the impulse noises 265m and 265n shown in FIG. 52 (f) are removed, and the rising edges EG53I and EG53K are delayed by a period corresponding to one count value with respect to the normal rising timing. Is done. Therefore, also in this filter signal FINAf, the minimum value of the rising edge interval is a period corresponding to 16 count values, and the maximum value of the rising edge interval is a period corresponding to 48 count values between the edges EG53I and EG53K. Become.

この図53(a)から(f)に示すように、多数決回路50において、インパルスノイズが除去され、立上りエッジが正規のタイミングに対して1カウント値に相当する期間遅延された場合、各信号系列において、1カウント値に相当する期間立上りエッジが遅延されるため、この立上りエッジ間隔の最大値および最小値の関係はを、波形歪みのないTypeA符号の場合の条件と同じである。単に、Hレベル期間が1かうんと値に相当する期間短くなるだけである。したがって、このTypeA符号においても、インパルスノイズ除去後のTypeA符号の伝送速度判定条件としては、伝送速度に拘らず、前述の波形歪みのないTypeA符号の各伝送速度における判定条件を利用することができる。   As shown in FIGS. 53A to 53F, in the majority circuit 50, when the impulse noise is removed and the rising edge is delayed by a period corresponding to one count value with respect to the normal timing, each signal series Since the rising edge is delayed for a period corresponding to one count value, the relationship between the maximum value and the minimum value of the rising edge interval is the same as the condition for the Type A code without waveform distortion. The H level period is simply shortened by a period corresponding to one or more values. Therefore, also in this Type A code, as the transmission rate determination condition of the Type A code after removing the impulse noise, the determination condition at each transmission rate of the Type A code without waveform distortion can be used regardless of the transmission rate. .

図54(a)−(f)は、TypeB符号のインパルスノイズ発生時の各伝送速度における信号波形を示す図である。この図54(a)−(f)においては、Lレベル期間にインパルスノイズが発生した状態を一例として示す。Hレベル期間においてインパルスノイズが発生する場合も同様の議論が成立し、同様の判定基準を利用することができる。Lレベル期間のインパルスノイズは、Hレベルに立上る期間に対して多数決判定を利用する。従って、5/8判定基準として、Lレベルの信号が多数の場合にLレベルの信号を出力する。これは、実施の形態2の場合のTypeB符号に対する多数決判定と同じである。従って、インパルスノイズがHレベル期間およびLレベル期間のいずれにおいて発生しても対応することができることを示すため、本実施の形態4においても、TypeB符号においてはLレベル期間にインパルスノイズが発生する場合を示す。   FIGS. 54A to 54F are diagrams showing signal waveforms at various transmission speeds when impulse noise of the Type B code is generated. FIGS. 54A to 54F show an example in which impulse noise is generated in the L level period. The same argument holds even when impulse noise occurs in the H level period, and the same criterion can be used. For the impulse noise in the L level period, the majority decision is used for the period rising to the H level. Therefore, as a 5/8 judgment criterion, when there are a large number of L level signals, an L level signal is output. This is the same as the majority decision for the Type B code in the second embodiment. Therefore, in order to show that the impulse noise can be dealt with regardless of whether it occurs in the H level period or the L level period, also in the fourth embodiment, the impulse noise is generated in the L level period in the Type B code. Indicates.

図54(a)において、受信信号INBaは、伝送速度106kbpsのシンボル列(11)のTypeB符号である。この受信信号INBaにおいて、立下りエッジFS54A、FS54B、FS54C、およびFS54Dそれぞれに続いて、瞬間的にHレベルに立上るインパルスノイズ365a、365b、365cおよび365eが発生する。   In FIG. 54 (a), the received signal INBa is a Type B code of a symbol string (11) having a transmission rate of 106 kbps. In the received signal INBa, impulse noises 365a, 365b, 365c, and 365e that instantaneously rise to the H level are generated following the falling edges FS54A, FS54B, FS54C, and FS54D, respectively.

図54(b)に示す受信信号INBbは、伝送速度106kbpsのシンボル列(10)のTypeB符号である。この受信信号INBbにおいても、立下りエッジFS50EおよびFS54Fに続いて、それぞれ、インパルスノイズ365e、365fが発生する。この受信信号INBbにおいて、正規のパルス幅は8カウント値に相当する期間であり、したがって、連続する立下りエッジFRS54CおよびFS54Dの間隔は、16カウント値に相当する期間であり、シンボル“1”からシンボル“0”への変化および逆の変化時(エッジEG54AおよびEG54Bの間)の正規のH期間およびLレベル期間は、それぞれ、16カウント値に相当する期間である。1シンボル周期は、128カウント値に相当する期間である。   The reception signal INBb shown in FIG. 54 (b) is a Type B code of a symbol string (10) having a transmission rate of 106 kbps. Also in the reception signal INBb, impulse noises 365e and 365f are generated following the falling edges FS50E and FS54F, respectively. In this reception signal INBb, the normal pulse width is a period corresponding to 8 count values, and therefore the interval between successive falling edges FRS54C and FS54D is a period corresponding to 16 count values, The normal H period and L level period at the time of change to symbol “0” and reverse change (between edges EG54A and EG54B) are periods corresponding to 16 count values, respectively. One symbol period is a period corresponding to 128 count values.

図54(c)に示す受信信号INBcは、伝送速度212kbpsのシンボル列(11)のTypeB符号である。1シンボル期間は64カウント値に相当する期間である。この受信信号INBcにおいても、立下りエッジFS54G、FS54Bに続いて、インパルスノイズ365gおよび365hがそれぞれ発生する。この受信信号INBcにおいて、連続する立上りエッジの間隔の最大値および最小値は、ともに等しく16カウント値に相当する期間である。   The reception signal INBc shown in FIG. 54 (c) is a Type B code of the symbol string (11) having a transmission rate of 212 kbps. One symbol period is a period corresponding to 64 count values. Also in the reception signal INBc, impulse noises 365g and 365h are generated following the falling edges FS54G and FS54B, respectively. In the reception signal INBc, the maximum value and the minimum value of the interval between successive rising edges are equal to a period corresponding to 16 count values.

図54(d)に示す受信信号INBdは、伝送速度212kbpsのシンボル列(10)のTypeB符号である。この受信信号INBdにおいても、立下りエッジFS54GおよびFS54Hに続いて、インパルスノイズ365i、365jが発生する。この受信信号INBdにおいても、正規のパルス幅は、8カウント値に相当する期間であり、エッジEG54CおよびEG54Dの間のシンボル変化時のLレベル期間は16カウント値に相当する期間である。   The reception signal INBd shown in FIG. 54 (d) is a Type B code of a symbol string (10) having a transmission rate of 212 kbps. Also in the reception signal INBd, impulse noises 365i and 365j are generated following the falling edges FS54G and FS54H. Also in this received signal INBd, the normal pulse width is a period corresponding to 8 count values, and the L level period at the time of symbol change between edges EG54C and EG54D is a period corresponding to 16 count values.

これらの受信信号INBcおよびINBdにおいて、最大パルス幅(Hレベル期間およびLレベル期間)は、16カウント値であり、連続する立上りエッジの最大間隔は24カウント値に相当する期間である。   In these reception signals INBc and INBd, the maximum pulse width (H level period and L level period) is 16 count values, and the maximum interval between successive rising edges is a period corresponding to 24 count values.

図54(e)に示す受信信号INBeは、伝送速度424kbpsのシンボル列(11)のTypeB符号である。この受信信号INBeにおいても、立下りエッジFS54IおよびFS54Jにそれぞれに続いて、インパルスノイズ365kおよび365lが発生する。連続する立上りエッジ(立下りエッジ)の正規の間隔は、16カウント値に相当する期間である。   The reception signal INBe shown in FIG. 54 (e) is a Type B code of a symbol string (11) having a transmission rate of 424 kbps. Also in this received signal INBe, impulse noises 365k and 365l are generated following the falling edges FS54I and FS54J, respectively. The regular interval between successive rising edges (falling edges) is a period corresponding to 16 count values.

図54(f)に示す受信信号INBfは、伝送速度424kbpsのシンボル列(10)のTypeB符号である。この受信信号INBfにおいて、立下りエッジFS54IおよびFS54Kに続いて、インパルスノイズ365mおよび365nがそれぞれ発生する。この受信信号INBfにおける正規の連続する立上りエッジ(立下りエッジ)間隔の最大値、すなわち立下りエッジFS54IおよびFS54Kの間の正規のパルス期間は、24カウント値に相当する期間であり、エッジEG54EおよびEG54Fの間隔は、16カウント値に相当する期間である。正規の立上りエッジ(立下りエッジ)の間隔の最小値は、16カウントに相当する期間である。   The reception signal INBf shown in FIG. 54 (f) is a Type B code of a symbol string (10) having a transmission rate of 424 kbps. In this received signal INBf, impulse noises 365m and 365n are generated following the falling edges FS54I and FS54K, respectively. The maximum value of the regular continuous rising edge (falling edge) interval in the received signal INBf, that is, the normal pulse period between the falling edges FS54I and FS54K is a period corresponding to 24 count values, and the edges EG54E and The interval of the EG 54F is a period corresponding to 16 count values. The minimum value of the regular rising edge (falling edge) interval is a period corresponding to 16 counts.

これらの受信信号INBeおよびINBfにおいて、1シンボル期間は、32カウント値に相当する期間である。   In these received signals INBe and INBf, one symbol period is a period corresponding to 32 count values.

847kbpsの伝送速度のTypeB符号は、伝送速度847kbpsのマンチェスタ符号と同じ信号波形を有する。したがって、図54においては示していない。   The Type B code with a transmission rate of 847 kbps has the same signal waveform as the Manchester code with a transmission rate of 847 kbps. Therefore, it is not shown in FIG.

図55(a)−(f)は、この図54(a)−(f)に示す受信信号INBa−INBfの多数決回路による多数決判定処理結果の信号波形をそれぞれ示す図である。図55(a)において、フィルタ信号FINBaにおいては、図54(a)に示す受信信号INBaのインパルスノイズ365aおよび365bが除去され、各立下りエッジEG55A、EG55Bは、1カウント値に相当する期間、正規のタイミング(エッジFS54A、FS54BおよびFS54Cで示す)に対して遅延されており、Lレベル期間が7カウントに相当する期間、Hレベル期間がカウント値9に相当する期間となる。したがって、このパルス列が1カウントに相当する期間遅延されているだけであり、エッジEG55CおよびEG55Dの間隔が、16カウント値に相当する期間であり、立上りエッジおよび立下りエッジの間隔は、波形歪みのない伝送速度106kbpsのシンボル列(11)の受信信号と同じとなる。   55 (a)-(f) are diagrams respectively showing signal waveforms of the majority decision processing result by the majority circuit of the reception signals INBa-INBf shown in FIGS. 54 (a)-(f). 55A, in the filter signal FINBa, impulse noises 365a and 365b of the reception signal INBa shown in FIG. 54A are removed, and each falling edge EG55A, EG55B has a period corresponding to one count value. Delayed with respect to regular timing (indicated by edges FS54A, FS54B and FS54C), the L level period is a period corresponding to 7 counts, and the H level period is a period corresponding to a count value 9. Therefore, this pulse train is only delayed for a period corresponding to 1 count, the interval between the edges EG55C and EG55D is a period corresponding to 16 count values, and the interval between the rising edge and the falling edge is the waveform distortion. This is the same as the received signal of the symbol string (11) having no transmission rate of 106 kbps.

図55(b)に示すフィルタ信号FINBbにおいても同様、多数決回路50によりインパルスノイズ365f等が除去され、その立下りエッジが1カウント値に相当する期間、正規タイミングに対して遅延される。したがって、このフィルタ信号FINBbにおいても、エッジEG55EおよびEG55Fの間の間隔は、24カウント値に相当する期間となる。ここで、シンボル“0”からシンボル“1”に変化する期間、すなわち立上りエッジEG55GおよびEG55Hの間隔は、立上りエッジEG55Gの1カウント値に相当する期間の遅延により、15カウント値と1カウント値短くなる。しかしながら、この場合においても、立上りエッジの間隔は、24カウント値に相当する期間となり、変化はない。   Similarly, in the filter signal FINBb shown in FIG. 55 (b), the impulse noise 365f and the like are removed by the majority circuit 50, and the falling edge thereof is delayed with respect to the normal timing for a period corresponding to one count value. Therefore, also in this filter signal FINBb, the interval between the edges EG55E and EG55F is a period corresponding to 24 count values. Here, the period during which the symbol “0” changes to the symbol “1”, that is, the interval between the rising edges EG55G and EG55H is shortened by 15 count values and 1 count value due to a delay of a period corresponding to 1 count value of the rising edge EG55G. Become. However, even in this case, the interval between the rising edges is a period corresponding to 24 count values, and there is no change.

したがって、これらのシンボル列(11)および(10)のフィルタ信号FINBaおよびFINBbにおいて、立下りエッジおよび立上りエッジ間隔の最小値が16カウント値に相当する期間、および立上りエッジ(立下りエッジ)間隔の最大値が、24カウント値に相当する期間となり、波形歪みのないTypeB符号(伝送速度102kbps)の判定基準は変化しない。   Therefore, in the filter signals FINBa and FINBb of these symbol strings (11) and (10), the period corresponding to the minimum value of the falling edge and rising edge interval corresponding to 16 count values, and the rising edge (falling edge) interval The maximum value is a period corresponding to 24 count values, and the criterion for the Type B code (transmission rate 102 kbps) without waveform distortion does not change.

図55(c)に示すフィルタ信号FINBcにおいても、多数決回路50により、図54(c)に示すインパルスノイズ365gおよび365hが除去され、立下りエッジEG55I、EG55Jが、正規の立上りエッジに対して1カウント値に相当する期間遅延される。したがって、この動作速度212kbpsのシンボル列(11)のTypeB符号の多数決回路の出力(FINBc)においても、連続する立上りエッジ(立下りエッジ)の間隔は、16カウント値に相当する期間となる。   Also in the filter signal FINBc shown in FIG. 55 (c), the majority circuit 50 removes the impulse noises 365g and 365h shown in FIG. 54 (c), and the falling edges EG55I and EG55J are 1 with respect to the regular rising edge. Delayed for a period corresponding to the count value. Therefore, also in the output (FINBc) of the majority circuit of the Type B code of the symbol string (11) at the operation speed of 212 kbps, the interval between successive rising edges (falling edges) is a period corresponding to 16 count values.

伝送速度212kbpsのシンボル列(10)のTypeB符号の多数決判定処理結果の信号である、図55(d)に示すフィルタ信号FINBbにおいても、図54(d)に示すインパルスノイズ365iおよび365jが除去され立下りエッジEG55K、EG55LおよびEG55Mは、それぞれ、正規の立上りエッジに比べて、1カウント値に相当する期間遅延されている。しかしながら、この場合においても、連続する立上りエッジEG55KおよびEG55Lの間の間隔が、24カウント値に相当する期間である。また、エッジEG55MおよびEG55Nの間隔は、15カウント値に相当する期間と1カウント値期間短い期間に設定されるものの、この場合においても、連続する立上りエッジの間隔は、24カウント値に相当する期間となる。   Also in the filter signal FINBb shown in FIG. 55 (d), which is the signal of the majority decision processing result of the Type B code of the symbol sequence (10) of the transmission rate 212 kbps, the impulse noises 365i and 365j shown in FIG. 54 (d) are removed. The falling edges EG55K, EG55L, and EG55M are each delayed by a period corresponding to one count value compared to the regular rising edge. However, even in this case, the interval between successive rising edges EG55K and EG55L is a period corresponding to 24 count values. Further, although the interval between the edges EG55M and EG55N is set to a period corresponding to 15 count values and a period shorter by 1 count value period, the interval between successive rising edges is also a period corresponding to 24 count values in this case. It becomes.

したがって、伝送速度212kbpsのTypeB符号においても、フィルタ信号FINBcおよびFINBdにおいて、連続する立上りエッジおよび立下りエッジ間のカウント値の最大値および最小値はそれぞれ、24カウント値および16カウント値となり、正規の伝送速度212kbpsのTypeB符号の判定基準と同じ判定基準を用いて伝送方式/速度を識別することができる。   Therefore, also in the Type B code with a transmission rate of 212 kbps, the maximum value and the minimum value of the count values between successive rising edges and falling edges in the filter signals FINBc and FINBd are 24 count values and 16 count values, respectively. The transmission method / speed can be identified using the same criterion as the criterion for the Type B code with a transmission rate of 212 kbps.

図55(e)に示すフィルタ信号FINBeにおいても、図54(e)に示す受信信号INBeのインパルスノイズ365kおよび365lが、多数決回路における多数決判定処理結果の除去され、立下りエッジEG55OおよびEG55Pが、それぞれ、正規の立下りエッジ(FS54IおよびFS54J)に対し1カウント値に相当する期間遅延している。従って、連続する立上りエッジEG55OおよびEG55Pの間の間隔は、16カウント値に相当する期間となる。   Also in the filter signal FINBe shown in FIG. 55 (e), the impulse noise 365k and 365l of the received signal INBe shown in FIG. 54 (e) is removed from the majority decision processing result in the majority circuit, and the falling edges EG55O and EG55P are Each is delayed by a period corresponding to one count value with respect to the regular falling edges (FS54I and FS54J). Therefore, the interval between successive rising edges EG55O and EG55P is a period corresponding to 16 count values.

図55(f)に示すフィルタ信号FINBfにおいては、図54(f)に示す受信信号INBfのインパルスノイズ365mおよび365nが多数決回路50により除去され、立下りエッジEG55QおよびEG55Rが、図54(f)に示す正規の立下りエッジFS54IおよびFS54Kに比べて1カウント値に相当する期間遅延されている。従って、立下りエッジEG55QおよびEG55Rの間隔は、24カウント値に相当する期間である。また、エッジEG55SおよびEG55Tの間隔が、15カウント値に相当する期間となっても、この場合においても、連続する立下りエッジの間隔は、24カウント値に相当する期間となる。また、エッジEG55RおよびEG55Sの間隔は、16カウント値に相当する期間である。   In the filter signal FINBf shown in FIG. 55 (f), the impulse noises 365m and 365n of the received signal INBf shown in FIG. 54 (f) are removed by the majority circuit 50, and the falling edges EG55Q and EG55R are shown in FIG. 54 (f). Compared to the regular falling edges FS54I and FS54K shown in FIG. Therefore, the interval between the falling edges EG55Q and EG55R is a period corresponding to 24 count values. In addition, even if the interval between the edges EG55S and EG55T is a period corresponding to 15 count values, the interval between successive falling edges is a period corresponding to 24 count values in this case as well. The interval between the edges EG55R and EG55S is a period corresponding to 16 count values.

したがって、伝送速度424kbpsのTypeB符号のフィルタ信号FINBeおよびFINBfにおいても、連続する立上りエッジ(立下りエッジ)の最小間隔値は16カウント値に相当する期間であり、最大間隔は、24カウント値に相当する期間である。   Therefore, also in the filter signals FINBe and FINBf of the Type B code having a transmission rate of 424 kbps, the minimum interval value of successive rising edges (falling edges) is a period corresponding to 16 count values, and the maximum interval is equivalent to 24 count values. It is a period to do.

以上のように、図55(a)から(f)に示すように、TypeB符号においても、インパルスノイズが多数決回路50により除去され、その立下りエッジが遅延される場合においても、正規のインパルスノイズのないTypeB符号の立上りエッジ間隔の最小値および最大値の条件はすべて維持されている。この条件は、インパルスノイズがHレベル期間において発生する場合においても、同様に成立する。   As described above, as shown in FIGS. 55A to 55F, even in the Type B code, even when the impulse noise is removed by the majority circuit 50 and the falling edge thereof is delayed, the normal impulse noise All the conditions of the minimum value and the maximum value of the rising edge interval of the Type B code without any are maintained. This condition holds true even when impulse noise occurs during the H level period.

図50から図55に示すように、波形歪が無い伝送符号においてインパルスノイズが存在する場合、多数決回路によりインパルスノイズを除去した場合、インパルスノイズ除去後の信号波形(フィルタ信号波形)は、正規の伝送符号の波形と同じ立上りエッジ(立下りエッジ)間隔の条件を満たしている。従って、伝送符号および伝送速度の判定基準として、先の実施の形態3において図36に一覧にして示す判定基準を利用して、受信信号の伝送方式および伝送速度を識別することができる。   As shown in FIGS. 50 to 55, when impulse noise is present in a transmission code having no waveform distortion, when the impulse noise is removed by a majority circuit, the signal waveform after removing the impulse noise (filter signal waveform) is normal. The same rising edge (falling edge) interval condition as the waveform of the transmission code is satisfied. Therefore, it is possible to identify the transmission method and the transmission rate of the received signal by using the determination criteria listed in FIG. 36 in the previous third embodiment as the determination criteria of the transmission code and the transmission rate.

なお、この場合、図49に示すデューティ補正回路1において、波形歪み検出補正部9において受信信号INに対する歪み検出および歪み補正が実行される。したがって、受信信号INにインパルスノイズが含まれている場合、このインパルスノイズを含む受信信号INに対し、波形歪み検出および波形補正を行なって補正信号を生成すると、インパルスノイズにより誤った波形歪み検出および補正処理が実行される可能性がある。これに対しては、エッジ検出回路3の検出速度(応答速度)を遅くし、インパルスノイズに不応答とすることにより、インパルスノイズによる誤補正を回避することができる。しかしながら、この場合、補正信号OUTにインパルスノイズが含まれる可能性がある。   In this case, in the duty correction circuit 1 shown in FIG. 49, the waveform distortion detection correction unit 9 performs distortion detection and distortion correction on the received signal IN. Therefore, when the received signal IN includes impulse noise, if the received signal IN including the impulse noise is subjected to waveform distortion detection and waveform correction to generate a correction signal, erroneous waveform distortion detection and Correction processing may be performed. In response to this, the detection speed (response speed) of the edge detection circuit 3 is slowed down so as not to respond to the impulse noise, thereby avoiding erroneous correction due to the impulse noise. However, in this case, the correction signal OUT may contain impulse noise.

このような問題に対応するためには、波形歪み検出および補正部9において、受信信号INのインパルスノイズを除去するローパスフィルタが設けられていれば、エッジ検出回路3におけるエッジ検出動作、第1カウント4のカウント動作、および波形歪み検出回路5における波形歪み検出および歪み補正は、このインパルスノイズが除去された信号に対して実行することができる。これに代えて、インパルスノイズが残存する補正信号を生成し、インパルスノイズを除去するローパスフィルタを補正信号出力部または受信部の補正信号入力部に配置してもよい。   In order to cope with such a problem, if the waveform distortion detection and correction unit 9 is provided with a low-pass filter for removing impulse noise of the reception signal IN, the edge detection operation in the edge detection circuit 3, the first count The count operation of 4 and the waveform distortion detection and distortion correction in the waveform distortion detection circuit 5 can be executed on the signal from which the impulse noise has been removed. Alternatively, a low-pass filter that generates a correction signal in which impulse noise remains and removes the impulse noise may be arranged in the correction signal output unit or the correction signal input unit of the reception unit.

伝送方式/速度判定部63の伝送方式・速度判定回路70においては、実施の形態3と同様にして、受信信号列の前半部(プリアンブル部の前半分)のプリアンブルパターンを利用して、伝送速度および伝送方式が判定される。   In the transmission method / speed determination circuit 70 of the transmission method / speed determination unit 63, similarly to the third embodiment, the transmission rate is obtained by using the preamble pattern of the first half of the received signal sequence (the first half of the preamble portion). And the transmission method is determined.

図56は、この実施の形態4に従うデューティ補正回路の動作を示すフロー図である。以下、図56を参照して図49に示すデューティ補正回路1の動作について説明する。   FIG. 56 is a flowchart showing an operation of the duty correction circuit according to the fourth embodiment. Hereinafter, the operation of the duty correction circuit 1 shown in FIG. 49 will be described with reference to FIG.

まず、図49に示す伝送方式/速度判定部63において、多数決回路50が、受信端子2から与えられる受信信号INのインパルスノイズを除去する(ステップS70)。このインパルスノイズ除去処理においては、先に実施の形態2において説明した多数決回路と同様のDフリップフロップを利用し、5/8判定基準を用いてインパルスノイズの除去を行なう。従って、ここでは多数決回路50のインパルスノイズ除去処理の詳細については、説明は繰り返さない。   First, in the transmission method / speed determination unit 63 shown in FIG. 49, the majority circuit 50 removes impulse noise of the reception signal IN given from the reception terminal 2 (step S70). In this impulse noise removal processing, impulse noise is removed using a 5/8 decision criterion using the same D flip-flop as the majority circuit described in the second embodiment. Therefore, the description of the details of the impulse noise removal process of the majority circuit 50 will not be repeated here.

次いで、この多数決回路50によりインパルスノイズが除去された信号を用いて受信信号の伝送方式および速度の判定が行なわれる(ステップS71)。この判定処理においては、先に、図50から図55を参照して説明したように、インパルスノイズが除去された信号(フィルタ信号)においても、連続する立上りエッジの間隔は、波形歪みおよびノイズのない受信信号の立上りエッジの間隔の条件と同じである。したがって、図36に一覧して示す判断基準が利用して伝送速度および方式が判断される。実施の形態3において説明した判定処理と同様の処理が実行される。   Next, the transmission system and speed of the received signal are determined using the signal from which the impulse noise has been removed by the majority circuit 50 (step S71). In this determination processing, as described above with reference to FIGS. 50 to 55, even in a signal (filter signal) from which impulse noise has been removed, the interval between successive rising edges is determined by waveform distortion and noise. It is the same as the condition of the interval between the rising edges of the received signals. Therefore, the transmission rate and method are determined using the determination criteria listed in FIG. Processing similar to the determination processing described in the third embodiment is executed.

すなわち、図49に示す立上り点検出回路11において、フィルタ信号の立上りエッジを検出し、第2カウンタ12で立上りエッジ間隔をカウントし、立上り点周期検出回路13で立上り点の周期(連続する立上りエッジの間隔)を検出する。その検出結果を立上り点周期保存メモリ14に格納する。伝送方式/速度判定回路70においては、この検出された立上り点周期の最小値および最大値を利用して、図36に示す判断基準に従って、受信信号の伝送方式および速度判定を行なう。これらのステップS71における一連の処理は、図37から図39に示す立上り点検出ステップ(S31)、立上り点周期検出ステップ(S32)および各判断ステップ(S33,S34,S40,S44,S51,S55)および判定ステップ(S52,S59,S41,S45,S48,S34)と同じ処理が実行される。従って、その詳細についての説明は繰り返さない。   That is, in the rising point detection circuit 11 shown in FIG. 49, the rising edge of the filter signal is detected, the rising edge interval is counted by the second counter 12, and the rising point period (continuous rising edges) is detected by the rising point period detection circuit 13. ). The detection result is stored in the rising point cycle storage memory 14. Transmission system / speed determination circuit 70 determines the transmission system and speed of the received signal according to the determination criteria shown in FIG. 36 using the detected minimum value and maximum value of the rising point period. A series of processing in these steps S71 includes a rising point detection step (S31), a rising point cycle detection step (S32) and respective determination steps (S33, S34, S40, S44, S51, S55) shown in FIGS. And the same process as the determination step (S52, S59, S41, S45, S48, S34) is executed. Therefore, the detailed description thereof will not be repeated.

この図49に示す伝送方式/速度判定部63により判定された受信信号の伝送方式および速度に従って、歪み検出補正部9において、判定された伝送方式および伝送速度に応じて判定基準用パルス長(長パルス用設定値,短パルス用設定値、および中間パルス用設定値)の設定が行なわれ、この設定されたパルス長に従って歪み検出および補正が行なわれる(ステップS72)。このステップS72において実行されるパルス長設定、歪み検出および補正処理は、図37から図39に示す補正処理ステップ(S36,S42,S46,S49,S53,S56,S60)において説明した処理と同じ処理が実行される。したがって、ここでは、その詳細説明は省略する。   According to the transmission method and speed of the received signal determined by the transmission method / speed determination unit 63 shown in FIG. 49, the distortion detection correction unit 9 determines the determination reference pulse length (long) according to the determined transmission method and transmission speed. A setting value for pulse, a setting value for short pulse, and a setting value for intermediate pulse) are set, and distortion detection and correction are performed according to the set pulse length (step S72). The pulse length setting, distortion detection, and correction processing executed in step S72 is the same as the processing described in the correction processing steps (S36, S42, S46, S49, S53, S56, S60) shown in FIGS. Is executed. Therefore, detailed description thereof is omitted here.

デューティ補正回路1において、歪み検出および補正が行なわれて生成された補正信号(OUT)が、出力端子8を介して受信部へ送出される。(ステップS73)。このステップS73の処理はは、図37から図39に示す補正信号出力ステップ(S37,S43,S47,S50,S58)の処理に対応する。この補正信号を用いて図示しない受信部において必要な受信処理が実行される(受信信号のデコード等)。   In the duty correction circuit 1, a correction signal (OUT) generated by performing distortion detection and correction is sent to the receiving unit via the output terminal 8. (Step S73). The process of step S73 corresponds to the process of the correction signal output step (S37, S43, S47, S50, S58) shown in FIGS. Using this correction signal, necessary reception processing is executed in a receiving unit (not shown) (decoding of the received signal, etc.).

なお、この多数決回路50によりインパルスノイズを除去した場合、歪み検出補正部9に与えられる受信信号にインパルスノイズが含まれる場合、以下の構成が利用されてもよい。すなわち、第1カウンタ4のカウント値が、たとえばカウント値“3”を超える前にリセットされた場合には、波形歪み検出補正回路5において、そのリセットはインパルスノイズであると判定し、補正処理を行なわないように構成されてもよい。この場合、補正信号には、インパルスノイズが含まれるため、ローパスフィルタを用いてインパルスノイズ成分を除去する処理が行なわれればよい。   When impulse noise is removed by the majority circuit 50, the following configuration may be used when impulse noise is included in the received signal supplied to the distortion detection correction unit 9. That is, when the count value of the first counter 4 is reset before, for example, exceeding the count value “3”, the waveform distortion detection / correction circuit 5 determines that the reset is impulse noise, and performs correction processing. It may be configured not to do so. In this case, since the correction signal includes impulse noise, a process for removing the impulse noise component may be performed using a low-pass filter.

また、これに代えて、単に、受信信号INにおけるインパルスノイズ除去後の信号(多数決回路50の出力信号)を、図49に示す波形歪み/検出補正部9へ与えてエッジ検出、エッジ間隔の第1カウンタ4によるカウント、および波形歪み検出回路5におけるパルス長(連続するエッジ間の距離(カウント値))に応じた波形歪みの有無の検出および歪み補正が行なわれてもよい。但し、この処理の場合には、インパルスノイズ成分によるパルス幅除去により、波形歪み補正処理が行なわれても、立上りエッジがインパルスノイズ線分に相当する期間(例えば1カウント値に相当する期間)遅延された信号が補正信号として生成されるため、受信部においては、受信信号に対する時間軸の補正が必要となる。   Instead of this, the signal after removing impulse noise (the output signal of the majority decision circuit 50) in the received signal IN is simply supplied to the waveform distortion / detection correction unit 9 shown in FIG. The presence / absence of waveform distortion and distortion correction according to the count by one counter 4 and the pulse length (distance between successive edges (count value)) in the waveform distortion detection circuit 5 may be performed. However, in the case of this processing, even if the waveform distortion correction processing is performed by removing the pulse width by the impulse noise component, the rising edge is delayed for a period corresponding to the impulse noise line segment (for example, a period corresponding to one count value). Since the corrected signal is generated as a correction signal, the receiving unit needs to correct the time axis of the received signal.

この実施の形態4におけるデューティ補正回路の構成としては、多数決回路50として、実施の形態2に示す構成を利用するとともに、実施の形態3に示す伝送方式/速度判定回路および波形歪み検出回路5(図48参照)を利用することができる。従って、この回路の内部構成の詳細については説明を繰り返さない。   As the configuration of the duty correction circuit in the fourth embodiment, as the majority circuit 50, the configuration shown in the second embodiment is used, and the transmission method / speed determination circuit and the waveform distortion detection circuit 5 (third embodiment) ( 48) can be used. Therefore, description of the internal configuration of this circuit will not be repeated.

なお、インパルスノイズを多数決判定処理により除去して、立上りエッジまたは立下りエッジにおいてカウント値“1”に相当する期間、パルス幅を縮減している。しかしながら、この場合、インパルスノイズ除去によるパルス幅縮減の期間は、たとえば2カウント値に相当する期間であってもよい。インパルスノイズを含む連続する立上りエッジが、2カウント値に相当する期間遅延されるため、立ち上がりエッジ間隔は変化しないため、これまで説明したのと同様の処理を行なうことができる。   Note that the impulse noise is removed by majority decision processing, and the pulse width is reduced for a period corresponding to the count value “1” at the rising edge or the falling edge. However, in this case, the period of pulse width reduction by removing impulse noise may be a period corresponding to, for example, 2 count values. Since successive rising edges including impulse noise are delayed for a period corresponding to 2 count values, the rising edge interval does not change, so that the same processing as described above can be performed.

また、インパルスノイズとして受信信号パルスの立下りエッジ後にHレベルに瞬間的に立上るノイズの場合、同様の多数決回路により、立下り後のLレベル期間が短縮されるため、立上りエッジ間各に対しては影響しない。立下りエッジ間隔を利用して伝送方式および伝送速度を検出する場合においても、インパルスノイズによりHレベル期間が縮減される場合と同様の状態がLレベル期間に対して生じるだけであり、上述の説明と同様にして、伝送方式および伝送速度を検出することができる。また、TypeA符号およびマンチェスタ符号においてLレベル期間にインパスルノイズが発生する場合においても、Hレベル期間にインパルスノイズが発生する場合と同様の条件に従って、符号方式および伝送速度(伝送方式)を識別することができる。   Also, in the case of noise that instantaneously rises to the H level after the falling edge of the received signal pulse as impulse noise, the L level period after the falling is shortened by a similar majority circuit, so that each rising edge Does not affect. Even when the transmission method and the transmission speed are detected using the falling edge interval, the same state as that in the case where the H level period is reduced due to the impulse noise occurs only for the L level period. In the same manner as described above, the transmission method and the transmission speed can be detected. Further, even when impulse noise occurs in the L level period in the Type A code and Manchester code, the coding scheme and transmission rate (transmission scheme) are identified according to the same conditions as in the case where impulse noise occurs in the H level period. be able to.

以上のように、この発明の実施の形態4に従えば、インパルスノイズを除去した後のフィルタ信号を用いて伝送速度および伝送速度の判定を行なっている。したがって、受信信号にインパルスノイズが含まれる場合においても正確に伝送速度および判定を行なうことができ、ノイズ耐性に優れたデューティ補正回路を実現することができる。また、実施の形態3と同様の効果を得ることができる。   As described above, according to the fourth embodiment of the present invention, the transmission rate and the transmission rate are determined using the filter signal after the impulse noise is removed. Therefore, even when the received signal includes impulse noise, the transmission speed and determination can be performed accurately, and a duty correction circuit with excellent noise resistance can be realized. Further, the same effect as in the third embodiment can be obtained.

この発明は、符号列を受信するデータ受信部に適用することにより、正確に複数種類の伝送方式に拘らず受信信号の波形歪み検出および補正を行なうことができ、ビット誤り率の低い復調を可能とする受信装置を実現することができる。特に、ICカードなど複数の伝送方式および伝送速度が利用される用途に適用することにより、1つのデューティ補正回路で複数の仕様のICカードに対応することができる。   By applying the present invention to a data receiving unit that receives a code string, it is possible to accurately detect and correct waveform distortion of a received signal regardless of a plurality of types of transmission methods, and to perform demodulation with a low bit error rate. Can be realized. In particular, by applying to an application in which a plurality of transmission methods and transmission speeds are used such as an IC card, a single duty correction circuit can support a plurality of specifications of an IC card.

また、伝送方式および伝送速度としては、上述の符号化方式および伝送速度に限定されず、他の符号化方式および伝送速度が用いられてもよい。パルス列として符号が伝送される通信方式であれば、本発明は適用可能である。   Further, the transmission method and transmission rate are not limited to the above-described encoding method and transmission rate, and other encoding methods and transmission rates may be used. The present invention is applicable to any communication system in which a code is transmitted as a pulse train.

1 デューティ補正回路、2 受信端子、3 エッジ検出回路、4 第1カウンタ、5 波形歪み検出回路、6 反転回路、7 セレクタ、8 出力端子、9 波形歪み検出補正部、10 伝送方式判定部、11 立上り点検出回路、12 第2カウンタ、13 立上り点周期検出回路、14 立上り点周期保存メモリ、15 伝送方式判定回路、50 多数決回路、51−58 Dフリップフロップ(DFF)、60 多数決判定回路、63 伝送方式/速度判定部、70 伝送方式/速度判定回路。   DESCRIPTION OF SYMBOLS 1 Duty correction circuit, 2 receiving terminal, 3 edge detection circuit, 4 1st counter, 5 waveform distortion detection circuit, 6 inversion circuit, 7 selector, 8 output terminal, 9 waveform distortion detection correction part, 10 transmission system determination part, 11 Rising point detection circuit, 12 second counter, 13 rising point cycle detection circuit, 14 rising point cycle storage memory, 15 transmission method judgment circuit, 50 majority decision circuit, 51-58 D flip-flop (DFF), 60 majority decision decision circuit, 63 Transmission system / speed judgment unit, 70 Transmission system / speed judgment circuit.

Claims (3)

受信端子を介して与えられる受信信号を受け、前記受信信号の連続する同一方向の遷移間の時間を検出する遷移検出部、
前記遷移検出部により検出された遷移間時間に従って、前記受信信号の少なくとも伝送方式を判定する伝送方式判定部、
前記受信信号の第1の論理レベルの継続時間を観測する観測部、
前記観測部により観測された継続時間と前記伝送方式判定部の判定結果とに基づいて前記受信信号の波形歪みを検出する波形歪み検出部、および
前記波形歪み検出部による波形歪み検出に応答して、前記波形歪みの発生期間の間前記受信信号を反転して補正信号を生成する歪み補正部を備える、デューティ補正回路。
A transition detection unit that receives a reception signal given through a reception terminal and detects a time between successive transitions in the same direction of the reception signal;
A transmission method determination unit that determines at least a transmission method of the received signal according to the time between transitions detected by the transition detection unit;
An observation unit for observing the duration of the first logic level of the received signal;
In response to waveform distortion detection by the waveform distortion detection unit, and a waveform distortion detection unit that detects waveform distortion of the received signal based on the duration time observed by the observation unit and the determination result of the transmission method determination unit A duty correction circuit comprising a distortion correction unit that inverts the received signal to generate a correction signal during the waveform distortion generation period.
前記伝送方式判定部は、前記検出された遷移間時間に従って前記受信信号の伝送速度をさらに判定し、
前記波形歪み検出部は、前記伝送方式および伝送速度に従って前記受信信号の波形歪みを検出する、請求項1記載のデューティ補正回路。
The transmission method determination unit further determines a transmission rate of the received signal according to the detected inter-transition time,
The duty correction circuit according to claim 1, wherein the waveform distortion detection unit detects waveform distortion of the received signal according to the transmission method and transmission speed.
前記受信信号を遅延して複数の遅延受信信号を生成し、前記複数の遅延受信信号の遷移の多数決により前記受信信号のインパルスノイズを除去し、該除去信号を前記遷移検出部に転送する多数決部をさらに備える、請求項1または2に記載のデューティ補正回路。   A majority decision unit that delays the reception signal to generate a plurality of delayed reception signals, removes impulse noise of the reception signal by majority decision of transition of the plurality of delayed reception signals, and transfers the removal signal to the transition detection unit The duty correction circuit according to claim 1, further comprising:
JP2009034262A 2009-02-17 2009-02-17 Duty correction circuit Withdrawn JP2010193085A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009034262A JP2010193085A (en) 2009-02-17 2009-02-17 Duty correction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009034262A JP2010193085A (en) 2009-02-17 2009-02-17 Duty correction circuit

Publications (1)

Publication Number Publication Date
JP2010193085A true JP2010193085A (en) 2010-09-02

Family

ID=42818667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009034262A Withdrawn JP2010193085A (en) 2009-02-17 2009-02-17 Duty correction circuit

Country Status (1)

Country Link
JP (1) JP2010193085A (en)

Similar Documents

Publication Publication Date Title
US7174484B2 (en) Data transmission system
JP5188287B2 (en) Communication device
JP5243877B2 (en) Communication device
JP2009050033A (en) Signal transmission method
CN101159532A (en) Clock synchronization circuit
US7876244B2 (en) Method for aligning a serial bit stream with a parallel output
EP1009125A2 (en) Bit synchronization circuit oversampling received data to determine content thereof
US20030061564A1 (en) Serial data extraction using two cycles of edge information
JP2010193085A (en) Duty correction circuit
US8472561B2 (en) Receiver circuit
US7079577B2 (en) Wide window decoder circuit for dual phase pulse modulation
US8432995B2 (en) Algorithmic matching of a deskew channel
JP4268498B2 (en) Phase error correction circuit, receiving apparatus using the same, and phase error correction method
JP4539392B2 (en) Data reader
JP4604628B2 (en) Receiver
CN105656828A (en) Decoder for decoding BPSK (Binary Phase Shift Keying) modulation signal sent by TYPE B card
JP3761887B2 (en) Known signal section detection circuit
JP3001414B2 (en) Code error correction device
JP2017163318A (en) Communication equipment and start-stop synchronization communication method
US8406362B2 (en) Communication device
JP2005333300A (en) Circuit and method for synchronization detection, and program
JP2022037647A (en) High-speed serial transmission circuit
JP2009253532A (en) Duty correction device
JP4180967B2 (en) Signal demodulator
JP3304752B2 (en) Pulse width data demodulator

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100602

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120501