JP2010191834A - Data processing system and microcomputer - Google Patents

Data processing system and microcomputer Download PDF

Info

Publication number
JP2010191834A
JP2010191834A JP2009037384A JP2009037384A JP2010191834A JP 2010191834 A JP2010191834 A JP 2010191834A JP 2009037384 A JP2009037384 A JP 2009037384A JP 2009037384 A JP2009037384 A JP 2009037384A JP 2010191834 A JP2010191834 A JP 2010191834A
Authority
JP
Japan
Prior art keywords
input
analog
capacitance
voltage
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009037384A
Other languages
Japanese (ja)
Other versions
JP2010191834A5 (en
Inventor
Minoru Kishi
実 岸
Yukihisa Hisanaga
幸久 尚永
Yoshimi Iso
佳実 磯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009037384A priority Critical patent/JP2010191834A/en
Publication of JP2010191834A publication Critical patent/JP2010191834A/en
Publication of JP2010191834A5 publication Critical patent/JP2010191834A5/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a data processing system which detects a change in a capacitance of a touch sensor with high accuracy by using a microcomputer. <P>SOLUTION: A voltage division node of a capacitance division circuit (CDC1) and a capacitance electrode of a touch sensor (8) are connected to an external input terminal (PG2) of a microcomputer (1) having a central processing unit (21), an analog-digital converting circuit (21), and an input buffer (101). The capacitance division circuit inputs a voltage signal obtained at the voltage division node by dividing an AC voltage to the analog-digital converting circuit via the input buffer, and the analog-digital converting circuit converts the voltage signal into digital data. At this time, the input buffer hides an input capacitance of the analog-digital converting circuit so that the input capacitance is not seen from the external input terminal. This makes the input capacitance of the analog-digital converting circuit not affect the detection accuracy of the divided voltage changed by a touch on the touch sensor. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、マイクロコンピュータに内蔵されるアナログ・ディジタル変換回路を用いてタッチセンサによる接触検知を行うデータ処理システム、および当該データ処理システムに用いるマイクロコンピュータに関する。   The present invention relates to a data processing system for performing contact detection by a touch sensor using an analog / digital conversion circuit built in a microcomputer, and a microcomputer used in the data processing system.

静電容量型のタッチセンサによる接触検知を行う計測技術について記載された文献として特許文献1がある。これによれば、図12に示すように、「スイッチSW1がONにされて、電源VccよりコンデンサCaが充電される。スイッチSW1がOFFにされることにより、コンデンサCaに充電された電荷が、コンデンサCs,Cxに移動する。所定の短時間だけスイッチSW2,SW3のオン・オフを繰り返すことによりコンデンサCaの充電電荷が抵抗Rを介してゆっくり放電されていく。未知のコンデンサCxの充電電圧Vxが比較器Compにより参照電圧Vrefと比較され、参照電圧Vrefより小さくなるまでのオン・オフの回数に基づいて、未知のコンデンサCxの静電容量が計算される。計算された未知のコンデンサCxの静電容量が人体の静電容量の近傍の値であるとき、人体が接触していると判定される。」とする。これにおいて、Cxをタッチセンサの静電容量とすれば、Vx=Cs/(Cx+Cs)であり、タッチセンサに人体が接触した方がVxの値が低くなる。したがって、Vxの放電カーブが閾値電圧を横切るまでの前記オン・オフ回数は、タッチセンサに人体が接触した方が少ない。これによってタッチセンサに人体が接触したことを検知することができる。   There is Patent Document 1 as a document describing a measurement technique for performing contact detection using a capacitive touch sensor. According to this, as shown in FIG. 12, “the switch SW1 is turned on and the capacitor Ca is charged from the power source Vcc. By turning off the switch SW1, the charge charged in the capacitor Ca is When the switches SW2 and SW3 are repeatedly turned on and off for a predetermined short time, the charge of the capacitor Ca is slowly discharged through the resistor R. The charge voltage Vx of the unknown capacitor Cx Is compared with the reference voltage Vref by the comparator Comp, and the capacitance of the unknown capacitor Cx is calculated based on the number of on / off times until it becomes smaller than the reference voltage Vref. When the capacitance is a value in the vicinity of the capacitance of the human body, it is determined that the human body is in contact. In this case, if Cx is the capacitance of the touch sensor, Vx = Cs / (Cx + Cs), and the value of Vx is lower when the human body is in contact with the touch sensor. Therefore, the number of on / off times until the discharge curve of Vx crosses the threshold voltage is less when the human body is in contact with the touch sensor. This makes it possible to detect that a human body has come into contact with the touch sensor.

特開2006−78292号公報JP 2006-78292 A

ここで、タッチセンサに人体が接触したときの静電容量(Cx)の変化は高々5ピコファラッド(pF)程度である。したがって、その変化をVxの変化として検知するためにはCsの容量値は5pFに対して大き過ぎないことが絶対条件となり、たとえば、数pFから数10pF程度とされる。   Here, the change in the capacitance (Cx) when the human body comes into contact with the touch sensor is about 5 picofarads (pF) at most. Therefore, in order to detect the change as a change in Vx, it is an absolute condition that the capacitance value of Cs is not too large with respect to 5 pF, and is set to, for example, about several pF to several tens pF.

本発明者は上記計測をアナログ・ディジタル変換器を内蔵するマイクロコンピュータを用いて行うことについて検討した。そのようなマイクロコンピュータにおいて、アナログ・ディジタル変換器のアナログ入力ポートには複数のアナログ入力チャネルを構成するためのトランスファスイッチが設けられ、夫々のトランスファスイッチは対応する外部アナログ入力端子に接続される。タッチセンサによる検知を行う場合、前記電圧Vxの検出ノードをマイクロコンピュータのアナログ入力端子に接続することなる。   The present inventor has studied to perform the above measurement using a microcomputer incorporating an analog / digital converter. In such a microcomputer, the analog input port of the analog / digital converter is provided with a transfer switch for constituting a plurality of analog input channels, and each transfer switch is connected to a corresponding external analog input terminal. When detection is performed by a touch sensor, the detection node of the voltage Vx is connected to an analog input terminal of the microcomputer.

しかしながら、前記アナログ入力端子には少なからず入力インピーダンスがある。半導体集積回路の外部端子には静電破壊防止用に数pF程度の容量が必ず接続されており、さらにその先方の回路の入力段には入力容量が存在する。特に、アナログ・ディジタル変換回路の初段にサンプルホールド回路が配置されていれば、そのサンプリング容量が入力容量として見える。サンプリング容量は通常数10pF程度になる。これを考慮すると、マイクロコンピュータのアナログ入力端子に前記Vxの検出ノードを単に接続すると、そのアナログ入力端子の入力容量が当該検出ノードから見えることになり、実質的に前記Csが大きくなり、タッチセンサの静電容量の変化に対するVxの変化が小さくなって、検出精度の低下、さらには誤検出の虞のあることが本発明者によって見出された。   However, the analog input terminal has an input impedance. A capacitance of about several pF is always connected to the external terminal of the semiconductor integrated circuit to prevent electrostatic breakdown, and there is an input capacitance in the input stage of the other circuit. In particular, if the sample-and-hold circuit is arranged at the first stage of the analog / digital conversion circuit, the sampling capacitor appears as an input capacitor. The sampling capacity is usually about several tens of pF. In consideration of this, when the detection node of Vx is simply connected to the analog input terminal of the microcomputer, the input capacitance of the analog input terminal can be seen from the detection node, and the Cs is substantially increased. It has been found by the present inventor that the change in Vx with respect to the change in the electrostatic capacity is reduced, the detection accuracy is lowered, and there is a risk of erroneous detection.

本発明の目的は、タッチセンサにおける静電容量の変化をマイクロコンピュータを用いて高精度に行うことができるデータ処理システムを提供することにある。   An object of the present invention is to provide a data processing system that can change the capacitance of a touch sensor with high accuracy using a microcomputer.

本発明の別の目的は、タッチセンサにおける静電容量の変化を高精度に検出するのに好適なマイクロコンピュータを提供することにある。   Another object of the present invention is to provide a microcomputer suitable for detecting a change in capacitance of a touch sensor with high accuracy.

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。   The following is a brief description of an outline of typical inventions disclosed in the present application.

すなわち、中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、及び入力バッファを有するマイクロコンピュータの前記入力バッファの外部入力端子に、分圧ノードに容量分割回路を接続すると共に、タッチセンサの容量電極を接続する。前記アナログ・ディジタル変換回路は、前記容量分割回路が交流電圧を分圧することによって前記分圧ノードに得られる電圧信号を前記入力バッファ経由で入力して、前記電圧信号をディジタルデータに変換する。このとき、前記入力バッファは前記外部入力端子から前記アナログ・ディジタル変換回路の入力容量が見えないように隠蔽する。すなわち、入力バッファはアナログ・ディジタル変換回路の入力容量よりも小さな入力容量を有する。例えば入力バッファは入力トランジスタのゲート容量を入力容量として備える。これにより、タッチセンサへの接触によって変化する分圧電圧の検出精度は、アナログ・ディジタル変換回路の入力容量の影響を受けて低下することはない。   That is, a capacitance dividing circuit is connected to a voltage dividing node and touched to an external input terminal of the input buffer of a microcomputer having a central processing unit, an analog / digital conversion circuit controlled by the central processing unit, and an input buffer. Connect the capacitive electrode of the sensor. The analog / digital conversion circuit converts the voltage signal into digital data by inputting a voltage signal obtained at the voltage dividing node when the capacitance dividing circuit divides an alternating voltage via the input buffer. At this time, the input buffer is hidden so that the input capacitance of the analog / digital conversion circuit cannot be seen from the external input terminal. That is, the input buffer has an input capacity smaller than that of the analog / digital conversion circuit. For example, an input buffer includes a gate capacitance of an input transistor as an input capacitance. As a result, the detection accuracy of the divided voltage that changes due to contact with the touch sensor does not decrease due to the influence of the input capacitance of the analog / digital conversion circuit.

タッチセンサへの導体接触の検知には、タッチセンサの静電容量をその要素に含む容量分割回路で分圧電圧を形成することによって行うものであり、特許文献1に記載の如く充電容量に対する充放電の繰り返しを必要とはしないから、低消費電力に寄与する。しかも、交流電圧を容量分割回路に供給して分圧電圧を発生させればよく、特許文献1のように充電後に徐々に放電を繰り返したときの残留電荷による検出ノードの電圧波形の遷移を追うことを要しないから、交流電圧の周波数は容量分圧が可能な数10kHz程度の低速でもよく、ノイズの影響を受け硬く、この点においても低消費電力に寄与する。更に、先行技術文献に記載の従来例のように検出ノードの電圧波形を充電電荷を徐々に放電させながら何回も判別することを要しないので、本発明はタッチセンサへの接触を高速に検知することができる。   The detection of the contact of the conductor with the touch sensor is performed by forming a divided voltage with a capacitance dividing circuit including the capacitance of the touch sensor as an element thereof. Since it does not require repeated discharge, it contributes to low power consumption. In addition, an AC voltage may be supplied to the capacitance dividing circuit to generate a divided voltage, and the voltage waveform of the detection node is tracked by the residual charge when discharging is gradually repeated after charging as in Patent Document 1. Therefore, the frequency of the AC voltage may be a low speed of about several tens of kilohertz capable of capacity division, and is hard to be affected by noise, which also contributes to low power consumption. Furthermore, unlike the conventional example described in the prior art document, it is not necessary to distinguish the voltage waveform of the detection node many times while gradually discharging the charge. Therefore, the present invention detects contact with the touch sensor at high speed. can do.

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。   The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.

すなわち、タッチセンサにおける静電容量の変化をマイクロコンピュータを用いて高精度に行うことができる。タッチセンサへの接触を高速に検知することができる。   That is, the capacitance of the touch sensor can be changed with high accuracy using a microcomputer. Contact with the touch sensor can be detected at high speed.

図1は本発明に係るデータ処理システム要部を例示するブロック図である。FIG. 1 is a block diagram illustrating the main part of a data processing system according to the present invention. 図2は本発明に係るマイクロコンピュータの構成を例示するブロック図である。FIG. 2 is a block diagram illustrating the configuration of the microcomputer according to the present invention. 図3は図1の出力バッファと入力バッファの詳細を例示する回路図である。FIG. 3 is a circuit diagram illustrating details of the output buffer and the input buffer of FIG. 図4はタッチセンサに対する導体接触検知の処理フローを例示するフローチャートである。FIG. 4 is a flowchart illustrating a processing flow of conductor contact detection with respect to the touch sensor. 図5はタッチセンサに対する導体接触検知のための専用インタフェースハードをマイクロコンピュータが備える場合のシステム構成を例示するブロック図である。FIG. 5 is a block diagram exemplifying a system configuration in the case where the microcomputer has a dedicated interface hardware for detecting a conductor contact with the touch sensor. 図6は図5における出力バッファと入力バッファの具体例を示す回路図である。FIG. 6 is a circuit diagram showing a specific example of the output buffer and the input buffer in FIG. 図7は容量分圧された電圧を入力する入力バッファの増幅度を1より大きくしたマイクロコンピュータを例示するブロック図である。FIG. 7 is a block diagram exemplifying a microcomputer in which the amplification degree of the input buffer for inputting the voltage divided by capacitance is larger than 1. 図8は外部で交流電圧を昇圧するようにした例を示すブロック図である。FIG. 8 is a block diagram showing an example in which the AC voltage is boosted externally. 図9は容量分割回路への交流電圧の印加をマイクロコンピュータ1とは別の外部回路から行う場合の例を示すブロック図である。FIG. 9 is a block diagram showing an example in which an AC voltage is applied to the capacitance dividing circuit from an external circuit different from the microcomputer 1. 図10はアナログ入力ポートを用いて容量分圧電圧をマイクロコンピュータが入力する例を示すブロック図である。FIG. 10 is a block diagram showing an example in which a microcomputer inputs a capacitance divided voltage using an analog input port. 図11はADC21の具体例を示すブロック図である。FIG. 11 is a block diagram showing a specific example of the ADC 21. 図12は特許文献1によるタッチセンサにおける導体接触検知の原理説明図である。FIG. 12 is a diagram for explaining the principle of conductor contact detection in the touch sensor disclosed in Patent Document 1.

1.実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
1. First, an outline of a typical embodiment of the invention disclosed in the present application will be described. Reference numerals in the drawings referred to in parentheses in the outline description of the representative embodiments merely exemplify what are included in the concept of the components to which the reference numerals are attached.

〔1〕本発明の代表的な実施の形態に係るデータ処理システムは、中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、及び入力バッファを有するマイクロコンピュータと、前記入力バッファの外部入力端子に分圧ノードが接続された容量分割回路と、前記外部入力端子に容量電極が接続されたタッチセンサと、を有する。前記入力バッファは前記外部入力端子から前記アナログ・ディジタル変換回路の入力容量が見えないように隠蔽する。前記アナログ・ディジタル変換回路は、前記容量分割回路が交流電圧を分圧することによって前記分圧ノードに得られる電圧信号を前記入力バッファ経由で入力して、前記電圧信号をディジタルデータに変換する。前記中央処理装置は前記ディジタルデータに基づいてタッチセンサの静電容量の変化を検出する。   [1] A data processing system according to a typical embodiment of the present invention includes a central processing unit, an analog / digital conversion circuit controlled by the central processing unit, a microcomputer having an input buffer, and the input buffer. A capacitance dividing circuit having a voltage dividing node connected to the external input terminal; and a touch sensor having a capacitance electrode connected to the external input terminal. The input buffer is concealed so that the input capacitance of the analog / digital conversion circuit cannot be seen from the external input terminal. The analog / digital conversion circuit converts the voltage signal into digital data by inputting a voltage signal obtained at the voltage dividing node when the capacitance dividing circuit divides an alternating voltage via the input buffer. The central processing unit detects a change in capacitance of the touch sensor based on the digital data.

〔2〕項1のデータ処理システムにおいて、前記アナログ・ディジタル変換回路は、入力電圧をサンプルホールド回路でサンプリングし、容量アレイ型の局部ディジタル・アナログ変換回路で参照電圧を発生し、入力電圧と前記参照電圧を比較器で比較し、その比較結果にしたがって最上位ビットから逐次ビット毎に変換ビットを決定するとともに、その比較結果にしたがって次の下位ビット判定のための参照電圧を生成する、電荷再配分による逐次比較型アナログ・ディジタル変換回路である。   [2] In the data processing system according to item 1, the analog / digital conversion circuit samples the input voltage with a sample-and-hold circuit, generates a reference voltage with a capacitance array type local digital / analog conversion circuit, The reference voltage is compared by a comparator, a conversion bit is determined for each successive bit from the most significant bit according to the comparison result, and a reference voltage for determining the next lower bit is generated according to the comparison result. It is a successive approximation type analog-digital conversion circuit by distribution.

〔3〕項1のデータ処理システムにおいて、前記入力バッファは前記外部入力端子から入力を受ける入力トランジスタのゲート容量を入力容量として備える。   [3] In the data processing system according to item 1, the input buffer includes a gate capacitance of an input transistor receiving an input from the external input terminal as an input capacitance.

〔4〕項1のデータ処理システムにおいて、前記容量分割回路は、一方の容量電極に前記交流電圧が印加され他方の容量電極に前記分圧ノードが接続する第1容量素子(2,4,6)と前記分圧ノードに接続される寄生容量成分(3,5,7)との直列回路からなる。   [4] In the data processing system according to item 1, the capacitor dividing circuit includes a first capacitor element (2, 4, 6) in which the AC voltage is applied to one capacitor electrode and the voltage dividing node is connected to the other capacitor electrode. ) And a parasitic capacitance component (3, 5, 7) connected to the voltage dividing node.

〔5〕項1のデータ処理システムにおいて、前記マクロコンピュータは前記交流電圧を出力する出力バッファを更に有する。CPUのよるプログラム制御又は専用ロジック回路(125)により、アナログ・ディジタル変換回路による変換動作と交流電圧の出力動作とを容易に同期化することが可能になる。   [5] In the data processing system according to item 1, the macro computer further includes an output buffer for outputting the AC voltage. The program control by the CPU or the dedicated logic circuit (125) makes it possible to easily synchronize the conversion operation by the analog / digital conversion circuit and the output operation of the AC voltage.

〔6〕項5のデータ処理システムにおいて、前記中央処理装置は前記出力バッファから所定の周期でハイレベルとローレベルを交互に出力することによって前記交流電圧を出力する。CPUのよるプログラム制御によって容易に前記交流電圧を出力することができる。   [6] In the data processing system according to item 5, the central processing unit outputs the AC voltage by alternately outputting a high level and a low level from the output buffer at a predetermined cycle. The AC voltage can be easily output by program control by the CPU.

〔7〕項5のデータ処理システムにおいて、前記マイクロコンピュータはパルス幅変調回路(29)を有し、前記出力バッファは前記パルス幅変調回路で生成されるパルス幅の方形パルス電圧を前記交流電圧として出力する。CPUのよるプログラム制御によって更に容易に前記交流電圧を出力することができる。   [7] In the data processing system according to item 5, the microcomputer has a pulse width modulation circuit (29), and the output buffer uses a square pulse voltage having a pulse width generated by the pulse width modulation circuit as the AC voltage. Output. The AC voltage can be more easily output by program control by the CPU.

〔8〕項6のデータ処理システムにおいて、前記アナログ・ディジタル変換回路は、前記出力バッファのハイレベル出力動作に同期して前記電圧信号をディジタルデータに変換する。   [8] In the data processing system according to item 6, the analog / digital conversion circuit converts the voltage signal into digital data in synchronization with a high level output operation of the output buffer.

〔9〕項8のデータ処理システムにおいて、前記マイクロコンピュータは、前記ディジタルデータが閾値を超えて変化することによって、タッチセンサに導体が接触したことを判別する。   [9] In the data processing system according to item 8, the microcomputer determines that the conductor is in contact with the touch sensor when the digital data changes beyond a threshold value.

〔10〕項9のデータ処理システムにおいて、前記マイクロコンピュータは、定期的に前記閾値の校正を行う。温度や湿度等の雰囲気や製造バラツキなどによって容量分割回路の容量値や入力バッファの入力容量がばらついたとき、検出精度を維持することができる。   [10] In the data processing system according to item 9, the microcomputer periodically calibrates the threshold value. When the capacitance value of the capacitance dividing circuit and the input capacitance of the input buffer vary due to an atmosphere such as temperature and humidity, manufacturing variations, and the like, the detection accuracy can be maintained.

〔11〕項5のデータ処理システムにおいて、前記マイクロコンピュータはアナログ入力ポートを更に有する。前記入力バッファ及び前記出力バッファは汎用ポートに含まれる。前記汎用ポートは前記入力バッファの出力を前記アナログ・ディジタル変換回路又はその他の回路に何れに供給するかを選択する第1セレクタを有する。前記アナログポートは、複数のアナログ入力端子の何れを後段に導通させるかを選択する第2セレクタと、前記第1セレクタで選択された信号又は前記第2セレクタで選択された信号の何れを前記アナログ・ディジタル変換回路に供給するかを選択する第3セレクタとを有する。これにより、アナログ・ディジタル変換回路の入力バッファとして汎用ポートの入力バッファを流用することができる。したがって、入力バッファを特別に備えたアナログポートを追加することを要しない。通常のアナログ・ディジタル変換入力を受けるアナログポートはアナログ入力チャネルを選択するための選択スイッチが配置され、入力バッファは設けられず、入力バッファによるアナログ値の変化が抑制されているのが一般的である。   [11] In the data processing system according to item 5, the microcomputer further includes an analog input port. The input buffer and the output buffer are included in a general-purpose port. The general-purpose port has a first selector that selects which of the output of the input buffer is supplied to the analog / digital conversion circuit or other circuits. The analog port includes: a second selector that selects which of a plurality of analog input terminals is to be conducted to a subsequent stage; and a signal selected by the first selector or a signal selected by the second selector is the analog selector. A third selector that selects whether to supply to the digital conversion circuit. As a result, the input buffer of the general-purpose port can be used as the input buffer of the analog / digital conversion circuit. Therefore, it is not necessary to add an analog port having a special input buffer. Analog ports that receive normal analog-to-digital conversion inputs are generally equipped with a selector switch for selecting an analog input channel, no input buffer is provided, and changes in analog values due to the input buffer are generally suppressed. is there.

〔12〕項1のデータ処理システムにおいて、前記入力バッファは増幅率が1より大きい増幅器である。アナログ値それ自体の精度を厳しく問題にしなくても済むから、入力データを増幅して、タッチセンサへの接触検知を更に容易化することができる。   [12] In the data processing system according to item 1, the input buffer is an amplifier having an amplification factor greater than one. Since the accuracy of the analog value itself does not have to be a serious problem, it is possible to amplify the input data and further facilitate contact detection to the touch sensor.

〔13〕項1のデータ処理システムにおいて、前記増幅器とアナログ・ディジタル変換回路との間にローパスフィルタを配置した。増幅度を上げることによって相対的に大きくなる高域ノイズを低減できるので、分圧電圧の変化を検出する精度を向上させることができる。   [13] In the data processing system according to item 1, a low-pass filter is disposed between the amplifier and the analog / digital conversion circuit. Since the high frequency noise that becomes relatively large can be reduced by increasing the amplification degree, it is possible to improve the accuracy of detecting a change in the divided voltage.

〔14〕<複数チャネル化>本発明の別の観点によるデータ処理システムは、中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、複数の入力バッファ、及び前記複数の入力バッファの出力を選択して前記アナログ・ディジタル変換回路に供給するセレクタを有するマイクロコンピュータと、夫々の前記入力バッファの外部入力端子に分圧ノードが個別に接続された複数の容量分割回路と、夫々の前記外部入力端子に容量電極が個別に接続された複数のタッチセンサと、を有する。夫々の前記入力バッファは対応する前記外部入力端子から前記アナログ・ディジタル変換回路の入力容量が見えないように隠蔽する。前記アナログ・ディジタル変換回路は、前記容量分割回路が交流電圧を分圧することによって前記分圧ノードに得られる電圧信号を前記入力バッファ経由で入力して前記電圧信号をディジタルデータに変換する。前記中央処理装置は前記ディジタルデータに基づいてタッチセンサの静電容量の変化を検出する。タッチセンサへの導体接触検知を多チャンネル化する場合にも、上記同様野作用効果を得ることができる。   [14] <Multiple channelization> A data processing system according to another aspect of the present invention includes a central processing unit, an analog / digital conversion circuit controlled by the central processing unit, a plurality of input buffers, and a plurality of input buffers. A microcomputer having a selector for selecting an output to be supplied to the analog / digital conversion circuit; a plurality of capacitance dividing circuits each having a voltage dividing node individually connected to an external input terminal of each of the input buffers; And a plurality of touch sensors having capacitance electrodes individually connected to the external input terminals. Each of the input buffers is hidden so that the input capacitance of the analog / digital conversion circuit cannot be seen from the corresponding external input terminal. The analog / digital conversion circuit converts the voltage signal into digital data by inputting the voltage signal obtained at the voltage dividing node when the capacitance dividing circuit divides the alternating voltage through the input buffer. The central processing unit detects a change in capacitance of the touch sensor based on the digital data. The same field effect as described above can also be obtained when multi-channel detection of conductor contact to the touch sensor is performed.

〔15〕項14のデータ処理システムにおいて、前記マイクロコンピュータは前記セレクタの選択を制御する制御データを格納するレジスタを有し、前記中央処理装置は前記レジスタをアクセス可能である。中央処理装置のプログラム制御によってタッチセンサへの導体接触検知の多チャンネル化を容易に制御することができる。   [15] In the data processing system according to item 14, the microcomputer has a register for storing control data for controlling selection of the selector, and the central processing unit can access the register. The multi-channel detection of the conductor contact detection to the touch sensor can be easily controlled by the program control of the central processing unit.

〔16〕項14のデータ処理システムにおいて、前記入力バッファは前記外部入力端子から入力を受ける入力トランジスタのゲート容量を入力容量として備える。   [16] In the data processing system according to item 14, the input buffer includes a gate capacitance of an input transistor receiving an input from the external input terminal as an input capacitance.

〔17〕本発明の更に別の観点によるデータ処理システムは、中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、及び入力バッファを有するマイクロコンピュータと、前記入力バッファの外部入力端子に分圧ノードが接続された容量分割回路と、前記外部入力端子に容量電極が接続されたタッチセンサと、を有する。前記入力バッファは前記外部入力端子の外において前記容量分割回路の分圧ノードよりも下流に接続する容量よりも小さな入力容量を有する。前記アナログ・ディジタル変換回路は、前記容量分割回路が交流電圧を分圧することによって前記分圧ノードに得られる電圧信号を前記入力バッファ経由で入力して前記電圧信号をディジタルデータに変換する。前記中央処理装置は前記ディジタルデータに基づいてタッチセンサの静電容量の変化を検出する。項1とは入力バッファの入力インピーダンスの既定の仕方が異なり、上記同様の作用効果を奏する。   [17] A data processing system according to still another aspect of the present invention includes a central processing unit, an analog / digital conversion circuit controlled by the central processing unit, a microcomputer having an input buffer, and an external input terminal of the input buffer. And a touch sensor in which a capacitive electrode is connected to the external input terminal. The input buffer has an input capacitance smaller than a capacitance connected downstream of the voltage dividing node of the capacitance dividing circuit outside the external input terminal. The analog / digital conversion circuit converts the voltage signal into digital data by inputting the voltage signal obtained at the voltage dividing node when the capacitance dividing circuit divides the alternating voltage through the input buffer. The central processing unit detects a change in capacitance of the touch sensor based on the digital data. Item 1 differs from item 1 in the way of setting the input impedance of the input buffer, and has the same effect as described above.

〔18〕本発明の更に別の観点によるデータ処理システムは、中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、及び入力バッファを有するマイクロコンピュータと、前記入力バッファの外部入力端子に分圧ノードが接続された容量分割回路と、前記外部入力端子に容量電極が接続されたタッチセンサと、を有する。前記入力バッファは前記アナログ・ディジタル変換回路の入力容量よりも小さな入力容量を有する。前記アナログ・ディジタル変換回路は、前記容量分割回路が交流電圧を分圧することによって前記分圧ノードに得られる電圧信号を前記入力バッファ経由で入力して前記電圧信号をディジタルデータに変換する。前記中央処理装置は前記ディジタルデータに基づいてタッチセンサの静電容量の変化を検出する。データ処理システム。項1とは入力バッファの入力インピーダンスの既定の仕方が異なり、上記同様の作用効果を奏する。   [18] A data processing system according to still another aspect of the present invention includes a central processing unit, an analog / digital conversion circuit controlled by the central processing unit, a microcomputer having an input buffer, and an external input terminal of the input buffer. And a touch sensor in which a capacitive electrode is connected to the external input terminal. The input buffer has an input capacitance smaller than that of the analog / digital conversion circuit. The analog / digital conversion circuit converts the voltage signal into digital data by inputting the voltage signal obtained at the voltage dividing node when the capacitance dividing circuit divides the alternating voltage through the input buffer. The central processing unit detects a change in capacitance of the touch sensor based on the digital data. Data processing system. Item 1 differs from item 1 in the way of setting the input impedance of the input buffer, and has the same effect as described above.

〔19〕項18のデータ処理システムにおいて、前記アナログ・ディジタル変換回路は、入力電圧をサンプルホールド回路でサンプリングし、容量アレイ型の局部ディジタル・アナログ変換回路で参照電圧を発生し、入力電圧と前記参照電圧を比較器で比較し、その比較結果にしたがって最上位ビットから逐次ビット毎に変換ビットを決定するとともに、その比較結果にしたがって次の下位ビット判定のための参照電圧を生成する、電荷再配分による逐次比較型アナログ・ディジタル変換回路である。   [19] In the data processing system according to item 18, the analog-to-digital conversion circuit samples the input voltage with a sample-and-hold circuit, generates a reference voltage with a capacitor array type local digital-to-analog conversion circuit, The reference voltage is compared by a comparator, a conversion bit is determined for each successive bit from the most significant bit according to the comparison result, and a reference voltage for determining the next lower bit is generated according to the comparison result. It is a successive approximation type analog-digital conversion circuit by distribution.

〔20〕項18のデータ処理システムにおいて、前記入力バッファは、前記入力容量として、前記外部入力端子から入力を受ける入力トランジスタのゲート容量を有する。   [20] In the data processing system according to item 18, the input buffer has a gate capacitance of an input transistor receiving an input from the external input terminal as the input capacitance.

〔21〕本発明に係るマイクロコンピュータは、中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、汎用ポート、アナログポート、及びレジスタを備え、半導体集積回路化されている。前記汎用ポートは出力バッファと入力バッファを有する。前記汎用ポート(23)は前記入力バッファの出力を前記アナログ・ディジタル変換回路又はその他の回路の何れに供給するかを選択する第1セレクタ(104〜106)を有する。前記入力バッファは前記外部入力端子から入力を受ける入力トランジスタのゲート容量を入力容量として備える。前記アナログポート(22)は、複数のアナログ入力端子の何れを後段に導通させるかを選択する第2セレクタ(115)と、前記第1セレクタで選択された信号又は前記第2セレクタで選択された信号の何れを前記アナログ・ディジタル変換回路に供給するかを選択する第3セレクタ(113)とを有する。前記レジスタは、前記第1セレクタ、第2セレクタ及び第3セレクタの選択を制御する制御データを格納する。前記中央処理装置は前記レジスタをアクセス可能である。上記データ処理方法に好適なマイクロコンピュータとすることができる。   [21] A microcomputer according to the present invention includes a central processing unit, an analog / digital conversion circuit controlled by the central processing unit, a general-purpose port, an analog port, and a register, and is formed as a semiconductor integrated circuit. The general-purpose port has an output buffer and an input buffer. The general-purpose port (23) has a first selector (104 to 106) for selecting whether the output of the input buffer is supplied to the analog / digital conversion circuit or another circuit. The input buffer includes a gate capacitance of an input transistor that receives an input from the external input terminal as an input capacitance. The analog port (22) is selected by the second selector (115) for selecting which of the plurality of analog input terminals is to be conducted to the subsequent stage, and the signal selected by the first selector or the second selector And a third selector (113) for selecting which of the signals is supplied to the analog / digital conversion circuit. The register stores control data for controlling selection of the first selector, the second selector, and the third selector. The central processing unit can access the register. A microcomputer suitable for the data processing method can be obtained.

〔22〕項21のマイクロコンピュータにおいて、前記アナログ・ディジタル変換回路は、入力電圧をサンプルホールド回路でサンプリングし、容量アレイ型の局部ディジタル・アナログ変換回路で参照電圧を発生し、入力電圧と前記参照電圧を比較器で比較し、その比較結果にしたがって最上位ビットから逐次ビット毎に変換ビットを決定するとともに、その比較結果にしたがって次の下位ビット判定のための参照電圧を生成する、電荷再配分による逐次比較型アナログ・ディジタル変換回路である。   [22] In the microcomputer according to item 21, the analog / digital conversion circuit samples an input voltage by a sample-and-hold circuit, generates a reference voltage by a capacitance array type local digital / analog conversion circuit, and the input voltage and the reference Charge redistribution that compares the voltage with a comparator, determines conversion bits for each bit sequentially from the most significant bit according to the comparison result, and generates a reference voltage for the next lower bit determination according to the comparison result Is a successive approximation type analog-digital conversion circuit.

2.実施の形態の詳細
実施の形態について更に詳述する。
2. Details of Embodiments Embodiments will be further described in detail.

図2には本発明に係るマイクロコンピュータの構成が概略的に示される。同図に示されるマイクロコンピュータ(MCU)1は、相補型MOS集積回路製造技術などによって単結晶シリコン等の1個の半導体基板に形成される。   FIG. 2 schematically shows the configuration of the microcomputer according to the present invention. A microcomputer (MCU) 1 shown in the figure is formed on a single semiconductor substrate such as single crystal silicon by a complementary MOS integrated circuit manufacturing technique or the like.

マイクロコンピュータ1は、中央処理装置(CPU)20、CPU20のワーク領域とされるRAM25、CPU20が実行するプログラムやプログラムの実行にCPU20が利用するパラメータデータなどを格納する不揮発性メモリ(ROM)26、周辺回路からの割り込み要求に応答してCPU20に割り込みを与える割り込みコントローラ(INTC)27、及び周辺回路を備え、内部バス31を共有する。周辺回路として、マイクロコンピュータ1内部の同期クロック信号を生成するクロックパルスジェネレータ(CPG)30、タイマカウンタ(TMR)28、パルス幅変調回路(PWM)29、アナログ・ディジタル変換回路(ADC)21、アナログポート(APRT)22、汎用ポート(GPRT)23,24を有する。CPG30はクロック端子EXTAL,XTALに結合された振動子(図示せず)に自励発振、又は当該端子から供給されるシステムクロック信号(図示せず)に基づいて内部同期クロック信号を生成する。APRT22には外部アナログ入力端子PA1〜PAnが接続される。汎用ポート23,24にはデータの入出力、アドレス出力、その他の信号の入出力に用いられる外部汎用端子PG1〜PGm,PGn〜PGxが接続される。詳細は後述するが、ADC21にはAPRT22から出力されるアナログ信号又はGPRT23から出力されるアナログ信号が供給される。図2においてADC21に至る2点鎖線はアナログ信号の入力経路を概念的に示すものである。   The microcomputer 1 includes a central processing unit (CPU) 20, a RAM 25 as a work area of the CPU 20, a non-volatile memory (ROM) 26 for storing programs executed by the CPU 20, parameter data used by the CPU 20 for executing the programs, An interrupt controller (INTC) 27 that gives an interrupt to the CPU 20 in response to an interrupt request from a peripheral circuit and a peripheral circuit are provided, and the internal bus 31 is shared. As peripheral circuits, a clock pulse generator (CPG) 30 that generates a synchronous clock signal inside the microcomputer 1, a timer counter (TMR) 28, a pulse width modulation circuit (PWM) 29, an analog / digital conversion circuit (ADC) 21, an analog A port (APRT) 22 and general-purpose ports (GPRT) 23 and 24 are provided. The CPG 30 generates self-excited oscillation in a vibrator (not shown) coupled to clock terminals EXTAL and XTAL or generates an internal synchronous clock signal based on a system clock signal (not shown) supplied from the terminal. External analog input terminals PA1 to PAn are connected to APRT22. The general-purpose ports 23 and 24 are connected to external general-purpose terminals PG1 to PGm and PGn to PGx used for data input / output, address output, and other signal input / output. As will be described in detail later, the ADC 21 is supplied with an analog signal output from the APRT 22 or an analog signal output from the GPRT 23. In FIG. 2, a two-dot chain line leading to the ADC 21 conceptually indicates an analog signal input path.

図1には本発明に係るデータ処理システムとして図2のマイクロコンピュータ1を用いてタッチセンサの導体接触検知を行なうデータ処理システムの要部が例示される。   FIG. 1 illustrates a main part of a data processing system for detecting a conductor contact of a touch sensor using the microcomputer 1 of FIG. 2 as a data processing system according to the present invention.

8,9,10はタッチセンサである。タッチセンサは容量電極を有し、誘電体を介して容量電極に人体等の導体が接触すると、その静電容量が大きくなる。この変化を容量分割回路とマイクロコンピュータ1を用いて検出する。   8, 9, and 10 are touch sensors. The touch sensor has a capacitive electrode, and when a conductor such as a human body comes into contact with the capacitive electrode via a dielectric, the capacitance increases. This change is detected by using the capacity dividing circuit and the microcomputer 1.

CDC1は分圧ノードDN1を挟んで直列された容量2,3によって構成された容量分割回路であり、分圧ノードDN1にタッチセンサ8の容量電極が結合される。CDC2は分圧ノードDN2を挟んで直列された容量4,5によって構成された容量分割回路であり、分圧ノードDN2にタッチセンサ9の容量電極が結合される。CDC3は分圧ノードDN1を挟んで直列された容量6,7によって構成された容量分割回路であり、分圧ノードDN3にタッチセンサ10の容量電極が結合される。   The CDC1 is a capacitance dividing circuit configured by capacitors 2 and 3 connected in series with the voltage dividing node DN1 interposed therebetween, and the capacitance electrode of the touch sensor 8 is coupled to the voltage dividing node DN1. The CDC2 is a capacitance dividing circuit configured by capacitors 4 and 5 connected in series with the voltage dividing node DN2 interposed therebetween, and the capacitance electrode of the touch sensor 9 is coupled to the voltage dividing node DN2. The CDC3 is a capacitance dividing circuit configured by capacitors 6 and 7 connected in series with the voltage dividing node DN1 interposed therebetween, and the capacitance electrode of the touch sensor 10 is coupled to the voltage dividing node DN3.

夫々の容量分割回路CDC1,CDC2,CDC3の一端は外部出力端子PG1に共通接続され、分圧ノードDN1,DN2,DN3は外部出力端子PG2,PG2,PG4に個別に接続される。は出力バッファ100から交流電圧して例えば方形パルス電圧が主低の周波数で印加される。夫々の容量分割回路CDC1,CDC2,CDC3の他端は回路の接地電圧(グランド電圧)Vssに結合される。   One end of each capacitance dividing circuit CDC1, CDC2, CDC3 is commonly connected to the external output terminal PG1, and the voltage dividing nodes DN1, DN2, DN3 are individually connected to the external output terminals PG2, PG2, PG4. Is an alternating voltage from the output buffer 100, for example, a square pulse voltage is applied at a low frequency. The other ends of the respective capacitance dividing circuits CDC1, CDC2, CDC3 are coupled to a circuit ground voltage (ground voltage) Vss.

汎用ポート23は代表的に示された出力ファッファ100及び入力バッファ101〜103を有する。出力バッファ100は、特に制限されないが、CMOS等のプッシュ・プル回路で構成される。入力バッファ101〜103は、特に制限されないが、ソースフォロア回路で構成される。出力バッファ100や入力バッファ101〜103は、図示を省略するポートデータレジスタに接続され、これを介してバス31からポートデータレジスタにラッチされたデータを出力バッファ100が出力し、入力バッファ101〜103に入力されてポートデータレジスタにラッチされたデータがバス31に供給される。特に汎用ポート23においては、入力バッファ101〜103の出力を後段のポートデータレジスタに供給するか又はADC21に向けて供給するかを選択する出力選択回路(OSL)104,105,106を有する。要するには、アナログ入力を、汎用ポート23の入力バッファ回路を介してADC321に供給するための経路を選択可能になっている。アナログ入力のためにアナログポートに専用の入力バッファを配置することを要しない。これに応じて、複数のアナログ入力チャネルを選択的に利用可能なアナログポート22には、選択されたアナログ入力チャネルからの入力信号又は汎用ポート23から出力セレクタ104〜106で選択されてきた信号を選択する入力セレクタ(ISL)113を備える。アナログチャネルの選択、即ち、外部アナログ入力端子PA1,PA2,PA3の選択はトランスファスイッチ(TR)110,11,112からなる入力セレクタ115によって行われる。セレクタ104〜106による選択状態を決定する選択制御データは、特に制限されないが、CPU20によってレジスタ(GPREG)32に設定される。セレクタ113,115による選択状態を決定する選択制御データは、特に制限されないが、CPU20によってレジスタ(APREG)33に設定される。   The general-purpose port 23 includes an output buffer 100 and input buffers 101 to 103 that are representatively shown. Although the output buffer 100 is not particularly limited, the output buffer 100 is configured by a push-pull circuit such as a CMOS. The input buffers 101 to 103 are configured with a source follower circuit although not particularly limited. The output buffer 100 and the input buffers 101 to 103 are connected to a port data register (not shown), and the output buffer 100 outputs the data latched in the port data register from the bus 31 through this, and the input buffers 101 to 103 are output. The data latched in the port data register is supplied to the bus 31. In particular, the general-purpose port 23 includes output selection circuits (OSL) 104, 105, and 106 that select whether the output of the input buffers 101 to 103 is supplied to the port data register in the subsequent stage or supplied to the ADC 21. In short, a path for supplying analog input to the ADC 321 via the input buffer circuit of the general-purpose port 23 can be selected. It is not necessary to arrange a dedicated input buffer in the analog port for analog input. In response to this, the analog port 22 that can selectively use a plurality of analog input channels receives an input signal from the selected analog input channel or a signal selected by the output selectors 104 to 106 from the general-purpose port 23. An input selector (ISL) 113 for selection is provided. Selection of the analog channel, that is, selection of the external analog input terminals PA1, PA2, and PA3 is performed by an input selector 115 including transfer switches (TR) 110, 11, and 112. The selection control data for determining the selection state by the selectors 104 to 106 is not particularly limited, but is set in the register (GPREG) 32 by the CPU 20. The selection control data for determining the selection state by the selectors 113 and 115 is not particularly limited, but is set in the register (APREG) 33 by the CPU 20.

セレクタ113の出力にADC21のアナログ入力端子が結合される。図1において35はADC21のサンプルホールド回路が有するサンプリング容量を含む入力容量を明示的に示すものである。   The analog input terminal of the ADC 21 is coupled to the output of the selector 113. In FIG. 1, reference numeral 35 explicitly indicates an input capacitor including a sampling capacitor included in the sample hold circuit of the ADC 21.

図3には図1の出力バッファ100と入力バッファ104〜106の詳細が示されている。100A,100Bは出力バッファ100のプッシュ・プルトランジスタを模式的に表す。101A,102A,103Aは入力バッファ104〜106がソースフォロア回路で構成されている場合のNチャネル型MOSトランジスタ、101B,102B,103Bは同じく抵抗素子を表す。   FIG. 3 shows details of the output buffer 100 and the input buffers 104 to 106 in FIG. Reference numerals 100A and 100B schematically represent push-pull transistors of the output buffer 100. Reference numerals 101A, 102A, and 103A denote N-channel MOS transistors when the input buffers 104 to 106 are configured as source follower circuits, and reference numerals 101B, 102B, and 103B denote resistance elements.

ADC21の具体例は図11に示される。ADC21は、特に制限されないが、電荷再配分による逐次比較型アナログ・ディジタル変換回路として構成され、サンプルホールド回路(S/H)200、比較器201、逐次比較レジスタ(SAREG)202、局部ディジタル・アナログ変換回路(LCLDAC)203、基準電圧発生回路(VREFG)204、出力レジスタ(OTREG)205、及び制御回路(CONT)206を備える。クロック信号CLKが制御回路206及びサンプルホールド回路200に供給されて、クロック信号CLKに同期してアナログ・ディジタル変換動作が行われる。LCLDAC203は2進重み付けされた容量アレイを備え電化再配分によってディジタル・アナログ変換をアナログ行う。   A specific example of the ADC 21 is shown in FIG. Although not particularly limited, the ADC 21 is configured as a successive approximation type analog-digital conversion circuit by charge redistribution, and includes a sample hold circuit (S / H) 200, a comparator 201, a successive approximation register (SAREG) 202, a local digital / analog. A conversion circuit (LCLDAC) 203, a reference voltage generation circuit (VREFG) 204, an output register (OTREG) 205, and a control circuit (CONT) 206 are provided. The clock signal CLK is supplied to the control circuit 206 and the sample hold circuit 200, and an analog / digital conversion operation is performed in synchronization with the clock signal CLK. The LCLDAC 203 includes a binary weighted capacitor array and performs digital-to-analog conversion by analog redistribution.

入力電圧Vinをサンプルホールド回路(S/H)200でサンプリングし、局部ディジタル・アナログ変換回路201で参照電圧を発生し、入力電圧と前記参照電圧を比較器201で比較し、その比較結果にしたがって最上位ビットから逐次ビット毎に変換ビットを決定するとともに、その比較結果にしたがって次の下位ビット判定のための参照電圧を生成する、すなわち、入力電圧Vinをサンプルホールドし、LCLDAC203でそのフルケース電圧(FS)の半分の電圧(1/2FS)を生成し、比較器201で入力電圧がフルケース電圧の半分の電圧よりも大きいかを判別し、大きければ“1”、小さければ“0”を最上位ビットに設定する。次に前の判別が“1”のときは(1/2+1/4)FS、“0”のときは(1/2−1/4)FSの電圧をLCLDAC203で発生して入力電圧Vinと比較し、第2番目のビットの値を同様に“1”又は“0”と決定する。このような動作を最下位ビットの値が決まるまで繰り返し、最後に出力レジスタに205が変換結果としてのディジタルデータが得られる。   The input voltage Vin is sampled by a sample hold circuit (S / H) 200, a reference voltage is generated by a local digital / analog converter circuit 201, the input voltage and the reference voltage are compared by a comparator 201, and the comparison result is obtained. A conversion bit is determined for each successive bit from the most significant bit, and a reference voltage for determining the next lower bit is generated according to the comparison result, that is, the input voltage Vin is sampled and held, and the full-case voltage is obtained by the LCLDAC 203 A voltage (1 / 2FS) that is half of (FS) is generated, and the comparator 201 determines whether the input voltage is larger than half of the full-case voltage. Set to the most significant bit. Next, when the previous determination is “1”, a voltage of (1/2 + 1/4) FS is generated by the LCLDAC 203 and compared with the input voltage Vin when it is “0”. Similarly, the value of the second bit is determined to be “1” or “0”. Such an operation is repeated until the value of the least significant bit is determined, and finally, digital data 205 is obtained as a conversion result in the output register 205.

図1及び図3において入力バッファ101,102,103の入力容量はADC21の入力容量、即ちサンプリング容量35を含む入力段の容量よりも小さい。例えばサンプリング容量の値は20〜30pF位である。ソースフォロア回路から構成される場合には入力バッファ101,102,103のソースフォロアMOSトランジスタ101A,102A,103Aの入力容量は極めて小さい。タッチセンサ8,9,10に人が接触したときの静電容量が5pF程度とすると、容量3,5,7には例えば5pF以下の小さな容量値を設定すればよく、また、容量素子2,4,6にも前記5pFに対して大き過ぎない数10pF程度の容量値を設定すればよい。例えば容量2,4,6には20pFの容量素子を採用し、これに応じて容量3,5,7に数pFの容量値を採用するときは、特に容量素子を設けなくても、分圧ノードDN1,DN2,DN3の寄生容量で賄うことができる。寄生容量としては分圧ノードDN1,DN2,DN3に接続する配線の寄生容量、マイクロコンピュータ1のチップ上で外部端子PG2,PG3,PG4に設けられた静電破壊防止用容量(数pF)である。   In FIG. 1 and FIG. 3, the input capacity of the input buffers 101, 102, 103 is smaller than the input capacity of the ADC 21, that is, the capacity of the input stage including the sampling capacity 35. For example, the value of the sampling capacitance is about 20-30 pF. In the case of a source follower circuit, the input capacitance of the source follower MOS transistors 101A, 102A, 103A of the input buffers 101, 102, 103 is extremely small. If the capacitance when the person touches the touch sensors 8, 9, 10 is about 5 pF, the capacitors 3, 5, 7 may be set to a small capacitance value of 5 pF or less, for example. A capacitance value of about several tens of pF, which is not too large with respect to 5 pF, may be set for 4 and 6. For example, when a capacitance element of 20 pF is adopted for the capacitors 2, 4 and 6, and a capacitance value of several pF is adopted for the capacitors 3, 5, and 7 according to this, even if no capacitance element is provided, the partial pressure is reduced. It can be covered by the parasitic capacitances of the nodes DN1, DN2 and DN3. The parasitic capacitance is a parasitic capacitance of wiring connected to the voltage dividing nodes DN1, DN2, and DN3, and an electrostatic breakdown preventing capacitance (several pF) provided on the external terminals PG2, PG3, and PG4 on the microcomputer 1 chip. .

図4にはタッチセンサに対する導体接触検知の処理フローが例示される。所定時間毎に検知対象のタッチセンサを切換えるものとし、例えばタッチセンサ8のチャネル1を計測対象とする場合、端子PG1をハイレベルに駆動し(S1)、これによる分圧ノードDN1の値を端子PG2から入力バッファ101を介して入力し(S2)、入力した電圧をADC21が入力してアナログ・ディジタル変換動作を行う(S3)。その後の適当なタイミングで端子PG1がローレベルに駆動される(S4)。出力バッファ100による方形パルス出力動作の周波数が50kHzのような所定の周期で行われるように一定時間動作がウェイトされ(S5)、上記動作を複数回、例えば4回行われたかを判別し(S6)、4回行われるまで上記動作が繰り返される。同じチャネルの計測を複数回繰り返すことにより、CPU20は、その複数回のアナログ・ディジタル変換結果に対して平均等を行って計測誤差の影響が出ないようにする。図4の処理は、計測対象となるタッチセンサを順次切換えながら逐次行われ、これによって、タッチセンサへの導体接触を非同期で検出することができる。   FIG. 4 illustrates a processing flow of conductor contact detection for the touch sensor. When the touch sensor to be detected is switched every predetermined time. For example, when channel 1 of the touch sensor 8 is to be measured, the terminal PG1 is driven to a high level (S1), and the value of the voltage dividing node DN1 is thereby set to the terminal. Input from PG2 via the input buffer 101 (S2), and the ADC 21 inputs the input voltage to perform an analog-digital conversion operation (S3). The terminal PG1 is driven to a low level at an appropriate timing thereafter (S4). The operation is waited for a certain period of time so that the frequency of the square pulse output operation by the output buffer 100 is performed at a predetermined cycle such as 50 kHz (S5), and it is determined whether the operation has been performed a plurality of times, for example, four times (S6). ) The above operation is repeated until four times. By repeating the measurement of the same channel a plurality of times, the CPU 20 performs averaging or the like on the plurality of analog / digital conversion results so as not to be affected by the measurement error. The process of FIG. 4 is sequentially performed while sequentially switching the touch sensors to be measured, and thereby, the conductor contact with the touch sensor can be detected asynchronously.

CPU20はその変換結果を閾値と比較し、閾値よりも大きければ非接触、閾値よりも小さければ接触と判別する。CPU20は、定期的に前記閾値の校正を行う。温度や湿度等の雰囲気や製造バラツキなどによって容量分割回路の容量値や入力バッファの入力容量がばらついたとき、検出精度を維持するためである。   The CPU 20 compares the conversion result with a threshold value, and determines that it is non-contact if it is larger than the threshold value, and is contact if it is smaller than the threshold value. The CPU 20 periodically calibrates the threshold value. This is to maintain detection accuracy when the capacitance value of the capacitance dividing circuit and the input capacitance of the input buffer vary due to an atmosphere such as temperature and humidity, manufacturing variations, and the like.

上記データ処理システムによれば以下の作用効果がある。   The data processing system has the following operational effects.

(1)前記入力バッファ101〜103は前記外部入力端子PG2,PG3,PG4から前記アナログ・ディジタル変換回路21の入力容量が見えないように隠蔽する。すなわち、入力バッファは入力MOSトランジスタ101A,102A,103Aのゲート容量を入力容量とする。これにより、容量分割回路CDC1,CDC2,CDC3の分圧電圧に基づいてタッチセンサ8,9,10に導体が触れることによって変化する分圧電圧の検出精度が、アナログ・ディジタル変換回路21の入力容量35の影響を受けて低下することを抑制することができる。   (1) The input buffers 101 to 103 hide the input capacitance of the analog / digital conversion circuit 21 from the external input terminals PG2, PG3, and PG4. That is, the input buffer uses the gate capacitance of the input MOS transistors 101A, 102A, and 103A as the input capacitance. As a result, the detection accuracy of the divided voltage that changes when the conductor touches the touch sensors 8, 9, 10 based on the divided voltage of the capacitance dividing circuits CDC 1, CDC 2, CDC 3 is the input capacitance of the analog / digital conversion circuit 21. It can suppress that it falls under the influence of 35.

(2)タッチセンサ8,9,10への導体接触の検知には、タッチセンサ8,9,10の静電容量をその要素に含む容量分割回路CDC1,CDC2,CDC3で分圧電圧を形成することによって行うものであり、特許文献1に記載の如く充電容量に対する充放電の繰り返しを必要とはしないから、低消費電力に寄与する。しかも、交流電圧を容量分割回路に供給して分圧電圧を発生させればよく、特許文献1のように充電後に徐々に放電を繰り返したときの残留電荷による検出ノードの電圧波形の遷移を追うことを要しないから、交流電圧の周波数は容量分圧が可能な数10kHz程度の低速でもよく、ノイズの影響を受け硬く、この点においても低消費電力に寄与する。   (2) For detecting the conductor contact with the touch sensors 8, 9, and 10, a divided voltage is formed by the capacitance dividing circuits CDC1, CDC2, and CDC3 including the capacitance of the touch sensors 8, 9, and 10 as elements thereof. As described in Patent Document 1, it is not necessary to repeat charging / discharging with respect to the charging capacity, which contributes to low power consumption. In addition, an AC voltage may be supplied to the capacitance dividing circuit to generate a divided voltage, and the voltage waveform of the detection node is tracked by the residual charge when discharging is gradually repeated after charging as in Patent Document 1. Therefore, the frequency of the AC voltage may be a low speed of about several tens of kilohertz capable of capacity division, and is hard to be affected by noise, which also contributes to low power consumption.

(3)従来例のように検出ノードの電圧波形を充電電荷を徐々に放電させながら何回も判別することを要しないので、本発明はタッチセンサへの接触を高速に検知することができる。   (3) Since it is not necessary to distinguish the voltage waveform of the detection node many times while gradually discharging the charge as in the conventional example, the present invention can detect contact with the touch sensor at high speed.

(4)CPU20は出力バッファ100から所定周波数で方形パルス電圧を出力させることにより、CPU20のよるプログラム制御によって容易に前記容量分圧のための交流電圧を形成することができる。   (4) By outputting a square pulse voltage at a predetermined frequency from the output buffer 100, the CPU 20 can easily form an alternating voltage for the capacity division by program control by the CPU 20.

(5)汎用ポート23にセレクタ104〜106を設け、アナログポート22にセレクタ113を設けることにより、アナログ・ディジタル変換回路21の入力バッファとして汎用ポート23の入力バッファ1021,102,103を流用することができる。したがって、入力バッファを特別に備えたアナログポートを追加することを要しない。通常のアナログ・ディジタル変換入力を受けるアナログポートはアナログ入力チャネルを選択するための選択スイッチからなるセレクタ115が配置され、入力バッファは設けられず、入力バッファによるアナログ値の変化が抑制されているのが一般的だからである。   (5) By providing the general-purpose port 23 with the selectors 104 to 106 and the analog port 22 with the selector 113, the input buffers 1021, 102, 103 of the general-purpose port 23 can be used as the input buffer of the analog-digital conversion circuit 21. Can do. Therefore, it is not necessary to add an analog port having a special input buffer. An analog port that receives a normal analog / digital conversion input is provided with a selector 115 including a selection switch for selecting an analog input channel, no input buffer is provided, and changes in analog values due to the input buffer are suppressed. This is because it is common.

図5にはタッチセンサに対する導体接触検知のための専用インタフェースハードをマイクロコンピュータが備える場合のシステム構成が例示される。図6には図5における出力バッファと入力バッファの具体例が示される。図において40は、タッチセンサに対する導体接触検知のための専用インタフェース回路であり、マイクロコンピュータ1Aに内蔵される。インタフェース回路40は、方形パルス電圧を出力する出力バッファ120と、分圧ノードDN1に接続する入力バッファ(IBUF)121を備える。120A,120Bはプッシュ・プルトランジスタを意味し、121AはNチャネル型のソースフォロアMOSトランジスタを意味する。125はタッチセンサによる検出タイミングに従って出力バッファから方形パルス信号を所定の周波数で出力させるロジック回路である。出力バッファ120には外部出力端子PS1が専用に割当てられ、入力バッファ121には外部入力端子PD2が専用に割当てられる。インタフェース回路が専用化され低流転を除けば、図1お呼び図3と同様の作用効果を奏する。   FIG. 5 illustrates a system configuration in the case where the microcomputer includes dedicated interface hardware for detecting the contact of the conductor with respect to the touch sensor. FIG. 6 shows a specific example of the output buffer and the input buffer in FIG. In the figure, reference numeral 40 denotes a dedicated interface circuit for detecting contact of a conductor with respect to the touch sensor, and is built in the microcomputer 1A. The interface circuit 40 includes an output buffer 120 that outputs a square pulse voltage, and an input buffer (IBUF) 121 that is connected to the voltage dividing node DN1. 120A and 120B denote push-pull transistors, and 121A denotes an N-channel source follower MOS transistor. A logic circuit 125 outputs a square pulse signal at a predetermined frequency from the output buffer according to the detection timing of the touch sensor. An external output terminal PS1 is assigned exclusively to the output buffer 120, and an external input terminal PD2 is assigned exclusively to the input buffer 121. If the interface circuit is dedicated and low flow is eliminated, the same effects as in Fig. 1 and Fig. 3 are achieved.

図7には容量分圧された電圧を入力する入力バッファの増幅度を1より大きくしたマイクロコンピュータ1Bの例が示される。入力バッファ130は増幅度が1より大きなアンプによって構成される。次段にはローパスフィルタ131が配置される。タッチセンサの導体接触検知においては、アナログ値それ自体の精度を厳しく問題にしなくても済むから、入力データを増幅して、タッチセンサへの接触検知を更に容易化することができる。ローパスフィルタを設けることにより、アンプによる増幅によって相対的に大きくなる高域ノイズを低減できるので、分圧電圧の変化を検出する精度を向上させることができる。   FIG. 7 shows an example of a microcomputer 1B in which the amplification degree of an input buffer for inputting a voltage divided by capacitance is larger than one. The input buffer 130 is configured by an amplifier having an amplification degree greater than 1. A low pass filter 131 is arranged at the next stage. In the conductor contact detection of the touch sensor, the accuracy of the analog value itself does not have to be a serious problem. Therefore, it is possible to amplify the input data and further facilitate the contact detection to the touch sensor. By providing a low-pass filter, high-frequency noise that becomes relatively large due to amplification by the amplifier can be reduced, so that the accuracy of detecting a change in the divided voltage can be improved.

図8には外部で交流電圧を昇圧するようにした例が示される。出力バッファ100の出力電圧を昇圧型DC−DC電源構成とし、容量分割回路CDC1に電源電圧Vdd以上の電圧をかけて容量便圧ノードDN1の電圧を高く設定する。これにより、タッチセンサへの導体接触によって得られる電圧変化を大きくでき、検知精度を向上させることができる。   FIG. 8 shows an example in which the AC voltage is boosted externally. The output voltage of the output buffer 100 is set to a boost DC-DC power supply configuration, and a voltage equal to or higher than the power supply voltage Vdd is applied to the capacity dividing circuit CDC1 to set the voltage of the capacity flight pressure node DN1 high. Thereby, the voltage change obtained by the conductor contact to a touch sensor can be enlarged, and detection accuracy can be improved.

図9には容量分割回路への交流電圧の印加をマイクロコンピュータ1とは別の外部回路から行う場合の例が示される。外部回路150は容量分割回路CDC1に所定周波数の方形パルス電圧を供給する。   FIG. 9 shows an example in which an AC voltage is applied to the capacitance dividing circuit from an external circuit different from the microcomputer 1. The external circuit 150 supplies a square pulse voltage having a predetermined frequency to the capacitance dividing circuit CDC1.

図10にはアナログ入力ポート(APRT)167を用いて容量分圧電圧をマイクロコンピュータ1Cが入力する例が示される。160,161は所定周波数で方形パルス電圧を出力する。162,163はADCのサンプリング容量よりも小さな入力容量を持つバッファ回路であり、ソースフォロア回路、ボルテージフォロア回路などによって構成される。   FIG. 10 shows an example in which the microcomputer 1C inputs a capacitance divided voltage using an analog input port (APRT) 167. Reference numerals 160 and 161 output square pulse voltages at a predetermined frequency. Reference numerals 162 and 163 denote buffer circuits having an input capacity smaller than the sampling capacity of the ADC, and are constituted by a source follower circuit, a voltage follower circuit, and the like.

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。   Although the invention made by the present inventor has been specifically described based on the embodiments, it is needless to say that the present invention is not limited thereto and can be variously modified without departing from the gist thereof.

例えば、マイクロコンピュータが内蔵する回路モジュールの種類やバス接続の構成が図2に限定されず適宜変更可能である。入力バッファにはソースフォロア回路に限定されず、ボルテージフォロ回路、CMOSインバータ等の適宜の回路構成を採用することができる。   For example, the type of circuit module built in the microcomputer and the configuration of the bus connection are not limited to those shown in FIG. The input buffer is not limited to a source follower circuit, and an appropriate circuit configuration such as a voltage follower circuit or a CMOS inverter can be employed.

1チップのマイクロコンピュータと複数の容量分割回路を1個のモジュールに搭載して構成することも可能である。このときタッチセンサはモジュールの外部端子に接続すればよい。   A single-chip microcomputer and a plurality of capacity dividing circuits can be mounted on one module. At this time, the touch sensor may be connected to the external terminal of the module.

容量分割回路に与えられる交流電圧の周波数は数10kHz程度に限定されず、容量分圧が可能な周波数であればよい。   The frequency of the AC voltage applied to the capacitance dividing circuit is not limited to about several tens of kHz, and may be any frequency that allows capacitive voltage division.

タッチセンサは複数個がマトリクス状に配置されていてもよい。図1及び図3の例ではタッチセンサの入力チャネル数を3としたがこれに限定されず、適宜増減して構成することが可能である。   A plurality of touch sensors may be arranged in a matrix. In the example of FIGS. 1 and 3, the number of input channels of the touch sensor is three, but the number is not limited to this, and the number of channels can be appropriately increased or decreased.

1 マイクロコンピュータ(MCU)
20 中央処理装置(CPU)
25 RAM
26不揮発性メモリ(ROM)
27 割り込みコントローラ(INTC)
31 内部バス
30 クロックパルスジェネレータ(CPG)
28 タイマカウンタ(TMR)
29 パルス幅変調回路(PWM)
21 アナログ・ディジタル変換回路(ADC)
22 アナログポート(APRT)
23,24 汎用ポート(GPRT)
PA1〜PAn 外部アナログ入力端子
PG1〜PGm,PGn〜PGx 外部汎用端子
8,9,10 タッチセンサ
CDC1、CDC2,CDC3 容量分割回路
DN1,DN2,DN3 分圧ノード
2,3,4,5,6,7 容量
100 出力ファッファ
101〜103 入力バッファ
104,105,106 出力セレクタ(OSL)
113 入力セレクタ(ISL)
1 Microcomputer (MCU)
20 Central processing unit (CPU)
25 RAM
26 Nonvolatile memory (ROM)
27 Interrupt controller (INTC)
31 Internal bus 30 Clock pulse generator (CPG)
28 Timer Counter (TMR)
29 Pulse width modulation circuit (PWM)
21 Analog-digital converter (ADC)
22 Analog port (APRT)
23, 24 General-purpose port (GPRT)
PA1 to PAn External analog input terminals PG1 to PGm, PGn to PGx External general purpose terminals 8, 9, 10 Touch sensor CDC1, CDC2, CDC3 Capacitance dividing circuit DN1, DN2, DN3 Voltage dividing nodes 2, 3, 4, 5, 6, 7 Capacity 100 Output buffer 101-103 Input buffer 104, 105, 106 Output selector (OSL)
113 Input selector (ISL)

Claims (22)

中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、及び入力バッファを有するマイクロコンピュータと、
前記入力バッファの外部入力端子に分圧ノードが接続された容量分割回路と、
前記外部入力端子に容量電極が接続されたタッチセンサと、を有し、
前記入力バッファは前記外部入力端子から前記アナログ・ディジタル変換回路の入力容量が見えないように隠蔽し、
前記アナログ・ディジタル変換回路は、前記容量分割回路が交流電圧を分圧することによって前記分圧ノードに得られる電圧信号を前記入力バッファ経由で入力して、前記電圧信号をディジタルデータに変換し、
前記中央処理装置は前記ディジタルデータに基づいてタッチセンサの静電容量の変化を検出する、データ処理システム。
A central processing unit, an analog / digital conversion circuit controlled by the central processing unit, and a microcomputer having an input buffer;
A capacitance dividing circuit having a voltage dividing node connected to an external input terminal of the input buffer;
A touch sensor having a capacitor electrode connected to the external input terminal,
The input buffer is concealed so that the input capacitance of the analog / digital conversion circuit cannot be seen from the external input terminal,
The analog-digital conversion circuit inputs a voltage signal obtained at the voltage dividing node by dividing the AC voltage by the capacitance dividing circuit via the input buffer, and converts the voltage signal into digital data.
The data processing system, wherein the central processing unit detects a change in capacitance of a touch sensor based on the digital data.
前記アナログ・ディジタル変換回路は、入力電圧をサンプルホールド回路でサンプリングし、容量アレイ型の局部ディジタル・アナログ変換回路で参照電圧を発生し、入力電圧と前記参照電圧を比較器で比較し、その比較結果にしたがって最上位ビットから逐次ビット毎に変換ビットを決定するとともに、その比較結果にしたがって次の下位ビット判定のための参照電圧を生成する、電荷再配分による逐次比較型アナログ・ディジタル変換回路である、請求項1記載のデータ処理システム。   The analog / digital conversion circuit samples the input voltage with a sample and hold circuit, generates a reference voltage with a capacitance array type local digital / analog conversion circuit, compares the input voltage with the reference voltage with a comparator, and compares A sequential comparison type analog-to-digital converter using charge redistribution that determines the conversion bit for each sequential bit from the most significant bit according to the result and generates a reference voltage for the next lower bit determination according to the comparison result. 2. The data processing system according to claim 1, wherein: 前記入力バッファは前記外部入力端子から入力を受ける入力トランジスタのゲート容量を入力容量として備える、請求項1記載のデータ処理システム。   The data processing system according to claim 1, wherein the input buffer includes a gate capacitance of an input transistor that receives an input from the external input terminal as an input capacitance. 前記容量分割回路は、一方の容量電極に前記交流電圧が印加され他方の容量電極に前記分圧ノードが接続する第1容量素子と前記分圧ノードに接続される寄生容量成分との直列回路からなる、請求項1記載のデータ処理システム。   The capacitance dividing circuit includes a first capacitance element in which the AC voltage is applied to one capacitance electrode and the voltage dividing node is connected to the other capacitance electrode, and a series circuit of a parasitic capacitance component connected to the voltage dividing node. The data processing system according to claim 1. 前記マクロコンピュータは前記交流電圧を出力する出力バッファを更に有する、請求項1記載のデータ処理システム。   The data processing system according to claim 1, wherein the macro computer further includes an output buffer that outputs the AC voltage. 前記中央処理装置は前記出力バッファから所定の周期でハイレベルとローレベルを交互に出力することによって前記交流電圧を出力する、請求項5記載のデータ処理システム。   6. The data processing system according to claim 5, wherein the central processing unit outputs the AC voltage by alternately outputting a high level and a low level from the output buffer at a predetermined cycle. 前記マイクロコンピュータはパルス幅変調回路を有し、前記出力バッファは前記パルス幅変調回路で生成されるパルス幅の方形パルス電圧を前記交流電圧として出力する、請求項5記載のデータ処理システム。   6. The data processing system according to claim 5, wherein the microcomputer has a pulse width modulation circuit, and the output buffer outputs a square pulse voltage having a pulse width generated by the pulse width modulation circuit as the AC voltage. 前記アナログ・ディジタル変換回路は、前記出力バッファのハイレベル出力動作に同期して前記電圧信号をディジタルデータに変換する、請求項6記載のデータ処理システム。   7. The data processing system according to claim 6, wherein the analog / digital conversion circuit converts the voltage signal into digital data in synchronization with a high level output operation of the output buffer. 前記マイクロコンピュータは、前記ディジタルデータが閾値を超えているか否かによって、タッチセンサに導体が接触したことを判別する、請求項8記載のデータ処理システム。   The data processing system according to claim 8, wherein the microcomputer determines that the conductor is in contact with the touch sensor based on whether the digital data exceeds a threshold value. 前記マイクロコンピュータは、定期的に前記閾値の校正を行う、請求項9記載のデータ処理システム。   The data processing system according to claim 9, wherein the microcomputer periodically calibrates the threshold value. 前記マイクロコンピュータはアナログ入力ポートを有し、
前記入力バッファ及び前記出力バッファは汎用ポートに含まれ、
前記汎用ポートは前記入力バッファの出力を前記アナログ・ディジタル変換回路又はその他の回路に何れに供給するかを選択する第1セレクタを有し、
前記アナログポートは、複数のアナログ入力端子の何れを後段に導通させるかを選択する第2セレクタと、前記第1セレクタで選択された信号又は前記第2セレクタで選択された信号の何れを前記アナログ・ディジタル変換回路に供給するかを選択する第3セレクタとを有する、請求項5記載のデータ処理システム。
The microcomputer has an analog input port;
The input buffer and the output buffer are included in a general-purpose port;
The general-purpose port has a first selector for selecting which of the output of the input buffer is supplied to the analog / digital conversion circuit or other circuit;
The analog port includes a second selector that selects which of a plurality of analog input terminals is to be conducted to a subsequent stage, and a signal selected by the first selector or a signal selected by the second selector as the analog port. 6. A data processing system according to claim 5, further comprising a third selector for selecting whether to supply to the digital conversion circuit.
前記入力バッファは増幅率が1より大きい増幅器である、請求項1記載のデータ処理システム。   The data processing system according to claim 1, wherein the input buffer is an amplifier having an amplification factor greater than one. 前記増幅器とアナログ・ディジタル変換回路との間にローパスフィルタを配置した、請求項1記載のデータ処理システム。   The data processing system according to claim 1, wherein a low-pass filter is disposed between the amplifier and the analog / digital conversion circuit. 中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、複数の入力バッファ、及び前記複数の入力バッファの出力を選択して前記アナログ・ディジタル変換回路に供給するセレクタを有するマイクロコンピュータと、
夫々の前記入力バッファの外部入力端子に分圧ノードが個別に接続された複数の容量分割回路と、
夫々の前記外部入力端子に容量電極が個別に接続された複数のタッチセンサと、を有し、
夫々の前記入力バッファは対応する前記外部入力端子から前記アナログ・ディジタル変換回路の入力容量が見えないように隠蔽し、
前記アナログ・ディジタル変換回路は、前記容量分割回路が交流電圧を分圧することによって前記分圧ノードに得られる電圧信号を前記入力バッファ経由で入力して前記電圧信号をディジタルデータに変換し、
前記中央処理装置は前記ディジタルデータに基づいてタッチセンサの静電容量の変化を検出する、データ処理システム。
A microcomputer having a central processing unit, an analog / digital conversion circuit controlled by the central processing unit, a plurality of input buffers, and a selector for selecting an output of the plurality of input buffers and supplying the selected output to the analog / digital conversion circuit; ,
A plurality of capacitance dividing circuits in which voltage dividing nodes are individually connected to external input terminals of the respective input buffers;
A plurality of touch sensors in which capacitive electrodes are individually connected to each of the external input terminals, and
Each of the input buffers is concealed so that the input capacitance of the analog / digital conversion circuit cannot be seen from the corresponding external input terminal,
The analog-digital conversion circuit converts the voltage signal into digital data by inputting the voltage signal obtained at the voltage dividing node by dividing the AC voltage by the capacitance dividing circuit via the input buffer,
The data processing system, wherein the central processing unit detects a change in capacitance of a touch sensor based on the digital data.
前記マイクロコンピュータは前記セレクタの選択を制御する制御データを格納するレジスタを有し、
前記中央処理装置は前記レジスタをアクセス可能である、請求項14記載のデータ処理システム。
The microcomputer has a register for storing control data for controlling selection of the selector,
The data processing system of claim 14, wherein the central processing unit is accessible to the register.
前記入力バッファは前記外部入力端子から入力を受ける入力トランジスタのゲート容量を入力容量として備える、請求項14記載のデータ処理システム。   The data processing system according to claim 14, wherein the input buffer includes a gate capacitance of an input transistor that receives an input from the external input terminal as an input capacitance. 中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、及び入力バッファを有するマイクロコンピュータと、
前記入力バッファの外部入力端子に分圧ノードが接続された容量分割回路と、
前記外部入力端子に容量電極が接続されたタッチセンサと、を有し、
前記入力バッファは前記外部入力端子の外において前記容量分割回路の分圧ノードよりも下流に接続する容量よりも小さな入力容量を有し、
前記アナログ・ディジタル変換回路は、前記容量分割回路が交流電圧を分圧することによって前記分圧ノードに得られる電圧信号を前記入力バッファ経由で入力して前記電圧信号をディジタルデータに変換し、
前記中央処理装置は前記ディジタルデータに基づいてタッチセンサの静電容量の変化を検出する、データ処理システム。
A central processing unit, an analog / digital conversion circuit controlled by the central processing unit, and a microcomputer having an input buffer;
A capacitance dividing circuit having a voltage dividing node connected to an external input terminal of the input buffer;
A touch sensor having a capacitor electrode connected to the external input terminal,
The input buffer has an input capacitance smaller than a capacitance connected downstream of the voltage dividing node of the capacitance dividing circuit outside the external input terminal;
The analog-digital conversion circuit converts the voltage signal into digital data by inputting the voltage signal obtained at the voltage dividing node by dividing the AC voltage by the capacitance dividing circuit via the input buffer,
The data processing system, wherein the central processing unit detects a change in capacitance of a touch sensor based on the digital data.
中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、及び入力バッファを有するマイクロコンピュータと、
前記入力バッファの外部入力端子に分圧ノードが接続された容量分割回路と、
前記外部入力端子に容量電極が接続されたタッチセンサと、を有し、
前記入力バッファは前記アナログ・ディジタル変換回路の入力容量よりも小さな入力容量を有し、
前記アナログ・ディジタル変換回路は、前記容量分割回路が交流電圧を分圧することによって前記分圧ノードに得られる電圧信号を前記入力バッファ経由で入力して前記電圧信号をディジタルデータに変換し、
前記中央処理装置は前記ディジタルデータに基づいてタッチセンサの静電容量の変化を検出する、データ処理システム。
A central processing unit, an analog / digital conversion circuit controlled by the central processing unit, and a microcomputer having an input buffer;
A capacitance dividing circuit having a voltage dividing node connected to an external input terminal of the input buffer;
A touch sensor having a capacitor electrode connected to the external input terminal,
The input buffer has an input capacity smaller than the input capacity of the analog-digital conversion circuit;
The analog-digital conversion circuit converts the voltage signal into digital data by inputting the voltage signal obtained at the voltage dividing node by dividing the AC voltage by the capacitance dividing circuit via the input buffer,
The data processing system, wherein the central processing unit detects a change in capacitance of a touch sensor based on the digital data.
前記アナログ・ディジタル変換回路は、入力電圧をサンプルホールド回路でサンプリングし、容量アレイ型の局部ディジタル・アナログ変換回路で参照電圧を発生し、入力電圧と前記参照電圧を比較器で比較し、その比較結果にしたがって最上位ビットから逐次ビット毎に変換ビットを決定するとともに、その比較結果にしたがって次の下位ビット判定のための参照電圧を生成する、電荷再配分による逐次比較型アナログ・ディジタル変換回路である、請求項18記載のデータ処理システム。   The analog / digital conversion circuit samples the input voltage with a sample and hold circuit, generates a reference voltage with a capacitance array type local digital / analog conversion circuit, compares the input voltage with the reference voltage with a comparator, and compares A sequential comparison type analog-to-digital converter using charge redistribution that determines the conversion bit for each sequential bit from the most significant bit according to the result and generates a reference voltage for the next lower bit determination according to the comparison result. The data processing system of claim 18, wherein: 前記入力バッファは、前記入力容量として、前記外部入力端子から入力を受ける入力トランジスタのゲート容量を有する、請求項18記載のデータ処理システム。   The data processing system according to claim 18, wherein the input buffer has a gate capacitance of an input transistor that receives an input from the external input terminal as the input capacitance. 中央処理装置、前記中央処理装置によって制御されるアナログ・ディジタル変換回路、汎用ポート、アナログポート、及びレジスタを備え、
前記汎用ポートは出力バッファと入力バッファを有し、
前記汎用ポートは前記入力バッファの出力を前記アナログ・ディジタル変換回路又はその他の回路の何れに供給するかを選択する第1セレクタを有し、
前記入力バッファは前記外部入力端子から入力を受ける入力トランジスタのゲート容量を入力容量として備え、
前記アナログポートは、複数のアナログ入力端子の何れを後段に導通させるかを選択する第2セレクタと、前記第1セレクタで選択された信号又は前記第2セレクタで選択された信号の何れを前記アナログ・ディジタル変換回路に供給するかを選択する第3セレクタとを有し、
前記レジスタは、前記第1セレクタ、第2セレクタ及び第3セレクタの選択を制御する制御データを格納し、
前記中央処理装置は前記レジスタをアクセス可能であり、
半導体集積回路化されたマイクロコンピュータ。
A central processing unit, an analog-digital conversion circuit controlled by the central processing unit, a general-purpose port, an analog port, and a register;
The general-purpose port has an output buffer and an input buffer,
The general-purpose port has a first selector that selects whether the output of the input buffer is supplied to the analog-digital conversion circuit or another circuit;
The input buffer includes, as an input capacitance, a gate capacitance of an input transistor that receives an input from the external input terminal,
The analog port includes a second selector that selects which of a plurality of analog input terminals is to be conducted to a subsequent stage, and a signal selected by the first selector or a signal selected by the second selector as the analog port. A third selector for selecting whether to supply to the digital conversion circuit;
The register stores control data for controlling selection of the first selector, the second selector, and the third selector;
The central processing unit is accessible to the register;
A microcomputer integrated into a semiconductor integrated circuit.
前記アナログ・ディジタル変換回路は、入力電圧をサンプルホールド回路でサンプリングし、容量アレイ型の局部ディジタル・アナログ変換回路で参照電圧を発生し、入力電圧と前記参照電圧を比較器で比較し、その比較結果にしたがって最上位ビットから逐次ビット毎に変換ビットを決定するとともに、その比較結果にしたがって次の下位ビット判定のための参照電圧を生成する、電荷再配分による逐次比較型アナログ・ディジタル変換回路である、請求項21記載のマイクロコンピュータ。   The analog / digital conversion circuit samples the input voltage with a sample and hold circuit, generates a reference voltage with a capacitance array type local digital / analog conversion circuit, compares the input voltage with the reference voltage with a comparator, and compares A sequential comparison type analog-to-digital converter using charge redistribution that determines the conversion bit for each sequential bit from the most significant bit according to the result and generates a reference voltage for the next lower bit determination according to the comparison result. The microcomputer according to claim 21, wherein
JP2009037384A 2009-02-20 2009-02-20 Data processing system and microcomputer Pending JP2010191834A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009037384A JP2010191834A (en) 2009-02-20 2009-02-20 Data processing system and microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009037384A JP2010191834A (en) 2009-02-20 2009-02-20 Data processing system and microcomputer

Publications (2)

Publication Number Publication Date
JP2010191834A true JP2010191834A (en) 2010-09-02
JP2010191834A5 JP2010191834A5 (en) 2012-03-15

Family

ID=42817790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009037384A Pending JP2010191834A (en) 2009-02-20 2009-02-20 Data processing system and microcomputer

Country Status (1)

Country Link
JP (1) JP2010191834A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140078722A (en) * 2011-10-06 2014-06-25 마이크로칩 테크놀로지 인코포레이티드 Microcontroller adc with a variable sample & hold capacitor
JP2014534683A (en) * 2011-10-07 2014-12-18 マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated Microcontroller with optimized ADC controller
US9467141B2 (en) 2011-10-07 2016-10-11 Microchip Technology Incorporated Measuring capacitance of a capacitive sensor with a microcontroller having an analog output for driving a guard ring
US9805572B2 (en) 2011-10-06 2017-10-31 Microchip Technology Incorporated Differential current measurements to determine ion current in the presence of leakage current
US9823280B2 (en) 2011-12-21 2017-11-21 Microchip Technology Incorporated Current sensing with internal ADC capacitor
WO2019044423A1 (en) * 2017-08-31 2019-03-07 オムロン株式会社 Operation device and x-ray photographing unit
KR20200031156A (en) 2017-08-31 2020-03-23 오므론 가부시키가이샤 Operation unit and X-ray imaging unit
KR20200031157A (en) 2017-08-31 2020-03-23 오므론 가부시키가이샤 Operation unit and X-ray imaging unit
EP3612097A4 (en) * 2017-05-18 2020-04-08 Samsung Electronics Co., Ltd. X-ray input apparatus, x-ray imaging apparatus having the same, and method of controlling the x-ray input apparatus
US10952690B2 (en) 2017-05-18 2021-03-23 Samsung Electronics Co., Ltd. X-ray input apparatus, X-ray imaging apparatus having the same, and method of controlling the X-ray input apparatus
WO2022230030A1 (en) * 2021-04-26 2022-11-03 Alps Alpine Co., Ltd. Capacitive sensor system and current conveyor for capacitive sensor system
EP3914365A4 (en) * 2019-02-28 2022-11-23 Valve Corporation Continuous controller calibration

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007199724A (en) * 2006-01-27 2007-08-09 Samsung Electronics Co Ltd Liquid crystal display device and display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007199724A (en) * 2006-01-27 2007-08-09 Samsung Electronics Co Ltd Liquid crystal display device and display device

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101994800B1 (en) 2011-10-06 2019-07-01 마이크로칩 테크놀로지 인코포레이티드 Microcontroller adc with a variable sample & hold capacitor
JP2014531877A (en) * 2011-10-06 2014-11-27 マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated Microcontroller ADC with variable sample and hold capacitor
KR20140078722A (en) * 2011-10-06 2014-06-25 마이크로칩 테크놀로지 인코포레이티드 Microcontroller adc with a variable sample & hold capacitor
CN103947118A (en) * 2011-10-06 2014-07-23 密克罗奇普技术公司 Microcontroller adc with a variable sample & hold capacitor
US9805572B2 (en) 2011-10-06 2017-10-31 Microchip Technology Incorporated Differential current measurements to determine ion current in the presence of leakage current
CN103947118B (en) * 2011-10-06 2017-07-28 密克罗奇普技术公司 Microcontroller ADC with variable sampling with holding capacitor device
JP2017175672A (en) * 2011-10-06 2017-09-28 マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated Microcontroller adc with variable sample and hold capacitor
JP2014534683A (en) * 2011-10-07 2014-12-18 マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated Microcontroller with optimized ADC controller
US9467141B2 (en) 2011-10-07 2016-10-11 Microchip Technology Incorporated Measuring capacitance of a capacitive sensor with a microcontroller having an analog output for driving a guard ring
US9823280B2 (en) 2011-12-21 2017-11-21 Microchip Technology Incorporated Current sensing with internal ADC capacitor
EP3612097A4 (en) * 2017-05-18 2020-04-08 Samsung Electronics Co., Ltd. X-ray input apparatus, x-ray imaging apparatus having the same, and method of controlling the x-ray input apparatus
US10952690B2 (en) 2017-05-18 2021-03-23 Samsung Electronics Co., Ltd. X-ray input apparatus, X-ray imaging apparatus having the same, and method of controlling the X-ray input apparatus
EP3928703A1 (en) * 2017-05-18 2021-12-29 Samsung Electronics Co., Ltd. X-ray input apparatus, x-ray imaging apparatus having the same, and method for controlling the x-ray input apparatus
US11523786B2 (en) 2017-05-18 2022-12-13 Samsung Electronics Co., Ltd. X-ray input apparatus, X-ray imaging apparatus having the same, and method of controlling the X-ray input apparatus
KR20200033919A (en) 2017-08-31 2020-03-30 오므론 가부시키가이샤 Operation unit and X-ray imaging unit
WO2019044423A1 (en) * 2017-08-31 2019-03-07 オムロン株式会社 Operation device and x-ray photographing unit
KR20200031157A (en) 2017-08-31 2020-03-23 오므론 가부시키가이샤 Operation unit and X-ray imaging unit
CN111052757A (en) * 2017-08-31 2020-04-21 欧姆龙株式会社 Operating device and X-ray imaging unit
KR20200031156A (en) 2017-08-31 2020-03-23 오므론 가부시키가이샤 Operation unit and X-ray imaging unit
US11806609B2 (en) 2019-02-28 2023-11-07 Valve Corporation Continuous controller calibration
EP3914365A4 (en) * 2019-02-28 2022-11-23 Valve Corporation Continuous controller calibration
WO2022230030A1 (en) * 2021-04-26 2022-11-03 Alps Alpine Co., Ltd. Capacitive sensor system and current conveyor for capacitive sensor system

Similar Documents

Publication Publication Date Title
JP2010191834A (en) Data processing system and microcomputer
US9455695B2 (en) High-speed comparator for analog-to-digital converter
KR101916962B1 (en) Capacitance voltage conversion circuit, input apparatus using the same, electronic instrument, and capacitance voltage conversion method
US8081097B2 (en) Analog-to-digital converter and related calibrating comparator
CN107449810B (en) Capacitance measuring circuit, input device using the same, and electronic apparatus
US6577263B2 (en) Analog switch circuit
US8564470B2 (en) Successive approximation analog-to-digital converter
US10408862B2 (en) Multiple channel capacitive voltage divider scanning method and apparatus
JP5852274B2 (en) Semiconductor integrated circuit device and analog / digital conversion device
US11092633B2 (en) Capacitance detection circuit, semiconductor device, input device and electronic apparatus including the same, and method of detecting capacitance
WO2001047123A1 (en) High-precision d-a converter circuit
JP2010263411A (en) Touch sensor system, and microcomputer
KR20070120911A (en) Low voltage detecting circuit
JP2011082879A (en) Semiconductor integrated circuit device
US20090323758A1 (en) Analog-digital converter and temperature information output device having the same
JP6970597B2 (en) Latched comparator
US10218376B1 (en) Capacitive digital-to-analog converter
JP2011113186A (en) Signal processing circuit for electrostatic capacity type touch panel
CN109164946B (en) Capacitive discharge circuit for touch sensitive screen
JP4639162B2 (en) Analog to digital converter
JP2005295315A (en) Successive comparison a/d converter and comparator
JP2005142932A (en) Ad converter
JP5845160B2 (en) Semiconductor device
Haenzsche et al. A 14 bit self-calibrating charge redistribution SAR ADC
TWI825761B (en) Capacitive touch sensor

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130801