JP2010187010A - Semiconductor device, and method of manufacturing semiconductor device - Google Patents

Semiconductor device, and method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2010187010A
JP2010187010A JP2010095267A JP2010095267A JP2010187010A JP 2010187010 A JP2010187010 A JP 2010187010A JP 2010095267 A JP2010095267 A JP 2010095267A JP 2010095267 A JP2010095267 A JP 2010095267A JP 2010187010 A JP2010187010 A JP 2010187010A
Authority
JP
Japan
Prior art keywords
silicon oxide
oxide film
film
insulating film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010095267A
Other languages
Japanese (ja)
Other versions
JP2010187010A5 (en
Inventor
Toshiaki Tsutsumi
聡明 堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010095267A priority Critical patent/JP2010187010A/en
Publication of JP2010187010A publication Critical patent/JP2010187010A/en
Publication of JP2010187010A5 publication Critical patent/JP2010187010A5/ja
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device capable of easily forming transistors of different thickness of gate insulating films. <P>SOLUTION: A method of manufacturing the semiconductor device includes the steps of: forming a first silicon oxide film 6 and a second silicon oxide film on a semiconductor substrate 1 by oxidizing the semiconductor substrate 1; forming a first insulating film 8 by a CVD method on the first silicon oxide film 6 after removing the second silicon oxide film; and forming a second insulating film 8 by the CVD method in a region where the second silicon oxide film is removed. The first silicon oxide film 6 is formed in a region different from the second silicon oxide film, and the first insulating film 8 and the second insulating film 8 are higher than the silicon oxide film in permittivity, and the thickness of the first insulating film 8 is thicker than that of the first silicon oxide film 6. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は、例えばＭＩＳＦＥＴ構造を有する複数のトランジスタを備え、ゲート絶縁膜の厚みの異なるトランジスタを容易に形成することができる半導体装置および半導体装置の製造方法に関するものである。   The present invention relates to a semiconductor device that includes a plurality of transistors having, for example, a MISFET structure and can easily form transistors having different gate insulating film thicknesses, and a method for manufacturing the semiconductor device.

半導体装置の高性能化がすすみ、同一半導体チップ内に異なる機能の素子が形成されるようになってきた。このような場合、同一チップ内にゲート絶縁膜の厚さが異なるトランジスタを形成して、特性の異なるトランジスタを形成している。具体的には、熱酸化を所定の領域に複数回施し、異なる膜厚のシリコン酸化膜を形成してきた。   As the performance of semiconductor devices has increased, elements having different functions have been formed in the same semiconductor chip. In such a case, transistors having different gate insulating film thicknesses are formed in the same chip to form transistors having different characteristics. Specifically, thermal oxidation has been performed on a predetermined region a plurality of times to form silicon oxide films having different thicknesses.

一方、半導体装置の微細化が進み、ＭＩＳＦＥＴにおけるシリコン酸化膜にて成るゲート絶縁膜の薄膜化が要求されてきた。しかし、シリコン酸化膜にて成るゲート絶縁膜の薄膜化は、ゲート電極と半導体基板との間でリーク電流が増大するという問題がある。このような状況の中、１００ｎｍ以降のデバイスに対し、従来ゲート絶縁膜に用いられてきたシリコン酸化膜に替えて、シリコン酸化膜より誘電率の大きい、例えば、ＰＺＴ、ＢＳＴやＴａ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ等の酸化膜や酸窒化膜などの使用が検討されている。   On the other hand, miniaturization of semiconductor devices has progressed, and there has been a demand for thinning a gate insulating film made of a silicon oxide film in a MISFET. However, the thinning of the gate insulating film made of a silicon oxide film has a problem that a leakage current increases between the gate electrode and the semiconductor substrate. Under such circumstances, for devices of 100 nm and after, instead of the silicon oxide film conventionally used for the gate insulating film, the dielectric constant is larger than that of the silicon oxide film, for example, PZT, BST, Ta, Hf, Zr. The use of oxide films such as Al, Ti, and oxynitride films has been studied.

図５および図６は従来の半導体装置の製造方法を示した断面図である。各図に基づいて、従来の半導体装置の製造方法について説明する。ここで形成される半導体装置は、半導体基板１０１に、複数の領域が設定され、各領域にはトランジスタがそれぞれ形成され、各領域毎にゲート絶縁膜の膜厚が異なるように形成され、各領域毎のトランジスタの特性が異なるように形成されるものである。   5 and 6 are cross-sectional views showing a conventional method for manufacturing a semiconductor device. A conventional method for manufacturing a semiconductor device will be described with reference to the drawings. In the semiconductor device formed here, a plurality of regions are set in the semiconductor substrate 101, a transistor is formed in each region, and the gate insulating film has a different thickness in each region. Each transistor is formed to have different characteristics.

まず、半導体基板１０１上に、例えば熱酸化法またはＣＶＤ法によりシリコン酸化膜を膜厚１５ｎｍにて成膜して第１のマスク膜１０２を形成する。次に、第１のマスク膜１０２上に、例えばＣＶＤ法によりシリコン窒化膜を膜厚２００ｎｍにて成膜して第２のマスク膜１０３を形成する。次に、写真製版およびエッチング法により、第２のマスク膜１０３、第１のマスク膜１０２および半導体基板１０１をパターニングして、例えば深さ３００ｎｍのトレンチ１０４を形成する（図５（ａ））。   First, a first mask film 102 is formed on a semiconductor substrate 101 by, for example, forming a silicon oxide film with a film thickness of 15 nm by a thermal oxidation method or a CVD method. Next, a second mask film 103 is formed on the first mask film 102 by forming a silicon nitride film with a film thickness of 200 nm by, for example, the CVD method. Next, the second mask film 103, the first mask film 102, and the semiconductor substrate 101 are patterned by photolithography and etching to form, for example, a trench 104 having a depth of 300 nm (FIG. 5A).

次に、熱酸化法またはＣＶＤ法により第１の絶縁膜１０５を成膜し、研磨法により、第２のマスク膜１０３上面まで第１の絶縁膜１０５を研磨する（図５（ｂ））。次に、エッチング法により第１の絶縁膜１０５をエッチングして、膜厚を減じ、半導体基板１０１と略同一面とする。その後、第１のマスク膜１０２および第２のマスク膜１０３を除去する（図５（ｃ））。次に、ＣＶＤ法またはＰＶＤ法によりシリコン酸化膜に比して誘電率の高い、例えば、ＰＺＴ（ジルコン酸チタン酸鉛の略称）膜、ＢＳＴ（チタン酸ストロンチウムバリウムの略称）膜、やＴａ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ等の酸化膜または酸窒化膜を膜厚５〜２０ｎｍにて成膜し第１の絶縁膜１０６を形成する（図６（ａ））。   Next, a first insulating film 105 is formed by a thermal oxidation method or a CVD method, and the first insulating film 105 is polished to the upper surface of the second mask film 103 by a polishing method (FIG. 5B). Next, the first insulating film 105 is etched by an etching method to reduce the film thickness so that it is substantially flush with the semiconductor substrate 101. Thereafter, the first mask film 102 and the second mask film 103 are removed (FIG. 5C). Next, the dielectric constant is higher than that of the silicon oxide film by CVD or PVD, for example, PZT (abbreviation of lead zirconate titanate) film, BST (abbreviation of strontium barium titanate) film, Ta, Hf A first insulating film 106 is formed by depositing an oxide film or an oxynitride film of Zr, Al, Ti or the like with a film thickness of 5 to 20 nm (FIG. 6A).

次に、写真製版法によりレジスト膜１０７を所望の第１の領域Ａを覆うように形成する。次に、レジスト膜１０７にて覆われていない第２の領域Ｂの第１の絶縁膜１０６を除去する（図６（ｂ））。次に、レジスト膜１０７をアッシング法等により除去後、ＣＶＤ法により誘電率の高い第２の絶縁膜１０８を形成する（図６（ｃ））。以下は、周知の方法により、ポリシリコン、シリサイド、金属膜、金属窒化膜若しくはこれらの積層膜をＣＶＤ法またはＰＶＤ法により形成し、写真製版及びエッチング法により、ゲート電極１０９を形成する。   Next, a resist film 107 is formed so as to cover the desired first region A by photolithography. Next, the first insulating film 106 in the second region B not covered with the resist film 107 is removed (FIG. 6B). Next, after removing the resist film 107 by an ashing method or the like, a second insulating film 108 having a high dielectric constant is formed by a CVD method (FIG. 6C). In the following, a polysilicon, a silicide, a metal film, a metal nitride film or a laminated film thereof is formed by a CVD method or a PVD method by a well-known method, and a gate electrode 109 is formed by a photolithography and an etching method.

次に、イオン注入法により例えばＡｓ、Ｐ、Ｂ、ＢＦ2等を１Ｅ１３〜１Ｅ１４／ｃｍ2注入して第１の不純物拡散層１１０を形成する。次に、ＣＶＤ法により絶縁膜、例えばシリコン酸化膜若しくはシリコン窒化膜またはこれらの積層膜を膜厚２０〜１００ｎｍ形成し、エッチングしてサイドウォール１１１を形成する。次に、イオン注入法により例えばＡｓ、Ｐ、Ｂ、ＢＦ2等を１Ｅ１５〜１Ｅ１６／ｃｍ2注入して第２の不純物拡散層１１２を形成する。 Next, the first impurity diffusion layer 110 is formed by implanting, for example, As, P, B, BF 2 or the like by ion implantation at 1E13 to 1E14 / cm 2 . Next, an insulating film such as a silicon oxide film or a silicon nitride film or a laminated film thereof is formed to a thickness of 20 to 100 nm by a CVD method, and etched to form the sidewalls 111. Next, the second impurity diffusion layer 112 is formed by implanting, for example, As, P, B, BF 2 or the like by ion implantation at 1E15 to 1E16 / cm 2 .

このようにして、第１および第２のＭＩＳＦＥＴ１１３、１１４が形成される（図６（ｄ））。そして、第１のＭＩＳＦＥＴ１１３のゲート絶縁膜１１５は、第１の絶縁膜１０６および第２の絶縁膜１０８にて形成され、第２のＭＩＳＦＥＴ１１４のゲート絶縁膜１０８ａは、第２の絶縁膜１０８にて形成される。よって、第１の領域Ａと第２の領域Ｂとにそれぞれ形成される、第１のＭＩＳＦＥＴ１１３と第２のＭＩＳＦＥＴ１１４とはゲート絶縁膜の膜厚がそれぞれ異なり、トランジスタの特性が異なるものとして形成することができる。   In this way, the first and second MISFETs 113 and 114 are formed (FIG. 6D). The gate insulating film 115 of the first MISFET 113 is formed by the first insulating film 106 and the second insulating film 108, and the gate insulating film 108a of the second MISFET 114 is formed by the second insulating film 108. It is formed. Therefore, the first MISFET 113 and the second MISFET 114 formed in the first region A and the second region B are formed with different gate insulating film thicknesses and different transistor characteristics. be able to.

上記のように構成された前者の従来の半導体装置によれば、ＣＶＤ法等によりシリコン酸化膜に比べ誘電率の高い絶縁膜を利用して、膜厚の異なるゲート絶縁膜を有するトランジスタを形成するような場合、厚い部分のゲート絶縁膜は２回のＣＶＣ法による成膜工程にて形成しなくてはならず、プロセスの変動要因を受けやすく精度よく所定の膜厚に形成することが困難になるという問題点があった。   According to the former conventional semiconductor device configured as described above, a transistor having a gate insulating film having a different thickness is formed using an insulating film having a higher dielectric constant than that of a silicon oxide film by a CVD method or the like. In such a case, the thick gate insulating film must be formed by the film forming process by the CVC method twice, and it is difficult to form a predetermined film thickness with high accuracy because it is easily affected by process variation factors. There was a problem of becoming.

この発明は上記のような問題点を解消するためになされたもので、電気的特性が劣化することなく、特性の異なるトランジスタを容易に形成することができる半導体装置および半導体装置の製造方法を得ることを目的とする。   The present invention has been made to solve the above-described problems, and provides a semiconductor device and a method for manufacturing the semiconductor device that can easily form transistors having different characteristics without deteriorating electrical characteristics. For the purpose.

この発明に係る半導体装置の製造方法は、この半導体基板を用意する工程と、上記半導体基板に第１シリコン酸化膜および第２シリコン酸化膜を、上記半導体基板を酸化することにより形成する工程と、上記第２シリコン酸化膜を除去する工程と、上記第２シリコン酸化膜を除去後、上記第１シリコン酸化膜上に、第１絶縁膜をＣＶＤ法により形成し、上記第２シリコン酸化膜を除去した領域に第２絶縁膜をＣＶＤ法により形成する工程と、上記第１絶縁膜上に第１ゲート電極を形成する工程と、上記第２絶縁膜上に第２ゲート電極を形成する工程と、を含む半導体装置の製造方法において、上記第１シリコン酸化膜は上記第２シリコン酸化膜とは異なる領域に形成され、上記第１絶縁膜および上記第２絶縁膜はシリコン酸化膜よりも誘電率が高く、上記第１絶縁膜の膜厚は上記第１シリコン酸化膜の膜厚よりも厚いものである。   The method of manufacturing a semiconductor device according to the present invention includes a step of preparing the semiconductor substrate, a step of forming a first silicon oxide film and a second silicon oxide film on the semiconductor substrate by oxidizing the semiconductor substrate, Removing the second silicon oxide film; and, after removing the second silicon oxide film, a first insulating film is formed on the first silicon oxide film by a CVD method, and the second silicon oxide film is removed. Forming a second insulating film in the formed region by a CVD method, forming a first gate electrode on the first insulating film, forming a second gate electrode on the second insulating film, The first silicon oxide film is formed in a region different from the second silicon oxide film, and the first insulating film and the second insulating film have a dielectric constant higher than that of the silicon oxide film. High, thickness of the first insulating film is thicker than the thickness of the first silicon oxide film.

この発明に係る半導体装置の製造方法は、半導体基板を用意する工程と、上記半導体基板に、第１シリコン酸化膜を上記半導体基板を酸化することにより形成し、上記第１シリコン酸化膜が形成された領域とは異なる領域に、第２シリコン酸化膜を上記半導体基板を酸化することにより形成する工程と、上記第２シリコン酸化膜を除去する工程と、上記第２シリコン酸化膜を除去後、上記第１シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、上記第１シリコン酸化膜よりも膜厚の厚い第１絶縁膜をＣＶＤ法により形成する工程と、上記第２シリコン酸化膜を除去後、上記第２シリコン酸化膜が除去された領域に、シリコン酸化膜よりも誘電率が高く、上記第１シリコン酸化膜よりも膜厚が厚い第２絶縁膜をＣＶＤ法により形成する工程と、上記第１絶縁膜上に第１ゲート電極を形成する工程と、上記第２絶縁膜上に第２ゲート電極を形成する工程とを含むものである。   In the method of manufacturing a semiconductor device according to the present invention, a step of preparing a semiconductor substrate, a first silicon oxide film is formed on the semiconductor substrate by oxidizing the semiconductor substrate, and the first silicon oxide film is formed. Forming a second silicon oxide film in a region different from the region obtained by oxidizing the semiconductor substrate, removing the second silicon oxide film, removing the second silicon oxide film, Forming a first insulating film having a dielectric constant higher than that of the silicon oxide film and thicker than that of the first silicon oxide film on the first silicon oxide film by a CVD method; and After the removal, a second insulating film having a dielectric constant higher than that of the silicon oxide film and thicker than that of the first silicon oxide film is formed in the region where the second silicon oxide film is removed by a CVD method. Extent and is intended to include a step of forming a first gate electrode on said first insulating film, and forming a second gate electrode on said second insulating film.

この発明に係る半導体装置の製造方法は、半導体基板を用意する工程と、上記半導体基板に第１シリコン酸化膜および第２シリコン酸化膜を、上記半導体基板を熱酸化することにより形成する工程と、上記第２シリコン酸化膜を除去する工程と、上記第２シリコン酸化膜を除去後、上記第１シリコン酸化膜上に、第１絶縁膜をＣＶＤ法により形成し、上記第２シリコン酸化膜を除去した領域に第２絶縁膜をＣＶＤ法により形成する工程と、上記第１絶縁膜上に第１ゲート電極を形成する工程と、上記第２絶縁膜上に第２ゲート電極を形成する工程と、を含む半導体装置の製造方法において、上記第１シリコン酸化膜は上記第２シリコン酸化膜とは異なる領域に形成され、上記第１絶縁膜および上記第２絶縁膜はシリコン酸化膜よりも誘電率が高く、上記第１絶縁膜は上記第１シリコン酸化膜よりも膜厚の厚いものである。   The method of manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor substrate, a step of forming a first silicon oxide film and a second silicon oxide film on the semiconductor substrate by thermally oxidizing the semiconductor substrate, Removing the second silicon oxide film; and, after removing the second silicon oxide film, a first insulating film is formed on the first silicon oxide film by a CVD method, and the second silicon oxide film is removed. Forming a second insulating film in the formed region by a CVD method, forming a first gate electrode on the first insulating film, forming a second gate electrode on the second insulating film, The first silicon oxide film is formed in a region different from the second silicon oxide film, and the dielectric constant of the first insulating film and the second insulating film is higher than that of the silicon oxide film. Ku, the first insulating film is thicker in film thickness than the first silicon oxide film.

この発明に係る半導体装置の製造方法は、半導体基板を用意する工程と、上記半導体基板に、第１シリコン酸化膜を上記半導体基板を熱酸化することにより形成し、上記第１シリコン酸化膜が形成された領域とは異なる領域に、第２シリコン酸化膜を上記半導体基板を熱酸化することにより形成する工程と、上記第２シリコン酸化膜を除去する工程と、記第２シリコン酸化膜を除去後、上記第１シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、上記第１シリコン酸化膜よりも膜厚の厚い第１絶縁膜をＣＶＤ法により形成する工程と、上記第２シリコン酸化膜を除去後、上記第２シリコン酸化膜が除去された領域に、シリコン酸化膜よりも誘電率が高く、上記第２シリコン酸化膜よりも膜厚の厚い第２絶縁膜をＣＶＤ法により形成する工程と、上記第１絶縁膜上に第１ゲート電極を形成する工程と、上記第２絶縁膜上に第２ゲート電極を形成する工程とを含むものである。   The method of manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor substrate, a first silicon oxide film is formed on the semiconductor substrate by thermally oxidizing the semiconductor substrate, and the first silicon oxide film is formed. Forming a second silicon oxide film in a region different from the formed region by thermally oxidizing the semiconductor substrate, removing the second silicon oxide film, and after removing the second silicon oxide film Forming a first insulating film having a dielectric constant higher than that of the silicon oxide film and thicker than that of the first silicon oxide film on the first silicon oxide film by a CVD method; and the second silicon oxide film. After removing the film, a second insulating film having a dielectric constant higher than that of the silicon oxide film and thicker than that of the second silicon oxide film is formed by a CVD method in the region where the second silicon oxide film has been removed. A step, is intended to include a step of forming a first gate electrode on said first insulating film, and forming a second gate electrode on said second insulating film.

この発明に係る半導体装置の製造方法は、半導体基板を用意する工程と、上記半導体基板に第１シリコン酸化膜および第２シリコン酸化膜を、上記半導体基板を酸化することにより形成する第１酸化工程と、上記第２シリコン酸化膜を除去する工程と、上記第２シリコン酸化膜を除去後、上記第２シリコン酸化膜を除去した領域に第３シリコン酸化膜を、上記半導体基板を酸化することにより形成する第２酸化工程と、上記第３シリコン酸化膜を形成後、ＣＶＤ法により、上記第１シリコン酸化膜上に、第１絶縁膜を形成し、上記第３シリコン酸化膜上に第２絶縁膜を形成する工程と、上記第１絶縁膜上に第１ゲート電極を形成する工程と、上記第２絶縁膜上に第２ゲート電極を形成する工程と、を含む半導体装置の製造方法において、上記第２シリコン酸化膜は上記第１シリコン酸化膜とは異なる領域に形成され、上記第１絶縁膜および上記第２絶縁膜はシリコン酸化膜よりも誘電率が高く、上記第１絶縁膜の膜厚は上記第１シリコン酸化膜の膜厚よりも厚いものである。   The method of manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor substrate, and a first oxidation step of forming a first silicon oxide film and a second silicon oxide film on the semiconductor substrate by oxidizing the semiconductor substrate. Removing the second silicon oxide film; and after removing the second silicon oxide film, oxidizing the third silicon oxide film in the region where the second silicon oxide film is removed, and oxidizing the semiconductor substrate After forming the second oxidation step and forming the third silicon oxide film, a first insulating film is formed on the first silicon oxide film by a CVD method, and a second insulating film is formed on the third silicon oxide film. In a method of manufacturing a semiconductor device, comprising: a step of forming a film; a step of forming a first gate electrode on the first insulating film; and a step of forming a second gate electrode on the second insulating film. the above The silicon oxide film is formed in a region different from the first silicon oxide film, the first insulating film and the second insulating film have a dielectric constant higher than that of the silicon oxide film, and the film thickness of the first insulating film is It is thicker than the film thickness of the first silicon oxide film.

この発明に係る半導体装置の製造方法は、半導体基板を用意する工程と、上記半導体基板に、第１シリコン酸化膜および上記第１シリコン酸化膜が形成された領域とは異なる領域に第２シリコン酸化膜を、上記半導体基板を酸化することにより形成する第１酸化工程と、上記第２シリコン酸化膜を除去する工程と、上記第２シリコン酸化膜を除去後、上記半導体基板を酸化して、上記第２シリコン酸化膜を除去した領域に第３シリコン酸化膜を形成する第２酸化工程と、上記第３シリコン酸化膜を形成後、上記第１シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、上記第１シリコン酸化膜よりも膜厚が厚い第１絶縁膜をＣＶＤ法により形成する工程と、上記第３シリコン酸化膜を形成後、上記第３シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、上記第３シリコン酸化膜よりも膜厚が厚い第２絶縁膜をＣＶＤ法により形成する工程と、上記第１絶縁膜上に第１ゲート電極を形成する工程と、上記第２絶縁膜上に第２ゲート電極を形成する工程とを含むものである。   According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: preparing a semiconductor substrate; and forming a second silicon oxide in a region different from the region where the first silicon oxide film and the first silicon oxide film are formed on the semiconductor substrate. Forming a film by oxidizing the semiconductor substrate, removing the second silicon oxide film, removing the second silicon oxide film, oxidizing the semiconductor substrate, and A second oxidation step of forming a third silicon oxide film in the region from which the second silicon oxide film has been removed; and after forming the third silicon oxide film, a dielectric constant higher than that of the silicon oxide film on the first silicon oxide film Forming a first insulating film having a thickness higher than that of the first silicon oxide film by a CVD method, and forming a third silicon oxide film, and then forming a silicon oxide on the third silicon oxide film Forming a second insulating film having a dielectric constant higher than that of the film and a thickness greater than that of the third silicon oxide film by a CVD method; forming a first gate electrode on the first insulating film; Forming a second gate electrode on the second insulating film.

この発明に係る半導体装置の製造方法は、半導体基板を用意する工程と、上記半導体基板に第１シリコン酸化膜および第２シリコン酸化膜を、上記半導体基板を熱酸化することにより形成する第１酸化工程と、上記第２シリコン酸化膜を除去する工程と、上記第２シリコン酸化膜を除去後、上記第２シリコン酸化膜を除去した領域に第３シリコン酸化膜を、上記半導体基板を熱酸化することにより形成する第２酸化工程と、上記第３シリコン酸化膜を形成後、ＣＶＤ法により、上記第１シリコン酸化膜上に、第１絶縁膜を形成し、上記第３シリコン酸化膜上に第２絶縁膜を形成する工程と、上記第１絶縁膜上に第１ゲート電極を形成する工程と、上記第２絶縁膜上に第２ゲート電極を形成する工程と、を含む半導体装置の製造方法において、上記第２シリコン酸化膜は上記第１シリコン酸化膜とは異なる領域に形成され、上記第１絶縁膜および上記第２絶縁膜はシリコン酸化膜よりも誘電率が高く、上記第１絶縁膜の膜厚は上記第１シリコン酸化膜の膜厚よりも厚いものである。   The method of manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor substrate, and a first oxidation in which a first silicon oxide film and a second silicon oxide film are formed on the semiconductor substrate by thermally oxidizing the semiconductor substrate. A step of removing the second silicon oxide film; and, after removing the second silicon oxide film, thermally oxidizing the third silicon oxide film in the region where the second silicon oxide film has been removed and the semiconductor substrate. After forming the second oxidation step and the third silicon oxide film, a first insulating film is formed on the first silicon oxide film by a CVD method, and a first insulating film is formed on the third silicon oxide film. A method of manufacturing a semiconductor device, comprising: a step of forming two insulating films; a step of forming a first gate electrode on the first insulating film; and a step of forming a second gate electrode on the second insulating film. In The second silicon oxide film is formed in a region different from the first silicon oxide film, and the first insulating film and the second insulating film have a dielectric constant higher than that of the silicon oxide film, and the film of the first insulating film The thickness is larger than the thickness of the first silicon oxide film.

この発明に係る半導体装置の製造方法は、半導体基板を用意する工程と、上記半導体基板に、第１シリコン酸化膜および上記第１シリコン酸化膜が形成された領域とは異なる領域に第２シリコン酸化膜を、上記半導体基板を熱酸化することにより形成する第１酸化工程と、上記第２シリコン酸化膜を除去する工程と、上記第２シリコン酸化膜を除去後、上記半導体基板を熱酸化して、上記第２シリコン酸化膜を除去した領域に第３シリコン酸化膜を形成する第２酸化工程と、上記第３シリコン酸化膜を形成後、上記第１シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、上記第１シリコン酸化膜よりも膜厚が厚い第１絶縁膜をＣＶＤ法により形成する工程と、上記第３シリコン酸化膜を形成後、上記第３シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、上記第３シリコン酸化膜よりも膜厚が厚い第２絶縁膜をＣＶＤ法により形成する工程と、上記第１絶縁膜上に第１ゲート電極を形成する工程と、上記第２絶縁膜上に第２ゲート電極を形成する工程とを含むものである。   According to another aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: preparing a semiconductor substrate; Forming a film by thermally oxidizing the semiconductor substrate; removing the second silicon oxide film; and removing the second silicon oxide film and thermally oxidizing the semiconductor substrate. A second oxidation step of forming a third silicon oxide film in the region from which the second silicon oxide film has been removed; and after forming the third silicon oxide film, the first silicon oxide film is formed on the first silicon oxide film more than the silicon oxide film. A step of forming a first insulating film having a high dielectric constant and a film thickness larger than that of the first silicon oxide film by a CVD method; and after forming the third silicon oxide film, on the third silicon oxide film, Forming a second insulating film having a dielectric constant higher than that of the oxide film and thicker than that of the third silicon oxide film by a CVD method; and forming a first gate electrode on the first insulating film; And a step of forming a second gate electrode on the second insulating film.

上記半導体装置の製造方法において、上記第１絶縁膜および上記第２絶縁膜はＨｆを含んでいてもよい。   In the semiconductor device manufacturing method, the first insulating film and the second insulating film may contain Hf.

上記半導体装置の製造方法において、上記第１絶縁膜および上記第２絶縁膜は酸化膜であってもよい。   In the semiconductor device manufacturing method, the first insulating film and the second insulating film may be oxide films.

上記半導体装置の製造方法において、上記第１絶縁膜および上記第２絶縁膜は酸窒化膜であってもよい。   In the semiconductor device manufacturing method, the first insulating film and the second insulating film may be oxynitride films.

この発明に係る半導体装置は、半導体基板と、上記半導体基板上に配置された第１シリコン酸化膜と、上記半導体基板上の上記第１シリコン酸化膜とは異なる領域に配置され、上記第１シリコン酸化膜よりも膜厚の厚い第２シリコン酸化膜と、上記第１シリコン酸化膜上に配置され、シリコン酸化膜よりも誘電率の高い第１絶縁膜と、上記第２シリコン酸化膜上に配置され、シリコン酸化膜よりも誘電率の高い第２絶縁膜と、上記第１絶縁膜上に配置された第１ゲート電極と、上記第２絶縁膜上に配置された第２ゲート電極と、を有するものである。   The semiconductor device according to the present invention is disposed in a region different from the first silicon oxide film on the semiconductor substrate, the first silicon oxide film disposed on the semiconductor substrate, and the first silicon oxide film. A second silicon oxide film having a thickness greater than that of the oxide film and a first insulating film having a dielectric constant higher than that of the silicon oxide film and disposed on the first silicon oxide film and the second silicon oxide film. A second insulating film having a dielectric constant higher than that of the silicon oxide film, a first gate electrode disposed on the first insulating film, and a second gate electrode disposed on the second insulating film. It is what you have.

この発明に係る半導体装置は、半導体基板と、上記半導体基板中に配置された第３絶縁膜と、上記半導体基板上の上記第３絶縁膜とは異なる領域に配置された第１シリコン酸化膜と、上記半導体基板上の上記第１シリコン酸化膜および上記第３絶縁膜とは異なる領域に配置され、上記第１シリコン酸化膜よりも膜厚の厚い第２シリコン酸化膜と、上記第１シリコン酸化膜上に配置され、シリコン酸化膜よりも誘電率の高い第１絶縁膜と、上記第２シリコン酸化膜上に配置され、シリコン酸化膜よりも誘電率の高い第２絶縁膜と、上記第１絶縁膜上に配置された第１ゲート電極と、上記第２絶縁膜上に配置された第２ゲート電極とを有するものである。   A semiconductor device according to the present invention includes a semiconductor substrate, a third insulating film disposed in the semiconductor substrate, and a first silicon oxide film disposed in a region different from the third insulating film on the semiconductor substrate. A second silicon oxide film disposed on a region different from the first silicon oxide film and the third insulating film on the semiconductor substrate and having a thickness greater than that of the first silicon oxide film; and the first silicon oxide film A first insulating film disposed on the film and having a higher dielectric constant than the silicon oxide film; a second insulating film disposed on the second silicon oxide film and having a higher dielectric constant than the silicon oxide film; A first gate electrode disposed on the insulating film; and a second gate electrode disposed on the second insulating film.

この発明に係る半導体装置は、半導体基板に設定された複数の領域と、各領域にそれぞれ形成されたトランジスタとを備え、各領域毎にトランジスタのゲート絶縁膜の厚みが異なる半導体装置において、各ゲート絶縁膜は、各領域において互いに同一の厚みを有する上層絶縁膜を備え、ゲート絶縁膜の厚みの異なりを上層絶縁膜の下層に形成するシリコン酸化膜の厚みを変更して形成するものである。   A semiconductor device according to the present invention includes a plurality of regions set in a semiconductor substrate and a transistor formed in each region, wherein each gate has a different gate insulating film thickness in each region. The insulating film includes an upper layer insulating film having the same thickness in each region, and is formed by changing the thickness of the silicon oxide film formed under the upper layer insulating film with a difference in thickness of the gate insulating film.

また、上記半導体装置は、複数の領域の内、いずれか１つの領域において、上層絶縁膜の下層にシリコン酸化膜を備えていなくてもよい。   The semiconductor device may not include a silicon oxide film below the upper insulating film in any one of the plurality of regions.

また、上記半導体装置は、複数の領域の全てのゲート絶縁膜の上層絶縁膜の下層に、シリコン酸化膜を備えたものであってもよい。   The semiconductor device may include a silicon oxide film below the upper insulating film of all the gate insulating films in the plurality of regions.

また、上記半導体装置は、シリコン酸化膜は熱酸化膜にて成るものであってもよい。
また、上記半導体装置は、上層絶縁膜は、シリコン酸化膜より誘電率の高い膜にて成るものであってもよい。 In the semiconductor device, the silicon oxide film may be a thermal oxide film.
In the semiconductor device, the upper insulating film may be a film having a dielectric constant higher than that of the silicon oxide film.

また、上記半導体装置は、上層絶縁膜は、ＰＺＴ膜、または、ＢＳＴ膜、または、Ｔａ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉの酸化膜若しくは酸窒化膜のいずれかにて成るものであってもよい。   In the semiconductor device, the upper insulating film may be a PZT film, a BST film, or an oxide film or oxynitride film of Ta, Hf, Zr, Al, Ti. .

また、この発明に係る半導体装置の製造方法、半導体基板上に設定された複数の領域と、各領域にそれぞれ形成されたトランジスタと、各領域毎にトランジスタのゲート絶縁膜の厚みが異なる半導体装置の製造方法において、各トランジスタのゲート絶縁膜の形成を、半導体基板上に熱酸化法によりシリコン酸化膜を形成する第１の工程と、各領域の内所望の領域をレジストにて覆う第２の工程と、レジストをマスクとしてシリコン酸化膜を除去する第３の工程と、領域毎にシリコン酸化膜の膜厚が異なる膜厚となるまで第１、第２、第３の工程を順次繰り返す工程と、半導体基板上に上層絶縁膜を成膜して各領域毎に膜厚の異なるゲート絶縁膜を形成する工程とで行うものである。   Also, there is provided a method for manufacturing a semiconductor device according to the present invention, a plurality of regions set on a semiconductor substrate, a transistor formed in each region, and a semiconductor device having a different gate insulating film thickness in each region. In the manufacturing method, a gate insulating film of each transistor is formed by a first step of forming a silicon oxide film on a semiconductor substrate by a thermal oxidation method, and a second step of covering a desired region of each region with a resist. A third step of removing the silicon oxide film using the resist as a mask, a step of sequentially repeating the first, second, and third steps until the silicon oxide film has a different thickness for each region; In this step, an upper insulating film is formed on the semiconductor substrate, and a gate insulating film having a different thickness is formed for each region.

また、上記半導体装置の製造方法は、上層絶縁膜を、シリコン酸化膜より誘電率の高い膜にて形成するものであってもよい。   Further, in the method for manufacturing the semiconductor device, the upper insulating film may be formed of a film having a higher dielectric constant than that of the silicon oxide film.

また、上記半導体装置の製造方法は、上層絶縁膜は、ＰＺＴ膜、または、ＢＳＴ膜、または、Ｔａ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉの酸化膜若しくは酸窒化膜のいずれかにて形成するものであってもよい。   In the semiconductor device manufacturing method, the upper insulating film is formed of any one of a PZT film, a BST film, a Ta, Hf, Zr, Al, and Ti oxide film or an oxynitride film. There may be.

以上のように、この発明によれば、半導体基板に設定された複数の領域と、各領域にそれぞれ形成されたトランジスタとを備え、各領域毎にトランジスタのゲート絶縁膜の厚みが異なる半導体装置において、各ゲート絶縁膜は、各領域において互いに同一の厚みを有する上層絶縁膜を備え、ゲート絶縁膜の厚みの異なりを上層絶縁膜の下層に形成するシリコン酸化膜の厚みを変更して形成するので、ゲート絶縁膜の厚みが確実に変更することができる半導体装置を提供することが可能となる。   As described above, according to the present invention, in a semiconductor device including a plurality of regions set in a semiconductor substrate and transistors formed in each region, the thickness of the gate insulating film of the transistor differs in each region. Each gate insulating film is provided with an upper insulating film having the same thickness in each region, and the thickness of the silicon oxide film formed under the upper insulating film is changed by changing the thickness of the gate insulating film. It is possible to provide a semiconductor device in which the thickness of the gate insulating film can be changed reliably.

また、この発明によれば、複数の領域の内いずれか１つの領域において、上層絶縁膜の下層にシリコン酸化膜を備えていないので、少ない工程にて形成することができる半導体装置を提供することが可能となる。   In addition, according to the present invention, since any one of the plurality of regions does not include a silicon oxide film below the upper insulating film, a semiconductor device that can be formed with fewer steps is provided. Is possible.

また、この発明のよれば、複数の領域の全てのゲート絶縁膜の上層絶縁膜の下層に、シリコン酸化膜を備えたので、トランジスタの高性能化ができる半導体装置を提供することが可能となる。   Further, according to the present invention, since the silicon oxide film is provided in the lower layer of the upper insulating film of all the gate insulating films in the plurality of regions, it is possible to provide a semiconductor device capable of improving the performance of the transistor. .

また、この発明によれば、シリコン酸化膜は熱酸化膜にて成るので、ゲート絶縁膜の厚みを容易に変更することができる半導体装置を提供することが可能となる。   Further, according to the present invention, since the silicon oxide film is a thermal oxide film, it is possible to provide a semiconductor device in which the thickness of the gate insulating film can be easily changed.

また、この発明のによれば、上層絶縁膜は、シリコン酸化膜より誘電率の高い膜にて成るので、所望特性を有するゲート絶縁膜を容易に得ることができる半導体装置を提供することが可能となる。   According to the present invention, since the upper insulating film is made of a film having a higher dielectric constant than that of the silicon oxide film, it is possible to provide a semiconductor device capable of easily obtaining a gate insulating film having desired characteristics. It becomes.

また、この発明によれば、上層絶縁膜は、ＰＺＴ膜、または、ＢＳＴ膜、または、Ｔａ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉの酸化膜若しくは酸窒化膜のいずれかにて成るので、所望特性を有するゲート絶縁膜を確実に得ることができる半導体装置を提供することが可能となる。   Further, according to the present invention, the upper insulating film is formed of any one of the PZT film, the BST film, the oxide film or the oxynitride film of Ta, Hf, Zr, Al, and Ti. It is possible to provide a semiconductor device capable of reliably obtaining the gate insulating film.

また、この発明によれば、半導体基板上に設定された複数の領域と、各領域にそれぞれ形成されたトランジスタと、各領域毎にトランジスタのゲート絶縁膜の厚みが異なる半導体装置の製造方法において、各トランジスタのゲート絶縁膜の形成を、半導体基板上に熱酸化法によりシリコン酸化膜を形成する第１の工程と、各領域の内所望の領域をレジストにて覆う第２の工程と、レジストをマスクとしてシリコン酸化膜を除去する第３の工程と、領域毎にシリコン酸化膜の膜厚が異なる膜厚となるまで第１、第２、第３の工程を順次繰り返す工程と、半導体基板上に上層絶縁膜を成膜し各領域毎に膜厚の異なるゲート絶縁膜を形成する工程とで行うので、各領域毎のゲート絶縁膜の厚みが確実に変更することができる半導体装置の製造方法を提供することが可能となる。   According to the invention, in the method of manufacturing a semiconductor device, the plurality of regions set on the semiconductor substrate, the transistors formed in each region, and the thickness of the gate insulating film of the transistor in each region are different. The gate insulating film of each transistor is formed by a first step of forming a silicon oxide film on a semiconductor substrate by a thermal oxidation method, a second step of covering a desired region of each region with a resist, A third step of removing the silicon oxide film as a mask, a step of sequentially repeating the first, second, and third steps until the silicon oxide film has a different thickness for each region; A method of manufacturing a semiconductor device in which the thickness of the gate insulating film in each region can be reliably changed is performed by forming an upper insulating film and forming a gate insulating film having a different thickness in each region. It can be provided to become.

また、この発明によれば、上層絶縁膜を、シリコン酸化膜より誘電率の高い膜にて形成するので、所望特性を有するゲート絶縁膜を容易に形成することができる半導体装置の製造方法を提供することが可能となる。   In addition, according to the present invention, since the upper insulating film is formed of a film having a higher dielectric constant than that of the silicon oxide film, a method for manufacturing a semiconductor device capable of easily forming a gate insulating film having desired characteristics is provided. It becomes possible to do.

また、この発明によれば、上層絶縁膜は、ＰＺＴ膜、または、ＢＳＴ膜、または、Ｔａ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉの酸化膜若しくは酸窒化膜のいずれかにて形成するので、所望特性を有するゲート絶縁膜を確実に形成することができる半導体装置の製造方法を提供することが可能となる。   According to the present invention, the upper insulating film is formed of any one of the PZT film, the BST film, the oxide film or the oxynitride film of Ta, Hf, Zr, Al, and Ti. It is possible to provide a method of manufacturing a semiconductor device that can reliably form a gate insulating film having the following.

この発明の実施の形態１による半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device by Embodiment 1 of this invention. この発明の実施の形態１による半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device by Embodiment 1 of this invention. この発明の実施の形態１による半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device by Embodiment 1 of this invention. この発明の実施の形態２による半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device by Embodiment 2 of this invention. 従来の半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the conventional semiconductor device. 従来の半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the conventional semiconductor device.

（実施の形態１）
以下、この発明の実施の形態について説明する。図１ないし図３はこの発明の実施の形態１の半導体装置の製造方法を示す断面図である。各図に基づいて、この発明の実施の形態１の半導体装置の製造方法について説明する。ここで形成される半導体装置は、半導体基板１に、複数の領域が設定され、各領域にはトランジスタがそれぞれ形成され、各領域毎にゲート絶縁膜の膜厚が異なるように形成され、各領域毎のトランジスタの特性が異なるように形成されるものである。 (Embodiment 1)
Embodiments of the present invention will be described below. 1 to 3 are sectional views showing a method of manufacturing a semiconductor device according to the first embodiment of the present invention. A method for manufacturing the semiconductor device according to the first embodiment of the present invention will be described with reference to the drawings. In the semiconductor device formed here, a plurality of regions are set in the semiconductor substrate 1, transistors are formed in each region, and the gate insulating film has a different thickness in each region. Each transistor is formed to have different characteristics.

まず、従来の場合と同様に、半導体基板１上に、例えば熱酸化法またはＣＶＤ法によりシリコン酸化膜を膜厚１５ｎｍにて成膜して第１のマスク膜２を形成する。次に、第１のマスク膜２上に、例えばＣＶＤ法によりシリコン窒化膜を膜厚２００ｎｍにて成膜して第２のマスク膜３を形成する。次に、写真製版およびエッチング法により、第２のマスク膜３、第１のマスク膜２および半導体基板１をパターニングして、例えば深さ３００ｎｍのトレンチ４を形成する（図１（ａ））。   First, as in the conventional case, a first mask film 2 is formed on a semiconductor substrate 1 by forming a silicon oxide film with a film thickness of 15 nm by, for example, thermal oxidation or CVD. Next, a second mask film 3 is formed by forming a silicon nitride film with a film thickness of 200 nm on the first mask film 2 by, eg, CVD. Next, the second mask film 3, the first mask film 2 and the semiconductor substrate 1 are patterned by photolithography and etching to form, for example, a trench 4 having a depth of 300 nm (FIG. 1A).

次に、熱酸化法またはＣＶＤ法により第１の絶縁膜５を成膜し、研磨法により、第２のマスク膜３上面まで第１の絶縁膜５を研磨する（図１（ｂ））。次に、エッチング法により第１の絶縁膜５をエッチングして、膜厚を減じ、半導体基板１と略同一面とする。その後、第１のマスク膜２および第２のマスク膜３を除去する（図１（ｃ））。次に、熱酸化法により半導体基板１上を酸化し、例えば膜厚が１．５〜３ｎｍのシリコン酸化膜６を形成する（図２（ａ））。   Next, a first insulating film 5 is formed by a thermal oxidation method or a CVD method, and the first insulating film 5 is polished to the upper surface of the second mask film 3 by a polishing method (FIG. 1B). Next, the first insulating film 5 is etched by an etching method to reduce the film thickness so that it is substantially flush with the semiconductor substrate 1. Thereafter, the first mask film 2 and the second mask film 3 are removed (FIG. 1C). Next, the semiconductor substrate 1 is oxidized by a thermal oxidation method to form a silicon oxide film 6 having a film thickness of 1.5 to 3 nm, for example (FIG. 2A).

次に、写真製版法によりレジスト膜７を所望の第１の領域Ａを覆うように形成する（図２（ｂ））。次に、レジスト膜７にて覆われていない第２の領域Ｂのシリコン酸化膜６を除去する。次に、レジスト膜７をアッシング法等により除去する（図２（ｃ））。次に、ＣＶＤ法によりシリコン酸化膜より誘電率の高い、例えば、ＰＺＴ膜、ＢＳＴ膜やＴａ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ等の酸化膜または酸窒化膜を膜厚１０〜２０ｎｍにて成膜し上層絶縁膜８を形成する（図３（ａ））。   Next, a resist film 7 is formed so as to cover the desired first region A by photolithography (FIG. 2B). Next, the silicon oxide film 6 in the second region B not covered with the resist film 7 is removed. Next, the resist film 7 is removed by an ashing method or the like (FIG. 2C). Next, a CVD method is used to form a PZT film, a BST film, an oxide film such as Ta, Hf, Zr, Al, or Ti or an oxynitride film having a film thickness of 10 to 20 nm, which has a dielectric constant higher than that of the silicon oxide film. Then, an upper insulating film 8 is formed (FIG. 3A).

以下は、周知の方法により、ポリシリコン、シリサイド、金属膜、金属窒化膜若しくはこれらの積層膜をＣＶＤ法により形成し、写真製版及びエッチング法により、ゲート電極９を形成する。次に、イオン注入法により例えばＡｓ、Ｐ、Ｂ、ＢＦ2等を１Ｅ１３〜１Ｅ１４／ｃｍ2注入して第１の不純物拡散層１０を形成する。 In the following, a polysilicon, a silicide, a metal film, a metal nitride film or a laminated film thereof is formed by a CVD method by a well-known method, and the gate electrode 9 is formed by photolithography and etching. Next, for example, As, P, B, BF 2 or the like is implanted by 1E13 to 1E14 / cm 2 by ion implantation to form the first impurity diffusion layer 10.

次に、ＣＶＤ法により絶縁膜、例えばシリコン酸化膜若しくはシリコン窒化膜またはこれらの積層膜を膜厚２０〜１００ｎｍ形成し、エッチングしてサイドウォール１１を形成する。次に、イオン注入法により例えばＡｓ、Ｐ、Ｂ、ＢＦ2等を１Ｅ１５〜１Ｅ１６／ｃｍ2注入して第２の不純物拡散層１２を形成する。 Next, an insulating film such as a silicon oxide film or a silicon nitride film or a laminated film thereof is formed to a thickness of 20 to 100 nm by the CVD method, and etched to form the sidewalls 11. Next, the second impurity diffusion layer 12 is formed by implanting, for example, As, P, B, BF 2 or the like by ion implantation at 1E15 to 1E16 / cm 2 .

このようにして、第１および第２のＭＩＳＦＥＴ１３、１４が形成される（図３（ｄ））。そして、第１のＭＩＳＦＥＴ１３のゲート絶縁膜１５は、シリコン酸化膜６および上層絶縁膜８にて形成され、第２のＭＩＳＦＥＴ１４のゲート絶縁膜８ａは、上層絶縁膜８のみにて形成される。   In this way, the first and second MISFETs 13 and 14 are formed (FIG. 3D). The gate insulating film 15 of the first MISFET 13 is formed of the silicon oxide film 6 and the upper insulating film 8, and the gate insulating film 8a of the second MISFET 14 is formed of only the upper insulating film 8.

このように異なる誘電率を有する絶縁膜を積層構造にすると、ゲート絶縁膜において容量は直列に結合される。このことより、チャネルに対向するゲート電極の面積をＳとし、各々の絶縁膜の誘電率をそれぞれεlおよびε2とし、各々の絶縁膜の膜厚をｄlおよびｄ2とすると、これらの積層膜からなるコンデンサの容量は、εl・ε2・Ｓ／（εlｄ2＋ε2ｄ1）となる。 When the insulating films having different dielectric constants are stacked in this way, the capacitors are coupled in series in the gate insulating film. From this, it is assumed that the area of the gate electrode facing the channel is S, the dielectric constants of the respective insulating films are ε l and ε 2, and the film thicknesses of the respective insulating films are d l and d 2 . The capacity of the capacitor made of the laminated film is ε l · ε 2 · S / (ε l d 2 + ε 2 d 1 ).

よって、誘電率の高い絶縁膜の膜厚ｄlを一定値とした場合でも、ｄ2を変えることでゲートとチャネル間の容量を変化させることができる。このように誘電率が小さく膜厚制御性の良いシリコン酸化膜を領域毎に膜厚を変えることで、誘電率の高い絶縁膜の形成膜厚が一定であっても実効的なゲート絶縁膜の膜厚を変えることができる。 Therefore, even when the thickness dl of the insulating film having a high dielectric constant and a predetermined value, it is possible to vary the capacitance between the gate and the channel by changing the d 2. By changing the thickness of the silicon oxide film having a low dielectric constant and good film thickness control for each region in this way, an effective gate insulating film can be formed even if the insulating film thickness having a high dielectric constant is constant. The film thickness can be changed.

以上のことより、第１の領域Ａと第２の領域Ｂとにそれぞれ形成される、第１のＭＩＳＦＥＴ１３と第２のＭＩＳＦＥＴ１４とはゲート絶縁膜の膜厚がそれぞれ異なり、トランジスタの特性は異なるものとして形成することができる。   From the above, the first MISFET 13 and the second MISFET 14 formed in the first region A and the second region B, respectively, have different gate insulating film thicknesses and different transistor characteristics. Can be formed as

上記のように構成された実施の形態１の半導体装置は、膜厚制御方法が確立されているシリコン酸化膜の膜厚の変更により、ゲートとチャネル間の容量を決定し、特性の異なるトランジスタを形成することができるため、制御性良く特性の異なるトランジスタの性能が決定できる。また、生産コストが高い誘電率の高い絶縁膜の形成工程が１回で済みコストの増加を最小限にとどめることができる。   The semiconductor device of the first embodiment configured as described above determines the capacitance between the gate and the channel by changing the film thickness of the silicon oxide film for which the film thickness control method has been established. Since it can be formed, the performance of transistors with different characteristics can be determined with good controllability. In addition, an insulating film with a high dielectric constant and a high production cost can be formed only once, and an increase in cost can be minimized.

（実施の形態２）
上記実施の形態１では、シリコン酸化膜を備えていないゲート絶縁膜を有する領域を備えた例を説明したが、これに限られることはなく、ゲート絶縁膜の全てにシリコン酸化膜を備えるようにしてもよく、その例を以下に説明する。 (Embodiment 2)
In the first embodiment, the example in which the region having the gate insulating film not including the silicon oxide film is described has been described. However, the present invention is not limited to this, and the silicon oxide film is provided in the entire gate insulating film. An example is described below.

図４はこの発明の実施の形態２の半導体装置の製造方法を示した断面図である。図に基づいて実施の形態２の半導体装置の製造方法について説明する。まず、上記実施の形態１と同様の工程を経て、図２（ｃ）に示すように、第１の領域Ａにシリコン酸化膜６を、第２の領域Ｂのシリコン酸化膜６をエッチングして形成する。   4 is a sectional view showing a method for manufacturing a semiconductor device according to the second embodiment of the present invention. A method for manufacturing the semiconductor device of the second embodiment will be described with reference to the drawings. First, through the same steps as in the first embodiment, the silicon oxide film 6 is etched in the first region A and the silicon oxide film 6 in the second region B is etched as shown in FIG. Form.

次に、再び半導体基板１上に熱酸化法により、例えば０．５〜１．５ｎｍの膜厚にて成る第２のシリコン酸化膜１６を形成する（図４（ａ））。次に、ＣＶＤ法によりシリコン酸化膜より誘電率の高い、例えば、ＰＺＴ膜、ＢＳＴ膜やＴａ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ等の酸化膜または酸窒化膜を膜厚１０〜２０ｎｍにて成膜し上層絶縁膜８を形成する（図４（ｂ））。   Next, a second silicon oxide film 16 having a thickness of 0.5 to 1.5 nm, for example, is formed again on the semiconductor substrate 1 by thermal oxidation (FIG. 4A). Next, a CVD method is used to form a PZT film, a BST film, an oxide film such as Ta, Hf, Zr, Al, or Ti or an oxynitride film having a film thickness of 10 to 20 nm, which has a dielectric constant higher than that of the silicon oxide film. Then, an upper insulating film 8 is formed (FIG. 4B).

以下は、上記実施の形態１と同様の方法により、ポリシリコン、シリサイド、金属膜、金属窒化膜若しくはこれらの積層膜をＣＶＤ法により形成し、写真製版及びエッチング法により、ゲート電極９を形成する。次に、イオン注入法により例えばＡｓ、Ｐ、Ｂ、ＢＦ2等を１Ｅ１３〜１Ｅ１４／ｃｍ2注入して第１の不純物拡散層１０を形成する。 In the following, a polysilicon, silicide, metal film, metal nitride film or laminated film thereof is formed by the CVD method by the same method as in the first embodiment, and the gate electrode 9 is formed by photolithography and etching. . Next, for example, As, P, B, BF 2 or the like is implanted by 1E13 to 1E14 / cm 2 by ion implantation to form the first impurity diffusion layer 10.

次に、ＣＶＤ法により絶縁膜、例えばシリコン酸化膜若しくはシリコン窒化膜またはこれらの積層膜を膜厚２０〜１００ｎｍ形成し、エッチングしてサイドウォール１１を形成する。次に、イオン注入法により例えばＡｓ、Ｐ、Ｂ、ＢＦ2等を１Ｅ１５〜１Ｅ１６／ｃｍ2注入して第２の不純物拡散層１２を形成する。 Next, an insulating film such as a silicon oxide film or a silicon nitride film or a laminated film thereof is formed to a thickness of 20 to 100 nm by the CVD method, and etched to form the sidewalls 11. Next, the second impurity diffusion layer 12 is formed by implanting, for example, As, P, B, BF 2 or the like by ion implantation at 1E15 to 1E16 / cm 2 .

このようにして、第１および第２のＭＩＳＦＥＴ１７、１８が形成される（図４（ｃ））。そして、第１のＭＩＳＦＥＴ１７のゲート絶縁膜１９は、シリコン酸化膜６、第２のシリコン酸化膜１６および上層絶縁膜８にて形成され、第２のＭＩＳＦＥＴ１８のゲート絶縁膜２０は、第２のシリコン酸化膜１６および上層絶縁膜８にて形成される。   In this way, the first and second MISFETs 17 and 18 are formed (FIG. 4C). The gate insulating film 19 of the first MISFET 17 is formed of the silicon oxide film 6, the second silicon oxide film 16, and the upper insulating film 8. The gate insulating film 20 of the second MISFET 18 is formed of the second silicon. The oxide film 16 and the upper insulating film 8 are formed.

以上のことより、第１の領域Ａと第２の領域Ｂとにそれぞれ形成される、第１のＭＩＳＦＥＴ１７と第２のＭＩＳＦＥＴ１８とはゲート絶縁膜の膜厚がそれぞれ異なり、トランジスタの特性は異なるものとして形成することができる。   From the above, the first MISFET 17 and the second MISFET 18 formed in the first region A and the second region B have different gate insulating film thicknesses and different transistor characteristics. Can be formed as

上記のように構成された実施の形態２の半導体装置は、上記実施の形態１と同様の効果を奏するのはもちろんのこと、半導体基板上にシリコン酸化膜を形成しているので、半導体基板の界面制御を行うことができ、上部に形成される上層絶縁膜を半導体基板上に直接形成する場合に比べトランジスタの高性能化が図れる。   The semiconductor device of the second embodiment configured as described above has the same effect as that of the first embodiment, but also has a silicon oxide film formed on the semiconductor substrate. Interface control can be performed, and the performance of the transistor can be improved as compared with the case where the upper insulating film formed on the semiconductor substrate is directly formed on the semiconductor substrate.

尚、上記各実施の形態においては、半導体基板上の領域を２つの領域が存在する場合を例に説明したが、これに限られることはなく、３つ以上の領域が存在しても、シリコン酸化膜の形成回数を増やし、シリコン酸化膜の膜厚を各領域毎に変更すれば、上記各実施の形態と同様に形成することができ、同様の効果を奏することは言うまでもない。   In each of the above embodiments, the case where two regions exist on the semiconductor substrate has been described as an example. However, the present invention is not limited to this, and even if there are three or more regions, silicon It goes without saying that if the number of oxide film formations is increased and the film thickness of the silicon oxide film is changed for each region, it can be formed in the same manner as in each of the above embodiments, and the same effect can be obtained.

１ 半導体基板、６ シリコン酸化膜、７ レジスト膜、８ 上層絶縁膜、８ａ，１５，１９，２０ ゲート絶縁膜、１３，１７ 第１のＭＩＳＦＥＴ、１４，１８ 第２のＭＩＳＦＥＴ、１６ 第２のシリコン酸化膜、Ａ 第１の領域、Ｂ 第２の領域。   DESCRIPTION OF SYMBOLS 1 Semiconductor substrate, 6 Silicon oxide film, 7 Resist film, 8 Upper layer insulation film, 8a, 15, 19, 20 Gate insulation film, 13, 17 1st MISFET, 14, 18 2nd MISFET, 16 2nd silicon Oxide film, A first region, B second region.

Claims (13)

半導体基板を用意する工程と、
前記半導体基板に第１シリコン酸化膜および第２シリコン酸化膜を、前記半導体基板を酸化することにより形成する工程と、
前記第２シリコン酸化膜を除去する工程と、
前記第２シリコン酸化膜を除去後、前記第１シリコン酸化膜上に、第１絶縁膜をＣＶＤ法により形成し、前記第２シリコン酸化膜を除去した領域に第２絶縁膜をＣＶＤ法により形成する工程と、
前記第１絶縁膜上に第１ゲート電極を形成する工程と、
前記第２絶縁膜上に第２ゲート電極を形成する工程と、
を含む半導体装置の製造方法において、
前記第１シリコン酸化膜は前記第２シリコン酸化膜とは異なる領域に形成され、前記第１絶縁膜および前記第２絶縁膜はシリコン酸化膜よりも誘電率が高く、前記第１絶縁膜の膜厚は前記第１シリコン酸化膜の膜厚よりも厚い、半導体装置の製造方法。 Preparing a semiconductor substrate; and
Forming a first silicon oxide film and a second silicon oxide film on the semiconductor substrate by oxidizing the semiconductor substrate;
Removing the second silicon oxide film;
After removing the second silicon oxide film, a first insulating film is formed on the first silicon oxide film by a CVD method, and a second insulating film is formed by a CVD method in the region from which the second silicon oxide film has been removed. And a process of
Forming a first gate electrode on the first insulating film;
Forming a second gate electrode on the second insulating film;
In a method for manufacturing a semiconductor device including:
The first silicon oxide film is formed in a region different from the second silicon oxide film, and the first insulating film and the second insulating film have a dielectric constant higher than that of the silicon oxide film, and the film of the first insulating film A method for manufacturing a semiconductor device, wherein the thickness is greater than the thickness of the first silicon oxide film. 半導体基板を用意する工程と、
前記半導体基板に、第１シリコン酸化膜を前記半導体基板を酸化することにより形成し、前記第１シリコン酸化膜が形成された領域とは異なる領域に、第２シリコン酸化膜を前記半導体基板を酸化することにより形成する工程と、
前記第２シリコン酸化膜を除去する工程と、
前記第２シリコン酸化膜を除去後、前記第１シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、前記第１シリコン酸化膜よりも膜厚の厚い第１絶縁膜をＣＶＤ法により形成する工程と、
前記第２シリコン酸化膜を除去後、前記第２シリコン酸化膜が除去された領域に、シリコン酸化膜よりも誘電率が高く、前記第１シリコン酸化膜よりも膜厚が厚い第２絶縁膜をＣＶＤ法により形成する工程と、
前記第１絶縁膜上に第１ゲート電極を形成する工程と、
前記第２絶縁膜上に第２ゲート電極を形成する工程と、
を含む半導体装置の製造方法。 Preparing a semiconductor substrate; and
A first silicon oxide film is formed on the semiconductor substrate by oxidizing the semiconductor substrate, and a second silicon oxide film is oxidized in a region different from the region where the first silicon oxide film is formed. A step of forming by:
Removing the second silicon oxide film;
After removing the second silicon oxide film, a first insulating film having a dielectric constant higher than that of the silicon oxide film and thicker than that of the first silicon oxide film is formed on the first silicon oxide film by a CVD method. And a process of
After removing the second silicon oxide film, a second insulating film having a dielectric constant higher than that of the silicon oxide film and thicker than that of the first silicon oxide film is formed in the region where the second silicon oxide film is removed. A step of forming by a CVD method;
Forming a first gate electrode on the first insulating film;
Forming a second gate electrode on the second insulating film;
A method of manufacturing a semiconductor device including: 半導体基板を用意する工程と、
前記半導体基板に第１シリコン酸化膜および第２シリコン酸化膜を、前記半導体基板を熱酸化することにより形成する工程と、
前記第２シリコン酸化膜を除去する工程と、
前記第２シリコン酸化膜を除去後、前記第１シリコン酸化膜上に、第１絶縁膜をＣＶＤ法により形成し、前記第２シリコン酸化膜を除去した領域に第２絶縁膜をＣＶＤ法により形成する工程と、
前記第１絶縁膜上に第１ゲート電極を形成する工程と、
前記第２絶縁膜上に第２ゲート電極を形成する工程と、
を含む半導体装置の製造方法において、
前記第１シリコン酸化膜は前記第２シリコン酸化膜とは異なる領域に形成され、前記第１絶縁膜および前記第２絶縁膜はシリコン酸化膜よりも誘電率が高く、前記第１絶縁膜は前記第１シリコン酸化膜よりも膜厚の厚い、半導体装置の製造方法。 Preparing a semiconductor substrate; and
Forming a first silicon oxide film and a second silicon oxide film on the semiconductor substrate by thermally oxidizing the semiconductor substrate;
Removing the second silicon oxide film;
After removing the second silicon oxide film, a first insulating film is formed on the first silicon oxide film by a CVD method, and a second insulating film is formed by a CVD method in the region from which the second silicon oxide film has been removed. And a process of
Forming a first gate electrode on the first insulating film;
Forming a second gate electrode on the second insulating film;
In a method for manufacturing a semiconductor device including:
The first silicon oxide film is formed in a region different from the second silicon oxide film, the first insulating film and the second insulating film have a dielectric constant higher than that of the silicon oxide film, and the first insulating film A method of manufacturing a semiconductor device having a thickness greater than that of a first silicon oxide film. 半導体基板を用意する工程と、
前記半導体基板に、第１シリコン酸化膜を前記半導体基板を熱酸化することにより形成し、前記第１シリコン酸化膜が形成された領域とは異なる領域に、第２シリコン酸化膜を前記半導体基板を熱酸化することにより形成する工程と、
前記第２シリコン酸化膜を除去する工程と、
前記第２シリコン酸化膜を除去後、前記第１シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、前記第１シリコン酸化膜よりも膜厚の厚い第１絶縁膜をＣＶＤ法により形成する工程と、
前記第２シリコン酸化膜を除去後、前記第２シリコン酸化膜が除去された領域に、シリコン酸化膜よりも誘電率が高く、前記第２シリコン酸化膜よりも膜厚の厚い第２絶縁膜をＣＶＤ法により形成する工程と、
前記第１絶縁膜上に第１ゲート電極を形成する工程と、
前記第２絶縁膜上に第２ゲート電極を形成する工程と、
を含む半導体装置の製造方法。 Preparing a semiconductor substrate; and
A first silicon oxide film is formed on the semiconductor substrate by thermally oxidizing the semiconductor substrate, and a second silicon oxide film is formed in a region different from the region where the first silicon oxide film is formed. Forming by thermal oxidation; and
Removing the second silicon oxide film;
After removing the second silicon oxide film, a first insulating film having a dielectric constant higher than that of the silicon oxide film and thicker than that of the first silicon oxide film is formed on the first silicon oxide film by a CVD method. And a process of
After removing the second silicon oxide film, a second insulating film having a dielectric constant higher than that of the silicon oxide film and thicker than that of the second silicon oxide film is formed in the region where the second silicon oxide film is removed. A step of forming by a CVD method;
Forming a first gate electrode on the first insulating film;
Forming a second gate electrode on the second insulating film;
A method of manufacturing a semiconductor device including: 半導体基板を用意する工程と、
前記半導体基板に第１シリコン酸化膜および第２シリコン酸化膜を、前記半導体基板を酸化することにより形成する第１酸化工程と、
前記第２シリコン酸化膜を除去する工程と、
前記第２シリコン酸化膜を除去後、前記第２シリコン酸化膜を除去した領域に第３シリコン酸化膜を、前記半導体基板を酸化することにより形成する第２酸化工程と、
前記第３シリコン酸化膜を形成後、ＣＶＤ法により、前記第１シリコン酸化膜上に、第１絶縁膜を形成し、前記第３シリコン酸化膜上に第２絶縁膜を形成する工程と、
前記第１絶縁膜上に第１ゲート電極を形成する工程と、
前記第２絶縁膜上に第２ゲート電極を形成する工程と、
を含む半導体装置の製造方法において、
前記第２シリコン酸化膜は前記第１シリコン酸化膜とは異なる領域に形成され、前記第１絶縁膜および前記第２絶縁膜はシリコン酸化膜よりも誘電率が高く、前記第１絶縁膜の膜厚は前記第１シリコン酸化膜の膜厚よりも厚い、半導体装置の製造方法。 Preparing a semiconductor substrate; and
A first oxidation step of forming a first silicon oxide film and a second silicon oxide film on the semiconductor substrate by oxidizing the semiconductor substrate;
Removing the second silicon oxide film;
A second oxidation step of forming a third silicon oxide film in the region from which the second silicon oxide film has been removed by oxidizing the semiconductor substrate after removing the second silicon oxide film;
Forming a first insulating film on the first silicon oxide film by a CVD method after forming the third silicon oxide film; and forming a second insulating film on the third silicon oxide film;
Forming a first gate electrode on the first insulating film;
Forming a second gate electrode on the second insulating film;
In a method for manufacturing a semiconductor device including:
The second silicon oxide film is formed in a region different from the first silicon oxide film, and the first insulating film and the second insulating film have a dielectric constant higher than that of the silicon oxide film, and the film of the first insulating film A method for manufacturing a semiconductor device, wherein the thickness is greater than the thickness of the first silicon oxide film. 半導体基板を用意する工程と、
前記半導体基板に、第１シリコン酸化膜および前記第１シリコン酸化膜が形成された領域とは異なる領域に第２シリコン酸化膜を、前記半導体基板を酸化することにより形成する第１酸化工程と、
前記第２シリコン酸化膜を除去する工程と、
前記第２シリコン酸化膜を除去後、前記半導体基板を酸化して、前記第２シリコン酸化膜を除去した領域に第３シリコン酸化膜を形成する第２酸化工程と、
前記第３シリコン酸化膜を形成後、前記第１シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、前記第１シリコン酸化膜よりも膜厚が厚い第１絶縁膜をＣＶＤ法により形成する工程と、
前記第３シリコン酸化膜を形成後、前記第３シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、前記第３シリコン酸化膜よりも膜厚が厚い第２絶縁膜をＣＶＤ法により形成する工程と、
前記第１絶縁膜上に第１ゲート電極を形成する工程と、
前記第２絶縁膜上に第２ゲート電極を形成する工程と、
を含む半導体装置の製造方法。 Preparing a semiconductor substrate; and
A first oxidation step of forming a second silicon oxide film in a region different from a region in which the first silicon oxide film and the first silicon oxide film are formed on the semiconductor substrate by oxidizing the semiconductor substrate;
Removing the second silicon oxide film;
A second oxidation step of oxidizing the semiconductor substrate after removing the second silicon oxide film and forming a third silicon oxide film in a region where the second silicon oxide film is removed;
After forming the third silicon oxide film, a first insulating film having a dielectric constant higher than that of the silicon oxide film and thicker than that of the first silicon oxide film is formed on the first silicon oxide film by a CVD method. And a process of
After forming the third silicon oxide film, a second insulating film having a dielectric constant higher than that of the silicon oxide film and thicker than that of the third silicon oxide film is formed on the third silicon oxide film by a CVD method. And a process of
Forming a first gate electrode on the first insulating film;
Forming a second gate electrode on the second insulating film;
A method of manufacturing a semiconductor device including: 半導体基板を用意する工程と、
前記半導体基板に第１シリコン酸化膜および第２シリコン酸化膜を、前記半導体基板を熱酸化することにより形成する第１酸化工程と、
前記第２シリコン酸化膜を除去する工程と、
前記第２シリコン酸化膜を除去後、前記第２シリコン酸化膜を除去した領域に第３シリコン酸化膜を、前記半導体基板を熱酸化することにより形成する第２酸化工程と、
前記第３シリコン酸化膜を形成後、ＣＶＤ法により、前記第１シリコン酸化膜上に、第１絶縁膜を形成し、前記第３シリコン酸化膜上に第２絶縁膜を形成する工程と、
前記第１絶縁膜上に第１ゲート電極を形成する工程と、
前記第２絶縁膜上に第２ゲート電極を形成する工程と、
を含む半導体装置の製造方法において、
前記第２シリコン酸化膜は前記第１シリコン酸化膜とは異なる領域に形成され、前記第１絶縁膜および前記第２絶縁膜はシリコン酸化膜よりも誘電率が高く、前記第１絶縁膜の膜厚は前記第１シリコン酸化膜の膜厚よりも厚い、半導体装置の製造方法。 Preparing a semiconductor substrate; and
A first oxidation step of forming a first silicon oxide film and a second silicon oxide film on the semiconductor substrate by thermally oxidizing the semiconductor substrate;
Removing the second silicon oxide film;
A second oxidation step of forming a third silicon oxide film in the region from which the second silicon oxide film has been removed by thermally oxidizing the semiconductor substrate after removing the second silicon oxide film;
Forming a first insulating film on the first silicon oxide film by a CVD method after forming the third silicon oxide film; and forming a second insulating film on the third silicon oxide film;
Forming a first gate electrode on the first insulating film;
Forming a second gate electrode on the second insulating film;
In a method for manufacturing a semiconductor device including:
The second silicon oxide film is formed in a region different from the first silicon oxide film, and the first insulating film and the second insulating film have a dielectric constant higher than that of the silicon oxide film, and the film of the first insulating film A method for manufacturing a semiconductor device, wherein the thickness is greater than the thickness of the first silicon oxide film. 半導体基板を用意する工程と、
前記半導体基板に、第１シリコン酸化膜および前記第１シリコン酸化膜が形成された領域とは異なる領域に第２シリコン酸化膜を、前記半導体基板を熱酸化することにより形成する第１酸化工程と、
前記第２シリコン酸化膜を除去する工程と、
前記第２シリコン酸化膜を除去後、前記半導体基板を熱酸化して、前記第２シリコン酸化膜を除去した領域に第３シリコン酸化膜を形成する第２酸化工程と、
前記第３シリコン酸化膜を形成後、前記第１シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、前記第１シリコン酸化膜よりも膜厚が厚い第１絶縁膜をＣＶＤ法により形成する工程と、
前記第３シリコン酸化膜を形成後、前記第３シリコン酸化膜上に、シリコン酸化膜よりも誘電率が高く、前記第３シリコン酸化膜よりも膜厚が厚い第２絶縁膜をＣＶＤ法により形成する工程と、
前記第１絶縁膜上に第１ゲート電極を形成する工程と、
前記第２絶縁膜上に第２ゲート電極を形成する工程と、
を含む半導体装置の製造方法。 Preparing a semiconductor substrate; and
A first oxidation step in which a second silicon oxide film is formed on the semiconductor substrate in a region different from a region where the first silicon oxide film and the first silicon oxide film are formed by thermally oxidizing the semiconductor substrate; ,
Removing the second silicon oxide film;
A second oxidation step of thermally oxidizing the semiconductor substrate after removing the second silicon oxide film to form a third silicon oxide film in a region where the second silicon oxide film is removed;
After forming the third silicon oxide film, a first insulating film having a dielectric constant higher than that of the silicon oxide film and thicker than that of the first silicon oxide film is formed on the first silicon oxide film by a CVD method. And a process of
After forming the third silicon oxide film, a second insulating film having a dielectric constant higher than that of the silicon oxide film and thicker than that of the third silicon oxide film is formed on the third silicon oxide film by a CVD method. And a process of
Forming a first gate electrode on the first insulating film;
Forming a second gate electrode on the second insulating film;
A method of manufacturing a semiconductor device including: 前記第１絶縁膜および前記第２絶縁膜はＨｆを含む請求項１〜８のいずれか１項に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the first insulating film and the second insulating film contain Hf. 前記第１絶縁膜および前記第２絶縁膜は酸化膜である請求項１〜９のいずれか１項に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the first insulating film and the second insulating film are oxide films. 前記第１絶縁膜および前記第２絶縁膜は酸窒化膜である請求項１〜９のいずれか１項に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the first insulating film and the second insulating film are oxynitride films. 半導体基板と、
前記半導体基板上に配置された第１シリコン酸化膜と、
前記半導体基板上の前記第１シリコン酸化膜とは異なる領域に配置され、前記第１シリコン酸化膜よりも膜厚の厚い第２シリコン酸化膜と、
前記第１シリコン酸化膜上に配置され、シリコン酸化膜よりも誘電率の高い第１絶縁膜と、
前記第２シリコン酸化膜上に配置され、シリコン酸化膜よりも誘電率の高い第２絶縁膜と、
前記第１絶縁膜上に配置された第１ゲート電極と、
前記第２絶縁膜上に配置された第２ゲート電極と、
を有する半導体装置。 A semiconductor substrate;
A first silicon oxide film disposed on the semiconductor substrate;
A second silicon oxide film disposed in a region different from the first silicon oxide film on the semiconductor substrate and having a thickness greater than that of the first silicon oxide film;
A first insulating film disposed on the first silicon oxide film and having a dielectric constant higher than that of the silicon oxide film;
A second insulating film disposed on the second silicon oxide film and having a higher dielectric constant than the silicon oxide film;
A first gate electrode disposed on the first insulating film;
A second gate electrode disposed on the second insulating film;
A semiconductor device. 半導体基板と、
前記半導体基板中に配置された第３絶縁膜と、
前記半導体基板上の前記第３絶縁膜とは異なる領域に配置された第１シリコン酸化膜と、
前記半導体基板上の前記第１シリコン酸化膜および前記第３絶縁膜とは異なる領域に配置され、前記第１シリコン酸化膜よりも膜厚の厚い第２シリコン酸化膜と、
前記第１シリコン酸化膜上に配置され、シリコン酸化膜よりも誘電率の高い第１絶縁膜と、
前記第２シリコン酸化膜上に配置され、シリコン酸化膜よりも誘電率の高い第２絶縁膜と、
前記第１絶縁膜上に配置された第１ゲート電極と、
前記第２絶縁膜上に配置された第２ゲート電極と、
を有する半導体装置。 A semiconductor substrate;
A third insulating film disposed in the semiconductor substrate;
A first silicon oxide film disposed in a region different from the third insulating film on the semiconductor substrate;
A second silicon oxide film disposed in a region different from the first silicon oxide film and the third insulating film on the semiconductor substrate and having a thickness greater than that of the first silicon oxide film;
A first insulating film disposed on the first silicon oxide film and having a dielectric constant higher than that of the silicon oxide film;
A second insulating film disposed on the second silicon oxide film and having a higher dielectric constant than the silicon oxide film;
A first gate electrode disposed on the first insulating film;
A second gate electrode disposed on the second insulating film;
A semiconductor device.
JP2010095267A 2010-04-16 2010-04-16 Semiconductor device, and method of manufacturing semiconductor device Pending JP2010187010A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010095267A JP2010187010A (en) 2010-04-16 2010-04-16 Semiconductor device, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010095267A JP2010187010A (en) 2010-04-16 2010-04-16 Semiconductor device, and method of manufacturing semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000357017A Division JP2002164439A (en) 2000-11-24 2000-11-24 Semiconductor device and method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2010187010A true JP2010187010A (en) 2010-08-26
JP2010187010A5 JP2010187010A5 (en) 2011-10-20

Family

ID=42767435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010095267A Pending JP2010187010A (en) 2010-04-16 2010-04-16 Semiconductor device, and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2010187010A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188338A (en) * 1998-12-21 2000-07-04 Hitachi Ltd Semiconductor device and its manufacture
JP2001284463A (en) * 2000-03-30 2001-10-12 Nec Corp Semiconductor device and method of manufacturing it
JP2001298095A (en) * 2000-04-13 2001-10-26 Nec Corp Method of manufacturing mos semiconductor device
JP2002110812A (en) * 2000-09-29 2002-04-12 Toshiba Corp Semiconductor device and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188338A (en) * 1998-12-21 2000-07-04 Hitachi Ltd Semiconductor device and its manufacture
JP2001284463A (en) * 2000-03-30 2001-10-12 Nec Corp Semiconductor device and method of manufacturing it
JP2001298095A (en) * 2000-04-13 2001-10-26 Nec Corp Method of manufacturing mos semiconductor device
JP2002110812A (en) * 2000-09-29 2002-04-12 Toshiba Corp Semiconductor device and its manufacturing method

Similar Documents

Publication Publication Date Title
TWI644395B (en) Semiconductor device and method of manufacturing same
US9190313B2 (en) Shallow trench isolation structures
JP2001144175A (en) Semiconductor device and manufacturing method therefor
US8669152B2 (en) Methods of manufacturing semiconductor devices
US8865536B2 (en) Semiconductor device and manufacturing method thereof
US7323419B2 (en) Method of fabricating semiconductor device
US7019348B2 (en) Embedded semiconductor product with dual depth isolation regions
US8617991B2 (en) Method of manufacturing semiconductor device
US20090161291A1 (en) Capacitor for Semiconductor Device and Method of Manufacturing the Same
US20080211065A1 (en) Semiconductor devices and methods of manufacture thereof
JP3770250B2 (en) Manufacturing method of semiconductor device
JP5410398B2 (en) Semiconductor device
US7713816B2 (en) Semiconductor device and method for fabricating the same
JP2005353657A (en) Semiconductor device and its manufacturing method
TW201714277A (en) Semiconductor structure and method of forming the same
JP2010187010A (en) Semiconductor device, and method of manufacturing semiconductor device
JP2009021550A (en) Manufacturing method of semiconductor device
JP2002164439A (en) Semiconductor device and method for manufacturing semiconductor device
US20230230883A1 (en) Method of manufacturing semiconductor device
KR20080108697A (en) Method of forming capacitor and method of manufacturing semiconductor device
JP4989076B2 (en) Manufacturing method of semiconductor device
JP2007220739A (en) Semiconductor device, method for manufacturing same, and method for forming oxynitrided silicon film
JP2005093816A (en) Semiconductor device manufacturing method and the semiconductor device
KR100517152B1 (en) Method for manufacturing the embeded semiconductor device with pip capacitor and logic transistor
JP4338929B2 (en) Method for manufacturing MOS type semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121218