JP2010183747A

JP2010183747A - Dc/dc converter

Info

Publication number: JP2010183747A
Application number: JP2009025451A
Authority: JP
Inventors: Takahide Suzuki; 孝英鈴木
Original assignee: Toyota Industries Corp
Current assignee: Toyota Industries Corp
Priority date: 2009-02-06
Filing date: 2009-02-06
Publication date: 2010-08-19
Anticipated expiration: 2029-02-06
Also published as: JP5206458B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a DC/DC converter reducing an output voltage drop at a high load while securing safety at a lower temperature. <P>SOLUTION: The DC/DC converter 1 uses a switch circuit to convert a voltage and includes: a difference calculator 11 for calculating a voltage difference ΔV between an output voltage Vout and a target voltage Vref, a PI processor 12 for storing the voltage difference ΔV and an integrated value ΣΔV in a storage part 15 and generating a target current Itarget by adding an integrated value obtained by integrating the voltage difference ΔV stored in the storage part 15 with Kp in PI processing and an integrated value obtained by integrating the integrated value ΣΔV stored in the storage part 15 with Ki in PI processing, and a drive circuit for driving the switch circuit with a drive signal wherein a duty becomes smaller when the current value Iin of a current flowing in the DC/DC converter 1 becomes larger than the target current Itarget. The PI processor 12 increases the amount of the integrated value ΣΔV to be stored, when the Kp and Ki are reduced. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、ＰＩ演算を利用して出力電圧を制御するＤＣ／ＤＣコンバータに係わる。 The present invention relates to a DC / DC converter that controls an output voltage using a PI operation.

図５は、従来のＤＣ／ＤＣコンバータの構成を示す図である。図５に示すＤＣ／ＤＣコンバータ５０は、トランスＴによりその一次側と二次側とが電気的に絶縁された構成である。トランスＴの一次側には、トランジスタＱ１〜Ｑ４を含んで構成されるスイッチ回路としてのＨブリッジ回路が設けられている。トランジスタＱ１〜Ｑ４は、それぞれ、ＣＰＵ１０により生成される制御データに従って、スイッチとして動作する。一方、トランスＴの二次側には、ダイオードＤ１〜Ｄ４を含んで構成される整流回路が設けられている。さらに、その整流回路の出力側には、エネルギーを伝達するためのチョークコイルＬと、出力電圧を平滑化するための電解コンデンサＣを備えている。 FIG. 5 is a diagram showing a configuration of a conventional DC / DC converter. The DC / DC converter 50 shown in FIG. 5 has a configuration in which a primary side and a secondary side are electrically insulated by a transformer T. On the primary side of the transformer T, an H bridge circuit is provided as a switch circuit including transistors Q1 to Q4. Transistors Q1-Q4 each operate as a switch in accordance with control data generated by CPU 10. On the other hand, a rectifier circuit including diodes D1 to D4 is provided on the secondary side of the transformer T. Further, on the output side of the rectifier circuit, a choke coil L for transmitting energy and an electrolytic capacitor C for smoothing the output voltage are provided.

ＣＰＵ１０は、フィードバック制御によりＤＣ／ＤＣコンバータ５０の出力電圧Ｖｏｕｔを目標電圧Ｖｒｅｆに一致させるための制御データを生成する。
差分演算部１１は、ＤＣ／ＤＣコンバータ５０の出力電圧Ｖｏｕｔと目標電圧Ｖｒｅｆとの差分を表す電圧差分ΔＶを演算しＰＩ演算部１２に出力する。なお、出力電圧Ｖｏｕｔは、所定のサンプリング間隔で、デジタルデータに変換されて差分演算部１１に与えられる。したがって、差分演算部１１は、随時、最新の電圧差分ΔＶを出力する。 The CPU 10 generates control data for making the output voltage Vout of the DC / DC converter 50 coincide with the target voltage Vref by feedback control.
The difference calculation unit 11 calculates a voltage difference ΔV representing the difference between the output voltage Vout of the DC / DC converter 50 and the target voltage Vref and outputs the voltage difference ΔV to the PI calculation unit 12. The output voltage Vout is converted into digital data at a predetermined sampling interval and is supplied to the difference calculation unit 11. Therefore, the difference calculation unit 11 outputs the latest voltage difference ΔV as needed.

ＰＩ演算部１２は、入力される電圧差分ΔＶを記憶部１５に格納するとともに、上記所定のサンプリング間隔で、前回の電圧差分ΔＶと今回の電圧差分ΔＶとを累積加算しその累積加算結果である積分値ΣΔＶを記憶部１５に格納した後、記憶部１５に格納した電圧差分ΔＶ及び積分値ΣΔＶを下記式（１）に代入してＰＩ（比例および積分）演算を実行することにより、制御データとしての目標電流Ｉｔａｒｇｅｔを出力する。
Ｉｔａｒｇｅｔ＝（Ｋｐ＋Ｋｉ Σ）×ΔＶ＝Ｋｐ ×ΔＶ＋Ｋｉ ×ΣΔＶ・・・（１）
なお、「Ｋｐ×ΔＶ」は比例項であり、「Ｋｐ」はその係数である。また、「Ｋｉ×ΣΔＶ」は積分項であり、「Ｋｉ」はその係数である。すなわち、式（１）では、電圧差分ΔＶとＰＩ演算のＫｐとの積算値（比例項）と、積分値ΣΔＶとＰＩ演算のＫｉとの積算値（積分項）とを加算して目標電流Ｉｔａｒｇｅｔを生成する。 The PI calculation unit 12 stores the input voltage difference ΔV in the storage unit 15, and cumulatively adds the previous voltage difference ΔV and the current voltage difference ΔV at the predetermined sampling interval as a result of the cumulative addition. After storing the integral value ΣΔV in the storage unit 15, the control data is obtained by substituting the voltage difference ΔV and the integral value ΣΔV stored in the storage unit 15 into the following equation (1) and performing PI (proportional and integral) calculation. As a target current Itarget.
Target = (Kp + Ki Σ) × ΔV = Kp × ΔV + Ki × ΣΔV (1)
“Kp × ΔV” is a proportional term, and “Kp” is a coefficient thereof. “Ki × ΣΔV” is an integral term, and “Ki” is a coefficient thereof. That is, in the expression (1), the target current Itarget is obtained by adding the integrated value (proportional term) of the voltage difference ΔV and the PI calculation Kp and the integrated value (integral term) of the integral value ΣΔV and the PI calculation Ki. Is generated.

デジタル出力部１３は、ＰＩ演算部１２から出力される目標電流ＩｔａｒｇｅｔをＤ／Ａ変換部２１に出力する。
パルス出力部１４ａ、１４ｂは、所定の周期、かつ、所定のデューティ（５０％のデューティからデッドタイム分を除いたデューティ）を持ったパルス信号を生成する。なお、パルス出力部１４ａ、１４ｂにより生成される１組のパルス信号は、例えば、その位相が互いに反転している。 The digital output unit 13 outputs the target current Itarget output from the PI calculation unit 12 to the D / A conversion unit 21.
The pulse output units 14a and 14b generate a pulse signal having a predetermined cycle and a predetermined duty (a duty obtained by removing a dead time from a 50% duty). Note that the phase of the pair of pulse signals generated by the pulse output units 14a and 14b is inverted, for example.

電流センサ２３は、ＤＣ／ＤＣコンバータ５０に流れる電流の電流値Ｉｉｎを検出する。
絶対値回路２４は、電流センサ２３により検出される電流値Ｉｉｎの絶対値を生成する。 The current sensor 23 detects the current value Iin of the current flowing through the DC / DC converter 50.
The absolute value circuit 24 generates an absolute value of the current value Iin detected by the current sensor 23.

Ｄ／Ａ変換部２１は、デジタル出力部１３から出力される目標電流Ｉｔａｒｇｅｔをデジタル信号からアナログ信号に変換し、コンパレータ２２の正側端子に与える。コンパレータ２２の負側端子には、絶対値回路２４で生成された電流値Ｉinの絶対値が与えられる。 The D / A conversion unit 21 converts the target current Itarget output from the digital output unit 13 from a digital signal to an analog signal and supplies the analog signal to the positive terminal of the comparator 22. The absolute value of the current value Iin generated by the absolute value circuit 24 is given to the negative terminal of the comparator 22.

保持回路２５ａ、２５ｂは、例えばＤ−フリップフロップ回路であり、コンパレータ２２の比較結果を保持する。
ＡＮＤ回路２６ａは、パルス出力部１４ａにより生成されるパルス信号と、保持回路２５ａの出力信号との論理積を表す信号を生成する。同様に、ＡＮＤ回路２６ｂは、パルス出力部１４ｂにより生成されるパルス信号と、保持回路２５ｂの出力信号との論理積を表す信号を生成する。 The holding circuits 25 a and 25 b are, for example, D-flip flop circuits, and hold the comparison result of the comparator 22.
The AND circuit 26a generates a signal representing a logical product of the pulse signal generated by the pulse output unit 14a and the output signal of the holding circuit 25a. Similarly, the AND circuit 26b generates a signal representing a logical product of the pulse signal generated by the pulse output unit 14b and the output signal of the holding circuit 25b.

ここで、電流値Ｉｉｎの絶対値が目標電流Ｉｔａｒｇｅｔよりも小さければ、パルス出力部１４ａ、１４ｂにより生成されるパルス信号がそのままＡＮＤ回路２６ａ、２６ｂを通過する。一方、電流値Ｉｉｎの絶対値が目標電流Ｉｔａｒｇｅｔを超えると、コンパレータ２２の出力が反転し、ＡＮＤ回路２６ａ、２６ｂのそれぞれの出力信号はＬレベルに変化する。すなわち、電流値Ｉｉｎの絶対値と目標電流Ｉｔａｒｇｅｔとの比較結果に応じて、ＡＮＤ回路２６ａ、２６ｂのそれぞれの出力信号のデューティが制御されることになる。 If the absolute value of the current value Iin is smaller than the target current Itarget, the pulse signals generated by the pulse output units 14a and 14b pass through the AND circuits 26a and 26b as they are. On the other hand, when the absolute value of the current value Iin exceeds the target current Itarget, the output of the comparator 22 is inverted, and the output signals of the AND circuits 26a and 26b change to the L level. That is, the duty of each output signal of the AND circuits 26a and 26b is controlled according to the comparison result between the absolute value of the current value Iin and the target current Itarget.

ドライブ回路２７ａは、ＡＮＤ回路２６ａの出力信号に応じて、トランジスタＱ１、Ｑ４を駆動するための駆動信号を生成する。同様に、ドライブ回路２７ｂは、ＡＮＤ回路２６ｂの出力信号に応じて、トランジスタＱ２、Ｑ３を駆動するための駆動信号を生成する。これにより、１組のトランジスタＱ１、Ｑ４と、１組のトランジスタＱ２、Ｑ３は、交互に駆動される。すなわち、コンパレータ２２、保持回路２５ａ、２５ｂ、ＡＮＤ回路２６ａ、２６ｂ、ドライブ回路２７ａ、２７ｂは、制御データとしての目標電流Ｉｔａｒｇｅｔに従ってトランジスタＱ１〜Ｑ４を駆動する駆動回路として動作する。そして、このフィードバック制御により、ＤＣ／ＤＣコンバータ５０は、電流モードで出力電圧Ｖｏｕｔを目標電圧Ｖｒｅｆに保持される。 The drive circuit 27a generates a drive signal for driving the transistors Q1 and Q4 according to the output signal of the AND circuit 26a. Similarly, the drive circuit 27b generates a drive signal for driving the transistors Q2 and Q3 in accordance with the output signal of the AND circuit 26b. As a result, the set of transistors Q1 and Q4 and the set of transistors Q2 and Q3 are driven alternately. That is, the comparator 22, the holding circuits 25a and 25b, the AND circuits 26a and 26b, and the drive circuits 27a and 27b operate as a drive circuit that drives the transistors Q1 to Q4 in accordance with the target current Itarget as control data. By this feedback control, the DC / DC converter 50 holds the output voltage Vout at the target voltage Vref in the current mode.

特許文献１には、ＰＩ演算を利用して出力電圧を制御する電圧変換システムが記載されている。この電力変換システムは、フィードバックゲイン決定部によるフィードバックゲインＫｐ、Ｋｉを用いて、ＤＣ／ＤＣコンバータの出力目標電圧に対する偏差をゼロにするためのフィードバック制御を行うフィードバック演算部を含む。そして、フィードバックゲイン決定部は、直流電源での充電率に応じた内部抵抗変化を反映するように、フィードバックゲインＫｐ、Ｋｉを決定する。 Patent Document 1 describes a voltage conversion system that controls an output voltage using a PI operation. This power conversion system includes a feedback calculation unit that performs feedback control to make the deviation from the output target voltage of the DC / DC converter zero by using the feedback gains Kp and Ki by the feedback gain determination unit. The feedback gain determination unit determines the feedback gains Kp and Ki so as to reflect the change in internal resistance according to the charging rate at the DC power supply.

例えば、上記ＤＣ／ＤＣコンバータ５０において、Ｋｐ、Ｋｉを小さくすると、目標電流Ｉｔａｒｇｅｔの変動率を小さくすることができ、出力電圧Ｖｏｕｔを目標電圧Ｖｒｅｆに制御する際の安定性を向上させることができる。 For example, in the DC / DC converter 50, if Kp and Ki are reduced, the variation rate of the target current Itarget can be reduced, and the stability when the output voltage Vout is controlled to the target voltage Vref can be improved. .

ところで、上記ＤＣ／ＤＣコンバータ５０を温度変化が激しい環境におく場合では、低温時、電解コンデンサＣのＥＳＲ（ＥｑｕｉｖａｌｅｎｔＳｅｒｉｅｓＲｅｓｉｓｔａｎｃｅ）が悪化し出力電圧Ｖｏｕｔが不安定になってしまう。 By the way, when the DC / DC converter 50 is placed in an environment where the temperature change is severe, at low temperatures, the ESR (Equivalent Series Resistance) of the electrolytic capacitor C is deteriorated and the output voltage Vout becomes unstable.

そこで、例えば、低温時に出力電圧Ｖｏｕｔが不安定にならないようにするために、Ｋｐ、Ｋｉを小さくすることが考えられる。 Therefore, for example, in order to prevent the output voltage Vout from becoming unstable at low temperatures, it is conceivable to reduce Kp and Ki.

特開２００７−６８２９０号公報JP 2007-68290 A

しかしながら、上記ＤＣ／ＤＣコンバータ５０において、低温時に出力電圧Ｖｏｕｔが不安定にならないようにＫｐ、Ｋｉを小さくする場合では、高負荷時（上記ＤＣ／ＤＣコンバータ５０の出力側の負荷が多くの電流を必要としているとき）において目標電流Ｉｔａｒｇｅｔが上がらなくなるため、駆動信号のデューティが所望な値にならず、出力電圧Ｖｏｕｔが目標電圧Ｖｒｅｆに対して落ち込んでしまうという問題がある。 However, in the DC / DC converter 50, when Kp and Ki are reduced so that the output voltage Vout does not become unstable at a low temperature, the load on the output side of the DC / DC converter 50 has a large current. In this case, the target current Itarget cannot increase, and the duty of the drive signal does not become a desired value, and the output voltage Vout drops with respect to the target voltage Vref.

そこで、本発明では、低温時において、出力信号の安定性を確保しつつ、高負荷時の出力電圧の落ち込みを低減することが可能なＤＣ／ＤＣコンバータを提供することを目的とする。 Therefore, an object of the present invention is to provide a DC / DC converter capable of reducing the drop in the output voltage at the time of a high load while ensuring the stability of the output signal at a low temperature.

本発明のＤＣ／ＤＣコンバータは、スイッチ回路を利用して電圧を変換するＤＣ／ＤＣコンバータであって、出力電圧と目標電圧との電圧差分を演算する差分演算手段と、前記電圧差分及び前記電圧差分の累積加算結果である積分値を記憶部に格納するとともに、前記記憶部に格納した電圧差分とＰＩ演算の比例項の係数との積算値と、前記記憶部に格納した積分値とＰＩ演算の積分項の係数との積算値とを加算して目標電流を生成するＰＩ演算手段と、当該ＤＣ／ＤＣコンバータに流れる電流が前記目標電流よりも大きくなるとデューティが小さくなる駆動信号により前記スイッチ回路を駆動する駆動回路とを備え、前記ＰＩ演算手段は、前記比例項の係数及び前記積分項の係数を小さくさせる場合、前記積分値の格納量を増加させる。 The DC / DC converter of the present invention is a DC / DC converter that converts a voltage by using a switch circuit, a difference calculating means for calculating a voltage difference between an output voltage and a target voltage, the voltage difference and the voltage The integrated value that is the cumulative addition result of the difference is stored in the storage unit, the integrated value of the voltage difference stored in the storage unit and the coefficient of the proportional term of the PI operation, the integrated value stored in the storage unit and the PI operation PI operation means for generating a target current by adding the integrated value with the coefficient of the integral term, and the switch circuit by a drive signal that reduces the duty when the current flowing through the DC / DC converter becomes larger than the target current. The PI calculation means increases the storage amount of the integral value when the coefficient of the proportional term and the coefficient of the integral term are reduced.

この構成によれば、ＰＩ演算の比例項の係数及び積分項の係数が小さくなっても、目標電流の低下を抑えることができるので、低温時に出力電圧の安定性を確保するためにＰＩ演算の比例項の係数及び積分項の係数を小さくする場合において、駆動信号のデューティを所望な値に近づけることができ、高負荷時の出力電圧の落ち込みを低減することができる。 According to this configuration, even if the coefficient of the proportional term and the coefficient of the integral term of the PI calculation are reduced, the decrease in the target current can be suppressed. Therefore, in order to ensure the stability of the output voltage at low temperatures, the PI calculation can be performed. In the case where the coefficient of the proportional term and the coefficient of the integral term are reduced, the duty of the drive signal can be brought close to a desired value, and the drop in the output voltage at the time of high load can be reduced.

また、上記ＰＩ演算手段は、低温時、前記比例項の係数及び前記積分項の係数を小さくさせるように構成してもよい。
また、上記ＰＩ演算手段は、温度が低下するに従って前記積分値の格納量を増加させるように構成してもよい。 The PI calculation means may be configured to reduce the coefficient of the proportional term and the coefficient of the integral term at a low temperature.
The PI calculation means may be configured to increase the storage amount of the integral value as the temperature decreases.

また、上記ＰＩ演算手段は、温度が第１の所定温度以下になると、前記比例項の係数及び前記積分項の係数を小さくさせ、温度が前記第１の所定温度よりも大きい第２の所定温度よりも大きくなると、前記比例項の係数、前記積分項の係数、及び前記積分値の格納量をそれぞれ元の値に戻すように構成してもよい。 In addition, the PI calculating means reduces the coefficient of the proportional term and the coefficient of the integral term when the temperature is equal to or lower than the first predetermined temperature, so that the second predetermined temperature is higher than the first predetermined temperature. It may be configured such that the proportional term coefficient, the integral term coefficient, and the integral value storage amount are returned to their original values.

また、上記ＰＩ演算手段は、温度が低下するに従って、前記比例項の係数及び前記積分項の係数を小さくさせるとともに、前記積分値の格納量を増加させるように構成してもよい。 Further, the PI calculating means may be configured to decrease the coefficient of the proportional term and the coefficient of the integral term and increase the storage amount of the integral value as the temperature decreases.

本発明によれば、ＰＩ演算を利用して出力電圧を制御するＤＣ／ＤＣコンバータにおいて、低温時において、安定性を確保しつつ、高負荷時の出力電圧の落ち込みを低減することができる。 ADVANTAGE OF THE INVENTION According to this invention, in the DC / DC converter which controls an output voltage using PI calculation, the fall of the output voltage at the time of a high load can be reduced, ensuring stability at the time of low temperature.

本発明の実施形態のＤＣ／ＤＣコンバータを示す図である。It is a figure which shows the DC / DC converter of embodiment of this invention. 第１実施形態のＤＣ／ＤＣコンバータにおける目標電流Ｉｔａｒｇｅｔの算出処理を示すフローチャートである。It is a flowchart which shows the calculation process of the target electric current Itarget in the DC / DC converter of 1st Embodiment. 第２実施形態のＤＣ／ＤＣコンバータにおける目標電流Ｉｔａｒｇｅｔの算出処理を示すフローチャートである。It is a flowchart which shows the calculation process of the target electric current Itarget in the DC / DC converter of 2nd Embodiment. 第３実施形態のＤＣ／ＤＣコンバータにおける目標電流Ｉｔａｒｇｅｔの算出処理を示すフローチャートである。It is a flowchart which shows the calculation process of the target electric current Itarget in the DC / DC converter of 3rd Embodiment. 従来のＤＣ／ＤＣコンバータを示す図である。It is a figure which shows the conventional DC / DC converter.

＜第１実施形態＞
図１は、本発明の第１実施形態のＤＣ／ＤＣコンバータの構成を示す図である。なお、図５に示す構成と同じ構成には同じ符号を付しその説明を省略する。また、本実施形態のＤＣ／ＤＣコンバータ１は、例えば、車両のパワーステアリング装置の電源に採用されるものとする。 <First Embodiment>
FIG. 1 is a diagram illustrating a configuration of a DC / DC converter according to a first embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the same structure as the structure shown in FIG. 5, and the description is abbreviate | omitted. Moreover, the DC / DC converter 1 of this embodiment shall be employ | adopted as the power supply of the power steering apparatus of a vehicle, for example.

図１に示す第１実施形態のＤＣ／ＤＣコンバータ１は、トランジスタＱ１〜Ｑ４と、トランスＴと、ダイオードＤ１〜Ｄ４と、チョークコイルＬと、電解コンデンサＣと、ＣＰＵ１０と、Ｄ／Ａ変換部２１と、コンパレータ２２と、電流センサ２３と、絶対値回路２４と、保持回路２５ａ、２５ｂと、ＡＮＤ回路２６ａ、２６ｂと、ドライブ回路２７ａ、２７ｂと、温度センサ２８（例えば、サーミスタ）とを備えて構成されている。なお、温度センサ２８の設置場所は、特に限定されないが、例えば、トランジスタＱ１〜Ｑ４が搭載される基板上であってもよい。 A DC / DC converter 1 according to the first embodiment shown in FIG. 1 includes transistors Q1 to Q4, a transformer T, diodes D1 to D4, a choke coil L, an electrolytic capacitor C, a CPU 10, and a D / A converter. 21, a comparator 22, a current sensor 23, an absolute value circuit 24, holding circuits 25a and 25b, AND circuits 26a and 26b, drive circuits 27a and 27b, and a temperature sensor 28 (for example, a thermistor). Configured. In addition, although the installation location of the temperature sensor 28 is not specifically limited, For example, you may be on the board | substrate with which transistors Q1-Q4 are mounted.

上記ＣＰＵ１０は、差分演算部１１（差分演算手段）と、ＰＩ演算部１２（ＰＩ演算手段）と、デジタル出力部１３と、パルス出力部１４ａ、１４ｂとを備えて構成されている。 The CPU 10 includes a difference calculation unit 11 (difference calculation unit), a PI calculation unit 12 (PI calculation unit), a digital output unit 13, and pulse output units 14a and 14b.

図２は、第１実施形態のＤＣ／ＤＣコンバータ１において所定サンプリング間隔毎に実行される目標電流Ｉｔａｒｇｅｔの算出処理を示すフローチャートである。なお、上記サンプリング間隔とは、デジタルデータ変換後の出力電圧Ｖｏｕｔが差分演算部１１に与えられてから次のデジタルデータ変換後の出力電圧Ｖｏｕｔが差分演算部１１に与えられるまでの時間である。 FIG. 2 is a flowchart showing a target current Itarget calculation process executed at predetermined sampling intervals in the DC / DC converter 1 of the first embodiment. The sampling interval is the time from when the output voltage Vout after digital data conversion is applied to the difference calculation unit 11 to when the output voltage Vout after the next digital data conversion is applied to the difference calculation unit 11.

まず、ＣＰＵ１０は、出力電圧Ｖｏｕｔを読み込み、差分演算部１１において電圧差分ΔＶを演算するとともに、ＰＩ演算部１２において積分値ΣΔＶを求める（Ｓ１）。
次に、ＣＰＵ１０は、電圧差分ΔＶを記憶部１５に格納し（Ｓ２）、積分値ΣΔＶを記憶部１５に格納する（Ｓ３）。 First, the CPU 10 reads the output voltage Vout, calculates the voltage difference ΔV in the difference calculation unit 11, and obtains the integral value ΣΔV in the PI calculation unit 12 (S1).
Next, the CPU 10 stores the voltage difference ΔV in the storage unit 15 (S2), and stores the integral value ΣΔV in the storage unit 15 (S3).

次に、ＣＰＵ１０は、温度センサ２８で検出された温度Ｔを読み込む（Ｓ４）。
次に、ＣＰＵ１０は、ＰＩ演算部１２において温度Ｔが低温（例えば、−２０℃以下）であるか否かを判断する（Ｓ５）。 Next, the CPU 10 reads the temperature T detected by the temperature sensor 28 (S4).
Next, the CPU 10 determines whether or not the temperature T is a low temperature (for example, −20 ° C. or less) in the PI calculation unit 12 (S5).

温度Ｔが低温であると判断した場合（Ｓ５がＹｅｓ）、ＣＰＵ１０は、上記式（１）のＫｐとしてＫｐ２を、上記式（１）のＫｉとしてＫｉ２を設定した後（Ｓ６）、ΣΔＶｍａｘとしてｍａｘ２を、ΣΔＶｍｉｎとしてｍｉｎ２を設定する（Ｓ７）。 When it is determined that the temperature T is low (S5 is Yes), the CPU 10 sets Kp2 as Kp in the above formula (1) and Ki2 as Ki in the above formula (1) (S6), and then sets max2 as ΣΔVmax. Is set as ΣΔVmin and min2 is set (S7).

一方、温度Ｔが低温でないと判断した場合（Ｓ５がＮｏ）、ＣＰＵ１０は、上記式（１）のＫｐとしてＫｐ１を、上記式（１）のＫｉとしてＫｉ１を設定した後（Ｓ８）、ΣΔＶｍａｘとしてｍａｘ１を、ΣΔＶｍｉｎとしてｍｉｎ１を設定する（Ｓ９）。 On the other hand, when it is determined that the temperature T is not low (S5 is No), the CPU 10 sets Kp1 as Kp in the above formula (1) and Ki1 as Ki in the above formula (1) (S8), and then sets ΣΔVmax. min1 is set with max1 as ΣΔVmin (S9).

なお、Ｋｐ１＞Ｋｐ２＞０、Ｋｉ１＞Ｋｉ２＞０、ｍａｘ２＞ｍａｘ１＞０、０＞ｍｉｎ１＞ｍｉｎ２とする。また、Ｋｐ１、Ｋｐ２、Ｋｉ１、Ｋｉ２、ｍａｘ１、ｍａｘ２、ｍｉｎ１、及びｍｉｎ２は、出力電圧Ｖｏｕｔを目標電圧Ｖｒｅｆに制御する際の安定性と応答性とのバランスが最適になるように設定されることが望ましく、それぞれの値は特に限定されないが、例えば、Ｋｐ１：Ｋｐ２＝８：５、Ｋｉ１：Ｋｉ２＝３：１、ｍａｘ１：ｍａｘ２＝６５：７２、ｍｉｎ１：ｍｉｎ２＝−６５：−７２となるように設定してもよい。 Note that Kp1> Kp2> 0, Ki1> Ki2> 0, max2> max1> 0, and 0> min1> min2. Kp1, Kp2, Ki1, Ki2, max1, max2, min1, and min2 are set so that the balance between stability and responsiveness when controlling the output voltage Vout to the target voltage Vref is optimal. Each value is not particularly limited. For example, Kp1: Kp2 = 8: 5, Ki1: Ki2 = 3: 1, max1: max2 = 65: 72, min1: min2 = −65: −72 May be set.

次に、ＣＰＵ１０は、記憶部１５に格納した積分値ΣΔＶがΣΔＶｍａｘよりも大きいか否かを判断する（Ｓ１０）。
積分値ΣΔＶがΣΔＶｍａｘよりも大きいと判断した場合（Ｓ１０がＹｅｓ）、ＣＰＵ１０は、積分値ΣΔＶとしてΣΔＶｍａｘを記憶部１５に格納する（Ｓ１１）。 Next, the CPU 10 determines whether or not the integral value ΣΔV stored in the storage unit 15 is larger than ΣΔVmax (S10).
When determining that the integrated value ΣΔV is larger than ΣΔVmax (S10 is Yes), the CPU 10 stores ΣΔVmax in the storage unit 15 as the integrated value ΣΔV (S11).

一方、積分値ΣΔＶがΣΔＶｍａｘよりも大きくないと判断した場合（Ｓ１０がＮｏ）、ＣＰＵ１０は、積分値ΣΔＶがΣΔＶｍｉｎよりも小さいか否かを判断する（Ｓ１２）。 On the other hand, when it is determined that the integral value ΣΔV is not larger than ΣΔVmax (S10 is No), the CPU 10 determines whether or not the integral value ΣΔV is smaller than ΣΔVmin (S12).

積分値ΣΔＶがΣΔＶｍｉｎよりも小さいと判断した場合（Ｓ１２がＹｅｓ）、ＣＰＵ１０は、積分値ΣΔＶとしてΣΔＶｍｉｎを記憶部１５に格納する（Ｓ１３）。
そして、ＣＰＵ１０は、ＰＩ演算部１２において、Ｋｐ及びＫｉ、並びに記憶部１５に格納されている電圧差分ΔＶ及び積分値ΣΔＶを上記式（１）に代入してＰＩ演算を実行し、目標電流Ｉｔａｒｇｅｔを算出する（Ｓ１４）。 When it is determined that the integral value ΣΔV is smaller than ΣΔVmin (S12 is Yes), the CPU 10 stores ΣΔVmin in the storage unit 15 as the integral value ΣΔV (S13).
Then, the CPU 10 substitutes Kp and Ki and the voltage difference ΔV and the integral value ΣΔV stored in the storage unit 15 into the above formula (1) in the PI calculation unit 12 to execute the PI calculation, and the target current Itarget Is calculated (S14).

なお、Ｓ４〜Ｓ９の一連の処理は、Ｓ３よりも前のタイミングで行われてもよい。
上述したように、Ｋｐ１＞Ｋｐ２、Ｋｉ１＞Ｋｉ２であるため、温度Ｔが低温であるとき、Ｋｐ、Ｋｉは小さくなり、温度Ｔが低温でないとき、Ｋｐ、Ｋｉが元の値に戻る。 Note that the series of processing from S4 to S9 may be performed at a timing before S3.
As described above, since Kp1> Kp2 and Ki1> Ki2, when the temperature T is low, Kp and Ki become small, and when the temperature T is not low, Kp and Ki return to their original values.

また、ｍａｘ２＞ｍａｘ１、ｍｉｎ１＞ｍｉｎ２であるため、例えば、温度Ｔが低温であるとき、ΣΔＶｍａｘが大きくなるとともに、ΣΔＶｍｉｎが小さくなる。「ΣΔＶｍａｘが大きくなるとともに、ΣΔＶｍｉｎが小さくなる」ということは、記憶部１５に格納される積分値ΣΔＶの量が増加することといえる。すなわち、温度Ｔが低温のとき、積分値ΣΔＶの格納量が増加する。そして、温度Ｔが低温でなくなると、積分値ΣΔＶの格納量が元の値に戻る。 Further, since max2> max1 and min1> min2, for example, when the temperature T is low, ΣΔVmax increases and ΣΔVmin decreases. The phrase “ΣΔVmax increases and ΣΔVmin decreases” can be said to increase the amount of the integral value ΣΔV stored in the storage unit 15. That is, when the temperature T is low, the storage amount of the integral value ΣΔV increases. When the temperature T is no longer low, the stored amount of the integral value ΣΔV returns to the original value.

このように、第１実施形態のＤＣ／ＤＣコンバータ１では、低温時にＫｐ、Ｋｉを小さくする構成であるため、低温時において、出力電圧Ｖｏｕｔを目標電圧Ｖｒｅｆに制御する際の安定性を確保することができる。また、第１実施形態のＤＣ／ＤＣコンバータ１では、低温時に積分値ΣΔＶの格納量を増加させる構成であるため、目標電流Ｉｔａｒｇｅｔの低下を抑えることができ、駆動信号のデューティを所望な値に近づけることができる。そのため、低温時に出力電圧Ｖｏｕｔの安定性を確保するためにＫｐ、Ｋｉを小さくさせる場合において高負荷になっても、出力電圧Ｖｏｕｔが落ち込むことを低減することができる。また、第１実施形態のＤＣ／ＤＣコンバータ１では、ＣＰＵ１０によりＰＩ演算を行っているため、Ｋｐ、Ｋｉ、ΣΔＶｍａｘ、ΣΔＶｍｉｎを容易に変更することができる。
＜第２実施形態＞
図３は、第２実施形態のＤＣ／ＤＣコンバータにおいて上記所定サンプリング間隔毎に実行される目標電流Ｉｔａｒｇｅｔの算出処理を示すフローチャートである。なお、第２実施形態のＤＣ／ＤＣコンバータの回路構成は、図１と同様である。また、Ｓ１〜Ｓ４は、図２に示すＳ１〜Ｓ４と同様であるため説明を省略する。 As described above, the DC / DC converter 1 according to the first embodiment has a configuration in which Kp and Ki are reduced at a low temperature. Therefore, stability at the time of controlling the output voltage Vout to the target voltage Vref is ensured at a low temperature. be able to. Further, since the DC / DC converter 1 of the first embodiment is configured to increase the storage amount of the integral value ΣΔV at a low temperature, it is possible to suppress a decrease in the target current Itarget and set the duty of the drive signal to a desired value. You can get closer. Therefore, it is possible to reduce the drop in the output voltage Vout even when the load becomes high when Kp and Ki are decreased in order to ensure the stability of the output voltage Vout at low temperatures. Further, in the DC / DC converter 1 of the first embodiment, since the PI calculation is performed by the CPU 10, Kp, Ki, ΣΔVmax, and ΣΔVmin can be easily changed.
<Second Embodiment>
FIG. 3 is a flowchart showing a target current Itarget calculation process executed at the predetermined sampling intervals in the DC / DC converter of the second embodiment. The circuit configuration of the DC / DC converter of the second embodiment is the same as that shown in FIG. Moreover, since S1-S4 is the same as S1-S4 shown in FIG. 2, description is abbreviate | omitted.

Ｓ４において温度Ｔを読み込んだ後、ＣＰＵ１０は、ＰＩ演算部１２において温度Ｔが所定温度Ａ（例えば、−２０℃）以下であるか否かを判断する（Ｓ５−１）。
温度Ｔが所定温度Ａ以下であると判断した場合（Ｓ５−１がＹｅｓ）、ＣＰＵ１０は、上記式（１）のＫｐとしてＫｐ２を、上記式（１）のＫｉとしてＫｉ２を設定した後（Ｓ６）、ΣΔＶｍａｘとしてｍａｘ２を、ΣΔＶｍｉｎとしてｍｉｎ２を設定する（Ｓ７）。 After reading the temperature T in S4, the CPU 10 determines whether or not the temperature T is equal to or lower than a predetermined temperature A (for example, −20 ° C.) in the PI calculation unit 12 (S5-1).
When it is determined that the temperature T is equal to or lower than the predetermined temperature A (Yes in S5-1), the CPU 10 sets Kp2 as Kp in the above equation (1) and Ki2 as Ki in the above equation (1) (S6). ), Max2 is set as ΣΔVmax, and min2 is set as ΣΔVmin (S7).

一方、温度Ｔが所定温度Ａ以下でないと判断した場合（Ｓ５−１がＮｏ）、ＣＰＵ１０は、ＰＩ演算部１２において温度Ｔが、所定温度Ａよりも大きい所定温度Ｂ（例えば、０℃）以下であるか否かを判断する（Ｓ５−２）。 On the other hand, when it is determined that the temperature T is not equal to or lower than the predetermined temperature A (S5-1 is No), the CPU 10 causes the PI calculation unit 12 to have a temperature T that is higher than the predetermined temperature A or lower than a predetermined temperature B (for example, 0 ° C.) It is determined whether or not (S5-2).

温度Ｔが所定温度Ｂ以下であると判断した場合（Ｓ５−２がＹｅｓ）、ＣＰＵ１０は、ΣΔＶｍａｘ及びΣΔＶｍｉｎを前回設定された値のまま変更せずＳ１０に進む。
一方、温度Ｔが所定温度Ｂ以下でないと判断した場合（Ｓ５−２がＮｏ）、ＣＰＵ１０は、上記式（１）のＫｐとしてＫｐ１を、上記式（１）のＫｉとしてＫｉ１を設定した後（Ｓ８）、ΣΔＶｍａｘとしてｍａｘ１を、ΣΔＶｍｉｎとしてｍｉｎ１を設定する（Ｓ９）。 When it is determined that the temperature T is equal to or lower than the predetermined temperature B (Yes in S5-2), the CPU 10 proceeds to S10 without changing ΣΔVmax and ΣΔVmin with the previously set values.
On the other hand, if the CPU 10 determines that the temperature T is not equal to or lower than the predetermined temperature B (No in S5-2), the CPU 10 sets Kp1 as Kp in the above formula (1) and Ki1 as Ki in the above formula (1) ( S8), max1 is set as ΣΔVmax, and min1 is set as ΣΔVmin (S9).

すなわち、温度Ｔが所定温度Ａ以下になると、Ｋｐ、Ｋｉを小さくさせるとともに、積分値ΣΔＶの格納量を増加させた後、温度Ｔが所定温度Ｂよりも大きくなるまで、Ｋｐ、Ｋｉ、及び積分値ΣΔＶの格納量をそれぞれ維持し、温度Ｔが所定温度Ｂよりも大きくなると、Ｋｐ、Ｋｉ、及び積分値ΣΔＶの格納量をそれぞれ元の値に戻す。 That is, when the temperature T is equal to or lower than the predetermined temperature A, Kp and Ki are decreased and the stored amount of the integrated value ΣΔV is increased, and then the Kp, Ki, and integration are continued until the temperature T becomes higher than the predetermined temperature B. When the storage amount of the value ΣΔV is maintained, and the temperature T becomes higher than the predetermined temperature B, the storage amounts of Kp, Ki and the integral value ΣΔV are returned to the original values.

以降のＳ１０〜Ｓ１４は、図２に示すＳ１０〜Ｓ１４と同様であるため説明を省略する。また、Ｓ５−１及びＳ５−２を含むＳ４〜Ｓ９の一連の処理は、Ｓ３よりも前のタイミングで行われてもよい。 Subsequent S10 to S14 are the same as S10 to S14 shown in FIG. Moreover, a series of processes of S4 to S9 including S5-1 and S5-2 may be performed at a timing before S3.

このように、第２実施形態のＤＣ／ＤＣコンバータ１では、温度Ｔが所定温度Ａ以下である場合、Ｋｐ、Ｋｉを小さくする構成であるため、例えば、所定温度Ａを−２０℃の低い温度に設定した場合、低温時において、出力電圧Ｖｏｕｔを目標電圧Ｖｒｅｆに制御する際の安定性を確保することができる。また、第２実施形態のＤＣ／ＤＣコンバータ１では、例えば、所定温度Ａを−２０℃の低い温度に設定した場合、低温時に積分値ΣΔＶの格納量が増加するため、目標電流Ｉｔａｒｇｅｔの低下を抑えることができ、駆動信号のデューティを所望な値に近づけることができる。そのため、低温時に出力電圧Ｖｏｕｔの安定性を確保するためにＫｐ、Ｋｉを小さくさせる場合において高負荷になっても、出力電圧Ｖｏｕｔが落ち込むことを低減することができる。また、第２実施形態のＤＣ／ＤＣコンバータ１では、Ｋｐ、Ｋｉ、及び積分値ΣΔＶの格納量のそれぞれの可変制御に対してヒステリシスを設けることができるため、温度Ｔの変化による目標電流Ｉｔａｒｇｅｔのチャタリングを抑えることができる。また、第２実施形態のＤＣ／ＤＣコンバータ１においては、ＣＰＵ１０によりＰＩ演算を行っているため、Ｋｐ、Ｋｉ、ΣΔＶｍａｘ、ΣΔＶｍｉｎ、所定温度Ａ、所定温度Ｂを容易に変更することができる。
＜第３実施形態＞
図４は、第３実施形態のＤＣ／ＤＣコンバータにおいて上記所定サンプリング間隔毎に実行される目標電流Ｉｔａｒｇｅｔの算出処理を示すフローチャートである。なお、第３実施形態のＤＣ／ＤＣコンバータの回路構成は、図１と同様である。また、Ｓ１〜Ｓ４は、図２に示すＳ１〜Ｓ４と同様であるため説明を省略する。 As described above, in the DC / DC converter 1 according to the second embodiment, when the temperature T is equal to or lower than the predetermined temperature A, the Kp and Ki are configured to be small. For example, the predetermined temperature A is a low temperature of −20 ° C. In the case where the output voltage Vout is controlled to the target voltage Vref at a low temperature, stability can be ensured. In the DC / DC converter 1 of the second embodiment, for example, when the predetermined temperature A is set to a low temperature of −20 ° C., the stored amount of the integrated value ΣΔV increases at a low temperature, so that the target current Itarget is reduced. The duty of the drive signal can be brought close to a desired value. Therefore, it is possible to reduce the drop in the output voltage Vout even when the load becomes high when Kp and Ki are decreased in order to ensure the stability of the output voltage Vout at low temperatures. Further, in the DC / DC converter 1 of the second embodiment, since hysteresis can be provided for each variable control of the stored amounts of Kp, Ki, and integral value ΣΔV, the target current Itarget due to the change of the temperature T can be set. Chattering can be suppressed. Further, in the DC / DC converter 1 of the second embodiment, since the PI calculation is performed by the CPU 10, the Kp, Ki, ΣΔVmax, ΣΔVmin, the predetermined temperature A, and the predetermined temperature B can be easily changed.
<Third Embodiment>
FIG. 4 is a flowchart showing a target current Itarget calculation process executed at the predetermined sampling intervals in the DC / DC converter of the third embodiment. The circuit configuration of the DC / DC converter of the third embodiment is the same as that shown in FIG. Moreover, since S1-S4 is the same as S1-S4 shown in FIG. 2, description is abbreviate | omitted.

Ｓ４において温度Ｔを読み込んだ後、ＣＰＵ１０は、ＰＩ演算部１２において、温度Ｔが低くなるに従って小さくなる関数ｄ（Ｔ）により上記式（１）のＫｐを、温度Ｔが低くなるに従って小さくなる関数ｅ（Ｔ）により上記式（１）のＫｉを、温度Ｔが低くなるに従って大きくなる関数ｆ（Ｔ）によりΣΔＶｍａｘを、温度Ｔが低くなるに従って小さくなる関数ｇ（Ｔ）によりΣΔＶｍｉｎを、それぞれ求める（Ｓ５−３）。なお、例えば、温度Ｔを変数とする一次関数ｄ（Ｔ）＝ｈＴ＋ｉによりＫｐを、温度Ｔを変数とする一次関数ｅ（Ｔ）＝ｊＴ＋ｋによりＫｉを、温度Ｔを変数とする一次関数ｆ（Ｔ）＝−ｍＴ＋ｎによりΣΔＶｍａｘを、温度Ｔを変数とする一次関数ｇ（Ｔ）＝ｐＴ＋ｑによりΣΔＶｍｉｎを、それぞれ求めてもよい。上記ｈ、ｊ、ｍ、及びｐは、それぞれ、ゼロよりも大きい値であり、傾きを示している。また、上記ｉ、ｋ、及びｎは、それぞれ、ゼロよりも大きい値であり、上記ｑはゼロよりも小さい値であり、切片を示している。また、それら傾きや切片は、出力電圧Ｖｏｕｔを目標電圧Ｖｒｅｆに制御する際の安定性と応答性とのバランスが最適になるように設定されているものとする。 After reading the temperature T in S4, the CPU 10 causes the PI calculation unit 12 to reduce the Kp in the above equation (1) by the function d (T) that decreases as the temperature T decreases, and the function that decreases as the temperature T decreases. Ki of the above formula (1) is obtained from e (T), ΣΔVmax is obtained from function f (T) that increases as temperature T decreases, and ΣΔVmin is obtained from function g (T) that decreases as temperature T decreases. (S5-3). Note that, for example, Kp is expressed by a linear function d (T) = hT + i having a temperature T as a variable, Ki is expressed by a linear function e (T) = jT + k having a temperature T as a variable, and a linear function f (T) having a temperature T as a variable. ΣΔVmax may be obtained from T) = − mT + n, and ΣΔVmin may be obtained from a linear function g (T) = pT + q with temperature T as a variable. Each of h, j, m, and p is a value larger than zero, and indicates a slope. The i, k, and n are values larger than zero, and the q is a value smaller than zero, indicating an intercept. In addition, the inclination and intercept are set so that the balance between stability and response when the output voltage Vout is controlled to the target voltage Vref is optimized.

以降のＳ１０〜Ｓ１４は、図２に示すＳ１０〜Ｓ１４と同様であるため説明を省略する。また、Ｓ４及びＳ５−３の一連の処理は、Ｓ３よりも前のタイミングで行われてもよい。 Subsequent S10 to S14 are the same as S10 to S14 shown in FIG. Moreover, a series of processes of S4 and S5-3 may be performed at a timing before S3.

このように、第３実施形態のＤＣ／ＤＣコンバータ１では、温度Ｔが低くなるに従って、Ｋｐ、Ｋｉを小さくさせているため、低温時において、出力電圧Ｖｏｕｔを目標電圧Ｖｒｅｆに制御する際の安定性を確保することができる。また、第３実施形態のＤＣ／ＤＣコンバータ１では、温度Ｔが低くなるに従って、積分値ΣΔＶの格納量を増加させているため、目標電流Ｉｔａｒｇｅｔの低下を抑えることができ、駆動信号のデューティを所望な値に近づけることができる。そのため、低温時に出力電圧Ｖｏｕｔの安定性を確保するためにＫｐ、Ｋｉを小さくさせる場合において高負荷になっても、出力電圧Ｖｏｕｔが落ち込むことを低減することができる。また、第３実施形態のＤＣ／ＤＣコンバータ１では、温度Ｔを変数とする関数ｄ（Ｔ）、関数ｅ（Ｔ）、関数ｆ（Ｔ）、及び関数ｇ（Ｔ）を用いることにより、Ｋｐ、Ｋｉ、及び積分値ΣΔＶの格納量をそれぞれ温度Ｔに応じて連続的に可変させることができるため、温度Ｔの変化による目標電流Ｉｔａｒｇｅｔのチャタリングをさらに抑えることができる。また、第３実施形態のＤＣ／ＤＣコンバータ１においては、ＣＰＵ１０によりＰＩ演算を行っているため、関数ｄ（Ｔ）、関数ｅ（Ｔ）、関数ｆ（Ｔ）、及び関数ｇ（Ｔ）を容易に変更することができる。 As described above, in the DC / DC converter 1 according to the third embodiment, Kp and Ki are decreased as the temperature T is decreased. Therefore, when the output voltage Vout is controlled to the target voltage Vref at low temperatures, Sex can be secured. Further, in the DC / DC converter 1 of the third embodiment, as the temperature T becomes lower, the stored amount of the integral value ΣΔV is increased, so that a decrease in the target current Itarget can be suppressed, and the duty of the drive signal can be reduced. The desired value can be approached. Therefore, it is possible to reduce the drop in the output voltage Vout even when the load becomes high when Kp and Ki are decreased in order to ensure the stability of the output voltage Vout at low temperatures. Further, in the DC / DC converter 1 of the third embodiment, by using the function d (T), the function e (T), the function f (T), and the function g (T) with the temperature T as a variable, Kp , Ki, and the stored amount of the integral value ΣΔV can be continuously varied according to the temperature T, so that chattering of the target current Itarget due to a change in the temperature T can be further suppressed. In the DC / DC converter 1 of the third embodiment, since the CPU 10 performs the PI operation, the function d (T), the function e (T), the function f (T), and the function g (T) are changed. It can be easily changed.

なお、上記実施形態では、温度Ｔに基づいて、Ｋｐ、Ｋｉ、ΣΔＶｍａｘ、ΣΔＶｍｉｎをそれぞれ可変させる構成であるが、ＤＣ／ＤＣコンバータ１のチョークコイルＬのインダクタンスや電解コンデンサＣの容量により決まるＫｐ及びＫｉに応じて、ΣΔＶｍａｘ、ΣΔＶｍｉｎをそれぞれ可変してもよい。このように構成する場合、例えば、ＤＣ／ＤＣコンバータ１の製造時において設定されるチョークコイルＬのインダクタンスや電解コンデンサＣの容量によりＫｐ、Ｋｉを小さくせざるを得なくなってしまっても、ΣΔＶｍａｘを大きくするとともに、ΣΔＶｍｉｎを小さくして積分値ΣΔＶの格納量を増加させることにより、高負荷時において、目標電流Ｉｔａｒｇｅｔの低下を抑えることができ、出力電圧Ｖｏｕｔが落ち込むことを低減することができる。 In the above embodiment, Kp, Ki, ΣΔVmax, and ΣΔVmin are each variable based on the temperature T, but Kp and Kp determined by the inductance of the choke coil L of the DC / DC converter 1 and the capacitance of the electrolytic capacitor C are different. Depending on Ki, ΣΔVmax and ΣΔVmin may be varied. In the case of such a configuration, for example, even if Kp and Ki have to be reduced due to the inductance of the choke coil L and the capacitance of the electrolytic capacitor C that are set when the DC / DC converter 1 is manufactured, ΣΔVmax is set. By increasing the value and decreasing the ΣΔVmin to increase the storage amount of the integrated value ΣΔV, it is possible to suppress a decrease in the target current Itarget at the time of a high load, and to reduce the output voltage Vout from dropping.

また、上記実施形態では、Ｋｐ１＞Ｋｐ２＞０、Ｋｉ１＞Ｋｉ２＞０、ｍａｘ２＞ｍａｘ１＞０、０＞ｍｉｎ１＞ｍｉｎ２としたが、Ｋｐ１とＫｐ２、Ｋｉ１とＫｉ２、ｍａｘ１とｍａｘ２、及びｍｉｎ１とｍｉｎ２のうちの少なくとも１組の数値を互いに同じにしてもよいし、Ｋｐ２、Ｋｉ２、ｍａｘ１、及びｍｉｎ１のうちの少なくとも１つをゼロとしてもよい。例えば、Ｋｐ１≧Ｋｐ２＞０、Ｋｉ１＞Ｋｉ２＞０、ｍａｘ２＞ｍａｘ１＞０、０＞ｍｉｎ１＞ｍｉｎ２としたり、Ｋｐ１＞Ｋｐ２＞０、Ｋｉ１≧Ｋｉ２＞０、ｍａｘ２＞ｍａｘ１≧０、０＞ｍｉｎ１＞ｍｉｎ２としたりしてもよい。 In the above embodiment, Kp1> Kp2> 0, Ki1> Ki2> 0, max2> max1> 0, 0> min1> min2, but Kp1 and Kp2, Ki1 and Ki2, max1 and max2, and min1 and min2 Among them, at least one set of numerical values may be the same, or at least one of Kp2, Ki2, max1, and min1 may be zero. For example, Kp1 ≧ Kp2> 0, Ki1> Ki2> 0, max2> max1> 0, 0> min1> min2, or Kp1> Kp2> 0, Ki1 ≧ Ki2> 0, max2> max1 ≧ 0, 0> min1> It may be set to min2.

また、図２に示すフローチャートにおいて、温度Ｔが低温であるとＣＰＵ１０が判断した場合（Ｓ５がＹｅｓ）、上記式（１）のＫｐとしてＫｐ２を、上記式（１）のＫｉとしてＫｉ２を設定した後（Ｓ６）、Ｓ７において、上記関数ｆ（Ｔ）によりΣΔＶｍａｘを、上記関数ｇ（Ｔ）によりΣΔｍｉｎをそれぞれ求めるように構成してもよい。このように構成しても、低温時において、安定性を確保しつつ、高負荷時の出力電圧の落ち込みを低減することができる。 In the flowchart shown in FIG. 2, when the CPU 10 determines that the temperature T is low (S5 is Yes), Kp2 is set as Kp in the above formula (1), and Ki2 is set as Ki in the above formula (1). Later (S6) and S7, ΣΔVmax may be obtained from the function f (T), and ΣΔmin may be obtained from the function g (T). Even if comprised in this way, the fall of the output voltage at the time of high load can be reduced, ensuring stability at the time of low temperature.

１ＤＣ／ＤＣコンバータ
１１差分演算部
１２ＰＩ演算部
１３デジタル出力部
１４ａ、１４ｂパルス出力部
１５設定部
２１Ｄ／Ａ変換部
２２コンパレータ
２３電流センサ
２４絶対値回路
２５ａ、２５ｂ保持回路
２６ａ、２６ｂＡＮＤ回路
２７ａ、２７ｂドライブ回路
２８温度センサ DESCRIPTION OF SYMBOLS 1 DC / DC converter 11 Difference calculating part 12 PI calculating part 13 Digital output part 14a, 14b Pulse output part 15 Setting part 21 D / A conversion part 22 Comparator 23 Current sensor 24 Absolute value circuit 25a, 25b Holding circuit 26a, 26b AND Circuits 27a and 27b Drive circuit 28 Temperature sensor

Claims

A DC / DC converter that converts voltage using a switch circuit,
Difference calculating means for calculating a voltage difference between the output voltage and the target voltage;
The voltage difference and the integrated value that is the cumulative addition result of the voltage difference are stored in the storage unit, and the integrated value of the voltage difference stored in the storage unit and the coefficient of the proportional term of the PI operation is stored in the storage unit. PI calculation means for adding the integrated value and the integrated value of the integral term coefficient of the PI calculation to generate a target current;
A drive circuit that drives the switch circuit with a drive signal that reduces the duty when the current flowing through the DC / DC converter becomes larger than the target current;
With
The said PI calculating means increases the storage amount of the said integral value, when making the coefficient of the said proportional term and the coefficient of the said integral term small. The DC / DC converter characterized by the above-mentioned.

The DC / DC converter according to claim 1,
The said PI calculating means makes the coefficient of the said proportional term and the coefficient of the said integral term small at the time of low temperature. The DC / DC converter characterized by the above-mentioned.

The DC / DC converter according to claim 2, wherein
The said PI calculating means increases the storage amount of the said integral value as temperature falls. DC / DC converter characterized by the above-mentioned.

The DC / DC converter according to claim 1,
When the temperature is equal to or lower than the first predetermined temperature, the PI calculating means decreases the coefficient of the proportional term and the coefficient of the integral term so that the temperature is higher than the second predetermined temperature that is higher than the first predetermined temperature. The DC / DC converter is characterized in that, when it becomes larger, the proportional term coefficient, the integral term coefficient, and the integral value storage amount are returned to their original values.

The DC / DC converter according to claim 1,
The said PI calculating means makes the coefficient of the said proportional term and the coefficient of the said integral term small as the temperature falls, and increases the storage amount of the said integral value. The DC / DC converter characterized by the above-mentioned.