JP2010183192A - Phase shifter - Google Patents
Phase shifter Download PDFInfo
- Publication number
- JP2010183192A JP2010183192A JP2009023000A JP2009023000A JP2010183192A JP 2010183192 A JP2010183192 A JP 2010183192A JP 2009023000 A JP2009023000 A JP 2009023000A JP 2009023000 A JP2009023000 A JP 2009023000A JP 2010183192 A JP2010183192 A JP 2010183192A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- phase shifter
- inductor
- circuit
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
この発明は、マイクロ波の移相を変化させる移相器に関するものである。 The present invention relates to a phase shifter that changes the phase shift of a microwave.
図10は下記特許文献1に開示された従来の移相器を示す回路図である。この回路は、一対の高周波信号入出力端子1a,1bの間に接続されたスイッチング素子2f、スイッチング素子2fに並列接続されたインダクタ3d,3eの直列回路、インダクタ3d,3e間の接続点とグランドとの間に接続されたキャパシタ4cとインダクタ3cの直列回路、インダクタ3cと並列接続されたスイッチング素子2cからなる。そして例えば電界効果トランジスタ(FET)からなるスイッチング素子2f,2cのオン/オフにより、移相器がBPF(バンドパスフィルタ)(2f:オン,2c:オフ→位相変化無)あるいはAll-Pass(全透過)状態(2f:オフ,2c:オン→位相遅れ)としての動作を示し、両状態での通過位相の差により所要の移相量を得るものである。
FIG. 10 is a circuit diagram showing a conventional phase shifter disclosed in Patent Document 1 below. This circuit includes a
上記のような従来の移相器において、回路を小形に構成するためには、互いに並列接続されたインダクタを隣接して配置する必要があるが、所要のインダクタンスをスパイラルインダクタで構成した場合、両者間の電磁結合の影響により所望の特性を得ることが難しくなるという課題があった。 In the conventional phase shifter as described above, in order to configure the circuit in a small size, it is necessary to arrange the inductors connected in parallel to each other, but when the required inductance is configured by a spiral inductor, There is a problem that it is difficult to obtain desired characteristics due to the influence of electromagnetic coupling between the two.
この発明は、上記の課題を解決するためになされたものであり、小型でかつ所要の移相量が得られる移相器を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a phase shifter that is small and can obtain a required amount of phase shift.
この発明は、第1および第2の高周波信号入出力端子と、前記第1および第2の高周波信号入出力端子とグランド間に並列に接続された少なくとも1つの移相ユニットと、を備え、前記各移相ユニットが、前記第1および第2の高周波信号入出力端子の間に接続された第1のインダクタ、前記第1のインダクタに並列接続された第1のスイッチング素子と第2のスイッチング素子の直列回路、前記第1のスイッチング素子と第2のスイッチング素子との接続点とグランドとの間に接続された第2のインダクタと第3のインダクタの直列回路、前記第3のインダクタに並列接続された第3のスイッチング素子を含むことを特徴とする移相器にある。 The present invention includes first and second high-frequency signal input / output terminals, and at least one phase shift unit connected in parallel between the first and second high-frequency signal input / output terminals and the ground, Each phase shift unit includes a first inductor connected between the first and second high-frequency signal input / output terminals, a first switching element and a second switching element connected in parallel to the first inductor. Series circuit, a series circuit of a second inductor and a third inductor connected between the connection point of the first switching element and the second switching element and the ground, and a parallel connection to the third inductor The phase shifter includes a third switching element.
この発明で、小型でかつ所要の移相量が得られる移相器を提供することができる。 According to the present invention, it is possible to provide a phase shifter that is small and can obtain a required amount of phase shift.
実施の形態1.
図1はこの発明の実施の形態1による移相器の構成を示す回路図である。図1において、1対の第1および第2の高周波信号入出力端子1a,1bとグランド間には並列に少なくとも1つの移相ユニット7a,7b(図9参照)が接続される。図1は1つの移相ユニットを示し(図1〜8まで同様)、移相ユニットは、第1および第2の高周波信号入出力端子1a,1bの間に接続された第1のインダクタ3a、第1のインダクタ3aに並列接続された第1のスイッチング素子2aと第2のスイッチング素子2bの直列回路、第1のスイッチング素子2aと第2のスイッチング素子2bとの接続点とグランドとの間に接続された第2のインダクタ3bと第3のインダクタ3cの直列回路、そして第3のインダクタ3cに並列接続された第3のスイッチング素子2cを備える。なお、第1〜3のスイッチング素子2a〜2cは例えば電界効果トランジスタ(FET)からなる(以下同様)。
Embodiment 1 FIG.
1 is a circuit diagram showing a configuration of a phase shifter according to Embodiment 1 of the present invention. In FIG. 1, at least one
次に図1の回路の動作を説明する。第1〜3のスイッチング素子2a〜2cは、スイッチが閉じた状態では高周波において等価的に抵抗とみなすことができ、スイッチが開いた状態では等価的にキャパシタとみなすことができる。図2は図1の回路の第1,第2のスイッチング素子2a,2bが閉じ、第3のスイッチング素子2cが開いた第1の状態での等価回路を示している。50a,50bは閉じた第1,第2のスイッチング素子2a,2bが等価的に持つ抵抗、40cは開いた第3のスイッチング素子2cが等価的に持つキャパシタである。ここで、抵抗50a,50bの抵抗値が十分に小さい場合、本回路は第2,第3のインダクタ3b,3cとキャパシタ40cから構成される回路とみなすことができ、このとき本回路はBPFとして動作する。
Next, the operation of the circuit of FIG. 1 will be described. The first to
図3は図1の回路の第1,第2のスイッチング素子2a,2bが開き、第3のスイッチング素子2cが閉じた第2の状態での等価回路を示している。40aおよび40bは開いた第1,第2のスイッチング素子2a,2bが等価的に持つキャパシタ、50cは閉じた第3のスイッチング素子2cが等価的に持つ抵抗である。ここで、抵抗50cの抵抗値が十分に小さい場合、本回路は第2,第3のインダクタ3b,3cとキャパシタ40a,40bから構成されるAll-Pass回路として動作する。
FIG. 3 shows an equivalent circuit in the second state in which the first and
以上のように、スイッチング素子の開閉によりBPFまたはAll-Pass回路としての動作を示すため、これらの通過位相の違いにより、所要の移相量を得ることができる。 As described above, since the operation as a BPF or All-Pass circuit is shown by opening and closing of the switching element, a required amount of phase shift can be obtained by the difference in these passing phases.
このようにして、BPFおよびAll-Pass回路の切替を行うことができる。さらに、インダクタ同士が隣接しないため、電磁結合による特性劣化が小さく良好な特性が得られる。
なお、従来の並列接続されたインダクタ3d,3eについては、インダクタの構成位置にレイアウトの自由度がなく、小型に構成するためには隣接して配置する必要があり、上記問題が生じていたが、図1等の直列接続されたインダクタ3b,3cについては、インダクタの構成位置にレイアウトの自由度があるため、離して配置することで特性の劣化を防ぐことができる。
In this way, switching between the BPF and the All-Pass circuit can be performed. Furthermore, since the inductors are not adjacent to each other, good characteristics can be obtained with little characteristic deterioration due to electromagnetic coupling.
In addition, the
実施の形態2.
図4はこの発明の実施の形態2による移相器の構成を示す回路図である。図4において上記実施の形態と同一もしくは相当部分は同一符号で示し説明は省略する。図4に示す移相器(移相ユニット)は、図1の移相器において、第1の高周波信号入出力端子1a側と、第1のインダクタ3aと第1のスイッチング素子2aとの接続点との間に接続された第4のスイッチング素子2dと、第2の高周波信号入出力端子1d側と、第1のインダクタ3aと第2のスイッチング素子2bとの接続点との間に接続された第5のスイッチング素子2eとをさらに備える。
Embodiment 2. FIG.
4 is a circuit diagram showing a configuration of a phase shifter according to Embodiment 2 of the present invention. In FIG. 4, the same or corresponding parts as those in the above embodiment are denoted by the same reference numerals, and description thereof is omitted. The phase shifter (phase shift unit) shown in FIG. 4 is the connection point between the first high frequency signal input /
図5は図4の回路の第1,第2のスイッチング素子2a,2bが閉じ、第3〜5のスイッチング素子2c、2dおよび2eが開いた第1の状態での等価回路を示している。50a,50bは閉じた第1,第2のスイッチング素子2a,2bが等価的に持つ抵抗、40c,40d,40eは開いた第3〜5のスイッチング素子2c,2d,2eが等価的に持つキャパシタである。ここで、抵抗50a,50bの抵抗値が十分に小さい場合、本回路は第2,第3のインダクタ3b,3cとキャパシタ40c,40d,40eから構成される回路とみなすことができ、このとき本回路はBPFとして動作する。
FIG. 5 shows an equivalent circuit in the first state in which the first and
図6は図4の回路の第1,第2のスイッチング素子2a,2bが開き、第3〜5のスイッチング素子2c、2dおよび2eが閉じた第2の状態での等価回路を示している。40a,40bは開いた第1,第2のスイッチング素子2a,2bが等価的に持つキャパシタ、50c,50d,50eは閉じた第3〜5のスイッチング素子2c,2d,2eが等価的に持つ抵抗である。ここで、抵抗50c,50d,50eの抵抗値が十分に小さい場合、本回路は第2,第3のインダクタ3b,3cとキャパシタ40a,40bから構成される回路とみなすことができ、このとき本回路はAll-Pass回路として動作する。
FIG. 6 shows an equivalent circuit in the second state in which the first and
以上のように、スイッチング素子の開閉により容量結合BPFまたはAll-Pass回路としての動作を示すため、これらの通過位相の違いにより、所要の移相量を得ることができる。 As described above, since the operation as the capacitively coupled BPF or the All-Pass circuit is shown by opening and closing the switching element, a required amount of phase shift can be obtained by the difference in the passing phase.
このようにして、広帯域なAll-Pass回路としての動作を保ったまま、第1の状態を広帯域な容量結合BPF回路とすることができるので、結果として両状態において広帯域な特性が得られる。 In this way, the first state can be a broadband capacitively coupled BPF circuit while maintaining the operation as a broadband All-Pass circuit, and as a result, broadband characteristics are obtained in both states.
実施の形態3.
図7はこの発明の実施の形態3による移相器の構成を示す回路図である。図7において上記実施の形態と同一もしくは相当部分は同一符号で示し説明は省略する。図7に示す移相器(移相ユニット)は、図4の実施の形態2の移相器において第4,第5のスイッチング素子2d,2eに抵抗5aおよび5bをそれぞれ並列に接続した構成である。
Embodiment 3 FIG.
7 is a circuit diagram showing a configuration of a phase shifter according to Embodiment 3 of the present invention. In FIG. 7, the same or corresponding parts as those in the above embodiment are denoted by the same reference numerals, and description thereof is omitted. The phase shifter (phase shift unit) shown in FIG. 7 has a configuration in which
この場合、第4,第5のスイッチング素子2d,2eが開いた第1の状態において、スイッチング素子2dおよび2eは上記の抵抗5aおよび5bによる損失を持つことになる。
In this case, in the first state in which the fourth and
このように、第1の状態における回路の損失を任意に決めることができるため、これを第2の状態における回路の損失と等しくすることができ、第1および第2の両状態の損失差を低減することが可能となる。 In this way, the loss of the circuit in the first state can be arbitrarily determined, so this can be made equal to the loss of the circuit in the second state, and the loss difference between the first and second states can be It becomes possible to reduce.
また、第1〜3のスイッチング素子2a,2b,2cに抵抗を並列に接続した場合でも上記と同等の効果が得られる。
Further, even when a resistor is connected in parallel to the first to
実施の形態4.
図8はこの発明の実施の形態4による移相器の構成を示す回路図である。図8において上記実施の形態と同一もしくは相当部分は同一符号で示し説明は省略する。図8に示す移相器(移相ユニット)は、図4の実施の形態2の移相器において第4,第5のスイッチング素子2d,2eにキャパシタ4aおよび4bをそれぞれ並列に接続した構成である。
Embodiment 4 FIG.
FIG. 8 is a circuit diagram showing a configuration of a phase shifter according to Embodiment 4 of the present invention. In FIG. 8, the same or corresponding parts as those in the above embodiment are designated by the same reference numerals and the description thereof is omitted. The phase shifter (phase shift unit) shown in FIG. 8 has a configuration in which
このように、第4,第5のスイッチング素子2d,2eが開いた状態において、スイッチング素子2dが等価的に持つキャパシタ40dとキャパシタ4aの合成容量および、スイッチング素子2eが等価的に持つキャパシタ40eとキャパシタ4bの合成容量が、実施の形態2による移相器のスイッチング素子2dが開いた状態において等価的に持つキャパシタの容量値およびスイッチング素子2eが開いた状態において等価的に持つキャパシタの容量値と等しくなるように設定されているものとする。
Thus, in the state where the fourth and
これにより、スイッチング素子が等価的に持つキャパシタを小さくすることができるため、このスイッチング素子の物理的寸法を小さくすることができ、結果として回路の小形化が可能となる。 Thereby, since the capacitor which equivalent to a switching element can be made small, the physical dimension of this switching element can be made small, and the miniaturization of a circuit is attained as a result.
また、第1〜3のスイッチング素子2a,2b,2cにキャパシタを並列に接続した場合でも上記と同等の効果が得られる。
Further, even when a capacitor is connected in parallel to the first to
実施の形態5.
図9はこの発明の実施の形態5による移相器の構成を示す回路図である。図9において上記実施の形態と同一もしくは相当部分は同一符号で示し説明は省略する。図9において7aおよび7bは図1〜8に示した移相ユニットに当たる単ビット移相器である。ここでは図1に示したこの発明の実施の形態1による移相器を単ビット移相器7a,7bとして用いた例を示している。
Embodiment 5 FIG.
FIG. 9 is a circuit diagram showing a configuration of a phase shifter according to Embodiment 5 of the present invention. In FIG. 9, the same or corresponding parts as those in the above embodiment are denoted by the same reference numerals, and description thereof is omitted. In FIG. 9,
このように、第1および第2の高周波信号入出力端子1a,1bとグランド間に並列に複数の単ビット移相器7a,7bを接続することにより、所望の移相量を離散的に得ることができる多ビット移相器として動作することが可能となる。
Thus, by connecting the plurality of single-
なお、上記各実施の形態では、スイッチング素子として、電界効果トランジスタを用いた場合について述べたが、バイポーラトランジスタ、PINダイオード、バラクタダイオード、MEMSスイッチ等のスイッチング素子を用いた場合でも同等の効果が得られる。 In each of the above embodiments, the case where a field effect transistor is used as the switching element has been described. However, the same effect can be obtained even when a switching element such as a bipolar transistor, a PIN diode, a varactor diode, or a MEMS switch is used. It is done.
またこの発明は、上記各実施の形態に限定されるものではなく、これらの可能な組み合わせを全て含むことは云うまでもない。 Further, the present invention is not limited to the above-described embodiments, and it goes without saying that all possible combinations thereof are included.
1a,1b 高周波信号入出力端子、2a〜2e スイッチング素子、3a〜3c インダクタ、4a,4b,40a〜40e キャパシタ、5a,5b,50a〜50e 抵抗、6 グランド、7a,7b 単ビット移相器(移相ユニット)。 1a, 1b High-frequency signal input / output terminals, 2a-2e switching elements, 3a-3c inductors, 4a, 4b, 40a-40e capacitors, 5a, 5b, 50a-50e resistors, 6 grounds, 7a, 7b single-bit phase shifters ( Phase shift unit).
Claims (5)
前記第1および第2の高周波信号入出力端子とグランド間に並列に接続された少なくとも1つの移相ユニット(7a,7b)と、
を備え、前記各移相ユニットが、
前記第1および第2の高周波信号入出力端子の間に接続された第1のインダクタ(3a)、
前記第1のインダクタに並列接続された第1のスイッチング素子と第2のスイッチング素子の直列回路(2a,2b)、
前記第1のスイッチング素子と第2のスイッチング素子との接続点とグランドとの間に接続された第2のインダクタと第3のインダクタの直列回路(3b,3c)、
前記第3のインダクタに並列接続された第3のスイッチング素子(2c)、
を含む、
ことを特徴とする移相器。 First and second high-frequency signal input / output terminals (1a, 1b);
At least one phase shift unit (7a, 7b) connected in parallel between the first and second high-frequency signal input / output terminals and the ground;
Each of the phase shifting units comprises:
A first inductor (3a) connected between the first and second high-frequency signal input / output terminals;
A series circuit (2a, 2b) of a first switching element and a second switching element connected in parallel to the first inductor;
A series circuit (3b, 3c) of a second inductor and a third inductor connected between a connection point between the first switching element and the second switching element and the ground;
A third switching element (2c) connected in parallel to the third inductor;
including,
A phase shifter characterized by that.
前記第1の高周波信号入出力端子側と、前記第1のインダクタと第1のスイッチング素子との接続点との間に接続された第4のスイッチング素子(2d)と、
前記第2の高周波信号入出力端子側と、前記第1のインダクタと第2のスイッチング素子との接続点との間に接続された第5のスイッチング素子(2e)と、
をさらに含むことを特徴とする請求項1に記載の移相器。 Each phase shifter unit is
A fourth switching element (2d) connected between the first high-frequency signal input / output terminal side and a connection point between the first inductor and the first switching element;
A fifth switching element (2e) connected between the second high-frequency signal input / output terminal side and a connection point between the first inductor and the second switching element;
The phase shifter according to claim 1, further comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009023000A JP5164873B2 (en) | 2009-02-03 | 2009-02-03 | Phase shifter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009023000A JP5164873B2 (en) | 2009-02-03 | 2009-02-03 | Phase shifter |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010183192A true JP2010183192A (en) | 2010-08-19 |
JP2010183192A5 JP2010183192A5 (en) | 2011-11-24 |
JP5164873B2 JP5164873B2 (en) | 2013-03-21 |
Family
ID=42764411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009023000A Expired - Fee Related JP5164873B2 (en) | 2009-02-03 | 2009-02-03 | Phase shifter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5164873B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015112299A1 (en) * | 2014-01-21 | 2015-07-30 | Qualcomm Incorporated | Passive switch-based phase shifter |
WO2020062858A1 (en) * | 2018-09-30 | 2020-04-02 | 华为技术有限公司 | Phase shifter, antenna feed system and communication device |
-
2009
- 2009-02-03 JP JP2009023000A patent/JP5164873B2/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015112299A1 (en) * | 2014-01-21 | 2015-07-30 | Qualcomm Incorporated | Passive switch-based phase shifter |
US9160296B2 (en) | 2014-01-21 | 2015-10-13 | Qualcomm Incorporated | Passive switch-based phase shifter |
CN105917580A (en) * | 2014-01-21 | 2016-08-31 | 高通股份有限公司 | Passive switch-based phase shifter |
KR20160108509A (en) * | 2014-01-21 | 2016-09-19 | 퀄컴 인코포레이티드 | Passive switch-based phase shifter |
KR102323385B1 (en) * | 2014-01-21 | 2021-11-05 | 퀄컴 인코포레이티드 | Passive switch-based phase shifter |
WO2020062858A1 (en) * | 2018-09-30 | 2020-04-02 | 华为技术有限公司 | Phase shifter, antenna feed system and communication device |
US11545756B2 (en) | 2018-09-30 | 2023-01-03 | Huawei Technologies Co., Ltd. | Phase shifter, antenna system, and communications device |
Also Published As
Publication number | Publication date |
---|---|
JP5164873B2 (en) | 2013-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7724107B2 (en) | Phase shifter having switchable signal paths where one signal path includes no shunt capacitor and inductor | |
US8248302B2 (en) | Reflection-type phase shifter having reflection loads implemented using transmission lines and phased-array receiver/transmitter utilizing the same | |
US6600294B1 (en) | Switched reactance phase shifters | |
KR100652232B1 (en) | Phase shifter | |
JP4998550B2 (en) | Frequency variable band elimination filter | |
JP2010114718A (en) | Phase shifter | |
KR20110054541A (en) | Dual band high frequency amplifier using composite right/left handed transmission line | |
TWI695581B (en) | Switch-type phase shifter | |
Li et al. | Analysis of magnetically coupled all-pass network for phase-shifter design | |
Wong et al. | Reconfigurable bandstop and bandpass filters with wideband balun using IPD technology for frequency agile applications | |
US8552782B1 (en) | Quadrature phase network | |
EP1351388A1 (en) | Phase shifter and multibit phase shifter | |
JP5522908B2 (en) | Phase shift circuit | |
JP5164873B2 (en) | Phase shifter | |
JP5014278B2 (en) | Phase shifter | |
JP4963241B2 (en) | Phase shift circuit | |
JP6076193B2 (en) | Phase shift circuit | |
JP2016208220A (en) | Variable attenuator | |
US20200373897A1 (en) | Artificial transmission line using t-coil sections | |
US8542080B2 (en) | All-pass network | |
JP7099628B2 (en) | Phase shifter | |
JPWO2013108611A1 (en) | Bandpass filter | |
JP3634223B2 (en) | Phase shifter | |
JPH11205086A (en) | Phase shifter | |
JP4936963B2 (en) | Variable frequency amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111011 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |