JP2010176991A - Spike current generating circuit - Google Patents

Spike current generating circuit Download PDF

Info

Publication number
JP2010176991A
JP2010176991A JP2009017207A JP2009017207A JP2010176991A JP 2010176991 A JP2010176991 A JP 2010176991A JP 2009017207 A JP2009017207 A JP 2009017207A JP 2009017207 A JP2009017207 A JP 2009017207A JP 2010176991 A JP2010176991 A JP 2010176991A
Authority
JP
Japan
Prior art keywords
inductor
storage battery
current
switch element
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009017207A
Other languages
Japanese (ja)
Inventor
Ryuhei Nemoto
竜平 根本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2009017207A priority Critical patent/JP2010176991A/en
Publication of JP2010176991A publication Critical patent/JP2010176991A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Secondary Cells (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To allow spike-like charge/discharge currents for eliminating sulfation in a storage battery while reducing power consumption. <P>SOLUTION: An inductor 11 is connected to a storage battery 10 through first and second switch elements 12 and 13 that are opened/closed according to the control signal from outside, and is also connected to the storage battery 10 through first and second diodes 14 and 15. The energy accumulated in the inductor 11 is charged efficiently to the storage battery 10 through the first and second diodes 14 and 15. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、鉛蓄電池のサルフェーション除去に用いられるスパイク電流発生回路に係り、特に、消費電力の低減等を図ったものに関する。   The present invention relates to a spike current generation circuit used for removing sulfation from a lead-acid battery, and more particularly to a circuit for reducing power consumption and the like.

従来、この種の回路としては、特許文献１、２に開示された如くの回路や、非特許文献１、２に開示された回路等が種々提案されている。
図９及び図１０には、かかる従来回路の一構成例が示されており、以下、同図を参照しつつこの従来回路について説明する。
この従来回路は、インダクタＬ１の磁界エネルギー蓄積作用を利用したパルス電流発生部５１と、インダクタＬ１への電流の流通を制御するＮ型のＭＯＳ ＦＥＴ（図９においては「ＭＯＳＦＥＴ−Ｎ」と表記）のＯＮ／ＯＦＦ制御信号を発生するブロック発振部５２とに大別されて構成されてなるものである（図９参照）。
なお、図１０は、特に、図９に示されたパルス電流発生部５１のみを抜き出して表した回路図であり、図９に示された回路図と基本的に同一である。 Conventionally, as this type of circuit, various circuits such as those disclosed in Patent Documents 1 and 2 and circuits disclosed in Non-Patent Documents 1 and 2 have been proposed.
FIG. 9 and FIG. 10 show an example of the configuration of such a conventional circuit. Hereinafter, the conventional circuit will be described with reference to FIG.
This conventional circuit includes a pulse current generator 51 that uses the magnetic field energy storage action of the inductor L1 and an N-type MOS FET that controls the flow of current to the inductor L1 (indicated as “MOSFET-N” in FIG. 9). The block oscillation unit 52 that generates an ON / OFF control signal is roughly divided (see FIG. 9).
FIG. 10 is a circuit diagram specifically showing only the pulse current generator 51 shown in FIG. 9, and is basically the same as the circuit diagram shown in FIG.

パルス電流発生部５１は、ブロック発振部５２からＮ型のＭＯＳ ＦＥＴのゲートに印加されるコントロール信号によって、Ｎ型のＭＯＳ ＦＥＴのＯＮ／ＯＦＦが制御されるようになっており、それによるインダクタＬ１のＯＮ／ＯＦＦによって生ずる電流変化による蓄電池１０Ａへのスパイク状電流での充放電が可能に構成されたものとなっている（図１０及び図９参照）。   The pulse current generator 51 is configured to control ON / OFF of the N-type MOS FET by a control signal applied from the block oscillation unit 52 to the gate of the N-type MOS FET, and thereby the inductor L1 The storage battery 10A can be charged and discharged with a spike-like current due to a current change caused by ON / OFF of the battery (see FIGS. 10 and 9).

特許第３９０２２１２号公報（第３−５頁、図１−図５）Japanese Patent No. 3902212 (page 3-5, FIGS. 1 to 5) 特開２００７−２４２３３２号公報（第３−６頁、図１−図２）JP 2007-242332 A (page 3-6, FIG. 1 to FIG. 2) ”パルサーの改造”、［online］、［平成２１年１月１６日検索］、インターネット〈URL : http://okmeister.hp.infoseek.co.jp/battery/diy2.htm 〉“Modification of Pulsar”, [online], [Search January 16, 2009], Internet <URL: http://okmeister.hp.infoseek.co.jp/battery/diy2.htm> ”ナノパルサー”、［online］、［平成２１年１月１６日検索］、インターネット〈URL : http://www.twilight.gr.jp/NANOPULSER.html 〉"Nano Pulser", [online], [searched on January 16, 2009], Internet <URL: http://www.twilight.gr.jp/NANOPULSER.html>

しかしながら、上述の従来回路にあっては、インダクタＬ１にエネルギーを蓄えるためにキャパシタＣ４の放電を利用しているが、Ｎ型のＭＯＳ ＦＥＴのＯＦＦによってインダクタＬ１の逆起電力発生時においてもキャパシタＣ４の放電が継続される回路構成となっている。そのため、キャパシタＣ４の放電したエネルギー分の充電を行わなければならず、回路全体としての消費電力が比較的大きく、省電力化の要請に十分応えるものではないという問題があった。   However, in the above-described conventional circuit, the discharge of the capacitor C4 is used to store energy in the inductor L1, but the capacitor C4 is also generated when the back electromotive force of the inductor L1 is generated by turning off the N-type MOS FET. The circuit configuration is such that the discharge continues. For this reason, there is a problem in that charging for the energy discharged from the capacitor C4 has to be performed, the power consumption of the entire circuit is relatively large, and it does not sufficiently meet the demand for power saving.

本発明は、上記実状に鑑みてなされたもので、消費電力を低減しつつ、蓄電池におけるサルフェーション除去のためのスパイク状の充放電電流を発生することができるスパイク電流発生回路を提供するものである。   The present invention has been made in view of the above circumstances, and provides a spike current generation circuit capable of generating spike-shaped charge / discharge current for removing sulfation in a storage battery while reducing power consumption. .

上記本発明の目的を達成するため、本発明に係るスパイク電流発生回路は、
蓄電池に対するスパイク状の充放電電流を発生するスパイク電流発生回路であって、
インダクタと、
外部からのコントロール信号に応じて開閉成可能に構成され前記インダクタの一方の端部と前記蓄電池の正極との間に設けられた第１のスイッチ素子と、
前記コントロール信号に応じて開閉成可能に構成され前記インダクタの他方の端部と前記蓄電池の負極との間に設けられた第２のスイッチ素子と、
前記第２のスイッチ素子と前記インダクタの接続点にアノードが、前記蓄電池の正極にカソードが、それぞれ接続された第１のダイオードと、
前記第１のスイッチ素子と前記インダクタの接続点にカソードが、前記蓄電池の負極にアノードが、それぞれ接続された第２のダイオードと、を具備してなるものである。
上記構成においては、前記インダクタへ定電流を供給する定電流発生手段を設けたものとすると好適である。
そして、第１のスイッチ素子と蓄電池の正極との間に、制限用インダクタが直列接続されて設けられる一方、前記制限用インダクタと前記第１のスイッチ素子の接続点と前記蓄電池の負極との間に、キャパシタが接続されてなるものとしても好適である。 In order to achieve the above object of the present invention, a spike current generating circuit according to the present invention comprises:
A spike current generation circuit for generating a spike-like charge / discharge current for a storage battery,
An inductor;
A first switch element configured to be openable and closable in response to an external control signal and provided between one end of the inductor and the positive electrode of the storage battery;
A second switch element configured to be openable and closable in response to the control signal and provided between the other end of the inductor and the negative electrode of the storage battery;
A first diode having an anode connected to a connection point of the second switch element and the inductor, and a cathode connected to a positive electrode of the storage battery;
And a second diode having a cathode connected to a connection point between the first switch element and the inductor, and an anode connected to a negative electrode of the storage battery.
In the above configuration, it is preferable that constant current generating means for supplying a constant current to the inductor is provided.
A limiting inductor is provided in series between the first switch element and the positive electrode of the storage battery, and between the connection point of the limiting inductor and the first switch element and the negative electrode of the storage battery. Further, it is also preferable that a capacitor is connected.

本発明によれば、インダクタに蓄えられたエネルギーを効率良くスパイク状の信号として蓄電池に戻すことができるため、従来に比して、無駄な電力消費を回避でき、消費電力の低減をしつつ、効率良くスパイク状の放電電流を発生することができるという効果を奏するものである。
また、定電流発生手段を設けることで、電源電圧の変動に影響されることなくインダクタにおける安定したエネルギーの保存が可能となり、発生する逆起電力の制御が可能となるという効果を奏するものである。 According to the present invention, the energy stored in the inductor can be efficiently returned to the storage battery as a spiked signal, so that unnecessary power consumption can be avoided and power consumption can be reduced compared to the conventional case. The effect is that the spike-like discharge current can be generated efficiently.
Further, by providing the constant current generating means, it is possible to stably store energy in the inductor without being affected by fluctuations in the power supply voltage, and it is possible to control the generated back electromotive force. .

本発明の実施の形態におけるスパイク電流発生回路の第１の基本回路構成例を示す構成図である。It is a block diagram which shows the 1st basic circuit structural example of the spike current generation circuit in embodiment of this invention. 本発明の実施の形態におけるスパイク電流発生回路の第２の基本回路構成例を示す構成図である。It is a block diagram which shows the 2nd basic circuit structural example of the spike current generation circuit in embodiment of this invention. 本発明の実施の形態におけるスパイク電流発生回路の第３の基本回路構成例を示す構成図である。It is a block diagram which shows the 3rd basic circuit structural example of the spike current generation circuit in embodiment of this invention. 図１に示された第１の基本回路構成例のより具体的な回路構成例を示す回路図である。FIG. 2 is a circuit diagram showing a more specific circuit configuration example of the first basic circuit configuration example shown in FIG. 1. 図２に示された第２の基本回路構成例のより具体的な回路構成例を示す回路図である。FIG. 3 is a circuit diagram showing a more specific circuit configuration example of the second basic circuit configuration example shown in FIG. 2. 図３に示された第３の基本回路構成例のより具体的な回路構成例を示す回路図である。FIG. 4 is a circuit diagram showing a more specific circuit configuration example of the third basic circuit configuration example shown in FIG. 3. 本発明の実施の形態におけるスパイク電流発生回路のシミュレーションによる電流積算量の変化例を従来回路の変化例と共に示す特性線図である。It is a characteristic diagram which shows the example of a change of the current integration amount by simulation of the spike current generation circuit in embodiment of this invention with the example of a change of a conventional circuit. 本発明の実施の形態におけるスパイク電流発生回路のシミューレーションによる充放電電流の波形を従来回路の波形と共に示す波形図であり、図８（Ａ）は従来回路の充放電電流の変化を示す波形図、図８（Ｂ）は図１に示された第１の基本回路構成例における充放電電流の変化を示す波形図、図８（Ｃ）は図３に示された第３の基本回路構成例における充放電電流の変化を示す波形図である。FIG. 8 is a waveform diagram showing a waveform of a charge / discharge current by simulation of a spike current generation circuit according to an embodiment of the present invention together with a waveform of a conventional circuit, and FIG. FIG. 8B is a waveform diagram showing a change in charge / discharge current in the first basic circuit configuration example shown in FIG. 1, and FIG. 8C is a third basic circuit configuration shown in FIG. It is a wave form diagram which shows the change of the charging / discharging electric current in an example. 従来の充放電回路の一回路構成例を示す回路図である。It is a circuit diagram which shows the example of 1 circuit structure of the conventional charging / discharging circuit. 図９に示された従来回路のパルス電流発生部の回路構成を示す回路図である。FIG. 10 is a circuit diagram showing a circuit configuration of a pulse current generator of the conventional circuit shown in FIG. 9.

以下、本発明の実施の形態について、図１乃至図８を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態におけるスパイク電流発生回路の第１の基本回路構成例について、図１を参照しつつ説明する。
この第１の基本回路構成例におけるスパイク電流発生回路は、インダクタ１１と、第１及び第２のスイッチ素子１２，１３と、第１及び第２のダイオード１４，１５を有して構成されたものとなっている。 Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 8.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
First, a first basic circuit configuration example of the spike current generation circuit according to the embodiment of the present invention will be described with reference to FIG.
The spike current generating circuit in the first basic circuit configuration example is configured to include an inductor 11, first and second switch elements 12, 13, and first and second diodes 14, 15. It has become.

以下、具体的な回路構成について説明する。
まず、インダクタ１１の一方の端部は、第１のスイッチ素子１２を介して蓄電池１０の正極に接続される一方、他方の端部は、第２のスイッチ素子１３を介して蓄電池１０の負極に接続されたものとなっている。
また、インダクタ１１と第１のスイッチ素子１２との接続点には、第２のダイオード１５のカソードが接続されており、この第２のダイオード１５のアノードは、蓄電池１０の負極に接続されたものとなっている。
さらに、インダクタ１１と第２のスイッチ素子１３との接続点には、第１のダイオード１４のアノードが接続されており、この第１のダイオード１４のカソードは、蓄電池１０の正極に接続されたものとなっている。 A specific circuit configuration will be described below.
First, one end of the inductor 11 is connected to the positive electrode of the storage battery 10 via the first switch element 12, while the other end is connected to the negative electrode of the storage battery 10 via the second switch element 13. It is connected.
Further, the cathode of the second diode 15 is connected to the connection point between the inductor 11 and the first switch element 12, and the anode of the second diode 15 is connected to the negative electrode of the storage battery 10. It has become.
Further, the anode of the first diode 14 is connected to the connection point between the inductor 11 and the second switch element 13, and the cathode of the first diode 14 is connected to the positive electrode of the storage battery 10. It has become.

第１及び第２のスイッチ素子１２，１３は、図示されない回路によって発生され、入力されるコントロール信号に応じて、その開閉成が制御されるもので、この構成例においては、コントロール信号は同相で印加されるようになっている。
例えば、第１及び第２のスイッチ素子１２，１３は、コントロール信号が論理値Ｈｉｇｈに相当するレベルで閉成状態、論理値Ｌｏｗに相当するレベルで開成状態となるものであるが、勿論、これに限定される必要はなく、これとは逆の論理で開閉成がなされるものであっても良い。 The first and second switch elements 12 and 13 are generated by a circuit (not shown), and their opening and closing are controlled according to an input control signal. In this configuration example, the control signals are in phase. It is to be applied.
For example, the first and second switch elements 12 and 13 are closed when the control signal is at a level corresponding to the logical value High, and are opened at a level corresponding to the logical value Low. It is not necessary to be limited to the above, and the opening and closing may be performed with the reverse logic.

かかる構成において、任意のタイミングでコントロール信号が論理値Ｈｉｇｈに相当するレベルとされると、第１及び第２のスイッチ素子１２，１３が共に閉成状態となり、インダクタ１１が蓄電池１０に接続される状態となるため、蓄電池１０の放電が行われ、インダクタ１１に電流が流れることとなる。
そして、コントロール信号が論理値Ｌｏｗに相当するレベルとなると、第１及び第２のスイッチ素子１２，１３が共に開成状態となり、インダクタ１１は、第１及び第２のスイッチ素子１２，１３を介しての蓄電池１０との接続が遮断され、逆起電力の発生状態となる。 In such a configuration, when the control signal is set to a level corresponding to the logical value High at an arbitrary timing, the first and second switch elements 12 and 13 are both closed, and the inductor 11 is connected to the storage battery 10. Therefore, the storage battery 10 is discharged, and a current flows through the inductor 11.
When the control signal reaches a level corresponding to the logical value Low, the first and second switch elements 12 and 13 are both opened, and the inductor 11 passes through the first and second switch elements 12 and 13. The connection with the storage battery 10 is cut off, and a back electromotive force is generated.

この逆起電力の発生により、インダクタ１１に蓄えられたエネルギーの放出が第１及び第２のダイオード１４，１５を介して行われ、蓄電池１０が充電されることとなる。すなわち、逆起電力による電流が第１のダイオード１４のアノード側からカソード側を経て、蓄電池１０の正極に流れ込むこととなる。   Due to the generation of the counter electromotive force, the energy stored in the inductor 11 is released through the first and second diodes 14 and 15, and the storage battery 10 is charged. That is, a current due to the counter electromotive force flows from the anode side of the first diode 14 to the cathode side of the storage battery 10 through the cathode side.

次に、第２の基本構成例について、図２を参照しつつ説明する。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第２の基本構成例は、インダクタ１１に流れる電流を制限する観点から、定電流源２６を設けた構成としたものである。
すなわち、第１のスイッチ素子１２と蓄電池１０の正極との間には、定電流源２６が設けられており、第１及び第２のスイッチ素子１２，１３が閉成状態の際に、インダクタ１１に流れる電流を最大でも、定電流源２６の出力電流に制限できるようにしたものである。これによって、電源電圧の変動に関わらず、インダクタ１１に対する安定したエネルギー保存がなされることとなる。
なお、かかる構成における回路全体の動作は、上述のようにインダクタ１１に流れる電流が制限される点を除けば、図１に示された第１の基本回路構成例と基本的に同一であるので、ここでの再度の詳細な説明は省略することとする。 Next, a second basic configuration example will be described with reference to FIG.
The same components as those shown in FIG. 1 are denoted by the same reference numerals, detailed description thereof will be omitted, and different points will be mainly described below.
In the second basic configuration example, a constant current source 26 is provided from the viewpoint of limiting the current flowing through the inductor 11.
That is, a constant current source 26 is provided between the first switch element 12 and the positive electrode of the storage battery 10, and when the first and second switch elements 12 and 13 are in the closed state, the inductor 11. The maximum current flowing through the constant current source 26 can be limited to the output current of the constant current source 26. As a result, stable energy storage for the inductor 11 is achieved regardless of fluctuations in the power supply voltage.
The operation of the entire circuit in this configuration is basically the same as that of the first basic circuit configuration example shown in FIG. 1 except that the current flowing through the inductor 11 is limited as described above. The detailed description again will be omitted here.

次に、第３の基本構成例について、図３を参照しつつ説明する。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第３の基本回路構成例は、スパイク状となる蓄電池１０の充放電電流を充電の方向だけに制限するために第１の基本回路構成例に対してキャパシタ３１と制限用インダクタ３２が付加された構成となっているものである。
すなわち、第１のスイッチ素子１２と蓄電池１０の正極間に制限用インダクタ３２が直列接続されて設けられると共に、制限用インダクタ３２と第１のスイッチ素子１２との接続点に、キャパシタ３１の一端が接続される一方、キャパシタ３１の他端は、第２のスイッチ素子１３と蓄電池１０の負極との接続点に接続されたものとなっている。 Next, a third basic configuration example will be described with reference to FIG.
The same components as those shown in FIG. 1 are denoted by the same reference numerals, detailed description thereof will be omitted, and different points will be mainly described below.
In the third basic circuit configuration example, a capacitor 31 and a limiting inductor 32 are added to the first basic circuit configuration example in order to limit the charge / discharge current of the spiked storage battery 10 only in the charging direction. It is what has become the composition.
That is, the limiting inductor 32 is connected in series between the first switch element 12 and the positive electrode of the storage battery 10, and one end of the capacitor 31 is connected to the connection point between the limiting inductor 32 and the first switch element 12. On the other hand, the other end of the capacitor 31 is connected to a connection point between the second switch element 13 and the negative electrode of the storage battery 10.

次に、かかる構成における動作について説明する。
この第３の基本回路構成例においては、第１及び第２のスイッチ素子１２，１３が閉成状態となって、蓄電池１０に流れる放電電流は、制限用インダクタ３２とキャパシタ３１により平滑されるため、図１、図２に示された基本回路構成例と異なり、スパイク状の電流が発生することは無い。
一方、第１及び第２のスイッチ素子１２，１３が開成状態となり、蓄電池１０への充電が行われる際は、図１、図２に示された基本回路構成例と同様にスパイク状の充電電流となることに変わりは無い。 Next, the operation in this configuration will be described.
In the third basic circuit configuration example, the first and second switch elements 12 and 13 are closed, and the discharge current flowing through the storage battery 10 is smoothed by the limiting inductor 32 and the capacitor 31. Unlike the basic circuit configuration examples shown in FIGS. 1 and 2, spike-like currents are not generated.
On the other hand, when the first and second switch elements 12 and 13 are opened and the storage battery 10 is charged, a spike-like charging current is obtained as in the basic circuit configuration example shown in FIGS. There is no change in becoming.

次に、図１に示された第１の基本回路構成例のより具体的な回路構成例について、図４を参照しつつ説明する。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第１の具体回路構成例は、第１のスイッチ素子１２としてＰ型ＭＯＳ ＦＥＴ（以下「ＰＭＯＳ」と称する）４２を、第２のスイッチ素子１３としてＮ型ＭＯＳ ＦＥＴ（以下「ＮＭＯＳ」と称する）４３を、それぞれ用いた構成となっているものである。 Next, a more specific circuit configuration example of the first basic circuit configuration example shown in FIG. 1 will be described with reference to FIG.
The same components as those shown in FIG. 1 are denoted by the same reference numerals, detailed description thereof will be omitted, and different points will be mainly described below.
In the first specific circuit configuration example, a P-type MOS FET (hereinafter referred to as “PMOS”) 42 is used as the first switch element 12, and an N-type MOS FET (hereinafter referred to as “NMOS”) is used as the second switch element 13. ) 43 is used.

すなわち、ＰＭＯＳ４２は、そのソースが蓄電池１０の正極に接続され、ドレインがインダクタ１１の一端に接続される一方、ゲートには、インバータ４７の出力段が接続されたものとなっている。そして、このインバータ４７の入力段には、コントロール信号が入力されるようになっている。
一方、ＮＭＯＳ４３は、そのドレインがインダクタ１１の他端に接続され、ソースが蓄電池１０の負極に接続される一方、ゲートには、コントロール信号が入力されるようになっている。 That is, the PMOS 42 has a source connected to the positive electrode of the storage battery 10, a drain connected to one end of the inductor 11, and a gate connected to the output stage of the inverter 47. A control signal is input to the input stage of the inverter 47.
On the other hand, the NMOS 43 has a drain connected to the other end of the inductor 11, a source connected to the negative electrode of the storage battery 10, and a gate to which a control signal is input.

かかる構成における動作は、基本的に 図１に示された基本回路構成例と同様であるので、以下、概略的に説明することとする。
まず、任意のタイミングでコントロール信号が論理値Ｈｉｇｈに相当するレベルとされると、ＰＭＯＳ４２及びＮＭＯＳ４３が共に導通状態（閉成状態）となり、インダクタ１１が蓄電池１０に接続される状態となるため、蓄電池１０の放電が行われ、インダクタ１１に電流が流れることとなる。
そして、コントロール信号が論理値Ｌｏｗに相当するレベルとなると、ＰＭＯＳ４２及びＮＭＯＳ４３が共が非導通状態（開成状態）となり、インダクタ１１は、ＰＭＯＳ４２及びＮＭＯＳ４３を介しての蓄電池１０との接続が遮断され、逆起電力の発生状態となる。 Since the operation in such a configuration is basically the same as that of the basic circuit configuration example shown in FIG. 1, a brief description will be given below.
First, when the control signal is set to a level corresponding to the logical value High at an arbitrary timing, both the PMOS 42 and the NMOS 43 are in a conductive state (closed state), and the inductor 11 is connected to the storage battery 10. 10 is discharged, and a current flows through the inductor 11.
When the control signal reaches a level corresponding to the logic value Low, the PMOS 42 and NMOS 43 are both in a non-conductive state (open state), and the inductor 11 is disconnected from the storage battery 10 via the PMOS 42 and NMOS 43, A back electromotive force is generated.

この逆起電力の発生により、インダクタ１１に蓄えられたエネルギーの放出が第１及び第２のダイオード１４，１５を介して行われ、蓄電池１０が充電されることとなる。すなわち、逆起電力による電流が第１のダイオード１４のアノード側からカソード側を経て、蓄電池１０の正極に流れ込むこととなる。   Due to the generation of the counter electromotive force, the energy stored in the inductor 11 is released through the first and second diodes 14 and 15, and the storage battery 10 is charged. That is, a current due to the counter electromotive force flows from the anode side of the first diode 14 to the cathode side of the storage battery 10 through the cathode side.

図８には、本発明の実施の形態におけるスパイク電流発生回路における充放電電流のシミュレーションによる波形が、従来回路のシミュレーションによる同様の波形と共に示されており、以下、同図について説明する。
まず、図８（Ａ）〜図８（Ｃ）において、縦軸は、いずれも充放電電流の大きさを、横軸は時間を、それぞれ表しており、縦軸のプラス側は充電電流を、マイナス側は放電電流を、それぞれ表している。
最初に、このシミュレーション波形図は、本発明の実施の形態における回路については、インダクタ１１は２２０μＨであるとし、ＰＭＯＳ４２、ＮＭＯＳ４３、及び、第１及び第２のダイオード１４，１５については、汎用的な素子特性のものであるとの条件の下、また、従来回路（図１０参照）については、インダクタＬ１は２２０μＨであり、インダクタＬ２は１ｍＨであるとの条件の下でシミュレーションした結果得られたものである。 FIG. 8 shows a waveform obtained by simulation of the charge / discharge current in the spike current generation circuit according to the embodiment of the present invention, together with a similar waveform obtained by simulation of the conventional circuit, and this figure will be described below.
First, in FIGS. 8A to 8C, the vertical axis represents the magnitude of the charge / discharge current, the horizontal axis represents time, and the positive side of the vertical axis represents the charging current. The minus side represents the discharge current.
First, this simulation waveform diagram shows that the inductor 11 is 220 μH for the circuit in the embodiment of the present invention, and the PMOS 42, the NMOS 43, and the first and second diodes 14 and 15 are general-purpose. Obtained as a result of simulation under the condition that the characteristics are of the element characteristics and for the conventional circuit (see FIG. 10) under the condition that the inductor L1 is 220 μH and the inductor L2 is 1 mH. It is.

従来回路は、大電流での放電が行われる（図８（Ａ）参照）のに対して、図４に示された回路構成例にあっては、従来に比して、十分小電流で充放電がなされるものであることが確認できる（図８（Ｂ）参照）。
また、図８（Ｃ）によれば、図３に示された構成の場合、充電電流のみがスパイク状の小電流となることが確認できるものとなっている。 While the conventional circuit discharges with a large current (see FIG. 8A), the circuit configuration example shown in FIG. 4 is charged with a sufficiently small current compared to the conventional circuit. It can be confirmed that the discharge is performed (see FIG. 8B).
Further, according to FIG. 8C, in the case of the configuration shown in FIG. 3, it can be confirmed that only the charging current becomes a spike-like small current.

次に、図７には、本発明の実施の形態におけるスパイク電流発生回路のシミューレーションによる電流積算量の時間変化例が、従来回路のシミューレーションによる電流積算量の時間変化例と共に示されており、以下、同図について説明する。
最初に、図７において、縦軸は蓄電池（バッテリ）からの積算放電電流の大きさを、横軸は回路動作開始からの時間経過を、それぞれ表している。
図７において、符号Ｇconv が付された特性線は、従来回路（図１０参照）における蓄電池１０Ａの積算放電電流の変化を示している。
一方、図７において、符号Ｇ１が付された特性線は、本発明の実施の形態の第１の基本回路構成例（図１参照）における蓄電池１０の積算放電電流の変化を、符号Ｇ２が付された特性線は、本発明の実施の形態の第３の基本回路構成例（図３参照）における蓄電池１０の積算放電電流の変化を、それぞれ表しており、両者の変化に大差は無く、ほぼ同一の特性となっており、いずれの積算放電電流の大きさも、従来回路に比して、十分低いものとなっていることが確認できる。 Next, FIG. 7 shows a time change example of the current integration amount due to the simulation of the spike current generation circuit according to the embodiment of the present invention, together with a time change example of the current integration amount due to the simulation of the conventional circuit. Hereinafter, this figure will be described.
First, in FIG. 7, the vertical axis represents the magnitude of the integrated discharge current from the storage battery (battery), and the horizontal axis represents the time elapsed from the start of the circuit operation.
In FIG. 7, the characteristic line to which Gconv is attached indicates the change in the accumulated discharge current of the storage battery 10A in the conventional circuit (see FIG. 10).
On the other hand, in FIG. 7, the characteristic line denoted by reference numeral G1 indicates the change in the accumulated discharge current of the storage battery 10 in the first basic circuit configuration example (see FIG. 1) according to the embodiment of the present invention. The characteristic lines shown represent the changes in the accumulated discharge current of the storage battery 10 in the third basic circuit configuration example (see FIG. 3) of the embodiment of the present invention, respectively. It can be confirmed that the characteristics are the same, and the magnitude of any integrated discharge current is sufficiently lower than that of the conventional circuit.

次に、第２の具体回路構成例について、図５を参照しつつ説明する。
なお、図１又は図４に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第２の具体回路構成例は、図２に示された基本回路構成例をより具体化したものである。 Next, a second specific circuit configuration example will be described with reference to FIG.
The same components as those shown in FIG. 1 or FIG. 4 are denoted by the same reference numerals, detailed description thereof is omitted, and different points will be mainly described below.
This second specific circuit configuration example is a more specific example of the basic circuit configuration shown in FIG.

以下、具体的に構成について説明すれば、この第２の具体回路例は、定電流源５９の電流を、カレントミラー回路５８を設けることによって、このカレントミラー回路５８を介してＰＭＯＳ４２のドレイン電流として供給する構成となっている。
かかる構成における動作は、ＰＭＯＳ４２のドレインに定電流が供給される点を除けば、図４に示された回路構成例と基本的に同一であるので、ここでの再度の詳細な説明は省略することとする。 Hereinafter, a specific configuration will be described. In the second specific circuit example, the current of the constant current source 59 is provided as the drain current of the PMOS 42 via the current mirror circuit 58 by providing the current mirror circuit 58. It is configured to supply.
Since the operation in this configuration is basically the same as the circuit configuration example shown in FIG. 4 except that a constant current is supplied to the drain of the PMOS 42, detailed description thereof is omitted here. I will do it.

次に、第３の具体回路構成例について、図６を参照しつつ説明する。
なお、図３又は図４に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第３の具体回路構成例は、図３に示された基本回路構成例をより具体化したもので、特に、図３における第１及び第２のスイッチ素子１２，１３として、図４に示されたと同様に、ＰＭＯＳ４２、ＮＭＯＳ４３を用いる構成とし、それに伴いインバータ４７を設けた構成であり、その接続は図４と同一であるので、ここでの再度の詳細な説明は省略することとする。
また、かかる構成における動作は、図３、図４で説明した通りであるので、ここでの再度の詳細な説明は省略することとする。 Next, a third specific circuit configuration example will be described with reference to FIG.
The same components as those shown in FIG. 3 or FIG. 4 are denoted by the same reference numerals, detailed description thereof is omitted, and different points will be mainly described below.
This third specific circuit configuration example is a more specific example of the basic circuit configuration example shown in FIG. 3, and in particular, the first and second switch elements 12 and 13 in FIG. 3 are shown in FIG. In the same manner as described above, the PMOS 42 and the NMOS 43 are used, and the inverter 47 is provided accordingly. The connection is the same as that shown in FIG. 4, and thus detailed description thereof is omitted here.
In addition, since the operation in such a configuration is as described with reference to FIGS. 3 and 4, detailed description thereof is omitted here.

１０…蓄電池
１１…インダクタ
１２…第１のスイッチ素子
１３…第２のスイッチ素子
１４…第１のダイオード
１５…第２のダイオード
４２…Ｐ型ＭＯＳ ＦＥＴ
４３…Ｎ型ＭＯＳ ＦＥＴ DESCRIPTION OF SYMBOLS 10 ... Storage battery 11 ... Inductor 12 ... 1st switch element 13 ... 2nd switch element 14 ... 1st diode 15 ... 2nd diode 42 ... P-type MOS FET
43 ... N-type MOS FET

Claims (3)

蓄電池に対するスパイク状の充放電電流を発生するスパイク電流発生回路であって、
インダクタと、
外部からのコントロール信号に応じて開閉成可能に構成され前記インダクタの一方の端部と前記蓄電池の正極との間に設けられた第１のスイッチ素子と、
前記コントロール信号に応じて開閉成可能に構成され前記インダクタの他方の端部と前記蓄電池の負極との間に設けられた第２のスイッチ素子と、
前記第２のスイッチ素子と前記インダクタの接続点にアノードが、前記蓄電池の正極にカソードが、それぞれ接続された第１のダイオードと、
前記第１のスイッチ素子と前記インダクタの接続点にカソードが、前記蓄電池の負極にアノードが、それぞれ接続された第２のダイオードと、を具備してなることを特徴とするスパイク電流発生回路。 A spike current generation circuit for generating a spike-like charge / discharge current for a storage battery,
An inductor;
A first switch element configured to be openable and closable in response to an external control signal and provided between one end of the inductor and the positive electrode of the storage battery;
A second switch element configured to be openable and closable in response to the control signal and provided between the other end of the inductor and the negative electrode of the storage battery;
A first diode having an anode connected to a connection point of the second switch element and the inductor, and a cathode connected to a positive electrode of the storage battery;
A spike current generation circuit comprising: a second diode having a cathode connected to a connection point between the first switch element and the inductor, and an anode connected to a negative electrode of the storage battery. 前記インダクタへ定電流を供給する定電流発生手段が設けられてなることを特徴とする請求項１記載のスパイク電流発生回路。   2. The spike current generating circuit according to claim 1, further comprising constant current generating means for supplying a constant current to the inductor. 前記第１のスイッチ素子と蓄電池の正極との間に、制限用インダクタが直列接続されて設けられる一方、前記制限用インダクタと前記第１のスイッチ素子の接続点と前記蓄電池の負極との間に、キャパシタが接続されてなることを特徴とする請求項１記載のスパイク電流発生回路。   A limiting inductor is connected in series between the first switch element and the positive electrode of the storage battery, and between the connection point of the limiting inductor and the first switch element and the negative electrode of the storage battery. 2. A spike current generating circuit according to claim 1, wherein a capacitor is connected.
JP2009017207A 2009-01-28 2009-01-28 Spike current generating circuit Pending JP2010176991A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009017207A JP2010176991A (en) 2009-01-28 2009-01-28 Spike current generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009017207A JP2010176991A (en) 2009-01-28 2009-01-28 Spike current generating circuit

Publications (1)

Publication Number Publication Date
JP2010176991A true JP2010176991A (en) 2010-08-12

Family

ID=42707734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009017207A Pending JP2010176991A (en) 2009-01-28 2009-01-28 Spike current generating circuit

Country Status (1)

Country Link
JP (1) JP2010176991A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012026071A1 (en) * 2010-08-25 2012-03-01 株式会社テック Desulfation device and desulfation method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012026071A1 (en) * 2010-08-25 2012-03-01 株式会社テック Desulfation device and desulfation method
JP2012048886A (en) * 2010-08-25 2012-03-08 Tec Co Ltd Sulfate coating removal device and sulfate coating removal method
US8519672B2 (en) 2010-08-25 2013-08-27 T & K Co., Ltd. Desulfation device and desulfation method

Similar Documents

Publication Publication Date Title
US7170762B2 (en) Low voltage DC-DC converter
KR100994452B1 (en) Synchronous rectification switching regulator
TWI412218B (en) Boost dc-dc converter and semiconductor device having boost dc-dc converter
JP2004048830A (en) Dc-dc converter and control circuit for dc-dc converter
JP2007259515A (en) High-efficiency power supply circuit and electronic device with built-in high-efficiency power supply circuit
US9203303B2 (en) Inductor-based switching mode DC-DC converter and control method thereof
CN105915042B (en) A kind of soft start and soft breaking circuit for Buck converters
JP2006311731A (en) Electronic circuit
US8854847B2 (en) Power and management device and method
CN110277914B (en) Reverse flow comparator suitable for Boost converter
JP5453687B2 (en) Extremely low voltage oscillation circuit and extremely low voltage DCDC converter using the same
JP2007014180A (en) Dc power supply unit
JP2015144414A (en) oscillator and power supply
JP6017176B2 (en) Electronic device having charge / discharge control circuit
JP6853332B2 (en) DC-DC converter for low voltage power supply
JP2013038941A (en) Charge voltage control circuit and power supply circuit
JP2010176991A (en) Spike current generating circuit
JP2006014542A (en) Power supply circuit
US7218538B2 (en) Power source device
JP2007221893A (en) Capacitor-charging circuit by solar cell
KR102168185B1 (en) An electronic device including a harvest circuit being input aperiodic signal
Das et al. An isolated PoR based pulse generator for TEG energy harvesting with minimum startup of 150 mV and maximum series resistance of 600 Ω
CN202424492U (en) Power switch driver, IC (integrated circuit) chip and DC-DC converter
CN107968564B (en) Micro-energy collecting boosting DC-DC conversion circuit based on switch capacitor
Das et al. An output feedback-based start-up technique with automatic disabling for battery-less energy harvesters