JP2010169632A - サージ電流発生装置 - Google Patents
サージ電流発生装置 Download PDFInfo
- Publication number
- JP2010169632A JP2010169632A JP2009014473A JP2009014473A JP2010169632A JP 2010169632 A JP2010169632 A JP 2010169632A JP 2009014473 A JP2009014473 A JP 2009014473A JP 2009014473 A JP2009014473 A JP 2009014473A JP 2010169632 A JP2010169632 A JP 2010169632A
- Authority
- JP
- Japan
- Prior art keywords
- current
- control circuit
- surge
- control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Generation Of Surge Voltage And Current (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
【解決手段】
サージ電流発生装置100は、被検査対象90に電流を出力する。電流制御回路10−1〜10−nは、電源部30が出力する電流を制御して単位電流源として動作する。選択制御回路20−1〜20−nは、電流制御回路10−1〜10−nが出力する電流の供給を制御する。
【選択図】図1
Description
図2に示される従来のサージ電流発生装置1では、スイッチ2(SW1)をオン状態にすることで高電圧源Vh3から電荷充電用のコンデンサC4を充電し、被試験素子90(DUT)に対して制限抵抗Rs5を通じて電流サージを印加する。その電流サージの印加は、極性切換部60に設けられるスイッチング素子61〜64(SW2a−SW2b及びSW3a−SW3b)を切り換えて、電流の方向を反転させてそれぞれ行われる。
これにより、電流制御回路は、出力する電流を制御することができる電流源として扱うことができる。それにより、被検査対象に供給する電流の制御を容易に行えるようになる。
これにより、電流制御回路は、出力する電流を制御することができる電流源として扱うことができる。その電流制御回路を複数組み合わせ、電流加算部により、それぞれ出力する電流を加算して出力することができる。また、電流制御回路は、出力する電流の発生タイミングについて同期させることができるので、加算された電流を特定の時間に集中させることができるようになる。これにより、個々の電流制御回路によって出力される電流容量を合わせた大電流を発生することができる。
これにより、個々の電流制御回路が発生する電流は、回路を分散させたことによる電流値を抑えることができる。そのため印加時間が長くなる電流サージ波形に対応させるために充電する放電制御容量素子の容量を小さくすることができ、容易に構成することができる。
これにより、電流制御回路を単極性の構成にしても、極性切換部を備えることにより、出力する電流の方向を反転することが容易に行える。このため、被検査対象の接続を変更することなく両極性の試験が行える。
図1は、本実施形態によるサージ電流発生装置100を示す概略ブロック図である。
この図に示されるサージ電流発生装置100は、被検査対象(DUT)90にサージ電流を印加する試験装置である。被検査対象(DUT)90に適用される半導体装置の例としては、サージ電流保護回路に用いられる2端子型のサイリスタなどが適用できる。サージ電流発生装置100は、スイッチング動作をする被検査対象(DUT)90であっても出力する電流の電流値を制御することができる。
サージ電流発生装置100において電流制御回路10−1〜10−n(以下、まとめて示すときには「電流制御回路10」という。)は、被検査対象90に印加するサージ電流を分流して、それぞれが独立した単位電流源として動作する。電流制御回路10は、それぞれが独立して制御され、出力するサージ電流の供給と遮断を切り換えることができる。また、出力するサージ電流は、内部回路によって生成される制御電圧に応じた電流値によって定められる電流が出力される。
個々の電流制御回路10は、能動素子11−1〜11−n(以下、まとめて示すときには「能動素子11」という。)、制御信号生成部12−1〜12−n(以下、まとめて示すときには「制御信号生成部12」という。)及び電流制限抵抗16−1〜16−n(以下、まとめて示すときには「電流制限抵抗16」という。)を備える。
電流制限抵抗16は、能動素子11に対応して設けられ、それぞれの能動素子11に流される電流によって生じる電圧降下に応じて、出力される電流が制御される。
選択制御回路20は、選択された電流制御回路10が出力するサージ電流の供給と遮断を制御することができる。選択制御回路20は、電流制御回路10を制御するタイミングを同期して制御することができる。同じタイミングで供給するように出力される電流を加算して印加させ、急峻に立ち上がる電流サージを生成させる制御を行うことができる。選択制御回路20は、スイッチSW1を操作して制御することができ、また、図示されない制御部からの制御信号によってスイッチSW1が制御されても良い。
制御電源部40は、電流制御回路10及び選択制御回路20の動作に必要な制御用電力を供給する。制御電源部40から供給された電圧に応じて、電流制御回路10によって電圧波形が変換され、変換された電圧波形に応じた電流が電流制御回路10から出力される。制御電源部40は、出力端子Tb40pが正極を示し、出力端子Tb40cが負極を示し、電圧Vrefを出力する。
電流加算部50は、極性切換部60と組み合わせることにより、電流の方向を単方向とすることができる。電流加算部50は、電流制御回路10との接続にダイオードなどのスイッチング素子を設けることにより逆流を防止することができる。電流加算部50は、1つの電流制御回路10と接続する系統には、ダイオードを介さずに加算する系統を備える。この接続により、電流制御回路10などを作動させる制御電源部40を共通にすることが可能となる。
また、出力端子Tb60o−1にスイッチ61(SW2a)とスイッチ64(SW3b)の他端が接続され、出力端子Tb60o−2にスイッチ62(SW3a)スイッチ63(SW2b)の一端が接続される。
極性切換部60は、このスイッチ61〜64の切り替えにより、電流の方向を切り換えることができる。
基準電位接続端子が基準電位に接続された電源部30の出力端子には、電流制御回路10のTb10pが接続される。制御電源部40の出力端子Tb40Pは、選択制御回路20の制御電源端子Tb20iにそれぞれ接続され、出力端子Tb40cは、電流制御回路10の出力端子Tb10o−1に接続される。選択制御回路20の制御信号出力端子Tb20oは、対応する電流制御回路10の制御端子Tb10cにそれぞれ接続される。電流制御回路10の出力端子Tb10oは、電流加算部50の入力端子Tb50iにそれぞれ接続される。電流加算部50の出力端子Tb50oは、極性切換部60の入力端子Tb60iに接続され、接地端子Tb60gは基準電位端子に接続される。極性切換部60の出力端子Tb60o−1とTb60o−2の間に被検査対象(DUT)90が接続される。
まず、サージ電流発生装置100における電流制御の仕組みを、1組の電流制御回路10−1と選択制御回路20−1によって制御する場合を例にして説明する。この説明において特に説明する場合を除き、制御電源部40の負極の電位を基準として説明する。
選択制御回路20−1のスイッチSW1−1をオン(導通)状態にすることにより、電流制御回路10−1の制御入力端子Tb10c−1にステップ状に変化する電圧Vrefが印加される。電流制御回路10−1では、電圧Vrefを入力とし、出力される電流I1が制御される。電流I1は、電圧Vrefのステップ入力による過度応答としてとらえることができる。
入力される電圧Vrefは、抵抗13と抵抗14により電圧Vcに分圧されるが、コンデンサC15があることにより一次遅れの応答特性で電圧Vcが遷移する。すなわち、電圧Vcは、上記の通電ピーク電流制御電圧と放電電流波形制御電圧になる。制御電圧として電圧Vcが印加された能動素子11は、所定の閾値以上の電圧がC端子に印加されることにより導通状態となり、電流I1を制限抵抗16−1に流入させる。制限抵抗16−1では、電流I1によって(Rs×I1)の電圧降下が発生し、その電圧降下に応じて能動素子のO端子の電位が上昇する。この能動素子11−1のO端子の電圧の上昇によって能動素子11−1のC端子とO端子間に掛かる制御電圧が低下する。すなわち、能動素子11−1にFETが適用される場合には、ソースフォロアの回路構成として機能することになる。以上の関係により、能動素子11−1が出力する電流を設定できることを示される。
被検査対象(DUT)90が、サイリスタのようなスイッチング動作をする半導体素子であっても能動素子11−1を制御する電圧Vcに応じて出力する電流値を追従させることが可能である。例えば、立ち上がり時間10マイクロ秒、半値幅1000マイクロ秒(10×1000マイクロ秒)などの電流サージを被検査対象(DUT)90を印加するには、電圧Vcに上記の時間条件を満足する制御電圧により制御することにより所定の電流サージを発生させることができる。
各電流制御回路10及び選択制御回路20が供給できる電流値は、同じ値(例えば、10A(アンペア))に設定されたとする。被検査対象(DUT)90に印加できる電流は、並列に接続された電流制御回路10及び選択制御回路20がそれぞれ供給する電流の加算値になる。すなわち、同じ電流値Iに設定されている電流制御回路10及び選択制御回路20では、サージ電流発生装置100が出力する電流は、作動させる組の数nに応じて変化させることができ、その値は(I×n)になる。
電源部30が出力し、それぞれの組に分流されて電流値が制御された電流は、電流加算部50によって加算され、極性切換部60を介して被検査対象(DUT)90に印加され、電源部30に戻る。
能動素子11−2が出力する電流は、選択制御回路20−2を介して循環する回路では、能動素子11−2のC端子のインピーダンスが高いことから、電流制御に必要とされる微弱な電流が帰還することになる。残りの電流は、電流加算部50、極性切換器60、被検査対象(DUT)90及び電源部30を介して電流制御回路10に接続される閉回路に流れる電流となる。これにより、サージ電流発生装置100、能動素子11−2の出力電流として設定した電流を、被検査対象(DUT)90に印加できる。
10−1、10−2、10−n 電流制御回路
11−1、11−2、11−n 能動素子
12−1、12−2、12−n
13、14 抵抗
15 コンデンサ
16−1、16−2、16−n 電流制限抵抗
1−1、1−2、1−n
20−1、20−2、20−n 選択制御回路
SW1−1、SW1−2、SW1−n スイッチ
30 電源部
31 電源
32 コンデンサ
40 制御電源部
50 電流加算部
51−2、51−n ダイオード
60 極性切換部
61、62、63、64 スイッチSW2a、SW2b、SW3a、SW3b
90被検査対象(DUT)
Claims (4)
- 被検査対象に電流を出力するサージ電流発生装置であって、
前記電流を出力する電源部と、
前記電流を制御して単位電流源として動作する電流制御回路と、
前記電流制御回路から出力する前記電流の供給を制御する選択制御回路と、
前記電流の極性を切り換える極性切換部と
を備えることを特徴とするサージ電流発生装置。 - 被検査対象に電流を出力するサージ電流発生装置であって、
前記電流を出力する電源部と、
分流された前記電流を制御して単位電流源として動作する複数の電流制御回路と、
前記電流制御回路に対応して設けられ、選択された該電流制御回路を同期させて前記電流の供給と遮断とを制御する複数の選択制御回路と、
前記電流制御回路が出力する電流をそれぞれ加算する電流加算部と、
を備えることを特徴とするサージ電流発生装置。 - 前記電流制御回路は、
前記分流された電流を制御する能動素子と、
入力される電圧を分圧する第1の抵抗及び該第1の抵抗に直列に接続される第2の抵抗、並びに、前記第2の抵抗に並列接続される放電制御容量素子を含んで構成される制御信号生成部と、
を備えることを特徴とする請求項1または請求項2に記載のサージ電流発生装置。 - 前記被検査対象に供給する電流の極性を切り換える極性切換部と
を備えることを特徴とする請求項2に記載のサージ電流発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009014473A JP5608329B2 (ja) | 2009-01-26 | 2009-01-26 | サージ電流発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009014473A JP5608329B2 (ja) | 2009-01-26 | 2009-01-26 | サージ電流発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010169632A true JP2010169632A (ja) | 2010-08-05 |
JP5608329B2 JP5608329B2 (ja) | 2014-10-15 |
Family
ID=42701911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009014473A Active JP5608329B2 (ja) | 2009-01-26 | 2009-01-26 | サージ電流発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5608329B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5646674A (en) * | 1979-09-21 | 1981-04-27 | Hitachi Ltd | Surge voltage generator |
JPS61131672U (ja) * | 1985-02-04 | 1986-08-16 | ||
WO2008084583A1 (ja) * | 2007-01-10 | 2008-07-17 | Panasonic Corporation | 電流スイッチ回路及びそれを用いたd/aコンバータ、半導体集積回路及び通信機器 |
-
2009
- 2009-01-26 JP JP2009014473A patent/JP5608329B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5646674A (en) * | 1979-09-21 | 1981-04-27 | Hitachi Ltd | Surge voltage generator |
JPS61131672U (ja) * | 1985-02-04 | 1986-08-16 | ||
WO2008084583A1 (ja) * | 2007-01-10 | 2008-07-17 | Panasonic Corporation | 電流スイッチ回路及びそれを用いたd/aコンバータ、半導体集積回路及び通信機器 |
Also Published As
Publication number | Publication date |
---|---|
JP5608329B2 (ja) | 2014-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Canacsinh et al. | Marx-type solid-state bipolar modulator topologies: Performance comparison | |
CN205725692U (zh) | 用于驱动功率开关的栅极驱动器电路 | |
US10505437B2 (en) | Power converting device and ground impedance value detecting method | |
US10560037B2 (en) | Apparatus and method for control of multi-inverter power converter | |
US7755217B2 (en) | Pulse generator | |
JP5580709B2 (ja) | 試験装置及び試験方法 | |
EP2445110A1 (en) | Gate driver unit for electrical switching device | |
Elgenedy et al. | A modular multilevel-based high-voltage pulse generator for water disinfection applications | |
JP6031532B2 (ja) | 電圧交番パルスの出力に用いられるデバイス及び方法 | |
KR101456097B1 (ko) | 멀티모듈 컨버터의 암 스위치 특성평가 방법 및 장치 | |
US10476373B2 (en) | Electronic apparatus and system and method for controlling series connected switch modules | |
CN111130162A (zh) | 电源设备 | |
Farhadi et al. | Connectivity and bidirectional energy transfer in DC microgrid featuring different voltage characteristics | |
Redondo et al. | New technique for uniform voltage sharing in series stacked semiconductors | |
US9293944B2 (en) | Systems and methods for providing power to one or more loads in a circuit | |
US20140333225A1 (en) | Light emitting device and system | |
JP5608329B2 (ja) | サージ電流発生装置 | |
US8310293B2 (en) | PWM signal generator for digital controlled power supply | |
CN116449088A (zh) | 一种实现输入电压快速跳变的瞬态测试电路 | |
KR20130048054A (ko) | 직렬 접속된 디바이스들을 위한 션트 보호 모듈 및 방법 | |
Yue et al. | A Review of Voltage Sharing Control Methods for Series-connected IGBTs for Applications in Pulsed Power Generation | |
US9787208B2 (en) | Single phase AC chopper for high current control of complex and simple loads | |
Richter-Sand et al. | Marx-stacked IGBT modulators for high voltage, high power applications | |
Sheh et al. | Large scale test bed for in-circuit reliability testing of silicon carbide diodes and MOSFETs emulating real life voltage and current stress | |
KR101886804B1 (ko) | 모듈러 멀티레벨 컨버터의 동작 확인 시험 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20111006 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A521 | Written amendment |
Effective date: 20131204 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140901 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Country of ref document: JP Ref document number: 5608329 Free format text: JAPANESE INTERMEDIATE CODE: R150 |