JP2010154044A - Peak power suppression circuit - Google Patents
Peak power suppression circuit Download PDFInfo
- Publication number
- JP2010154044A JP2010154044A JP2008327928A JP2008327928A JP2010154044A JP 2010154044 A JP2010154044 A JP 2010154044A JP 2008327928 A JP2008327928 A JP 2008327928A JP 2008327928 A JP2008327928 A JP 2008327928A JP 2010154044 A JP2010154044 A JP 2010154044A
- Authority
- JP
- Japan
- Prior art keywords
- peak power
- signal
- power suppression
- transmission
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Radio Transmission System (AREA)
Abstract
Description
本発明は、マルチアンテナシステムを備えた送信機に用いられるピーク電力抑制回路に関するものである。 The present invention relates to a peak power suppression circuit used in a transmitter having a multi-antenna system.
WiMAX(Worldwide Interoperability for Microwave Access)等の無線通信システムに用いられる送信機は、送信信号の電力を増幅するための増幅器を備えている。
上記増幅器は、送信信号の歪みに起因する伝送特性の劣化を抑えるために高い線形性が要求される。
A transmitter used in a wireless communication system such as WiMAX (Worldwide Interoperability for Microwave Access) includes an amplifier for amplifying the power of a transmission signal.
The amplifier is required to have high linearity in order to suppress deterioration of transmission characteristics due to transmission signal distortion.
ここで、増幅器の入出力電力特性は、出力信号電圧が増幅器電源電圧に近い範囲では、入力信号と出力信号との関係が線形とならず、入出力比が飽和する非線形領域となる。
したがって、十分な線形性を確保するには、増幅器に対して十分に大きな電流・電圧(=電力)を電源電圧として与え、電源電圧よりも低く線形性の高い動作領域で増幅器を動作させる必要がある。
このため、例えば、周囲の電力レベルに対して比較的高い電力レベルが部分的に現れるピーク電力が、増幅器に入力される送信信号に生じる場合、このピーク電力に係る信号をも増幅器の線形領域に含めようとすると、増幅器の電源電圧をそれに応じて高く設定しなければならず、当該増幅器の使用電力(電源電力)に対する出力電力比(電力効率)を低下させる。
そこで、上記送信機は、送信信号に対して、CFR(Crest Factor Reduction)、あるいはクリッピングと呼ばれる、送信信号に生じるピーク電力を抑制する処理を行うための回路を備えている(例えば、特許文献1参照)。
Here, the input / output power characteristic of the amplifier is a nonlinear region where the relationship between the input signal and the output signal is not linear and the input / output ratio is saturated in the range where the output signal voltage is close to the amplifier power supply voltage.
Therefore, in order to ensure sufficient linearity, it is necessary to supply a sufficiently large current / voltage (= power) to the amplifier as a power supply voltage, and to operate the amplifier in an operation region having a lower linearity than the power supply voltage and high linearity. is there.
For this reason, for example, when a peak power in which a relatively high power level partially appears with respect to the surrounding power level occurs in the transmission signal input to the amplifier, the signal related to the peak power is also included in the linear region of the amplifier. If included, the power supply voltage of the amplifier must be set high accordingly, and the output power ratio (power efficiency) to the power used (power supply power) of the amplifier is lowered.
Therefore, the transmitter includes a circuit for performing processing for suppressing peak power generated in the transmission signal, called CFR (Crest Factor Reduction) or clipping, on the transmission signal (for example, Patent Document 1). reference).
上記CFRやクリッピングといった処理を行うための回路は、送信信号に生じるピーク電力を抑制することで、当該送信信号のPAPR(Peak to Average Power Ratio)を低減し、増幅器の電力効率を向上させることができる。
図9は、ピーク電力を抑制する処理の一例を説明するための図である。ピーク電力を抑制する処理を行うための回路(以下、ピーク電力抑制回路ともいう)が行う処理は、図9に示すように、所定の閾値よりも高い電力レベルで生じる送信信号のピーク電力に対して、当該ピーク電力に基づいた補正信号を生成し、送信信号から前記補正信号を減算することでピーク電力の閾値よりも高い部分を切り取り、これによって、送信信号における前記ピーク電力の電力レベルを所定の閾値以下に抑制する。
A circuit for performing processing such as CFR and clipping can reduce the peak power generated in the transmission signal, thereby reducing the PAPR (Peak to Average Power Ratio) of the transmission signal and improving the power efficiency of the amplifier. it can.
FIG. 9 is a diagram for explaining an example of processing for suppressing peak power. As shown in FIG. 9, the processing performed by the circuit for performing processing for suppressing peak power (hereinafter also referred to as peak power suppressing circuit) is performed for the peak power of a transmission signal generated at a power level higher than a predetermined threshold. Then, a correction signal based on the peak power is generated, and the correction signal is subtracted from the transmission signal to cut out a portion higher than the peak power threshold, thereby determining the power level of the peak power in the transmission signal. It is suppressed below the threshold value.
ところで、マルチアンテナシステムを備えた送信機において、上記送信信号のピーク電力を抑制する場合、図10に示すような構成を採っていた。すなわち、従来の送信機は、マルチアンテナシステムにおける複数のアンテナチャネルに対応した送信信号それぞれに対応してピーク電力抑制回路100を備えていた。各ピーク電力抑制回路100はそれぞれ、前記補正信号を生成する補正信号生成部101を備えており、元の送信信号に対する補正信号の生成、及びその減算に係る演算をアンテナチャネルごと個別に行う。
By the way, in the transmitter provided with the multi-antenna system, when suppressing the peak power of the transmission signal, the configuration as shown in FIG. 10 is adopted. That is, the conventional transmitter includes the peak
このように、マルチアンテナシステムを備えた従来の送信機では、複数の送信信号のピーク電力を抑制するために、複数のアンテナチャネルごとそれぞれにピーク電力抑制回路を備え、補正信号を生成、減算していたので、その演算量が大きくなり、回路規模が増大するという問題を有していた。 As described above, in a conventional transmitter equipped with a multi-antenna system, in order to suppress peak power of a plurality of transmission signals, a peak power suppression circuit is provided for each of a plurality of antenna channels, and a correction signal is generated and subtracted. Therefore, there is a problem that the amount of calculation becomes large and the circuit scale increases.
本発明はこのような事情に鑑みてなされたものであり、マルチアンテナシステムを備えた送信機における送信信号のピーク電力抑制処理を小さい回路規模で行うことができるピーク電力抑制回路を提供することを目的とする。 The present invention has been made in view of such circumstances, and provides a peak power suppression circuit capable of performing peak power suppression processing of a transmission signal in a transmitter having a multi-antenna system with a small circuit scale. Objective.
上記目的を達成するための本発明は、マルチアンテナシステムを備えた送信機に用いられるピーク電力抑制回路であって、前記マルチアンテナシステムにおける複数のアンテナチャネルそれぞれに対応する複数の送信信号を受け付けるとともに、前記複数の送信信号の内のいずれか一の送信信号を選択する選択部と、前記選択部が選択した一の送信信号に基づいて当該一の送信信号に生じるピーク電力を抑制するための補正信号を生成する補正信号生成部と、前記複数の送信信号及び前記補正信号を受け付け、前記補正信号を用いてピーク電力を抑制するピーク電力抑制処理を前記一の送信信号に対して行い、前記ピーク電力抑制処理された前記一の送信信号を、当該一の送信信号以外の他の送信信号とともに出力するピーク電力抑制処理部と、を備えていることを特徴としている。 The present invention for achieving the above object is a peak power suppression circuit used in a transmitter including a multi-antenna system, and accepts a plurality of transmission signals corresponding to a plurality of antenna channels in the multi-antenna system. A selection unit that selects any one of the plurality of transmission signals, and a correction for suppressing the peak power generated in the one transmission signal based on the one transmission signal selected by the selection unit A correction signal generation unit that generates a signal; receives the plurality of transmission signals and the correction signal; performs peak power suppression processing on the one transmission signal to suppress peak power using the correction signal; and Peak power suppression processing unit that outputs the one transmission signal subjected to power suppression processing together with other transmission signals other than the one transmission signal It is characterized in that it comprises a.
上記のように構成されたピーク電力抑制回路によれば、補正信号生成部、及びピーク電力抑制処理部は、選択部が選択した一の送信信号に対して、補正信号を生成しピーク電力抑制処理を行うので、上記従来例のように各アンテナチャネルそれぞれに補正信号生成及びピーク電力抑制処理を行う場合と比較して、補正信号生成及びピーク電力抑制処理において必要な演算量を抑えることができる。この結果、当該ピーク電力抑制回路の回路規模をより小さく抑えることができる。すなわち、本発明のピーク電力抑制回路は、複数のアンテナチャネルそれぞれに対応する複数の送信信号を受け付け、その内の一の送信信号についてのみ選択的にピーク電力抑制処理を行い、ピーク電力抑制処理された一の送信信号を、前記複数の送信信号の内の当該一の送信信号以外の他の送信信号とともに出力することで、ピーク電力抑制処理された一の送信信号を含んだ、複数のアンテナチャネルそれぞれに対応する複数の送信信号を出力する。
このように、本発明のピーク電力抑制回路によれば、マルチアンテナシステムを備えた送信機における送信信号のピーク電力抑制処理を小さい回路規模で行えるものとすることができる。
According to the peak power suppression circuit configured as described above, the correction signal generation unit and the peak power suppression processing unit generate a correction signal for one transmission signal selected by the selection unit and perform peak power suppression processing. Therefore, as compared with the case where correction signal generation and peak power suppression processing are performed for each antenna channel as in the above-described conventional example, the amount of calculation required in correction signal generation and peak power suppression processing can be suppressed. As a result, the circuit scale of the peak power suppression circuit can be further reduced. That is, the peak power suppression circuit of the present invention receives a plurality of transmission signals corresponding to each of a plurality of antenna channels, selectively performs peak power suppression processing only on one of the transmission signals, and is subjected to peak power suppression processing. A plurality of antenna channels including one transmission signal subjected to peak power suppression processing by outputting one transmission signal together with other transmission signals other than the one transmission signal among the plurality of transmission signals. A plurality of transmission signals corresponding to each are output.
Thus, according to the peak power suppression circuit of the present invention, it is possible to perform peak power suppression processing of a transmission signal in a transmitter having a multi-antenna system with a small circuit scale.
前記選択部は、前記複数の送信信号の内、最も高い電力の送信信号を選択するものであってもよい。
この場合、最も高い電力の送信信号は、そのタイミングでピーク電力が生じている可能性があるためであり、これによって、ピーク電力が生じている可能性が高い送信信号を選択することができる。
The selection unit may select a transmission signal having the highest power among the plurality of transmission signals.
In this case, it is because there is a possibility that the peak power is generated at the timing of the transmission signal having the highest power, and thus it is possible to select a transmission signal having a high possibility that the peak power is generated.
ピーク電力抑制処理は、当該ピーク電力抑制処理が行われるタイミングを含む所定の時間幅で送信信号のピーク電力を抑制するので、ピーク電力抑制処理直後の送信信号についても抑制効果が及び、連続してピーク電力抑制処理を行う必要性が少ない。このため、前記選択部は、当該選択部により一の送信信号が選択されると、その後所定時間の間、当該選択した一の送信信号に対応するアンテナチャネルの送信信号が選択されるのを制限する選択制限部を備えるものであってもよい。
この場合、前記所定時間をピーク電力抑制処理による抑制効果が及ぶ範囲に設定することで、一のアンテナチャネルの送信信号において重複する範囲でピーク電力抑制処理が行われるのを防止できるとともに、その間に選択した一の送信信号に対応するアンテナチャネル以外の他のアンテナチャネルに対応する他の送信信号を選択し、ピーク電力抑制処理部に当該他の送信信号についてのピーク電力抑制処理を行わせることで、効率よくピーク電力抑制処理を行うことができる。
Since the peak power suppression process suppresses the peak power of the transmission signal in a predetermined time width including the timing at which the peak power suppression process is performed, the suppression effect is continuously applied to the transmission signal immediately after the peak power suppression process. Less need to perform peak power suppression processing. For this reason, when one transmission signal is selected by the selection unit, the selection unit restricts selection of the transmission signal of the antenna channel corresponding to the selected transmission signal for a predetermined time thereafter. A selection restriction unit may be provided.
In this case, by setting the predetermined time to a range in which the suppression effect by the peak power suppression process reaches, it is possible to prevent the peak power suppression process from being performed in the overlapping range in the transmission signal of one antenna channel, By selecting another transmission signal corresponding to another antenna channel other than the antenna channel corresponding to the selected one transmission signal, and causing the peak power suppression processing unit to perform peak power suppression processing on the other transmission signal. The peak power suppression process can be performed efficiently.
マルチアンテナシステムにおいて、特にビームフォーミングを行う場合、各アンテナチャネルに対応する複数の送信信号は、チャネル間の信号の相関が大きくなるため、各アンテナチャネルに対応する複数の送信信号の間で、ピーク電力が同一のタイミングで生じる可能性が高くなる。
このため、上記ピーク電力抑制回路において、前記複数の送信信号に対して、当該複数の送信信号それぞれで異なる遅延時間を加える遅延処理を行い、前記遅延処理を行った前記複数の送信信号を選択部に与える遅延処理部をさらに備えていることが好ましい。
この場合、選択部が複数の送信信号を受け付ける前に、複数の送信信号それぞれで異なる遅延時間が加えられるので、各送信信号で生じるピーク電力が同一のタイミングで重なるのを回避することができる。
これにより、選択部が、同一のタイミングで受け付けた複数の送信信号ごとに、いずれか一の送信信号を選択する際に、各送信信号に生じるピーク電力が同一のタイミングで受け付けられるのを防止することができ、各送信信号に生じるピーク電力が互いに異なるタイミングで受け付けられる。この結果、各送信信号に生じるピーク電力をもれなく選択することができる。
In a multi-antenna system, particularly when beamforming is performed, a plurality of transmission signals corresponding to each antenna channel have a large correlation between the signals between the channels, so that a peak is generated between the plurality of transmission signals corresponding to each antenna channel. There is a high possibility that electric power is generated at the same timing.
Therefore, in the peak power suppression circuit, the plurality of transmission signals are subjected to delay processing for adding different delay times to the plurality of transmission signals, and the plurality of transmission signals subjected to the delay processing are selected. It is preferable to further include a delay processing unit.
In this case, different delay times are added to the plurality of transmission signals before the selection unit accepts the plurality of transmission signals, so that it is possible to avoid the peak powers generated in the transmission signals from overlapping at the same timing.
This prevents the peak power generated in each transmission signal from being received at the same timing when the selection unit selects any one transmission signal for each of the plurality of transmission signals received at the same timing. The peak power generated in each transmission signal can be received at different timings. As a result, it is possible to select all the peak power generated in each transmission signal.
以上のように、本発明のピーク電力抑制回路によれば、マルチアンテナシステムを備えた送信機における送信信号のピーク電力抑制処理を小さい回路規模で行うことができる。 As described above, according to the peak power suppression circuit of the present invention, the peak power suppression process of the transmission signal in the transmitter including the multi-antenna system can be performed with a small circuit scale.
以下、本発明の好ましい実施形態について添付図面を参照しながら説明する。
図1は、無線通信システムの基地局装置に用いられる送信装置の要部の構成を示すブロック図である。この送信装置1は、例えば、広帯域無線通信を実現するために直交周波数分割多元接続(OFDMA)方式をサポートするIEEE802.16に規定される「WiMAX」に準拠した方式が採用された基地局装置に用いられるものであり、複数(図例ではM個)のアンテナ2を備えたマルチアンテナシステムを備えている。
送信装置1は、複数のアンテナ2それぞれに接続された複数の増幅器3、複数のD/A変換器4、及び複数の変調器5と、これらが接続された本発明の一実施形態に係るピーク電力抑制回路10と、を備えている。
変調器5は、アンテナ2から送信するための送信信号の直交変調を行う。D/A変換器4は、直交変調後の送信信号をデジタル信号からアナログ信号に変換する。増幅器3は、D/A変換器4がアナログ変換した送信信号を増幅する。増幅器3により増幅された送信信号は、アンテナ2から空間に輻射、送信される。ピーク電力抑制回路10は、アンテナ2に供給される送信信号について、当該送信信号に生じるピーク電力を抑制するピーク電力抑制処理を行う。
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
FIG. 1 is a block diagram illustrating a configuration of a main part of a transmission device used in a base station device of a wireless communication system. The transmission apparatus 1 is, for example, a base station apparatus that adopts a scheme based on “WiMAX” defined in IEEE 802.16 that supports an orthogonal frequency division multiple access (OFDMA) scheme in order to realize broadband wireless communication. A multi-antenna system including a plurality (M in the illustrated example) of
The transmitter 1 includes a plurality of
The
送信装置1が、複数のアンテナ2によってビームを形成して送信信号を送信する場合、当該送信装置1は、一のベースバンド信号に対して、複数のアンテナ2(各アンテナチャネル)それぞれに対応して位相及び振幅に重み付けを行い、各アンテナチャネルに対応した複数(M個)の送信信号(図中、xm(n))を生成する。但し、mは、各アンテナチャネルに対応する値(1≦m≦M)であり、nはある時間(タイミング)を示している。
生成された複数の送信信号は、ピーク電力抑制回路10に出力される。ピーク電力抑制回路10は、与えられた複数の送信信号についてピーク電力抑制処理を行った後、ピーク電力抑制処理後の複数の送信信号(図中、zm(n))それぞれを、対応する複数の変調器5に出力する。上記複数の送信信号xm(n)、及びピーク電力抑制処理がなされた後の複数の送信信号zm(n)は、複素信号であり、変調器5によって直交変調された後、D/A変換器4に出力される。
その後、複数の送信信号は、それぞれ、D/A変換器4及び増幅器3によって処理されてアンテナ2に供給され送信される。
When the transmission apparatus 1 forms a beam with a plurality of
The plurality of generated transmission signals are output to the peak
Thereafter, the plurality of transmission signals are processed by the D /
ピーク電力抑制回路10は、上述のように、送信装置1が生成する上記複数の送信信号を受け付け、ピーク電力抑制処理がなされた複数の送信信号を出力する。以下の説明では、ピーク電力抑制回路10が受け付ける複数の送信信号を「複数の入力信号xm(n)」又は「入力信号Xm(n)(複数の入力信号xm(n)のベクトル表現)」と、ピーク電力抑制回路10が出力するピーク電力抑制処理がなされた複数の送信信号を「複数の出力信号zm(n)」又は「出力信号Zm(n)(複数の出力信号zm(n)のベクトル表現)」ともいう。
As described above, the peak
図2は、ピーク電力抑制回路10の機能的な構成を示すブロック図である。
図において、ピーク電力抑制回路10は、受け付けた入力信号Xm(n)に後述する遅延処理を行う第一遅延処理部11と、第一遅延処理部11による遅延処理された入力信号Xm(n)が与えられるチャネル選択部12及び第二遅延処理部13と、チャネル選択部12に接続された補正信号生成部14と、補正信号生成部14第二遅延処理部13それぞれが出力する信号についての演算を行う演算部16と、第一遅延処理部11により行われた遅延処理に対応した処理を行う第三遅延処理部17とを備えている。
FIG. 2 is a block diagram illustrating a functional configuration of the peak
In the figure, the peak
第一遅延処理部11は、入力信号Xm(n)の各要素である複数の入力信号xm(n)それぞれに対して、当該複数の入力信号xm(n)それぞれで異なる遅延時間を加える遅延処理を行う。これにより、この遅延処理が行われた複数の入力信号xm(n)´それぞれには、(アンテナチャネルごとに)互いに相対的なタイミングの「ずれ」が与えられる。
第一遅延処理部11は、前記遅延処理を行った複数の入力信号xm(n)´(Xm(n)´)をチャネル選択部12及び第二遅延処理部13それぞれに出力する。
The first delay processing unit 11, to the plurality of input signals x m (n) each of which is each element of the input signal X m (n), the plurality of input signals x m (n) different delay times for each Add delay processing. As a result, each of the plurality of input signals x m (n) ′ subjected to this delay processing is given a “shift” of relative timing (for each antenna channel).
The first delay processing unit 11 outputs a plurality of input signals x m (n) ′ (X m (n) ′) subjected to the delay processing to the
補正信号生成部14は、入力信号Xm(n)に生じるピーク電力を抑制するための補正信号Ym(n)を演算する。なお、補正信号Ym(n)は、各アンテナチャネルに対応する複数の補正信号ym(n)のベクトル表現である。
The
第二遅延処理部13は、チャネル選択部12、及び補正信号生成部14が補正信号Ym(n)を演算するのに必要な時間だけ入力信号Xm(n)´を遅延させる。
演算部16は、第二遅延処理部13により遅延された入力信号Xm(n)´から、補正信号Ym(n)を減算し、得られた出力信号Zm(n)´を第三遅延処理部17に出力する。このとき、入力信号Xm(n)´は、第二遅延処理部13によって、補正信号Ym(n)の演算に要する時間だけ遅延されているので、両信号の相対的なタイミングは一致する。
The second
The
演算部16は、入力信号Xm(n)´及び補正信号Ym(n)を受け付け、入力信号Xm(n)´から、補正信号Ym(n)を減算することで、当該入力信号Xm(n)´において生じるピーク電力が抑制された出力信号Zm(n)´を出力する。このように、ピーク電力抑制回路10は、第二遅延処理部13が出力する入力信号Xm(n)´から補正信号Ym(n)を減算することで、入力信号Xm(n)´に生じるピーク電力を抑制するピーク電力抑制処理を行う。
The
上記出力信号Zm(n)´は、第一遅延処理部11によってアンテナチャネルごとそれぞれに与えられた相対的なタイミングの「ずれ」を有している。
そこで、第三遅延処理部17は、前記「ずれ」を解消するための遅延処理を行い、アンテナチャネルごとそれぞれの相対的なタイミングを元に戻して一致させた出力信号Zm(n)を出力する。
なお、第一遅延処理部11による遅延処理がなされた複数の入力信号xm(n)´は、遅延処理前の複数の入力信号xm(n)と遅延処理が行われたこと以外には実質的に同一であるため、以下の説明では、特に両者を区別することなく、単に「複数の入力信号xm(n)」とも記載する。
The output signal Z m (n) ′ has a relative timing “deviation” given to each antenna channel by the first delay processing unit 11.
Therefore, the third
The plurality of input signal delay processing by the first delay processing unit 11 is made x m (n) ', in addition to the delay processing a plurality of input signals x m before delay processing (n) is performed Since they are substantially the same, in the following description, they are also simply referred to as “a plurality of input signals x m (n)” without distinguishing between them.
図3は、補正信号生成部14の構成を、チャネル選択部12とともに示したブロック図である。
補正信号生成部14は、チャネル選択部12が複数の入力信号xm(n)の中から選択した一の入力信号xl(n)(但し、lは、一のアンテナチャネルに対応する一の整数であり、1≦l≦M)についての補正信号を求めるために必要な信号である要素信号Vk(n)を演算し、さらにこの要素信号Vk(n)に基づいて、入力信号Xm(n)に生じるピーク電力を抑制するための補正信号Ym(n)を出力する。
FIG. 3 is a block diagram showing the configuration of the correction
The correction
チャネル選択部12は、第一遅延処理部11から連続的に与えられる複数の入力信号xm(n)を順次受け付ける。図4は、チャネル選択部12における入出力の態様を示す図である。
チャネル選択部12は、同一のタイミングで受け付けた複数の入力信号xm(n)ごとに、複数の入力信号xm(n)の内のいずれか一の入力信号xl(n)を選択し、補正信号生成部14に出力する。
チャネル選択部12は、受け付けた複数の入力信号xm(n)それぞれの電力レベルを取得し、比較する。そして、同一のタイミングで受け付けた複数の入力信号xm(n)の内、最も高い電力の入力信号xm(n)を一の入力信号xl(n)として選択する。
The
The
The
ここで、一の入力信号xl(n)は、後述するように、補正信号生成部14において、クリッピング量ul(n)を求める演算の対象となるため、ピーク電力が生じている信号が選択されることが好ましい。この点、最も高い電力の入力信号xm(n)は、そのタイミングでピーク電力が生じている可能性があるためであり、これによって、複数の入力信号xm(n)の内、ピーク電力が生じている可能性が高い入力信号を選択することができる。
Here, as will be described later, the one input signal x l (n) is an object of calculation for obtaining the clipping amount u l (n) in the correction
また、チャネル選択部12は、各アンテナチャネルに対応した複数の入力信号xm(n)の内、一の入力信号xl(n)を選択することで、以降の演算の対象となる信号に対応したアンテナチャネルを選択していると言える。チャネル選択部12は、当該一の入力信号xl(n)(に対応したアンテナチャネル)を選択した旨を示す制御情報W(n)を、補正信号生成部14に対して出力する。
この制御情報W(n)は、下記式(1)に示すような、各アンテナチャネルに対応するM個の要素wm(n)からなるベクトルで表される。チャネル選択部12は、制御情報W(n)を構成する各要素wm(n)の内、選択した一の入力信号xl(n)に対応したアンテナチャネルに相当する値のみを「1」とし、その他の値を「0」と設定することで、一の入力信号xl(n)を選択したことを示す。
W(n) = [w1(n)(=0)、w2(n)(=0)、・・・wl(n)(=1)、・・・wM(n)(=0)] ・・・ (1)
In addition, the
This control information W (n) is represented by a vector composed of M elements w m (n) corresponding to each antenna channel, as shown in the following equation (1). The
W (n) = [w 1 (n) (= 0), w 2 (n) (= 0), ... w l (n) (= 1), ... w M (n) (= 0 ] ... (1)
また、チャネル選択部12は、当該チャネル選択部12が行うアンテナチャネルの選択を制限する選択制限部12aを備えている。この選択制限部12aは、あるタイミングで、複数の入力信号xm(n)の内のいずれか一の入力信号xl(n)がチャネル選択部12により選択されると、その後所定時間の間、当該選択した一の入力信号xl(n)に対応するアンテナチャネルの入力信号が選択されるのを制限する。従って、チャネル選択部12は、同一のアンテナチャネルに対応する入力信号を連続して選択せず、他のアンテナチャネルに対応する入力信号を選択する。
なお、選択制限部12aが選択の制限を行う前記所定時間は、後述するように、ピーク電力抑制処理による抑制効果が及ぶ範囲に設定される。
In addition, the
Note that the predetermined time during which the
図3に戻って、補正信号生成部14は、チャネル選択部12が選択した一の入力信号xl(n)を受け付けてピーク電力抑制処理に必要なクリッピング量を演算するクリッピング量演算部18と、演算されたクリッピング量に対して帯域制限をかける帯域制限部19と、補正信号Ym(n)を出力するチャネル分離部20とを備えている。
Returning to FIG. 3, the correction
以下、補正信号生成部14が行う、一の入力信号xl(n)から補正信号Ym(n)を求める演算について説明する。
まず、クリッピング量演算部18は、一の入力信号xl(n)を受け付けると、下記式(2)及び式(3)に基づいて、ピーク電力を所定の閾値以下とするために抑制すべき量であるクリッピング量ul(n)を求める。
なお、一の入力信号xl(n)は上述のように複素信号であり、クリッピング量ul(n)も複素信号である。
ul(n) = f(|xl(n)|)xl(n) ・・・ (2)
Hereinafter, an operation performed by the correction
First, when the clipping
Note that one input signal x l (n) is a complex signal as described above, and the clipping amount u l (n) is also a complex signal.
u l (n) = f (| x l (n) |) x l (n) (2)
上記式(3)中、閾値Pは、ピーク電力であるか否かを判定するための値であり、増幅器3の特性等に基づいて、予め所定の値に設定される。
上記式(3)において、入力信号xl(n)の絶対値が、閾値Pよりも大きい場合、f(|xl(n)|)によって、入力信号xl(n)の絶対値と閾値Pとの差を入力信号xl(n)の絶対値で除算する演算が行われる。さらに、式(2)のように、f(|xl(n)|)に入力信号xl(n)を乗算することで、入力信号xl(n)と閾値Pとの差を複素信号で表したクリッピング量ul(n)が求められる。
一方、入力信号xl(n)の絶対値が、閾値Pよりも大きい場合以外(閾値P以下)である場合、f(|xl(n)|)は「0」となる。従って、クリッピング量ul(n)は「0」となる。
以上のように、クリッピング量演算部18は、入力信号xl(n)の絶対値が、閾値Pよりも大きい場合には、ピーク電力が生じていると判断し、クリッピング量ul(n)として入力信号xl(n)と閾値Pとの差を出力し、入力信号xl(n)の絶対値が、閾値P以下である場合には、ピーク電力が生じていないと判断し、クリッピング量ul(n)として「0」を出力する。
In the above equation (3), the threshold value P is a value for determining whether or not the power is peak power, and is set in advance to a predetermined value based on the characteristics of the
In the above formula (3), the absolute value of the input signal x l (n) is greater than the threshold value P, f (| x l ( n) |) by the absolute value and the threshold value of the input signal x l (n) An operation is performed to divide the difference from P by the absolute value of the input signal x l (n). Further, as in Expression (2), by multiplying f (| x l (n) |) by the input signal x l (n), the difference between the input signal x l (n) and the threshold value P is obtained as a complex signal. The clipping amount u l (n) expressed by
On the other hand, when the absolute value of the input signal x l (n) is not greater than the threshold value P (threshold value P or less), f (| x l (n) |) is “0”. Accordingly, the clipping amount u l (n) is “0”.
As described above, when the absolute value of the input signal x l (n) is larger than the threshold value P, the clipping
次いで、クリッピング量演算部18は、求めたクリッピング量ul(n)を帯域制限部19に出力する。
図5は、帯域制限部19の構成を示すブロック図である。帯域制限部19は、タップ数Kのデジタルフィルタを構成しており、クリッピング量演算部18が求めたクリッピング量ul(n)の帯域制限を行う。帯域制限部19は、クリッピング量ul(n)に対して予め定められた重み付け係数ak(0≦k≦K)それぞれを乗算するK個の乗算部19aと、クリッピング量ul(n)を単位時間ごとに順次遅延させて各乗算部19aに与えるK−1個の遅延素子19bと、を有している。なお、上記「k」は各タップに対応する値であり、その値が増加するに従って遅延量が大きくなる方向に位置するタップに対応している。
Next, the clipping
FIG. 5 is a block diagram showing the configuration of the
帯域制限部19は、クリッピング量演算部18からクリッピング量ul(n)が与えられると、このクリッピング量ul(n)に基づいて、各タップにおける乗算部19aそれぞれから、時間軸方向に単位時間ごとに遅延された複数の要素信号v0(n)〜vK(n)を出力する。つまり、帯域制限部19は、下記式(4)に示すように、値kの増加に応じて現状のタイミングnから過去のタイミングに遡って対応する複数の要素信号v0(n)〜vK(n)を求める。
vk(n) = aku(n−k) (但し、0≦k≦K) ・・・ (4)
When the clipping amount u l (n) is given from the clipping
v k (n) = a k u (n−k) (where 0 ≦ k ≦ K) (4)
なお、各乗算部19aの重み付け係数は、それぞれ、クリッピング量ul(n)から補正信号を求めるために必要な要素信号を好適に求めることができる値に設定されている。
帯域制限部19は、この要素信号Vk(n)(複数の要素信号v0(n)〜vK(n)のベクトル表示)を、チャネル分離部20に出力する。
以上のようにして、帯域制限部19は、一の入力信号xl(n)から要素信号Vk(n)を求める。
It should be noted that the weighting coefficient of each
The
As described above, the
チャネル分離部20は、帯域制限部19から要素信号Vk(n)が与えられるとともに、チャネル選択部12から制御情報W(n)が与えられ、これらに基づいて入力信号Xm(n)に生じるピーク電力を抑制するための補正信号Ym(n)を出力する。
図6は、チャネル分離部20の構成を示すブロック図である。チャネル分離部20は、各アンテナチャネルそれぞれに対応したM個の分離合成部20aを備えている。
各分離合成部20aには、それぞれ、要素信号Vk(n)(複数の要素信号v0(n)〜vK(n))が与えられる。さらに、各分離合成部20aそれぞれには、制御情報W(n)の内、当該分離合成部20aとの間で、対応するアンテナチャネルが一致する要素wm(n)が与えられる。
各分離合成部20aは、それぞれ、要素信号Vk(n)及び前記要素wm(n)が与えられると、対応するアンテナチャネルの入力信号を補正するための補正信号ym(n)を出力する。
The
FIG. 6 is a block diagram showing the configuration of the
Element signals V k (n) (a plurality of element signals v 0 (n) to v K (n)) are given to the separation /
Each
図7は、分離合成部20aの構成を示すブロック図である。分離合成部20aは、複数の要素信号v0(n)〜vK(n)それぞれに前記要素wm(n)を乗算するK個の乗算部20a1と、各乗算部20a1に与えられる前記要素wm(n)を順次単位時間ごとに遅延させるためのK−1個の遅延素子20a2と、各乗算部20a1からの出力を合成する合成部20a3とを有している。
合成部20a3は、複数の要素信号v0(n)〜vK(n)それぞれに前記要素wm(n)を乗算した値を合成し、その結果を、当該分離合成部20aが対応しているアンテナチャネルの入力信号のピーク電力を抑制するように補正するための補正信号ym(n)として出力する。
FIG. 7 is a block diagram showing a configuration of the separation /
The synthesizer 20a3 synthesizes a value obtained by multiplying each of the plurality of element signals v 0 (n) to v K (n) by the element w m (n). As a correction signal y m (n) for correction so as to suppress the peak power of the input signal of the antenna channel.
ここで、例えば、値m≠lの場合、すなわち、要素wm(n)が、チャネル選択部12において選択された一の入力信号のアンテナチャネルに対応するもの以外である場合、要素wm(n)が「0」に設定されているので、各乗算部20a1には、「0」が与えられる。
従って、各乗算部20a1の乗算結果は、全て「0」であり、合成部20a3は、実質的に演算を行うことなく、補正信号ym(n)(値m≠l)を「0」として出力する。
Here, for example, when the value m ≠ 1, that is, when the element w m (n) is other than the one corresponding to the antenna channel of one input signal selected by the
Therefore, the multiplication results of the multiplication units 20a1 are all “0”, and the synthesis unit 20a3 sets the correction signal y m (n) (value m ≠ l) to “0” without substantially performing the calculation. Output.
一方、m=lの場合、すなわち、チャネル選択部12において選択された一の入力信号のアンテナチャネルに対応する要素wl(n)の場合、要素wl(n)が「1」に設定されているので、各乗算部20a1には、「1」が与えられる。
従って、各乗算部20a1の乗算結果には、それぞれ、複数の要素信号v0(n)〜vK(n)が反映される。なお、これら複数の要素信号v0(n)〜vK(n)は、上記式(4)にて示したように、それぞれの値kに応じて時間的に現状のタイミングから過去のタイミングに遡って対応するように順次遅延された値である。
On the other hand, in the case of m = 1, that is, in the case of the element w l (n) corresponding to the antenna channel of one input signal selected by the
Therefore, a plurality of element signals v 0 (n) to v K (n) are reflected in the multiplication results of the multiplication units 20a1. The plurality of element signals v 0 (n) to v K (n) are temporally changed from the current timing to the past timing according to each value k as shown in the above equation (4). The values are sequentially delayed so as to correspond retroactively.
そこで、分離合成部20aは、各乗算部20a1に対して、前記要素wm(n)を順次遅延させて与えることで、各要素信号v0(n)〜vK(n)の値kに応じた遅延量をそれぞれに付与し、各要素信号v0(n)〜vK(n)を合成部20a3によって合成させる。
以上のように、合成部20a3は、値m=lの場合、各要素信号v0(n)〜vK(n)を合成した結果を補正信号yl(n)として出力する。なお、この補正信号yl(n)は、値kに応じて現状のタイミングから過去のタイミングに遡って対応している各要素信号v0(n)〜vK(n)を含むので、例えば、図9に示す補正信号のように、時間的な幅を有している。
以上のようにして、分離合成部20aは、各要素信号v0(n)〜vK(n)に基づいて、複数の補正信号ym(n)を出力する。
上記チャネル分離部20の演算は、下記式(5)のように示すことができる。
Therefore, the separation /
As described above, when the value m = 1, the synthesizer 20a3 outputs the result of synthesizing the element signals v 0 (n) to v K (n) as the correction signal y l (n). The correction signal y l (n) includes the element signals v 0 (n) to v K (n) corresponding to the past timing from the current timing according to the value k. As in the correction signal shown in FIG.
As described above, the separation /
The calculation of the
チャネル分離部20は、あるタイミングnにおいて、値m=lの場合の演算、すなわちチャネル選択部12が選択した一の入力信号xl(n)に対応するアンテナチャネルに関する演算のみを上記式(5)に基づいて行い、他のアンテナチャネルに関する演算は、上記式(5)中の要素wm(n)が「0」であるため、実質的に演算は行われない。
つまり、本実施形態のピーク電力抑制回路10は、あるタイミングnにおいて補正信号Ym(n)を演算するに当たって、チャネル選択部12が選択した一の入力信号xl(n)のみについて、クリッピング量ul(n)及び補正信号yl(n)を演算し、他の入力信号については、補正信号を実質的には演算しない。
The
That is, the peak
これに対して、上記従来例にて示した送信機のように、複数のアンテナチャネルに対応した送信信号それぞれに対応して、本実施形態のクリッピング量演算部18と帯域制限部19と同様の機能部を有するピーク電力抑制回路を備える構成を採る場合、あるタイミングnにおいて、下記式(6)に示す演算を各アンテナチャネルごとのピーク電力抑制回路に行わさせなければならない。
なお、下記式(6)中、um(n−k)は、各アンテナチャネルごとに演算されるクリッピング量を示している。
On the other hand, like the transmitter shown in the conventional example, the same as the clipping
In the following formula (6), u m (n−k) represents a clipping amount calculated for each antenna channel.
つまり、上記従来例では、あるタイミングnにおいて、各アンテナチャネルそれぞれの入力信号すべてについてクリッピング量及びこれに基づく補正信号ym(n)を演算する。
従って、選択した一の入力信号xl(n)のみについて演算を行う本実施形態のピーク電力抑制回路10では、上記従来例の送信機におけるアンテナチャネル一つ分の演算量とほぼ同等の演算量で全てのアンテナチャネルに係るクリッピング量及び補正信号の演算を行うことができ、上記従来例と比較してその演算量を効果的に抑えることができる。
That is, in the conventional example, at a certain timing n, the clipping amount and the correction signal y m (n) based on the clipping amount are calculated for all the input signals of each antenna channel.
Therefore, in the peak
なお、本実施形態では、複数のアンテナ2によってビームを形成して送信信号を送信するため、各アンテナチャネルに対応する複数の送信信号は、チャネル間の信号の相関が大きく、各アンテナチャネルに対応する複数の送信信号の間で、ピーク電力が同一のタイミングで生じる可能性が高くなる。
この点、本実施形態のピーク電力抑制回路10では、第一遅延処理部11を備えることで、各送信信号(複数の入力信号xm(n))で生じるピーク電力が同一のタイミングで重なるのを回避することができる。
In this embodiment, since a plurality of
In this regard, the peak
すなわち、第一遅延処理部11は、複数の入力信号xm(n)(送信信号)それぞれに対して、当該複数の入力信号xm(n)それぞれで異なる遅延時間を加える遅延処理を行い、遅延処理を行った複数の入力信号xm(n)(複数の入力信号xm(n)´)をチャネル選択部12に与える。
図8は、互いに異なるアンテナチャネルそれぞれに対応する二つの入力信号の電力レベルの経時変化の一例を対比して示したグラフであり、(a)は、第一遅延処理部11による遅延処理前における状態、(b)は、第一遅延処理部11による遅延処理後における状態を示している。また、図8で示す入力信号は、それぞれピーク電力が生じている状態のものを示している。
That is, the first delay processing unit 11 performs, for each of the plurality of input signals x m (n) (transmission signal), delay processing for adding a different delay time to each of the plurality of input signals x m (n), A plurality of input signals x m (n) (a plurality of input signals x m (n) ′) subjected to the delay processing are supplied to the
FIG. 8 is a graph showing an example of a change over time in the power levels of two input signals corresponding to different antenna channels. FIG. 8A shows a state before delay processing by the first delay processing unit 11. A state (b) shows a state after the delay processing by the first delay processing unit 11. Further, the input signals shown in FIG. 8 each indicate a state where peak power is generated.
図8(a)では、上段に示した一のアンテナチャネルに対応する入力信号のピーク電力のタイミングと、下段に示した他のアンテナチャネルに対応する入力信号のピーク電力のタイミングとが、ほぼ一致している場合を示している。
図8(a)に示す入力信号が第一遅延処理部11に与えられると、第一遅延処理部11は、複数の入力信号xm(n)それぞれに対して、当該複数の入力信号xm(n)それぞれで異なる遅延時間を加えるので、図8(b)に示すように、一のアンテナチャネルに対応する入力信号のピーク電力のタイミングと、他のアンテナチャネルに対応する入力信号のピーク電力のタイミングとの間に相対的なタイミングのずれが生じる。
第一遅延処理部11は、図8(b)に示すように、複数の入力信号xm(n)に対してアンテナチャネルごとに互いに相対的なタイミングの「ずれ」を与え、チャネル選択部12に出力する。チャネル選択部12は、アンテナチャネルごとに互いに相対的なタイミングの「ずれ」が与えられた複数の入力信号xm(n)を受け付ける。
In FIG. 8A, the timing of the peak power of the input signal corresponding to one antenna channel shown in the upper stage and the timing of the peak power of the input signal corresponding to the other antenna channels shown in the lower stage are almost the same. The case where it has done is shown.
When the input signal shown in FIG. 8A is given to the first delay processing unit 11, the first delay processing unit 11 applies the plurality of input signals x m to each of the plurality of input signals x m (n). (N) Since different delay times are added to each, as shown in FIG. 8B, the peak power of the input signal corresponding to one antenna channel and the peak power of the input signal corresponding to another antenna channel, as shown in FIG. There is a relative timing shift between
As shown in FIG. 8 (b), the first delay processing unit 11 gives a “shift” of relative timing to each of the plurality of input signals x m (n) for each antenna channel. Output to. The
このように、チャネル選択部12が複数の入力信号xm(n)を受け付ける前に、複数の入力信号xm(n)それぞれで異なる遅延時間が加えられ、アンテナチャネルごとに互いに相対的なタイミングの「ずれ」が与えられるので、各入力信号xm(n)で生じるピーク電力が同一のタイミングで重なるのを回避することができる。
これにより、チャネル選択部12が、同一のタイミングで受け付けた複数の入力信号xm(n)ごとに、いずれか一の入力信号xl(n)を選択する際に、各入力信号xm(n)に生じるピーク電力が同一のタイミングで受け付けられるのを防止することができ、各入力信号xm(n)に生じるピーク電力が互いに異なるタイミングで受け付けられる。この結果、各入力信号xm(n)に生じるピーク電力をもれなく選択することができる。
Thus, before the
Thus, when the
また、本実施形態において、クリッピング量及びこれに基づく補正信号ym(n)の演算は、基本的にチャネル選択部12により選択された入力信号のみについて行われる。従って、上記のように、ピーク電力が互いに異なるタイミングとなるように受け付けて演算することで、各アンテナチャネルごとの演算が同一のタイミングで重なるのを防止でき、ピーク電力抑制回路10が有する演算のリソースを有効に利用することができる。
In the present embodiment, the calculation of the clipping amount and the correction signal y m (n) based on the clipping amount is basically performed only for the input signal selected by the
以上のようにして、補正信号生成部14は、制御情報W(n)及び一の入力信号xl(n)に基づいて補正信号Ym(n)を求め、出力する。
As described above, the correction
図2に戻って、上記補正信号Ym(n)は、上述のように、演算部16に与えられることで入力信号Xm(n)に対する減算に用いられ、入力信号Xm(n)に生じるピーク電力を抑制するピーク電力抑制処理が行われる。
ここで、上記補正信号Ym(n)は、一の入力信号xl(n)に対応する補正信号yl(n)を含むとともに、他の入力信号に対応する補正信号ym(n)(m≠l)が「0」である。このため、本実施形態のピーク電力抑制回路10は、あるタイミングnにおいて、チャネル選択部12が選択した一の入力信号xl(n)のみについてピーク電力抑制処理を行い、他の入力信号については、ピーク電力抑制処理を行わない。
すなわち、演算部16は、入力信号Xm(n)及び補正信号Ym(n)を受け付け、補正信号Ym(n)を用いてピーク電力を抑制するピーク電力抑制処理を一の入力信号xl(n)に対して行い、ピーク電力抑制処理された一の入力信号xl(n)に対応する出力信号zl(n)を、他の入力信号に対応する他の出力信号zm(n)(m≠l)とともに出力するピーク電力抑制処理部を構成している。
Returning to FIG. 2, the correction signal Y m (n), as described above, used for the subtraction to the input signal X m (n) by given to the
Here, the correction signal Y m (n) includes the correction signal y l (n) corresponding to one input signal x l (n) and the correction signal y m (n) corresponding to another input signal. (M ≠ l) is “0”. For this reason, the peak
That is, the
演算部16から出力される出力信号Zm(n)´は、上述のように、第一遅延処理部11によってアンテナチャネルごとそれぞれに与えられた相対的なタイミングの「ずれ」を有している。
演算部16から出力信号Zm(n)´が与えられる第三遅延処理部17は、前記「ずれ」を解消するための遅延処理を行い、アンテナチャネルごとそれぞれの相対的なタイミングが一致した出力信号Zm(n)を出力する。
As described above, the output signal Z m (n) ′ output from the
The third
以上のように、本実施形態のピーク電力抑制回路10は、送信装置1が生成する入力信号Xm(n)を受け付け、ピーク電力抑制処理がなされた出力信号Zm(n)を出力する。
As described above, the peak
上記のように構成された本実施形態のピーク電力抑制回路10によれば、補正信号生成部14、及び演算部16は、チャネル選択部12が選択した一の入力信号xl(n)に対して、補正信号yl(n)しピーク電力抑制処理を行うので、上記従来例のように、各アンテナチャネルそれぞれに補正信号生成及びピーク電力抑制処理を行う場合と比較して、補正信号生成及びピーク電力抑制処理において必要な演算量を抑えることができる。この結果、当該ピーク電力抑制回路10の回路規模をより小さく抑えることができる。
以上のように、本発明のピーク電力抑制回路10によれば、マルチアンテナシステムを備えた送信機における入力信号Xm(n)のピーク電力抑制処理を小さい回路規模で行えるものとすることができる。
According to the peak
As described above, according to the peak
また、上記実施形態において、ピーク電力抑制処理は、例えば、図9に示すような時間的な幅を有している補正信号yl(n)を入力信号xl(n)から減算することで行われるので、当該ピーク電力抑制処理が行われるタイミングを含む所定の時間幅に当該処理の抑制効果が及ぶ。このため、ピーク電力抑制処理直後の入力信号についても抑制効果が及ぶので、連続してピーク電力抑制処理を行う必要性が少ない。
この点、本実施形態では、チャネル選択部12は、あるタイミングで、複数の入力信号xm(n)の内のいずれか一の入力信号xl(n)がチャネル選択部12により選択されると、その後所定時間の間、当該選択した一の入力信号xl(n)に対応するアンテナチャネルの入力信号が選択されるのを制限する選択制限部12aを備えているので、チャネル選択部12は、同一のアンテナチャネルに対応する入力信号を連続して選択せず、ピーク電力抑制処理についても同一のアンテナチャネルに対応する入力信号に対して連続しては行われない。
In the above embodiment, the peak power suppression process is performed by, for example, subtracting the correction signal y l (n) having a temporal width as shown in FIG. 9 from the input signal x l (n). Since it is performed, the suppression effect of the process reaches a predetermined time width including the timing at which the peak power suppression process is performed. For this reason, since the suppression effect also reaches the input signal immediately after the peak power suppression process, there is little need to perform the peak power suppression process continuously.
In this regard, in the present embodiment, the
上記の場合、前記所定時間をピーク電力抑制処理による抑制効果が及ぶ範囲に設定することで、一のアンテナチャネルの入力信号において重複する範囲でピーク電力抑制処理が行われるのを防止できるとともに、その間に他のアンテナチャネルに対応する入力信号を選択し、当該他の入力信号についてのピーク電力抑制処理を行わせることで、効率よくピーク電力抑制処理を行うことができる。 In the above case, by setting the predetermined time to a range in which the suppression effect by the peak power suppression process reaches, it is possible to prevent the peak power suppression process from being performed in an overlapping range in the input signal of one antenna channel, By selecting an input signal corresponding to another antenna channel and performing the peak power suppression process for the other input signal, the peak power suppression process can be performed efficiently.
本発明は、上記実施形態に限定されるものではない。例えば、送信装置1が、複数のアンテナ2から、互いに異なるデータを送信する等、ビームを形成することなく送信信号を送信する場合には、各アンテナチャネルに対応する複数の送信信号は、チャネル間の信号の相関が小さくなるので、第一遅延処理部11及び第三遅延処理部17を備えない構成とすることもできる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
The present invention is not limited to the above embodiment. For example, when the transmission apparatus 1 transmits a transmission signal without forming a beam, such as transmitting different data from a plurality of
The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the meanings described above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
10 ピーク電力抑制回路
11 第一遅延処理部
12 チャネル選択部
14 補正信号生成部
16 演算部
DESCRIPTION OF
Claims (4)
前記マルチアンテナシステムにおける複数のアンテナチャネルそれぞれに対応する複数の送信信号を受け付けるとともに、前記複数の送信信号の内のいずれか一の送信信号を選択する選択部と、
前記選択部が選択した一の送信信号に基づいて当該一の送信信号に生じるピーク電力を抑制するための補正信号を生成する補正信号生成部と、
前記複数の送信信号及び前記補正信号を受け付け、前記補正信号を用いてピーク電力を抑制するピーク電力抑制処理を前記一の送信信号に対して行い、前記ピーク電力抑制処理された前記一の送信信号を、当該一の送信信号以外の他の送信信号とともに出力するピーク電力抑制処理部と、を備えていることを特徴とするピーク電力抑制回路。 A peak power suppression circuit used in a transmitter equipped with a multi-antenna system,
A selection unit that receives a plurality of transmission signals corresponding to each of a plurality of antenna channels in the multi-antenna system and selects any one of the plurality of transmission signals;
A correction signal generation unit that generates a correction signal for suppressing peak power generated in the one transmission signal based on the one transmission signal selected by the selection unit;
The one transmission signal that has received the plurality of transmission signals and the correction signal, performs peak power suppression processing on the one transmission signal to suppress peak power using the correction signal, and is subjected to the peak power suppression processing. And a peak power suppression processing unit that outputs together with other transmission signals other than the one transmission signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008327928A JP2010154044A (en) | 2008-12-24 | 2008-12-24 | Peak power suppression circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008327928A JP2010154044A (en) | 2008-12-24 | 2008-12-24 | Peak power suppression circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010154044A true JP2010154044A (en) | 2010-07-08 |
Family
ID=42572649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008327928A Pending JP2010154044A (en) | 2008-12-24 | 2008-12-24 | Peak power suppression circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010154044A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015532550A (en) * | 2012-10-01 | 2015-11-09 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | Improvement of AAS transmitter distortion |
-
2008
- 2008-12-24 JP JP2008327928A patent/JP2010154044A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015532550A (en) * | 2012-10-01 | 2015-11-09 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | Improvement of AAS transmitter distortion |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3844352B2 (en) | Transmitter | |
JP2017059963A (en) | Radio equipment and distortion cancellation method | |
JP4619827B2 (en) | Distortion compensation device | |
US9755583B2 (en) | Using fractional delay computations to improve intermodulation performance | |
CN109818585A (en) | A kind of digital predistortion apparatus and method | |
JPWO2010074187A1 (en) | Power limit circuit | |
JP4617232B2 (en) | Transmitter | |
EP2136524B1 (en) | Amplitude suppressing apparatus and signal transmitting apparatus | |
JP5707999B2 (en) | Distortion compensation apparatus, transmitter, and distortion compensation method | |
JP2006174364A (en) | Multi-carrier signal transmission apparatus, multi-carrier signal reception apparatus, multi-carrier signal transmission method, multi-carrier signal reception method, and communication system | |
JP4789749B2 (en) | Peak suppressor | |
JP2009089064A (en) | Wireless transmitter and wireless receiver | |
US9438177B2 (en) | Pre-distortion method and associated apparatus and non-transitory machine readable medium | |
JP2017130717A (en) | Distortion cancellation device and distortion cancellation method | |
JP2017130718A (en) | Distortion cancellation device and distortion cancellation method | |
JP5673238B2 (en) | Power amplification device, transmitter, and power amplification device control method | |
JP2010154044A (en) | Peak power suppression circuit | |
JP4603464B2 (en) | Relay device and receiving device | |
JP2010074417A (en) | Radio transmitter, receiver, and radio transmission method | |
JP6056956B2 (en) | Communication apparatus and distortion suppression method thereof | |
US8018276B2 (en) | Signal processing method and power amplifier device | |
JP2007243546A (en) | Antenna calibration apparatus and antenna calibration method | |
JP2017041792A (en) | Array antenna device and delay compensation method | |
JP4813931B2 (en) | Measuring device and relay device using the same | |
JP2007049317A (en) | Receiver |