JP2010147227A - Electronic device package - Google Patents

Electronic device package Download PDF

Info

Publication number
JP2010147227A
JP2010147227A JP2008322348A JP2008322348A JP2010147227A JP 2010147227 A JP2010147227 A JP 2010147227A JP 2008322348 A JP2008322348 A JP 2008322348A JP 2008322348 A JP2008322348 A JP 2008322348A JP 2010147227 A JP2010147227 A JP 2010147227A
Authority
JP
Japan
Prior art keywords
electronic device
protective layer
electrically connected
semiconductor substrate
device package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008322348A
Other languages
Japanese (ja)
Inventor
Shogo Mitani
尚吾 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2008322348A priority Critical patent/JP2010147227A/en
Publication of JP2010147227A publication Critical patent/JP2010147227A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic device package superior in reliability by protecting an electronic device from external contamination and improving an antistatic effect on the surface of the electronic device. <P>SOLUTION: In the electronic device package 1A (1), the electronic device 10 includes at least a semiconductor substrate 11, a plurality of electrodes 12 arranged on one surface of the semiconductor substrate, and a functional element 13 which is arranged on one surface of the semiconductor substrate and electrically connected to the electrodes, and the electronic device is arranged in a cabinet 2, and the electrodes are electrically connected to a plurality of external terminals 3 arranged in the cabinet. In the electronic device, first and second insulating protective layers 15 and 16 are so laminated in this order as to cover at least part of one surface of the semiconductor substrate on which the functional element and the electrodes are arranged, and the second protective layer has conductivity, and the second protective layer is electrically connected to some of the external terminals. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、各種電子デバイスを備えた電子デバイスパッケージに関する。   The present invention relates to an electronic device package including various electronic devices.

電子デバイスやＭＥＭＳデバイスは、その目的により様々な環境で使用される。それらの環境では、外部の汚染によりデバイスの特性に影響を与える可能性がある。よってそれらの影響からデバイスを保護する目的で、デバイスをモールド樹脂等で保護するのが一般的である。   Electronic devices and MEMS devices are used in various environments depending on their purposes. In these environments, external contamination can affect device characteristics. Therefore, for the purpose of protecting the device from those influences, it is general to protect the device with a mold resin or the like.

しかしながら、外部環境を測定するような電子デバイス、例えば圧力センサにおいては、そのセンシング部を外部にさらす必要があり、上記とは別の方法でデバイスを保護する必要がある。例えば、特許文献１においては、圧力センサのダイアフラム部にシリコーンゲルからなる保護層を形成している。
また、特許文献２においては、デバイス表面の帯電防止を目的としたシールド電極の形成について記載されている。デバイスを汚染や帯電から保護しようとした際、デバイスの回路上にシールド電極を形成後、その上にシリコーンゲルで保護する構造が考えられる。 However, in an electronic device that measures the external environment, such as a pressure sensor, it is necessary to expose the sensing unit to the outside, and it is necessary to protect the device by a method different from the above. For example, in Patent Document 1, a protective layer made of silicone gel is formed on the diaphragm portion of the pressure sensor.
Patent Document 2 describes the formation of a shield electrode for the purpose of preventing charging of the device surface. When the device is to be protected from contamination and charging, a structure in which a shield electrode is formed on the circuit of the device and then protected with a silicone gel is conceivable.

しかしながら、静電気は物や空気が接触した際に発生するため、デバイスの最表面に帯電しやすい。これらの構造では最表面にあるゲルの帯電を防ぐことはできず、デバイスに何らかの影響を与える可能性がある。また、圧力センサにおいてはセンシング部上にシールド電極を形成すると、感度の低下を招く可能性がある。
特表２００２−５１４３０７号公報 特許第３３３０８３１号公報 However, since static electricity is generated when an object or air comes into contact, it is easy to charge the outermost surface of the device. These structures do not prevent the gel on the outermost surface from being charged and may have some effect on the device. Further, in the pressure sensor, if a shield electrode is formed on the sensing part, there is a possibility that the sensitivity is lowered.
JP-T-2002-514307 Japanese Patent No. 3330831

本発明は、このような従来の実情に鑑みて考案されたものであり、外部汚染から電子デバイスを保護するとともに、電子デバイス表面における帯電防止効果を向上させ、信頼性に優れた電子デバイスパッケージを提供することを目的とする。   The present invention has been devised in view of such a conventional situation, and while protecting an electronic device from external contamination, an antistatic effect on the surface of the electronic device is improved, and an electronic device package having excellent reliability is provided. The purpose is to provide.

本発明の請求項１に記載の電子デバイスパッケージは、半導体基板、前記半導体基板の一方の面上に配された複数の電極、及び前記半導体基板の一方の面に配され、前記電極と電気的に接続された機能素子を少なくとも備える電子デバイスが、筐体内に配され、前記電極と前記筐体に配された複数の外部端子とが電気的に接続されてなる電子デバイスパッケージであって、前記電子デバイスにおいて、前記機能素子及び電極が配された前記半導体基板の一面の少なくとも一部を覆うように絶縁性の第一保護層と第二保護層とが順に積層されており、前記第二保護層は導電性を有し、該第二保護層と、前記外部端子の一部とが電気的に接続されていることを特徴とする。
本発明の請求項２に記載の電子デバイスパッケージは、請求項１において、前記半導体基板の一面上に導電層が配されており、前記導電層と前記第二保護層とが特定の金属ワイヤにより電気的に接続され、かつ、該特定の金属ワイヤが前記第二保護層のみによって覆われる構成とされていることを特徴とする。
本発明の請求項３に記載の電子デバイスパッケージは、請求項１において、前記半導体基板の一面上に導電層が配されており、前記導電層と前記第二保護層とが特定の金属ワイヤにより電気的に接続され、かつ、該特定の金属ワイヤが前記第一保護層と第二保護層を通過し、前記筐体２に設けられた特定の外部端子を介してグランドと電気的に接続する構成とされていることを特徴とする。
本発明の請求項４に記載の電子デバイスパッケージは、請求項１において、特定の金属ワイヤの一端が前記筐体に設けられた特定の外部端子を介してグランドと電気的に接続され、該特定の金属ワイヤの他端が前記第二保護層と電気的に接続する構成とされていることを特徴とする。 An electronic device package according to claim 1 of the present invention is a semiconductor substrate, a plurality of electrodes arranged on one surface of the semiconductor substrate, and an electrode electrically connected to the one surface of the semiconductor substrate. An electronic device package comprising at least a functional element connected to the electronic device package, wherein the electronic device package is disposed in a housing, and the electrodes and a plurality of external terminals disposed in the housing are electrically connected, In the electronic device, an insulating first protective layer and a second protective layer are sequentially laminated so as to cover at least a part of one surface of the semiconductor substrate on which the functional element and the electrode are arranged, and the second protection The layer has conductivity, and the second protective layer and a part of the external terminal are electrically connected.
An electronic device package according to a second aspect of the present invention is the electronic device package according to the first aspect, wherein a conductive layer is disposed on one surface of the semiconductor substrate, and the conductive layer and the second protective layer are made of a specific metal wire. It is configured to be electrically connected and the specific metal wire is covered only by the second protective layer.
An electronic device package according to a third aspect of the present invention is the electronic device package according to the first aspect, wherein a conductive layer is disposed on one surface of the semiconductor substrate, and the conductive layer and the second protective layer are made of a specific metal wire. The specific metal wire is electrically connected, passes through the first protective layer and the second protective layer, and is electrically connected to the ground via a specific external terminal provided in the housing 2. It is characterized by being configured.
An electronic device package according to a fourth aspect of the present invention is the electronic device package according to the first aspect, wherein one end of the specific metal wire is electrically connected to the ground via a specific external terminal provided in the housing. The other end of the metal wire is electrically connected to the second protective layer.

本発明では、電子デバイス上に第一保護層を配し、さらにその上に導電性の第二保護層を配し、この第二保護層が外部と電気的に導通をとる構造としている。これにより本発明の電子デバイスパッケージは、外部汚染から電子デバイスを保護するとともに、第二保護層に帯電した静電気を除去することができる。その結果、本発明では、電子デバイス表面における帯電防止効果を向上させ、電気的特性が安定し信頼性に優れた電子デバイスパッケージを提供することができる。   In the present invention, a first protective layer is disposed on the electronic device, and a conductive second protective layer is further disposed thereon, and the second protective layer is electrically connected to the outside. As a result, the electronic device package of the present invention can protect the electronic device from external contamination and remove static electricity charged in the second protective layer. As a result, according to the present invention, an antistatic effect on the surface of the electronic device can be improved, and an electronic device package having stable electrical characteristics and excellent reliability can be provided.

以下、本発明に係る電子デバイスパッケージの一実施形態を図面に基づいて説明する。   Hereinafter, an embodiment of an electronic device package according to the present invention will be described with reference to the drawings.

＜第一実施形態＞
図１は、本発明の電子デバイスパッケージ１Ａ（１）の一構成例を模式的に示す図であり、（ａ）と（ｂ）は断面図を、（ｃ）は平面図を表している。図１（ａ）は図１（ｃ）のＡａ−Ａａ部分の断面に、図１（ｂ）は図１（ｃ）のＡｂ−Ａｂ部分の断面に、それぞれ相当する。
この電子デバイスパッケージ１Ａ（１）は、半導体基板１１、前記半導体基板１１の一面上に配された電極１２、及び前記半導体基板１１の一面上に配され、前記電極１２と電気的に接続された機能素子１３を少なくとも備える電子デバイス１０が、筐体２内に配されている。図１の場合は、前記電極１２のうち、３つの電極１２Ａ、１２Ｂ、１２Ｃ（１２）が個別に、前記筐体２に配された３つの外部端子３Ａ、３Ｂ、３Ｃ（３）と、金属ワイヤ４Ａ、４Ｂ、４Ｃ（４）によって電気的に接続されてなる。 <First embodiment>
FIG. 1 is a diagram schematically showing a configuration example of an electronic device package 1A (1) of the present invention, in which (a) and (b) are cross-sectional views and (c) is a plan view. 1A corresponds to the cross section of the Aa-Aa portion of FIG. 1C, and FIG. 1B corresponds to the cross section of the Ab-Ab portion of FIG. 1C.
This electronic device package 1A (1) is disposed on the semiconductor substrate 11, the electrode 12 disposed on one surface of the semiconductor substrate 11, and the one surface of the semiconductor substrate 11, and is electrically connected to the electrode 12. An electronic device 10 including at least the functional element 13 is disposed in the housing 2. In the case of FIG. 1, among the electrodes 12, three electrodes 12A, 12B, 12C (12) are individually provided with three external terminals 3A, 3B, 3C (3) arranged in the housing 2, and metal It is electrically connected by wires 4A, 4B, 4C (4).

そして本発明の電子デバイスパッケージ１Ａ（１）は、前記電子デバイス１０において、前記機能素子１３及び電極１２が配された前記半導体基板１１の一面を覆うように第一保護層１５と第二保護層１６とが順に積層されており、前記第二保護層１６は導電性を有し、該第二保護層１６と、前記外部端子３の一部とが電気的に接続されていることを特徴とする［図１（ａ）］。その際、外部端子３の一部３Ｅは、機能素子１３と電気的に接続されていない特定の電極１４と金属ワイヤ４Ｅ（４）によって電気的に接続されており、特定の電極１４は、第二保護層１６のみによって覆われる構成とする［図１（ｂ）］。   The electronic device package 1A (1) of the present invention includes a first protective layer 15 and a second protective layer so as to cover one surface of the semiconductor substrate 11 on which the functional element 13 and the electrode 12 are arranged in the electronic device 10. 16, the second protective layer 16 has conductivity, and the second protective layer 16 and a part of the external terminal 3 are electrically connected. [FIG. 1 (a)]. At that time, a part 3E of the external terminal 3 is electrically connected to a specific electrode 14 that is not electrically connected to the functional element 13 and a metal wire 4E (4). It is set as the structure covered only by the two protective layers 16 [FIG.1 (b)].

図７に示すように、従来の電子デバイスパッケージ１２０では、外部環境の汚染から電子デバイス１１０を保護する目的で、ゲル等からなる保護層１１６が表面に形成されている。しかしながら、静電気は物や空気が接触した際に発生するため、電子デバイス１１０の最表面（保護層１１６の表面）に帯電しやすい傾向があった。すなわち、この構造では保護層表面の帯電は防止できず、デバイスの特性に影響を与える虞があった。   As shown in FIG. 7, in the conventional electronic device package 120, a protective layer 116 made of gel or the like is formed on the surface for the purpose of protecting the electronic device 110 from contamination of the external environment. However, since static electricity is generated when an object or air comes into contact, the outermost surface of the electronic device 110 (the surface of the protective layer 116) tends to be easily charged. In other words, this structure cannot prevent the surface of the protective layer from being charged, which may affect the characteristics of the device.

なお、従来の電子デバイスパッケージ１１０は、半導体基板１１１、前記半導体基板１１１の一面上に配された電極１１５、及び前記半導体基板１１１の一面上に配され、前記電極１１５と電気的に接続された機能素子１１２を少なくとも備える電子デバイス１１０が、筐体１２２内に配され、前記電極１１５と前記筐体１２２に配された外部端子１２４とが金属ワイヤ１２３によって電気的に接続されてなる構成を備えるものとする。   The conventional electronic device package 110 includes a semiconductor substrate 111, an electrode 115 disposed on one surface of the semiconductor substrate 111, and a surface disposed on one surface of the semiconductor substrate 111 and electrically connected to the electrode 115. An electronic device 110 including at least a functional element 112 is disposed in a housing 122, and the electrode 115 and an external terminal 124 disposed in the housing 122 are electrically connected by a metal wire 123. Shall.

そこで、本発明においては、電子デバイス１０上に第一保護層１５を配し、さらにその上に導電性の第二保護層１６を配し、この第二保護層１６が外部と電気的に導通をとる構造とした。これにより本発明の電子デバイスパッケージ１Ａ（１）は、外部汚染から電子デバイス１０を保護するとともに、第二保護層１６により、デバイス表面に帯電した静電気（電荷）を除去することができる。その結果、本発明の電子デバイスパッケージ１Ａ（１）は、電子デバイス１０表面における帯電防止効果を向上させ、電気的特性が安定し信頼性に優れたものとなる。   Therefore, in the present invention, the first protective layer 15 is disposed on the electronic device 10, and the conductive second protective layer 16 is disposed thereon, and the second protective layer 16 is electrically connected to the outside. It was set as the structure which takes. Thus, the electronic device package 1A (1) of the present invention can protect the electronic device 10 from external contamination and can remove static electricity (charge) charged on the device surface by the second protective layer 16. As a result, the electronic device package 1A (1) of the present invention improves the antistatic effect on the surface of the electronic device 10 and has stable electrical characteristics and excellent reliability.

図１（ａ）に示すように、本発明において、電子デバイス１０は、例えば平板状の半導体基板１１を基材とし、この半導体基板１１の一面上に機能素子１３が配されてなる。また、前記一面において、外縁域には、前記機能素子１３と電気的に接続された電極（パッド部）１２が配されている。
このような電子デバイス１０は、半導体基板１１の一面側を上にして、反対側の面（底面）を接着剤５等により筐体２に固定されている。また、電極１２は金属ワイヤ４を介して筐体２に設けられた外部端子３に実装され、電子デバイスパッケージ１Ａ（１）を構成する。 As shown in FIG. 1A, in the present invention, an electronic device 10 includes, for example, a flat semiconductor substrate 11 as a base material, and functional elements 13 are arranged on one surface of the semiconductor substrate 11. In the one surface, an electrode (pad portion) 12 electrically connected to the functional element 13 is disposed in the outer edge region.
In such an electronic device 10, the one surface side of the semiconductor substrate 11 is faced up, and the opposite surface (bottom surface) is fixed to the housing 2 with an adhesive 5 or the like. Further, the electrode 12 is mounted on the external terminal 3 provided in the housing 2 via the metal wire 4, and constitutes the electronic device package 1A (1).

そして本実施形態の電子デバイスパッケージ１Ａ（１）においては、図１（ａ）に示すように、電子デバイス１０の上面を覆うように第一保護層１５を配し、第一保護層１５の上に導電性の第二保護層１６を形成している。また、この際、第二保護層１６は導電性であるため、金属ワイヤ４Ａ、４Ｂ、４Ｃ（４）も含め電子デバイス１０の回路部に接してはならない。金属ワイヤ４Ａ、４Ｂ、４Ｃ（４）は、第一保護層１５の中を通過して、電子デバイス１０の電極１２Ａ、１２Ｂ、１２Ｃ（１２）へ個別に接続されている。   In the electronic device package 1A (1) of the present embodiment, as shown in FIG. 1A, the first protective layer 15 is disposed so as to cover the upper surface of the electronic device 10, and the first protective layer 15 is A conductive second protective layer 16 is formed on the substrate. At this time, since the second protective layer 16 is conductive, the second protective layer 16 should not contact the circuit portion of the electronic device 10 including the metal wires 4A, 4B, and 4C (4). The metal wires 4A, 4B, 4C (4) pass through the first protective layer 15 and are individually connected to the electrodes 12A, 12B, 12C (12) of the electronic device 10.

そして、第二保護層１６は外部と電気的に導通をとっている。例えば本実施形態では、図１（ｂ）に示すように、前記半導体基板１１の一面上に電極１２とは別の導電層１４が配されており、前記導電層１４と前記第二保護層１６とが電気的に接続されている。   The second protective layer 16 is electrically connected to the outside. For example, in this embodiment, as shown in FIG. 1B, a conductive layer 14 different from the electrode 12 is disposed on one surface of the semiconductor substrate 11, and the conductive layer 14 and the second protective layer 16 are arranged. And are electrically connected.

図１（ｃ）は、電子デバイス１０の一例を模式的に示す平面図であり、ここでは、電極１２及び導電層１４と、第一保護層１５及び第二保護層１６との重なり合いを模式的に示している。
図１（ｃ）から明らかなように、電子デバイス１０のうち、該導電層１４を除く部位に第一保護層１５を配し、電子デバイス１０の全面に第二保護層１６を配している。すなわち、導電層１４は第一保護層１５から露出しており、第二保護層１６は該導電層１４上に直接配されている。これにより前記第二保護層１６は前記導電層１４と電気的に接続されたものとなる。 FIG. 1C is a plan view schematically showing an example of the electronic device 10. Here, the overlap of the electrode 12 and the conductive layer 14 with the first protective layer 15 and the second protective layer 16 is schematically shown. It shows.
As is clear from FIG. 1C, the first protective layer 15 is disposed on the electronic device 10 except for the conductive layer 14, and the second protective layer 16 is disposed on the entire surface of the electronic device 10. . That is, the conductive layer 14 is exposed from the first protective layer 15, and the second protective layer 16 is directly disposed on the conductive layer 14. As a result, the second protective layer 16 is electrically connected to the conductive layer 14.

前記導電層１４は、金属ワイヤ４Ｅ（４）を用いることにより、前記筐体２に設けられた外部端子３Ｅ（３）を介してグランド（不図示）と電気的に接続されている。これにより、第二保護層１６に帯電した静電気を除去することができ、電子デバイス１０側に発生した電気的不具合を抑制できる。ゆえに、本実施形態の電子デバイスパッケージ１Ａ（１）では、金属ワイヤ４Ｅ（４）のことを、特に「グランド用金属ワイヤ」とも呼ぶ。
なお、図１（ｃ）は、導電層１４を電極１２Ａ、１２Ｂ、１２Ｃ（１２）と同様に、半導体基板１１上に配した構成を例示しているが、導電層１４のみ半導体基板１１とは別体をなす他の基板上に設けてなる構成としてもよい。 The conductive layer 14 is electrically connected to a ground (not shown) through an external terminal 3E (3) provided in the housing 2 by using a metal wire 4E (4). Thereby, the static electricity charged in the second protective layer 16 can be removed, and an electrical failure occurring on the electronic device 10 side can be suppressed. Therefore, in the electronic device package 1A (1) of the present embodiment, the metal wire 4E (4) is particularly referred to as a “ground metal wire”.
FIG. 1C illustrates a configuration in which the conductive layer 14 is arranged on the semiconductor substrate 11 like the electrodes 12A, 12B, and 12C (12), but only the conductive layer 14 is the semiconductor substrate 11. It is good also as a structure provided on the other board | substrate which makes another body.

第一保護層１５としては、絶縁性を備えるとともに、耐環境特性に優れたシリコーンゲル等が用いられる。
また、第二保護層１６としては、導電性を備えた、イオン性の高分子導電性ゲル、ゲル中に導電性粒子（たとえば、カーボン等）を含むもの等が用いられる。
このような構造を有する保護層は、電子デバイス１０上にシリコーンゲル等をディスペンス後、硬化させることにより第一保護層１５を形成し、その後、第一保護層１５の上から、イオン性の高分子導電性ゲルや、ゲル中に導電性粒子を含むもの等をディスペンスし硬化させることにより第二保護層１６を形成することができる。 As the first protective layer 15, a silicone gel or the like that has insulating properties and excellent environmental resistance is used.
As the second protective layer 16, an ionic polymer conductive gel having conductivity, a material containing conductive particles (such as carbon) in the gel, or the like is used.
The protective layer having such a structure forms a first protective layer 15 by dispensing a silicone gel or the like on the electronic device 10 and then curing it, and then forming an ionic high layer on the first protective layer 15. The second protective layer 16 can be formed by dispensing and curing a molecular conductive gel or a gel containing conductive particles.

＜第二実施形態＞
図２は、本発明の電子デバイスパッケージ１Ｂ（１）の一構成例を模式的に示す図であり、（ａ）と（ｂ）は断面図を、（ｃ）は平面図を表している。図２（ａ）は図２（ｃ）のＡａ−Ａａ部分の断面に、図２（ｂ）は図２（ｃ）のＡｂ−Ａｂ部分の断面に、それぞれ相当する。
なお、以下に示す説明では、上述した第一実施形態と異なる部分についてのみ説明し、第一実施形態と同様の部分については、その説明を省略する。 <Second embodiment>
FIG. 2 is a diagram schematically showing a configuration example of the electronic device package 1B (1) of the present invention, in which (a) and (b) are cross-sectional views and (c) is a plan view. 2A corresponds to the cross section of the Aa-Aa portion of FIG. 2C, and FIG. 2B corresponds to the cross section of the Ab-Ab portion of FIG. 2C.
In the following description, only parts different from the above-described first embodiment will be described, and descriptions of parts similar to the first embodiment will be omitted.

上述した第一実施形態では、第一保護層１５が電子デバイス１０の上面にのみ配されていたが（図１参照）、本実施形態の電子デバイスパッケージ１Ｂ（１）では、第一保護層１５を電子デバイス１０と筐体２との間を埋めるとともに、電子デバイス１０を全て覆うように、パッケージ内部に充填させた構造としている。そして、筐体２に配された３つの外部端子３Ａ、３Ｂ、３Ｃ（３）と、電子デバイス１０の電極１２Ａ、１２Ｂ、１２Ｃ（１２）とを各々接続する金属ワイヤ４Ａ、４Ｂ、４Ｃ（４）は、その全て（全長に亘って）が第一保護層１５の内部に埋設された構成をとる。   In the first embodiment described above, the first protective layer 15 is disposed only on the upper surface of the electronic device 10 (see FIG. 1). However, in the electronic device package 1B (1) of the present embodiment, the first protective layer 15 is disposed. Is embedded in the package so as to fill the space between the electronic device 10 and the housing 2 and to cover the entire electronic device 10. Then, the metal wires 4A, 4B, 4C (4) connecting the three external terminals 3A, 3B, 3C (3) arranged in the housing 2 and the electrodes 12A, 12B, 12C (12) of the electronic device 10 respectively. ) Has a configuration in which all (over the entire length) are embedded in the first protective layer 15.

これに対して、導電層１４と接続された金属ワイヤ４Ｅ（４）は、第一保護層１５と第二保護層１６を通過し、筐体２に設けられた外部端子３Ｅ（３）を介してグランド（不図示）と電気的に接続されている。これにより、第二保護層１６に帯電した静電気を除去することができ、電子デバイス１０側に発生する電気的不具合を抑制できる。ゆえに、本実施形態の電子デバイスパッケージ１Ｂ（１）では、金属ワイヤ４Ｅ（４）のことを、特に「グランド用金属ワイヤ」とも呼ぶ。   On the other hand, the metal wire 4E (4) connected to the conductive layer 14 passes through the first protective layer 15 and the second protective layer 16, and passes through the external terminal 3E (3) provided in the housing 2. Are electrically connected to a ground (not shown). Thereby, the static electricity charged in the second protective layer 16 can be removed, and an electrical failure occurring on the electronic device 10 side can be suppressed. Therefore, in the electronic device package 1B (1) of the present embodiment, the metal wire 4E (4) is particularly referred to as a “ground metal wire”.

ゆえに、本実施形態の電子デバイスパッケージ１Ｂ（１）によれば、第二保護層１６は、第一保護層１５の上面の一部又は全部を覆うように設けられているので、第二保護層１６がデバイスの回路部に接することを確実に防ぐことができる。
なお、図２（ｃ）は、導電層１４を電極１２Ａ、１２Ｂ、１２Ｃ（１２）と同様に、半導体基板１１上に配した構成を例示しているが、導電層１４のみ半導体基板１１とは別体をなす他の基板（不図示）上に設けてなる構成としてもよい。 Therefore, according to the electronic device package 1 </ b> B (1) of the present embodiment, the second protective layer 16 is provided so as to cover part or all of the upper surface of the first protective layer 15. 16 can be reliably prevented from coming into contact with the circuit portion of the device.
2C illustrates a configuration in which the conductive layer 14 is disposed on the semiconductor substrate 11 like the electrodes 12A, 12B, and 12C (12). However, only the conductive layer 14 is the semiconductor substrate 11. It is good also as a structure provided on the other board | substrate (not shown) which makes another body.

＜第三実施形態＞
図３は、本発明の電子デバイスパッケージ１Ｃ（１）の一構成例を模式的に示す図であり、（ａ）と（ｂ）は断面図を、（ｃ）は平面図を表している。図３（ａ）は図３（ｃ）のＡａ−Ａａ部分の断面に、図３（ｂ）は図３（ｃ）のＡｂ−Ａｂ部分の断面に、それぞれ相当する。
なお、以下に示す説明では、上述した実施形態と異なる部分についてのみ説明し、第一実施形態と同様の部分については、その説明を省略する。 <Third embodiment>
FIGS. 3A and 3B are diagrams schematically showing a configuration example of the electronic device package 1C (1) of the present invention, in which FIGS. 3A and 3B are sectional views and FIG. 3C is a plan view. 3A corresponds to the cross section of the Aa-Aa portion of FIG. 3C, and FIG. 3B corresponds to the cross section of the Ab-Ab portion of FIG. 3C.
In the following description, only the parts different from the above-described embodiment will be described, and the description of the same parts as in the first embodiment will be omitted.

本実施形態の電子デバイスパッケージ１Ｃ（１）では、筐体２に外部端子３Ａ、３Ｂ、３Ｃ（３）に加えて外部端子６を設け、この外部端子６と第二保護層１６とを、金属ワイヤ７を介して電気的に接続している。この場合、金属ワイヤの一端は外部端子６と接続され、他端は第二保護層１６上または内部に配される。そして、この外部端子６を例えばグランドに接続することにより、第二保護層１６に帯電した静電気を逃がすことが可能となる。特に、このようにグランドに接続した構成においては、金属ワイヤ７をグランド用金属ワイヤと呼ぶことにする。   In the electronic device package 1C (1) of the present embodiment, the housing 2 is provided with the external terminals 6 in addition to the external terminals 3A, 3B, 3C (3), and the external terminals 6 and the second protective layer 16 are made of metal. Electrical connection is made via a wire 7. In this case, one end of the metal wire is connected to the external terminal 6 and the other end is disposed on or inside the second protective layer 16. Then, by connecting the external terminal 6 to, for example, the ground, it is possible to release static electricity charged in the second protective layer 16. In particular, in such a configuration connected to the ground, the metal wire 7 is referred to as a ground metal wire.

一方、筐体２に配された３つの外部端子３Ａ、３Ｂ、３Ｃ（３）と、電子デバイス１０の電極１２Ａ、１２Ｂ、１２Ｃ（１２）とを各々接続する金属ワイヤ４Ａ、４Ｂ、４Ｃ（４）は、その全て（全長に亘って）が第一保護層１５の内部に埋設された構成をとる。
このような構造により、第二保護層１６に帯電した静電気をより確実に除去することができ、電子デバイス１０側に発生した電気的不具合を抑制できる。 On the other hand, metal wires 4A, 4B, and 4C (4) that connect the three external terminals 3A, 3B, and 3C (3) arranged in the housing 2 and the electrodes 12A, 12B, and 12C (12) of the electronic device 10, respectively. ) Has a configuration in which all (over the entire length) are embedded in the first protective layer 15.
With such a structure, the static electricity charged in the second protective layer 16 can be more reliably removed, and electrical defects occurring on the electronic device 10 side can be suppressed.

次に、本発明を半導体圧力センサパッケージに適用した例について説明する。
図４は、半導体圧力センサパッケージ３０の一構成例を模式的に示す図であり、（ａ）と（ｂ）は断面図を、（ｃ）は平面図を表している。図４（ａ）は図４（ｃ）のＡａ−Ａａ部分の断面に、図４（ｂ）は図４（ｃ）のＡｂ−Ａｂ部分の断面に、それぞれ相当する。
なお、以下に示す説明では、上述した実施形態と異なる部分についてのみ説明し、第一実施形態と同様の部分については、その説明を省略する。 Next, an example in which the present invention is applied to a semiconductor pressure sensor package will be described.
4A and 4B are diagrams schematically showing a configuration example of the semiconductor pressure sensor package 30. FIGS. 4A and 4B are cross-sectional views, and FIG. 4C is a plan view. 4A corresponds to the cross section of the Aa-Aa portion of FIG. 4C, and FIG. 4B corresponds to the cross section of the Ab-Ab portion of FIG. 4C.
In the following description, only the parts different from the above-described embodiment will be described, and the description of the same parts as in the first embodiment will be omitted.

この半導体センサ２０は、シリコン等からなる半導体基板２１の一部が薄く加工されてなるダイアフラム部２２（感圧部）と、圧力による該ダイアフラム部２２の歪抵抗の変化を測定するために複数配された、感圧素子としての歪ゲージ２３と、前記一面において、前記ダイアフラム部２２を除いた外縁域に配され、前記歪ゲージ２３ごとに電気的に接続された電極（パッド部）２４と、半導体基板２１と接合されたガラス基板等からなる台座基板２５等を備えている。   A plurality of semiconductor sensors 20 are arranged in order to measure a diaphragm portion 22 (pressure-sensitive portion) in which a part of a semiconductor substrate 21 made of silicon or the like is thinly processed and a change in strain resistance of the diaphragm portion 22 due to pressure. A strain gauge 23 as a pressure-sensitive element, and an electrode (pad part) 24 disposed on the outer edge area excluding the diaphragm portion 22 and electrically connected to each strain gauge 23 on the one surface; A base substrate 25 made of a glass substrate or the like bonded to the semiconductor substrate 21 is provided.

そして、半導体センサ２０は、ダイアフラム部２２が配された面を上にして、反対側の面（底面）を接着剤３１等により筐体３２に固定されている。また、金属ワイヤ３３を介して筐体３２に設けられた外部端子３４に実装され、パッケージ３０に内蔵される。このパッケージ３０は、圧力導入口３５を備えている。これによりこの半導体センサ２０は、相対圧型の圧力センサとして機能する。   The semiconductor sensor 20 is fixed to the housing 32 with an adhesive 31 or the like on the opposite surface (bottom surface) with the surface on which the diaphragm portion 22 is disposed facing upward. Further, it is mounted on an external terminal 34 provided on the housing 32 via a metal wire 33 and is built in the package 30. The package 30 includes a pressure introduction port 35. Thus, the semiconductor sensor 20 functions as a relative pressure type pressure sensor.

このような半導体センサ２０は、ダイアフラム部２２が圧力を受けて撓むと、各歪ゲージ２３にダイアフラム部２２の歪み量に応じた応力が発生し、この応力に応じて歪ゲージ２３の抵抗値が変化する。この抵抗値変化を電気信号として取り出すことにより、半導体センサ２０は圧力を検出する。   In such a semiconductor sensor 20, when the diaphragm portion 22 is bent under pressure, a stress corresponding to the strain amount of the diaphragm portion 22 is generated in each strain gauge 23, and the resistance value of the strain gauge 23 is corresponding to the stress. Change. By taking out this change in resistance value as an electrical signal, the semiconductor sensor 20 detects pressure.

このような半導体圧力センサパッケージ３０では、半導体センサ２０を覆うように第一保護層２６が配され、さらにその上に導電性の第二保護層２７が配されており、この第二保護層２７が外部と電気的に導通をとる構造とされている。これにより外部汚染から半導体センサ２０を保護するとともに、第二保護層２７に帯電した静電気を除去することができる。その結果、この半導体圧力センサパッケージ３０は、センサ表面における帯電防止効果を向上させ、センサ電気的特性が安定し信頼性に優れたものとなる。   In such a semiconductor pressure sensor package 30, a first protective layer 26 is disposed so as to cover the semiconductor sensor 20, and a conductive second protective layer 27 is further disposed thereon, and this second protective layer 27. Is electrically connected to the outside. Thereby, the semiconductor sensor 20 can be protected from external contamination, and static electricity charged in the second protective layer 27 can be removed. As a result, the semiconductor pressure sensor package 30 improves the antistatic effect on the sensor surface, stabilizes the sensor electrical characteristics, and has excellent reliability.

なお、上述した説明では、相対圧型の半導体圧力センサパッケージを例に挙げて説明したが、本発明は、絶対圧型の半導体圧力センサパッケージや、特殊型の半導体圧力センサパッケージに適用することもできる。
図５は、本発明を絶対圧型の半導体圧力センサパッケージに適用した場合の一構成例を模式的に示す断面図であり、（ａ）と（ｂ）は断面図を、（ｃ）は平面図を表している。図５（ａ）は図５（ｃ）のＡａ−Ａａ部分の断面に、図５（ｂ）は図５（ｃ）のＡｂ−Ａｂ部分の断面に、それぞれ相当する。
なお、以下に示す説明では、上述した実施形態と異なる部分についてのみ説明し、第一実施形態と同様の部分については、その説明を省略する。 In the above description, the relative pressure type semiconductor pressure sensor package has been described as an example. However, the present invention can also be applied to an absolute pressure type semiconductor pressure sensor package or a special type semiconductor pressure sensor package.
FIG. 5 is a cross-sectional view schematically showing an example of the configuration of the present invention applied to an absolute pressure type semiconductor pressure sensor package, where (a) and (b) are cross-sectional views, and (c) is a plan view. Represents. 5A corresponds to the cross section of the Aa-Aa portion of FIG. 5C, and FIG. 5B corresponds to the cross section of the Ab-Ab portion of FIG. 5C.
In the following description, only the parts different from the above-described embodiment will be described, and the description of the same parts as in the first embodiment will be omitted.

この半導体センサ４０は、シリコン等からなる半導体基板４１の一部が薄く加工されてなるダイアフラム部４２を有し、該半導体基板４１と、ガラス基板等からなる台座基板４３とを接合することで形成される空間部４４と、圧力による該ダイアフラム部４２の歪抵抗の変化を測定するために複数配された、感圧素子としての歪ゲージ４５と、前記一面において、前記ダイアフラム部４２を除いた外縁域に配され、前記歪ゲージ４５ごとに電気的に接続された電極（パッド部）４６等を備えている。   This semiconductor sensor 40 has a diaphragm portion 42 formed by thinly processing a part of a semiconductor substrate 41 made of silicon or the like, and is formed by bonding the semiconductor substrate 41 and a base substrate 43 made of a glass substrate or the like. A space 44 to be measured, a plurality of strain gauges 45 as pressure-sensitive elements arranged to measure a change in strain resistance of the diaphragm 42 due to pressure, and an outer edge excluding the diaphragm 42 on the one surface The electrode (pad part) 46 etc. which were distribute | arranged and were electrically connected for every said strain gauge 45 are provided.

そして、半導体センサ４０は、ダイアフラム部４２が配された面を上にして、反対側の面（底面）を接着剤５１等により筐体５２に固定されている。また、金属ワイヤ５３を介して筐体５２に設けられた外部端子５４に実装され、パッケージ５０に内蔵される。   The semiconductor sensor 40 is fixed to the housing 52 with an adhesive 51 or the like on the opposite surface (bottom surface) with the surface on which the diaphragm 42 is disposed facing up. Further, it is mounted on an external terminal 54 provided on the housing 52 via a metal wire 53 and is built in the package 50.

この場合においても、半導体センサ４０を覆うように第一保護層４７が配され、さらにその上に導電性の第二保護層４８が配されており、この第二保護層４８が外部と電気的に導通をとる構造とされている。これにより外部汚染から半導体センサ４０を保護するとともに、第二保護層４８に帯電した静電気を除去することができる。その結果、この半導体圧力センサパッケージ５０は、センサ表面における帯電防止効果を向上させ、センサ電気的特性が安定し信頼性に優れたものとなる。   Also in this case, the first protective layer 47 is disposed so as to cover the semiconductor sensor 40, and the conductive second protective layer 48 is further disposed thereon. The second protective layer 48 is electrically connected to the outside. It is set as the structure which takes electric conduction. Thereby, the semiconductor sensor 40 can be protected from external contamination, and static electricity charged in the second protective layer 48 can be removed. As a result, the semiconductor pressure sensor package 50 improves the antistatic effect on the sensor surface, stabilizes the sensor electrical characteristics, and has excellent reliability.

また、図６は、本発明を特殊型の半導体圧力センサパッケージに適用した場合の一構成例を模式的に示す断面図であり、（ａ）と（ｂ）は断面図を、（ｃ）は平面図を表している。図６（ａ）は図６（ｃ）のＡａ−Ａａ部分の断面に、図６（ｂ）は図６（ｃ）のＡｂ−Ａｂ部分の断面に、それぞれ相当する。
なお、以下に示す説明では、上述した実施形態と異なる部分についてのみ説明し、第一実施形態と同様の部分については、その説明を省略する。 FIG. 6 is a cross-sectional view schematically showing a configuration example when the present invention is applied to a special type semiconductor pressure sensor package. (A) and (b) are cross-sectional views, and (c) is a cross-sectional view. A plan view is shown. 6A corresponds to the cross section of the Aa-Aa portion of FIG. 6C, and FIG. 6B corresponds to the cross section of the Ab-Ab portion of FIG. 6C.
In the following description, only the parts different from the above-described embodiment will be described, and the description of the same parts as in the first embodiment will be omitted.

この半導体センサ６０は、半導体基板６１の一面において、その中央域の内部に該一面と略平行して広がる、基準圧力室としての空間部６２と、該空間部６２の一方側に位置する薄板化された領域によりなるダイアフラム部６３と、圧力による該ダイアフラム部６３の歪抵抗の変化を測定するために複数配された、感圧素子としての歪ゲージ６４と、前記一面において、前記ダイアフラム部６３を除いた外縁域に配され、前記歪ゲージ６４ごとに電気的に接続された電極（パッド部）６５等を備えている。   The semiconductor sensor 60 includes a space portion 62 serving as a reference pressure chamber that extends substantially parallel to the one surface of the semiconductor substrate 61 and a thin plate positioned on one side of the space portion 62. A diaphragm portion 63 formed by the region formed, a plurality of strain gauges 64 as pressure-sensitive elements arranged to measure a change in strain resistance of the diaphragm portion 63 due to pressure, and the diaphragm portion 63 on the one surface. An electrode (pad part) 65 and the like that are disposed in the outer peripheral area and are electrically connected to each strain gauge 64 are provided.

そして、半導体センサ６０は、ダイアフラム部６３が配された面を上にして、接着剤７１等により筐体７２に固定されている。また、金属ワイヤ７３を介して筐体７２に設けられた外部端子７４に実装され、パッケージ７０に内蔵される。   The semiconductor sensor 60 is fixed to the housing 72 with an adhesive 71 or the like with the surface on which the diaphragm 63 is disposed facing up. Further, it is mounted on an external terminal 74 provided on the casing 72 via a metal wire 73 and is built in the package 70.

この場合においても、半導体センサ６０を覆うように第一保護層６６が配され、さらにその上に導電性の第二保護層６７が配されており、この第二保護層６７が外部と電気的に導通をとる構造とされている。これにより外部汚染から半導体センサ６０を保護するとともに、第二保護層６７に帯電した静電気を除去することができる。その結果、この半導体圧力センサパッケージ７０は、センサ表面における帯電防止効果を向上させ、センサ電気的特性が安定し信頼性に優れたものとなる。   Also in this case, the first protective layer 66 is disposed so as to cover the semiconductor sensor 60, and the conductive second protective layer 67 is further disposed thereon, and the second protective layer 67 is electrically connected to the outside. It is set as the structure which takes electric conduction. Thereby, the semiconductor sensor 60 can be protected from external contamination, and static electricity charged in the second protective layer 67 can be removed. As a result, the semiconductor pressure sensor package 70 improves the antistatic effect on the sensor surface, stabilizes the sensor electrical characteristics, and has excellent reliability.

なお、図５〜図６では、図１に示したものと同様の構成を有するものを例として挙げたが、図２〜図３に示したものと同様の構成としてもよい。   5 to 6 exemplify a configuration having the same configuration as that shown in FIG. 1, the configuration may be the same as that shown in FIGS. 2 to 3.

以上、本発明の電子デバイスパッケージについて説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。   Although the electronic device package of the present invention has been described above, the present invention is not limited to this and can be appropriately changed without departing from the spirit of the invention.

本発明は、各種電子デバイスがパッケージ内に配されてなる電子デバイスパッケージに広く適用可能である。   The present invention can be widely applied to an electronic device package in which various electronic devices are arranged in a package.

本発明に係る電子デバイスパッケージの一例を示す図。The figure which shows an example of the electronic device package which concerns on this invention. 本発明に係る電子デバイスパッケージの他の一例を示す図。The figure which shows another example of the electronic device package which concerns on this invention. 本発明に係る電子デバイスパッケージの他の一例を示す図。The figure which shows another example of the electronic device package which concerns on this invention. 半導体圧力センサパッケージ（相対圧型）に適用した一例を示す図。The figure which shows an example applied to the semiconductor pressure sensor package (relative pressure type). 半導体圧力センサパッケージ（絶対圧型）に適用した一例を示す図。The figure which shows an example applied to the semiconductor pressure sensor package (absolute pressure type). 半導体圧力センサパッケージ（特殊型）に適用した一例を示す図。The figure which shows an example applied to the semiconductor pressure sensor package (special type). 従来の電子デバイスパッケージの一例を示す断面図。Sectional drawing which shows an example of the conventional electronic device package.

符号の説明Explanation of symbols

１Ａ〜１Ｄ（１） 電子デバイスパッケージ、２ 筐体、３ 外部端子、４ 金属ワイヤ、１０ 電子デバイス、１１ 半導体基板、１２ 電極、１３ 機能素子、１５ 第一保護層、１６ 第二保護層。   1A-1D (1) Electronic device package, 2 housing, 3 external terminal, 4 metal wire, 10 electronic device, 11 semiconductor substrate, 12 electrodes, 13 functional element, 15 first protective layer, 16 second protective layer.

Claims (4)

半導体基板、前記半導体基板の一方の面上に配された複数の電極、及び前記半導体基板の一方の面に配され、前記電極と電気的に接続された機能素子を少なくとも備える電子デバイスが、筐体内に配され、前記電極と前記筐体に配された複数の外部端子とが電気的に接続されてなる電子デバイスパッケージであって、
前記電子デバイスにおいて、前記機能素子及び電極が配された前記半導体基板の一面の少なくとも一部を覆うように絶縁性の第一保護層と第二保護層とが順に積層されており、
前記第二保護層は導電性を有し、該第二保護層と、前記外部端子の一部とが電気的に接続されていることを特徴とする電子デバイスパッケージ。 An electronic device comprising at least a semiconductor substrate, a plurality of electrodes disposed on one surface of the semiconductor substrate, and a functional element disposed on one surface of the semiconductor substrate and electrically connected to the electrode, An electronic device package that is arranged in the body and is electrically connected to the electrodes and a plurality of external terminals arranged in the housing,
In the electronic device, an insulating first protective layer and a second protective layer are sequentially laminated so as to cover at least a part of one surface of the semiconductor substrate on which the functional elements and electrodes are arranged,
The electronic device package, wherein the second protective layer has conductivity, and the second protective layer and a part of the external terminal are electrically connected. 前記半導体基板の一面上に導電層が配されており、前記導電層と前記第二保護層とが特定の金属ワイヤにより電気的に接続され、かつ、該特定の金属ワイヤが前記第二保護層のみによって覆われる構成とされていることを特徴とする請求項１に記載の電子デバイスパッケージ。   A conductive layer is disposed on one surface of the semiconductor substrate, the conductive layer and the second protective layer are electrically connected by a specific metal wire, and the specific metal wire is connected to the second protective layer. 2. The electronic device package according to claim 1, wherein the electronic device package is covered with only the first electrode. 前記半導体基板の一面上に導電層が配されており、前記導電層と前記第二保護層とが特定の金属ワイヤにより電気的に接続され、かつ、該特定の金属ワイヤが前記第一保護層と第二保護層を通過し、前記筐体に設けられた特定の外部端子を介してグランドと電気的に接続する構成とされていることを特徴とする請求項１に記載の電子デバイスパッケージ。   A conductive layer is disposed on one surface of the semiconductor substrate, the conductive layer and the second protective layer are electrically connected by a specific metal wire, and the specific metal wire is connected to the first protective layer. 2. The electronic device package according to claim 1, wherein the electronic device package is configured to pass through the second protective layer and to be electrically connected to the ground via a specific external terminal provided in the housing. 特定の金属ワイヤの一端が前記筐体に設けられた特定の外部端子を介してグランドと電気的に接続され、該特定の金属ワイヤの他端が前記第二保護層と電気的に接続する構成とされていることを特徴とする請求項１に記載の電子デバイスパッケージ。   One end of a specific metal wire is electrically connected to the ground via a specific external terminal provided in the casing, and the other end of the specific metal wire is electrically connected to the second protective layer The electronic device package according to claim 1, wherein:
JP2008322348A 2008-12-18 2008-12-18 Electronic device package Pending JP2010147227A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008322348A JP2010147227A (en) 2008-12-18 2008-12-18 Electronic device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008322348A JP2010147227A (en) 2008-12-18 2008-12-18 Electronic device package

Publications (1)

Publication Number Publication Date
JP2010147227A true JP2010147227A (en) 2010-07-01

Family

ID=42567341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008322348A Pending JP2010147227A (en) 2008-12-18 2008-12-18 Electronic device package

Country Status (1)

Country Link
JP (1) JP2010147227A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014127707A (en) * 2012-12-27 2014-07-07 Toshiba Corp Electronic component
CN109314122A (en) * 2016-06-20 2019-02-05 索尼公司 Semiconductor chip package
DE102021207675A1 (en) 2021-07-19 2023-01-19 Robert Bosch Gesellschaft mit beschränkter Haftung Pressure sensor with an antistatic surface and a method for manufacturing

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014127707A (en) * 2012-12-27 2014-07-07 Toshiba Corp Electronic component
CN109314122A (en) * 2016-06-20 2019-02-05 索尼公司 Semiconductor chip package
CN109314122B (en) * 2016-06-20 2023-06-16 索尼公司 Semiconductor chip package
DE102021207675A1 (en) 2021-07-19 2023-01-19 Robert Bosch Gesellschaft mit beschränkter Haftung Pressure sensor with an antistatic surface and a method for manufacturing

Similar Documents

Publication Publication Date Title
TWI630532B (en) Fingerprint sensing device
JP2004170390A (en) Sensor for dynamic quantity
CN105744453A (en) Capacitive Microphone With Insulated Conductive Plate
US20160209344A1 (en) Complex sensor and method of manufacturing the same
KR20160032132A (en) Surface sensor
JP2010147227A (en) Electronic device package
JP2009192424A (en) Temperature sensor and temperature sensor integrated pressure sensor
JP2007139517A (en) Method for manufacturing pressure sensor, pressure sensor, and method for mounting pressure sensor
CN107490337B (en) Strain detector and method for manufacturing the same
JP5859133B2 (en) Semiconductor device
JP2010025760A (en) Semiconductor sensor
TW201930871A (en) Humidity detection device
WO2016132590A1 (en) Capacitance-sensing humidity sensor
JP2006084231A (en) Capacity type humidity sensor and its manufacturing method
US7122757B2 (en) Contact sensor package structure
JP4706634B2 (en) Semiconductor sensor and manufacturing method thereof
JP2008218464A (en) Semiconductor device
JP2011064509A (en) Humidity sensor package, and method for manufacturing the same
JP2013122436A (en) Physical quantity sensor device
JP2010237095A (en) Capacitive humidity sensor and method of manufacturing the same
JP4882682B2 (en) Pressure sensor device
JP2004170148A (en) Absolute pressure type pressure sensor module
WO2019181771A1 (en) Humidity detection device
JP2023009938A (en) pressure sensor
CN113582126A (en) Pressure sensor packaging structure and electronic equipment