JP2010141115A - Method of manufacturing nitride semiconductor light emitting element - Google Patents

Method of manufacturing nitride semiconductor light emitting element Download PDF

Info

Publication number
JP2010141115A
JP2010141115A JP2008315791A JP2008315791A JP2010141115A JP 2010141115 A JP2010141115 A JP 2010141115A JP 2008315791 A JP2008315791 A JP 2008315791A JP 2008315791 A JP2008315791 A JP 2008315791A JP 2010141115 A JP2010141115 A JP 2010141115A
Authority
JP
Japan
Prior art keywords
layer
groove
nitride semiconductor
semiconductor light
ridge portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008315791A
Other languages
Japanese (ja)
Inventor
Yuji Matsuno
裕司 松野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008315791A priority Critical patent/JP2010141115A/en
Publication of JP2010141115A publication Critical patent/JP2010141115A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a nitride semiconductor light emitting element for suppressing deterioration of luminous efficiency. <P>SOLUTION: This method of manufacturing the nitride semiconductor light emitting element includes a process to form a ridge part 22 extending in the Y direction, and a process to form groove parts 33a and 33b extending in the Y direction so as to hold a region corresponding to the ridge part 22 between them in the X direction perpendicular to the Y direction. The process to form the groove parts 33a and 33b includes a process to form the groove part 33a in a region apart from the region corresponding to the ridge part 22 by a prescribed distance, and to form the groove part 33b in a region apart from a region corresponding to the ridge part 22 by a distance smaller than the prescribed distance, the groove part 33a is formed by scribing treatment by laser light, and the groove part 33b is formed by mechanical scribing treatment. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、窒化物半導体発光素子の製造方法に関する。   The present invention relates to a method for manufacturing a nitride semiconductor light emitting device.

従来、窒化物半導体発光素子として、所定方向に延びる細長状のリッジ部を有する半導体素子層を少なくとも備えた窒化物半導体レーザ素子が知られている(たとえば、特許文献1参照)。以下に、従来の窒化物半導体レーザ素子の一例について簡単に説明する。   Conventionally, a nitride semiconductor laser element including at least a semiconductor element layer having an elongated ridge portion extending in a predetermined direction is known as a nitride semiconductor light emitting element (see, for example, Patent Document 1). Hereinafter, an example of a conventional nitride semiconductor laser device will be briefly described.

従来の窒化物半導体レーザ素子では、第1方向に延びる細長状のリッジ部を有する半導体素子層が半導体基板上に形成されている。半導体基板上の半導体素子層は、n側半導体層、活性層およびp側半導体層がこの順番で半導体基板側から積層された構造となっている。そして、p側半導体層には第1方向に延びる細長状の凸部が設けられており、その凸部によってリッジ部が構成されている。また、p側半導体層上にはp側電極が形成されているとともに、半導体基板の裏面上にはn側電極が形成されている。   In a conventional nitride semiconductor laser element, a semiconductor element layer having an elongated ridge extending in the first direction is formed on a semiconductor substrate. The semiconductor element layer on the semiconductor substrate has a structure in which an n-side semiconductor layer, an active layer, and a p-side semiconductor layer are stacked in this order from the semiconductor substrate side. And the elongate convex part extended in a 1st direction is provided in the p side semiconductor layer, and the ridge part is comprised by the convex part. A p-side electrode is formed on the p-side semiconductor layer, and an n-side electrode is formed on the back surface of the semiconductor substrate.

また、上記した従来の窒化物半導体レーザ素子は、たとえば、以下のようなプロセスを経て製造される。   The conventional nitride semiconductor laser element described above is manufactured through the following process, for example.

すなわち、まず、有機金属気相成長(MOCVD)法などを用いて、ウェハ(半導体基板)上に、n側半導体層、活性層およびp側半導体層をこの順番でエピタキシャル成長させる。そして、フォトリソグラフィ技術およびエッチング技術などを用いて、p側半導体層の所定部分をエッチング除去する。これにより、第1方向に延びるストライプ状の凸部(リッジ部となる部分)をp側半導体層に形成する。また、真空蒸着法などを用いて、p側半導体層上にp側電極を形成し、半導体基板の裏面上にn側電極を形成する。このようにして、素子部(窒化物半導体レーザ素子となる部分)がマトリクス状に配置された構造体を得る。   That is, first, an n-side semiconductor layer, an active layer, and a p-side semiconductor layer are epitaxially grown in this order on a wafer (semiconductor substrate) using a metal organic chemical vapor deposition (MOCVD) method or the like. Then, a predetermined portion of the p-side semiconductor layer is removed by etching using a photolithography technique and an etching technique. Thereby, stripe-shaped convex portions (portions that become ridge portions) extending in the first direction are formed in the p-side semiconductor layer. Further, a p-side electrode is formed on the p-side semiconductor layer and an n-side electrode is formed on the back surface of the semiconductor substrate by using a vacuum deposition method or the like. In this way, a structure is obtained in which element portions (portions that become nitride semiconductor laser elements) are arranged in a matrix.

次に、リッジ部が延びる方向と直交する第2方向に沿って、素子部がマトリクス状に配置された構造体を劈開する。すなわち、素子部がマトリクス状に配置された構造体をバー状に分割し、素子部が第2方向に一列に配列された構造体を形成する。この後、バー状の構造体にレーザ光を照射することにより、バー状の構造体を素子部毎に分離するための溝部を第1方向に延びるように形成する。そして、素子分離用の溝部に沿って、バー状の構造体を素子部毎に分割する
特開2006−229171号公報
Next, the structure in which the element portions are arranged in a matrix is cleaved along a second direction orthogonal to the direction in which the ridge portion extends. That is, the structure in which the element portions are arranged in a matrix is divided into bars, and a structure in which the element portions are arranged in a line in the second direction is formed. Thereafter, by irradiating the bar-shaped structure with laser light, a groove for separating the bar-shaped structure for each element portion is formed to extend in the first direction. Then, the bar-shaped structure is divided for each element portion along the groove for element separation.
JP 2006-229171 A

ところで、従来では、上記した構成において、リッジ部の形成位置が素子の中心から第2方向(リッジ部が延びる方向と直交する方向)にずれている、すなわち、リッジ部が素子の一方端側に寄せられているものがある。しかしながら、このような窒化物半導体レーザ素子を従来の方法で製造しようとすると、リッジ部が寄せられた側に素子分離用の溝部を形成する際に、リッジ部に対応する領域がレーザ光の熱によって加熱されて劣化してしまう。その結果、発光効率が低下するという問題が生じる。   Conventionally, in the configuration described above, the formation position of the ridge portion is shifted from the center of the element in the second direction (a direction orthogonal to the direction in which the ridge portion extends), that is, the ridge portion is on one end side of the element. Some have been sent. However, if such a nitride semiconductor laser device is to be manufactured by a conventional method, the region corresponding to the ridge portion is formed in the region corresponding to the ridge portion when the device isolation groove is formed on the side where the ridge portion is approached. It will be heated and deteriorated. As a result, there arises a problem that the luminous efficiency is lowered.

この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、発光効率の低下を抑制することが可能な窒化物半導体発光素子の製造方法を提供することである。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method for manufacturing a nitride semiconductor light-emitting element capable of suppressing a decrease in light emission efficiency. is there.

上記目的を達成するために、本発明の一の局面による窒化物半導体発光素子の製造方法は、基板上に、第1方向に延びるリッジ部を有する半導体素子層を形成する工程と、その半導体素子層上に第1電極を形成するとともに、基板の半導体素子層が形成された面とは反対側の裏面上に第2電極を形成する工程と、第1方向と直交する第2方向においてリッジ部に対応する領域を挟むように、第1方向に延びる素子分離用の第1溝部および第2溝部を形成する工程と、第1溝部および第2溝部に沿って素子を分割する工程とを備えている。そして、第1溝部および第2溝部を形成する工程は、リッジ部に対応する領域から所定の距離を隔てた領域に第1溝部を形成し、リッジ部に対応する領域から所定の距離よりも小さい距離を隔てた領域に第2溝部を形成する工程を含み、第1溝部の形成はレーザ光によるスクライブ処理によって行い、第2溝部の形成は機械的なスクライブ処理によって行う。   In order to achieve the above object, a method of manufacturing a nitride semiconductor light emitting device according to one aspect of the present invention includes a step of forming a semiconductor device layer having a ridge portion extending in a first direction on a substrate, and the semiconductor device Forming a first electrode on the layer and forming a second electrode on the back surface of the substrate opposite to the surface on which the semiconductor element layer is formed; and a ridge portion in a second direction orthogonal to the first direction Forming a first groove portion and a second groove portion for element isolation extending in the first direction so as to sandwich a region corresponding to, and a step of dividing the element along the first groove portion and the second groove portion. Yes. In the step of forming the first groove portion and the second groove portion, the first groove portion is formed in a region separated from the region corresponding to the ridge portion by a predetermined distance, and is smaller than the predetermined distance from the region corresponding to the ridge portion. Including a step of forming the second groove portion in a region separated from the distance, the first groove portion is formed by a scribing process using a laser beam, and the second groove portion is formed by a mechanical scribing process.

この一の局面による窒化物半導体発光素子の製造方法では、上記のように、素子分離用の第2溝部(リッジ部に対応する領域からの距離が小さい方の溝部)を機械的なスクライブ処理により形成することによって、第2溝部の形成位置がリッジ部に対応する領域から近かったとしても、第2溝部の形成時にリッジ部に対応する領域が加熱されるのを抑制することができる。その結果、リッジ部に対応する領域の熱による劣化が低減されるので、発光効率が低下するのを抑制することが可能となる。また、素子分離用の第1溝部(リッジ部に対応する領域からの距離が大きい方の溝部)をレーザ光によるスクライブ処理により形成することによって、レーザ光によるスクライブ処理は刃物などの摩耗部材を必要としないので、製造コストの削減を図ることができる。なお、レーザ光によるスクライブ処理により第1溝部を形成したとしても、第1溝部の形成位置はリッジ部に対応する領域からの距離が大きいので、第1溝部の形成時に劣化の原因となるほどの熱がリッジ部に対応する領域にまで加わるのを抑制することができる。すなわち、レーザ光によるスクライブ処理により第1溝部を形成することで、発光効率が大きく低下してしまうという不都合が発生することはない。   In the method of manufacturing a nitride semiconductor light emitting device according to this one aspect, as described above, the second groove portion for element isolation (the groove portion having a smaller distance from the region corresponding to the ridge portion) is mechanically scribed. By forming, even if the formation position of the second groove portion is close to the region corresponding to the ridge portion, the region corresponding to the ridge portion can be prevented from being heated when the second groove portion is formed. As a result, since deterioration due to heat in the region corresponding to the ridge portion is reduced, it is possible to suppress a decrease in light emission efficiency. In addition, by forming the first groove portion for element isolation (the groove portion with the larger distance from the region corresponding to the ridge portion) by a scribing process using laser light, the scribing process using laser light requires a wear member such as a blade. Therefore, the manufacturing cost can be reduced. Even if the first groove portion is formed by the scribing process using the laser beam, the formation position of the first groove portion is large from the region corresponding to the ridge portion, so that heat that causes deterioration during the formation of the first groove portion is obtained. Can be prevented from being applied to the region corresponding to the ridge portion. That is, there is no inconvenience that the luminous efficiency is greatly reduced by forming the first groove portion by the scribing process using the laser beam.

上記一の局面による窒化物半導体発光素子の製造方法において、好ましくは、第2電極側から第1溝部および第2溝部を形成する。この場合には、第2電極のリッジ部に対応する領域に熱が加わりにくくなり、抵抗が高くなってしまうのを抑制することができる。これにより、発光効率の低下が抑制される。また、第1溝部および第2溝部の形成位置をリッジ部から遠ざけることができるので、リッジ部が損傷するのを抑制することができる。このため、発光効率の低下をより抑制することができる。   In the method for manufacturing a nitride semiconductor light emitting device according to the aforementioned aspect, the first groove portion and the second groove portion are preferably formed from the second electrode side. In this case, it is difficult to apply heat to the region corresponding to the ridge portion of the second electrode, and it is possible to suppress an increase in resistance. Thereby, the fall of luminous efficiency is suppressed. Moreover, since the formation position of the 1st groove part and the 2nd groove part can be kept away from a ridge part, it can suppress that a ridge part is damaged. For this reason, the fall of luminous efficiency can be suppressed more.

上記一の局面による窒化物半導体発光素子の製造方法において、第1溝部の形成領域に欠陥を集中させておくことが好ましい。このようにすれば、欠陥集中領域がリッジ部から遠ざかることになり、リッジ部に欠陥が生じるのを抑制することができる。これにより、発光効率の低下のさらなる抑制を図ることができる。   In the method for manufacturing a nitride semiconductor light emitting device according to the aforementioned aspect, it is preferable to concentrate defects in the formation region of the first groove. In this way, the defect concentration region is moved away from the ridge portion, and the occurrence of defects in the ridge portion can be suppressed. Thereby, the further suppression of the fall of luminous efficiency can be aimed at.

以上のように、本発明によれば、発光効率の低下を抑制することが可能な窒化物半導体発光素子の製造方法を容易に得ることができる。   As described above, according to the present invention, it is possible to easily obtain a method for manufacturing a nitride semiconductor light emitting device capable of suppressing a decrease in light emission efficiency.

図1は、本発明の一実施形態による窒化物半導体発光素子の製造方法を用いて製造される窒化物半導体発光素子の断面図であり、図2は、図1に示した窒化物半導体発光素子の活性層の拡大断面図である。以下に、図1および図2を参照して、本発明の一実施形態による窒化物半導体発光素子の製造方法を用いて製造される窒化物半導体発光素子の構成について説明する。   FIG. 1 is a cross-sectional view of a nitride semiconductor light emitting device manufactured using a method for manufacturing a nitride semiconductor light emitting device according to an embodiment of the present invention, and FIG. 2 is a nitride semiconductor light emitting device shown in FIG. It is an expanded sectional view of an active layer. Hereinafter, a configuration of a nitride semiconductor light emitting device manufactured using the method for manufacturing a nitride semiconductor light emitting device according to an embodiment of the present invention will be described with reference to FIGS. 1 and 2.

本実施形態の窒化物半導体発光素子の製造方法を用いて製造される窒化物半導体発光素子は窒化物半導体レーザ素子20であり、図1に示すように、n型GaN基板1上に形成された半導体素子層21を少なくとも備えている。なお、n型GaN基板1は、本発明の「基板」の一例である。   The nitride semiconductor light emitting device manufactured using the method for manufacturing a nitride semiconductor light emitting device of this embodiment is a nitride semiconductor laser device 20, and is formed on an n-type GaN substrate 1 as shown in FIG. At least a semiconductor element layer 21 is provided. The n-type GaN substrate 1 is an example of the “substrate” in the present invention.

具体的に言うと、n型GaN基板1上には、アンドープAl0.01Ga0.99Nからなるバッファ層2が約0.8μmの厚みで形成されている。そして、そのバッファ層2上に、Geがドープされたn型Al0.07Ga0.93Nからなるn型クラッド層3が約1.8μmの厚みで形成されている。 More specifically, a buffer layer 2 made of undoped Al 0.01 Ga 0.99 N is formed on the n-type GaN substrate 1 with a thickness of about 0.8 μm. An n-type cladding layer 3 made of n-type Al 0.07 Ga 0.93 N doped with Ge is formed on the buffer layer 2 with a thickness of about 1.8 μm.

n型クラッド層3上には、多重量子井戸(MQW)構造の活性層4が形成されている。この活性層4は、図2に示すように、アンドープIn0.02Ga0.98Nからなる4つの障壁層4aと、アンドープIn0.15Ga0.85Nからなる3つの井戸層4bとを含むものである。障壁層4aおよび井戸層4bは、それぞれが約20nmの厚みおよび約3.5nmの厚みを有しており、1つずつ交互に積層されている。なお、活性層4は単一量子井戸(SQW)構造であってもよい。 An active layer 4 having a multiple quantum well (MQW) structure is formed on the n-type cladding layer 3. As shown in FIG. 2, the active layer 4 includes four barrier layers 4a made of undoped In 0.02 Ga 0.98 N and three well layers 4b made of undoped In 0.15 Ga 0.85 N. The barrier layer 4a and the well layer 4b have a thickness of about 20 nm and a thickness of about 3.5 nm, respectively, and are stacked alternately one by one. The active layer 4 may have a single quantum well (SQW) structure.

活性層4上には、図1に示すように、Mgがドープされたp型Al0.07Ga0.93Nからなるp型クラッド層5が形成されている。また、p型クラッド層5には凸部が設けられており、その凸部の厚みが約0.45μmとなっているとともに、凸部以外の部分である平坦部の厚みが約0.05μmとなっている。さらに、p型クラッド層5の凸部上には、アンドープIn0.07Ga0.93Nからなるp側コンタクト層6が約3nmの厚みで形成されている。そして、p型クラッド層5の凸部とp側コンタクト層6とを含む部分がリッジ部22として機能する。なお、このリッジ部22は、共振器方向(紙面に対して垂直な方向)に延びる細長形状であり、そのX方向(リッジ部22が延びる方向と直交する方向)の幅が約1.5μmとなっている。 As shown in FIG. 1, a p-type cladding layer 5 made of p-type Al 0.07 Ga 0.93 N doped with Mg is formed on the active layer 4. The p-type cladding layer 5 is provided with a convex portion, and the thickness of the convex portion is about 0.45 μm, and the thickness of the flat portion other than the convex portion is about 0.05 μm. It has become. Further, a p-side contact layer 6 made of undoped In 0.07 Ga 0.93 N is formed on the convex portion of the p-type cladding layer 5 with a thickness of about 3 nm. A portion including the convex portion of the p-type cladding layer 5 and the p-side contact layer 6 functions as the ridge portion 22. The ridge portion 22 has an elongated shape extending in the resonator direction (perpendicular to the paper surface), and the width in the X direction (direction perpendicular to the direction in which the ridge portion 22 extends) is about 1.5 μm. It has become.

また、図示しないが、n型クラッド層3と活性層4との間には、アンドープAl0.2Ga0.8Nからなるn側キャリアブロック層が約20nmの厚みで形成されており、活性層4とp型クラッド層5との間には、p側光ガイド層およびp側キャリアブロック層が活性層4側からこの順番で形成されている。p側光ガイド層は、アンドープIn0.01Ga0.99Nからなっているとともに、約0.1μmの厚みを有している。また、p側キャリアブロック層は、アンドープAl0.2Ga0.8Nからなっているとともに、約20nmの厚みを有している。 Although not shown, an n-side carrier block layer made of undoped Al 0.2 Ga 0.8 N is formed between the n-type cladding layer 3 and the active layer 4 with a thickness of about 20 nm. Between the mold clad layer 5, a p-side light guide layer and a p-side carrier block layer are formed in this order from the active layer 4 side. The p-side light guide layer is made of undoped In 0.01 Ga 0.99 N and has a thickness of about 0.1 μm. The p-side carrier block layer is made of undoped Al 0.2 Ga 0.8 N and has a thickness of about 20 nm.

GaN基板1上に形成された半導体素子層21は、上記した種々の窒化物半導体層(2〜6)を含んでいる。そして、そのX方向の幅が約200μmとなっている。   The semiconductor element layer 21 formed on the GaN substrate 1 includes the various nitride semiconductor layers (2 to 6) described above. The width in the X direction is about 200 μm.

なお、本実施形態では、素子の一方端側(図1の左側)に欠陥集中領域23を設けることにより、それ以外の領域に生じる欠陥を低減させている。そして、リッジ部22の形成位置を素子の一方端側とは反対の他方端側(図1の右側)にずらすことで、リッジ部22を欠陥集中領域23から遠ざけるようにしている。   In the present embodiment, the defect concentration region 23 is provided on one end side (left side in FIG. 1) of the element, thereby reducing defects generated in other regions. The ridge portion 22 is moved away from the defect concentration region 23 by shifting the formation position of the ridge portion 22 to the other end side (right side in FIG. 1) opposite to the one end side of the element.

このリッジ部22上には、約1nmの厚みを有するPt層と、約10nmの厚みを有するPd層とが順次形成されている。そして、Pt層とPd層とを含む積層体がp側オーミック電極7となっている。なお、p側オーミック電極7は、本発明の「第1電極」の一例である。   On the ridge portion 22, a Pt layer having a thickness of about 1 nm and a Pd layer having a thickness of about 10 nm are sequentially formed. A stacked body including the Pt layer and the Pd layer is the p-side ohmic electrode 7. The p-side ohmic electrode 7 is an example of the “first electrode” in the present invention.

また、p型クラッド層5の平坦部上には電流ブロック層8が形成されており、その電流ブロック層8によってリッジ部22の側面が覆われている。この電流ブロック層8は、SiO2からなり、かつ、約0.2μmの厚みを有している。 A current blocking layer 8 is formed on the flat portion of the p-type cladding layer 5, and the side surface of the ridge portion 22 is covered with the current blocking layer 8. The current blocking layer 8 is made of SiO 2 and has a thickness of about 0.2 μm.

電流ブロック層8上には、電流ブロック層8の開口を介してp側オーミック電極7と接続するp側パッド電極9が形成されている。このp側パッド電極9は、約30nmの厚みを有するTi層と、約150nmの厚みを有するPd層と、約3μmの厚みを有するAu層とを含む積層体からなっており、それらは、Ti層、Pd層およびAu層の順番で下層から上層に向かって積層されている。なお、p側パッド電極9は、本発明の「第1電極」の一例である。   A p-side pad electrode 9 connected to the p-side ohmic electrode 7 through the opening of the current blocking layer 8 is formed on the current blocking layer 8. The p-side pad electrode 9 is composed of a laminate including a Ti layer having a thickness of about 30 nm, a Pd layer having a thickness of about 150 nm, and an Au layer having a thickness of about 3 μm. The layers are stacked in the order of Pd layer and Au layer from the lower layer to the upper layer. The p-side pad electrode 9 is an example of the “first electrode” in the present invention.

また、n型GaN基板1の半導体素子層21が形成された面とは反対側の裏面上には、n型GaN基板1側から順に、約6nmの厚みを有するAl層と、約10nmの厚みを有するPd層と、約300nmの厚みを有するAu層とが形成されている。そして、Al層とPd層とAu層とを含む積層体がn側電極(n側オーミック電極およびn側パッド電極)10となっている。なお、n側電極10は、本発明の「第2電極」の一例である。   Further, an Al layer having a thickness of about 6 nm and a thickness of about 10 nm are sequentially formed from the n-type GaN substrate 1 side on the back surface of the n-type GaN substrate 1 opposite to the surface on which the semiconductor element layer 21 is formed. And a Au layer having a thickness of about 300 nm. A stacked body including the Al layer, the Pd layer, and the Au layer is an n-side electrode (n-side ohmic electrode and n-side pad electrode) 10. The n-side electrode 10 is an example of the “second electrode” in the present invention.

本実施形態の窒化物半導体発光素子の製造方法では、上記のような構成の窒化物半導体レーザ素子20を製造することができる。   In the nitride semiconductor light emitting device manufacturing method of the present embodiment, the nitride semiconductor laser device 20 having the above-described configuration can be manufactured.

ところで、本実施形態の窒化物半導体発光素子の製造方法を用いると、素子のX方向の一方端側および他方端側のそれぞれに、n側電極10からn型GaN基板1の途中の深さにまで達する加工痕(切り込まれた部分)20aおよび20bが残る。一方端側の加工痕20aは、素子分離工程時にレーザ光によるスクライブ処理が行われることで形成されるものであり、他方端側の加工痕20bは、素子分離工程時に機械的なスクライブ処理が行われることで形成されるものである。なお、一方端側の加工痕20aの切り込み深さ(n型Ga基板1の厚み方向の深さ)は約40μmであるとともに、他方端側の加工痕20bの切り込み深さは約5μmである。   By the way, when the method for manufacturing a nitride semiconductor light emitting device of this embodiment is used, the n-type GaN substrate 1 has a depth halfway from the n-side electrode 10 on each of one end side and the other end side in the X direction of the device. Processing traces (cut portions) 20a and 20b that reach the depths remain. The processing mark 20a on the one end side is formed by performing a scribing process using a laser beam during the element isolation process, and the processing mark 20b on the other end side is subjected to a mechanical scribing process during the element isolation process. Is formed. The cut depth of the processing trace 20a on one end side (depth in the thickness direction of the n-type Ga substrate 1) is about 40 μm, and the cut depth of the processing trace 20b on the other end side is about 5 μm.

図3〜図11は、本発明の一実施形態による窒化物半導体発光素子の製造方法を説明するための断面図および平面図である。以下に、図1〜図11を参照して、本発明の一実施形態による窒化物半導体発光素子の製造方法(窒化物半導体レーザ素子の製造プロセス)について説明する。   3 to 11 are a cross-sectional view and a plan view for explaining a method for manufacturing a nitride semiconductor light emitting device according to an embodiment of the present invention. A method for manufacturing a nitride semiconductor light emitting device according to an embodiment of the present invention (a process for manufacturing a nitride semiconductor laser device) will be described below with reference to FIGS.

本実施形態では、まず、図3に示すように、有機金属気相成長(MOCVD)法を用いて、n型GaN基板(ウェハ)1上に、種々の窒化物半導体層(2〜6)をエピタキシャル成長させる。   In this embodiment, first, as shown in FIG. 3, various nitride semiconductor layers (2 to 6) are formed on an n-type GaN substrate (wafer) 1 by using a metal organic chemical vapor deposition (MOCVD) method. Epitaxially grow.

具体的には、欠陥集中領域23が設けられたn型GaN基板1を準備し、それをMOCVD装置にセットする。そして、基板温度を約1160℃に保持するとともに、キャリアガスとしてのH2ガスと、原料ガスとしてのNH3ガス、トリメチルガリウム(TMGa)ガスおよびトリメチルアルミニウム(TMAl)ガスとを供給し、約1.1μm/hの速度でエピタキシャル成長を行う。これにより、n型GaN基板1上に、アンドープAl0.01Ga0.99Nからなるバッファ層2(厚み:約0.8μm)が形成される。 Specifically, an n-type GaN substrate 1 provided with a defect concentration region 23 is prepared and set in an MOCVD apparatus. Then, while maintaining the substrate temperature at about 1160 ° C., H 2 gas as a carrier gas and NH 3 gas, trimethyl gallium (TMGa) gas, and trimethyl aluminum (TMAl) gas as source gases are supplied, and about 1 Epitaxial growth is performed at a speed of 1 μm / h. Thereby, the buffer layer 2 (thickness: about 0.8 μm) made of undoped Al 0.01 Ga 0.99 N is formed on the n-type GaN substrate 1.

この後、n型ドーパントであるGeを含むモノゲルマン(GeH4)ガスを原料ガスとして新たに加えて、約1.1μm/hの速度でエピタキシャル成長を行うことによって、バッファ層2上に、Geがドープされたn型Al0.07Ga0.93Nからなるn型クラッド層3(厚み:約1.8μm)を形成する。そして、GeH4ガスの供給を止め 約1μm/hの速度でエピタキシャル成長を行うことにより、n型クラッド層3上に、アンドープAl0.2Ga0.8Nからなるn側キャリアブロック層(厚み:約20nm)を形成する。なお、図面の簡略化のため、n側キャリアブロック層は図示していない。 Thereafter, a monogermane (GeH 4 ) gas containing Ge as an n-type dopant is newly added as a source gas, and epitaxial growth is performed at a rate of about 1.1 μm / h, whereby Ge is formed on the buffer layer 2. An n-type cladding layer 3 (thickness: about 1.8 μm) made of doped n-type Al 0.07 Ga 0.93 N is formed. Then, by stopping the supply of GeH 4 gas and performing epitaxial growth at a rate of about 1 μm / h, an n-side carrier block layer (thickness: about 20 nm) made of undoped Al 0.2 Ga 0.8 N is formed on the n-type cladding layer 3. Form. For simplification of the drawing, the n-side carrier block layer is not shown.

次に、基板温度を約1160℃から約850℃に下げる。そして、キャリアガスとしてのN2ガスと、原料ガスとしてのNH3ガス、トリエチルガリウム(TEGa)ガスおよびトリメチルインジウム(TMIn)ガスとを供給することにより、n側キャリアブロック層(図示せず)上に、アンドープIn0.02Ga0.98Nからなる4つの障壁層4a(図2参照)と、アンドープIn0.15Ga0.85Nからなる3つの井戸層4b(図2参照)とを約0.25μm/hの速度で1つずつ交互にエピタキシャル成長させる。これにより、4つの障壁層4a(厚み:約20nm)と3つの井戸層4b(厚み:約3.5nm)とを含むMQW構造の活性層4が形成される。 Next, the substrate temperature is lowered from about 1160 ° C. to about 850 ° C. Then, by supplying N 2 gas as a carrier gas and NH 3 gas, triethyl gallium (TEGa) gas and trimethyl indium (TMIn) gas as source gases, an n-side carrier block layer (not shown) is provided. Furthermore, the four barrier layers 4a (see FIG. 2) made of undoped In 0.02 Ga 0.98 N and the three well layers 4b (see FIG. 2) made of undoped In 0.15 Ga 0.85 N have a speed of about 0.25 μm / h. Are alternately epitaxially grown one by one. As a result, the active layer 4 having the MQW structure including the four barrier layers 4a (thickness: about 20 nm) and the three well layers 4b (thickness: about 3.5 nm) is formed.

続いて、同様の条件でエピタキシャル成長を行うことによって、活性層4上に、アンドープIn0.01Ga0.99Nからなるp側光ガイド層(厚み:約0.1μm)を形成する。この後、原料ガスをNH3ガス、TMGaガスおよびTMAlガスに変更し、約1.2μm/hの速度でエピタキシャル成長を行うことにより、p側光ガイド層上に、アンドープAl0.2Ga0.8Nからなるp側キャリアブロック層(厚み:約20nm)を形成する。なお、図面の簡略化のため、p側光ガイド層およびp側キャリアブロック層は図示していない。 Subsequently, a p-side light guide layer (thickness: about 0.1 μm) made of undoped In 0.01 Ga 0.99 N is formed on the active layer 4 by performing epitaxial growth under the same conditions. Thereafter, the raw material gas is changed to NH 3 gas, TMGa gas, and TMAl gas, and epitaxial growth is performed at a rate of about 1.2 μm / h, whereby the p-side light guide layer is made of undoped Al 0.2 Ga 0.8 N. A p-side carrier block layer (thickness: about 20 nm) is formed. For simplification of the drawing, the p-side light guide layer and the p-side carrier block layer are not shown.

次に、基板温度を約850℃から約1160℃に上げる。そして、p型ドーパントであるMgを含むシクロペンタジエニルマグネシウム(Mg(C552)ガスを原料ガスとして新たに加えて、約1.1μm/hの速度でエピタキシャル成長を行うことにより、p側キャリアブロック層(図示せず)上に、Mgがドープされたp型Al0.07Ga0.93Nからなるp型クラッド層5(厚み:約0.45μm)を形成する。さらに、基板温度を約1160℃から約850℃に下げるとともに、Mg(C552ガスの供給を止め、約0.25μm/hの速度でエピタキシャル成長を行うことにより、p型クラッド層5上に、アンドープIn0.07Ga0.93Nからなるp側コンタクト層6(厚み:約3nm)を形成する。 Next, the substrate temperature is increased from about 850 ° C. to about 1160 ° C. Then, a cyclopentadienylmagnesium (Mg (C 5 H 5 ) 2 ) gas containing Mg as a p-type dopant is newly added as a source gas, and epitaxial growth is performed at a rate of about 1.1 μm / h, A p-type cladding layer 5 (thickness: about 0.45 μm) made of p-type Al 0.07 Ga 0.93 N doped with Mg is formed on a p-side carrier block layer (not shown). Further, the substrate temperature is lowered from about 1160 ° C. to about 850 ° C., the supply of Mg (C 5 H 5 ) 2 gas is stopped, and epitaxial growth is performed at a rate of about 0.25 μm / h, whereby the p-type cladding layer 5 A p-side contact layer 6 (thickness: about 3 nm) made of undoped In 0.07 Ga 0.93 N is formed thereon.

上記のようにして、n型GaN基板1上に、種々の窒化物半導体層(2〜6)からなる半導体素子層21を形成する。なお、この半導体素子層21には、n型GaN基板1の欠陥が伝播する。すなわち、欠陥集中領域23が半導体素子層21にも設けられた状態となる。   As described above, the semiconductor element layer 21 composed of various nitride semiconductor layers (2 to 6) is formed on the n-type GaN substrate 1. Note that defects of the n-type GaN substrate 1 propagate to the semiconductor element layer 21. That is, the defect concentration region 23 is also provided in the semiconductor element layer 21.

次に、図4に示すように、p側コンタクト層6上のリッジ部22に対応する領域にエッチングマスク(SiO2膜)30を形成した後、Cl2ガスによる反応性イオンエッチング法を用いて、p側コンタクト層6の上面からp型クラッド層5の途中の深さ(p型クラッド層5の上面から約0.4μmの深さ)までをエッチング除去する。続いて、エッチングマスク30を除去する。これにより、図5に示すように、半導体素子層21に、Y方向(第1方向)に延びるストライプ状のリッジ部(p型クラッド層5の凸部とp側コンタクト層6とを含む部分)22が形成される。なお、半導体素子層21にリッジ部22を形成する際には、そのリッジ部22が欠陥集中領域23から遠ざかるようにする。このため、互いに隣り合うリッジ部22の間隔が大きい部分と小さい部分とが混在することになる。 Next, as shown in FIG. 4, after forming an etching mask (SiO 2 film) 30 in a region corresponding to the ridge portion 22 on the p-side contact layer 6, a reactive ion etching method using Cl 2 gas is used. Then, etching is removed from the upper surface of the p-side contact layer 6 to a depth in the middle of the p-type cladding layer 5 (a depth of about 0.4 μm from the upper surface of the p-type cladding layer 5). Subsequently, the etching mask 30 is removed. As a result, as shown in FIG. 5, the semiconductor element layer 21 has a striped ridge portion extending in the Y direction (first direction) (a portion including the convex portion of the p-type cladding layer 5 and the p-side contact layer 6). 22 is formed. When the ridge portion 22 is formed in the semiconductor element layer 21, the ridge portion 22 is moved away from the defect concentration region 23. For this reason, a part with a large space | interval of the adjacent ridge part 22 and a small part will be mixed.

この後、図6に示すように、プラズマCVD法を用いて、約0.2μmの厚みを有するSiO2膜を全面上に形成した後、そのSiO2膜のリッジ部22に対応する領域を除去することによって、リッジ部22に対応する領域に開口を持ち、かつ、リッジ部22の側面を覆う電流ブロック層(約0.2μmの厚みを有するSiO2膜)8をp型クラッド層5の平坦部上に形成する。 Thereafter, as shown in FIG. 6, a SiO 2 film having a thickness of about 0.2 μm is formed on the entire surface by plasma CVD, and then the region corresponding to the ridge portion 22 of the SiO 2 film is removed. As a result, a current blocking layer (SiO 2 film having a thickness of about 0.2 μm) 8 having an opening in a region corresponding to the ridge portion 22 and covering the side surface of the ridge portion 22 is flattened on the p-type cladding layer 5. Form on the part.

そして、電子ビーム蒸着法を用いて、リッジ部22上に、約1nmの厚みを有するPt層と、約10nmの厚みを有するPd層とをこの順番で積層する。これにより、Pt層とPd層とを含む積層体からなるp側オーミック電極7が形成される。続いて、電子ビーム蒸着法を用いて、電流ブロック層8上に、約30nmの厚みを有するTi層と、約150nmの厚みを有するPd層と、約3μmの厚みを有するAu層とをこの順番で積層する。これにより、Ti層とPd層とAu層とを含む積層体からなるp側パッド電極9が形成される。なお、このp側パッド電極9を形成する際には、p側パッド電極9が電流ブロック層8の開口を介してp側オーミック電極7と接続された状態となるようにする。   Then, a Pt layer having a thickness of about 1 nm and a Pd layer having a thickness of about 10 nm are stacked in this order on the ridge portion 22 using an electron beam evaporation method. Thereby, the p-side ohmic electrode 7 which consists of a laminated body containing a Pt layer and a Pd layer is formed. Subsequently, a Ti layer having a thickness of about 30 nm, a Pd layer having a thickness of about 150 nm, and an Au layer having a thickness of about 3 μm are formed in this order on the current blocking layer 8 by using an electron beam evaporation method. Laminate with. Thereby, the p-side pad electrode 9 made of a laminate including the Ti layer, the Pd layer, and the Au layer is formed. When the p-side pad electrode 9 is formed, the p-side pad electrode 9 is connected to the p-side ohmic electrode 7 through the opening of the current blocking layer 8.

さらに、n型GaN基板1を所定の厚みになるまで裏面側から研磨した後、電子ビーム蒸着法を用いて、n型GaN基板1の裏面上に、約6nmの厚みを有するAl層と、約10nmの厚みを有するPd層と、約300nmの厚みを有するAu層とをこの順番で形成する。このようにして、図7および図8に示すように、Al層とPd層とAu層とを含む積層体からなるn側電極10を形成し、素子部(窒化物半導体レーザ素子20となる部分)がマトリクス状に配置された構造体31を得る。   Further, after polishing the n-type GaN substrate 1 from the back surface side to a predetermined thickness, an Al layer having a thickness of about 6 nm is formed on the back surface of the n-type GaN substrate 1 using an electron beam evaporation method, A Pd layer having a thickness of 10 nm and an Au layer having a thickness of about 300 nm are formed in this order. In this way, as shown in FIGS. 7 and 8, the n-side electrode 10 made of a laminate including the Al layer, the Pd layer, and the Au layer is formed, and the element portion (the portion that becomes the nitride semiconductor laser element 20) ) Is obtained in a matrix.

次に、構造体31を劈開するための溝部(図示せず)をX方向に延びるように形成し、その劈開用の溝部に沿って構造体31を劈開する。このようにして、図9に示すように、素子部がX方向に一列に配列されたバー状の構造体32を得る。なお、この構造体32の劈開面32aは共振器面となる。この後、図示しないが、構造体32の劈開面32a上に端面コート膜を形成する。   Next, a groove (not shown) for cleaving the structure 31 is formed so as to extend in the X direction, and the structure 31 is cleaved along the cleavage groove. In this way, as shown in FIG. 9, a bar-shaped structure 32 in which the element portions are arranged in a line in the X direction is obtained. The cleavage surface 32a of the structure 32 is a resonator surface. Thereafter, although not shown, an end face coating film is formed on the cleavage surface 32 a of the structure 32.

バー状の構造体32を得た後、図10および図11に示すように、その構造体32を素子部毎に分離するための溝部33をY方向(第1方向)に延びるように形成する。この素子分離用の溝部33を形成する際には、n側電極10を貫通してn型GaN基板1の途中の深さに達するまで切り込みが入るように、構造体32の裏面側(n側電極10側)からスクライブ処理を行う。さらに、X方向(第2方向)に互いに隣り合うリッジ部22に対応する領域間の中心付近に1つずつ切り込みを入れる。これにより、X方向(第2方向)において素子分離用の溝部33がリッジ部22に対応する領域を挟んだ状態になるとともに、リッジ部22に対応する領域からの距離が大きい領域に位置する溝部(第1溝部)33aと、リッジ部22に対応する領域からの距離が小さい領域に位置する溝部(第2溝部)33bとが設けられることになる。なお、一方の溝部33aの形成領域は、リッジ部22に対応する領域から約125μmの距離を隔てた領域で、かつ、欠陥が集中している領域である。また、他方の溝部33bの形成領域は、リッジ部22に対応する領域から約75μmの距離を隔てた領域で、かつ、欠陥が少ない領域である。   After obtaining the bar-shaped structure 32, as shown in FIGS. 10 and 11, a groove 33 for separating the structure 32 for each element part is formed so as to extend in the Y direction (first direction). . When forming the element isolation trench 33, the back surface side (n side) of the structure 32 is formed so as to be cut through the n side electrode 10 until reaching the middle depth of the n-type GaN substrate 1. A scribing process is performed from the electrode 10 side. Further, one cut is made near the center between regions corresponding to the ridge portions 22 adjacent to each other in the X direction (second direction). As a result, in the X direction (second direction), the groove portion 33 for element isolation sandwiches the region corresponding to the ridge portion 22 and is located in a region where the distance from the region corresponding to the ridge portion 22 is large. A (first groove portion) 33a and a groove portion (second groove portion) 33b located in a region having a small distance from the region corresponding to the ridge portion 22 are provided. The formation region of the one groove portion 33a is a region that is separated from the region corresponding to the ridge portion 22 by a distance of about 125 μm, and where defects are concentrated. In addition, the formation region of the other groove portion 33b is a region that is separated from the region corresponding to the ridge portion 22 by a distance of about 75 μm and has few defects.

ここで、本実施形態では、素子分離用の溝部33(溝部33aおよび33b)を形成する際に、レーザ光によるスクライブ処理と機械的なスクライブ処理とを併用する。具体的には、レーザ光によるスクライブ処理により一方の溝部33aを形成し、機械的なスクライブ処理(たとえば、ダイヤモンドカッターを用いたスクライブ処理)により他方の溝部33bを形成する。この場合、レーザ光によるスクライブ処理で得られる一方の溝部33aおよび機械的なスクライブ処理で得られる他方の溝部33bのそれぞれの溝深さが互いに異なる。すなわち、レーザ光によるスクライブ処理で得られる一方の溝部33aの切り込み深さは約40μmとなり、機械的なスクライブ処理で得られる他方の溝部33bの切り込み深さは約5μmとなる。   Here, in the present embodiment, when forming the element isolation trench 33 (grooves 33a and 33b), a scribing process using a laser beam and a mechanical scribing process are used in combination. Specifically, one groove 33a is formed by a scribing process using a laser beam, and the other groove 33b is formed by a mechanical scribing process (for example, a scribing process using a diamond cutter). In this case, the groove depths of the one groove 33a obtained by the scribing process using the laser beam and the other groove 33b obtained by the mechanical scribing process are different from each other. That is, the cut depth of one groove 33a obtained by the scribing process using laser light is about 40 μm, and the cut depth of the other groove 33b obtained by the mechanical scribing process is about 5 μm.

なお、図10では、レーザ光によるスクライブ処理で得られる一方の溝部33aが構造体32の劈開面32aに達していないように図示しているが、一方の溝部33aが構造体32の劈開面32aにまで達していてもよい。ただし、レーザ光によるスクライブ処理で得られる一方の溝部33aが構造体32の劈開面32aに達しないようにすれば、レーザ光を照射することで生成されるデブリ(n型GaN基板1やn側電極10の構成材料が蒸発して粉状になったもの)の共振器面への付着が抑制され、発光強度の低下を抑制することができる。また、図10では、機械的なスクライブ処理で得られる他方の溝部33bが構造体32の劈開面32aにまで達しているように図示しているが、他方の溝部33bが構造体32の劈開面32aに達していなくてもよい。   In FIG. 10, one groove portion 33 a obtained by the scribing process with the laser beam is illustrated so as not to reach the cleavage surface 32 a of the structure 32, but the one groove portion 33 a is the cleavage surface 32 a of the structure body 32. You may reach up to. However, debris (n-type GaN substrate 1 and n side) generated by irradiating the laser beam if one groove 33a obtained by the scribing process using the laser beam does not reach the cleavage surface 32a of the structure 32. Adhesion of the constituent material of the electrode 10 in the form of powder by evaporation to the resonator surface is suppressed, and a decrease in emission intensity can be suppressed. Further, in FIG. 10, the other groove 33 b obtained by the mechanical scribing process is illustrated as reaching the cleavage surface 32 a of the structure 32, but the other groove 33 b is the cleavage surface of the structure 32. It does not have to reach 32a.

最後に、素子分離用の溝部33に沿って構造体32を分割することによって、構造体33が素子部毎に分離された状態にする。このようにして、図1に示した窒化物半導体レーザ素子20が製造される。   Finally, the structure 32 is divided along the element isolation groove 33 so that the structure 33 is separated for each element part. In this way, the nitride semiconductor laser device 20 shown in FIG. 1 is manufactured.

本実施形態では、上記のように、リッジ部22に対応する領域からの距離が小さい方の素子分離用の溝部33bを機械的なスクライブ処理により形成することによって、溝部33bの形成位置がリッジ部22に対応する領域から近かったとしても、溝部33bの形成時にリッジ部22に対応する領域が加熱されるのを抑制することができ、リッジ部22に対応する領域の熱による劣化が低減される。具体的には、n側電極10のリッジ部22に対応する領域に熱が加わりにくくなり、抵抗が高くなってしまうのを抑制することができる。その結果、発光効率が低下するのを抑制することが可能となる。また、リッジ部22に対応する領域からの距離が大きい方の素子分離用の溝部33aをレーザ光によるスクライブ処理により形成することによって、レーザ光によるスクライブ処理は刃物などの摩耗部材を必要としないので、製造コストの削減を図ることができる。なお、レーザ光によるスクライブ処理により溝部33aを形成したとしても、その溝部33aの形成位置はリッジ部22に対応する領域からの距離が大きいので、溝部33aの形成時に劣化の原因となるほどの熱がリッジ部22に対応する領域にまで加わるのを抑制することができる。すなわち、レーザ光によるスクライブ処理により溝部33aを形成することで、発光効率が大きく低下してしまうという不都合が発生することはない。   In the present embodiment, as described above, the groove 33b for element isolation having a smaller distance from the region corresponding to the ridge 22 is formed by a mechanical scribing process, whereby the formation position of the groove 33b is changed to the ridge. Even if it is close to the region corresponding to 22, it is possible to suppress the region corresponding to the ridge portion 22 from being heated when the groove 33 b is formed, and the deterioration of the region corresponding to the ridge portion 22 due to heat is reduced. . Specifically, it is difficult to apply heat to the region corresponding to the ridge portion 22 of the n-side electrode 10 and it is possible to suppress the resistance from increasing. As a result, it is possible to suppress a decrease in luminous efficiency. In addition, since the element isolation groove 33a having a larger distance from the region corresponding to the ridge portion 22 is formed by a scribing process using a laser beam, the laser beam scribing process does not require a wear member such as a blade. The manufacturing cost can be reduced. Even if the groove 33a is formed by a scribing process using a laser beam, the formation position of the groove 33a is large from the region corresponding to the ridge 22, so that heat that causes deterioration during formation of the groove 33a is generated. It is possible to suppress the addition to the region corresponding to the ridge portion 22. That is, there is no inconvenience that the luminous efficiency is greatly reduced by forming the groove 33a by a scribing process using a laser beam.

また、本実施形態では、上記のように、n側電極10側から素子分離用の溝部33aおよび33bを形成することによって、溝部33aおよび33bの形成位置をリッジ部22から遠ざけることができるので、リッジ部22が損傷するのを抑制することができる。これにより、発光効率の低下をより抑制することができる。   In the present embodiment, as described above, by forming the groove portions 33a and 33b for element isolation from the n-side electrode 10 side, the formation positions of the groove portions 33a and 33b can be moved away from the ridge portion 22. Damage to the ridge portion 22 can be suppressed. Thereby, the fall of luminous efficiency can be suppressed more.

また、本実施形態では、上記のように、素子分離用の溝部33aの形成領域に欠陥を集中させておくことによって、欠陥集中領域23がリッジ部22から遠ざかることになり、リッジ部22に欠陥が生じるのを抑制することができる。これにより、発光効率の低下のさらなる抑制を図ることができる。   Further, in the present embodiment, as described above, the defect concentration region 23 is moved away from the ridge portion 22 by concentrating defects in the formation region of the element isolation groove portion 33a, and the ridge portion 22 has a defect. Can be suppressed. Thereby, the further suppression of the fall of luminous efficiency can be aimed at.

次に、上記した効果を確認するために行った実験の結果について説明する。   Next, the results of experiments conducted to confirm the above effects will be described.

この確認実験では、まず、本実施形態の製造方法を用いて窒化物半導体レーザ素子を製造し、しきい値電流、動作電流、動作電圧および発光効率を調べた。この後、その窒化物半導体レーザ素子のリッジ部に対応する領域から近い領域(リッジ部から40μmを隔てた領域)にレーザスクライバで傷を入れた状態で、しきい値電流、動作電流、動作電圧および発光効率を調べた。その結果、窒化物半導体レーザ素子のリッジ部に対応する領域から近い領域にレーザスクライバで傷を入れると、傷を入れる前の窒化物半導体レーザ素子に比べて、しきい値電流、動作電流、動作電圧および発光効率がそれぞれ劣化することが判明した。具体的には、しきい値電流が1.7%劣化し、動作電流が1.1%劣化し、動作電圧が1.2%劣化した。また、発光効率が0.5%劣化した。   In this confirmation experiment, a nitride semiconductor laser device was first manufactured using the manufacturing method of the present embodiment, and the threshold current, operating current, operating voltage, and light emission efficiency were examined. Thereafter, the threshold current, the operating current, the operating voltage in a state where the laser scriber has scratched a region close to the region corresponding to the ridge portion of the nitride semiconductor laser element (a region separated by 40 μm from the ridge portion). And the luminous efficiency was investigated. As a result, if a laser scriber is used to scratch a region close to the region corresponding to the ridge portion of the nitride semiconductor laser device, the threshold current, operating current, and operation are compared to the nitride semiconductor laser device before the scratch is made. It has been found that the voltage and the luminous efficiency are degraded. Specifically, the threshold current deteriorated by 1.7%, the operating current deteriorated by 1.1%, and the operating voltage deteriorated by 1.2%. In addition, the luminous efficiency deteriorated by 0.5%.

今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。   It should be thought that embodiment disclosed this time is an illustration and restrictive at no points. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and includes all modifications within the meaning and scope equivalent to the scope of claims for patent.

本発明の一実施形態による窒化物半導体発光素子の製造方法を用いて製造される窒化物半導体発光素子の断面図である。1 is a cross-sectional view of a nitride semiconductor light emitting device manufactured using a method for manufacturing a nitride semiconductor light emitting device according to an embodiment of the present invention. 図1に示した窒化物半導体発光素子の活性層の拡大断面図である。FIG. 2 is an enlarged cross-sectional view of an active layer of the nitride semiconductor light emitting device shown in FIG. 本発明の一実施形態による窒化物半導体発光素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride semiconductor light-emitting device by one Embodiment of this invention. 本発明の一実施形態による窒化物半導体発光素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride semiconductor light-emitting device by one Embodiment of this invention. 本発明の一実施形態による窒化物半導体発光素子の製造方法を説明するための平面図である。It is a top view for demonstrating the manufacturing method of the nitride semiconductor light-emitting device by one Embodiment of this invention. 本発明の一実施形態による窒化物半導体発光素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride semiconductor light-emitting device by one Embodiment of this invention. 本発明の一実施形態による窒化物半導体発光素子の製造方法を説明するための平面図である。It is a top view for demonstrating the manufacturing method of the nitride semiconductor light-emitting device by one Embodiment of this invention. 本発明の一実施形態による窒化物半導体発光素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride semiconductor light-emitting device by one Embodiment of this invention. 本発明の一実施形態による窒化物半導体発光素子の製造方法を説明するための平面図である。It is a top view for demonstrating the manufacturing method of the nitride semiconductor light-emitting device by one Embodiment of this invention. 本発明の一実施形態による窒化物半導体発光素子の製造方法を説明するための平面図である。It is a top view for demonstrating the manufacturing method of the nitride semiconductor light-emitting device by one Embodiment of this invention. 本発明の一実施形態による窒化物半導体発光素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride semiconductor light-emitting device by one Embodiment of this invention.

符号の説明Explanation of symbols

1 n型GaN基板(基板)
7 p側オーミック電極(第1電極)
9 p側パッド電極(第1電極)
10 n側電極(第2電極)
21 半導体素子層
22 リッジ部
23 欠陥集中領域
33 溝部
33a 溝部(第1溝部)
33b 溝部(第2溝部)
1 n-type GaN substrate (substrate)
7 p-side ohmic electrode (first electrode)
9 p-side pad electrode (first electrode)
10 n-side electrode (second electrode)
21 Semiconductor element layer 22 Ridge portion 23 Defect concentration region 33 Groove portion 33a Groove portion (first groove portion)
33b Groove (second groove)

Claims (3)

基板上に、第1方向に延びるリッジ部を有する半導体素子層を形成する工程と、
前記半導体素子層上に第1電極を形成するとともに、前記基板の前記半導体素子層が形成された面とは反対側の裏面上に第2電極を形成する工程と、
前記第1方向と直交する第2方向において前記リッジ部に対応する領域を挟むように、前記第1方向に延びる素子分離用の第1溝部および第2溝部を形成する工程と、
前記第1溝部および前記第2溝部に沿って素子を分割する工程とを備え、
前記第1溝部および前記第2溝部を形成する工程は、前記リッジ部に対応する領域から所定の距離を隔てた領域に前記第1溝部を形成し、前記リッジ部に対応する領域から前記所定の距離よりも小さい距離を隔てた領域に前記第2溝部を形成する工程を含み、
前記第1溝部の形成はレーザ光によるスクライブ処理によって行い、前記第2溝部の形成は機械的なスクライブ処理によって行うことを特徴とする窒化物半導体発光素子の製造方法。
Forming a semiconductor element layer having a ridge portion extending in the first direction on the substrate;
Forming a first electrode on the semiconductor element layer and forming a second electrode on the back surface of the substrate opposite to the surface on which the semiconductor element layer is formed;
Forming element isolation first and second groove portions extending in the first direction so as to sandwich a region corresponding to the ridge portion in a second direction orthogonal to the first direction;
Dividing the element along the first groove and the second groove,
In the step of forming the first groove portion and the second groove portion, the first groove portion is formed at a predetermined distance from a region corresponding to the ridge portion, and the predetermined groove is formed from the region corresponding to the ridge portion. Forming the second groove portion in a region separated by a distance smaller than the distance,
The method of manufacturing a nitride semiconductor light emitting device, wherein the formation of the first groove is performed by a scribing process using a laser beam, and the formation of the second groove is performed by a mechanical scribing process.
前記第2電極側から前記第1溝部および前記第2溝部を形成することを特徴とする請求項1に記載の窒化物半導体発光素子の製造方法。   The method for manufacturing a nitride semiconductor light emitting element according to claim 1, wherein the first groove portion and the second groove portion are formed from the second electrode side. 前記第1溝部の形成領域に欠陥を集中させておくことを特徴とする請求項1または2に記載の窒化物半導体発光素子の製造方法。   3. The method for manufacturing a nitride semiconductor light emitting element according to claim 1, wherein defects are concentrated in a formation region of the first groove portion.
JP2008315791A 2008-12-11 2008-12-11 Method of manufacturing nitride semiconductor light emitting element Pending JP2010141115A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008315791A JP2010141115A (en) 2008-12-11 2008-12-11 Method of manufacturing nitride semiconductor light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008315791A JP2010141115A (en) 2008-12-11 2008-12-11 Method of manufacturing nitride semiconductor light emitting element

Publications (1)

Publication Number Publication Date
JP2010141115A true JP2010141115A (en) 2010-06-24

Family

ID=42350987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008315791A Pending JP2010141115A (en) 2008-12-11 2008-12-11 Method of manufacturing nitride semiconductor light emitting element

Country Status (1)

Country Link
JP (1) JP2010141115A (en)

Similar Documents

Publication Publication Date Title
JP4842827B2 (en) Nitride semiconductor device and manufacturing method thereof
JP2007087973A (en) Nitride semiconductor device manufacturing method and nitride semiconductor light emitting device obtained by the method
JP2009032709A (en) Semiconductor laser device
JP2003017791A (en) Nitride semiconductor device and method for manufacturing the nitride semiconductor device
JP2013012680A (en) Semiconductor light-emitting element and semiconductor light-emitting element manufacturing method
JP2009117641A (en) Semiconductor light emitting device
JP2009071162A (en) Semiconductor device and manufacturing method of semiconductor device
JP4539077B2 (en) Manufacturing method of semiconductor device
JP5346171B2 (en) Manufacturing method of ZnO-based semiconductor device and ZnO-based semiconductor device
WO2006041134A1 (en) Nitride compound semiconductor element and production method therefor
JP2009170658A (en) Manufacturing method of semiconductor laser device
WO2018020793A1 (en) Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
JP4190297B2 (en) Nitride-based semiconductor laser device and manufacturing method thereof
JP5147669B2 (en) Nitride semiconductor light emitting device manufacturing method and nitride semiconductor light emitting device
JP5658433B2 (en) Nitride semiconductor wafer and method for manufacturing nitride semiconductor device
JP3554163B2 (en) Method for manufacturing group III nitride semiconductor laser diode
JP2007294804A (en) Semiconductor light emitting device and wafer
JP5624166B2 (en) Nitride semiconductor wafer
JP2010141115A (en) Method of manufacturing nitride semiconductor light emitting element
JP2009033205A (en) Method for fabricating nitride semiconductor light-emitting device
JP2009212343A (en) Nitride semiconductor element, and method of manufacturing the same
JP4973261B2 (en) Nitride semiconductor device and manufacturing method thereof
JP2009044067A (en) Semiconductor light emitting element
JP4964026B2 (en) Nitride semiconductor laser device fabrication method
JP6100567B2 (en) Semiconductor light emitting device and manufacturing method thereof

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111130