JP2010118562A - Risk evaluation method of semiconductor manufacturing device - Google Patents
Risk evaluation method of semiconductor manufacturing device Download PDFInfo
- Publication number
- JP2010118562A JP2010118562A JP2008291611A JP2008291611A JP2010118562A JP 2010118562 A JP2010118562 A JP 2010118562A JP 2008291611 A JP2008291611 A JP 2008291611A JP 2008291611 A JP2008291611 A JP 2008291611A JP 2010118562 A JP2010118562 A JP 2010118562A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor manufacturing
- manufacturing apparatus
- risk
- trpn
- total
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
本発明は、半導体製造装置におけるリスク評価技術に関し、特に、ＦＭＥＡ（Ｆａｉｌｕｒｅ Ｍｏｄｅ ａｎｄ Ｅｆｆｅｃｔｉｖｅ Ａｎａｌｙｓｉｓ）を用いた半導体装置の不良防止に有効な技術に関する。 The present invention relates to a risk evaluation technique in a semiconductor manufacturing apparatus, and more particularly to a technique effective in preventing defects in a semiconductor device using FMEA (Failure Mode and Effective Analysis).
半導体装置における製造品質向上、および不良を未然に防止する解析技術として、ＦＭＥＡが広く知られている。 FMEA is widely known as an analysis technique for improving manufacturing quality and preventing defects in semiconductor devices.
このＦＭＥＡは、生産に関わるリスクを故障モードを想定し、各故障モードのリスクを算出、評価するものであり、対象（たとえば、半導体素子構造、プロセス、製造装置など）に発生しうる不良要因のリスクを次式で示すＲＰＮ（Ｒｉｓｋ Ｐｒｉｏｒｉｔｙ Ｎｕｍｂｅｒ）で算出してリスクを定量的に評価し、指数を低減する活動を行う。 This FMEA assumes the failure mode as a risk related to production, calculates and evaluates the risk of each failure mode, and causes failure factors that may occur in the target (for example, semiconductor element structure, process, manufacturing apparatus, etc.). The risk is calculated by RPN (Risk Priority Number) represented by the following formula, the risk is quantitatively evaluated, and an activity for reducing the index is performed.
ＲＰＮ（リスク指数）＝影響度（Ｓ）×発生頻度（Ｏ）×検出度（Ｄ） （式１）
なお、この種のＦＭＥＡを用いた解析手法として、たとえば、抽出された不具合情報に含まれる検出状況情報および処置内容情報の少なくともいずれか１つに基づいて統計処理を行うことにより、特定の不具合が管理対象に与える影響の度合いを示す影響度を客観的な値として算出するものがある（特許文献１参照）。
As an analysis method using this type of FMEA, for example, by performing statistical processing based on at least one of detection status information and action content information included in the extracted defect information, a specific defect is detected. There is one that calculates the degree of influence indicating the degree of influence on a management target as an objective value (see Patent Document 1).
ところが、上記のようなＦＭＥＡによる解析技術では、次のような問題点があることが本発明者により見い出された。 However, the present inventor has found that the analysis technique using FMEA as described above has the following problems.
すなわち、ＦＭＥＡは、経時変化のパラメータがないため静的な評価のみとなっており、消耗部品、部品の経時変化、ならびに老朽化のリスク評価などの経時変化するものに対して精度よくリスク判定ができないという問題がある。 In other words, FMEA has only a static evaluation because there is no parameter for change over time, and risk judgment can be performed accurately for consumable parts, changes in parts over time, and those that change over time such as aging risk evaluation. There is a problem that you can not.
本発明の目的は、ＦＭＥＡの評価において、経時変化によるリスクの変化を含めることにより、高品質で安定した半導体装置を製造する技術を提供することにある。 An object of the present invention is to provide a technique for manufacturing a high-quality and stable semiconductor device by including a change in risk due to a change with time in the evaluation of FMEA.
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
本発明は、半導体装置製造におけるリスク指数を算出するステップと、算出した該リスク指数と設定された発生度経時パラメータとから、半導体製造装置における各評価項目毎の経時変化リスクを算出するステップと、算出した該半導体製造装置における各評価項目毎の経時変化リスクを総計してトータル経時変化リスクを算出し、半導体製造装置のリスク評価を行うステップとを有するものである。 The present invention includes a step of calculating a risk index in semiconductor device manufacturing, a step of calculating a temporal change risk for each evaluation item in the semiconductor manufacturing apparatus, from the calculated risk index and a set occurrence time-dependent parameter; And calculating a total aging risk by summing up the calculated aging risk for each evaluation item in the semiconductor manufacturing apparatus, and performing a risk evaluation of the semiconductor manufacturing apparatus.
また、本願のその他の発明の概要を簡単に示す。 Moreover, the outline | summary of the other invention of this application is shown briefly.
本発明は、前記半導体製造装置における各評価項目が、少なくとも半導体製造装置の消耗品、半導体製造装置の定期交換、および半導体製造装置の老朽化に対する経時変化リスクを含むものである。 According to the present invention, each evaluation item in the semiconductor manufacturing apparatus includes at least a consumable part of the semiconductor manufacturing apparatus, a periodic replacement of the semiconductor manufacturing apparatus, and a risk of aging with respect to aging of the semiconductor manufacturing apparatus.
また、本発明は、前記トータル経時変化リスクが、予め設定された任意のしきい値以上の値になると、該当する半導体製造装置をインタロックするステップを有するものである。 In addition, the present invention includes a step of interlocking a corresponding semiconductor manufacturing apparatus when the total aging risk becomes a value equal to or larger than a predetermined threshold value.
さらに、本発明は、各製造工程毎に、前記トータル経時変化リスクが最も少ない半導体製造装置によって着工パスを構成するようにディスパッチするステップを有するものである。 Furthermore, the present invention includes a step of dispatching each semiconductor manufacturing process so that a construction path is constituted by the semiconductor manufacturing apparatus having the smallest total aging risk.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
（１）高精度な半導体製造装置におけるリスク評価を行うことができる。 (1) It is possible to perform risk assessment in a highly accurate semiconductor manufacturing apparatus.
（２）また、上記（１）により、半導体装置の品質を安定して高品質化することができる。 (2) Further, according to the above (1), the quality of the semiconductor device can be stably improved.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
図１は、本発明の一実施の形態による電子システムの構成例を示すブロック図、図２は、図１の電子システムが算出した半導体製造装置の消耗品に対するＦＭＥＡシートの一例を示す説明図、図３は、図１の電子システムが算出した半導体製造装置の老朽化に対するＦＭＥＡシートの一例を示す説明図、図４は、図１の電子システムが算出した半導体製造装置の定期交換に対するＦＭＥＡシートの一例を示す説明図、図５は、本発明の一実施の形態によるＴＲＰＮの算出モデルの一例を示す説明図、図６は、図１の電子システムが算出する総計リスクの一例を示す説明図、図７は、図６のトータルＴＲＰＮに基づいた半導体製造装置の着工例を示す説明図、図８は、図６のトータルＴＲＰＮによる高品質製品における着工ディスパッチ例を示した説明図である。 FIG. 1 is a block diagram showing a configuration example of an electronic system according to an embodiment of the present invention. FIG. 2 is an explanatory diagram showing an example of an FMEA sheet for consumables of a semiconductor manufacturing apparatus calculated by the electronic system of FIG. FIG. 3 is an explanatory diagram showing an example of an FMEA sheet for aging of a semiconductor manufacturing apparatus calculated by the electronic system of FIG. 1, and FIG. 4 is a diagram of an FMEA sheet for periodic replacement of the semiconductor manufacturing apparatus calculated by the electronic system of FIG. FIG. 5 is an explanatory diagram illustrating an example of a TRPN calculation model according to an embodiment of the present invention, FIG. 6 is an explanatory diagram illustrating an example of a total risk calculated by the electronic system of FIG. FIG. 7 is an explanatory view showing an example of the start of a semiconductor manufacturing apparatus based on the total TRPN of FIG. 6, and FIG. 8 shows an example of a start dispatch in a high-quality product by the total TRPN of FIG. Is an explanatory view was.
本実施の形態において、半導体装置製造におけるリスク判定技術は、経時変化によるリスクである経時変化リスク（ＴＲＰＮ：Ｔｉｍｅ Ｒｉｓｋ Ｐｒｉｏｒｉｔｙ Ｎｕｍｂｅｒ）を算出して評価するものであり、これらは、パーソナルコンピュータやワークステーションなどに例示されるコンピュータシステムからなる電子システム１によって処理される。ＴＲＰＮは、リスク指数ＲＰＮの値に時間経過の概念を加えてリスクを評価する。
In the present embodiment, a risk determination technique in semiconductor device manufacture is to calculate and evaluate a time change risk (TRPN), which is a risk due to change over time, which is a personal computer or workstation. It is processed by the
電子システム１は、図１に示すように、入力部２、計算機３、ならびに出力部４から構成されている。入力部２は、種々のデータを入力することができるキーボードなどであり、該入力部２には、計算機３が接続されている。
As shown in FIG. 1, the
出力部４は、ディスプレイやプリンタなどからなり、入力部２から入力したデータや計算機３が演算した結果などを表示したり、プリント出力などを行う。計算機３には、制御部、格納部、プログラム格納部、および演算部などが備えられている。
The
制御部は、計算機３におけるすべての制御を司る。格納部は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などからなり、入力部２から入力されたデータ、および演算部による演算結果のデータなどを格納する。
The control unit manages all the controls in the
プログラム格納部は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、あるいはハードディスク装置などの記憶装置からなり、電子システムによって内部処理されるプログラムが格納されている。演算部は、プログラム格納部に格納されたプログラムに基づいて、格納部に格納された様々なデータを用いて、ＴＲＰＮなどの演算を行う。 The program storage unit includes a storage device such as a ROM (Read Only Memory) or a hard disk device, and stores a program that is internally processed by the electronic system. The calculation unit performs a calculation such as TRPN using various data stored in the storage unit based on the program stored in the program storage unit.
次に、本実施の形態における電子システム１によるＴＲＰＮの算出について説明する。
Next, calculation of TRPN by
まず、入力部２から、装置データ、およびＦＭＥＡデータをそれぞれ入力する。装置データは、たとえば、半導体製造装置などの消耗品の交換などのメンテナンスデータからなる。
First, device data and FMEA data are input from the
ＦＭＥＡデータは、’潜在的故障モード’、’故障潜在的影響’、’推定原因’、’影響度（Ｓ）’、’発生度（Ｏ）’、’検出度（Ｄ）’、ならびに’発生度経時パラメータ（ＴＯ）’などである。潜在的故障モードは、故障の種類であり、故障の潜在的影響は、その故障による影響がどのようなものであるかを示し、推定原因は、故障の原因を推定するデータある。 FMEA data consists of 'potential failure mode', 'failure potential impact', 'probable cause', 'impact (S)', 'occurrence (O)', 'detection (D)', and 'occurrence Time-dependent parameter (TO) '. The potential failure mode is the type of failure, the potential effect of the failure indicates what the effect of the failure is, and the estimated cause is data for estimating the cause of the failure.
また、影響度（Ｓ）は、発生した故障により、最終製品にどのくらいの影響があるかを示すデータであり、発生度（Ｏ）は、故障の発生確率を示すデータであり、検出度（Ｄ）は、故障発見の確率を示すデータである。 The influence degree (S) is data indicating how much the final product has an influence due to the failure that has occurred, and the occurrence degree (O) is data indicating the occurrence probability of the failure, and the detection degree (D ) Is data indicating the probability of failure discovery.
発生度経時パラメータ（ＴＯ）は、時間経過とともに発生度が増減するパラメータであり、たとえば、設計者などが実験結果などにより得られたデータに基づいて算出する。 The occurrence aging parameter (TO) is a parameter that increases or decreases with the lapse of time, and is calculated by, for example, a designer or the like based on data obtained from experimental results.
電子システム１は、入力された装置データ、およびＦＭＥＡデータに基づいて、ＲＰＮ、およびＴＲＰＮをそれぞれ算出し、ＦＭＥＡシートを生成する。
The
図２〜図４は、任意の半導体製造装置（たとえば、真空蒸着装置）における電子システム１が算出したＦＭＥＡシートの一例を示す説明図である。
2-4 is explanatory drawing which shows an example of the FMEA sheet | seat calculated by the
図２は、半導体製造装置の消耗品における評価項目に対するＦＭＥＡシートを示している。図２において、左側には、’潜在的故障モード’として’リーク起因不良’が上げられている。その右側には、’故障の潜在的影響’として’寸法規格外’が表示されている。 FIG. 2 shows an FMEA sheet for evaluation items in consumables of a semiconductor manufacturing apparatus. In FIG. 2, “leakage failure” is raised as the “potential failure mode” on the left side. On the right-hand side, “out of dimension” is displayed as “potential influence of failure”.
’故障の潜在的影響’の右側には、’推定原因’の項目があり、推定原因として’Ｓｉ（シリコン）インサートリング劣化’が示されている。 To the right of 'potential influence of failure' is an item of 'probable cause', and 'Si (silicon) insert ring deterioration' is shown as an estimated cause.
また、’推定原因’の右側には、’影響度（Ｓ）’、’発生度（Ｏ）’、および’検出度（Ｄ）’がそれぞれ示されている。’検出度（Ｄ）’の右側には、’影響度（Ｓ）’、’発生度（Ｏ）’、および’検出度（Ｄ）’から算出した’ＲＰＮ’の値が表示され、該’ＲＰＮ’の右側には、’発生度経時パラメータ（ＴＯ）’が表示され、その右側には、’ＴＲＰＮ’の値が表示される。 Further, on the right side of the “estimated cause”, “influence (S)”, “occurrence (O)”, and “detection (D)” are shown, respectively. On the right side of “detection degree (D)”, the value of “RPN” calculated from “influence degree (S)”, “occurrence degree (O)”, and “detection degree (D)” is displayed. On the right side of RPN, “occurrence time parameter (TO)” is displayed, and on the right side, the value of “TRPN” is displayed.
このＦＭＥＡシートは、出力部４のディスプレイに表示したり、あるいはプリンタによるプリント出力も可能である。
The FMEA sheet can be displayed on the display of the
図３は、半導体製造装置の定期交換における評価項目に対するＦＭＥＡシートを示している。この図３における項目は、図２と同様となっており、左側から右側にかけて、’潜在的故障モード’、’故障の潜在的影響’、’推定原因’’影響度（Ｓ）’、’発生度（Ｏ）’、’検出度（Ｄ）’、’ＲＰＮ’、’発生度経時パラメータ（ＴＯ）’、および’ＴＲＰＮ’がそれぞれ表示される。 FIG. 3 shows FMEA sheets for evaluation items in periodic replacement of semiconductor manufacturing equipment. The items in FIG. 3 are the same as those in FIG. 2. From the left side to the right side, 'potential failure mode', 'potential impact of failure', 'estimated cause' influence (S) ',' occurrence "Degree (O)", "detection degree (D)", "RPN", "occurrence time parameter (TO)", and "TRPN" are displayed, respectively.
この場合、’潜在的故障モード’として’異物不良’が上げられており、’故障の潜在的影響’として’異物不良’、’導通不良’、’レジスト焼き付け’が表示されている。また、’推定原因’として、’アルミパーツ表面状態変動による発塵’が示されている。 In this case, 'foreign matter failure' is raised as 'potential failure mode', and 'foreign matter failure', 'conductivity failure', and 'resist printing' are displayed as 'potential influence of failure'. Further, as 'estimated cause', 'dust generation due to aluminum part surface state fluctuation' is shown.
図４は、半導体製造装置の老朽化における評価項目に対するＦＭＥＡシートの一例を示している。 FIG. 4 shows an example of an FMEA sheet for an evaluation item in aging of a semiconductor manufacturing apparatus.
図４においても項目は、図２と同様となっており、左側から右側にかけて、’潜在的故障モード’、’故障の潜在的影響’、’推定原因’’影響度（Ｓ）’、’発生度（Ｏ）’、’検出度（Ｄ）’、’ＲＰＮ’、’発生度経時パラメータ（ＴＯ）’、および’ＴＲＰＮ’がそれぞれ表示される。 The items in FIG. 4 are the same as those in FIG. "Degree (O)", "detection degree (D)", "RPN", "occurrence time parameter (TO)", and "TRPN" are displayed, respectively.
この図４では、’潜在的故障モード’として’放電起因不良’が上げられており、’故障の潜在的影響’として’寸法規格外’が表示されている。また、’推定原因’として、’ＲＦ（高周波）制御設定値のずれによる実行パワー変化’が示されている。 In FIG. 4, “discharge-induced failure” is raised as the “potential failure mode”, and “out of dimension” is displayed as the “potential influence of failure”. Also, 'execution power change due to deviation of RF (high frequency) control setting value' is shown as 'estimated cause'.
ここで、ＲＰＮ、およびＴＲＰＮの算出技術について説明する。 Here, RPN and TRPN calculation techniques will be described.
ＲＰＮは、前述した式１から算出される。また、ＴＲＰＮは、以下に示す式２によって算出される。
RPN is calculated from
ＴＲＰＮ＝影響度（Ｓ）×発生頻度（Ｏ）×検出度（Ｄ）×（１＋発生度経時パラメータ（ＴＯ）×（ｎ−１）） （式２）
ここで、ｎは、半導体製造装置の稼働日数とする。
TRPN = influence (S) × occurrence frequency (O) × detection degree (D) × (1 + occurrence time parameter (TO) × (n−1)) (Formula 2)
Here, n is the number of operating days of the semiconductor manufacturing apparatus.
たとえば、図２に示すように、半導体製造装置が稼働１日目の場合には、式２から、ＴＲＰＮは、ＲＰＮと同じ値となる’１８’となり、稼働２日目の場合では、式２から、ＴＲＰＮは、’１８．５’となり、稼働３日目の場合には、式２から、ＴＲＰＮは、’１９’となる。また、ＴＲＰＮの算出式は、図５に示すように、線形（リニア）で計算を行うものとする。
For example, as shown in FIG. 2, when the semiconductor manufacturing apparatus is on the first day of operation, TRPN becomes “18”, which is the same value as RPN, from
計算機３は、たとえば、図６に示すように、図２〜図４のＦＭＥＡシートのデータを一纏めにして総計リスクとして処理する。処理された総計リスクは、出力部４のディスプレイに表示したり、あるいはプリンタなどによってプリント出力される。
For example, as shown in FIG. 6, the
図６では、任意の１つの半導体製造装置における総計リスクが一覧で表示される形式となっており、’消耗品’、’定期交換’、’老朽化’について、’推定原因’、影響度（Ｓ）’、’発生度（Ｏ）’、’検出度（Ｄ）’、’ＲＰＮ’、’発生度経時パラメータ（ＴＯ）’、’初期ＴＲＰＮ’、’現在ＴＲＰＮ’、および’トータルＴＲＰＮ’がそれぞれ示された構成となっている。 In FIG. 6, the total risk in any one semiconductor manufacturing equipment is displayed in a list, and for 'consumables', 'regular replacement', and 'aging', 'estimated cause', impact ( S) ',' Occurrence (O) ',' Detection (D) ',' RPN ',' Occurrence time parameter (TO) ',' Initial TRPN ',' Current TRPN ', and' Total TRPN ' Each of the configurations is shown.
’初期値ＴＲＰＮ’は、稼働１日目のＴＰＲＮの値であり、’ＲＰＮ’と同じである。’現在ＴＲＰＮ’は、製造開始する当日（稼働ｎ日目）のＴＰＲＮの値である。’トータルＴＲＰＮ’は、図２〜図４におけるすべての’現在ＴＲＰＮ’を加算した値である。 'Initial value TRPN' is the value of TPRN on the first day of operation, and is the same as 'RPN'. 'Current TRPN' is the value of TPRN on the day of start of production (the nth day of operation). 'Total TRPN' is a value obtained by adding all 'current TRPN' in FIGS.
そして、高品質製品（いわゆる，Ｑ１品）を製造する場合、作業者は、各製造工程において、出力部４の’トータルＴＲＰＮ’の値が少ない半導体製造装置を選択して半導体装置の製造を実施する。たとえば、図７に示すように、同じ工程の半導体製造装置であっても、１号機の半導体製造装置のトータルＴＲＰＮの値が、２号機の半導体製造装置のトータルＴＲＰＮの値よりも小さい場合には、１号機の半導体製造装置を用いて半導体製造を行う。
When manufacturing a high-quality product (so-called Q1 product), an operator selects a semiconductor manufacturing apparatus with a small “total TRPN” value of the
あるいは、トータルＴＲＰＮの値が、予め設定されたしきい値以上になった場合に、高品質製品の着工をストップ（インタロック）ようにしてもよい。ここで、現在ＴＲＰＮは、半導体製造装置に対して該当するメンテナンスが行われた際には、リセットされて初期ＴＲＰＮと同じになる。たとえば、消耗品の交換が行われた場合には、’消耗品’における’現在ＴＲＰＮ’が’初期ＴＲＰＮ’と同じになる。 Alternatively, when the total TRPN value is equal to or greater than a preset threshold value, the start of high-quality product may be stopped (interlocked). Here, the current TRPN is reset to be the same as the initial TRPN when the corresponding maintenance is performed on the semiconductor manufacturing apparatus. For example, when the consumables are replaced, the “current TRPN” in the “consumables” becomes the same as the “initial TRPN”.
図８は、トータルＴＲＰＮによる高品質製品における着工ディスパッチ例を示した説明図である。 FIG. 8 is an explanatory diagram showing an example of start dispatch in a high quality product by total TRPN.
図８の左側から右側にかけて、拡散工程、エッチング工程、および洗浄工程を示しており、各工程には、１号機と２号機の半導体製造装置が設けられているものとする。 FIG. 8 shows a diffusion process, an etching process, and a cleaning process from the left side to the right side, and it is assumed that the first and second semiconductor manufacturing apparatuses are provided in each process.
まず、拡散工程では、１号機の半導体製造装置のトータルＴＲＰＮが１００であり、トータルＴＲＰＮが２００である２号機の半導体製造装置よりも値が小さいので、１号機の半導体製造装置が選択される。 First, in the diffusion process, the total TRPN of the first semiconductor manufacturing apparatus is 100, and the value is smaller than that of the second semiconductor manufacturing apparatus where the total TRPN is 200, so the first semiconductor manufacturing apparatus is selected.
続いて、エッチング工程では、１号機の半導体製造装置のトータルＴＲＰＮが１５０であり、２号機の半導体製造装置のトータルＴＲＰＮが８０であるので、トータルＴＲＰＮが小さい２号機の半導体製造装置によって製造が行われる。 Subsequently, in the etching process, the total TRPN of the first semiconductor manufacturing apparatus is 150, and the total TRPN of the second semiconductor manufacturing apparatus is 80. Therefore, the manufacturing is performed by the second semiconductor manufacturing apparatus having a small total TRPN. Is called.
そして、洗浄工程では、１号機の半導体製造装置のトータルＴＲＰＮが３００であり、２号機の半導体製造装置のトータルＴＲＰＮが１５０あるので、２号機の半導体製造装置によって製造が行われる。 In the cleaning process, the total TRPN of the first semiconductor manufacturing apparatus is 300, and the total TRPN of the second semiconductor manufacturing apparatus is 150. Therefore, the manufacturing is performed by the second semiconductor manufacturing apparatus.
また、半導体製造装置のディスパッチは、作業者が行うのではなく、製造工程が自動化されている場合には、電子システム１が半導体ウエハを半導体製造装置に運ぶロボットなどに直接指示を行い、半導体製造装置をディスパッチする構成としてもよい。
In addition, dispatch of the semiconductor manufacturing apparatus is not performed by an operator, but when the manufacturing process is automated, the
さらに、ＴＰＲＮの算出パターンは、前述したように線形モデル（図５）を用いていたが、たとえば、図９（ａ）に示すバスタブモデル、図９（ｂ）に示すワイブル分布（製品寿命に関する確率分布）、あるいは図９（ｃ）に示すアウニウスモデル（温度ストレスによる反応速度の依存）などを用いることも可能である。 Furthermore, the TPRN calculation pattern uses the linear model (FIG. 5) as described above. For example, the bathtub model shown in FIG. 9A and the Weibull distribution shown in FIG. Distribution) or the Aunus model (dependence of reaction rate due to temperature stress) shown in FIG. 9C can also be used.
それにより、本実施の形態によれば、ＦＭＥＡに発生度経時パラメータ（ＴＯ）を導入し、ＴＲＰＮ（経時変化リスク）を算出することにより、安定して高品質な半導体装置を製造することができる。 Thus, according to the present embodiment, the occurrence time parameter (TO) is introduced into FMEA, and TRPN (time-dependent change risk) is calculated, whereby a high-quality semiconductor device can be manufactured stably. .
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
本発明は、高品質な半導体装置を安定して製造することのできる半導体製造技術に適している。 The present invention is suitable for a semiconductor manufacturing technique capable of stably manufacturing a high-quality semiconductor device.
１ 電子システム
２ 入力部
３ 計算機
４ 出力部
1
Claims (4)
算出した前記リスク指数と設定された発生度経時パラメータとから、半導体製造装置における各評価項目毎の経時変化リスクを算出するステップと、
算出した前記半導体製造装置における各評価項目毎の前記経時変化リスクを総計してトータル経時変化リスクを算出し、前記半導体製造装置のリスク評価を行うステップとを有することを特徴とする半導体製造装置のリスク評価方法。 Calculating a risk index in semiconductor device manufacturing;
Calculating the aging risk for each evaluation item in the semiconductor manufacturing apparatus from the calculated risk index and the set occurrence aging parameter;
A step of calculating a total aging risk by totalizing the aging risk for each evaluation item in the calculated semiconductor manufacturing apparatus, and performing a risk evaluation of the semiconductor manufacturing apparatus. Risk assessment method.
前記半導体製造装置における各評価項目は、
少なくとも前記半導体製造装置の消耗品、前記半導体製造装置の定期交換、および前記半導体製造装置の老朽化に対する経時変化リスクを含むことを特徴とする半導体製造装置のリスク評価方法。 The risk evaluation method for a semiconductor manufacturing apparatus according to claim 1,
Each evaluation item in the semiconductor manufacturing apparatus,
A risk evaluation method for a semiconductor manufacturing apparatus, comprising at least a consumable part of the semiconductor manufacturing apparatus, a periodic replacement of the semiconductor manufacturing apparatus, and a aging risk with respect to aging of the semiconductor manufacturing apparatus.
前記トータル経時変化リスクが、予め設定された任意のしきい値以上の値になると、該当する半導体製造装置をインタロックするステップを有することを特徴とする半導体製造装置のリスク評価方法。 The risk evaluation method for a semiconductor manufacturing apparatus according to claim 1,
A risk evaluation method for a semiconductor manufacturing apparatus, comprising a step of interlocking a corresponding semiconductor manufacturing apparatus when the total aging risk becomes a value equal to or greater than a predetermined threshold value.
各製造工程毎に、前記トータル経時変化リスクが最も少ない半導体製造装置によって着工パスを構成するようにディスパッチするステップを有することを特徴とする半導体製造装置のリスク評価方法。 The risk evaluation method for a semiconductor manufacturing apparatus according to claim 1,
A method for evaluating a risk of a semiconductor manufacturing apparatus, comprising: a step of dispatching the semiconductor manufacturing apparatus having the smallest risk of change with time for each manufacturing process so as to form a construction path.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008291611A JP2010118562A (en) | 2008-11-14 | 2008-11-14 | Risk evaluation method of semiconductor manufacturing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008291611A JP2010118562A (en) | 2008-11-14 | 2008-11-14 | Risk evaluation method of semiconductor manufacturing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010118562A true JP2010118562A (en) | 2010-05-27 |
Family
ID=42306029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008291611A Pending JP2010118562A (en) | 2008-11-14 | 2008-11-14 | Risk evaluation method of semiconductor manufacturing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010118562A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018230853A1 (en) * | 2017-06-14 | 2018-12-20 | 에스케이 주식회사 | Method and system for controlling lot risk score based dynamic lot measurement on basis of equipment reliability index |
-
2008
- 2008-11-14 JP JP2008291611A patent/JP2010118562A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018230853A1 (en) * | 2017-06-14 | 2018-12-20 | 에스케이 주식회사 | Method and system for controlling lot risk score based dynamic lot measurement on basis of equipment reliability index |
| JP2020522887A (en) * | 2017-06-14 | 2020-07-30 | エスケー ホールディングス コー リミテッド | Lot risk score based dynamic lot measurement control method and system based on equipment reliability index |
| US11782432B2 (en) | 2017-06-14 | 2023-10-10 | Sk Holdings Co., Ltd. | Method and system for controlling lot risk score based dynamic lot measurement on basis of equipment reliability index |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102219726B1 (en) | Method and apparatus for optimizing profit in predictive systems | |
| US8185230B2 (en) | Method and apparatus for predicting device electrical parameters during fabrication | |
| US20180336534A1 (en) | System and method for predictive maintenance of facility | |
| TW200947251A (en) | Process control using process data and yield data | |
| SG176565A1 (en) | Methods and apparatus to predict etch rate uniformity for qualification of a plasma chamber | |
| US20230400847A1 (en) | Predictive maintenance for semiconductor manufacturing equipment | |
| CN109426921B (en) | Information processing apparatus and information processing method | |
| KR20170048540A (en) | Breakdown analysis of geometry induced overlay and utilization of breakdown analysis for improved overlay control | |
| KR20140003320A (en) | Advanced process control optimization | |
| Chien et al. | A novel approach to hedge and compensate the critical dimension variation of the developed-and-etched circuit patterns for yield enhancement in semiconductor manufacturing | |
| WO2010110365A1 (en) | Factor analysis apparatus and factor analysis method | |
| JP2023052477A (en) | Data processing method and data processing program | |
| Kim et al. | Virtual metrology for copper-clad laminate manufacturing | |
| JP2009020717A (en) | State monitoring method, state monitor and program | |
| JP2010118562A (en) | Risk evaluation method of semiconductor manufacturing device | |
| JP2009076772A (en) | Process monitoring method | |
| JP2009099960A (en) | Quality control method, manufacturing method of semiconductor device, and quality control system | |
| JP2012063928A (en) | Factor analysis method, factor analysis device, and recording medium | |
| Munga et al. | A mathematical programming approach for optimizing control plans in semiconductor manufacturing | |
| JP2010224988A (en) | Quality control system, quality control method, quality control program, and method for manufacturing product | |
| JP4825482B2 (en) | Failure occurrence prediction device and failure occurrence prediction method | |
| JP2008071790A (en) | Method of estimating failure step, device of estimating failure step, program, and recording medium | |
| JP7223947B2 (en) | Manufacturing condition calculation device, manufacturing condition calculation method, and manufacturing condition calculation program | |
| JP2007187998A (en) | System and method for determining whether projection exposure mask is accepted | |
| JP5363089B2 (en) | Polynomial generator for estimation, input parameter polarity notification apparatus, estimation apparatus and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |