JP2010118418A - Method of cleaning plasma processing device - Google Patents
Method of cleaning plasma processing device Download PDFInfo
- Publication number
- JP2010118418A JP2010118418A JP2008289365A JP2008289365A JP2010118418A JP 2010118418 A JP2010118418 A JP 2010118418A JP 2008289365 A JP2008289365 A JP 2008289365A JP 2008289365 A JP2008289365 A JP 2008289365A JP 2010118418 A JP2010118418 A JP 2010118418A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plasma
- cleaning
- gas
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
Description
本発明はプラズマ処理装置に係わり、特にプラズマ処理室内のプラズマクリーニング方法に関するものである。 The present invention relates to a plasma processing apparatus, and more particularly to a plasma cleaning method in a plasma processing chamber.
近年の半導体素子のデバイス構造は益々複雑となり、これらの製造工程において高速処理化,少工程化が要求されている。すなわち、半導体集積デバイスは、微細化、例えば配線間の幅0.1μm程度あるいはそれ以下とする要求に伴い、配線部では隣接する配線間の静電容量が相対的に大きくなっている。このようなデバイスの配線間の絶縁材料として従来のシリコン酸化膜を用いると、微細化によって得られたトランジスタの高速化の恩恵を享受することが出来なくなる。このため配線間絶縁材料として誘電率(k値)の低い材料、例えばSiOC、が採用されている。 In recent years, the device structure of semiconductor elements has become increasingly complex, and high speed processing and small number of processes are required in these manufacturing processes. That is, with the demand for miniaturization, for example, a width between wirings of about 0.1 μm or less, a semiconductor integrated device has a relatively large capacitance between adjacent wirings. When a conventional silicon oxide film is used as an insulating material between the wirings of such devices, it is not possible to enjoy the benefits of high-speed transistors obtained by miniaturization. For this reason, a material having a low dielectric constant (k value), for example, SiOC, is employed as the inter-wiring insulating material.
これら誘電率(k値)の低い材料は主に配線材の銅と組み合わせて使用され、デュアルダマシンという方法で形成されるため、絶縁膜をエッチング加工する工程が必要となる。デュアルダマシン形成過程には、たとえば、前工程で穴形状が加工されたサンプルに、ハードマスクを用いてポーラス絶縁膜に溝形状を加工転写して所定の形状を得る工程が含まれる。このような技術は、たとえば、特許文献1に開示されている。 These materials having a low dielectric constant (k value) are mainly used in combination with copper, which is a wiring material, and are formed by a method called dual damascene. Therefore, a step of etching the insulating film is required. The dual damascene formation process includes, for example, a process of obtaining a predetermined shape by processing and transferring a groove shape to a porous insulating film using a hard mask on a sample whose hole shape has been processed in the previous step. Such a technique is disclosed in Patent Document 1, for example.
半導体基板のプラズマ処理においては、プラズマ処理室(以下、処理室と呼ぶ)内の表面に反応生成物の堆積(デポ物ともいう)がおこるプロセスが多くある。例えば、上記に示す膜種等をエッチング加工する際には、CxFx系のガスが用いられ、処理室内の表面には反応生成物であるCF系のデポ物が付着・堆積する。この堆積物が剥離して異物となり、処理される基板上に付着すると微細構造に不良を生じさせ、大きな問題となる。 In plasma processing of a semiconductor substrate, there are many processes in which deposition of reaction products (also referred to as deposits) occurs on the surface in a plasma processing chamber (hereinafter referred to as a processing chamber). For example, when etching the above-described film types and the like, CxFx-based gas is used, and a CF-based deposit as a reaction product adheres and deposits on the surface of the processing chamber. When this deposit peels and becomes a foreign material and adheres on the substrate to be processed, a defect is caused in the fine structure, which becomes a big problem.
この不具合を防止するため、プラズマクリーニングは、例えば、1枚,25枚,100枚といった、あるプラズマ処理枚数毎または1日毎などに行われ、堆積物が蓄積することを抑制し、堆積物起因の異物の発生を遅らせている。 In order to prevent this problem, the plasma cleaning is performed every certain number of plasma treatments, for example, 1 sheet, 25 sheets, or 100 sheets, or every day, and the accumulation of deposits is suppressed. The generation of foreign matter is delayed.
また、堆積物除去方法として、処理室を大気開放して水などを用いて堆積物を拭きとることもあるが、この方法は装置の復帰までに非常に時間がかかる。 Further, as a deposit removal method, the processing chamber may be opened to the atmosphere and the deposit may be wiped off using water or the like. However, this method takes a very long time to restore the apparatus.
このため、プラズマ処理室を大気開放しないプラズマクリーニングによって除去したいという要望がある。このプラズマクリーニングについては、特許文献2に開示されている。
For this reason, there is a desire to remove the plasma processing chamber by plasma cleaning that does not open to the atmosphere. This plasma cleaning is disclosed in
従来、半導体基板等の被処理物をプラズマ処理する装置において、プラズマ処理中に処理室内に堆積した物質を除去するためにプラズマクリーニングを行っているが、プラズマ処理装置の稼働率を向上するため、このプラズマクリーニングの効率を上げ、時間を短縮したいという要求があった。 Conventionally, in an apparatus for plasma processing an object to be processed such as a semiconductor substrate, plasma cleaning is performed in order to remove substances deposited in the processing chamber during the plasma processing. In order to improve the operating rate of the plasma processing apparatus, There was a demand to increase the efficiency of this plasma cleaning and shorten the time.
プラズマクリーニングには、ダミーウエハ(Si基板)を用いる方法と、ダミーウエハを用いないウエハレスにて行う方法がある。前者の方法では、パターン付ウエハ(例えば、半導体製品ウエハ)を処理した後、ダミーウエハを搬送する時間が掛かるため、スループットが低下する問題がある。 Plasma cleaning includes a method using a dummy wafer (Si substrate) and a method using a waferless method without using a dummy wafer. The former method has a problem that throughput is lowered because it takes time to transfer a dummy wafer after processing a patterned wafer (for example, a semiconductor product wafer).
また、後者の方法では、ウエハを載置しない状態で下部電極上にプラズマを生成し、処理室内の表面をクリーニングするため、下部電極へのダメージが懸念される。例えば、電極の抵抗値・表面状態の変化により吸着力低下が発生する。 In the latter method, since plasma is generated on the lower electrode without cleaning the wafer and the surface in the processing chamber is cleaned, the lower electrode may be damaged. For example, a decrease in adsorption force occurs due to a change in the resistance value / surface state of the electrode.
そこで、ダミーウエハ(Si基板)を用いないウエハレスクリーニングにより下部電極へのダメージが無いプラズマクリーニングを実用化した。 Therefore, plasma cleaning without damage to the lower electrode was put into practical use by wafer screening without using a dummy wafer (Si substrate).
本発明の目的は、プラズマ処理室の処理室表面を効率良く清浄化し、スループットを向上できるプラズマ処理装置のクリーニング方法を提供することにある。また、クリーニングと同時に被処理体である低誘電率膜(Low−k膜)上に、パターニングされたレジストマスクの除去(アッシング)ができるプラズマ処理装置のクリーニング方法を提供することにある。 An object of the present invention is to provide a cleaning method for a plasma processing apparatus capable of efficiently cleaning the processing chamber surface of the plasma processing chamber and improving the throughput. It is another object of the present invention to provide a cleaning method for a plasma processing apparatus capable of removing (ashing) a patterned resist mask on a low dielectric constant film (Low-k film) which is an object to be processed simultaneously with cleaning.
スループットを向上させる手法として、CxFx系ガスを用いてエッチングされた低誘電率膜(Low−k膜)の試料を、そのまま下部電極に載置した状態でプラズマクリーニングを行い、プラズマ処理室表面に付着したデポ物を除去する。 As a technique to improve the throughput, the sample of the low dielectric constant film (Low-k film) etched using CxFx gas is plasma-cleaned with it placed on the lower electrode as it is, and it adheres to the surface of the plasma processing chamber Remove the deposited material.
従来プラズマクリーニングとして用いられてきたO2ガスでは、エッチングされた低誘電率膜(Low−k膜)に含まれるC(炭素原子)と反応し、脱離するため膜質が変化し誘電率が高くなる(膜ダメージともいう)問題が発生する。 O 2 gas, which has been used as a conventional plasma cleaning, reacts with C (carbon atoms) contained in the etched low dielectric constant film (Low-k film) and desorbs, so the film quality changes and the dielectric constant is high. (Also referred to as film damage) occurs.
そこで、炭素を含むCO2ガスをクリーニングガスとして選択することにより、低誘電率膜(Low−k膜)との反応を抑制し、膜ダメージを低減できるとともに、Low−k膜上にパターニングされたレジストマスクの除去が可能となる。 Therefore, by selecting carbon dioxide-containing CO 2 gas as the cleaning gas, reaction with the low dielectric constant film (Low-k film) can be suppressed, film damage can be reduced, and patterning is performed on the Low-k film. The resist mask can be removed.
以下、本発明の一実施例について説明する。まず、本発明の試料の表面処理を適用するプラズマエッチング装置の構成につてい説明する。 Hereinafter, an embodiment of the present invention will be described. First, the configuration of a plasma etching apparatus to which the sample surface treatment of the present invention is applied will be described.
図1は、本発明に使用した枚葉式マルチチャンバを有するプラズマエッチング装置の平面図面である。図1において本装置は、搬送ロボット21を配備した真空搬送室20と、ゲート24a,24bで介設された2個以上の処理室1a,1bと、ロードロック室22a,22bと、大気ローダ部25とウェハカセット26を載置するカセット載置部23から構成される。処理室1a,1bで実施する同一プロセスを並列に処理することも、処理室1aと処理室1bでの異種プロセスを逐次に処理できるように構成されている。
FIG. 1 is a plan view of a plasma etching apparatus having a single wafer type multi-chamber used in the present invention. 1, this apparatus includes a
本装置の処理室1aと処理室1bは、ほぼ同一の構造であるため、処理室1aにつき図2を参照してその詳細を説明する。
Since the
本装置は、UHF(Ultra High Frequency)と磁界を利用してプラズマを形成するUHFプラズマエッチング装置である。 This apparatus is a UHF plasma etching apparatus that forms plasma using UHF (Ultra High Frequency) and a magnetic field.
図2において処理室1aは、真空容器となっており周囲に電子サイクロトロン共鳴(ECR)用磁場を発生させるためのコイル9が設置され、内壁は例えば30℃に、温調器(図省略)にて温度制御されている。被処理基板13は、静電チャック7を配設した基板電極18に載置される。静電チャック7には、直流電源(図省略)が接続され、被処理基板13を静電チャック7に吸着可能となっている。基板電極18には整合器10を介して基板バイアス電源11が接続され、被処理基板13に高周波バイアスを印加可能となっている。
In FIG. 2, the
従来の主なエッチングガスであるCF4,CHF3,CH2F2等のフロンガス,C2F6,C3F8,C4F6,C4F8,C5F8等のC/F比の高い添加ガス,Ar,Xe,Kr等の不活性ガスは各々のガスボンベ19−1,19−2,19−3より供給され、マスフローコントローラー12でそれぞれ流量制御し、プロセスガス源に接続されたガス供給管14を介して、穴が多数設けられたシリコンあるいはガラス状炭素からなるガス供給板8から処理室1aへ導入される。
Is a conventional main etching gas CF 4, CHF 3, CH 2 F 2 or the like chlorofluorocarbons, C 2 F 6, C 3 F 8, C 4
ガス供給板8の上部にはアンテナ電極2が配設され、高周波電源3及び高周波電源5から、整合回路4ならびに整合回路6を介して、同軸端子16からアンテナ電極2に給電される。高周波はアンテナ電極2の周囲の誘電体窓15から放射されるとともに、共振電界がガス供給板8を介して処理室1a内に導入され、プラズマの生成によって被処理基板13にエッチング加工が施される。
The
処理室1aの下方に、ターボ分子ポンプ(TMP)からなる真空排気手段(図省略)とオートプレッシャーコントローラー(APC)からなる調圧手段(図省略)が配設され、所定圧力に保持しながら、処理後のエッチング用ガスを処理室1aより排出する。
Below the
次に、図3において、膜構成,デバイス工程及びエッチングフローを説明する。 Next, referring to FIG. 3, the film configuration, device process, and etching flow will be described.
図3(a)は初期の膜構造であり、膜構成は上からArFレジストマスク302,シリコン酸化膜303,無機膜(Low−k膜)304,Si基板305から構成されている。次に、エッチングフローについて説明する。図3(b)、及び(c)はArFレジストマスク302をマスクにしてシリコン酸化膜303,無機膜(Low−k膜)304をエッチング処理する。その際、マスクとの選択比を上げるため、CxFxなどのC/F比の高い添加ガスを用いることが多い。図3(d)はArFレジストマスク302の除去(アッシング)の工程となっており、エッチング処理後に同一装置内の別の真空処理室や、他の装置を用いてArFレジストマスク302の除去(アッシング)を行っている。
FIG. 3A shows an initial film structure, and the film structure includes an
次に、図4を用いて、膜ダメージ発生メカニズムについて説明する。 Next, a film damage generation mechanism will be described with reference to FIG.
図4(a)はエッチング処理後の加工形状を示す。図4(a)において、膜構成は、上からArFレジストマスク402,シリコン酸化膜403,無機膜(Low−k膜)404,Si基板405から構成されている。
FIG. 4A shows a processed shape after the etching process. 4A, the film structure is composed of an
また、図4(b)は、デバイス工程の短縮を図るため、エッチング処理後に処理室から被処理基板を搬出すること無くArFレジストマスク402の除去(アッシング)までを一貫して処理を行った場合の、膜ダメージ発生メカニズムである。ガス種として、例えば、プラズマクリーニングで用いられているO2ガスの場合で考えると、Oラジカルは(1)処理室内の表面に付着したCF系デポ物と反応(プラズマクリーニング)、(2)ArFレジストマスク402と反応(アッシング)、(3)エッチング処理後の無機膜(Low−k膜)404側面と反応(膜ダメージ)する。
FIG. 4B shows a case where processing is performed consistently up to removal (ashing) of the ArF resist
上記(3)について説明すると、無機膜(Low−k膜)404側面に付着したOラジカルにて無機膜(Low−k膜、例えばSiOC膜)404中のC系成分が引き抜かれSiO2化し誘電率が高くなることで、デバイス特性を変化させる要因となる。 The above (3) will be described. The C-based component in the inorganic film (Low-k film, eg, SiOC film) 404 is extracted by O radicals attached to the side surface of the inorganic film (Low-k film) 404 to be converted into SiO 2 and dielectric. A higher rate is a factor that changes device characteristics.
本評価では、このSiO2化した膜厚を膜ダメージ量とし、ガス種を検討した。膜ダメージ量の測定方法を説明する。HF洗浄(フッ酸洗浄)をすると膜質が良好な無機膜(Low−k膜)404(SiOC膜)は削れないがC成分が引き抜かれSiO2化した部分はHFと反応し、削れてしまう。この特性を利用して、ArFレジストマスク402除去後の被処理基板を0.10%のHFに20s浸した前後で比較し断面SEM写真から無機膜(Low−k膜)404の膜ダメージ量(式(1))を算出する。
In this evaluation, the SiO 2 film thickness was taken as the film damage amount, and the gas type was examined. A method for measuring the film damage amount will be described. When HF cleaning (hydrofluoric acid cleaning) is performed, the inorganic film (Low-k film) 404 (SiOC film) with good film quality cannot be cut, but the portion where the C component is extracted and converted to SiO 2 reacts with HF and is cut off. Using this characteristic, the processed substrate after removal of the ArF resist
つまり、図4(b)において、
膜ダメージ量=D−C …(1)
(C:エッチング処理後寸法 D:HF洗浄後寸法)
となる。
That is, in FIG.
Film damage amount = D−C (1)
(C: Dimensions after etching treatment D: Dimensions after HF cleaning)
It becomes.
次に、図5を用いて、膜ダメージ量のガス種比較を説明する。従来プラズマクリーニングで用いられているO2ガスで処理した場合の膜ダメージ量は22.7nmに対し、本願発明のCO2ガスで処理した膜ダメージ量は12.3nmであった。この結果から、CO2ガスはO2ガスに比べて膜ダメージを抑制でき、且つArFレジストマスク402の除去(アッシング)が可能であることが分かる。
Next, the gas type comparison of the film damage amount will be described using FIG. The film damage amount when treated with O 2 gas conventionally used in plasma cleaning was 22.7 nm, whereas the film damage amount treated with CO 2 gas of the present invention was 12.3 nm. From this result, it can be seen that the CO 2 gas can suppress film damage as compared with the O 2 gas and can remove (ash) the ArF resist
そこで、実際にプラズマクリーニングとしての効果を確認するため、処理室内の表面に付着したCF系デポ物と、クリーニングガスとで反応してできるプラズマ中の反応生成物C2(波長:516.5nm)の発光をモニタリングし、処理室内の表面に付着したデポ物の堆積状態を確認した。ここで、C2の発光レベルが安定する(変動がなくなる)ことで、処理室内に付着したCF系デポ物は除去できていると仮定する。 Therefore, in order to actually confirm the effect as plasma cleaning, the reaction product C 2 in the plasma (wavelength: 516.5 nm) formed by reacting the CF deposit deposited on the surface of the processing chamber with the cleaning gas. The amount of deposits deposited on the surface of the processing chamber was confirmed. Here, it is assumed that the CF-based deposit attached to the processing chamber can be removed by stabilizing the light emission level of C 2 (no fluctuation).
図6に、各条件下でのC2発光強度比較を示す。図6において、従来方法でのエッチング後のO2ガスプラズマクリーニングでのC2発光は、放電開始から3sで安定している。これは、エッチング処理中に処理室内表面へ付着したデポ物が除去され、エッチング処理前の状態に戻っていることを表している。 FIG. 6 shows a comparison of C 2 emission intensity under each condition. In FIG. 6, C 2 emission in O 2 gas plasma cleaning after etching by the conventional method is stable in 3 s from the start of discharge. This indicates that deposits adhered to the surface of the processing chamber during the etching process are removed and the state before the etching process is restored.
次に、O2ガスを用いてレジスト付ウエハ有りで放電した場合を説明する。レジスト除去に必要な時間は、ArFレジストマスク402の残膜と別途測定しているO2ガスのArFレジストレート(アッシング速度)から算出した結果から16s必要であるが、C2発光の変化は、放電開始から8sで安定している。また、レジスト除去後にO2プラズマクリーニングを行った結果、C2発光に変化は見られなかった。このことから、レジスト除去所要時間内で処理室内の付着デポは除去できておりプラズマクリーニングが行えていると言える。しかし、O2ガスをアッシングで用いた際、先述したようにSiOCに膜ダメージが生じる。
Next, the case where discharge is performed with a wafer with a resist using O 2 gas will be described. The time required for resist removal is 16 s from the result calculated from the remaining film of the ArF resist
次に、CO2ガスを用いてレジスト付ウエハ有りで放電した場合を説明する。レジスト除去時間は、ArFレジストマスク402の残膜と別途測定しているCO2ガスのArFレジストレート(アッシング速度)から算出した結果から23s必要であり、C2発光の変化は、放電開始から15sで安定している。また、CO2ガスでのレジスト除去後に、O2プラズマクリーニングを行った際、C2発光変化は見られなかった。このことから、レジスト除去所要時間内で処理室内の付着デポは除去できておりプラズマクリーニングが行えていると言える。更に先述のようにCO2ガス放電では膜ダメージを低減できることがわかっている。
Next, the case where discharge is performed with a wafer with a resist using CO 2 gas will be described. The resist removal time needs 23 s from the result calculated from the remaining film of the ArF resist
以上の結果から、CO2ガスにてレジスト付ウエハ有りで放電を実施することで膜ダメージを抑制しながら処理室内のプラズマクリーニングが可能であることがわかる。 From the above results, it is understood that plasma cleaning in the processing chamber can be performed while suppressing film damage by performing discharge with a wafer with a resist using CO 2 gas.
図7に、各条件下での処理時間比較を示す。図7において、従来方法では、製品ウエハをエッチング処理後、一旦チャンバから搬出し、チャンバ内クリーニングを行う。エッチング処理が完了した製品ウエハは、エッチング処理装置から回収され、レジスト除去(アッシング)処理装置へ搬送後、アッシング処理を行う。この従来方法での、製品ウエハ処理における所要時間を100%とした場合、O2ガスクリーニングを適用した場合には50%、CO2ガスクリーニングでは55%と製品1枚辺りの所要時間を短縮することができる。 FIG. 7 shows a processing time comparison under each condition. In FIG. 7, in the conventional method, after the product wafer is etched, the product wafer is once taken out of the chamber and the chamber is cleaned. The product wafer that has been subjected to the etching process is collected from the etching processing apparatus, transferred to a resist removal (ashing) processing apparatus, and then subjected to an ashing process. When the time required for product wafer processing in this conventional method is 100%, the time required per product is reduced by 50% when O 2 gas cleaning is applied and 55% when CO 2 gas cleaning is applied. be able to.
これは、一つは同一チャンバでレジスト除去することで、エッチング処理後のウエハを搬出することなく下部電極に載置状態でプラズマクリーニングが行えることで、エッチング処理後のウエハの搬送時間を省略できること、一つはレジスト付ウエハ有りで処理室クリーニングを行うことで、その後のレジスト除去処理が省略できるためである。 This is because, by removing the resist in the same chamber, plasma cleaning can be performed in a state where it is placed on the lower electrode without carrying out the wafer after the etching process, so that the wafer transfer time after the etching process can be omitted. One reason is that the subsequent resist removal processing can be omitted by performing processing chamber cleaning with a wafer with resist.
また、従来方法ではアッシング工程を他チャンバ(他装置)で行っていたためウエハの搬送、及びレジスト除去処理の時間が必要であったが、本発明によるとレジスト除去工程も同一チャンバ内で、且つプラズマクリーニング中に平行して処理が可能となり、大幅な処理時間の短縮が図れる。 In the conventional method, since the ashing process is performed in another chamber (another apparatus), it takes time for wafer transfer and resist removal processing. However, according to the present invention, the resist removal process is performed in the same chamber and plasma. Processing can be performed in parallel during cleaning, and processing time can be greatly reduced.
更に本発明の特徴の1つは、パターン付ウエハ(Low−k膜)を処理した後、連続してウエハを下部電極に載置した状態でプラズマクリーニングすることが可能なことである。そのため、下部電極はプラズマに曝されること無く、プラズマポテンシャル等により発生するイオンによる物理的な劣化及びガス等による化学的な反応による下部電極表面の劣化を防ぎ、電極交換周期の長期化が可能となる。このことにより、下部電極の交換周期を延命化可能で、装置のメンテナンスコスト低減にも効果があると言える。 Furthermore, one of the features of the present invention is that after a patterned wafer (Low-k film) is processed, plasma cleaning can be performed in a state where the wafer is continuously placed on the lower electrode. As a result, the lower electrode is not exposed to plasma, preventing physical deterioration due to ions generated by plasma potential, etc., and deterioration of the lower electrode surface due to chemical reaction due to gas, etc., and extending the electrode replacement cycle. It becomes. Thus, it can be said that the replacement period of the lower electrode can be extended and the maintenance cost of the apparatus can be reduced.
以上、本一実施例によれば、ウエハの入れ替えを省略してプラズマクリーニングが実施できるため、スループットを向上することが可能となり、同時にウエハを設置する下部電極がクリーニング時にプラズマに曝されないことで下部電極の劣化を抑制することができる。 As described above, according to the present embodiment, the plasma cleaning can be performed without replacing the wafer, so that the throughput can be improved. At the same time, the lower electrode on which the wafer is installed is not exposed to the plasma during the cleaning, so that Deterioration of the electrode can be suppressed.
また、低誘電率膜(Low−k膜)上に、パターニングされたレジストマスクの除去も可能となるので、デバイス工程を短縮化することができる。 Further, since the resist mask patterned on the low dielectric constant film (Low-k film) can be removed, the device process can be shortened.
1a,1b 処理室
2 アンテナ電極
3,5 高周波電源
4,6 整合回路
7 静電チャック
8 ガス供給板
9 コイル
10 整合器
11 基板バイアス電源
12 マスフローコントローラー
13 被処理基板
14 ガス供給管
15 誘電体窓
16 同軸端子
17 フォーカスリング
18 基板電極
19 ガスボンベ
20 真空搬送室
21 搬送ロボット
22a,22b ロードロック室
23 カセット載置部
24a,24b ゲート
25 大気ローダ部
26 ウェハカセット
302,402 ArFレジストマスク
303 シリコン酸化膜
304,404 無機膜(Low−k膜)
305,405 Si基板
403 シリコン酸化膜
1a,
305,405
Claims (4)
前記被処理基板をエッチング処理後、前記処理室内にCO2ガスを導入してクリーニングを行い、前記処理室内表面に付着した反応生成物を除去することを特徴とするプラズマ処理装置のクリーニング方法。 A processing chamber, a high-frequency power source for forming plasma in the processing chamber, a substrate electrode provided below the processing chamber on which a substrate to be processed can be placed, and a substrate bias power source for applying a bias to the processing substrate A plasma processing apparatus cleaning method for etching a multilayer film using ArF resist on the substrate to be processed using a CxFx-based gas as an etching gas.
A cleaning method for a plasma processing apparatus, wherein after the substrate to be processed is etched, cleaning is performed by introducing CO 2 gas into the processing chamber to remove reaction products adhering to the surface of the processing chamber.
前記被処理基板は、第1の膜にArFレジスト,第2の膜にシリコン酸化膜,第3の膜に無機膜(Low−k膜),第4の膜にSi基板から構成されたパターン付きウエハ(製品ウエハ)で構成されたことを特徴とするプラズマ処理装置のクリーニング方法。 In the cleaning method of the plasma processing apparatus according to claim 1,
The substrate to be processed is patterned with an ArF resist as a first film, a silicon oxide film as a second film, an inorganic film (Low-k film) as a third film, and a Si substrate as a fourth film. A plasma processing apparatus cleaning method comprising a wafer (product wafer).
前記エッチングガスは、CとFで構成されたガスを主成分としたプラズマによりエッチング処理し、該処理したウエハを搬出することなく連続してクリーニングを行うことを特徴とするプラズマ処理装置のクリーニング方法。 In the cleaning method of the plasma processing apparatus of Claim 2,
A cleaning method for a plasma processing apparatus, characterized in that the etching gas is etched with plasma mainly composed of a gas composed of C and F, and cleaning is continuously performed without carrying out the processed wafer. .
前記プラズマクリーニングを行いながら、同時に第1の膜であるArFレジストマスクの除去(アッシング)を行うことを特徴とするプラズマ処理装置のクリーニング方法。 In the cleaning method of the plasma processing apparatus of Claim 2,
A plasma processing apparatus cleaning method, wherein the ArF resist mask, which is the first film, is removed (ashed) simultaneously with the plasma cleaning.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008289365A JP2010118418A (en) | 2008-11-12 | 2008-11-12 | Method of cleaning plasma processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008289365A JP2010118418A (en) | 2008-11-12 | 2008-11-12 | Method of cleaning plasma processing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010118418A true JP2010118418A (en) | 2010-05-27 |
Family
ID=42305922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008289365A Pending JP2010118418A (en) | 2008-11-12 | 2008-11-12 | Method of cleaning plasma processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010118418A (en) |
-
2008
- 2008-11-12 JP JP2008289365A patent/JP2010118418A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7344993B2 (en) | Low-pressure removal of photoresist and etch residue | |
JP5414179B2 (en) | Low pressure removal of photoresist and etching residues | |
US6796314B1 (en) | Using hydrogen gas in a post-etch radio frequency-plasma contact cleaning process | |
US7169440B2 (en) | Method for removing photoresist and etch residues | |
US6849559B2 (en) | Method for removing photoresist and etch residues | |
KR101032831B1 (en) | Plasma etch and photoresist strip process with intervening chamber de-fluorination and wafer de-fluorination steps | |
WO2006057236A1 (en) | Substrate processing method and method for manufacturing semiconductor device | |
JP4911936B2 (en) | Plasma ashing method | |
JP4312630B2 (en) | Plasma processing method and plasma processing apparatus | |
JPH06177092A (en) | Manufacture of semiconductor device | |
JP2011517368A (en) | Method and apparatus for removing polymer from a substrate | |
JP2010003807A (en) | Method of manufacturing semiconductor apparatus | |
JP4745273B2 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
JP4484110B2 (en) | Plasma processing method and plasma processing apparatus | |
JP2010118418A (en) | Method of cleaning plasma processing device | |
JP2004259819A (en) | Device and method for treating surface of specimen | |
KR100439844B1 (en) | method for removing photoresist after metal layer etching in semiconductor device | |
JP2007081221A (en) | Plasma treatment apparatus and treatment method | |
JP4378234B2 (en) | Etching method | |
JP3834004B2 (en) | Etching post-treatment method | |
JP2008085297A (en) | Method of manufacturing semiconductor device | |
US6403489B1 (en) | Method for removing polymer stacked on a lower electrode within an etching reaction chamber | |
US8846528B2 (en) | Method of modifying a low k dielectric layer having etched features and the resulting product | |
JP2007251034A (en) | Plasma processing method | |
JP2001035836A (en) | Method and device for dry etching |