JP2010114730A - Decision feedback equalizer - Google Patents

Decision feedback equalizer Download PDF

Info

Publication number
JP2010114730A
JP2010114730A JP2008286497A JP2008286497A JP2010114730A JP 2010114730 A JP2010114730 A JP 2010114730A JP 2008286497 A JP2008286497 A JP 2008286497A JP 2008286497 A JP2008286497 A JP 2008286497A JP 2010114730 A JP2010114730 A JP 2010114730A
Authority
JP
Japan
Prior art keywords
signal
nrz
feedback
waveform
decision feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008286497A
Other languages
Japanese (ja)
Inventor
Junichi Abe
淳一 安部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008286497A priority Critical patent/JP2010114730A/en
Publication of JP2010114730A publication Critical patent/JP2010114730A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that, when a waveform of an input signal is different from that of a feedback signal in a conventional decision feedback equalizer, unnecessary inter-code interference occurs and, when signals modulated by various modulation methods such as an RZ signal and an RZ-DPSK signal are input, equalization capability of the equalizer is degraded. <P>SOLUTION: The decision feedback equalizer 18 executes appropriate waveform equalization without degrading performance by achieving waveform matching between an input signal and a feedback signal when waveforms having various modulation methods such as an RZ waveform and an RZ-DPSK waveform are input. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、波形等化を行う判定帰還型等化器（ＤＦＥ：Ｄｅｃｉｓｉｏｎ Ｆｅｅｄｂａｃｋ Ｅｑｕａｌｉｚｅｒ）と、この判定帰還形等化器を用いた等化装置と、このＤＦＥまたは等化装置による等化方法とに係り、特に、超高速光通信において波形等化を行うＤＦＥと、このＤＦＥを用いた等化装置と、このＤＦＥまたは等化装置による等化方法とに係る。   The present invention relates to a decision feedback equalizer (DFE) that performs waveform equalization, an equalizer using the decision feedback equalizer, an equalization method using the DFE or the equalizer, and the like. In particular, the present invention relates to a DFE that performs waveform equalization in ultrahigh-speed optical communication, an equalizer that uses the DFE, and an equalization method that uses the DFE or the equalizer.

１０Ｇｂｐｓを超える超高速な光通信では、波長分散、偏波モード分散などの影響による波形歪が顕著になる。この波形歪に対応するために、電気的分散補償器（ＥＤＣ：Ｅｌｅｃｔｒｉｃａｌ Ｄｉｓｐｅｒｓｉｏｎ Ｃｏｍｐｅｎｓａｔｏｒ）が使用されるようになってきている。特に、非線形フィルタである判定帰還型等化器は、フィードフォワード型等化器（ＦＦＥ：Ｆｅｅｄ−Ｆｏｒｗａｒｄ Ｅｑｕａｌｉｚｅｒ）に比べて雑音抑圧効果が高く、より等化能力の高い波形歪み補償を行うことが可能である。   In ultra-high-speed optical communication exceeding 10 Gbps, waveform distortion due to the influence of chromatic dispersion, polarization mode dispersion, etc. becomes significant. In order to cope with this waveform distortion, an electrical dispersion compensator (EDC) has been used. In particular, a decision feedback equalizer that is a non-linear filter has a higher noise suppression effect than a feed-forward equalizer (FFE) and can perform waveform distortion compensation with higher equalization capability. Is possible.

上記に関連して、特許文献１（特開２００６−３３６６３号公報）には、判定帰還型等化器に係る記載が開示されている。   In relation to the above, Patent Document 1 (Japanese Patent Laid-Open No. 2006-33663) discloses a description relating to a decision feedback equalizer.

特許文献１には、判定帰還型等化器の高速動作を実現する回路構成が開示されている。図１は、特許文献１に記載の判定帰還型等化器における構成を説明するための回路図である。   Patent Document 1 discloses a circuit configuration for realizing high-speed operation of a decision feedback equalizer. FIG. 1 is a circuit diagram for explaining the configuration of the decision feedback equalizer described in Patent Document 1. In FIG.

図１のように構成された判定帰還型等化器では、入力信号を受信した際に、一旦識別器１２でデジタル信号に符号判定されたＮＲＺ（Ｎｏｎ−Ｒｅｔｕｒｎ−ｔｏ−Ｚｅｒｏ）信号を入力信号にフィードバックし、入力信号に加算もしくは減算することで、隣接ビット列による符号間干渉をキャンセルすることで波形等化を行っている。   In the decision feedback equalizer configured as shown in FIG. 1, when an input signal is received, an NRZ (Non-Return-to-Zero) signal that is once subjected to code determination by the discriminator 12 is input to the input signal. The waveform equalization is performed by canceling the intersymbol interference due to the adjacent bit string by adding or subtracting to the input signal.

しかしながら、ｌｏｎｇ−ｈａｕｌネットワークやメトロネットワークなどの長距離光伝送では、受信感度を向上させるためＲＺ（Ｒｅｔｕｒｎ−ｔｏ−Ｚｅｒｏ）信号が用いられることが多い。このことは、例えば非特許文献１（Ｐ．Ｊ． Ｗｉｎｚｅｒ ａｎｄ Ｊ． Ｌｅｕｔｈｏｌｄ，“Ｒｅｔｕｒｎ−ｔｏ−Ｚｅｒｏ Ｍｏｄｕｌａｔｏｒ Ｕｓｉｎｇ ａ Ｓｉｎｇｌｅ ＮＲＺ Ｄｒｉｖｅ Ｓｉｇｎａｌ ａｎｄ ａｎ Ｏｐｔｉｃａｌ Ｄｅｌａｙ Ｉｎｔｅｒｆｅｒｏｍｅｔｅｒ，” ＩＥＥＥ Ｐｈｏｔｏｎ． Ｔｅｃｈｎｏｌ． Ｌｅｔｔ．， ｖｏｌ． １３， Ｎｏ． １２， ｐｐ．１２９８−１３００， Ｄｅｃ． ２００１．）にも開示されている。そのため、ＮＲＺ信号を用いた判定帰還型等化器では、余計な符号間干渉が発生し、十分な性能が得られないという問題があった。   However, in long-distance optical transmission such as a long-haul network or a metro network, an RZ (Return-to-Zero) signal is often used to improve reception sensitivity. This is described in, for example, Non-Patent Document 1 (PJ Winzer and J. Leuthold, “Return-to-Zero Modulator Using a Single NRZ Drive Signal and an Optical Delay E. T. E. t. 13, No. 12, pp. 1298-1300, Dec. 2001.). Therefore, the decision feedback equalizer using the NRZ signal has a problem that extra intersymbol interference occurs and sufficient performance cannot be obtained.

図２は、特許文献１における余計な符号間干渉について説明するための、回路図および波形図である。判定帰還型等化器に入力された信号は、識別器１２でＮＲＺ波形形状を有するデジタル信号に符号判別される。その一部が分岐されて、後遅延回路１５と重み付け回路１６を通過したものが、減算器１１を通じて入力信号から差し引かれることにより波形等化を行う。   FIG. 2 is a circuit diagram and a waveform diagram for explaining extra intersymbol interference in Patent Document 1. The signal input to the decision feedback equalizer is discriminated by the discriminator 12 into a digital signal having an NRZ waveform shape. A part of the signal branched and passed through the post-delay circuit 15 and the weighting circuit 16 is subtracted from the input signal through the subtractor 11 to perform waveform equalization.

この際、入力信号の波形形状（ＲＺ）と、減算回路１１で差し引かれる波形形状（ＮＲＺ）とが異なる。このため、（特に帰還信号波形にビットズレが生じた際などに）識別器１２に入力される波形に余計な符号間干渉が生じ、入力信号がＮＲＺ波形の場合に比べ等化器の性能が劣化することになる。また、単純な強度変調によるＲＺ信号のみならず、ＣＳＲＺ（Ｃａｒｒｉｅｒ Ｓｕｐｐｒｅｓｓｅｄ−ＲＺ）信号、ＲＺ−ＤＰＳＫ（Ｄｉｆｆｅｒｅｎｔｉａｌ−Ｐｈａｓｅ−Ｓｈｉｆｔ−Ｋｅｙｉｎｇ）信号、Ｄｕｏｂｉｎａｒｙ信号など、波形のデューティや形状が異なる種々の変調方式が用いられるようになってきており、それぞれの変調方式に応じた等化器が必要とされている。   At this time, the waveform shape (RZ) of the input signal is different from the waveform shape (NRZ) subtracted by the subtraction circuit 11. For this reason, extra intersymbol interference occurs in the waveform input to the discriminator 12 (particularly when a bit shift occurs in the feedback signal waveform, etc.), and the performance of the equalizer is degraded compared to the case where the input signal is an NRZ waveform. Will do. Also, not only RZ signals by simple intensity modulation, but also various modulations with different waveform duties and shapes, such as CSRZ (Carrier Suppressed-RZ) signal, RZ-DPSK (Differential-Phase-Shift-Keying) signal, Dubinary signal, etc. Systems have come to be used, and an equalizer corresponding to each modulation system is required.

特開２００６−３３６６３号公報JP 2006-33663 A Ｐ．Ｊ． Ｗｉｎｚｅｒ ａｎｄ Ｊ． Ｌｅｕｔｈｏｌｄ，“Ｒｅｔｕｒｎ−ｔｏ−Ｚｅｒｏ Ｍｏｄｕｌａｔｏｒ Ｕｓｉｎｇ ａ Ｓｉｎｇｌｅ ＮＲＺ Ｄｒｉｖｅ Ｓｉｇｎａｌ ａｎｄ ａｎ Ｏｐｔｉｃａｌ Ｄｅｌａｙ Ｉｎｔｅｒｆｅｒｏｍｅｔｅｒ，” ＩＥＥＥ Ｐｈｏｔｏｎ． Ｔｅｃｈｎｏｌ． Ｌｅｔｔ．， ｖｏｌ． １３， Ｎｏ． １２， ｐｐ．１２９８−１３００， Ｄｅｃ． ２００１．P. J. et al. Winzer and J.M. Leuthold, “Return-to-Zero Modulator Using a Single NRZ Drive Signal and an Optical Delay Interferometer,” IEEE Photon. Technol. Lett. , Vol. 13, no. 12, pp. 1298-1300, Dec. 2001.

上述のような判定帰還等化器では、ＲＺ信号やＲＺ−ＤＰＳＫ信号などの種々の変調方式で変調された信号が入力された際に、等化器の等化能力が劣化してしまうという問題があった。これは、入力信号と帰還信号の波形形状が異なり、余計な符号間干渉が発生するためである。   In the decision feedback equalizer as described above, when a signal modulated by various modulation methods such as an RZ signal or an RZ-DPSK signal is input, the equalization ability of the equalizer deteriorates. was there. This is because the input signal and the feedback signal have different waveform shapes and extra intersymbol interference occurs.

本発明の目的は、以上の問題を解決し、種々の変調方式に対応した高性能な判定帰還型等化器を提供することである。   An object of the present invention is to provide a high-performance decision feedback equalizer that solves the above-described problems and supports various modulation schemes.

本発明による判定帰還型等化器は、入力部と、ＮＲＺ変換器と、加減算器と、識別器と、出力部と、帰還回路とを具備する。ここで、入力部は、入力信号を入力するものである。ＮＲＺ変換器は、入力信号をＮＲＺ（Ｎｏｎ−Ｒｅｔｕｒｎ−ｔｏ−Ｚｅｒｏ）信号に変換するものである。加減算器は、ＮＲＺ信号と、ＮＲＺ信号に基づく帰還信号との加減算を行うものである。識別器は、加減算器の出力信号の符号を判定するものである。出力部は、識別器の出力信号を出力するものである。帰還回路は、識別器の出力信号を帰還信号として加減算器に向けて帰還するものである。帰還回路は、遅延器と、重み付け回路とを具備する。ここで、遅延器は、帰還信号に遅延を与えるものである。重み付け回路は、帰還信号の振幅値に、所定の係数に基づいて重み付けを行うものである。   The decision feedback equalizer according to the present invention includes an input unit, an NRZ converter, an adder / subtracter, a discriminator, an output unit, and a feedback circuit. Here, the input unit inputs an input signal. The NRZ converter converts an input signal into an NRZ (Non-Return-to-Zero) signal. The adder / subtracter performs addition / subtraction between the NRZ signal and a feedback signal based on the NRZ signal. The discriminator determines the sign of the output signal of the adder / subtracter. The output unit outputs an output signal of the discriminator. The feedback circuit feeds back the output signal of the discriminator toward the adder / subtractor as a feedback signal. The feedback circuit includes a delay device and a weighting circuit. Here, the delay device delays the feedback signal. The weighting circuit weights the amplitude value of the feedback signal based on a predetermined coefficient.

本発明による等化方法は、（ａ）入力信号を入力するステップと、（ｂ）入力信号をＮＲＺ信号に変換するステップと、（ｃ）ＮＲＺ信号と、ＮＲＺ信号に基づく帰還信号との加減算を行うステップと、（ｄ）ステップ（ｃ）で得られる出力信号の符号を判定するステップと、（ｅ）ステップ（ｄ）で得られる出力信号を出力するステップと、（ｆ）ステップ（ｄ）で得られる出力信号を帰還信号として加減算器に向けて帰還するステップとを具備する。ステップ（ｆ）は、（ｆ−１）帰還信号に遅延を与えるステップと、（ｆ−２）帰還信号の振幅値に、所定の係数に基づいて重み付けを行うステップとを具備する。   The equalization method according to the present invention includes (a) inputting an input signal, (b) converting the input signal into an NRZ signal, (c) adding and subtracting the NRZ signal and a feedback signal based on the NRZ signal. Performing (d) determining the sign of the output signal obtained in step (c), (e) outputting the output signal obtained in step (d), and (f) in step (d). And feeding back the obtained output signal to the adder / subtracter as a feedback signal. Step (f) includes (f-1) a step of delaying the feedback signal, and (f-2) a step of weighting the amplitude value of the feedback signal based on a predetermined coefficient.

本発明の判定帰還型等化器によれば、ＲＺ波形やＲＺ−ＤＰＳＫ波形などの種々の変調方式を有する波形が入力された際にも、入力信号と帰還信号の波形整合を実現し、性能劣化のない好適な波形等化を行うことが出来るという効果が得られる。   The decision feedback equalizer according to the present invention realizes waveform matching between an input signal and a feedback signal even when a waveform having various modulation methods such as an RZ waveform or an RZ-DPSK waveform is input. The effect that a suitable waveform equalization without deterioration can be performed is obtained.

添付図面を参照して、本発明による帰還判定型等化器および等化方法を実施するための最良の形態を以下に説明する。   The best mode for carrying out a feedback decision type equalizer and equalization method according to the present invention will be described below with reference to the accompanying drawings.

（第１の実施形態）
図３は、本発明の第１の実施形態による判定帰還型等化器の構成を説明するための回路図である。本実施形態による判定帰還型等化器は、入力信号入力部１０と、ＮＲＺ変換器１９と、判定帰還型等価回路１８とを具備する。 (First embodiment)
FIG. 3 is a circuit diagram for explaining the configuration of the decision feedback equalizer according to the first embodiment of the present invention. The decision feedback equalizer according to the present embodiment includes an input signal input unit 10, an NRZ converter 19, and a decision feedback equivalent circuit 18.

判定帰還型等価回路１８は、加減算器１１と、識別器１２と、帰還線路入力部１３と、遅延器１５と、重み付け回路１６と、帰還線路出力部１７とを具備する。   The decision feedback equivalent circuit 18 includes an adder / subtractor 11, a discriminator 12, a feedback line input unit 13, a delay unit 15, a weighting circuit 16, and a feedback line output unit 17.

本実施形態による判定帰還型等化器の各構成要素における接続関係について説明する。入力信号入力部１０は、ＮＲＺ変換器１９の入力部に接続されている。ＮＲＺ変換器１９の出力部は、判定帰還型等価回路１８の入力部に接続されている。   A connection relationship in each component of the decision feedback equalizer according to the present embodiment will be described. The input signal input unit 10 is connected to the input unit of the NRZ converter 19. The output section of the NRZ converter 19 is connected to the input section of the decision feedback equivalent circuit 18.

判定帰還型等価回路１８の入力部は、加減算器１１の第１の入力部に接続されている。加減算器１１の出力部は、識別器１２の入力部に接続されている。識別器１２の出力不は、判定帰還型等価回路１８の出力部と、帰還線路入力部１３とに接続されている。   The input part of the decision feedback equivalent circuit 18 is connected to the first input part of the adder / subtractor 11. The output unit of the adder / subtractor 11 is connected to the input unit of the discriminator 12. The output of the discriminator 12 is connected to the output section of the decision feedback equivalent circuit 18 and the feedback line input section 13.

帰還線路入力部１３は、遅延器１５の入力部に接続されている。遅延器１５の出力部は、重み付け回路１６の第１の入力部に接続されている。重み付け回路１６の第２の入力部には、図示されない外部の重み付け係数入力部が接続されている。重み付け回路１６の出力部は、加減算器１１の第２の入力部が接続されている。   The feedback line input unit 13 is connected to the input unit of the delay unit 15. The output unit of the delay unit 15 is connected to the first input unit of the weighting circuit 16. An external weighting coefficient input unit (not shown) is connected to the second input unit of the weighting circuit 16. The output unit of the weighting circuit 16 is connected to the second input unit of the adder / subtractor 11.

上記の通り構成される、本実施形態による判定帰還型等化器１８が動作して行う等化方法について説明する。   An equalization method performed by operating the decision feedback equalizer 18 according to this embodiment configured as described above will be described.

入力信号ＩＮは、外部から入力信号入力部１０に供給されると、まず、ＮＲＺ変換器１９を通る。ＮＲＺ変換器１９については後述する。   When the input signal IN is supplied to the input signal input unit 10 from the outside, first, it passes through the NRZ converter 19. The NRZ converter 19 will be described later.

ＮＲＺ変換器１９から出力された信号は、加減算器１１を通じて、識別器１２に供給される。識別器１２は、与えられた識別閾値および識別位相に基づいて、入力した信号の符号判定を行う。符号判定の後、識別器１２の出力信号は２つに分岐される。２つの分岐信号のうち、一方は識別器１２の出力信号ビット列ａｎとして出力され、もう一方は帰還線路入力部１３に供給される。帰還線路入力部１３に供給された信号は、波形整合回路１４を通じて、遅延回路１５に供給される。波形整合回路１４の詳細な動作説明については後述する。遅延回路１５に供給された信号は、遅延回路１５において１ビットの遅延を与えられた信号ａｎ−１として出力される。重み付け回路１６は、外部から重み係数ｗを入力する。信号ａｎ−１は、重み付け回路１６において好適な重み係数ｗで振幅調整された後に帰還信号として帰還線路出力部１７に出力される。帰還信号は、加減算器１１に供給されて、入力信号１０に基づいて加算もしくは減算される。 The signal output from the NRZ converter 19 is supplied to the discriminator 12 through the adder / subtractor 11. The discriminator 12 determines the sign of the input signal based on the given discrimination threshold and discrimination phase. After the code determination, the output signal of the discriminator 12 is branched into two. Of the two branch signal, one is outputted as an output signal bit sequence a n discriminator 12, and the other is supplied to the feedback line input section 13. The signal supplied to the feedback line input unit 13 is supplied to the delay circuit 15 through the waveform matching circuit 14. Detailed operation of the waveform matching circuit 14 will be described later. The signal supplied to the delay circuit 15 is output as a signal an −1 given a 1-bit delay in the delay circuit 15. The weighting circuit 16 inputs a weighting coefficient w from the outside. The signal an -1 is amplitude-adjusted with a suitable weighting factor w in the weighting circuit 16, and then output to the feedback line output unit 17 as a feedback signal. The feedback signal is supplied to the adder / subtractor 11 and added or subtracted based on the input signal 10.

なお、遅延回路１５の遅延量Ｔは、正確に１ビット分である必要はない。遅延量Ｔは、例えば、０ビット＜Ｔ＜２ビットの間で最適となるよう調整すれば良い。   Note that the delay amount T of the delay circuit 15 does not have to be exactly 1 bit. The delay amount T may be adjusted so as to be optimal between 0 bit <T <2 bits, for example.

識別器１２の出力信号は、一般的にはＮＲＺ波形となる。このため、入力信号ＩＮがＮＲＺ波形以外の波形形状を有する場合は、「発明が解決しようとする課題」で説明したように、好適な判定帰還型等化器を得るために、入力信号ＩＮと、帰還線路出力部１７における信号とで、波形整合が取れることが望ましい。そのために、入力信号入力部１０と加減算器１１との間に、ＮＲＺ変換器１９が配置されている。ＮＲＺ変換器１９は、入力信号ＩＮをＮＲＺ信号に変換した後、加減算器１１に向けて信号を出力する。   The output signal of the discriminator 12 is generally an NRZ waveform. Therefore, when the input signal IN has a waveform shape other than the NRZ waveform, as described in “Problems to be Solved by the Invention”, in order to obtain a suitable decision feedback equalizer, the input signal IN and It is desirable that waveform matching can be achieved with the signal at the feedback line output unit 17. For this purpose, an NRZ converter 19 is arranged between the input signal input unit 10 and the adder / subtractor 11. The NRZ converter 19 converts the input signal IN into an NRZ signal and then outputs a signal to the adder / subtractor 11.

図４は、本実施形態による判定帰還型等化器にＲＺ信号が入力された場合の動作について説明するための回路図および波形図である。このように入力信号１０と帰還信号１７の波形整合がとれるように構成された本発明の判定帰還型等化器では、図４に示したように、加算器１１で生じる余計な符号間干渉が抑圧できる。このため、良好な特性を有する判定帰還型識別器を提供することが可能である。   FIG. 4 is a circuit diagram and a waveform diagram for explaining the operation when the RZ signal is input to the decision feedback equalizer according to the present embodiment. In the decision feedback equalizer of the present invention configured so that the waveform matching of the input signal 10 and the feedback signal 17 can be obtained in this way, as shown in FIG. Can be suppressed. Therefore, it is possible to provide a decision feedback type discriminator having good characteristics.

また、一般的にはＮＲＺ信号よりもＲＺ信号の方が、受信感度は向上する。このため、本実施形態による判定帰還型等化器の構成では、ＲＺ信号をＮＲＺ信号に変換することは受信感度の劣化を生じさせる可能性がある。しかし、波長分散や偏波モード分散による波形歪みの大きい伝送路を用いる場合は、波形歪みによる感度劣化が劣化の主要因となる。このため、前述したＲＺ／ＮＲＺ変換による感度劣化を上回る感度向上が期待できる。したがって、本実施形態による判定帰還型等化器がより好適な効果を奏することになる。   In general, the reception sensitivity of the RZ signal is improved compared to the NRZ signal. For this reason, in the configuration of the decision feedback equalizer according to the present embodiment, conversion of the RZ signal into the NRZ signal may cause deterioration in reception sensitivity. However, when a transmission line with large waveform distortion due to chromatic dispersion or polarization mode dispersion is used, sensitivity deterioration due to waveform distortion is a main factor of deterioration. For this reason, the sensitivity improvement which exceeds the sensitivity deterioration by RZ / NRZ conversion mentioned above can be expected. Therefore, the decision feedback equalizer according to the present embodiment has a more preferable effect.

（第２の実施形態）
図５は、本発明の第２の実施形態による判定帰還型等化器の構成を説明するための回路図である。本実施形態による判定帰還型等化器は、本発明の第１の実施形態による判定帰還型等化器とは、以下の点で異なる。すなわち、第１の実施形態による判定帰還型等化器が具備するＮＲＺ変換器１９として、本実施形態による判定帰還型等化器は、トランスバーサルフィルタ２１と、波形モニタ２２と、トランスバーサルフィルタ設定手段２３とを具備する。 (Second Embodiment)
FIG. 5 is a circuit diagram for explaining the configuration of a decision feedback equalizer according to the second embodiment of the present invention. The decision feedback equalizer according to the present embodiment is different from the decision feedback equalizer according to the first embodiment of the present invention in the following points. That is, as the NRZ converter 19 included in the decision feedback equalizer according to the first embodiment, the decision feedback equalizer according to this embodiment includes a transversal filter 21, a waveform monitor 22, and a transversal filter setting. Means 23.

本実施形態による判定帰還型等化器の、その他の構成要素は、第１の実施形態と同様であるので、同一の構成については同一の符号を付して、詳細な説明を省略する。   Since the other components of the decision feedback equalizer according to this embodiment are the same as those of the first embodiment, the same components are denoted by the same reference numerals, and detailed description thereof is omitted.

本実施形態による判定帰還型等化器の各構成要素における接続関係を説明する。入力信号入力部１０は、トランスバーサルフィルタ２１の第１の入力部に接続されている。トランスバーサルフィルタ２１の出力部は、波形モニタ２２の入力部と、判定帰還型等価回路１８の入力部とに接続されている。波形モニタ２２の出力部は、トランスバーサルフィルタ設定手段２３の入力部に接続されている。トランスバーサルフィルタ設定手段２３の出力部は、トランスバーサルフィルタ２１の第２の入力部に接続されている。   A connection relation in each component of the decision feedback equalizer according to the present embodiment will be described. The input signal input unit 10 is connected to the first input unit of the transversal filter 21. The output part of the transversal filter 21 is connected to the input part of the waveform monitor 22 and the input part of the decision feedback equivalent circuit 18. The output unit of the waveform monitor 22 is connected to the input unit of the transversal filter setting means 23. The output part of the transversal filter setting means 23 is connected to the second input part of the transversal filter 21.

本実施形態による判定帰還型等化器におけるその他の接続関係は、第１の実施形態と同様であるので、詳細な説明を省略する。   Since other connection relationships in the decision feedback equalizer according to the present embodiment are the same as those in the first embodiment, detailed description thereof is omitted.

本実施形態による判定帰還型等化器が動作して行う等化方法について説明する。トランスバーサルフィルタ２１は、入力信号入力部１０に供給される入力信号ＩＮを入力し、所定の重み係数に基づいて積和演算することによって、ＮＲＺ変換を行う。波形モニタ２２は、トランスバーサルフィルタ２１の出力信号波形をモニタし、そのモニタ結果をトランスバーサルフィルタ設定手段２３に向けて出力する。トランスバーサルフィルタ設定手段２３は、波形モニタ２２からのモニタ結果に基づいて、トランスバーサルフィルタ２１の波形形状がＮＲＺ波形になるように、トランスバーサルフィルタ２１の重み係数を調整する。   An equalization method performed by operating the decision feedback equalizer according to the present embodiment will be described. The transversal filter 21 receives the input signal IN supplied to the input signal input unit 10 and performs NRZ conversion by performing a product-sum operation based on a predetermined weight coefficient. The waveform monitor 22 monitors the output signal waveform of the transversal filter 21 and outputs the monitoring result to the transversal filter setting means 23. Based on the monitoring result from the waveform monitor 22, the transversal filter setting means 23 adjusts the weighting coefficient of the transversal filter 21 so that the waveform shape of the transversal filter 21 becomes an NRZ waveform.

すなわち、トランスバーサルフィルタ２１と、波形モニタ２２と、トランスバーサルフィルタ設定手段２３とを具備するＮＲＺ変換器は、以下のような動作を可能とする。すなわち、入力信号ＩＮの波形が時間的に変動した際に、トランスバーサルフィルタ２１が入力信号ＩＮを常にＮＲＺ波形に変換する。このため、本実施形態によれば、適応的に好適な判定帰還型等化器を提供することが可能である。   That is, the NRZ converter including the transversal filter 21, the waveform monitor 22, and the transversal filter setting means 23 enables the following operation. That is, when the waveform of the input signal IN varies with time, the transversal filter 21 always converts the input signal IN into an NRZ waveform. For this reason, according to this embodiment, it is possible to provide an adaptively suitable decision feedback equalizer.

なお、トランスバーサルフィルタ２１は、必ずしも入力信号１０を正確にＮＲＺ波形に変換する必要は無い。当然ながら、最終的な判定帰還型等化回路１８の出力信号が、好適になるよう設定されれば十分である。トランスバーサルフィルタ設定手段２３のパラメータを設定するアルゴリズムが、判定帰還型等化器１８の出力信号が好適になるように、構成されれば良い。   Note that the transversal filter 21 does not necessarily need to accurately convert the input signal 10 into an NRZ waveform. Of course, it is sufficient that the output signal of the final decision feedback equalizer 18 is set to be suitable. The algorithm for setting the parameters of the transversal filter setting means 23 may be configured so that the output signal of the decision feedback equalizer 18 is suitable.

また、ここではＮＲＺ変換器としてトランスバーサルフィルタを用いた。しかし、入力信号ＩＮが単純なＲＺ波形である場合は、他のＮＲＺ変換器を用いても良い。例えば、入力信号の低周波成分を選択的に通過する低域通過フィルタや、その他種々のフィルタを用いることで、ＲＺ波形をＮＲＺ変換するＮＲＺ変換器は容易に構成可能である。   Here, a transversal filter is used as the NRZ converter. However, when the input signal IN has a simple RZ waveform, another NRZ converter may be used. For example, an NRZ converter that NRZ-converts an RZ waveform can be easily configured by using a low-pass filter that selectively passes a low-frequency component of the input signal and other various filters.

図１は、特許文献１に記載の判定帰還型等化器における構成を説明するための回路図である。FIG. 1 is a circuit diagram for explaining the configuration of the decision feedback equalizer described in Patent Document 1. In FIG. 図２は、特許文献１における余計な符号間干渉について説明するための、回路図および波形図である。FIG. 2 is a circuit diagram and a waveform diagram for explaining extra intersymbol interference in Patent Document 1. 図３は、本発明の第１の実施形態による判定帰還型等化器の構成を説明するための回路図である。FIG. 3 is a circuit diagram for explaining the configuration of the decision feedback equalizer according to the first embodiment of the present invention. 図４は、本発明の第１の実施形態による判定帰還型等化器にＲＺ信号が入力された場合の動作について説明するための回路図および波形図である。FIG. 4 is a circuit diagram and a waveform diagram for explaining the operation when the RZ signal is input to the decision feedback equalizer according to the first embodiment of the present invention. 図５は、本発明の第２の実施形態による判定帰還型等化器の構成を説明するための回路図である。FIG. 5 is a circuit diagram for explaining the configuration of a decision feedback equalizer according to the second embodiment of the present invention.

符号の説明Explanation of symbols

１０ 入力信号入力部
１１ 加減算器
１２ 識別器
１３ 帰還線路入力部
１４ 波形整合回路
１５ 遅延回路
１６ 重み付け回路
１７ 帰還線路出力部
１８ 判定帰還型等化回路
１９ ＮＲＺ変換器
２１ トランスバーサルフィルタ
２２ 波形モニタ
２３ トランスバーサルフィルタ設定手段 DESCRIPTION OF SYMBOLS 10 Input signal input part 11 Adder / subtractor 12 Discriminator 13 Feedback line input part 14 Waveform matching circuit 15 Delay circuit 16 Weighting circuit 17 Feedback line output part 18 Decision feedback type equalization circuit 19 NRZ converter 21 Transversal filter 22 Waveform monitor 23 Transversal filter setting means

Claims (8)

入力信号を入力する入力部と、
前記入力信号をＮＲＺ（Ｎｏｎ−Ｒｅｔｕｒｎ−ｔｏ−Ｚｅｒｏ）信号に変換するＮＲＺ変換器と、
前記ＮＲＺ信号と、前記ＮＲＺ信号に基づく帰還信号との加減算を行う加減算器と、
前記加減算器の出力信号の符号を判定する識別器と、
前記識別器の出力信号を出力する出力部と、
前記識別器の出力信号を前記帰還信号として前記加減算器に向けて帰還する帰還回路と
を具備し、
前記帰還回路は、
前記帰還信号に遅延を与える遅延器と、
前記帰還信号の振幅値に、所定の係数に基づいて重み付けを行う重み付け回路と
を具備する
判定帰還型等化器。 An input unit for inputting an input signal;
An NRZ converter for converting the input signal into an NRZ (Non-Return-to-Zero) signal;
An adder / subtracter for performing addition / subtraction between the NRZ signal and a feedback signal based on the NRZ signal;
An identifier for determining the sign of the output signal of the adder / subtractor;
An output unit for outputting an output signal of the discriminator;
A feedback circuit that feeds back the output signal of the discriminator toward the adder / subtractor as the feedback signal;
The feedback circuit is
A delay device for delaying the feedback signal;
A decision feedback equalizer comprising: a weighting circuit that weights the amplitude value of the feedback signal based on a predetermined coefficient. 請求項１に記載の判定帰還型等化器において、
前記ＮＲＺ変換器は、
所定の重み係数に基づいて入力信号の積和演算を行うトランスバーサルフィルタ
を具備する
判定帰還型等化器。 The decision feedback equalizer according to claim 1,
The NRZ converter is
A decision feedback equalizer comprising a transversal filter that performs a product-sum operation on an input signal based on a predetermined weighting factor. 請求項２に記載の判定帰還型等化器において、
前記ＮＲＺ変換器は、
前記トランスバーサルフィルタの出力信号波形をモニタする波形モニタと、
前記波形モニタによる前記モニタの結果に基づいて、前記トランスバーサルフィルタにおける前記所定の重み係数を設定するトランスバーサルフィルタ設定部と
をさらに具備する
判定帰還型等化器。 The decision feedback equalizer according to claim 2, wherein
The NRZ converter is
A waveform monitor for monitoring the output signal waveform of the transversal filter;
A decision feedback equalizer, further comprising: a transversal filter setting unit that sets the predetermined weighting factor in the transversal filter based on a result of the monitoring by the waveform monitor. 請求項１に記載の判定帰還型等化器において、
前記ＮＲＺ変換器は、
前記入力信号の低周波成分を選択的に通過する低域通過フィルタ
を具備する
判定帰還型等化器。 The decision feedback equalizer according to claim 1,
The NRZ converter is
A decision feedback equalizer comprising a low-pass filter that selectively passes a low-frequency component of the input signal. （ａ）入力信号を入力するステップと、
（ｂ）前記入力信号をＮＲＺ信号に変換するステップと、
（ｃ）前記ＮＲＺ信号と、前記ＮＲＺ信号に基づく帰還信号との加減算を行うステップと、
（ｄ）前記ステップ（ｃ）で得られる出力信号の符号を判定するステップと、
（ｅ）前記ステップ（ｄ）で得られる出力信号を出力するステップと、
（ｆ）前記ステップ（ｄ）で得られる出力信号を前記帰還信号として前記加減算器に向けて帰還するステップと
を具備し、
前記ステップ（ｆ）は、
（ｆ−１）前記帰還信号に遅延を与えるステップと、
（ｆ−２）前記帰還信号の振幅値に、所定の係数に基づいて重み付けを行うステップと
を具備する
等化方法。 (A) inputting an input signal;
(B) converting the input signal into an NRZ signal;
(C) adding and subtracting the NRZ signal and a feedback signal based on the NRZ signal;
(D) determining the sign of the output signal obtained in step (c);
(E) outputting the output signal obtained in step (d);
(F) feedback the output signal obtained in step (d) toward the adder / subtractor as the feedback signal;
The step (f)
(F-1) providing a delay to the feedback signal;
And (f-2) a step of weighting the amplitude value of the feedback signal based on a predetermined coefficient. 請求項５に記載の等化方法において、
前記ステップ（ｂ）は、
（ｂ−１）所定の重み係数に基づいて入力信号の積和演算を行うステップ
を具備する
等化方法。 The equalization method according to claim 5,
The step (b)
(B-1) An equalization method comprising a step of performing a product-sum operation on an input signal based on a predetermined weighting factor. 請求項６に記載の等化方法において、
前記ステップ（ｂ）は、
（ｂ−２）前記ステップ（ｂ−１）で得られる出力信号波形をモニタするステップと、
（ｂ−３）前記ステップ（ｂ−２）で得られる前記モニタの結果に基づいて、前記ステップ（ｂ−１）における前記所定の重み係数を設定するステップと
をさらに具備する
等化方法。 The equalization method according to claim 6,
The step (b)
(B-2) monitoring the output signal waveform obtained in step (b-1);
(B-3) further comprising a step of setting the predetermined weighting factor in the step (b-1) based on the result of the monitoring obtained in the step (b-2). 請求項５に記載の等化方法において、
前記ステップ（ｂ）は、
（ｂ−４）前記入力信号の低周波成分を選択的に通過するステップ
を具備する
等化方法。 The equalization method according to claim 5,
The step (b)
(B-4) An equalization method comprising a step of selectively passing a low-frequency component of the input signal.
JP2008286497A 2008-11-07 2008-11-07 Decision feedback equalizer Withdrawn JP2010114730A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008286497A JP2010114730A (en) 2008-11-07 2008-11-07 Decision feedback equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008286497A JP2010114730A (en) 2008-11-07 2008-11-07 Decision feedback equalizer

Publications (1)

Publication Number Publication Date
JP2010114730A true JP2010114730A (en) 2010-05-20

Family

ID=42302926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008286497A Withdrawn JP2010114730A (en) 2008-11-07 2008-11-07 Decision feedback equalizer

Country Status (1)

Country Link
JP (1) JP2010114730A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230061132A (en) * 2021-10-28 2023-05-08 고려대학교 산학협력단 Single-ended signal reciver with switched capacitor charge adder and operation method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230061132A (en) * 2021-10-28 2023-05-08 고려대학교 산학협력단 Single-ended signal reciver with switched capacitor charge adder and operation method thereof
KR102532888B1 (en) * 2021-10-28 2023-05-15 고려대학교 산학협력단 Single-ended signal reciver with switched capacitor charge adder and operation method thereof

Similar Documents

Publication Publication Date Title
Tang et al. Digital pre-and post-equalization for C-band 112-Gb/s PAM4 short-reach transport systems
US8977141B2 (en) Digital signal processing apparatus
US8503887B2 (en) Pre-equalized optical transmitter and pre-equalized optical transmission system
Yoffe et al. Low-resolution digital pre-compensation enabled by digital resolution enhancer
US8233809B2 (en) Polarization independent frequency domain equalization (FDE) for chromatic dispersion (CD) compensation in PolMux coherent systems
Xiang et al. Single-lane 145 Gbit/s IM/DD transmission with faster-than-Nyquist PAM4 signaling
Xiang et al. Advanced DSP enabled C-band 112 Gbit/s/λ PAM-4 transmissions with severe bandwidth-constraint
JP2004166231A (en) Method and system for equalizing received signal in optical communications system
Pang et al. Beyond 200 Gbps per lane intensity modulation direct detection (IM/DD) transmissions for optical interconnects: Challenges and recent developments
WO2016103631A1 (en) Digital signal processing device, digital optical receiver using same, and digital signal processing method
Estarán et al. Sub-baudrate sampling at DAC and ADC: Toward 200G per lane IM/DD systems
Yoffe et al. Low-resolution digital pre-compensation for high-speed optical links based on dynamic digital-to-analog conversion
Rios-Müller et al. Experimental estimation of optical nonlinear memory channel conditional distribution using deep neural networks
WO2014155775A1 (en) Signal processing device, optical communication system, and signal processing method
Xing et al. Experimental demonstration of 600 Gb/s net rate PAM4 transmissions over 2 km and 10 km with a 4-λ CWDM TOSA
Killey et al. Electronic dispersion compensation by signal predistortion using a dual-drive Mach-Zehnder modulator
Rosenkranz et al. Electrical equalization for advanced optical communication systems
Zhang et al. Experimental demonstration of FTN-NRZ, PAM-4, and duobinary based on 10-Gbps optics in 100G-EPON
Bayvel et al. Digital signal processing (DSP) and its applications in optical communications systems
JP2010114730A (en) Decision feedback equalizer
Reza et al. Blind nonlinearity mitigation of 10G DMLs using sparse Volterra equalizer in IM/DD PAM-4 transmission systems
WO2010024051A1 (en) Signal waveform distortion compensator and signal waveform distortion compensation method
Ohlendorf et al. Bandwidth-variable DWDM transmission for data center interconnects using multidimensional PAM
JP5454799B2 (en) Decision feedback equalizer
EP3704798B1 (en) Digital resolution enhancement for high speed digital-to-analog converters

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120110