JP2010108276A

JP2010108276A - Semiconductor device

Info

Publication number: JP2010108276A
Application number: JP2008280096A
Authority: JP
Inventors: Atsuya Ushida; 敦也牛田
Original assignee: Sanyo Electric Co Ltd; Sanyo Semiconductor Co Ltd
Current assignee: Sanyo Electric Co Ltd; System Solutions Co Ltd
Priority date: 2008-10-30
Filing date: 2008-10-30
Publication date: 2010-05-13

Abstract

<P>PROBLEM TO BE SOLVED: To properly protect a semiconductor device from overcurrent. <P>SOLUTION: A semiconductor device comprises: a main transistor 30 for switching between an ON state and an OFF state in response to a control signal; and a buffer element 40 for controlling the ON state and the OFF state of the master transistor 30 by switching the control signal to high level or low level in accordance with a current value flowing in the master transistor 30. The buffer element 40 makes different a first threshold for switching the control signal from high level to low level and a second threshold for switching the control signal from low level to high level. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、過電流保護機能を備えた半導体装置に関する。 The present invention relates to a semiconductor device having an overcurrent protection function.

従来の大電力用のスイッチング回路１００は、図３に示すように、主トランジスタ１０、センストランジスタ１２、センス抵抗１４、コンパレータ１６、コンデンサ１８、バッファ素子２０及び制御トランジスタ２２を含んで構成される。図４は、スイッチング回路１００の動作を示すタイミングチャートである。 As shown in FIG. 3, the conventional high-power switching circuit 100 includes a main transistor 10, a sense transistor 12, a sense resistor 14, a comparator 16, a capacitor 18, a buffer element 20, and a control transistor 22. FIG. 4 is a timing chart showing the operation of the switching circuit 100.

主トランジスタ１０は、ゲートに制御信号Ｖ_INを受けて、制御信号Ｖ_INが閾値を超えるとオン状態となり、ドレイン‐ソース間に電流ＩＤが流れ始める。また、センストランジスタ１２は、主トランジスタ１０と同じゲート電圧を受けて、主トランジスタ１０のドレイン‐ソース間を流れる電流ＩＤの１／１０００程度の電流をセンス抵抗１４に流す。すなわち、センス抵抗１４の端子電圧Ｖｓｅｎｓｅは主トランジスタ１０に流れる電流に比例するものとなる。 The main transistor 10 receives the control signal V _IN at the gate, and is turned on when the control signal V _IN exceeds the threshold, and the current ID starts to flow between the drain and the source. The sense transistor 12 receives the same gate voltage as that of the main transistor 10, and flows a current about 1/1000 of the current ID flowing between the drain and source of the main transistor 10 through the sense resistor 14. That is, the terminal voltage Vsense of the sense resistor 14 is proportional to the current flowing through the main transistor 10.

コンパレータ１６では、センス抵抗１４の端子電圧Ｖｓｅｎｓｅと所定の基準電圧値Ｖｒｅｆとを比較する。主トランジスタ１０がオン状態となり、電流ＩＤの値が徐々に増加すると、それに伴ってセンス抵抗１４の端子電圧Ｖｓｅｎｓｅも増加する。端子電圧Ｖｓｅｎｓｅが基準電圧値Ｖｒｅｆ以上となると、コンパレータ１６の出力Ａがハイレベルとなる。コンパレータ１６の出力Ａはコンデンサ１８によって平滑化され、バッファ素子２０に入力される。バッファ素子２０は、入力電圧が閾値Ｖｔｈ以上になると出力Ｂをローレベルからハイレベルに切り替える。この出力Ｂが制御トランジスタ２２のゲートに入力され、制御トランジスタ２２がオン状態となり、主トランジスタ１０及びセンストランジスタ１２のゲート電圧が低下させられ、主トランジスタ１０及びセンストランジスタ１２がオフ状態となる。 The comparator 16 compares the terminal voltage Vsense of the sense resistor 14 with a predetermined reference voltage value Vref. When the main transistor 10 is turned on and the value of the current ID gradually increases, the terminal voltage Vsense of the sense resistor 14 also increases accordingly. When the terminal voltage Vsense becomes equal to or higher than the reference voltage value Vref, the output A of the comparator 16 becomes high level. The output A of the comparator 16 is smoothed by the capacitor 18 and input to the buffer element 20. The buffer element 20 switches the output B from the low level to the high level when the input voltage becomes equal to or higher than the threshold value Vth. The output B is input to the gate of the control transistor 22, the control transistor 22 is turned on, the gate voltages of the main transistor 10 and the sense transistor 12 are lowered, and the main transistor 10 and the sense transistor 12 are turned off.

主トランジスタ１０及びセンストランジスタ１２がオフ状態となると、主トランジスタ１０及びセンストランジスタ１２のドレイン−ソース間を流れる電流が低下する。これに伴って、センス抵抗１４の端子電圧Ｖｓｅｎｓｅも低下する。端子電圧Ｖｓｅｎｓｅが基準電圧値Ｖｒｅｆより小さくなると、コンパレータ１６の出力Ａがローレベルに切り替わる。コンパレータ１６の出力Ａはコンデンサ１８によって平滑化され、バッファ素子２０に入力される。バッファ素子２０は、入力電圧が閾値Ｖｔｈより小さくなると出力Ｂをハイレベルからローレベルに切り替える。この出力Ｂが制御トランジスタ２２のゲートに入力され、制御トランジスタ２２がオフ状態となり、主トランジスタ１０及びセンストランジスタ１２のゲート電圧が上昇し、主トランジスタ１０及びセンストランジスタ１２が再びオン状態となる。 When the main transistor 10 and the sense transistor 12 are turned off, the current flowing between the drain and source of the main transistor 10 and the sense transistor 12 decreases. Along with this, the terminal voltage Vsense of the sense resistor 14 also decreases. When the terminal voltage Vsense becomes smaller than the reference voltage value Vref, the output A of the comparator 16 is switched to a low level. The output A of the comparator 16 is smoothed by the capacitor 18 and input to the buffer element 20. The buffer element 20 switches the output B from the high level to the low level when the input voltage becomes smaller than the threshold value Vth. The output B is input to the gate of the control transistor 22, the control transistor 22 is turned off, the gate voltages of the main transistor 10 and the sense transistor 12 are increased, and the main transistor 10 and the sense transistor 12 are turned on again.

このように、主トランジスタ１０をオン状態とオフ状態とに繰り返しスイッチングすることによって、スイッチング回路１００を電流制限動作させて過電流が流れることを防ぐことができる。 Thus, by repeatedly switching the main transistor 10 between the on state and the off state, it is possible to prevent the overcurrent from flowing by causing the switching circuit 100 to perform a current limiting operation.

特開２００７−９３２９０号公報JP 2007-93290 A

しかしながら、スイッチング回路１００を電流制限動作させた場合であっても、その制限割合は最大で５０％程度であり、主トランジスタ１０を流れる電流が大きくなると素子の安全動作領域を超えて破壊されてしまうおそれがある。 However, even when the switching circuit 100 is subjected to a current limiting operation, the limiting ratio is about 50% at the maximum, and if the current flowing through the main transistor 10 increases, the switching circuit 100 is destroyed beyond the safe operation region of the element. There is a fear.

本発明は、上記課題を鑑み、適切に過電流保護を行うことができる半導体装置を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a semiconductor device capable of appropriately performing overcurrent protection.

本発明の１つの態様は、制御信号に応じてオン状態とオフ状態を切り替える主スイッチング素子と、前記主スイッチング素子に流れる電流値に応じて前記制御信号をハイレベル又はローレベルに切り替えて前記主スイッチング素子のオン状態とオフ状態とを制御するバッファ素子と、を備え、前記バッファ素子は、前記制御信号をハイレベルからローレベルへ切り替える第１閾値と、前記制御信号をローレベルからハイレベルへ切り替える第２閾値と、が異なる半導体装置である。 One aspect of the present invention includes a main switching element that switches between an on state and an off state according to a control signal, and the control signal that is switched between a high level and a low level according to a current value flowing through the main switching element. A buffer element that controls an on state and an off state of the switching element, the buffer element configured to switch the control signal from a high level to a low level, and to change the control signal from a low level to a high level. The semiconductor device is different from the second threshold value to be switched.

ここで、前記主スイッチング素子を流れる電流値に比例したセンス電圧を求めるためのセンス抵抗と、前記センス電圧と所定の比較基準電圧との大小関係に応じて出力電圧を変化させるコンパレータと、前記コンパレータの出力により充電されるコンデンサと、を備え、前記バッファ素子は、前記コンデンサの充電電圧に応じて前記制御信号をハイレベル又はローレベルに切り替えて前記主スイッチング素子のオン状態とオフ状態とを制御することが好適である。 Here, a sense resistor for obtaining a sense voltage proportional to a current value flowing through the main switching element, a comparator that changes an output voltage in accordance with a magnitude relationship between the sense voltage and a predetermined comparison reference voltage, and the comparator The buffer element is controlled by switching the control signal between a high level and a low level according to a charging voltage of the capacitor to control the on state and the off state of the main switching element. It is preferable to do.

また、前記制御信号に応じて前記主スイッチング素子と同期してオン状態とオフ状態を切り替えるセンススイッチング素子を更に備え、前記センス抵抗には、前記センススイッチング素子を介して電流が供給されることが好適である。 In addition, a sense switching element that switches between an on state and an off state in synchronization with the main switching element according to the control signal may be further provided, and current may be supplied to the sense resistor via the sense switching element. Is preferred.

本発明によれば、半導体装置において適切に過電流保護を行うことができる。 According to the present invention, overcurrent protection can be appropriately performed in a semiconductor device.

本発明の実施の形態におけるスイッチング回路２００は、図１に示すように、主トランジスタ３０、センストランジスタ３２、センス抵抗３４、コンパレータ３６、コンデンサ３８、バッファ素子４０及び制御トランジスタ４２を含んで構成される。 As shown in FIG. 1, the switching circuit 200 according to the embodiment of the present invention includes a main transistor 30, a sense transistor 32, a sense resistor 34, a comparator 36, a capacitor 38, a buffer element 40, and a control transistor 42. .

主トランジスタ３０はスイッチング素子である。主トランジスタ３０は、大電力用のトランジスタとすることができる。センストランジスタ３２は、主トランジスタ３０を流れる電流を検知するためのトランジスタである。センストランジスタ３２は、一般的に、主トランジスタ３０の容量の１／１０００から１／１００の容量のトランジスタとされる。 The main transistor 30 is a switching element. The main transistor 30 can be a high power transistor. The sense transistor 32 is a transistor for detecting a current flowing through the main transistor 30. The sense transistor 32 is generally a transistor having a capacity of 1/1000 to 1/100 of the capacity of the main transistor 30.

主トランジスタ３０及びセンストランジスタ３２は、ゲートが抵抗Ｒを介して入力端子に接続される。また、主トランジスタ３０とセンストランジスタ３２のドレイン同士が接続される。主トランジスタ３０のソースは接地され、センストランジスタ３２のソースはセンス抵抗３４を介して接地される。 The gates of the main transistor 30 and the sense transistor 32 are connected to the input terminal via the resistor R. The drains of the main transistor 30 and the sense transistor 32 are connected to each other. The source of the main transistor 30 is grounded, and the source of the sense transistor 32 is grounded via the sense resistor 34.

コンパレータ３６は非反転入力端子（＋）に入力される電圧と反転入力端子（−）に入力される電圧とを比較し、非反転入力端子（＋）に入力される電圧が反転入力端子（−）に入力される電圧以上であると出力Ａをハイレベルとし、非反転入力端子（＋）に入力される電圧が反転入力端子（−）に入力される電圧より小さければ出力Ａをローレベルとする。センストランジスタ３２のソースとセンス抵抗３４との接続点はコンパレータ３６の非反転入力端子（＋）に接続される。また、コンパレータ３６の反転入力端子（−）には所定の基準電圧Ｖｒｅｆが印加される。コンパレータ３６の出力端子はコンデンサ３８を介して接地される。 The comparator 36 compares the voltage input to the non-inverting input terminal (+) with the voltage input to the inverting input terminal (−), and the voltage input to the non-inverting input terminal (+) is compared with the inverting input terminal (−). If the voltage input to the non-inverting input terminal (+) is lower than the voltage input to the inverting input terminal (−), the output A is set to the low level. To do. A connection point between the source of the sense transistor 32 and the sense resistor 34 is connected to a non-inverting input terminal (+) of the comparator 36. A predetermined reference voltage Vref is applied to the inverting input terminal (−) of the comparator 36. The output terminal of the comparator 36 is grounded via a capacitor 38.

バッファ素子４０は、入力端子に入力される電圧値に応じて出力Ｂを変化させる。バッファ素子４０は、入力電圧が第１閾値Ｖ_IHより小さい値から第１閾値Ｖ_IH以上となった場合に出力Ｂをローレベルからハイレベルに変化させる。また、バッファ素子４０は、入力電圧が第２閾値Ｖ_IL以上の値から第２閾値Ｖ_ILより小さい値となった場合に出力Ｂをハイレベルからローレベルに変化させる。第１閾値Ｖ_IHと第２閾値Ｖ_ILとは異なる値とする。第１閾値Ｖ_IHは第２閾値Ｖ_ILよりも大きく設定することが好適である。 The buffer element 40 changes the output B according to the voltage value input to the input terminal. The buffer element 40 changes the output B from the low level to the high level when the input voltage becomes lower than the first threshold V _IH from the value lower than the first threshold V _IH . The buffer element 40 is the input voltage to change the output B from the high level when it becomes the second threshold value V _IL smaller value from the second threshold value V _IL or more to the low level. The first threshold value V _IH and the second threshold value V _IL are different values. The first threshold value V _IH is preferably set to be larger than the second threshold value V _IL .

バッファ素子４０の入力端子にはコンパレータ３６の出力端子が接続される。バッファ素子４０の出力端子は制御トランジスタ４２のゲートに接続される。 The output terminal of the comparator 36 is connected to the input terminal of the buffer element 40. The output terminal of the buffer element 40 is connected to the gate of the control transistor 42.

制御トランジスタ４２のドレインは主トランジスタ３０及びセンストランジスタ３２のゲートに接続される。制御トランジスタ４２のソースは接地される。制御トランジスタ４２のゲートにはバッファ素子４２の出力Ｂが印加され、出力Ｂがハイレベルになるとドレイン−ソース間がオン状態となり、主トランジスタ３０及びセンストランジスタ３２のゲートに印加される制御信号を低下させ、主トランジスタ３０及びセンストランジスタ３２をオフ状態に制御する。また、出力Ｂがローレベルになるとドレイン−ソース間がオフ状態となり、主トランジスタ３０及びセンストランジスタ３２のゲートに印加される制御信号を上昇させ、主トランジスタ３０及びセンストランジスタ３２をオン状態に制御する。 The drain of the control transistor 42 is connected to the gates of the main transistor 30 and the sense transistor 32. The source of the control transistor 42 is grounded. The output B of the buffer element 42 is applied to the gate of the control transistor 42. When the output B becomes high level, the drain-source is turned on, and the control signal applied to the gates of the main transistor 30 and the sense transistor 32 is lowered. The main transistor 30 and the sense transistor 32 are controlled to be in an off state. Further, when the output B becomes low level, the drain-source state is turned off, the control signal applied to the gates of the main transistor 30 and the sense transistor 32 is raised, and the main transistor 30 and the sense transistor 32 are controlled to be turned on. .

図２は、スイッチング回路２００の動作を示すタイミングチャートである。初期状態において主トランジスタ３０、センストランジスタ３２及び制御トランジスタ４２はオフ状態である。 FIG. 2 is a timing chart showing the operation of the switching circuit 200. In the initial state, the main transistor 30, the sense transistor 32, and the control transistor 42 are off.

制御信号Ｖ_INがハイレベルになると、主トランジスタ３０はオン状態となり、ドレイン‐ソース間に電流ＩＤが流れ始める。また、センストランジスタ３２は、主トランジスタ３０と同じく制御信号Ｖ_INを受けて、主トランジスタ３０のドレイン‐ソース間を流れる電流ＩＤの１／１００〜１／１０００程度の電流をセンス抵抗３４に流す。すなわち、センス抵抗３４の端子電圧Ｖｓｅｎｓｅは主トランジスタ３０に流れる電流ＩＤに比例するものとなる。 When the control signal V _IN becomes high level, the main transistor 30 is turned on, and the current ID starts to flow between the drain and the source. Similarly to the main transistor 30, the sense transistor 32 receives the control signal V _IN and passes a current about 1/100 to 1/1000 of the current ID flowing between the drain and source of the main transistor 30 to the sense resistor 34. That is, the terminal voltage Vsense of the sense resistor 34 is proportional to the current ID flowing through the main transistor 30.

コンパレータ３６では、センス抵抗３４の端子電圧Ｖｓｅｎｓｅと所定の基準電圧値Ｖｒｅｆとを比較する。主トランジスタ３０がオン状態となり、流れる電流値が徐々に増加すると、それに伴ってセンス抵抗３４の端子電圧Ｖｓｅｎｓｅも増加する。端子電圧Ｖｓｅｎｓｅが基準電圧値Ｖｒｅｆ以上となると、コンパレータ３６の出力Ａがハイレベルとなる。バッファ素子４０は、入力電圧が第１閾値Ｖ_IH以上になると出力Ｂをローレベルからハイレベルに切り替える。この出力Ｂが制御トランジスタ４２のゲートに入力され、制御トランジスタ４２がオン状態となり、主トランジスタ３０及びセンストランジスタ３２のゲート電圧が低下させられ、主トランジスタ３０及びセンストランジスタ３２がオフ状態となる。 The comparator 36 compares the terminal voltage Vsense of the sense resistor 34 with a predetermined reference voltage value Vref. When the main transistor 30 is turned on and the flowing current value gradually increases, the terminal voltage Vsense of the sense resistor 34 also increases accordingly. When the terminal voltage Vsense becomes equal to or higher than the reference voltage value Vref, the output A of the comparator 36 becomes high level. Buffer element 40 switches the output B input voltage becomes equal to or higher than the first threshold value V _IH from the low level to the high level. This output B is input to the gate of the control transistor 42, the control transistor 42 is turned on, the gate voltages of the main transistor 30 and the sense transistor 32 are lowered, and the main transistor 30 and the sense transistor 32 are turned off.

主トランジスタ３０及びセンストランジスタ３２がオフ状態となると、主トランジスタ３０及びセンストランジスタ３２のドレイン−ソース間を流れる電流が低下する。これに伴って、センス抵抗３４の端子電圧Ｖｓｅｎｓｅも低下する。端子電圧Ｖｓｅｎｓｅが基準電圧値Ｖｒｅｆより小さくなると、コンパレータ３６の出力Ａがローレベルに切り替わる。バッファ素子４０は、入力電圧が第２閾値Ｖ_ILより小さくなると出力Ｂをハイレベルからローレベルに切り替える。この出力Ｂが制御トランジスタ４２のゲートに入力され、制御トランジスタ４２がオフ状態となり、主トランジスタ３０及びセンストランジスタ３２のゲート電圧が上昇し、主トランジスタ３０及びセンストランジスタ３２が再びオン状態となる。 When the main transistor 30 and the sense transistor 32 are turned off, the current flowing between the drain and source of the main transistor 30 and the sense transistor 32 decreases. Along with this, the terminal voltage Vsense of the sense resistor 34 also decreases. When the terminal voltage Vsense becomes smaller than the reference voltage value Vref, the output A of the comparator 36 is switched to a low level. The buffer element 40 switches the output B from the high level to the low level when the input voltage becomes smaller than the second threshold value V _IL . The output B is input to the gate of the control transistor 42, the control transistor 42 is turned off, the gate voltages of the main transistor 30 and the sense transistor 32 are increased, and the main transistor 30 and the sense transistor 32 are turned on again.

このように、主トランジスタ３０をオン状態とオフ状態とに繰り返しスイッチングすることによって、スイッチング回路２００を電流制限動作させて過電流が流れることを防ぐことができる。 Thus, by repeatedly switching the main transistor 30 between the on state and the off state, it is possible to prevent the overcurrent from flowing by causing the switching circuit 200 to perform a current limiting operation.

ここで、バッファ素子４０の出力Ｂをハイレベルからローレベルへ切り替える第１閾値Ｖ_IHと、ローレベルからハイレベルへ切り替える第２閾値Ｖ_ILと、を異なる値とし、バッファ素子４０にヒステリシス特性を持たせることによって主トランジスタ３０をオフ状態にする時間を長くすることができる。これにより、スイッチング回路２００を電流制限動作させている際に主トランジスタ３０の安全動作領域を超えることを抑制することができ、破壊から防ぐことができる。したがって、スイッチング回路２００の信頼性を高めることができる。 Here, the first threshold V _IH for switching the output B of the buffer element 40 from the high level to the low level and the second threshold V _IL for switching from the low level to the high level are set to different values, and the buffer element 40 has hysteresis characteristics. By providing it, the time for turning off the main transistor 30 can be lengthened. Thereby, it is possible to suppress exceeding the safe operation region of the main transistor 30 during the current limiting operation of the switching circuit 200, and it is possible to prevent from destruction. Therefore, the reliability of the switching circuit 200 can be improved.

本発明の実施の形態におけるスイッチング回路の構成を示す図である。It is a figure which shows the structure of the switching circuit in embodiment of this invention. 本発明の実施の形態におけるスイッチング回路の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of the switching circuit in embodiment of this invention. 従来のスイッチング回路の構成を示す図である。It is a figure which shows the structure of the conventional switching circuit. 従来のスイッチング回路の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of the conventional switching circuit.

Explanation of symbols

１０主トランジスタ、１２センストランジスタ、１４センス抵抗、１６コンパレータ、１８コンデンサ、２０バッファ素子、２２制御トランジスタ、３０主トランジスタ、３２センストランジスタ、３４センス抵抗、３６コンパレータ、３８コンデンサ、４０バッファ素子、４２制御トランジスタ、１００，２００スイッチング回路。 10 main transistor, 12 sense transistor, 14 sense resistor, 16 comparator, 18 capacitor, 20 buffer element, 22 control transistor, 30 main transistor, 32 sense transistor, 34 sense resistor, 36 comparator, 38 capacitor, 40 buffer element, 42 control Transistor, 100, 200 switching circuit.

Claims

A main switching element that switches between an on state and an off state in response to a control signal;
A buffer element that controls the on state and the off state of the main switching element by switching the control signal to a high level or a low level according to a current value flowing through the main switching element,
The semiconductor device according to claim 1, wherein a first threshold value for switching the control signal from a high level to a low level is different from a second threshold value for switching the control signal from a low level to a high level.

The semiconductor device according to claim 1,
A sense resistor for obtaining a sense voltage proportional to a current value flowing through the main switching element;
A comparator that changes an output voltage according to a magnitude relationship between the sense voltage and a predetermined comparison reference voltage;
A capacitor charged by the output of the comparator,
The buffer device controls an on state and an off state of the main switching element by switching the control signal to a high level or a low level according to a charging voltage of the capacitor.

The semiconductor device according to claim 2,
A sense switching element that switches between an on state and an off state in synchronization with the main switching element according to the control signal;
A current is supplied to the sense resistor through the sense switching element.