JP2010107479A

JP2010107479A - 静電気故障実験装置

Info

Publication number: JP2010107479A
Application number: JP2008282362A
Authority: JP
Inventors: Fukuma Sakamoto; 福馬坂本; Takashi Arakawa; 崇志荒川; Kozo Otake; 浩三大竹; Tsutomu Ando; 勉安藤
Original assignee: Toyota Boshoku Corp
Current assignee: Toyota Boshoku Corp
Priority date: 2008-10-31
Filing date: 2008-10-31
Publication date: 2010-05-13

Abstract

【課題】静電気放電による電子回路の故障を模擬的に発生させ、半導体集積回路素子の破壊を即座に観察できる教育用の静電気故障実験装置を提供する。
【解決手段】一般電子部品とソケット４に実装された１個の半導体集積回路素子３とからなり自己の出力信号Ｓの状態を逐次変化させる試験回路２、出力信号Ｓによって動作する表示器８又は鳴音器９、電源７、半導体集積回路素子３の入力端子に接続されている被放電端子５を備え、試験回路２は、被放電端子５に放電された静電気によって半導体集積回路素子３が破壊されたとき出力信号Ｓの状態の変化を停止することを特徴とする。集積回路素子３として論理ＩＣを用いて発振回路を構成し、正常時にはその発振周期で表示器が点滅し、静電気により論理ＩＣが破壊されたとき表示器が消光するようにして、静電気破壊を分かり易く確認することができる。
【選択図】図１

Description

本発明は、静電気による電子回路の故障の模擬的な実験装置に関し、詳しくは、静電気による半導体集積回路素子の破壊を即座に観察できる教育用の静電気故障実験装置に関する。

ＩＣ、ＬＳＩ等の半導体集積回路素子を用いて構成されたデジタル電子回路に、静電気の放電により生じた電流が流れると誤動作や故障が生じる。とくに、半導体集積回路素子にその素子の耐量を超える電圧が加わったり過大な電流が流れた場合には半導体集積回路素子の破壊を招く。
従来、電子回路や半導体集積回路素子の静電気による誤動作、破壊を調べる静電気試験は、図７に示すように、静電気放電発生器５０によって発生された静電気を供試品６０に放電させ、同時に又は放電後に測定装置７０を用いて供試品内部の破壊状態を測定する方法が一般的であった。また、静電気放電発生器５０により供試品６０に静電気を放電させながら、供試品６０に固有の機能・動作の異常を観察したり、データ誤りを測定する試験等も行われている。

上記の静電気試験に使用される一般的な方法に、高電圧によりコンデンサを充電し、その電荷を供試品に放電させるコンデンサ放電試験法が挙げられ、その試験精度や再現性の改善が図られている（特許文献１、２を参照）。
標準的なコンデンサ放電試験に用いられる静電気放電発生器５０は、図６に例示するように、コンデンサ５２を高電圧電源５１によって充電した後、放電スイッチ５３を閉じて、コンデンサ５２に蓄積された電荷を放電電極５６を介して供試品に放電させるものである。コンデンサ５２の放電回路には放電抵抗５５が備えられ、静電容量及び放電抵抗の値は人体による静電気放電を模擬するように定められる。公的に規格化された各種試験法があり、規格によって静電容量５２及び放電抵抗５５の値は異なるが、例えば、日本工業規格（ＪＩＳＣ６１０００−４−２）においては、静電容量１５０ｐＦ、放電抵抗３３０Ωとされている。

特開平６−５１０１８号公報特開平６−２７１９０号公報

半導体集積回路素子のＣＭＯＳ化、微細化に伴い、半導体集積回路素子を使用した電子機器の設計や製造における静電気対策がますます重要になっている。半導体集積回路素子の運搬・保管はいうまでもなく、電子回路基板の組み立て、調整、検査、修理等の工程においては、静電気放電による電子回路・部品の破壊を防止するための各種対策が実施されているが、それとともに各工程に携わる多数の作業者に対する静電気破壊についての教育が必要とされている。

前記の通り、再現性よく静電気放電試験を行うために標準化された試験方法・装置があり、電子機器や部品の静電気放電に対する耐性の評価や故障解析等に有力なツールとなっている。
しかし、通常静電気試験を行う場合には、電子回路や計測等についての知識・経験を必要とする。例えば、静電気放電に対する耐性を評価するために供試品に静電気を印加して各電子回路固有の機能・動作の異常を観察する必要がある。また、静電気放電を加えた後に電子回路各部の破壊状態を回路測定装置等によって計測する必要がある。
また、正確且つ再現性よく静電気試験を行う目的のため試験環境及び試験装置が大掛かりなものとなり、静電気試験に慣れない者が操作する場合には安全性にも問題があった。
そして静電気試験を行うためには上記のように一定の環境と設備を必要とするため、場所と時を選ばないで、多数の作業者・取扱者に対して静電気放電が電子機器に及ぼす影響を分かり易く理解させることが困難であった。

本発明は、静電気放電による模擬的な電子回路の故障を発生させて半導体集積回路素子の破壊を即座に確認でき、多数の作業者等に静電気故障実験を行わせることにより分かり易く静電気放電の影響について教育することができる簡便な静電気故障実験装置を提供することを目的とする。

本発明は、以下の通りである。
１．一般電子部品とソケットに実装された１個の半導体集積回路素子とからなり自己の出力信号の状態を逐次変化させる試験回路と、該出力信号によって動作する表示器又は鳴音器と、該試験回路に電力を供給する電源と、該半導体集積回路素子の入力端子に接続されている被放電端子と、を備え、該試験回路は、該被放電端子に放電された静電気によって該半導体集積回路素子が破壊されたとき自己の該出力信号の状態の変化を停止することを特徴とする静電気故障実験装置。
２．前記半導体集積回路素子は論理ゲートを備える論理回路素子であり、前記被放電端子は該論理ゲートの一つの入力端子に接続され、前記試験回路は該論理ゲート、抵抗、及びコンデンサからなる発振回路であって前記出力信号の状態は該発振回路によって生成される周期で変化し、該被放電端子に放電された静電気によって該論理回路素子が破壊されたとき発振動作を停止する前記１．記載の静電気故障実験装置。
３．前記論理回路素子はＮＡＮＤゲートを備え、前記被放電端子は該ＮＡＮＤゲートの一つの入力端子に接続される前記２．記載の静電気故障実験装置。
４．前記半導体集積回路素子は１チップからなるマイクロコントローラであり、前記被放電端子は該マイクロコントローラの一つの入力信号端子に接続され、前記出力信号は該マイクロコントローラによって出力される信号であり、該マイクロコントローラは該入力信号端子の入力回路の故障を検出したとき該出力信号の状態の変化を停止する前記１．記載の静電気故障実験装置。
５．圧電素子に機械的衝撃を加えることにより電荷を発生させる高電圧発生器をさらに備え、該高電圧発生器に具備される放電電極から前記被放電端子に該電荷を放電させる前記１．乃至４．のいずれかに記載の静電気故障実験装置。

本発明の静電気故障実験装置によれば、半導体集積回路素子を中心として独立した機能をもって動作する試験回路、電源、表示器又は鳴音器を備えてコンパクトに構成されるため、別途に試験に供するための電子回路基板や電源、測定器等を用いることなく、本装置単独で静電気の影響を視覚又は聴覚により即座に確認することができる。また、静電気放電により破壊された半導体集積回路素子の交換が容易であるため、短時間に繰り返し実験を行うことができる。

前記半導体集積回路素子が論理ゲートを備える論理回路素子であり、前記試験回路は該論理ゲートを用いた発振回路であれば、少ない部品数で試験回路を構成でき、正常時には周期的に前記表示器が点滅し、静電気によって論理回路素子が破壊されたときは点滅を停止するようにすることができるため、使用者は分かり易い観察が可能になる。表示器の代わりに鳴音器を用いることもできる。
前記論理回路素子がＮＡＮＤゲートを備えれば、少ない部品数で発振動作のコントロールが容易な試験回路を構成することができる。また、正常時は周期的に前記表示器が点滅し、静電気によって論理回路素子が破壊されたときは消光するようにできるため、使用者は分かり易い観察が可能になる。

前記半導体集積回路素子が１チップからなるマイクロコントローラであれば、プログラムにより多様な動作をさせることができ、動画やメロディ等によって使用者の興味を引く表示等が可能になる。

圧電素子を用いた高電圧発生器を備え、それによって静電気を放電させれば、特別な静電気放電発生器及び試験環境を準備する必要がなく、どこでも実験可能で安全且つ簡便な静電気故障実験装置を提供することができる。

本発明の静電気故障実験装置１は、図１に示すように構成され、一般電子部品と１個の半導体集積回路素子（ＩＣ）３からなる試験回路２、試験回路２に電力を供給する電源７、ＩＣ３に具備される入力端子に接続される被放電端子５、試験回路２の出力信号によって駆動される表示器８又は鳴音器９を備える。ＩＣ３は、試験回路２を実装する基板に備えられるＩＣソケット４に取り付けられる。

ここで、一般電子部品とは能動的な増幅機能を持たない電子部品をいい、抵抗器、コンデンサ、コイル等の受動部品の他、水晶振動子、セラミックフィルタ等の機能部品、スイッチ、コネクタ、リレー、配線基板等の接続部品、スピーカ、ブザー、センサ等の変換部品などを含むものとし、必要に応じて試験回路２を構成する部品として使用すればよい。さらに、本試験回路２を構成する一般電子部品として、トランジスタ、ダイオード等の半導体部品を含めることができる。
上記の一般電子部品は、半導体集積回路素子に比べて静電気放電に対する耐性が高いため、半導体集積回路素子に加えた静電気放電によって破壊されるおそれは少ない。ただし、本静電気故障実験装置は半導体集積回路素子の静電気破壊を生じさせることによって目的を果たすものであるため、放電によって生じる電圧・電流に対して耐性の低い電子部品や電源７、表示器８、鳴音器９等を使用する場合には、その接続回路に適宜サージ対策部品やノイズ対策部品を介装することにより保護することができる。

半導体集積回路素子（ＩＣ）３は、トランジスタ、ダイオードなど主に半導体で構成された電子回路であり、複数の端子を持つ小型パッケージに封入されている。機能の種類や集積規模は特に限定されず、例えば汎用ロジックＩＣ、マイクロコントローラ（マイクロプロセッサとメモリ、入出力等を一体化したＬＳＩ）等を使用して試験回路２を構成することができる。
本静電気故障実験装置はＩＣ３の静電気破壊を再現させるものであるため、好適には、ＩＣ３として構造的に静電気に対する耐性が低いＩＣ、例えばＣＭＯＳ構造のＩＣを使用することができる。
ＩＣソケット４は、試験回路２が実装される基板とＩＣ３を電気的に接続して基板上に保持する部品であり、破壊されたＩＣを容易に取替え可能とするために備えられる。

試験回路２は、１個のＩＣ３を中心として周辺の一般電子部品から構成される。試験回路２は、単独で動作する自己完結的な回路であり、かつＩＣ３が破壊されたことが判定可能な出力信号Ｓを発生する回路である。すなわち、電源の供給を受けるのみで動作し、ＩＣ３が破壊されておらず正常に動作している間は、自己の動作状態を逐次変化させ、その動作状態に応じて出力信号Ｓの状態（オン、オフ）を変化させる。出力信号Ｓは、１つ（１ビット）の信号には限定されず、複数の信号線から構成されてもよい。

試験回路２の動作状態の変化は、出力信号Ｓによって表示器又は鳴音器が動作することにより、人間の視覚又は聴覚によって知覚し易い速度等に設定される。そして、ＩＣ３が静電気放電により破壊された場合には試験回路２は自己の動作を停止する。その結果、出力信号Ｓの状態の変化が停止され、正常時の出力信号Ｓの変化の状態とは区別される状態とすることによって、ＩＣ３の破壊の判定をすることができる。

上記のような動作を実現することができる試験回路２としては、例えば、ＩＣ３に汎用ロジックＩＣを使用した発振回路、カウンタ回路等が挙げられる。また、ＩＣ３としてマイクロコントローラを使用すれば、プログラムによって動画像を表示し又はメロディを奏する等の動作をさせることもできる。

試験回路２は電源７と接続され、電源７により電力が供給される。好適には、電源７として電池を使用でき、ＩＣ３が一般的なＣＭＯＳ構造のＩＣであれば３〜６Ｖ程度の電圧の電源を供給すればよい。

被放電端子５は、静電気による高圧放電（数百Ｖ〜２０ｋＶ程度）を印加するための電極であり、前記ＩＣ３の所定の入力信号端子に接続されている。ただし、被放電端子５は、ＩＣ３のパッケージから延出するリード端子（入力信号端子）と兼ねていてもよい。
静電気放電は、静電気放電発生器の放電電極その他電荷の蓄積物を本被放電端子５に接触させて放電（接触放電）させてもよいし、近傍から本被放電端子５に火花放電（気中放電）をさせてもよい。被放電端子５の形状は特に問わず、接触放電又は近傍（数百μｍ〜数ｍｍ）からの気中放電を受け易い形状の金属片であればよい。

被放電端子５に放電する静電気は、任意の手段で発生させることができる。例えば、２種類の誘電体を摩擦することによって生じた静電気を放電させることができる。また、図６に示したような静電気放電発生器を使用して、その放電電極５６から本被放電端子５に放電をさせることもできる。これによれば、任意の電圧により、標準的な人体モデルに基づく条件によって静電気放電を加えることができる。

また、簡便には、図５に模式的に示すように、圧電効果を利用した高電圧発生装置１０を使用して静電気放電をさせることができる。高電圧発生装置１０は、圧電素子と、圧電素子に瞬間的に大きな衝撃を加えるためのハンマー、ばね等からなる機構を備えている。これを操作して圧電素子に衝撃が加えられると分極により高電圧が発生するため、放電電極１１から被放電端子５に高圧放電がされる。好適には、放電電極１１を被放電端子５に接触させた状態で圧電素子に衝撃を加え、接触放電をさせることができる。圧電素子の他方の電極は試験回路２に備えられたＧＮＤ端子６に接続される。
一般に、高電圧発生装置は火花放電によってガス器具やシガレットライター等に点火する用途にも使われている。ガス器具用の携帯可能な圧電点火装置も普及しており、その種の点火装置を利用して本被放電端子５に接触放電をさせれば、容易かつ安全に本静電気故障実験装置による実験が可能である。

本静電気故障実験装置１は、使用者に視覚又は聴覚により前記試験回路２の動作状態を知らせるための表示器８又は鳴音器９を備えることができる。
表示器８は、前記試験回路２に接続されてその動作状態を表示するための部品であり、試験回路２の出力信号Ｓによって駆動される。表示器は特に限定するものではなく、例えば、各種発光ダイオード（ＬＥＤ）、７セグメント形ＬＥＤ、有機発光ダイオード（有機ＥＬ）、液晶表示器（ＬＣＤ）等を使用することができる。最も単純に、表示器８として１個のＬＥＤを使用すれば、１つの前記出力信号Ｓによって動作状態を表示することができる。

鳴音器９は、前記試験回路２に接続されてその動作状態を音によって知らせるための部品であり、試験回路２の出力信号Ｓによって駆動される。鳴音器としては、例えば圧電ブザー、圧電サウンダ、スピーカ等を使用することができる。

（実施の形態１）
好適には、前記試験回路２を発振回路とすることができる。発振回路は、よく知られているように論理ゲートを備えた論理回路素子と抵抗及びコンデンサによって構成することができる。この論理ゲートとしては、ＮＯＴ、ＮＯＲ、ＮＡＮＤ等、発振回路を構成できるものであれば種類を問わない。そして前記ＩＣ３としてこれらの論理ゲートを備えた汎用論理ＩＣ、例えば「ＳＮ７４ＨＣ０４」、「ＳＮ７４ＨＣ０２」、「ＳＮ７４ＨＣ００２」（いずれも、Texas Instruments社の品名）等を使用することができる。

図２は、１つの汎用論理ＩＣ３０とコンデンサ、抵抗からなる試験回路２０を備えた静電気故障実験装置１の回路構成例を示す。
電源は電池７１であり、スイッチ７２は試験回路２０に電源を接続・遮断する開閉器である。
試験回路２０は、汎用論理ＩＣ３０と、コンデンサ２４、抵抗２２及び抵抗２３を用いた遅延帰還回路とを備える。ここでは、汎用論理ＩＣ３０として、２入力ＮＡＮＤゲートを４回路内蔵したＣＭＯＳ構造のＩＣであり、「ＳＮ７４ＨＣ００」等の型名で広く使用されているＩＣを例示している。

ＩＣ３０の電源端子（Ｖ_ｄｄ）には電池７１のプラス側が接続され、ＩＣ３０の接地端子（Ｖ_ｓｓ）には電池７１のマイナス側が接続されている。
第１のＮＡＮＤゲート３１の一方の入力端子（ｉ_１）は、電源のプラス側にスイッチ２６を介して接続されるとともに、電源のマイナス側に抵抗２５を介して接続されている。第１のＮＡＮＤゲート３１の出力端子（ｏ_１）は、第２のＮＡＮＤゲート３２の２つの入力端子（ｉ_３及びｉ_４）に接続されている。
第２のＮＡＮＤゲート３２の出力端子（ｏ_２）は、コンデンサ２４及び抵抗２２を直列に介して第２のＮＡＮＤゲート３２の入力端子（ｉ_３及びｉ_４）に接続されている。また、第２のＮＡＮＤゲート３２の出力端子（ｏ_２）は、前記コンデンサ２４及び抵抗２３を直列に介して第１のＮＡＮＤゲート３１の他方の入力端子（ｉ_２）に接続されている。
そして、前記入力端子（ｉ_２）は、被放電端子５と接続されている。
さらに、試験回路２０の出力信号Ｓ、すなわち第２のＮＡＮＤゲート３２の出力端子（ｏ_２）は、抵抗８１及び発光ダイオード８２を直列に介して電源７１のマイナス側に接続されている。抵抗８１は、表示器として用いる発光ダイオード８２に流れる電流値を適切にするためである。

上記試験回路２０は、２つのＮＡＮＤゲートとコンデンサ２４及び抵抗２２、２３からなる遅延帰還回路とによって発振回路を構成しており、その出力信号Ｓによって発光ダイード８２が点灯又は消灯される。この発振回路の発振周期は、上記コンデンサ２４、抵抗２２及び２３の値によって決めることができる。
発光ダイオード８２の点灯・消灯によって使用者に上記発振回路の動作状態を知らせるため、発振周期すなわち発光ダイオード８２の点滅周期が短かすぎると点灯状態と区別し難く、点滅周期が長すぎれば動作状態が変化したときの判断が遅れることとなる。このため、発光ダイオード８２の点灯周期は、０．１秒〜１秒程度とすることが好ましい。例えば、コンデンサ２４の容量を０．１μＦ、抵抗２２及び２３の抵抗値を１ＭΩとすることにより、点灯周期を０．２秒程度とすることができる。

上記試験回路２の動作は次の通りである。最初に、スイッチ２６が開かれている状態においては、第１のＮＡＮＤゲートの入力端子（ｉ_１）の電圧は低レベル（"Ｌ"）であるので本回路は発振せず、出力信号Ｓは"Ｌ"であるため発光ダイオード８２は消灯している。
次に、スイッチ２６が閉じられると、第１のＮＡＮＤゲートの入力端子（ｉ_１）は高レベル（"Ｈ"）となって本回路は前記発振周期により発振動作し、出力信号Ｓの"Ｈ"、"Ｌ"の変化に応じて発光ダイオード８２が点灯、消灯する。
この発振状態において、被放電端子５に高圧で静電気放電がされると、被放電端子５に接続されているＮＡＮＤゲート３１の入力端子（ｉ_２）に高電圧が加わる。そうすると、該入力端子（ｉ_２）は抵抗２３に接続されているのみなので、ＮＡＮＤゲート３１内の入力回路を構成する初段電界効果トランジスタ（ＦＥＴ）のゲート部が高電圧によって破壊されることとなる。破壊が、当該初段ＦＥＴに止まる場合であっても、スイッチ２６が開とされた場合と同じ論理により、試験回路２０の発振動作は停止する。この結果、発光ダイオード８２が消灯されたままになるので、ＩＣ３０が故障したことが即座に視認される。

使用者にＩＣ３０の故障が判断できる方法であれば、発振回路の動作状態を表す手段は発光ダイオードに限るものではなく、圧電ブザー、圧電サウンダ、スピーカ等の鳴音器を用いてもよい。例えば、発振周波数を数百Ｈｚ〜１０ｋＨｚ程度とすれば、発振回路が動作している間は、その出力信号Ｓによって圧電ブザーを鳴らすことができる。

（実施の形態２）
試験回路は、図３に例示するように、１チップからなるマイクロコントローラをＩＣとして使用して構成することもできる。
試験回路２１は電源（電池）７４と接続され、試験回路２１の出力信号Ｓはスピーカ９０の駆動回路に接続されている。スイッチ７５は試験回路２１に電源７４を接続・遮断する開閉器である。
試験回路２１は、ノイズ保護回路２１１、電源投入時リセット回路２１２、マイクロコントローラＩＣ３５及び周辺回路から構成される。
電源は、過電圧防止及びノイズ対策のためのノイズ保護回路２１１を介してＩＣ３５の電源（Ｖ_ｄｄ、Ｖ_ｓｓ）に接続される。電源投入時リセット回路２１２は、電源投入時にマイクロコントローラＩＣ３５を初期化するためのリセット信号（ｒｅｓｅｔ）を発生する回路である。また、発振回路２１３はＩＣ３５（Ｏｓｃ）に接続され、マイクロコントローラのクロック生成用の回路である。

マイクロコントローラＩＣ３５の入力端子（Ｐｉｎ）は、入力インピーダンスを下げないように抵抗２８を介して出力端子２（Ｐｏｕｔ２）に接続され、さらに、被放電端子５と接続されている。
ＩＣ３５の別の出力端子１（Ｐｏｕｔ１）は、コンデンサ９２及び抵抗９１を介してスピーカ９０に接続されている。
ＩＣ３５は、故障するごとに容易に交換することができるように、ＩＣソケットに取り付けられる。

図４は、マイクロコントローラＩＣ３５内部のＲＯＭに書き込まれるプログラムの一例を示すフローチャートであり、該マイクロコントローラの動作は次の通りである。
先ず、スイッチ７５を閉じるとマイクロコントローラＩＣ３５に電源が供給されるとともに、電源投入時リセット回路２１２によってリセット信号が出力され、マイクロコントローラＩＣ３５の動作が開始されて機能が初期設定される（Ｓ１０）。出力信号Ｐｏｕｔ２は初期値に設定される。
次に、入力信号Ｐｉｎを読み込み（Ｓ１１）、出力Ｐｏｕｔ２に自己が出力した信号と比較する（Ｓ１２）。
Ｐｏｕｔ２に出力した信号と読み込んだ信号Ｐｉｎが一致していなければ、異常であるためマイクロコントローラＩＣ３５の動作を停止させる（Ｓ１５）。
両信号が一致していれば、１０ｍ秒の間、出力Ｐｏｕｔ１にメロディ信号を出力する（Ｓ１３）。その後、出力Ｐｏｕｔ２の値を反転させて（Ｓ１４）、上記（Ｓ１１〜）を繰り返す。上記繰り返しの動作の間、上記メロディ信号によりスピーカが鳴音される。

上記動作中に、被放電端子５に高圧（数百〜数千Ｖ）で静電気放電がされると、マイクロコントローラＩＣ３５の入力端子Ｐｉｎに接続されたＩＣ内部の入力回路は高電圧によって破壊される。その結果、出力端子Ｐｏｕｔ２に出力した信号と読み込んだ信号Ｐｉｎが一致しなくなる異常が生じるため、マイクロコントローラ３５の動作は停止される。そうすると上記メロディ信号の出力が停止されるので、スピーカの鳴音が止まり、マイクロコントローラＩＣ３５が故障したことを即座に判断することができる。仮にＩＣ３５内で入力端子Ｐｉｎの入力回路以外に破壊が及んだ場合であっても、破壊後には上記メロディ信号は出力されなくなるため、ＩＣ３５が故障したことは即座に判断することができる。

本発明の静電気故障実験装置の構成を示すブロック図である。実施の形態１の構成を示す回路図である。実施の形態２の構成を示す回路図である。実施の形態２の制御方法を説明するためのフローチャートである。圧電効果を利用した高電圧発生装置による静電気放電を説明するための模式図である。標準的な静電気放電発生器の構成を示す回路図である。従来の静電気試験の例を示すブロック図である。

符号の説明

１；静電気故障実験装置、２、２０、２１；試験回路、３：半導体集積回路素子、４；ＩＣソケット、５；被放電端子、６；ＧＮＤ端子、７；電源、８；表示器、９；鳴音器、１０；高電圧発生装置、１１；放電電極、３０；ロジックＩＣ、３１、３２；２入力ＮＡＮＤゲート、３５；マイクロコントローラＩＣ、５０；静電気放電発生器、５６；放電電極、５７；リターンケーブル接続、７１、７４；電池、８２；発光ダイオード、９０；スピーカ

Claims

一般電子部品とソケットに実装された１個の半導体集積回路素子とからなり自己の出力信号の状態を逐次変化させる試験回路と、
該出力信号によって動作する表示器又は鳴音器と、
該試験回路に電力を供給する電源と、
該半導体集積回路素子の入力端子に接続されている被放電端子と、
を備え、
該試験回路は、該被放電端子に放電された静電気によって該半導体集積回路素子が破壊されたとき自己の該出力信号の状態の変化を停止することを特徴とする静電気故障実験装置。
前記半導体集積回路素子は論理ゲートを備える論理回路素子であり、
前記被放電端子は該論理ゲートの一つの入力端子に接続され、
前記試験回路は該論理ゲート、抵抗、及びコンデンサからなる発振回路であって前記出力信号の状態は該発振回路によって生成される周期で変化し、該被放電端子に放電された静電気によって該論理回路素子が破壊されたとき発振動作を停止する請求項１記載の静電気故障実験装置。
前記論理回路素子はＮＡＮＤゲートを備え、
前記被放電端子は該ＮＡＮＤゲートの一つの入力端子に接続される請求項２記載の静電気故障実験装置。
前記半導体集積回路素子は１チップからなるマイクロコントローラであり、
前記被放電端子は該マイクロコントローラの一つの入力信号端子に接続され、
前記出力信号は該マイクロコントローラによって出力される信号であり、
該マイクロコントローラは該入力信号端子の入力回路の故障を検出したとき該出力信号の状態の変化を停止する請求項１記載の静電気故障実験装置。
圧電素子に機械的衝撃を加えることにより電荷を発生させる高電圧発生器をさらに備え、
該高電圧発生器に具備される放電電極から前記被放電端子に該電荷を放電させる請求項１乃至４のいずれかに記載の静電気故障実験装置。