JP2010103261A - 半導体評価装置、半導体評価方法及び半導体製造装置 - Google Patents

半導体評価装置、半導体評価方法及び半導体製造装置 Download PDF

Info

Publication number
JP2010103261A
JP2010103261A JP2008272451A JP2008272451A JP2010103261A JP 2010103261 A JP2010103261 A JP 2010103261A JP 2008272451 A JP2008272451 A JP 2008272451A JP 2008272451 A JP2008272451 A JP 2008272451A JP 2010103261 A JP2010103261 A JP 2010103261A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor substrate
laser
defects
laser light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008272451A
Other languages
English (en)
Inventor
Kenichi Yoshino
健一 吉野
Toshihiko Iinuma
俊彦 飯沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008272451A priority Critical patent/JP2010103261A/ja
Publication of JP2010103261A publication Critical patent/JP2010103261A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】キズ及びパーティクル等の欠陥の存在及び大きさを短時間で識別することが可能な半導体評価装置及び方法、並びにこれらを用いた半導体製造装置を提供する。
【解決手段】レーザ光源と、前記レーザ光源と対向するようにして配置された複数の集光レンズを有するレンズ系と、受光器とを具え、前記レーザ光源から発されたレーザ光を前記レンズ系の前記複数の集光レンズを順次に通過させて、相異なるビーム径の複数の測定用レーザ光を順次に形成し、前記複数の測定用レーザ光それぞれを半導体基板の表面に順次に照射するとともに、前記半導体基板の前記表面の複数の欠陥に起因した散乱光を前記受光器で受光し、前記散乱光の強度に基づいて、前記複数の欠陥を評価する。
【選択図】図1

Description

本発明は、レーザにより半導体基板表面を評価する半導体基板評価装置および方法に関し、さらには当該機能を有する半導体製造装置に関する。
従来、半導体基板の表面のキズ、又はパーティクルなどの欠陥の評価手段として、レーザ光を半導体基板表面に照射し、その反射光強度をモニタするという方法がある。キズ又はパーティクル等の欠陥の存在する領域では、欠陥が存在しない領域と比較した場合に、前記レーザ光を照射した際に散乱度合が大きくなり、受光器で受光する反射光の強度が減少するようになる。したがって、前記レーザ光の照射位置を変化させた(半導体基板上でスキャンさせた)際の、前記受光器での反射光強度の減少を検知することによって、前記欠陥の存在領域を特定することができる(例えば、特許文献1参照)。
また、レーザ光の半導体基板表面におけるスポット系と評価時間との間には相関関係があり、半導体基板の表面上の欠陥を短時間で測定を完了しようとすると、前記レーザ光のスポット径をある程度大きくする必要がある。しかしながら、前記レーザ光のスポット径を大きくすると、前記欠陥の大きさによらず、前記レーザ光は同様に散乱されてしまうことになる。したがって、上述のように、前記欠陥の存在領域を特定することはできるが、
前記欠陥が相異なる大きさの欠陥である場合において、その大きさを特定することができない。
一方、前記半導体基板を用いて半導体デバイス、例えばトランジスタを作製するような場合、ソース領域及びドレイン領域などの拡散層はアニール処理によって形成するが、前記半導体基板に大きな欠陥が存在するような場合においては、かかる欠陥部分において割れが発生してしまう場合がある。結果として、前記トランジスタのタクトタイムが劣化してしまうことになる。
このような観点から、半導体基板の表面に存在する欠陥の大きさを特定し、上述したようなアニール処理によって割れが発生してしまうような欠陥が存在する場合は、前記半導体基板を使用せずに廃棄、又は再処理し、上述のような欠陥が存在しない半導体基板のみを用いるようにすることによって、例えば、上述したトランジスタのタクトタイムを向上させることができる。
特許文献1では、複数の入射系及び複数の反射系を有するレーザ表面検査装置を用い、前記入射系と前記反射系との組合わせによって、半導体基板表面のパーティクルと結晶構造に起因した欠陥とを識別して検出ことが開示されている。しかしながら、この方法では、上述のような欠陥の種類を識別することはできても、欠陥の大きさを識別することはできない。
特開2001−153635号
本発明は、キズ及びパーティクル等の欠陥の存在及び大きさを短時間で識別することが可能な半導体評価装置及び方法、並びにこれらを用いた半導体製造装置を提供することを目的とする。
本発明の一態様は、レーザ光源と、前記レーザ光源と対向するようにして配置された複数の集光レンズを有するレンズ系と、受光器とを具え、前記レーザ光源から発されたレーザ光を前記レンズ系の前記複数の集光レンズを順次に通過させて、相異なるビーム径の複数の測定用レーザ光を順次に形成し、前記複数の測定用レーザ光それぞれを半導体基板の表面に順次に照射するとともに、前記半導体基板の前記表面の複数の欠陥に起因した散乱光を前記受光器で受光し、前記散乱光の強度に基づいて、前記複数の欠陥を評価するように構成したことを特徴とする、半導体評価装置に関する。
また、本発明の他の態様は、レーザ光源から複数の集光レンズを有するレンズ系に向けてレーザ光を照射し、前記複数の集光レンズの1つを通過させることによって、最大のビーム径を有する大ビーム測定用レーザ光を形成するステップと、前記大ビーム測定用レーザ光を半導体基板の表面に照射し、前記半導体基板の前記表面における複数の欠陥に起因した散乱光の強度から、前記半導体基板の前記表面における前記複数の欠陥の存在領域を特定するステップと、前記レーザ光を前記複数の集光レンズの他の1以上を通過させることによって、前記大ビーム測定用レーザ光よりもビーム径の小さい1以上の小ビーム測定用レーザ光を形成するステップと、前記1以上の小ビーム測定用レーザ光を前記半導体基板の前記表面における前記複数の欠陥の存在領域に順次に照射し、それぞれの散乱光を前記受光器で順次に受光し、前記反射光の強度から、前記複数の欠陥の大きさを特定するステップと、を具えることによる、半導体評価方法に関する。
さらに、本発明のその他の態様は、上記半導体評価装置と、半導体デバイスの拡散層形成用のアニール装置とを具えることを特徴とする、半導体製造装置に関する。
本発明は、キズ及びパーティクル等の欠陥の存在及び大きさを短時間で識別することが可能な半導体評価装置及び方法、並びにこれらを用いた半導体製造装置を提供することができる。
以下、本発明の具体的な実施形態について説明する。
(第1の実施形態)
図1は、本実施形態における半導体評価装置の構成を示す図である。図1に示すように、本態様における半導体評価装置10は、レーザ光源11と、このレーザ光源11と対向するようにして配置された第1のレンズ12A及び第2のレンズ12Bを有するレンズ系12と、受光器13とを具えている。なお、レンズ系12において第1のレンズ12A及び第2のレンズ系12Bは、固定部材121によって固定されている。
なお、測定対象である半導体基板Sは、レンズ系12に関してレーザ光源11と相対する側に配置され、受光器13は、半導体基板Sに対して斜め上方に、例えばレーザ光源11から発射されたレーザ光Lの照射方向から角度θの位置に配置されている。また、受光器13の後方には図示しない所定の処理回路系を設けることができる。
レーザ光源11は、以下に説明するように、半導体基板S上に照射した際に、十分な強度で反射されるような波長及び強度を有するレーザ光Lを生成し、発射することが要求され、例えば、Arレーザなどの気体レーザ、YAGレーザなどの固体レーザ及びInPレーザなどの半導体レーザをレーザ光源を用いることができる。
レンズ12A及び12Bは、汎用の集光レンズから構成することができる。また、固定部材121は、半導体評価装置10の全体に影響を与えないような非磁性の材料から構成する。非磁性の材料であれば、Al等の金属材料であってもよいし、いわゆるエンジニアリングプラスチック等の樹脂材料であっても良い。さらに、受光器13は、例えば汎用のCCDカメラとすることができる。
なお、本態様では、第1のレンズ12Aの絞りを第2のレンズ12Bの絞りよりも大きくし、レーザ光源11から発せられたレーザ光Lは、第1のレンズ12Aを通過した際のビーム径が、第2のレンズ12Bを通過した際のビーム径よりも大きくなるようにしている。
本態様では、図1に示すように、レンズ系12は2つのレンズ12A及び12Bのみを有しているが、必要に応じて任意の数とすることができる。
次に、図1に示す半導体評価装置10を用いた場合の、半導体評価方法について説明する。図2〜図5は、本態様における半導体評価方法に関連した説明図である。
本態様では、図2及び図3に示すように、半導体基板Sの表面に大小2種類のキズがある場合を想定し、これら大小2種類のキズを識別する場合について説明する。なお、図2及び図3は、半導体基板Sのキズが存在する部分を拡大して示している。
また、図2(a)は、半導体基板Sの、大きなキズが存在する表面部分を示し、図2(b)は、図2(a)に示す半導体基板SのA−A線に沿って切った場合の断面を示している。同様に、図3(a)は、半導体基板Sの、小さなキズが存在する表面部分を示し、図3(b)は、図3(a)に示す半導体基板SのB−B線に沿って切った場合の断面を示している。
最初に、図1(a)に示すように、レーザ光源11から発せられたレーザ光Lをレンズ系12における第1のレンズ12Aを通過させることによって、比較的大きなビーム径を有する第1の測定用レーザ光(大ビーム測定用レーザ光)L1を形成する。次いで、第1の測定用レーザ光L1を半導体基板S上に照射してスキャンさせ、上述した大小2種類のキズが存在する領域を特定する。この際、第1の測定用レーザ光L1がキズで反射され散乱されることによって散乱光Rが生成される。
散乱光Rは受光器13で受光されるが、半導体基板S上にキズが存在しない場合は、散乱光Rは生成されない。したがって、散乱光Rを検知することによって、半導体基板S上におけるキズの存在領域を特定することができるようになる。
なお、第1の測定用レーザ光L1は、上述のように半導体基板S上におけるキズの存在位置を特定することを目的とするものであるため、第1の測定用レーザ光L1が半導体基板S上に照射された場合に、そのスポット径P1がある程度大きい方が好ましい。すなわち、第1の半導体測定用レーザ光L1のスポット径P1が小さいと、半導体基板Sをスキャンするのに長時間を要するようになる。
例えば、第1の半導体測定用レーザ光L1のスポット径P1を半導体基板S上に存在する大きなキズの大きさ以上となるようにすれば、上述したスキャンの時間を短縮化することができるとともに、半導体基板S上におけるキズの存在位置を特定するという本形態の目的を達成することができる。
なお、第1の半導体測定用レーザ光L1のスポット径P1を半導体基板S上に存在する大きなキズの大きさ以下、例えば大きなキズと小さなキズとの中間程度に設定すると、以下に説明するように、第1の半導体測定用レーザ光L1のみで大きなキズと小さなキズとを識別することができるようになるが、半導体基板S上をスキャンし、キズの存在位置を特定するのに長時間を要してしまう。したがって、キズ及びパーティクル等の欠陥の存在及び大きさを短時間で識別するという本形態の目的を達成することができない場合がある。
かかる観点より、本態様では、上述のように、第1の測定用レーザ光L1が半導体基板S上に照射された場合に、そのスポット径P1がある程度大きく、例えば半導体基板S上に存在する大きなキズの大きさ以上となるようにすることが好ましい。
なお、第1の測定用レーザ光L1のビーム径及びスポット径は、前記大きなキズのサイズを想定して予め設定することもできるし、スキャン中に制御するようにすることもできる。後者の場合は、本態様のようなレンズ系12を構成するレンズを3種類以上とし、レーザ光Lを通過させるレンズを適宜変化させることによって行うことが好ましい。また、レンズ系12と半導体基板Sとの距離を変化させることによっても行うことができる。
第1の測定用レーザ光L1のスポット径P1の上限は、半導体基板Sにおけるキズの存在位置が特定できれば特に限定されるものではないが、通常は、半導体基板Sの一片の大きさに対して250μmのように設定する。
次に、図1(b)に示すように、レーザ光源11から発せられたレーザ光Lをレンズ系12における第1のレンズ12Bを通過させることによって、第1の測定用レーザ光L1のビーム径よりも小さいビーム径を有する第2の測定用レーザ光(小ビーム測定用レーザ光)L2を形成する。次いで、第1の測定用レーザ光L2を、上述のように、第1の測定用レーザ光L1のスキャンによって特定された半導体基板Sのキズの存在位置のみに照射してスキャンさせる。この場合、半導体基板S上でのスポット径P2は、第1の測定用レーザ光L1のスポット径P1に比較して十分に小さくなる。
したがって、図4に示すように、大きなキズに対しては、第2の測定用レーザ光L2が照射された場合においても、受光器13で受光する散乱光の強度はほとんど変化しない。
一方、小さなキズに対しては、第2の測定用レーザ光L2が照射されると、受光器13で受光する散乱光強度が減少する。したがって、第2の測定用レーザ光L2によって、大小2種類のキズを識別することができるようになる。
なお、第2の測定用レーザ光L2のビーム径及びスポット径は、予め想定されるキズの大きさを想定して予め設定することもできるし、スキャン中に制御するようにすることもできる。後者の場合は、上記同様に、本態様のようなレンズ系12を構成するレンズを3種類以上とし、レーザ光Lを通過させるレンズを適宜変化させることによって行うことが好ましい。また、レンズ系12と半導体基板Sとの距離を変化させることによっても行うことができる。
以上のように、本態様では、比較的大きなビーム径を有する第1の測定用レーザ光L1及び比較的小さなビーム径を有する第2の測定用レーザ光L2なる2種類の測定用レーザ光を形成し、第1の測定用レーザ光L1で半導体基板S上のキズの存在位置を特定し、第2の測定用レーザ光L2で半導体基板S上のキズの大きさを識別するようにしている。この場合、2種類の測定用レーザ光を用いているため、キズの大きさの識別は前記2種類の測定用レーザ光を用いて2段階で行うことになる。
しかしながら、比較的大きなビーム径を有する第1の測定用レーザ光L1のスキャンでキズの存在位置を特定した後、かかる領域のみ比較的小さなビーム径を有する第2の測定用レーザ光L2でスキャンして、キズの大きさを識別するようにしているので、当初から第2の測定用レーザ光L2を用いて半導体基板Sをスキャンしてキズの大きさを識別する場合に比較して、キズの大きさの識別に要する時間を極めて短縮化できるようになる。
なお、本態様では、大小2種類のキズが存在する場合について説明したが、相当程度大きさの異なる3種類以上のキズが存在する場合については、そのキズの大きさの種類に合わせて、測定用レーザ光の数も増大させる必要がある。この場合は、レンズ系12を構成するレンズの種類を増大させて対応する。
また、本態様では、以下に示す半導体装置の製造を考慮して、半導体基板S上に生じたキズの識別について説明したが、本態様は、キズ以外の欠陥、例えばパーティクル等の存在及びその大小の識別に関しても適用することができる。
(第2の実施形態)
本実施形態では、第1の実施形態で説明した半導体評価装置(半導体評価方法)を利用した半導体装置の製造に関して説明する。なお、本態様では、代表的な半導体装置として電界効果型トランジスタの製造に関して説明する。
図5は、本態様における半導体製造装置の主要部を示す概略構成図であり、図6は、前記電界効果型トランジスタの製造工程図である。
図5に示す半導体製造装置においては、プロセスユニット20、ノッチアライメントユニット30及びアニール処理ユニット40が順次配列されている。なお、プロセスユニット20は、ゲート絶縁膜やゲート電極等の形成を行うプロセスチャンバーであり、通常は複数のプロセスチャンバーから構成されるが、本態様では簡略化して単一のユニット20としている。
また、ノッチアライメントユニット30は、上述のような半導体基板表面の欠陥の評価(識別)を行うためのユニットであり、図1に示すような半導体評価装置10が配置されている。
アニール処理ユニット40は、トランジスタの拡散領域、具体的にはソース領域及びドレイン領域を形成するためのユニットであって、内部にはホットプレート41及びサセプタ42が順次に積層され、これらと離隔対向するようにしてフラッシュランプ光源43が配置されている。
次に、図5に示す半導体製造装置と関連させて、上記電界効果型トランジスタの製造工程を図6に基づいて説明する。
最初に、プロセスユニット20内で、図6(a)に示すように、シリコン等の半導体基板である例えばシリコン等のウエハ50上に、周知の方法に従って、素子分離領域51、ゲート絶縁膜52a、ゲート電極52bが形成される。なお、ウエハ50には、例えば、バルクの単結晶シリコンウエハ、エピタキシャルウエハ、あるいはSOIウエハ等が選択される。
次いで、同じくプロセスユニット20内で、図6(b)に示すように、ゲート電極52bとフォトリソグラフ方式により所望のパターン形状に形成したレジスト膜53bとをマスクとして用い、ウエハ50の上面のソースドレインエクステンション領域54bに不純物イオン54aをイオン注入方式により注入する。なお、図6(c)に示すように、イオン注入工程の後、レジスト膜53bは剥離して除去する。
次に、図6(c)で得たアセンブリをノッチアライメントユニット30内に導入し、第1の実施形態で説明したようにして、ウエハ50の欠陥の評価(識別)を行う。なお、欠陥評価(識別)の具体的な方法については、第1の実施形態において詳細に説明したので、ここでは省略する。
但し、実際の半導体装置(本態様では電界効果型トランジスタ)の製造においては、ウエハ50の主面側はサセプタや搬送系に固定されることなく開放され、上述のような膜形成に供されることから、前記主面上には前記半導体装置の製造上問題となるようなキズが形成されることはない。一方、ウエハ50の裏面側はサセプタや搬送系に固定されるので、その際の衝撃や摩擦等によって前記半導体装置の製造上問題となるようなキズが形成される場合がある。
したがって、第1の実施形態で説明した半導体評価装置10は、ウエハ50の裏面側のキズの存在及びその大小の識別のために用いる。
ノッチアライメントユニット30内でのウエハ50の評価の結果として、例えば図2に示すような大きな(深い)キズが存在する場合は、アニール処理ユニット40内に搬送してアニール処理を実施した場合、前記キズを起点としてウエハ50、すなわち製造過程にあるアセンブリが破損してしまうことになる。したがって、かかるアニール処理が無駄になってしまい、目的とする半導体装置(本態様では電界効果型トランジスタ)のタクトタイムが劣化してしまうことになる。
しかしながら、ノッチアライメントユニット30内でのウエハ50の評価の結果として、図2に示すような大きな(深い)キズが存在するウエハ50(アセンブリ)をアニール処理前に排除し、例えば図3に示すような小さい(浅い)キズが存在するウエハ50(アセンブリ)のみをアニール処理するようにすれば、上述したような破損を防止することができ、タクトタイムを向上させることができる。
以上のようにして、アニール処理によって破損しないような小さなキズのみを有するウエハ50(アセンブリ)を選別し、アニール処理ユニット40に搬送する。そして、サセプタ42を介したホットプレート41からの直接的な加熱と、フラッシュランプ光源43から発せられる放射光43Aによる間接的な加熱によって、ソースドレインエクステンション領域54bにイオン注入された不純物イオン54aを十分に拡散させるとともに活性化し、ソースドレイン領域59を形成する。なお、実際の加熱温度は、例えば300℃〜650℃とする(図6(d))。
なお、ホットプレート41は抵抗発熱ヒータを内蔵した金属板として構成することができ、フラッシュランプ光源43は、例えば、Xeガス等の希ガスが封入されたランプとすることができる。一例として、フラッシュランプ光源43からの放射光43Aは、0.1m秒〜100m秒のパルス幅で、25J/cmのエネルギー密度を有するようにすることができる。
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
例えば、上記では、半導体装置の具体例として、電界効果型トランジスタについて説明したが、NAND型あるいはNOR型のフラッシュメモリや、半導体発光素子あるいは半導体受光素子等の半導体装置とすることもできる。
実施形態における半導体評価装置の構成を示す図である。 実施形態における半導体評価方法に関連した説明図である。 同じく、実施形態における半導体評価方法に関連した説明図である。 同じく、実施形態における半導体評価方法に関連した説明図である。 実施形態における半導体製造装置の主要部を示す概略構成図である。 実施形態における半導体装置の製造工程図である。
符号の説明
10 半導体評価装置
11 レーザ光源
12 レンズ系
12A 第1のレンズ
12B 第2のレンズ
121 固定部材
13 半導体基板
L レーザ光
L1 第1の測定用レーザ光
L2 第2の測定用レーザ光
R 反射光
P1,P2 半導体基板上でのスポット径
20 プロセスユニット
30 ノッチアライメントユニット
40 アニール処理ユニット
41 ホットプレート
42 サセプタ
43 フラッシュランプ光源

Claims (5)

  1. レーザ光源と、前記レーザ光源と対向するようにして配置された複数の集光レンズを有するレンズ系と、受光器とを具え、
    前記レーザ光源から発されたレーザ光を前記レンズ系の前記複数の集光レンズを順次に通過させて、相異なるビーム径の複数の測定用レーザ光を順次に形成し、前記複数の測定用レーザ光それぞれを半導体基板の表面に順次に照射するとともに、前記半導体基板の前記表面の複数の欠陥に起因した散乱光を前記受光器で受光し、前記散乱光の強度に基づいて、前記複数の欠陥を評価するように構成したことを特徴とする、半導体評価装置。
  2. 前記複数の測定用レーザ光の1つは、前記半導体基板の前記表面に照射された際に、そのスポット径が前記複数の欠陥の内の、最大の欠陥の大きさ以上となるように、ビーム径を制御するように構成したことを特徴とする、請求項1に記載の半導体評価装置。
  3. レーザ光源から複数の集光レンズを有するレンズ系に向けてレーザ光を照射し、前記複数の集光レンズの1つを通過させることによって、最大のビーム径を有する大ビーム測定用レーザ光を形成するステップと、
    前記大ビーム測定用レーザ光を半導体基板の表面に照射し、前記半導体基板の前記表面における複数の欠陥に起因した散乱光の強度から、前記半導体基板の前記表面における前記複数の欠陥の存在領域を特定するステップと、
    前記レーザ光を前記複数の集光レンズの他の1以上を通過させることによって、前記大ビーム測定用レーザ光よりもビーム径の小さい1以上の小ビーム測定用レーザ光を形成するステップと、
    前記1以上の小ビーム測定用レーザ光を前記半導体基板の前記表面における前記複数の欠陥の存在領域に順次に照射し、それぞれの散乱光を前記受光器で順次に受光し、前記反射光の強度から、前記複数の欠陥の大きさを特定するステップと、
    を具えることによる、半導体評価方法。
  4. 前記大ビーム測定用レーザ光は、前記半導体基板の前記表面に照射された際に、そのスポット径が前記複数の欠陥の内の、最大の欠陥の大きさ以上となるように、ビーム径を制御することを特徴とする、請求項3に記載の半導体評価方法。
  5. 請求項1又は2に記載の半導体評価装置と、半導体デバイスの拡散層形成用のアニール装置とを具えることを特徴とする、半導体製造装置。
JP2008272451A 2008-10-22 2008-10-22 半導体評価装置、半導体評価方法及び半導体製造装置 Withdrawn JP2010103261A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008272451A JP2010103261A (ja) 2008-10-22 2008-10-22 半導体評価装置、半導体評価方法及び半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008272451A JP2010103261A (ja) 2008-10-22 2008-10-22 半導体評価装置、半導体評価方法及び半導体製造装置

Publications (1)

Publication Number Publication Date
JP2010103261A true JP2010103261A (ja) 2010-05-06

Family

ID=42293666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008272451A Withdrawn JP2010103261A (ja) 2008-10-22 2008-10-22 半導体評価装置、半導体評価方法及び半導体製造装置

Country Status (1)

Country Link
JP (1) JP2010103261A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108139339A (zh) * 2015-10-05 2018-06-08 胜高股份有限公司 外延晶片背面检查装置及使用其的外延晶片背面检查方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108139339A (zh) * 2015-10-05 2018-06-08 胜高股份有限公司 外延晶片背面检查装置及使用其的外延晶片背面检查方法
CN108139339B (zh) * 2015-10-05 2020-10-16 胜高股份有限公司 外延晶片背面检查装置及使用其的外延晶片背面检查方法

Similar Documents

Publication Publication Date Title
KR102056494B1 (ko) 온도 성능이 개선된 2빔 레이저 어닐링 방법 및 시스템
US9343307B2 (en) Laser spike annealing using fiber lasers
US10495804B2 (en) Optical plate, light irradiation device, light measurement device, light irradiation method, and light measurement method
KR20170017728A (ko) 검사용 웨이퍼 및 검사용 웨이퍼의 사용 방법
JP2012199374A (ja) 半導体チップの製造方法
KR102068741B1 (ko) 다결정 규소막의 검사 방법
US9633913B2 (en) Method of evaluating epitaxial wafer
US7238915B2 (en) Methods and apparatus for irradiating a substrate to avoid substrate edge damage
IL267920B2 (en) Testing and metrology using broadband infrared radiation
US7616300B2 (en) Edge flaw detection device
WO2010058680A1 (ja) シリコンウェハ欠陥検査装置
CN110907471A (zh) 检测基板上的缺陷的方法和用于检测基板上的缺陷的设备
JP2010103261A (ja) 半導体評価装置、半導体評価方法及び半導体製造装置
KR101429632B1 (ko) 광 반사성 다층 타깃 구조의 레이저 처리
US10770298B2 (en) Automatic inspection device and method of laser processing equipment
US10948424B2 (en) Defect inspection device, pattern chip, and defect inspection method
US8625090B2 (en) Method and apparatus for inspecting substrates
KR102659670B1 (ko) 두께 측정 장치 및 방법
JP6897616B2 (ja) ラミネート金属帯の表面検査方法およびその装置
KR20070021832A (ko) 웨이퍼 결함 검사 장치 및 방법
JP2007096011A (ja) 試料検査方法
WO2022153763A1 (ja) 半導体基板の検査装置および検査方法
KR200464469Y1 (ko) 반도체 제조 장치
JP4805565B2 (ja) 熱処理装置
JP2023005684A (ja) 半導体装置の検査装置および検査方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120110