JP2010098094A - Nitride based semiconductor laser element, and method of manufacturing the same - Google Patents

Nitride based semiconductor laser element, and method of manufacturing the same Download PDF

Info

Publication number
JP2010098094A
JP2010098094A JP2008267208A JP2008267208A JP2010098094A JP 2010098094 A JP2010098094 A JP 2010098094A JP 2008267208 A JP2008267208 A JP 2008267208A JP 2008267208 A JP2008267208 A JP 2008267208A JP 2010098094 A JP2010098094 A JP 2010098094A
Authority
JP
Japan
Prior art keywords
nitride
based semiconductor
gas
etching
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008267208A
Other languages
Japanese (ja)
Inventor
Hideo Hashimoto
英郎 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008267208A priority Critical patent/JP2010098094A/en
Publication of JP2010098094A publication Critical patent/JP2010098094A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a nitride based semiconductor laser element, capable of stably suppressing micro-trenches formed when forming a ridge portion. <P>SOLUTION: In this method of manufacturing the nitride based semiconductor laser element, after laminating nitride based semiconductor layers 2-10 on a n-type GaN substrate 1, a projecting ridge portion 11 is formed by dry etching using an ICP etching device. At this time, a mixed gas composed of chlorine gas, argon gas and nitrogen gas is used for an etching gas. This mixed gas is made so that the flow rate of the chlorine gas is not less than 60% and not more than 80%, the flow rate of the argon gas is not less than 5% and not more than 20%, and the flow rate of the nitrogen gas is not less than 5% and not more than 20%, to the flow rate of the total etching gas. In addition, a self-bias voltage impressed on the n-type GaN substrate 1 (a sample to be etched 200) when forming the ridge portion 11 is set so as to become not less than 500 V. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、窒化物系半導体レーザ素子およびその製造方法に関する。   The present invention relates to a nitride-based semiconductor laser device and a method for manufacturing the same.

窒化物系半導体、特に窒化ガリウム(GaN)は、ガリウム砒素系の化合物半導体に比べて大きなバンドギャップを有することから、高密度光ディスク用光源として青紫色レーザダイオードに用いられている他、さらには白色光源やプロジェクター光源、フルカラーディスプレイ、医療分野など応用分野が多岐にわたり、今後さらに市場が拡大することが予想される。   Nitride-based semiconductors, especially gallium nitride (GaN), have a larger band gap than gallium arsenide-based compound semiconductors, so they are used in blue-violet laser diodes as light sources for high-density optical disks, and even white. The application fields such as light sources, projector light sources, full-color displays, and medical fields are diverse, and the market is expected to expand further in the future.

ところが、窒化物系半導体を用いた電子デバイスの製造においては、結晶が化学的に非常に安定であることからエッチングが困難である一方、ウェットエッチングによるエッチング手法は、ガリウム砒素系の化合物半導体のように量産に適用できるほどの十分な検討がなされていない。   However, in the manufacture of electronic devices using nitride semiconductors, etching is difficult because the crystals are chemically very stable. On the other hand, the etching method using wet etching is similar to that of gallium arsenide compound semiconductors. However, it has not been studied enough to be applicable to mass production.

このような事情により、窒化物系半導体のエッチングではドライエッチングが主流となっている。   Under such circumstances, dry etching has become the mainstream in the etching of nitride-based semiconductors.

また、窒化物系半導体を用いた窒化物系半導体レーザ素子では、基板上に窒化物系半導体層を積層した後、素子に注入される電流の経路を狭窄して発光効率を高めるとともに発振閾値電流を低減するために、積層した窒化物系半導体層(積層構造体)の上部に断面凸状のリッジ部を設けるのが一般的である。このリッジ部は、通常、ドライエッチングによって加工される。   In a nitride semiconductor laser device using a nitride semiconductor, after a nitride semiconductor layer is stacked on a substrate, the current path injected into the device is narrowed to increase luminous efficiency and oscillation threshold current. In general, a ridge portion having a convex cross section is provided above the laminated nitride semiconductor layer (laminated structure). This ridge portion is usually processed by dry etching.

しかしながら、従来のドライエッチング方法では、図18に示すように、ドライエッチングによってリッジ部711を形成した際に、リッジ部711の隅部750が他の領域と比べて選択的にエッチングされ易いことから、リッジ部711の隅部750(リッジ部711の裾部分)にエッチングの先端が内部に切れ込んだ切込み状の溝部(マイクロトレンチ)760が形成される。そして、形成されるマイクロトレンチ760の大きさ(深さ)dMTが大きい場合、エッチング深さの面内一様性が低下するという不都合が生じる。これにより、横モード制御を確実に行うことが困難になる。また、エッチング深さの面内一様性が低下することによって、リッジ部711の形状やエッチング加工深さの精度が低下するため、出力光の遠方放射パターン(FFP(Far Field Pattern))の特性が低下したり、Kink(半導体レーザ素子の光出力−動作電流特性における非直線性)レベルが低下したりする。これにより、素子特性が低下するという問題が生じる。 However, in the conventional dry etching method, as shown in FIG. 18, when the ridge portion 711 is formed by dry etching, the corner portion 750 of the ridge portion 711 is easily selectively etched as compared with other regions. Then, a notched groove portion (micro-trench) 760 is formed at the corner portion 750 of the ridge portion 711 (the bottom portion of the ridge portion 711) with the etching tip cut into the inside. When the size (depth) d MT micro trench 760 to be formed is large, a disadvantage that the homogeneity of the etching depth is reduced occurs. This makes it difficult to perform the lateral mode control reliably. Further, since the in-plane uniformity of the etching depth is lowered, the accuracy of the shape of the ridge portion 711 and the etching processing depth is lowered. Therefore, the far radiation pattern (FFP (Far Field Pattern)) of the output light is characteristic. Or the Kink (nonlinearity in the optical output-operating current characteristics of the semiconductor laser element) level is reduced. This causes a problem that the device characteristics are deteriorated.

そこで、従来、窒化物系半導体のドライエッチングにおいて、エッチング深さの面内一様性を向上させることが可能なドライエッチング方法が提案されている(たとえば、特許文献1参照)。   Therefore, conventionally, a dry etching method capable of improving the in-plane uniformity of the etching depth in dry etching of a nitride-based semiconductor has been proposed (see, for example, Patent Document 1).

上記特許文献1には、被エッチング試料を所定の温度に保持(加熱)した状態でエッチングを行うことによって、マイクロトレンチを抑制し、これによって、面内一様性を向上させることが可能なドライエッチング方法が開示されている。このドライエッチング方法では、被エッチング試料が内部に配置されるチャンバ内に、被エッチング試料を加熱するための加熱手段が設けられたドライエッチング装置が用いられる。   In the above-mentioned patent document 1, by performing etching in a state in which the sample to be etched is held (heated) at a predetermined temperature, the micro-trench is suppressed, thereby improving the in-plane uniformity. An etching method is disclosed. In this dry etching method, a dry etching apparatus is used in which heating means for heating the sample to be etched is provided in a chamber in which the sample to be etched is disposed.

特開2003−257939号公報JP 2003-257939 A

しかしながら、チャンバ内において被エッチング試料の温度を制御しようとした場合、被エッチング試料の温度はチャンバの使用状況、雰囲気および使用履歴などにより容易に変化することが予想されるため、被エッチング試料の温度を一様に制御することが困難になるという不都合がある。このため、上記特許文献1に記載された従来のドライエッチング方法では、チャンバの使用状況などによらずに一定に安定してマイクロトレンチを抑制することが困難になるという問題点がある。   However, when it is attempted to control the temperature of the sample to be etched in the chamber, it is expected that the temperature of the sample to be etched easily changes depending on the usage status, atmosphere, and usage history of the chamber. There is an inconvenience that it becomes difficult to uniformly control the. For this reason, the conventional dry etching method described in Patent Document 1 has a problem that it is difficult to suppress the micro-trench stably and stably regardless of the usage condition of the chamber.

この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、素子特性の低下が抑制された窒化物系半導体レーザ素子およびその製造方法を提供することである。   The present invention has been made to solve the above-described problems, and one object of the present invention is to provide a nitride-based semiconductor laser device in which deterioration of device characteristics is suppressed and a method for manufacturing the same. It is.

この発明のもう1つの目的は、リッジ部の形成時に生じるマイクロトレンチを安定して抑制することが可能な窒化物系半導体レーザ素子の製造方法を提供することである。   Another object of the present invention is to provide a method for manufacturing a nitride-based semiconductor laser device capable of stably suppressing a micro-trench generated when a ridge portion is formed.

上記目的を達成するために、本願発明者が鋭意検討した結果、窒化物系半導体のプラズマによるドライエッチングにおいて、エッチングガスの組成を変えることにより、被エッチング試料を所定の温度に保持(加熱)しなくてもリッジ部の裾部分に形成されるマイクロトレンチの抑制効果が得られることを見出した。   In order to achieve the above object, as a result of intensive studies by the inventor of the present application, in the dry etching using nitride-based semiconductor plasma, the composition of the etching gas is changed to maintain (heat) the sample to be etched at a predetermined temperature. It has been found that the effect of suppressing the micro-trench formed at the skirt portion of the ridge portion can be obtained even without this.

すなわち、この発明の第1の局面による窒化物系半導体レーザ素子の製造方法は、基板上に窒化物系半導体層を積層する積層工程と、窒化物系半導体層に対してプラズマによるドライエッチングを行うことにより、窒化物系半導体層の所定領域に凸状のリッジ部を形成するリッジ形成工程とを備えている。そして、リッジ形成工程は、窒化物系半導体層のドライエッチング時に、塩素、アルゴンおよび窒素を含む混合ガスからなるエッチングガスを使用する。   That is, the method for manufacturing a nitride semiconductor laser device according to the first aspect of the present invention includes a stacking step of stacking a nitride semiconductor layer on a substrate, and dry etching using plasma on the nitride semiconductor layer. Thus, a ridge forming step of forming a convex ridge portion in a predetermined region of the nitride-based semiconductor layer is provided. In the ridge formation step, an etching gas composed of a mixed gas containing chlorine, argon and nitrogen is used during dry etching of the nitride-based semiconductor layer.

この第1の局面による窒化物系半導体レーザ素子の製造方法では、上記のように、窒化物系半導体層に対してプラズマによるドライエッチングを行う際に、エッチングガスとして塩素、アルゴンおよび窒素を含む混合ガスを用いることによって、リッジ部の裾部分に形成されるマイクロトレンチを抑制することができる。このため、リッジ部の形成時におけるエッチング深さの面内一様性の低下を抑制することができるので、素子特性の低下を抑制することができる。   In the nitride semiconductor laser device manufacturing method according to the first aspect, as described above, when dry etching using plasma is performed on the nitride semiconductor layer, a mixture containing chlorine, argon, and nitrogen as an etching gas is used. By using gas, it is possible to suppress the micro-trench formed at the skirt portion of the ridge portion. For this reason, since the fall of the in-plane uniformity of the etching depth at the time of formation of a ridge part can be suppressed, the fall of element characteristics can be suppressed.

また、第1の局面による窒化物系半導体レーザ素子の製造方法では、被エッチング試料(窒化物系半導体層が積層された基板)を所定の温度に保持(加熱)する必要がないため、リッジ部の形成時に生じるマイクロトレンチをより安定して抑制することができる。   In the method for manufacturing a nitride-based semiconductor laser device according to the first aspect, it is not necessary to hold (heat) the sample to be etched (the substrate on which the nitride-based semiconductor layer is laminated) at a predetermined temperature. It is possible to more stably suppress the micro-trench generated during the formation of.

上記第1の局面による窒化物系半導体レーザ素子の製造方法において、好ましくは、混合ガスは、塩素ガス、アルゴンガスおよび窒素ガスが混合されることによって構成されており、総エッチングガス流量に対する塩素ガスの流量比が60%以上80%以下であり、アルゴンガスの流量比が5%以上20%以下であり、窒素ガスの流量比が5%以上20%以下である。このように構成すれば、容易に、リッジ部の形成時に生じるマイクロトレンチを抑制することができる。   In the method for manufacturing a nitride-based semiconductor laser device according to the first aspect, preferably, the mixed gas is configured by mixing chlorine gas, argon gas, and nitrogen gas, and chlorine gas with respect to the total etching gas flow rate. The flow rate ratio is 60% to 80%, the flow rate ratio of argon gas is 5% to 20%, and the flow rate ratio of nitrogen gas is 5% to 20%. With this configuration, it is possible to easily suppress the micro-trench generated when the ridge portion is formed.

上記第1の局面による窒化物系半導体レーザ素子の製造方法において、リッジ形成工程は、窒化物系半導体層が形成された基板にかかる自己バイアス電圧を制御可能なエッチング装置を用いることができる。   In the nitride semiconductor laser device manufacturing method according to the first aspect, the ridge forming step can use an etching apparatus capable of controlling the self-bias voltage applied to the substrate on which the nitride semiconductor layer is formed.

この場合において、リッジ形成工程に用いるエッチング装置は、誘導結合型プラズマ装置であるのが好ましい。   In this case, the etching apparatus used for the ridge formation step is preferably an inductively coupled plasma apparatus.

上記自己バイアス電圧を制御可能なエッチング装置を用いる場合において、好ましくは、リッジ形成工程は、基板に500V以上の自己バイアス電圧をかけながら、窒化物系半導体層の所定領域をドライエッチングする工程を含む。このように構成すれば、より容易に、リッジ部の形成時に生じるマイクロトレンチを抑制することができる。   In the case of using the etching apparatus capable of controlling the self-bias voltage, the ridge formation step preferably includes a step of dry etching a predetermined region of the nitride-based semiconductor layer while applying a self-bias voltage of 500 V or more to the substrate. . If comprised in this way, the micro trench produced at the time of formation of a ridge part can be suppressed more easily.

上記第1の局面による窒化物系半導体レーザ素子の製造方法において、好ましくは、リッジ形成工程は、0.16Pa(1.2mTorr)以上0.20Pa(1.5mTorr)以下の圧力下で、窒化物系半導体層の所定領域をドライエッチングする工程を含む。このように構成すれば、さらに容易に、リッジ部の形成時に生じるマイクロトレンチを抑制することができる。   In the method for manufacturing a nitride-based semiconductor laser device according to the first aspect, preferably, the ridge forming step is performed under a pressure of 0.16 Pa (1.2 mTorr) or more and 0.20 Pa (1.5 mTorr) or less. Including a step of dry etching a predetermined region of the semiconductor layer. If comprised in this way, the micro trench produced at the time of formation of a ridge part can be suppressed further easily.

上記第1の局面による窒化物系半導体レーザ素子の製造方法において、積層工程を、基板上に積層する窒化物系半導体層を、III族元素であるGa、In、AlおよびBの少なくとも1つと、V族元素であるNとの化合物から構成する工程を含むように構成するのが好ましい。   In the method for manufacturing a nitride-based semiconductor laser device according to the first aspect described above, the stacking step includes forming a nitride-based semiconductor layer to be stacked on the substrate with at least one of group III elements Ga, In, Al, and B, It is preferable to include a step of forming a compound with N which is a group V element.

この発明の第2の局面による窒化物系半導体レーザ素子は、上記第1の局面による窒化物系半導体レーザ素子の製造方法を用いて製造された窒化物系半導体レーザ素子である。このように構成すれば、容易に、素子特性の低下が抑制された窒化物系半導体レーザ素子を得ることができる。   A nitride semiconductor laser element according to a second aspect of the present invention is a nitride semiconductor laser element manufactured by using the method for manufacturing a nitride semiconductor laser element according to the first aspect. With this configuration, it is possible to easily obtain a nitride-based semiconductor laser device in which deterioration of device characteristics is suppressed.

この発明の第3の局面による窒化物系半導体レーザ素子は、基板上に形成され、発光層を含む複数の窒化物系半導体層と、複数の窒化物系半導体層の少なくとも1つに形成され、所定の方向に延びる凸状のリッジ部とを備えている。そして、凸状のリッジ部は、塩素、アルゴンおよび窒素を含む混合ガスからなるエッチングガスを使用したプラズマによるドライエッチングにより形成されている。   A nitride semiconductor laser element according to a third aspect of the present invention is formed on at least one of a plurality of nitride semiconductor layers including a light emitting layer and a plurality of nitride semiconductor layers formed on a substrate, And a convex ridge portion extending in a predetermined direction. The convex ridge portion is formed by dry etching using plasma using an etching gas composed of a mixed gas containing chlorine, argon and nitrogen.

この第3の局面による窒化物系半導体レーザ素子では、上記のように、凸状のリッジ部を、塩素、アルゴンおよび窒素を含む混合ガスからなるエッチングガスを使用したプラズマによるドライエッチングにより形成することによって、リッジ部の裾部分に生じるマイクロトレンチを効果的に抑制することができるので、エッチング深さの面内一様性を良好にすることができる。これにより、横モード制御を確実に行うことができるとともに、FFP特性の低下およびKinkレベルの低下を抑制することができる。したがって、素子特性の低下が抑制された窒化物系半導体レーザ素子を得ることができる。   In the nitride-based semiconductor laser device according to the third aspect, as described above, the convex ridge portion is formed by dry etching using plasma using an etching gas composed of a mixed gas containing chlorine, argon, and nitrogen. Therefore, the micro-trench generated in the skirt portion of the ridge portion can be effectively suppressed, so that the in-plane uniformity of the etching depth can be improved. As a result, lateral mode control can be performed reliably, and a decrease in FFP characteristics and a decrease in the Kink level can be suppressed. Therefore, it is possible to obtain a nitride-based semiconductor laser device in which deterioration of device characteristics is suppressed.

上記第3の局面による窒化物系半導体レーザ素子において、好ましくは、リッジ部は、60体積%以上80体積%以下の塩素ガスと、5体積%以上20体積%以下のアルゴンガスと、5体積%以上20体積%以下の窒素ガスとからなる混合ガスを使用したプラズマによるドライエッチングにより形成されている。このように構成すれば、リッジ部の裾部分に生じるマイクロトレンチがより効果的に抑制された窒化物系半導体レーザ素子を得ることができる。   In the nitride-based semiconductor laser device according to the third aspect, preferably, the ridge portion has a chlorine gas of 60% by volume to 80% by volume, an argon gas of 5% by volume to 20% by volume, and 5% by volume. It is formed by dry etching with plasma using a mixed gas composed of nitrogen gas of 20 volume% or less. With this configuration, a nitride semiconductor laser element in which micro-trench generated in the skirt portion of the ridge portion is more effectively suppressed can be obtained.

上記第3の局面による窒化物系半導体レーザ素子において、好ましくは、窒化物系半導体層は、III族元素であるGa、In、AlおよびBの少なくとも1つと、V族元素であるNとの化合物からなり、凸状のリッジ部は、誘導結合型プラズマ装置を用いて、基板に500V以上の自己バイアス電圧をかけながら、0.16Pa(1.2mTorr)以上0.20Pa(1.5mTorr)以下の圧力下で窒化物系半導体層の一部をドライエッチングすることにより形成されている。このように構成すれば、リッジ部の裾部分に生じるマイクロトレンチがさらに効果的に抑制された窒化物系半導体レーザ素子を得ることができる。   In the nitride semiconductor laser element according to the third aspect, preferably, the nitride semiconductor layer is a compound of at least one of group III elements Ga, In, Al, and B and group V element N. The convex ridge portion is in the range of 0.16 Pa (1.2 mTorr) to 0.20 Pa (1.5 mTorr) while applying a self-bias voltage of 500 V or more to the substrate using an inductively coupled plasma apparatus. It is formed by dry etching a part of the nitride-based semiconductor layer under pressure. With this configuration, a nitride semiconductor laser element in which micro-trench generated at the skirt portion of the ridge portion is further effectively suppressed can be obtained.

以上のように、本発明によれば、素子特性の低下が抑制された窒化物系半導体レーザ素子およびその製造方法を容易に得ることができる。   As described above, according to the present invention, it is possible to easily obtain a nitride-based semiconductor laser device in which deterioration of device characteristics is suppressed and a manufacturing method thereof.

また、本発明によれば、リッジ部の形成時に生じるマイクロトレンチを安定して抑制することが可能な窒化物系半導体レーザ素子の製造方法を容易に得ることができる。   Further, according to the present invention, it is possible to easily obtain a method for manufacturing a nitride-based semiconductor laser device capable of stably suppressing the microtrench generated when the ridge portion is formed.

以下、本発明を具体化した実施形態を図面に基づいて詳細に説明する。   DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments embodying the present invention will be described in detail with reference to the drawings.

図1は、本発明の一実施形態による窒化物系半導体レーザ素子の全体斜視図であり、図2は、本発明の一実施形態による窒化物系半導体レーザ素子の平面図である。図3は、本発明の一実施形態による窒化物系半導体レーザ素子の断面図であり、図4は、本発明の一実施形態による窒化物系半導体レーザ素子の発光層の構造を示した断面図である。なお、図1では、AR(Anti−Reflection)コーティング層およびHR(High−Reflection)コーティング層の図示は省略している。まず、図1〜図4を参照して、本発明の一実施形態による窒化物系半導体レーザ素子の構造について説明する。   FIG. 1 is an overall perspective view of a nitride-based semiconductor laser device according to an embodiment of the present invention, and FIG. 2 is a plan view of the nitride-based semiconductor laser device according to an embodiment of the present invention. FIG. 3 is a cross-sectional view of a nitride-based semiconductor laser device according to an embodiment of the present invention, and FIG. 4 is a cross-sectional view illustrating a structure of a light emitting layer of the nitride-based semiconductor laser device according to an embodiment of the present invention. It is. In FIG. 1, illustration of an AR (Anti-Reflection) coating layer and an HR (High-Reflection) coating layer is omitted. First, the structure of a nitride-based semiconductor laser device according to an embodiment of the present invention will be described with reference to FIGS.

一実施形態による窒化物系半導体レーザ素子は、図1および図2に示すように、劈開により形成され、互いに対向する一対の共振器端面20を有している。この一対の共振器端面20は、レーザ光が出射される光出射端面20aと、光出射端面20aと反対側の光反射端面20bとからなる。また、一実施形態による窒化物系半導体レーザ素子は、劈開により形成され、共振器端面20と直交する一対の側端面30を有している。   As shown in FIGS. 1 and 2, the nitride-based semiconductor laser device according to one embodiment has a pair of resonator end faces 20 formed by cleavage and facing each other. The pair of resonator end faces 20 includes a light emitting end face 20a from which laser light is emitted and a light reflecting end face 20b opposite to the light emitting end face 20a. The nitride-based semiconductor laser device according to one embodiment has a pair of side end faces 30 that are formed by cleavage and are orthogonal to the resonator end face 20.

また、一実施形態による窒化物系半導体レーザ素子は、図1および図3に示すように、n型GaN基板1上に、約1μmの厚みを有するn型GaN層2が形成されている。n型GaN層2上には、約0.7μmの厚みを有するn型Al0.1Ga0.9Nからなるn型クラッド層3が形成されている。n型クラッド層3上には、約0.05μmの厚みを有するn型GaNからなるn型光ガイド層4が形成されている。n型光ガイド層4上には、発光層5が形成されている。 In the nitride-based semiconductor laser device according to one embodiment, an n-type GaN layer 2 having a thickness of about 1 μm is formed on an n-type GaN substrate 1 as shown in FIGS. An n-type cladding layer 3 made of n-type Al 0.1 Ga 0.9 N having a thickness of about 0.7 μm is formed on the n-type GaN layer 2. An n-type light guide layer 4 made of n-type GaN having a thickness of about 0.05 μm is formed on the n-type cladding layer 3. A light emitting layer 5 is formed on the n-type light guide layer 4.

この発光層5は、図4に示すように、活性層5aと、活性層5a上に形成された約50nmの厚みを有するGaN層5bとから構成されている。また、活性層5aは、約4nmの厚みを有するIn0.08Ga0.92Nからなる3つの量子井戸層5cと、約8nmまたは約20nmの厚みを有するIn0.03Ga0.97Nからなる4つの障壁層5dとが交互に積層された多重量子井戸(MQW)構造を有している。 As shown in FIG. 4, the light emitting layer 5 includes an active layer 5a and a GaN layer 5b having a thickness of about 50 nm formed on the active layer 5a. The active layer 5a includes three quantum well layers 5c made of In 0.08 Ga 0.92 N having a thickness of about 4 nm, and four barrier layers 5d made of In 0.03 Ga 0.97 N having a thickness of about 8 nm or about 20 nm. Has a multiple quantum well (MQW) structure in which are alternately stacked.

また、発光層5上には、図1および図3に示すように、約0.1μmの厚みを有するp型GaNからなるp型光ガイド層6が形成されている。p型光ガイド層6上には、約0.07μmの厚みを有するGaN中間層7が形成されている。GaN中間層7上には、約30nmの厚みを有するp型Al0.3Ga0.7Nからなる蒸発防止層8が形成されている。蒸発防止層8上には、凸部と、凸部以外の平坦部とを有するp型Al0.1Ga0.9Nからなるp型クラッド層9が形成されている。このp型クラッド層9は、凸部と平坦部との合計厚みが約0.5μmに構成されているとともに、平坦部の厚みが約60nm〜約100nmに構成されている。 Also, as shown in FIGS. 1 and 3, a p-type light guide layer 6 made of p-type GaN having a thickness of about 0.1 μm is formed on the light emitting layer 5. A GaN intermediate layer 7 having a thickness of about 0.07 μm is formed on the p-type light guide layer 6. On the GaN intermediate layer 7, an evaporation preventing layer 8 made of p-type Al 0.3 Ga 0.7 N having a thickness of about 30 nm is formed. A p-type cladding layer 9 made of p-type Al 0.1 Ga 0.9 N having a convex portion and a flat portion other than the convex portion is formed on the evaporation prevention layer 8. The p-type cladding layer 9 has a total thickness of convex portions and flat portions of about 0.5 μm and a flat portion thickness of about 60 nm to about 100 nm.

また、p型クラッド層9の凸部上には、約0.1μmの厚みを有するp型Al0.1Ga0.9Nからなるp型コンタクト層10が形成されている。このp型コンタクト層10とp型クラッド層9の凸部とによって、約1.2μm〜約1.5μmの幅を有するストライプ状(細長状)のリッジ部11が構成されている。このリッジ部11は、後述するICP(Inductive Coupled Plasma)エッチング装置(誘導結合型プラズマ装置)を用いたドライエッチングによって、図2に示すように、共振器端面20と直交する方向([1−100]方向)に延びるように形成されている。また、リッジ部11は、断面メサ状に形成されている。なお、n型GaN基板1は、本発明の「基板」の一例であり、n型GaN層2、n型クラッド層3、n型光ガイド層4、発光層5、p型光ガイド層6、GaN中間層7、蒸発防止層8、p型クラッド層9およびp型コンタクト層10は、それぞれ、本発明の「窒化物系半導体層」の一例である。 A p-type contact layer 10 made of p-type Al 0.1 Ga 0.9 N having a thickness of about 0.1 μm is formed on the convex portion of the p-type cladding layer 9. The p-type contact layer 10 and the protrusions of the p-type cladding layer 9 form a striped (elongated) ridge portion 11 having a width of about 1.2 μm to about 1.5 μm. The ridge portion 11 is formed by dry etching using an ICP (Inductive Coupled Plasma) etching apparatus (inductively coupled plasma apparatus), which will be described later, as shown in FIG. 2, in a direction perpendicular to the resonator end face 20 ([1-100 ] Direction). The ridge portion 11 is formed in a mesa shape in cross section. The n-type GaN substrate 1 is an example of the “substrate” in the present invention, and includes an n-type GaN layer 2, an n-type cladding layer 3, an n-type light guide layer 4, a light emitting layer 5, a p-type light guide layer 6, The GaN intermediate layer 7, the evaporation preventing layer 8, the p-type cladding layer 9 and the p-type contact layer 10 are each an example of the “nitride-based semiconductor layer” in the present invention.

また、図1〜図3に示すように、リッジ部11を構成するp型コンタクト層10上には、所定の厚みを有するPdからなるp側オーミック電極12がストライプ状(細長状)に形成されている。また、図1および図3に示すように、共振器端面20と側端面30との角部(四隅)であってリッジ部11を避けた部分に、段差部40が形成されている。この段差部40は、エッチングによって形成されている。   In addition, as shown in FIGS. 1 to 3, a p-side ohmic electrode 12 made of Pd having a predetermined thickness is formed in a stripe shape (elongated shape) on the p-type contact layer 10 constituting the ridge portion 11. ing. As shown in FIGS. 1 and 3, a stepped portion 40 is formed at a corner portion (four corners) between the resonator end surface 20 and the side end surface 30 and avoiding the ridge portion 11. The step portion 40 is formed by etching.

また、リッジ部11の両脇には、電流狭窄を行うための埋め込み層13が形成されている。具体的には、リッジ部11上部のp側オーミック電極12を除く部分に、SiO2やTiO2などの誘電体膜からなる埋め込み層13が形成されている。 In addition, on both sides of the ridge portion 11, a buried layer 13 for current confinement is formed. Specifically, a buried layer 13 made of a dielectric film such as SiO 2 or TiO 2 is formed in a portion excluding the p-side ohmic electrode 12 above the ridge portion 11.

埋め込み層13の上面上には、p側オーミック電極12よりも大きい平面積を有するp側パッド電極14が、p側オーミック電極12の一部を覆うように形成されている。このp側パッド電極14は、図1〜図3に示すように、p側オーミック電極12の一部を覆っている部分において、p側オーミック電極12と直接接触している。また、p側パッド電極14は、埋め込み層13側からMo層(図示せず)およびAu層(図示せず)が順次積層された多層構造からなる。   On the upper surface of the buried layer 13, a p-side pad electrode 14 having a larger planar area than the p-side ohmic electrode 12 is formed so as to cover a part of the p-side ohmic electrode 12. As shown in FIGS. 1 to 3, the p-side pad electrode 14 is in direct contact with the p-side ohmic electrode 12 in a portion covering a part of the p-side ohmic electrode 12. The p-side pad electrode 14 has a multilayer structure in which a Mo layer (not shown) and an Au layer (not shown) are sequentially stacked from the buried layer 13 side.

また、図1および図3に示すように、n型GaN基板1の裏面上には、n型GaN基板1の裏面側から順に、Hf層(図示せず)およびAl層(図示せず)が順次積層された多層構造からなるn側電極15が形成されている。また、n側電極15上には、n側電極15側から順に、Mo層(図示せず)、Pt層(図示せず)およびAu層(図示せず)が順次積層された多層構造からなるメタライズ層16が形成されている。   As shown in FIGS. 1 and 3, an Hf layer (not shown) and an Al layer (not shown) are formed on the back surface of the n-type GaN substrate 1 in order from the back surface side of the n-type GaN substrate 1. An n-side electrode 15 having a multilayer structure that is sequentially laminated is formed. Further, on the n-side electrode 15, a Mo layer (not shown), a Pt layer (not shown), and an Au layer (not shown) are sequentially laminated from the n-side electrode 15 side. A metallized layer 16 is formed.

また、図2に示すように、光出射端面20aには、反射率5%〜35%のARコーティング層17が形成されている。一方、光反射端面20bには、反射率95%のHRコーティング層18が形成されている。なお、ARコーティング層17の反射率は、発振出力により所望の値に調整されている。また、ARコーティング層17は、たとえば、Al23から構成されており、HRコーティング層18は、たとえば、SiO2、TiO2の多層膜から構成されている。上記以外の材料として、たとえば、SiN、ZrO2、Ta25、MgF2などの誘電体膜を用いてもよい。 Further, as shown in FIG. 2, an AR coating layer 17 having a reflectance of 5% to 35% is formed on the light emitting end face 20a. On the other hand, the HR coating layer 18 having a reflectance of 95% is formed on the light reflecting end face 20b. The reflectance of the AR coating layer 17 is adjusted to a desired value by the oscillation output. The AR coating layer 17 is made of, for example, Al 2 O 3, and the HR coating layer 18 is made of, for example, a multilayer film of SiO 2 and TiO 2 . For example, a dielectric film such as SiN, ZrO 2 , Ta 2 O 5 , or MgF 2 may be used as a material other than the above.

図5は、本発明の一実施形態による窒化物系半導体レーザ素子のリッジ部を形成するためのICPエッチング装置の一例を示した模式図である。図6は、ICPエッチング装置を用いて形成された本発明の一実施形態による窒化物系半導体レーザ素子のリッジ部の断面図である。次に、図5および図6を参照して、本発明の一実施形態による窒化物系半導体レーザ素子のリッジ部11の形成に用いるICPエッチング装置について説明する。   FIG. 5 is a schematic view showing an example of an ICP etching apparatus for forming a ridge portion of a nitride-based semiconductor laser device according to an embodiment of the present invention. FIG. 6 is a cross-sectional view of a ridge portion of a nitride-based semiconductor laser device formed by using an ICP etching apparatus according to an embodiment of the present invention. Next, an ICP etching apparatus used for forming the ridge portion 11 of the nitride-based semiconductor laser device according to one embodiment of the present invention will be described with reference to FIGS.

本発明の一実施形態による窒化物系半導体レーザ素子のリッジ部11の形成に用いるICPエッチング装置は、図5に示すように、上部に開口部を有するチャンバ100と、このチャンバ100の開口部と気密に接続される蓋体110とを備えている。蓋体110のまわりには、プラズマを生成するための螺旋状の誘導コイル120が設けられている。この誘導コイル120には、マッチングボックス(MB)121を介して、高周波電力源122が接続されている。   As shown in FIG. 5, an ICP etching apparatus used for forming the ridge portion 11 of the nitride-based semiconductor laser device according to one embodiment of the present invention includes a chamber 100 having an opening at the top, and an opening of the chamber 100. And a lid 110 connected in an airtight manner. A spiral induction coil 120 for generating plasma is provided around the lid 110. A high frequency power source 122 is connected to the induction coil 120 via a matching box (MB) 121.

また、チャンバ100の底部には、陰極(カソード)になるとともに、被エッチング試料200(窒化物系半導体層が積層されたn型GaN基板1)が載置される試料台(プラテン)130が設けられている。この試料台130には、カップリングコンデンサ131およびマッチングボックス(MB)132を介して、被エッチング試料200(1)に自己バイアス電圧をかけるための高周波電力源133が接続されている。これにより、被エッチング試料200(1)にかかる自己バイアス電圧が制御される。   In addition, a sample stage (platen) 130 on which a sample 200 to be etched (n-type GaN substrate 1 on which a nitride semiconductor layer is stacked) is placed is provided at the bottom of the chamber 100. It has been. A high frequency power source 133 for applying a self-bias voltage to the sample to be etched 200 (1) is connected to the sample stage 130 via a coupling capacitor 131 and a matching box (MB) 132. As a result, the self-bias voltage applied to the etched sample 200 (1) is controlled.

また、ICPエッチング装置は、エッチングガスの流量を調節するガスコントローラ140と排気装置150とを備えている。そして、これらのガスコントローラ140と排気装置150とによって、チャンバ100内の圧力が所定の値に設定される。   Further, the ICP etching apparatus includes a gas controller 140 that adjusts the flow rate of the etching gas and an exhaust device 150. The pressure in the chamber 100 is set to a predetermined value by the gas controller 140 and the exhaust device 150.

上記のように構成されたICPエッチング装置では、装置内にエッチングガス(混合ガス)を導入しながら、誘導コイル120に高周波数の大電流を流すと、高電圧と高周波数の変動磁場とが同時に得られチャンバ100内に誘導結合プラズマが発生する。このプラズマによりイオンやラジカルが生成される。そして、被エッチング試料200に高周波電力を印加することにより、被エッチング試料200とプラズマとの間に自己バイアス電位が生じ、生成されたイオンやラジカルが被エッチング試料200方向に加速されて被エッチング試料200と衝突する。その際、イオンによるスパッタリングと、イオンやラジカルと被エッチング試料200との反応が同時に起こり、微細加工に適した高い精度でのエッチングが行える。   In the ICP etching apparatus configured as described above, when a high-frequency large current is passed through the induction coil 120 while introducing an etching gas (mixed gas) into the apparatus, a high voltage and a high-frequency variable magnetic field are simultaneously generated. As a result, inductively coupled plasma is generated in the chamber 100. Ions and radicals are generated by this plasma. Then, by applying high frequency power to the sample 200 to be etched, a self-bias potential is generated between the sample 200 to be etched and the plasma, and the generated ions and radicals are accelerated in the direction of the sample 200 to be etched. Collide with 200. At that time, sputtering by ions and reaction between the ions and radicals and the sample to be etched 200 occur at the same time, and etching can be performed with high accuracy suitable for fine processing.

ここで、本実施形態では、上記エッチングガスとして、塩素ガス、アルゴンガスおよび窒素ガスの混合ガスが使用される。この混合ガスは、塩素ガスの含有量が60体積%以上80体積%以下であり、アルゴンガスの含有量が5体積%以上20体積%以下であり、窒素ガスの含有量が5体積%以上20体積%以下である。   Here, in this embodiment, a mixed gas of chlorine gas, argon gas and nitrogen gas is used as the etching gas. The mixed gas has a chlorine gas content of 60% by volume to 80% by volume, an argon gas content of 5% by volume to 20% by volume, and a nitrogen gas content of 5% by volume to 20%. % By volume or less.

また、本実施形態では、ICPエッチング装置を用いたドライエッチングにおいて、被エッチング試料200に500V以上の自己バイアス電圧がかかるように、高周波電力源133の高周波出力が設定される。さらに、チャンバ100内のガス圧が0.16Pa(1.2mTorr)以上0.20Pa(1.5mTorr)以下となるように設定される。   In this embodiment, the high frequency output of the high frequency power source 133 is set so that a self-bias voltage of 500 V or more is applied to the sample 200 to be etched in dry etching using an ICP etching apparatus. Furthermore, the gas pressure in the chamber 100 is set to be 0.16 Pa (1.2 mTorr) or more and 0.20 Pa (1.5 mTorr) or less.

これにより、一実施形態による窒化物系半導体レーザ素子では、図6に示すように、リッジ部11の裾部分50に形成されるマイクロトレンチ60が抑制されている。具体的には、形成されるマイクロトレンチ60の大きさ(深さ)dMTが、正常な素子として許容できる(生産上リスクの少ない)30nm以下に抑えられている。たとえば、マイクロトレンチ60の大きさ(深さ)dMTが30nmよりも大きくなった場合、p型クラッド層9の平坦部の厚みよりも大きくなってしまうおそれがある。この場合、マイクロトレンチ60がp型クラッド層9の平坦部を超えてその下の蒸発防止層8にまで達してしまい、エッチング深さの面内一様性が著しく低下してしまうというリスクがある。なお、マイクロトレンチ60の大きさ(深さ)dMTは、p型クラッド層9の平坦部の上面からエッチング先端までの深さ(距離)である。 Thereby, in the nitride semiconductor laser device according to the embodiment, as shown in FIG. 6, the micro-trench 60 formed in the skirt portion 50 of the ridge portion 11 is suppressed. Specifically, the size of the micro trench 60 formed (depth) d MT has been kept below an acceptable (less productive on risk) 30 nm to as a normal device. For example, the size of the micro trench 60 (depth) If d MT is greater than 30 nm, there is a possibility that is larger than the thickness of the flat portions of the p-type cladding layer 9. In this case, there is a risk that the micro trench 60 reaches the evaporation preventing layer 8 below the flat portion of the p-type cladding layer 9 and the in-plane uniformity of the etching depth is significantly reduced. . The size of the micro trench 60 (depth) d MT is the depth from the upper surface of the flat portion of the p-type cladding layer 9 to the etched tip (distance).

図7〜図16は、本発明の一実施形態による窒化物系半導体レーザ素子の製造方法を説明するための図である。次に、図1、図4および図6〜図16を参照して、本発明の一実施形態による窒化物系半導体レーザ素子の製造方法について説明する。   7 to 16 are views for explaining a method of manufacturing a nitride-based semiconductor laser device according to one embodiment of the present invention. Next, with reference to FIGS. 1, 4 and 6 to 16, a method for manufacturing a nitride-based semiconductor laser device according to an embodiment of the present invention will be described.

まず、n型GaN基板1を準備する。次に、図7に示すように、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いて、準備したn型GaN基板1上に、窒化物系半導体層2〜10を積層する。具体的には、n型GaN基板1上に、約1μmの厚みを有するn型GaN層2、約0.7μmの厚みを有するn型Al0.1Ga0.9Nからなるn型クラッド層3、約0.05μmの厚みを有するn型GaNからなるn型光ガイド層4および発光層5を順次成長させる。なお、発光層5を成長させる際には、図4に示したように、約4nmの厚みを有するIn0.08Ga0.92Nからなる3つの量子井戸層5cと、約8nmまたは約20nmの厚みを有するIn0.03Ga0.97Nからなる4つの障壁層5dとを交互に成長させることにより活性層5aを形成した後、活性層5a上に、約50nmの厚みを有するGaN層5bを成長させる。これにより、n型光ガイド層4上に、3つの量子井戸層5cと4つの障壁層5dとからなるMQW構造を有する活性層5aと、GaN層5bとからなる発光層5が形成される。 First, an n-type GaN substrate 1 is prepared. Next, as shown in FIG. 7, nitride-based semiconductor layers 2 to 10 are stacked on the prepared n-type GaN substrate 1 using a MOCVD (Metal Organic Chemical Vapor Deposition) method. Specifically, an n-type GaN layer 2 having a thickness of about 1 μm, an n-type cladding layer 3 made of n-type Al 0.1 Ga 0.9 N having a thickness of about 0.7 μm, and about 0 on an n-type GaN substrate 1. An n-type light guide layer 4 and a light-emitting layer 5 made of n-type GaN having a thickness of 0.05 μm are sequentially grown. When the light emitting layer 5 is grown, as shown in FIG. 4, three quantum well layers 5c made of In 0.08 Ga 0.92 N having a thickness of about 4 nm and a thickness of about 8 nm or about 20 nm are formed. After the active layer 5a is formed by alternately growing four barrier layers 5d made of In 0.03 Ga 0.97 N, a GaN layer 5b having a thickness of about 50 nm is grown on the active layer 5a. As a result, an active layer 5a having an MQW structure including three quantum well layers 5c and four barrier layers 5d and a light emitting layer 5 including a GaN layer 5b are formed on the n-type light guide layer 4.

そして、図7に示すように、発光層5上に、約0.1μmの厚みを有するp型GaNからなるp型光ガイド層6、約0.07μmの厚みを有するGaN中間層7、約30nmの厚みを有するp型Al0.3Ga0.7Nからなる蒸発防止層8、約0.5μmの厚みを有するp型Al0.1Ga0.9Nからなるp型クラッド層9、約0.1μmの厚みを有するp型Al0.1Ga0.9Nからなるp型コンタクト層10を順次成長させる。 As shown in FIG. 7, a p-type light guide layer 6 made of p-type GaN having a thickness of about 0.1 μm, a GaN intermediate layer 7 having a thickness of about 0.07 μm, and about 30 nm on the light emitting layer 5. An evaporation preventing layer 8 made of p-type Al 0.3 Ga 0.7 N having a thickness of p, a p-type cladding layer 9 made of p-type Al 0.1 Ga 0.9 N having a thickness of about 0.5 μm, and a p having a thickness of about 0.1 μm. A p-type contact layer 10 made of type Al 0.1 Ga 0.9 N is successively grown.

続いて、電子ビーム蒸着法などを用いて、p型コンタクト層10上に、所定の厚みを有するPdからなるp側オーミック電極12を形成する。そして、p型コンタクト層10とp側オーミック電極12とのオーミック接触が得られるように、高温で電極の合金化を行う。その後、図8に示すように、フォトリソグラフィ技術およびウェットエッチング技術を用いて、p側オーミック電極12のパターニングを行う。   Subsequently, the p-side ohmic electrode 12 made of Pd having a predetermined thickness is formed on the p-type contact layer 10 by using an electron beam evaporation method or the like. Then, the electrodes are alloyed at a high temperature so that ohmic contact between the p-type contact layer 10 and the p-side ohmic electrode 12 is obtained. Thereafter, as shown in FIG. 8, the p-side ohmic electrode 12 is patterned using a photolithography technique and a wet etching technique.

次に、図9に示すように、リッジ部11の形成領域を避けた領域であって、最終的に半導体レーザ素子をバー状態に切り出す工程(後述するバー分割工程)の際に劈開面となる部分(劈開予定線L1と劈開予定線L2との交点部分)に、フォトリソグラフィ技術およびドライエッチング技術を用いて所定の深さを有する溝部40aを形成する。   Next, as shown in FIG. 9, it is a region that avoids the region where the ridge portion 11 is formed, and becomes a cleavage plane in the process of finally cutting the semiconductor laser element into a bar state (a bar dividing process described later). A groove 40a having a predetermined depth is formed in a portion (intersection portion between the planned cleavage line L1 and the planned cleavage line L2) using a photolithography technique and a dry etching technique.

次に、図10に示すように、p側オーミック電極12上に、約1.2μm〜約1.5μmの幅を有するとともに、[1−100]方向に延びるストライプ状(細長状)のレジスト70を形成する。このレジスト70をマスクとして、反応性イオンエッチング法などのドライエッチングにより、p側オーミック電極12の不要部分を除去する。そして、リッジ部11を形成するために、レジスト70をマスクとしてp型クラッド層9の途中の深さまでドライエッチングを行う。   Next, as shown in FIG. 10, a striped (elongated) resist 70 having a width of about 1.2 μm to about 1.5 μm and extending in the [1-100] direction on the p-side ohmic electrode 12. Form. Using this resist 70 as a mask, unnecessary portions of the p-side ohmic electrode 12 are removed by dry etching such as reactive ion etching. Then, in order to form the ridge portion 11, dry etching is performed to a depth in the middle of the p-type cladding layer 9 using the resist 70 as a mask.

ここで、本実施形態では、ドライエッチングによるリッジ部11の形成は、上述したICPエッチング装置により行う。この際、ドライエッチングに使用するエッチングガスは、塩素ガス、アルゴンガスおよび窒素ガスの混合ガスとする。また、混合ガスは、総エッチングガス流量に対して、塩素ガスの流量比を60%以上80%以下とし、アルゴンガスの流量比を5%以上20%以下とし、窒素ガスの流量比を5%以上20%以下とする。塩素ガスの比率がこの範囲を超えるほど高い場合には、被エッチング面(エッチング表面)に突起状の荒れや残渣が発生し易くなる。一方、塩素ガスの比率がこの範囲よりも低い場合には、エッチングレートの低下が見られる。また、アルゴンガスを混合することにより、被エッチング面の突起状の荒れの発生がより抑制され、窒素ガスを混合することにより、マイクロトレンチ60(図6参照)の深さ(大きさ)dMTが抑制(低減)される。 Here, in the present embodiment, the formation of the ridge portion 11 by dry etching is performed by the above-described ICP etching apparatus. At this time, an etching gas used for dry etching is a mixed gas of chlorine gas, argon gas, and nitrogen gas. The mixed gas has a chlorine gas flow ratio of 60% to 80%, an argon gas flow ratio of 5% to 20%, and a nitrogen gas flow ratio of 5% to the total etching gas flow. More than 20%. When the ratio of chlorine gas is so high as to exceed this range, protrusion-like roughness and residues are likely to occur on the surface to be etched (etching surface). On the other hand, when the ratio of chlorine gas is lower than this range, the etching rate is reduced. Further, by mixing argon gas, the occurrence of protrusion-like roughness on the surface to be etched is further suppressed, and by mixing nitrogen gas, the depth (size) d MT of the microtrenches 60 (see FIG. 6). Is suppressed (reduced).

また、リッジ部11の形成時にn型GaN基板1(被エッチング試料200)にかかる自己バイアス電圧が500V以上となるように設定する。なお、自己バイアス電圧は、600V以上となるように設定されているとより好ましく、700V以上となるように設定されているとさらに好ましい。   Further, the self-bias voltage applied to the n-type GaN substrate 1 (the sample to be etched 200) when the ridge portion 11 is formed is set to be 500 V or more. The self-bias voltage is more preferably set to be 600 V or higher, and further preferably set to be 700 V or higher.

また、ドライエッチングによるリッジ部11の形成は、0.16Pa(1.2mTorr)以上0.20Pa(1.5mTorr)以下の圧力下で行う。具体的には、ICPエッチング装置のチャンバ内ガス圧を0.16Pa(1.2mTorr)以上0.20Pa(1.5mTorr)以下となるように設定する。これにより、エッチング表面の表面荒れが抑制されるとともに、エッチングプロファイルの垂直性を向上させることが可能となる。   The ridge 11 is formed by dry etching under a pressure of 0.16 Pa (1.2 mTorr) or more and 0.20 Pa (1.5 mTorr) or less. Specifically, the gas pressure in the chamber of the ICP etching apparatus is set to be 0.16 Pa (1.2 mTorr) or more and 0.20 Pa (1.5 mTorr) or less. Thereby, the surface roughness of the etching surface is suppressed, and the perpendicularity of the etching profile can be improved.

さらに、ICPエッチング装置によるドライエッチングは、蒸発防止層8上に、約60nm〜約100nmの厚みのp型クラッド層9を残した状態となるようにエッチング深さを制御する。   Further, in the dry etching by the ICP etching apparatus, the etching depth is controlled so that the p-type cladding layer 9 having a thickness of about 60 nm to about 100 nm is left on the evaporation prevention layer 8.

これにより、図10および図11に示すように、p型クラッド層9の凸部とp型コンタクト層10とによって構成されるとともに、[1−100]方向に延びるストライプ状(細長状)のリッジ部11が形成される。なお、上記した溝部40aは、後の工程で劈開されることによって窒化物系半導体レーザ素子の段差部40(図1参照)に形成される。   As a result, as shown in FIGS. 10 and 11, a striped (elongated) ridge is formed by the convex portion of the p-type cladding layer 9 and the p-type contact layer 10 and extends in the [1-100] direction. Part 11 is formed. The groove 40a described above is formed in the step portion 40 (see FIG. 1) of the nitride-based semiconductor laser element by cleaving in a later step.

続いて、図12に示すように、電子ビーム蒸着法やスパッタ法などを用いて、SiO2やTiO2などの誘電体膜を形成することにより、リッジ部11上のp側オーミック電極12を除く部分に電流狭窄のための埋め込み層13を形成する。 Subsequently, as shown in FIG. 12, the p-side ohmic electrode 12 on the ridge portion 11 is removed by forming a dielectric film such as SiO 2 or TiO 2 by using an electron beam evaporation method, a sputtering method, or the like. A buried layer 13 for current confinement is formed in the portion.

次に、図13および図14に示すように、電子ビーム蒸着法やスパッタ法などを用いて、基板(ウェハ)側からMo層(図示せず)およびAu層(図示せず)を順次形成することにより、埋め込み層13上に、多層構造からなるp側パッド電極14を形成する。このp側パッド電極14は、平面的に見て略矩形状に形成するとともにマトリクス状に複数形成する。   Next, as shown in FIGS. 13 and 14, an Mo layer (not shown) and an Au layer (not shown) are sequentially formed from the substrate (wafer) side by using an electron beam evaporation method, a sputtering method, or the like. Thus, the p-side pad electrode 14 having a multilayer structure is formed on the buried layer 13. The p-side pad electrode 14 is formed in a substantially rectangular shape when seen in a plan view, and a plurality of p-side pad electrodes 14 are formed in a matrix.

次に、基板(ウェハ)を分割し易くするために、n型GaN基板1の裏面を研削または研磨することにより、n型GaN基板1を約100μmの厚みまで薄くする。そして、研削または研磨した面にドライエッチングなどを施して表面を調整する。   Next, in order to make it easy to divide the substrate (wafer), the back surface of the n-type GaN substrate 1 is ground or polished to reduce the thickness of the n-type GaN substrate 1 to about 100 μm. Then, the surface is adjusted by dry etching or the like on the ground or polished surface.

その後、図15に示すように、n型GaN基板1の裏面上に、真空蒸着法などを用いて、n型GaN基板1の裏面側からHf層(図示せず)およびAl層(図示せず)を順次形成することにより、多層構造からなるn側電極15を形成する。そして、n側電極15上に、n側電極15側からMo層(図示せず)、Pt層(図示せず)およびAu層(図示せず)を順次形成することにより、多層構造からなるメタライズ層16を形成する。なお、n側電極15の形成前に、n側の電気特性の調整などの目的でドライエッチングやウェットエッチングを行ってもよい。   Thereafter, as shown in FIG. 15, an Hf layer (not shown) and an Al layer (not shown) are formed on the back surface of the n-type GaN substrate 1 from the back surface side of the n-type GaN substrate 1 using a vacuum deposition method or the like. ) Are sequentially formed to form the n-side electrode 15 having a multilayer structure. Then, a Mo layer (not shown), a Pt layer (not shown) and an Au layer (not shown) are sequentially formed on the n-side electrode 15 from the n-side electrode 15 side, thereby forming a metallized structure having a multilayer structure. Layer 16 is formed. Note that before the n-side electrode 15 is formed, dry etching or wet etching may be performed for the purpose of adjusting electrical characteristics on the n-side.

続いて、図16に示すように、劈開により基板(ウェハ)を分離して共振器端面20を形成する。基板(ウェハ)の劈開は、スクライブ/ブレーク法やレーザスクライブなどの手法を用いて、図9および図14に示す劈開予定線L1に沿って行う。これにより、劈開予定線L1の位置で基板(ウェハ)が分離されて、リッジ部11の延びる方向と直交する方向([11−20]方向)に沿った共振器端面20が形成される。このとき、上記溝部40aが形成されていることにより、平滑な共振器端面20が得られる。   Subsequently, as shown in FIG. 16, the substrate (wafer) is separated by cleavage to form the resonator end face 20. The cleavage of the substrate (wafer) is performed along the planned cleavage line L1 shown in FIGS. 9 and 14 by using a scribing / breaking method or a laser scribing method. As a result, the substrate (wafer) is separated at the position of the planned cleavage line L1, and the resonator end face 20 is formed along the direction ([11-20] direction) orthogonal to the direction in which the ridge portion 11 extends. At this time, a smooth resonator end face 20 is obtained by forming the groove 40a.

また、基板(ウェハ)の分離により、一方の素子(チップ)の光出射端面20aとなるべき共振器端面20と、隣接する他方の素子(チップ)の光反射端面20bとなるべき共振器端面20とが同時に形成される。なお、上記した素子分離の工程(バー分割工程)により、バー状態に切り出される。   Further, due to the separation of the substrate (wafer), the resonator end face 20 to be the light emitting end face 20a of one element (chip) and the resonator end face 20 to be the light reflecting end face 20b of the other adjacent element (chip). And are formed simultaneously. It is cut out into a bar state by the above-described element isolation step (bar dividing step).

そして、蒸着法やスパッタ法などの手法を用いて、バーの端面(共振器端面20)にコーティングを施す。具体的には、光出射端面20aに、Al23からなるARコーティング層17を形成する。また、光反射端面20bに、SiO2およびTiO2の多層膜からなるHRコーティング層18を形成する。 Then, a coating is applied to the end face of the bar (resonator end face 20) using a technique such as vapor deposition or sputtering. Specifically, the AR coating layer 17 made of Al 2 O 3 is formed on the light emitting end face 20a. Further, the HR coating layer 18 made of a multilayer film of SiO 2 and TiO 2 is formed on the light reflecting end face 20b.

最後に、[1−100]方向に沿った劈開予定線L2でバーを分離することにより、個々のチップ(素子)に個片化する。このようにして、図1に示した本発明の一実施形態による窒化物系半導体レーザ素子が製造される。   Finally, the bars are separated along the planned cleavage line L2 along the [1-100] direction, so that individual chips (elements) are separated. Thus, the nitride-based semiconductor laser device according to the embodiment of the present invention shown in FIG. 1 is manufactured.

次に、本実施形態による窒化物系半導体レーザ素子およびその製造方法の効果を確認するために行った実験について説明する。この実験では、マイクロトレンチに及ぼすエッチングガス組成の影響を確認するために、エッチングガスの組成を変えてリッジ部を形成した場合のリッジ部の裾部分に生じるマイクロトレンチの深さ(大きさ)を評価した。   Next, experiments conducted for confirming the effects of the nitride-based semiconductor laser device according to the present embodiment and the manufacturing method thereof will be described. In this experiment, in order to confirm the effect of the etching gas composition on the micro-trench, the depth (size) of the micro-trench generated at the bottom of the ridge when the ridge is formed by changing the composition of the etching gas evaluated.

また、エッチングガスに、塩素ガス、窒素ガスおよびアルゴンガスの混合ガスを使用した試料を実施例とし、それ以外の試料を比較例1〜3とした。なお、比較例1では、塩素ガスをエッチングガスとして使用し、比較例2では、塩素ガスとアルゴンガスとの混合ガスをエッチングガスとして使用した。また、比較例3では、塩素ガスと窒素画素との混合ガスをエッチングガスとして使用した。   Moreover, the sample which used the mixed gas of chlorine gas, nitrogen gas, and argon gas as etching gas was made into the Example, and the other sample was made into Comparative Examples 1-3. In Comparative Example 1, chlorine gas was used as the etching gas, and in Comparative Example 2, a mixed gas of chlorine gas and argon gas was used as the etching gas. In Comparative Example 3, a mixed gas of chlorine gas and nitrogen pixel was used as an etching gas.

また、実施例では、総エッチングガス流量に対する塩素ガスの流量比を67%(流量:20ml/min(0℃、1atm))、窒素ガスの流量比を20%(流量:6ml/min(0℃、1atm))、アルゴンガスの流量比を13%(流量:4ml/min(0℃、1atm))とした。   In the embodiment, the flow rate ratio of chlorine gas to the total etching gas flow rate is 67% (flow rate: 20 ml / min (0 ° C., 1 atm)), and the flow rate ratio of nitrogen gas is 20% (flow rate: 6 ml / min (0 ° C.). 1 atm)), and the flow rate ratio of argon gas was 13% (flow rate: 4 ml / min (0 ° C., 1 atm)).

一方、比較例1では、塩素ガスをエッチングガスとして使用しているため、総エッチングガス流量に対する塩素ガスの流量比は100%(流量:20ml/min(0℃、1atm))である。また、比較例2では、総エッチングガス流量に対する塩素ガスの流量比を83%(流量:20ml/min(0℃、1atm))、アルゴンガスの流量比を17%(流量:4ml/min(0℃、1atm))とした。比較例3では、総エッチングガス流量に対する塩素ガスの流量比を77%(流量:20ml/min(0℃、1atm))、窒素ガスの流量比を23%(流量:6ml/min(0℃、1atm))とした。   On the other hand, in Comparative Example 1, since chlorine gas is used as an etching gas, the flow rate ratio of chlorine gas to the total etching gas flow rate is 100% (flow rate: 20 ml / min (0 ° C., 1 atm)). In Comparative Example 2, the flow rate ratio of chlorine gas to the total etching gas flow rate is 83% (flow rate: 20 ml / min (0 ° C., 1 atm)), and the flow rate ratio of argon gas is 17% (flow rate: 4 ml / min (0 And 1 atm)). In Comparative Example 3, the flow rate ratio of chlorine gas to the total etching gas flow rate is 77% (flow rate: 20 ml / min (0 ° C., 1 atm)), and the flow rate ratio of nitrogen gas is 23% (flow rate: 6 ml / min (0 ° C., 1 atm)).

なお、リッジ部形成のためのエッチング深さは、実施例および比較例のいずれも、550nmとした。また、実施例および比較例のいずれも、コイル側の高周波出力を150W、試料台(プラテン)側の高周波出力を275Wとした。これにより、自己バイアス電圧が約750Vとなるように設定した。   The etching depth for forming the ridge portion was 550 nm in both the example and the comparative example. In both the examples and comparative examples, the high frequency output on the coil side was 150 W, and the high frequency output on the sample stage (platen) side was 275 W. Thereby, the self-bias voltage was set to be about 750V.

その他の条件は、実施例および比較例で同一とした。なお、ドライエッチング装置には、上述したICPエッチング装置を用いた。   Other conditions were the same in the examples and comparative examples. Note that the ICP etching apparatus described above was used as the dry etching apparatus.

その結果を表1に示す。なお、表1中のトレンチ割合は、エッチング深さ(550nm)に対するトレンチ深さdMTの割合を%で表したものである。また、トレンチ深さは、図6に示したように、p型クラッド層9の平坦部の上面からマイクロトレンチのエッチング先端までの深さ(距離)である。 The results are shown in Table 1. Incidentally, the trench ratio in Table 1 is expressed in the ratio of trench depth d MT% for etch depth (550 nm). Further, the trench depth is the depth (distance) from the upper surface of the flat portion of the p-type cladding layer 9 to the etching tip of the micro-trench as shown in FIG.

Figure 2010098094
上記表1に示すように、実施例と比較例1〜3とを比べた結果、マイクロトレンチのトレンチ深さdMTは、実施例の方が比較例1〜3よりも小さくなることが確認された。具体的には、塩素ガスをエッチングガスとして使用した比較例1ではトレンチ深さdMTが22.6nmであり、塩素ガスとアルゴンガスとの混合ガスをエッチングガスとして使用した比較例2ではトレンチ深さdMTが21.5nmであり、塩素ガスと窒素ガスとの混合ガスをエッチングガスとして使用した比較例3ではトレンチ深さdMTが17.1nmであった。これに対し、塩素ガス、窒素ガスおよびアルゴンガスの混合ガスをエッチングガスとして使用した実施例ではトレンチ深さdMTが7.2nmであった。これより、実施例では、比較例に比べてトレンチ深さdMTが60%〜70%程度小さくなることが判明した。
Figure 2010098094
As shown in Table 1, the results compared with Comparative Examples 1-3 and Examples, the trench depth d MT micro trenches, it was confirmed that towards the Example is smaller than Comparative Examples 1 to 3 It was. Specifically, in Comparative Example 1 using chlorine gas as an etching gas, the trench depth d MT is 22.6 nm, and in Comparative Example 2 using a mixed gas of chlorine gas and argon gas as the etching gas, the trench depth is set. is d MT is 21.5 nm, a mixed gas of chlorine gas and nitrogen gas in Comparative example 3, the trench depth d MT was used as the etching gas was 17.1Nm. On the other hand, in an example using a mixed gas of chlorine gas, nitrogen gas and argon gas as an etching gas, the trench depth d MT was 7.2 nm. From this, in the embodiment, the trench depth d MT was found to be about 60% to 70% smaller than the comparative example.

また、エッチングガスにアルゴンガスを含まない比較例1および比較例3では、エッチング表面に突起状の荒れや残渣が多く発生したのに対し、エッチングガスにアルゴンガスを含む実施例および比較例2では、突起状の荒れや残渣がほとんど認められなかった。これより、アルゴンガスを5%以上20%以下の流量比で混合することによって、エッチング表面の突起状の荒れや残渣が抑制されることが確認された。   Further, in Comparative Example 1 and Comparative Example 3 in which the etching gas does not contain argon gas, a lot of protrusion-like roughness and residues are generated on the etching surface, whereas in the example and comparative example 2 in which the etching gas contains argon gas. In addition, almost no protruding roughness or residue was observed. From this, it was confirmed that by mixing argon gas at a flow rate ratio of 5% or more and 20% or less, protrusion-like roughness or residue on the etching surface is suppressed.

さらに、エッチングガスに窒素ガスを含む実施例とエッチングガスに窒素ガスを含まない比較例2とを比べた結果、窒素ガスを含む実施例の方が窒素ガスを含まない比較例2よりもトレンチ深さdMTが小さくなっている。このことから、窒素ガスを5%以上20%以下の流量比で混合することによって、マイクロトレンチが抑制されることが確認された。 Further, as a result of comparing the example in which the etching gas contains nitrogen gas and the comparative example 2 in which the etching gas does not contain nitrogen gas, the example in which the nitrogen gas is contained does not contain the nitrogen gas. D MT is getting smaller. From this, it was confirmed that the micro trench was suppressed by mixing nitrogen gas at a flow rate ratio of 5% or more and 20% or less.

なお、塩素ガスの流量比が80%を超えるほど高い場合には、被エッチング面(エッチング表面)に突起状の荒れや残渣が発生し易くなることが確認された。一方、塩素ガスの比率が60%よりも低い場合には、エッチングレートの低下が見られた。   In addition, when the flow rate ratio of chlorine gas is high enough to exceed 80%, it has been confirmed that protrusion-like roughness and residue are likely to be generated on the surface to be etched (etching surface). On the other hand, when the ratio of chlorine gas was lower than 60%, the etching rate was reduced.

以上より、エッチングガスに、塩素ガス、窒素ガスおよびアルゴンガスの混合ガスを使用することによって、表面荒れが少なく、かつマイクロトレンチが抑制(改善)されることが確認された。   From the above, it was confirmed that by using a mixed gas of chlorine gas, nitrogen gas and argon gas as the etching gas, the surface roughness is small and the microtrench is suppressed (improved).

続いて、マイクロトレンチに及ぼす自己バイアス電圧の影響を確認するために、自己バイアス電圧を変えてリッジ部の形成を行った試料を作製し、リッジ部の裾部分に生じるマイクロトレンチのトレンチ深さdMTを比較した。 Subsequently, in order to confirm the influence of the self-bias voltage on the micro-trench, a sample in which the ridge portion is formed by changing the self-bias voltage is manufactured, and the trench depth d of the micro-trench generated at the skirt portion of the ridge portion is produced. MT was compared.

なお、エッチングガスには、上記実施例と同様、塩素ガス、窒素ガスおよびアルゴンガスの混合ガスを使用した。また、上記実施例と同様、塩素ガスのガス流量を20ml/min(0℃、1atm)とし、窒素ガスのガス流量を6ml/min(0℃、1atm)とし、アルゴンガスのガス流量を4ml/min(0℃、1atm)とした。   As the etching gas, a mixed gas of chlorine gas, nitrogen gas and argon gas was used as in the above example. Similarly to the above embodiment, the chlorine gas flow rate is 20 ml / min (0 ° C., 1 atm), the nitrogen gas flow rate is 6 ml / min (0 ° C., 1 atm), and the argon gas flow rate is 4 ml / min. It was set to min (0 degreeC, 1 atm).

また、ドライエッチング装置には、ICPエッチング装置を用い、ドライエッチング時のチャンバ内圧力は、0.16Pa(1.2mTorr)に設定した。また、コイル側の高周波出力を150Wとし、試料台(プラテン)側の高周波出力を125W〜300Wとすることにより、約450V〜約800Vの範囲で自己バイアス電圧を変化させた。   An ICP etching apparatus was used as the dry etching apparatus, and the pressure in the chamber during dry etching was set to 0.16 Pa (1.2 mTorr). In addition, the self-bias voltage was changed in the range of about 450 V to about 800 V by setting the high frequency output on the coil side to 150 W and the high frequency output on the sample stage (platen) side to 125 W to 300 W.

図17は、マイクロトレンチのトレンチ深さと自己バイアス電圧との関係を示したグラフである。なお、図17の縦軸は、リッジ部の裾部分に生じたマイクロトレンチのトレンチ深さdMTを示しており、図17の横軸は、ドライエッチング時の自己バイアス電圧の値を示している。図17に示した結果より、自己バイアス電圧の増加にともない、マイクロトレンチのトレンチ深さdMTが小さくなる傾向が読み取れる。また、自己バイアス電圧を500V以上にすることによって、マイクロトレンチのトレンチ深さdMTを生産上リスクが少ない30nm以下に抑えることが可能であることが確認される。なお、自己バイアス電圧の増加にともないマイクロトレンチが抑制される傾向があることから、自己バイアス電圧を、600V以上とすればより好ましく、700V以上とすればさらに好ましい。 FIG. 17 is a graph showing the relationship between the trench depth of the microtrench and the self-bias voltage. The vertical axis of FIG. 17 shows the trench depth d MT micro trenches occurring in the foot of the ridge portion, the horizontal axis of FIG. 17 shows the value of self-bias voltage during dry etching . From the results shown in FIG. 17, with an increase in the self-bias voltage, it reads tend trench depth d MT micro trench is reduced. Further, by the self-bias voltage than 500V, it is confirmed can be suppressed in the micro trench trench depth d MT below production on less risky 30 nm. Note that since microtrench tends to be suppressed as the self-bias voltage increases, the self-bias voltage is more preferably 600 V or more, and even more preferably 700 V or more.

以上より、ドライエッチング時の自己バイアス電圧を500V以上に設定することによって、マイクロトレンチを抑制(改善)することが可能であることが確認された。   From the above, it was confirmed that the microtrenches can be suppressed (improved) by setting the self-bias voltage during dry etching to 500 V or higher.

なお、エッチングガスに含まれる塩素ガスは、エッチング表面の表面荒れを起こしやすく、チャンバ内圧力を0.20Pa(1.5mTorr)よりも高く(ガス圧が上昇)した場合、表面荒れが顕著となる。このため、ICPエッチング装置のチャンバ内圧力は、0.20Pa(1.5mTorr)以下となるように設定するのが好ましい。一方、チャンバ内圧力が低すぎると放電が困難となるため、ICPエッチング装置のチャンバ内圧力は、0.16Pa(1.2mTorr)以上となるように設定するのが好ましい。   Note that the chlorine gas contained in the etching gas easily causes surface roughness of the etching surface. When the pressure in the chamber is higher than 0.20 Pa (1.5 mTorr) (the gas pressure increases), the surface roughness becomes significant. . For this reason, it is preferable to set the internal pressure of the ICP etching apparatus to 0.20 Pa (1.5 mTorr) or less. On the other hand, since discharge becomes difficult if the pressure in the chamber is too low, the pressure in the chamber of the ICP etching apparatus is preferably set to be 0.16 Pa (1.2 mTorr) or more.

本実施形態では、上記のように、プラズマによるドライエッチングによりリッジ部11を形成する際に、エッチングガスとして塩素、アルゴンおよび窒素を含む混合ガスを用いることによって、リッジ部11の裾部分50に形成されるマイクロトレンチ60を抑制することができる。このため、リッジ部11の形成時におけるエッチング深さの面内一様性の低下を抑制することができるので、横モード制御を確実に行うことができる。また、出力光のFFP特性の低下を抑制することができるとともに、Kinkレベルの低下を抑制することができる。これにより、素子特性の低下を抑制することができる。   In the present embodiment, as described above, when the ridge portion 11 is formed by dry etching using plasma, a mixed gas containing chlorine, argon, and nitrogen is used as an etching gas to form the ridge portion 50 of the ridge portion 11. The micro-trench 60 to be performed can be suppressed. For this reason, since it is possible to suppress a decrease in in-plane uniformity of the etching depth when the ridge portion 11 is formed, the transverse mode control can be reliably performed. In addition, it is possible to suppress a decrease in the FFP characteristic of the output light and to suppress a decrease in the Kink level. Thereby, the deterioration of element characteristics can be suppressed.

また、上記した本実施形態の構成では、マイクロトレンチ60が抑制されるので、トータルエッチング量におよぼすマイクロトレンチ60の影響を低減することができる。これにより、製造歩留の低下を抑制することもできる。   Further, in the configuration of the present embodiment described above, since the micro trench 60 is suppressed, the influence of the micro trench 60 on the total etching amount can be reduced. Thereby, the fall of manufacturing yield can also be suppressed.

また、本実施形態では、被エッチング試料200を所定の温度に保持(加熱)する必要がないため、リッジ部11の形成時に生じるマイクロトレンチ60をより安定して抑制することができる。   Further, in this embodiment, since it is not necessary to hold (heat) the sample 200 to be etched at a predetermined temperature, the micro-trench 60 generated when the ridge portion 11 is formed can be more stably suppressed.

また、本実施形態では、エッチングガスとして使用する混合ガスを、総エッチングガス流量に対する塩素ガスの流量比を60%以上80%以下とし、アルゴンガスの流量比を5%以上20%以下とし、窒素ガスの流量比を5%以上20%以下とすることによって、容易に、リッジ部11の形成時に生じるマイクロトレンチ60を抑制することができる。また、混合ガスをこのように構成することによって、エッチング表面の表面荒れの発生を容易に抑制することができる。   In the present embodiment, the mixed gas used as the etching gas has a flow rate ratio of chlorine gas with respect to the total etching gas flow rate of 60% to 80%, a flow rate ratio of argon gas of 5% to 20%, and nitrogen gas. By setting the gas flow rate ratio to 5% or more and 20% or less, it is possible to easily suppress the micro-trench 60 generated when the ridge portion 11 is formed. Further, by configuring the mixed gas in this way, it is possible to easily suppress the occurrence of surface roughness of the etching surface.

また、本実施形態では、被エッチング試料200に500V以上の自己バイアス電圧をかけながらドライエッチングを行うことによって、より容易に、リッジ部11の形成時に生じるマイクロトレンチ60を抑制することができる。   Further, in the present embodiment, by performing dry etching while applying a self-bias voltage of 500 V or more to the sample 200 to be etched, the micro-trench 60 generated when the ridge portion 11 is formed can be more easily suppressed.

また、本実施形態では、チャンバ100内の圧力を0.16Pa(1.2mTorr)以上0.20Pa(1.5mTorr)以下に設定することによって、さらに容易に、リッジ部11の形成時に生じるマイクロトレンチ60を抑制することができるとともに、エッチング表面の表面荒れの発生をより容易に抑制することができるので、容易に、素子特性の低下を抑制することができる。   Further, in the present embodiment, the micro-trench generated when the ridge portion 11 is formed more easily by setting the pressure in the chamber 100 to 0.16 Pa (1.2 mTorr) or more and 0.20 Pa (1.5 mTorr) or less. 60 can be suppressed, and the occurrence of surface roughness of the etched surface can be more easily suppressed, so that deterioration of element characteristics can be easily suppressed.

また、本実施形態では、上記製造方法を用いて窒化物系半導体レーザ素子を形成することにより、素子特性の低下が抑制された窒化物系半導体レーザ素子を容易に得ることができる。   In the present embodiment, a nitride-based semiconductor laser device in which deterioration of device characteristics is suppressed can be easily obtained by forming a nitride-based semiconductor laser device using the above manufacturing method.

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.

たとえば、上記実施形態では、基板にn型GaN基板を用いた例を示したが、本発明はこれに限らず、InGaN、AlGaN、および、AlGaInNなどからなる基板や、サファイア基板などの絶縁性基板を用いてもよい。なお、基板上に結晶成長される窒化物系半導体層の各層については、その厚みや組成等は、所望の特性に合うものに適宜組み合わせたり、変更したりすることが可能である。たとえば、半導体層を追加または削除したり、半導体層の順序を一部入れ替えたりしてもよい。また、導電型を一部の半導体層について変更してもよい。すなわち、窒化物系半導体レーザ素子としての基本特性が得られる限り自由に変更可能である。   For example, in the above-described embodiment, an example in which an n-type GaN substrate is used is shown. However, the present invention is not limited to this, and a substrate made of InGaN, AlGaN, AlGaInN, or the like, or an insulating substrate such as a sapphire substrate. May be used. In addition, as for each layer of the nitride-based semiconductor layer that is crystal-grown on the substrate, the thickness, composition, and the like can be appropriately combined with or changed to those suitable for desired characteristics. For example, the semiconductor layers may be added or deleted, or the order of the semiconductor layers may be partially changed. Further, the conductivity type may be changed for some semiconductor layers. That is, it can be freely changed as long as the basic characteristics as a nitride semiconductor laser element are obtained.

また、上記実施形態では、ICPエッチング装置を用いてドライエッチングを行った例を示したが、本発明はこれに限らず、被エッチング試料にかかる自己バイアス電圧を制御可能なエッチング装置であれば、ICPエッチング装置以外の装置にも本発明を適用することができる。ICPエッチング装置以外の装置としては、たとえば、ECRプラズマエッチング装置、平行平板型ドライエッチング装置、マグネトロンエッチング装置、ヘリコン波プラズマエッチング装置などが考えられる。   In the above embodiment, an example in which dry etching is performed using an ICP etching apparatus has been described. However, the present invention is not limited to this, and any etching apparatus capable of controlling the self-bias voltage applied to a sample to be etched can be used. The present invention can be applied to apparatuses other than the ICP etching apparatus. Examples of apparatuses other than the ICP etching apparatus include an ECR plasma etching apparatus, a parallel plate type dry etching apparatus, a magnetron etching apparatus, and a helicon wave plasma etching apparatus.

また、上記実施形態では、p側オーミック電極をPdから構成した例を示したが、本発明はこれに限らず、仕事関数の大きい材料であればPd以外の材料によってp側オーミック電極を構成してもよい。たとえば、Ni、PtまたはAuなどからp側オーミック電極を構成してもよい。   Moreover, although the example which comprised the p side ohmic electrode from Pd was shown in the said embodiment, this invention is not restricted to this, As long as it is a material with a large work function, a p side ohmic electrode is comprised with materials other than Pd. May be. For example, the p-side ohmic electrode may be made of Ni, Pt, Au, or the like.

また、上記実施形態では、劈開により共振器端面を形成した例を示したが、本発明はこれに限らず、劈開以外の方法を用いて、共振器端面(光出射端面、光反射端面)を形成してもよい。たとえば、ドライエッチングなどの手法を用いて、共振器端面を形成してもよい。   Moreover, although the example which formed the resonator end surface by cleavage was shown in the said embodiment, this invention is not limited to this, A resonator end surface (light emission end surface, light reflection end surface) is used using methods other than cleavage. It may be formed. For example, the resonator end face may be formed using a technique such as dry etching.

また、上記実施形態では、リッジ部を断面メサ状に形成した例を示したが、本発明はこれに限らず、メサ状以外の断面形状にリッジ部を形成してもよい。   Moreover, although the example which formed the ridge part in the cross-sectional mesa shape was shown in the said embodiment, this invention is not limited to this, You may form a ridge part in cross-sectional shapes other than a mesa shape.

また、上記実施形態では、リッジ部を[1−100]方向に延びるように形成するとともに、共振器端面を[11−20]方向に沿った方向に形成した場合について説明したが、本発明はこれに限らず、これらの方向が結晶学的に等価な方向であればよい。すなわち、リッジ部は、<1−100>で表せる方向に延びるように形成すればよく、共振器端面は、<11−20>で表せる方向に沿って形成すればよい。   In the above embodiment, the case where the ridge portion is formed to extend in the [1-100] direction and the end face of the resonator is formed in the direction along the [11-20] direction has been described. However, the present invention is not limited thereto, and these directions may be crystallographically equivalent directions. That is, the ridge portion may be formed so as to extend in the direction represented by <1-100>, and the resonator end surface may be formed along the direction represented by <11-20>.

また、上記実施形態では、MOCVD法を用いて窒化物系半導体各層を結晶成長させた例を示したが、本発明はこれに限らず、MOCVD法以外の方法を用いて、窒化物系半導体各層を結晶成長させるようにしてもよい。MOCVD法以外の方法としては、たとえば、HVPE法(Hydride Vapor Phase Epitaxy)、および、MBE法(Molecular Beam Epitaxy)などが考えられる。   In the above embodiment, an example is shown in which each nitride-based semiconductor layer is crystal-grown using the MOCVD method. However, the present invention is not limited to this, and each nitride-based semiconductor layer is formed using a method other than the MOCVD method. The crystal may be grown. As a method other than the MOCVD method, for example, the HVPE method (Hydride Vapor Phase Epitaxy), the MBE method (Molecular Beam Epitaxy), and the like are conceivable.

本発明の一実施形態による窒化物系半導体レーザ素子の全体斜視図である。1 is an overall perspective view of a nitride-based semiconductor laser device according to an embodiment of the present invention. 本発明の一実施形態による窒化物系半導体レーザ素子の平面図である。1 is a plan view of a nitride-based semiconductor laser device according to an embodiment of the present invention. 本発明の一実施形態による窒化物系半導体レーザ素子の断面図である。1 is a cross-sectional view of a nitride-based semiconductor laser device according to an embodiment of the present invention. 本発明の一実施形態による窒化物系半導体レーザ素子の発光層の構造を示した断面図である。It is sectional drawing which showed the structure of the light emitting layer of the nitride-type semiconductor laser element by one Embodiment of this invention. 本発明の一実施形態による窒化物系半導体レーザ素子のリッジ部を形成するためのICPエッチング装置の一例を示した模式図である。It is the schematic diagram which showed an example of the ICP etching apparatus for forming the ridge part of the nitride-type semiconductor laser element by one Embodiment of this invention. ICPエッチング装置を用いて形成された本発明の一実施形態による窒化物系半導体レーザ素子のリッジ部の断面図である。It is sectional drawing of the ridge part of the nitride type semiconductor laser element by one Embodiment of this invention formed using the ICP etching apparatus. 本発明の一実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by one Embodiment of this invention. 本発明の一実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by one Embodiment of this invention. 本発明の一実施形態による窒化物系半導体レーザ素子の製造方法を説明するための平面図である。It is a top view for demonstrating the manufacturing method of the nitride type semiconductor laser element by one Embodiment of this invention. 本発明の一実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by one Embodiment of this invention. 本発明の一実施形態による窒化物系半導体レーザ素子の製造方法を説明するための斜視図である。It is a perspective view for demonstrating the manufacturing method of the nitride type semiconductor laser element by one Embodiment of this invention. 本発明の一実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by one Embodiment of this invention. 本発明の一実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by one Embodiment of this invention. 本発明の一実施形態による窒化物系半導体レーザ素子の製造方法を説明するための平面図である。It is a top view for demonstrating the manufacturing method of the nitride type semiconductor laser element by one Embodiment of this invention. 本発明の一実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride type semiconductor laser element by one Embodiment of this invention. 本発明の一実施形態による窒化物系半導体レーザ素子の製造方法を説明するための平面図である。It is a top view for demonstrating the manufacturing method of the nitride type semiconductor laser element by one Embodiment of this invention. マイクロトレンチのトレンチ深さと自己バイアス電圧との関係を示したグラフである。It is the graph which showed the relationship between the trench depth of a micro trench, and a self-bias voltage. 従来のドライエッチングにより形成された窒化物系半導体レーザ素子のリッジ部の一例を示した断面図である。It is sectional drawing which showed an example of the ridge part of the nitride type semiconductor laser element formed by the conventional dry etching.

符号の説明Explanation of symbols

1 n型GaN基板(基板)
2 n型GaN層(窒化物系半導体層)
3 n型クラッド層(窒化物系半導体層)
4 n型光ガイド層(窒化物系半導体層)
5 発光層(窒化物系半導体層)
5a 活性層(窒化物系半導体層)
5b GaN層(窒化物系半導体層)
6 p型光ガイド層(窒化物系半導体層)
7 GaN中間層(窒化物系半導体層)
8 蒸発防止層(窒化物系半導体層)
9 p型クラッド層(窒化物系半導体層)
10 p型コンタクト層(窒化物系半導体層)
11 リッジ部
12 p側オーミック電極
13 埋め込み層
14 p側パッド電極
15 n側電極
16 メタライズ層
17 ARコーティング層
18 HRコーティング層
20 共振器端面
30 側端面
40 段差部
50 裾部分
60 マイクロトレンチ
1 n-type GaN substrate (substrate)
2 n-type GaN layer (nitride semiconductor layer)
3 n-type cladding layer (nitride semiconductor layer)
4 n-type light guide layer (nitride-based semiconductor layer)
5 Light emitting layer (nitride semiconductor layer)
5a Active layer (nitride semiconductor layer)
5b GaN layer (nitride-based semiconductor layer)
6 p-type light guide layer (nitride semiconductor layer)
7 GaN intermediate layer (nitride semiconductor layer)
8 Evaporation prevention layer (nitride semiconductor layer)
9 p-type cladding layer (nitride semiconductor layer)
10 p-type contact layer (nitride semiconductor layer)
11 Ridge part 12 p-side ohmic electrode 13 buried layer 14 p-side pad electrode 15 n-side electrode 16 metallized layer 17 AR coating layer 18 HR coating layer 20 resonator end face 30 side end face 40 step part 50 skirt part 60 microtrench

Claims (11)

基板上に窒化物系半導体層を積層する積層工程と、
前記窒化物系半導体層に対してプラズマによるドライエッチングを行うことにより、前記窒化物系半導体層の所定領域に凸状のリッジ部を形成するリッジ形成工程とを備え、
前記リッジ形成工程は、前記窒化物系半導体層のドライエッチング時に、塩素、アルゴンおよび窒素を含む混合ガスからなるエッチングガスを使用することを特徴とする、窒化物系半導体レーザ素子の製造方法
A stacking step of stacking a nitride-based semiconductor layer on the substrate;
A ridge forming step of forming a convex ridge portion in a predetermined region of the nitride-based semiconductor layer by performing dry etching with plasma on the nitride-based semiconductor layer;
The method of manufacturing a nitride semiconductor laser device, wherein the ridge forming step uses an etching gas composed of a mixed gas containing chlorine, argon and nitrogen during dry etching of the nitride semiconductor layer
前記混合ガスは、塩素ガス、アルゴンガスおよび窒素ガスが混合されることによって構成されており、
総エッチングガス流量に対する前記塩素ガスの流量比が60%以上80%以下であり、前記アルゴンガスの流量比が5%以上20%以下であり、前記窒素ガスの流量比が5%以上20%以下であることを特徴とする、請求項1に記載の窒化物系半導体レーザ素子の製造方法。
The mixed gas is constituted by mixing chlorine gas, argon gas and nitrogen gas,
The flow rate ratio of the chlorine gas to the total etching gas flow rate is 60% to 80%, the flow rate ratio of the argon gas is 5% to 20%, and the flow rate ratio of the nitrogen gas is 5% to 20%. The method for manufacturing a nitride-based semiconductor laser device according to claim 1, wherein:
前記リッジ形成工程は、
前記窒化物系半導体層が形成された前記基板にかかる自己バイアス電圧を制御可能なエッチング装置を用いて前記窒化物系半導体層をエッチングする工程を含むことを特徴とする、請求項1または2に記載の窒化物系半導体レーザ素子の製造方法。
The ridge forming step includes
3. The method according to claim 1, further comprising a step of etching the nitride-based semiconductor layer using an etching apparatus capable of controlling a self-bias voltage applied to the substrate on which the nitride-based semiconductor layer is formed. The manufacturing method of the nitride-type semiconductor laser element of description.
前記リッジ形成工程に用いるエッチング装置は、誘導結合型プラズマ装置であることを特徴とする、請求項3に記載の窒化物系半導体レーザ素子の製造方法。   4. The method for manufacturing a nitride semiconductor laser element according to claim 3, wherein the etching apparatus used in the ridge formation step is an inductively coupled plasma apparatus. 前記リッジ形成工程は、
前記基板に500V以上の自己バイアス電圧をかけながら、前記窒化物系半導体層の所定領域をドライエッチングする工程を含むことを特徴とする、請求項3または4に記載の窒化物系半導体レーザ素子の製造方法。
The ridge forming step includes
5. The nitride-based semiconductor laser device according to claim 3, further comprising a step of dry-etching a predetermined region of the nitride-based semiconductor layer while applying a self-bias voltage of 500 V or more to the substrate. Production method.
前記リッジ形成工程は、0.16Pa以上0.20Pa以下の圧力下で、前記窒化物系半導体層の所定領域をドライエッチングする工程を含むことを特徴とする、請求項1〜5のいずれか1項に記載の窒化物系半導体レーザ素子の製造方法。   The ridge forming step includes a step of dry-etching a predetermined region of the nitride-based semiconductor layer under a pressure of 0.16 Pa or more and 0.20 Pa or less. The method for producing a nitride-based semiconductor laser device according to the item. 前記積層工程は、
前記基板上に積層する窒化物系半導体層を、III族元素であるGa、In、AlおよびBの少なくとも1つと、V族元素であるNとの化合物から構成する工程を含むことを特徴とする、請求項1〜6のいずれか1項に記載の窒化物系半導体レーザ素子の製造方法。
The laminating step includes
The method includes forming a nitride-based semiconductor layer stacked on the substrate from a compound of at least one of group III elements Ga, In, Al, and B and group V element N. A method for manufacturing a nitride-based semiconductor laser device according to any one of claims 1 to 6.
請求項1〜7のいずれか1項に記載の製造方法を用いて製造されたことを特徴とする、窒化物系半導体レーザ素子。   A nitride-based semiconductor laser device manufactured using the manufacturing method according to claim 1. 基板上に形成され、発光層を含む複数の窒化物系半導体層と、
前記複数の窒化物系半導体層の少なくとも1つに形成され、所定の方向に延びる凸状のリッジ部とを備え、
前記凸状のリッジ部は、塩素、アルゴンおよび窒素を含む混合ガスからなるエッチングガスを使用したプラズマによるドライエッチングにより形成されていることを特徴とする、窒化物系半導体レーザ素子。
A plurality of nitride-based semiconductor layers formed on a substrate and including a light-emitting layer;
A convex ridge formed on at least one of the plurality of nitride-based semiconductor layers and extending in a predetermined direction;
The nitride semiconductor laser element, wherein the convex ridge portion is formed by dry etching using plasma using an etching gas comprising a mixed gas containing chlorine, argon and nitrogen.
前記リッジ部は、60体積%以上80体積%以下の塩素ガスと、5体積%以上20体積%以下のアルゴンガスと、5体積%以上20体積%以下の窒素ガスとからなる前記混合ガスを使用したプラズマによるドライエッチングにより形成されていることを特徴とする、請求項9に記載の窒化物系半導体レーザ素子。   The ridge portion uses the mixed gas composed of 60% by volume to 80% by volume of chlorine gas, 5% by volume to 20% by volume of argon gas, and 5% by volume to 20% by volume of nitrogen gas. The nitride-based semiconductor laser device according to claim 9, wherein the nitride-based semiconductor laser device is formed by dry etching using plasma. 前記窒化物系半導体層は、III族元素であるGa、In、AlおよびBの少なくとも1つと、V族元素であるNとの化合物からなり、
前記凸状のリッジ部は、誘導結合型プラズマ装置を用いて、前記基板に500V以上の自己バイアス電圧をかけながら、0.16Pa以上0.20Pa以下の圧力下で前記窒化物系半導体層の一部をドライエッチングすることにより形成されていることを特徴とする、請求項9または10に記載の窒化物系半導体レーザ素子。
The nitride-based semiconductor layer is composed of a compound of at least one of group III elements Ga, In, Al, and B and group V element N,
The convex ridge portion is formed on the nitride-based semiconductor layer under a pressure of 0.16 Pa or more and 0.20 Pa or less while applying a self-bias voltage of 500 V or more to the substrate using an inductively coupled plasma apparatus. The nitride-based semiconductor laser device according to claim 9, wherein the nitride-based semiconductor laser device is formed by dry etching the portion.
JP2008267208A 2008-10-16 2008-10-16 Nitride based semiconductor laser element, and method of manufacturing the same Pending JP2010098094A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008267208A JP2010098094A (en) 2008-10-16 2008-10-16 Nitride based semiconductor laser element, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008267208A JP2010098094A (en) 2008-10-16 2008-10-16 Nitride based semiconductor laser element, and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2010098094A true JP2010098094A (en) 2010-04-30

Family

ID=42259580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008267208A Pending JP2010098094A (en) 2008-10-16 2008-10-16 Nitride based semiconductor laser element, and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2010098094A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014236089A (en) * 2013-05-31 2014-12-15 豊田合成株式会社 Semiconductor device manufacturing method and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014236089A (en) * 2013-05-31 2014-12-15 豊田合成株式会社 Semiconductor device manufacturing method and semiconductor device

Similar Documents

Publication Publication Date Title
US8062959B2 (en) Method of manufacturing semiconductor element
US10566766B1 (en) Magnesium based gettering regions for gallium and nitrogen containing laser diode devices
JP4963060B2 (en) Nitride-based semiconductor laser device and manufacturing method thereof
JP4451846B2 (en) Method of manufacturing nitride semiconductor device
JP2006128661A (en) Nitride series semiconductor laser
JP2003017791A (en) Nitride semiconductor device and its manufacturing method
JP4446315B2 (en) Nitride semiconductor laser device manufacturing method
US8358674B2 (en) Semiconductor laser element and method of manufacturing thereof
JP2008300547A (en) Nitride semiconductor laser element and its manufacturing method
JP2009071127A (en) Nitride semiconductor laser element
JP2010278313A (en) Nitride semiconductor wafer, nitride semiconductor element, and method of manufacturing nitride semiconductor element
JP2003258382A (en) GaN-BASED LASER DEVICE
JP4814538B2 (en) Semiconductor laser device and manufacturing method thereof
JP5444609B2 (en) Semiconductor laser element
JP2009004645A (en) Nitride-based semiconductor laser device and manufacturing method therefor
US20080298411A1 (en) Nitride-based semiconductor laser device and method of manufacturing the same
JP5273459B2 (en) Manufacturing method of semiconductor laser
JP6178990B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP5261313B2 (en) Nitride semiconductor wafer, nitride semiconductor device, and method of manufacturing nitride semiconductor device
JP2010098094A (en) Nitride based semiconductor laser element, and method of manufacturing the same
WO2020110719A1 (en) Nitride semiconductor light-emitting element and method for producing same
JP2004273752A (en) Method for manufacturing semiconductor light emitting element
JP2012238660A (en) Manufacturing method of nitride semiconductor laser element
JPH11145566A (en) Manufacture of 3-nitride semiconductor laser diode
JP4561038B2 (en) Method of manufacturing nitride semiconductor device